JP4452199B2 - 固体撮像装置およびその駆動方法 - Google Patents

Description

本発明は、家庭用ビデオカメラ、デジタルスチルカメラ、携帯電話用カメラ等に用いられる固体撮像装置とその駆動方法に関する。

図９（ａ）は、従来のＭＯＳ型固体撮像装置（増幅型イメージセンサ）の単位画素部の平面図である。また、図９（ｂ）は、図９（ａ）のＡ−Ａ’線断面図である。半導体基板１１０の表面にＰ型不純物を添加して形成されたウェル１０５には、光電変換部１０２、正孔蓄積層１０３およびドレイン領域１０４が形成されている。光電変換部１０２とドレイン領域１０４の導電型はＮ型であり、正孔蓄積層１０３の導電型はＰ型である。光電変換部１０２は、ウェル１０５とのＰＮ接合によってフォトダイオードを構成している。光電変換部１０２とドレイン領域１０４を含む領域の周囲には、素子分離領域１１１が形成されている。ウェル１０５の表面には、絶縁膜１０９を挟んでゲート電極１０６が配置されている。

光電変換部１０２、ドレイン領域１０４およびゲート電極１０６は、それぞれＭＯＳ型トランジスタのソース、ドレインおよびゲートに対応するために、このタイプの固体撮像装置は、ＭＯＳ型固体撮像装置と呼ばれている。光電変換部１０２には、図示していないマイクロレンズで集光された光が入射し、入射光量に応じた信号電荷（自由電子）が蓄積される。なお、正孔蓄積層１０３は、暗出力を低減する目的で設けられている。

単位画素部は、ドレイン領域１０４の出力を増幅する増幅トランジスタや、ドレイン領域１０４の信号電荷を排出するリセットトランジスタ等を含んで構成され、チップの受光領域にマトリクス状に配置される。また、受光領域の周辺領域である周辺回路領域には、単位画素部を駆動するための垂直走査回路や水平走査回路が配置される。なお、固体撮像装置の概略断面図である図１０に示すように、受光領域１３０および周辺回路領域１４０のウェル１０５には、基準電圧配線１１２を通じて基準電圧Ｖss（接地電圧）が常時供給されている。

トランジスタ１０１のゲート電極１０６にゲート電圧が印加されると、ウェル１０５の表面にチャネルが形成されて、光電変換部１０２に蓄積されていた信号電荷がドレイン領域１０４に転送される。ドレイン領域１０４は、この信号電荷を一時的に蓄積して、電荷量に応じた電圧信号を出力する。

ところで、図９（ｃ）は、定常状態におけるウェル１０５表面の電位を示している。ここで定常状態とは、ゲート電極１０６への電圧の印加がない状態をいう。定常状態では、導電型がＰ型のウェル１０５の電位が低く、導電型がＮ型の光電変換部１０２およびドレイン領域１０４の電位が高くなっており、ＰＮ接合部ではなだらかに変化している。ウェル１０５の表面には、絶縁膜１０９形成時のストレスによって表面欠陥が発生しているために、この部分には自由電子が多く存在している。定常状態において、この表面欠陥が発生している領域は、ウェル１０５と光電変換部１０２との接合部から発生した空乏層、および、ゲート電極１０６下のウェル１０５表面から発生した空乏層によって覆われるので、表面欠陥による自由電子は、空乏層内を電界に沿って流れ、暗電子として光電変換部１０２に蓄積される。

図１１は、図９（ａ）のＢ−Ｂ’線断面における表面欠陥と空乏層ＤＬの様子を示している。ウェル１０５（活性領域）と素子分離領域１１１（非活性領域）との界面には、素子分離領域１１１形成時のストレスによって表面欠陥ＳＤが発生しているために、この界面にも自由電子が多く存在している。定常状態において、表面欠陥ＳＤは、ゲート電極１０６下のウェル１０５表面から発生した空乏層ＤＬによって覆われるので、表面欠陥ＳＤによる自由電子は、空乏層ＤＬ内を電界に沿って流れ、暗電子として光電変換部１０２に蓄積される。

暗電子の蓄積量は、露光時間の長さに依存するために、低照度環境下での撮影のように露光時間が長い撮影モードで撮影する場合には、暗出力の増大、画素毎の暗信号のバラツキ増大、白点欠陥の悪化などの問題を引き起こす。よって、この問題を解決する方法として、例えば、一部のＣＣＤ固体撮像装置で採用されているように、ゲート電極１０６に負電圧を印加してバックゲート領域１１３の電位をほぼ０Ｖにする（ピンニングする）ことが提案されている。また、別な方法として、トランジスタ１０１の閾値電圧Vthを高くすることによって、空乏層ＤＬの広がりを小さくすることも提案されている（特許文献１参照）。
特開平１１−２７４４５９号公報

しかしながら、前者の方法を採用する場合には、正電圧である電源電圧Vddから負電圧を生成しなければならないため、周辺回路が複雑になってしまう。また、後者の方法を採用した場合には、ゲート電極１０６への電圧印加時におけるバックゲート領域１１３の電位上昇に時間を要することになるため、電荷を転送できる時間が所定時間よりも短くなる。よって、ドレイン領域１０４に信号電荷を完全に転送できず、光電変換部１０２に残された信号電荷による残像やｋＴＣノイズが問題になる。

それ故に本発明は、ゲート電極下のウェル表面での暗電子の発生を抑制することができて、かつ、制御方法や回路が煩雑にならず、また、残像やｋＴＣノイズの問題が生じない
固体撮像装置およびその駆動方法を提供することを目的とする。

本発明に係る固体撮像装置の駆動方法の第１の局面によれば、半導体基板にある第１導電型のウェルに入射光を光電変換して得た信号電荷を蓄積する光電変換部と信号電荷が転送されるドレイン領域とウェルの上にあり信号電荷を光電変換部からドレイン領域に転送するゲート電極と少なくとも光電変換部、ドレイン領域、ゲート電極がある画素部とウェルあるいはその上にあり画素部の周囲に設けた垂直走査回路、水平走査回路あるいは増幅回路である回路と、を備えた固体撮像装置を、回路の駆動時には第１の電圧を印加し画素部の駆動時には第２の電圧を印加し、第２の電圧は第１の電圧よりも高い電圧であることを特徴とする。

本発明に係る固体撮像装置の駆動方法の第２の局面によれば、半導体基板にある第２導電型のウェルに入射光を光電変換して得た信号電荷を蓄積する光電変換部と信号電荷が転送されるドレイン領域とウェルの上にあり信号電荷を光電変換部からドレイン領域に転送するゲート電極と少なくとも光電変換部、ドレイン領域、ゲート電極がある画素部とウェルあるいはその上にあり画素部の周囲に設けた垂直走査回路、水平走査回路あるいは増幅回路である回路と、を備えた固体撮像装置を、回路の駆動時には第１の電圧を印加し画素部の駆動時には第２の電圧を印加し、第２の電圧は第１の電圧よりも低い電圧であることを特徴とする。

第１あるいは第２の局面に係る駆動方法において、第２の電圧は電荷蓄積期間およびゲート電極にゲート電圧を印加して光電変換部からドレイン領域に前記信号電荷を読み出す期間に印加するようになっていればよい。

第２の電圧は飽和電圧の７５％以上の電圧であることが望ましい。

第２の電圧は照度が低い環境下での撮影モード時の露光期間に供給するようになっていればよい。その場合に、露光期間は１０ｓ以上であればよい。

ゲート電圧はゲート閾値電圧と第２の電圧の和以上の大きさの電圧であればよい。

第２の電圧は半導体基板に供給する電源電圧、電源電圧を基に生成した電圧、あるいは電源電圧とは別電圧のいずれか一つであればよい。

本発明に係る固体撮像装置は、半導体基板に設けた第１ウェルおよび第２ウェルがあり、第１ウェルに入射光を光電変換して得た信号電荷を蓄積する光電変換部と信号電荷が転送されるドレイン領域と第１ウェルの上に信号電荷を光電変換部からドレイン領域に転送するゲート電極とを設け、第２ウェルあるいはその上に垂直走査回路、水平走査回路あるいは増幅回路である回路を設けたことを特徴とする。

ここで、第２ウェルには第１の電圧を印加し、第１ウェルには露光期間および信号読み出し期間に第２の電圧を印加するようになっていればよい。

また、第１ウェルおよび第２ウェルがいずれも第１導電型である場合に、第２の電圧は第１の電圧よりも高い電圧であればよい。

第１ウェルおよび第２ウェルがいずれも第２導電型である場合に、第２の電圧は第１の電圧よりも低い電圧であればよい。

本発明に係る固体撮像装置およびその駆動方法では、単位画素部が設けられたウェルに、接地電圧のような第１の基準電圧とは異なる、第２の基準電圧を印加することによって、ゲート電極下のウェル表面近傍の電位を位置によらずほぼ０にする。これにより、従来問題になっていた暗電子の発生を抑制することができる。よって、本発明に係る固体撮像装置によれば、長秒蓄積時の暗出力や単位画素部の暗出力のバラツキや白点欠陥悪化を抑制することができる。また、残像やｋＴＣノイズが発生しにくいために、より良好な画像を得ることができる。

ゲート電極下のウェル表面近傍での暗電子の発生量は、露光時間が長くなるほど顕著になる。よって、第２の基準電圧を、暗電子発生による影響が顕著な期間にのみ印加すれば、暗出力低減等の効果を得ることができる。また、第２の基準電圧をパルス化して、必要時以外の時には第１の基準電圧を印加するようにした場合には、従来の固体撮像装置の電源電圧Vddよりも大きな電源電圧を必要とせず、消費電力が増大することもない。

（第１の実施形態）
図１（ａ）は、本発明の第１実施形態に係るＭＯＳ型固体撮像装置（増幅型イメージセンサ）の単位画素部の平面図である。また、図１（ｂ）は、図１（ａ）のＡ−Ａ’線断面図である。この単位画素部は、半導体基板１０のウェル５に形成された光電変換部２、正孔蓄積層３およびドレイン領域４と、ウェル５上に絶縁膜９を挟んで形成されたゲート電極とを備えている。ウェル５と正孔蓄積層３の導電型はＰ型であり、光電変換部２とドレイン領域４の導電型はＮ型である。光電変換部２とウェル５とのＰＮ接合によってフォトダイオードが構成されている。光電変換部２とドレイン領域４とを含む領域の周囲には、素子分離領域１１が形成されている。正孔蓄積層３は、暗出力を抑制する目的で設けられた領域である。

光電変換部２、ドレイン領域４およびゲート電極６は、それぞれＭＯＳ型トランジスタのソース、ドレインおよびゲートに対応するために、本明細書ではこれらをまとめてトランジスタ１と呼ぶ。光電変換部２には、図示していないマイクロレンズで集光された光が入射し、入射光量に応じた信号電荷が蓄積される。例えば図２に示すように、単位画素部１４は、上述のトランジスタ１、トランジスタ１の出力を増幅する増幅トランジスタ７、リセットトランジスタ８等を含んで構成されて、チップ２０ａの受光領域３０にマトリクス状に配置される。また、受光領域３０の周辺領域である周辺回路領域４０には、垂直走査回路１５、ノイズ除去回路１６、水平走査回路１７、増幅回路１８が配置される。

垂直走査回路１５が１本の水平信号線を選択することによって、その水平信号線に接続されたトランジスタ１のゲート電極６にゲート電圧が印加されると、ウェル５の表面にチャネルが形成される。これにより、光電変換部２に蓄積されていた信号電荷がドレイン領域４に転送される。そして、垂直信号線上には、ドレイン領域４に転送された信号電荷量
に応じた電圧信号が現れる。次に、水平走査回路１７が垂直信号線を順次選択すると、選択された垂直信号線上の電圧信号は、ノイズ除去回路１１６でノイズを除去された後に、増幅回路１８で増幅若しくはインピーダンス変換されて、出力端子１９から外部に出力される。この繰り返しによって、一画像データが取得される。

基準電圧供給端子２４には、第１の基準電圧Vss1（接地電圧）と第２の基準電圧Vss2（＞０）とが切り替えられて供給される。供給された基準電圧は、チップ２０ａ上を周回する基準電圧配線１２を通してウェル５に印加される。本実施形態において、第１の基準電圧Vss1は、主に周辺回路を駆動する際にウェル５に印加される電圧であり、第２の基準電圧Vss2は、主に受光領域３０の回路を駆動するとき（露光時および信号電荷転送時）にウェル５に印加される電圧である。

図１（ｃ）は、ウェル５に第２の基準電圧Vss2が印加され、かつ、ゲート電極６にはゲート電圧が印加されていないときの、ウェル５表面の電位を示している。第２の基準電圧Vss2が印加されることによって、ゲート電極６の直下の領域（以下、バックゲート領域１３という）における電位は、位置によらずほぼ０になる（ピンニング状態）。これは、高電位点（第２の基準電圧Vss２の供給点）に向かってウェル５内の自由電子が移動して、バックゲート領域１３に自由電子が存在しなくなるためである。

図３は、ウェル５に第２の基準電圧Vss2が印加され、かつ、ゲート電極６にはゲート電圧が印加されていないときの、図１（ａ）のＢ−Ｂ’線断面における表面欠陥ＳＤと空乏層ＤＬの様子を示している。第２の基準電圧Vss2を印加することは、ウェル５に順バイアスを印加することになるために、第２の基準電圧Vss2を印加しない場合と比較して空乏層ＤＬが小さくなる。表面欠陥ＳＤが空乏層ＤＬの外部にあるときには、表面欠陥ＳＤの自由電子の移動は空乏層ＤＬによって遮られるために、暗電子が光電変換部２に蓄積されることもない。よって、第２の基準電圧Vss2の大きさは、空乏層ＤＬが表面欠陥ＳＤに達しなくなるような大きさにすればよいことになる。

図４は、ウェル５への印加電圧と暗出力との関係を示している。図中の太線は各電圧での平均暗出力を示している。また、１，２，３Ｖの位置に点線で示すガウス分布は、暗出力の個体差（デバイス差）による分布を示している。

図４に示すように、ウェル電圧が０Ｖから飽和電圧（図４では４Ｖ付近）まで電圧領域では、電圧の大きさに比例して暗出力が直線的に減少する。そして、飽和電圧を越えると、印加電圧を変化させても暗出力は変化しない。よって、暗出力の低減のみを考えれば、第２の基準電圧Vss2の大きさを飽和電圧にすることが望ましいが、実際には、消費電力抑制やチップ２０ａに供給される電源電圧Vddの大きさ、回路設計等も考慮した上で適当となる大きさにすればよい。ウェル電圧以外の条件を変えずに行った本願発明者による実験では、ウェル電圧を３Ｖとした場合の暗出力が、０Ｖとした場合の暗出力の４０％程度になった。また、このとき、固体差も５０％程度にまで低減されることが確認された。

図５は、本発明に係る固体撮像装置の駆動方法の一例を説明する図であって、垂直ブランキングタイミング、ゲート電圧およびウェル電圧のタイミングチャートである。本発明に係る固体撮像装置は、後述する長秒撮影モードを備えている。長秒撮影モードは、照度が低い環境下で利用される撮影モードである。長秒撮影モードの露光時間は、垂直ブランキングタイミングのＬＯＷレベル期間ＴａとＨＩＧＨレベル期間Ｔｂとを複数回繰り返した時間であって、具体的には、例えば１０秒以上である。本明細書では、長秒撮影モードの露光期間を、“長秒蓄積期間”と呼ぶ。

長秒蓄積期間に蓄積された信号電荷は、露光時間後の信号読み出し期間に読み出される。より具体的には、垂直ブランキングタイミングのＨＩＧＨレベル期間Ｔｂに、各ゲート電極１０６に順次ゲート電圧が印加されて、ゲート電圧が印加された単位画素部の光電変換部１０２から、ドレイン領域４に信号電荷が転送される。一つの光電変換部１０２から、そこに蓄積されている信号電荷を読み出す期間を１画像期間という。

本実施形態では、本発明に係る固体撮像装置の駆動方法の一例として、露光期間と信号読み出し期間とに関わらず第２の基準電圧Vss2をウェル５に印加している。そして、これにより、暗電子の蓄積を抑制している。

なお、ウェル５に第２の基準電圧Vss2が印加されている際に、光電変換部２からドレイン領域４に電荷を転送するためには、ゲート電極６にゲート閾値電圧Vthと第２の基準電圧Vss2との和以上の大きさの電圧を印加する必要がある。例えば、ゲート閾値電圧Vthを５Ｖととし、第２の基準電圧Vss2を３Ｖとした場合には、ゲート電極に８Ｖ以上の電圧を印加する必要があるために、８Ｖ以上の電源電圧Vddが必要になる。

本実施形態に係る固体撮像装置を実現するためには、チップ２０ａ上またはチップ２０ａの外部に、第１の基準電圧Vss1と第２の基準電圧Vss2とを切り替えて基準電圧供給端子２４に供給する電源や回路を備えている必要がある。第２の基準電圧Vss2は、チップ２０ａに供給される電源電圧Vdd（＞０Ｖ）、または、電源電圧Vddを基に生成した電圧を用いるようにしてもよいし、電源電圧Vddとは別の電源電圧を用いるようにしてもよい。

本発明に係る固体撮像装置およびその駆動方法では、ウェル５に、第１の基準電圧Vss1（接地電圧）とは異なる第２の基準電圧Vss2を印加することによって、バックゲート領域１３の電位を位置によらずほぼ０にする。これにより、従来問題になっていた暗電子の発生を抑制することができる。よって、本実施形態に係る固体撮像装置およびその駆動方法によれば、長秒蓄積時の暗出力や単位画素部の暗出力のバラツキや白点欠陥悪化を抑制することができる。また、残像やｋＴＣノイズが発生しにくいために、より良好な画像を得ることができる。

第２の基準電圧Vss2は正電圧であるために、ゲート電極６に負電圧を印加して暗電子の発生を抑制する場合のように、電源電圧Vddと極性が異なる電圧を準備する必要がない。よって、電源電圧Vddと極性が異なる電圧を必要とする場合よりも回路構成が簡単になるため、装置を小型化することができる。

なお、単位画素部１４の構成要素については、光電変換部２、ゲート電極６およびドレイン領域４以外は特に限定しない。例えば、ドレイン領域での電圧変換後に増幅器で信号を増幅するアクティブ型の単位画素部を採用する場合にも本願発明は適用可能であるし、増幅器を備えていないパッシブ型の単位画素部を採用する場合にも適用可能である。また、正孔蓄積層３の有無や、周辺回路の構成についても特に限定しない。

なお、上記説明では、第１の基準電圧Vss1は接地電圧としたが、第１の基準電圧が０Ｖよりも大きな電圧であっても差し支えない。その場合には、第１の基準電圧Vss1を飽和電圧未満とし、第２の基準電圧Vss2が第１の基準電圧Vss1よりも高くなっていればよい。

なお、ウェル５、正孔蓄積層３、光電変換部２、ドレイン領域４の導電型は、上記した導電型とは逆の導電型になっていてもよい。すなわち、ウェル５および正孔蓄積層３の導電型がＮ型である場合には、光電変換部２およびドレイン領域４の導電型をＰ型にすればよい。この場合、例えば第１の基準電圧Vss1を０Ｖ、第２の基準電圧Vss2を−３Ｖとして、第２の基準電圧Vss2を第１の基準電圧Vss1よりも低くすれば、暗出力を抑制することができる。以上により、第２の基準電圧Vss2は、第１の基準電圧Vss1よりも絶対値が大きく、電源電圧Vddと同じ極性になっていればよい。

なお、本実施形態に係る固体撮像装置は、低照度撮影時に高Ｓ／Ｎが要求される高級一眼レフタイプディジタルスチルカメラ、民生用・プロ用デジタルスチルカメラ、ハイビジョン動画撮影を主体とする放送用カメラ、天体観測用カメラ等に特に有用である。

（第２の実施形態）
図６は、本発明の第２の実施形態に係る固体撮像装置の駆動方法を説明する図であって、垂直ブランキングタイミング、ゲート電圧およびウェル電圧のタイミングチャートである。なお、この駆動方法を行う装置は、第１の実施形態で説明したものと同じであるため、その説明を省略する。

本実施形態に係る固体撮像装置の駆動方法では、長秒蓄積期間にのみウェル５に第２の基準電圧Vss2（例えば３Ｖ）を印加して、それ以外の期間には常時第１の基準電圧Vss1（接地電圧）を印加するようにしている。このように、基本的には第１の基準電圧Vss1を印加し、バックゲート領域１３での暗電子発生による影響が顕著な期間にのみ第２の基準電圧Vss2を印加した場合には、暗出力の増大、画素毎の暗出力のバラツキ、白点欠陥悪化等を十分に抑制できる上に、従来の固体撮像装置の電源電圧Vddよりも大きな電源電圧を必要としない。

より具体的には、ゲート電極６への電圧印加時にウェル５に第１の基準電圧Vss1（接地電圧）が印加されていれば、信号電荷転送時にゲート電極６に印加する電圧は、従来と同様に閾値電圧Vth（例えば５Ｖ）以上であればよい。よって、長秒蓄積期間にのみウェルに第２の基準電圧Vss2を印加する場合には、信号電荷転送時にも第２の基準電圧Vss2を印加する場合と比較して、固体撮像装置における消費電力を低減することができる。

なお、バックゲート領域１３において発生する暗電子による影響は、露光時間が長くなるほど顕著になるが、露光時間が短い場合には問題にならない場合もある。よって、長秒撮影モードよりも露光時間が短い撮影モード（通常撮影モード）の露光時間には、第１の基準電圧Vss1を印加するようにすればよい。

（第３の実施形態）
図７は、本発明の第３の実施形態に係る固体撮像装置の回路図である。また、図８は、垂直走査回路１５と受光領域３０とを通る線における概略断面図である。本実施形態に係る固体撮像装置では、周辺回路領域４０のウェルである周辺回路ウェル４５と、受光領域３０のウェルである受光部ウェル３５とが、電気的に分離された別のウェルになっている。

基準電圧供給端子３４には、第１の基準電圧Vss1（接地電圧）と第２の基準電圧Vss2（＞０）とが切り替えられて供給される。供給された基準電圧は、チップ２０ｂ上を周回する受光部基準電圧配線３２を通して受光部ウェル３５に印加される。また、基準電圧供給端子４４には、常時第１の基準電圧Vss1（接地電圧）が供給される。供給された基準電圧は、チップ２０ｂ上を周回する周辺回路基準電圧配線４２を通して周辺回路ウェル４５に印加される。本実施形態に係る固体撮像装置の構成は、この点以外の点では第１の実施形態に係る固体撮像装置と同じである。

本実施形態に係る固体撮像装置のように、受光部ウェル３５と周辺回路ウェル４５とを電気的に分離しておけば、それぞれのウェルに、同じタイミングで異なる基準電圧を印加することが可能になる。つまり、周辺回路ウェル４５に第１の基準電圧Vss1を印加しながら、受光部ウェル３５には第２の基準電圧Vss2を印加できる。よって、従来とは異なる電源電圧を用意したり、回路構成を追加したりせずとも、受光部ウェル３５に第２の基準電圧Vss2を印加しながら、周辺回路を駆動させることができる。

なお、ウェルは、周辺回路領域４０と受光領域３０との２つに分離するだけでなく、さらに細かく分離してもよい。ウェルをさらに細かく分離すれば、その他の構成を変えずとも同じタイミングで異なるウェル上の回路を駆動できるために、処理時間の短縮化等を容易に図ることができる。より具体的には、例えば長秒蓄積期間中に垂直走査回路１５を動作させてドレイン領域のリセットを実行することも可能になる。

本発明に係る固体撮像装置は、低照度撮影時に高Ｓ／Ｎが要求される高級一眼レフタイプディジタルスチルカメラ、民生用・プロ用デジタルスチルカメラ、ハイビジョン動画撮影を主体とする放送用カメラ、天体観測用カメラ等に特に有用である。

本発明に係る固体撮像装置の単位画素領域の一部平面図、断面図、ウェル表面の電位を示す図 本発明の第１の実施形態に係る固体撮像装置の回路の一例 図１（ａ）のＢ−Ｂ’線断面において、表面欠陥の存在箇所と空乏層の広がりを説明する図 ウェル電圧と暗出力との関係を示す図 本発明の第１の実施形態に係る固体撮像装置の駆動方法の一例を示すタイミングチャート 本発明の第２の実施形態に係る固体撮像装置の駆動方法の一例を示すタイミングチャート 本発明の第３の実施形態に係る固体撮像装置の回路の一例 図７に示す固体撮像装置の概略断面図 従来の固体撮像装置の単位画素領域の一部平面図、断面図、ウェル表面の電位を示す図 従来の固体撮像装置の概略断面図 図９のＢ−Ｂ’線断面において、表面欠陥の存在箇所と空乏層の広がりを説明する図

符号の説明

１ トランジスタ
２ 光電変換部
３ 正孔蓄積層
４ ドレイン領域
５ ウェル
６ ゲート電極
７ 増幅トランジスタ
８ リセットトランジスタ
９ 絶縁膜
１０ 半導体基板
１１ 素子分離領域
１２ 基準電圧配線
１３ バックゲート領域
１４ 単位画素部
１５ 垂直走査回路
１６ ノイズ除去回路
１７ 水平走査回路
１８ 増幅回路
１９ 出力端子
２０ａ チップ
２０ｂ チップ
２４ 基準電圧供給端子
３０ 受光領域
３２ 受光部基準電圧配線
３４ 基準電圧供給端子
３５ 受光部ウェル
４０ 周辺回路領域
４２ 周辺回路基準電圧配線
４４ 基準電圧供給端子
４５ 周辺回路ウェル
１０１ トランジスタ
１０２ 光電変換部
１０３ 正孔蓄積層
１０４ ドレイン領域
１０５ ウェル
１０６ ゲート電極
１０７ 増幅トランジスタ
１０８ リセットトランジスタ
１０９ 絶縁膜
１１０ 半導体基板
１１１ 分離領域
１１２ 基準電圧配線
１１３ バックゲート領域

Claims (2)

1. 半導体基板に設けた第１ウェルおよび第２ウェルがあり、前記第１ウェルに少なくとも入射光を光電変換して得た信号電荷を蓄積する光電変換部と前記信号電荷が転送されるドレイン領域と前記第１ウェルの上に前記信号電荷を前記光電変換部から前記ドレイン領域に転送するゲート電極とを備えた単位画素をマトリクス状に配置した受光部を設け、前記第２ウェルあるいはその上に少なくとも垂直走査回路、水平走査回路あるいは増幅回路を備えた周辺回路を設け、
   前記第１ウェルと前記第２ウェルはともにＰ型のウェルであり、
   前記第１ウェルと前記第２ウェルは電気的に分離された別のウェルであり、
   前記第１ウェルには受光部基準電圧配線が接続し、前記第２ウェルには周辺回路基準電圧配線が接続し、
   前記受光部基準電圧配線は、０Ｖ以上の第１の電圧を信号読み出し期間に供給し、０Ｖよりも大きく前記第１の電圧よりも高い電圧である第２の電圧を露光期間に供給することによって、前記第１の電圧と前記第２の電圧とを切り替えて供給し、
   前記周辺回路基準電圧配線は、前記第１の電圧のみを供給することを特徴とする固体撮像装置。
2. 前記第２の電圧は、
   前記半導体基板に供給する電源電圧、前記電源電圧を基に生成した電圧、及び前記電源電圧とは別電圧のうちの、いずれか一つであることを特徴とする請求項１に記載の固体撮像装置。

Images