JP5012782B2

JP5012782B2 - 撮像装置

Info

Publication number: JP5012782B2
Application number: JP2008316452A
Authority: JP
Inventors: 宏明石渡
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-12-12
Filing date: 2008-12-12
Publication date: 2012-08-29
Anticipated expiration: 2028-12-12
Also published as: JP2010141638A

Description

本発明は撮像装置に関し、特に、画素サイズを小さくしても、撮像特性の劣化を抑えることができるようにした撮像装置に関する。

近年、デジタルスチルカメラ、デジタルカムコーダ等、固体撮像装置を用いる装置が広く利用されつつある。さらに、携帯電話機等の携帯端末にも、カメラ機能を搭載した製品が一般化してきている。これらの用途には、低消費電力に有利なＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ(CMOS Image Sensor；ＣＩＳ)が、ＣＣＤ(Charge Coupled Device)より用いられる傾向にある。

ＣＩＳは、各画素に光電変換領域(ＰＤ)と、転送トランジスタ(ＴＲＦ)を搭載している。一般には、この他に、フローティングディフュージョン(ＦＤ)、増幅トランジスタ(ＡＭＰ)、リセットトランジスタ(ＲＳＴ)、選択トランジスタ(ＳＥＬ)を搭載している。

携帯電話機への用途といえども、近年、より高精細な撮像要求があり、その要求に対応するために、画素サイズが2.5um、2.0um、1.75umと年々微細化し画素数を増やすことが実現されてきた。あるいは、携帯電話機の端末自体のサイズを小さくするために、カメラモジュールのサイズの縮小化要求がある。この要求に応えるため、画素サイズを縮小し、光学サイズを小さくすることで、カメラモジュールのサイズの縮小化を実現することができる。このような、画素の縮小への要求は常にある。

一方、画素サイズが小さくなると、入射光を電気信号に変換するフォトダイオードの面積が小さくなり、感度、飽和信号量等が低下し、撮像特性が劣化する。このような劣化を防ぐために、複数の画素で、フローティングディフュージョン、増幅トランジスタ、リセットトランジスタ、選択トランジスタを共有することが提案されている。共有することで、１画素当たりのトランジスタ数が少なくなり、フォトダイオードの面積の拡大を図ることができると提案されている。

例えば、特許文献１では、縦２画素×横２画素の４画素でフローティングディフュージョンを共有し、フォトダイオードの面積を増やすことが提案されている。また、特許文献２では、リセットトランジスタのドレイン電位と、増幅トランジスタのドレイン電位を個別に設定することが提案されている。

図１は、特許文献２に記載されている撮像装置の一例の構成を示す図である。図１に示した撮像装置は、２つの画素部ＰＤ１とＰＤ２で形成されている。画素部ＰＤ１は、光電変換機能を有するフォトダイオード１、フォトダイオード１に蓄積された光キャリアをフローティングディフュージョンに伝達する転送トランジスタ２、およびフローティングディフュージョンの電位をリセットするためのリセットトランジスタ３を含む。

画素部ＰＤ２は、光電変換機能を有するフォトダイオード４、フォトダイオード４に蓄積された光キャリアをフローティングディフュージョンに伝達する転送トランジスタ５、およびフローティングディフュージョンに伝達された信号を増幅して出力する増幅トランジスタ６を含む。

画素部ＰＤ１およびＰＤ２は、フローティングディフュージョンにより互いに電気的に結合されている。フォトダイオード１と転送トランジスタ２とは、固定電位ＧＮＤとフローティングディフュージョンとの間に直列に接続されている。転送トランジスタ２のゲートは、制御信号ＴＸ１が入力される制御端子７と電気的に接続されている。リセットトランジスタ３は、フローティングディフュージョンＦＤと制御電位Ｖｒｅｆ１が与えられる制御端子９との間に配置され、そのゲートは制御信号リセットトランジスタＲＳＴが入力される制御端子８と電気的に接続されている。

フォトダイオード４と転送トランジスタ５とは、固定電位ＧＮＤとフローティングディフュージョンとの間に直列に接続されている。転送トランジスタ５のゲートは、制御信号ＴＸ２が入力される制御端子１０と電気的に接続されている。増幅トランジスタ６は、制御電位Ｖｒｅｆ２が与えられる制御端子１１と、増幅信号を出力する出力端子１２との間に配置され、そのゲートはフローティングディフュージョンＦＤと電気的に接続されている。
特開２００７-２０１８６３号公報特開２００５-２６８５３７号公報

特許文献１では、４画素でフローティングディフュージョンを共有することが提案されているが、そのような４画素を並べて配置することで撮像装置を構成しても、レイアウトとして大きくなってしまう可能性がある。また、小型化ができても、撮像特性が劣化してしまう可能性があった。すなわち、撮像特性を劣化させない良好な状態で、小型化を実現するのは困難である。

特許文献２では、２画素のそれぞれの画素領域に、リセットトランジスタと増幅トランジスタが別々に配置されている。換言すれば、特許文献２では、リセットトランジスタや増幅トランジスタは、画素で共有されていても、配線されることで接続されているため、その配線のための配線数が増加してしまい、結果として、小型化できない可能性がある。

本発明は、このような状況に鑑みてなされたものであり、画素サイズを小さくしても、撮像特性の劣化を抑えることができるようにするものである。

本発明の一側面の撮像装置は、縦２画素×横２画素で構成される４画素の中心に、フローティングディフュージョン領域を設け、前記フローティングディフュージョンの４方向に、前記画素をそれぞれ構成する転送トランジスタを配置することで、前記フローティングディフュージョンを前記転送トランジスタで囲み、前記フローティングディフュージョン、増幅トランジスタ、リセットトランジスタを前記４画素で共有し、前記４画素を１単位とし、縦方向に配置した２単位を基本構成単位とし、前記基本構成単位を構成する８画素の内、縦方向に配置された４画素とほぼ平行であり、前記基本構成単位を構成する８画素の両側にそれぞれ信号出力線を配置し、前記８画素のうち、上部に配置され、前記１単位を構成する縦２画素×横２画素で構成される４画素で共有される前記増幅トランジスタが一方の前記信号出力線に信号を出力し、前記上部の下側に、前記リセットトランジスタのトランジスタ行を配置し、前記８画素のうち、下部に配置され、前記１単位を構成する縦２画素×横２画素で構成される４画素で共有される前記増幅トランジスタが他方の前記信号出力線に信号を出力し、前記下部の下側に、前記増幅トランジスタのトランジスタ行を配置する。

リセットトランジスタのドレイン電極と、前記増幅トランジスタのドレイン電極は、別々に配置されるようにすることができる。

前記リセットトランジスタのドレイン電極にパルスを加え、増幅トランジスタのドレイン電極には定電位を加えるようにすることができる。

リセットトランジスタのドレイン電極のHigh電位が、増幅トランジスタのドレイン電位より高いようにすることができる。

前記８画素のうち、上部に配置された４画素のリセットトランジスタのドレイン部と下部に配置された４画素のリセットトランジスタのドレイン部を同じ拡散層で結合するようにすることができる。

本発明の一側面の撮像装置においては、縦２画素×横２画素で構成される４画素の中心に、フローティングディフュージョン領域を、転送トランジスタで囲む構成とされる。また、フローティングディフュージョン、増幅トランジスタ、リセットトランジスタは、４画素で共有される。また、４画素が１単位とされ、縦方向に配置された２単位が基本構成単位とされ、基本構成単位を構成する８画素の内、縦方向に配置された４画素とほぼ平行であり、基本構成単位を構成する８画素の両側にそれぞれ信号出力線が配置され、８画素のうち、上部に配置され、１単位を構成する縦２画素×横２画素で構成される４画素で共有される増幅トランジスタが一方の信号出力線に信号を出力し、上部の下側には、リセットトランジスタのトランジスタ行が配置され、８画素のうち、下部に配置され、１単位を構成する縦２画素×横２画素で構成される４画素で共有される増幅トランジスタが他方の信号出力線に信号を出力し、下部の下側には、増幅トランジスタのトランジスタ行が配置される。

本発明の一側面によれば、画素サイズを小さくしても、撮像特性の劣化を抑えることができるようになる。

以下に、本発明の実施の形態について図面を参照して説明する。

以下に説明する実施の形態は、例えば、デジタルビデオカメラやデジタルスチルカメラといった撮像素子を有する装置に適用できる。さらに、以下に説明する撮像装置は、小型化でき、かつ、小型化しても、撮像特性の劣化を防ぐことができるので、携帯端末、例えば、携帯電話機に備えられるカメラに適用することもできる。

本発明を適用した撮像装置は、このように、小型化できることを１つの特徴とする。まず、撮像装置を小型化するときに考慮すべき点を列挙し、その考慮すべき点を考慮した具体的な構成を図２に示し説明する。

撮像装置は、低消費電力に有利なＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ(CMOS Image Sensor；ＣＩＳ)が用いられることが多い。このＣＩＳは、各画素に光電変換領域(フォトダイオードＰＤ)と、転送トランジスタＴＲＦを搭載している。一般には、この他に、フローティングディフュージョンＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ、選択トランジスタＳＥＬを搭載している。

デジタルカメラなどに用いられる撮像装置の特性をはかる指針の一つとして、信号／雑音比(S/N)がある。撮像装置のS／N特性を良くするには、信号(S)を増やすか、雑音(N)を減らす必要がある。

信号(S)は、入射光量、量子効率(入射光を光電変換しフォトダイオードに導き信号電荷とする率)、および変換効率(１電子を電位に変換する割合)によって定まる。入射光量は、画素サイズに依存する。量子効率は、フォトダイオードＰＤの開口率(単位画素面積当たりのフォトダイオードＰＤの開口面積)に依存する。このような依存関係があるために、画素サイズが小さくなると、画素への入射光量が減少し、信号が減少してしまうということになる。

雑音(N)は、1／fノイズ、ショットノイズ、熱ノイズなどで構成される。ショットノイズは、入射光量に依存する為、入射光量が減少する微細画素での影響は大きくなる。1／fノイズは、トランジスタのゲート長(L)とゲート幅(W)に依存し、トランジスタサイズが小さくなると増大する傾向にある。

上記のように、画素サイズが縮小すると、物理的に１画素当たりの入射光量が減少し、信号(S)が減少する。また、入射光量に依存するショットノイズが増大し、雑音(N)が増大してしまう。また、単位画素に占めるトランジスタ領域が大きくなると、フォトダイオードＰＤ開口率が減少し、量子効率の低下に伴い、信号(S)が減少してしまう。一方、トランジスタ領域が小さくなると、1／fノイズが増大し、雑音(N)が増大してしまう。

このように、撮像装置（撮像装置を構成する画素）の微細化は、S／N特性に関しては不利となる。物理量で決まる入射光量は改善できないため、量子効率と変換効率を改善するか、雑音を減らすかする必要がある。

信号(S)の改善の一つとして、フォトダイオードＰＤの開口率をあげ、量子効率を増大させる。フォトダイオードＰＤの開口には、隣接する画素で増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ、フローティングディフュージョンＦＤを共有する「画素共有」方式が有効である。

例えば、４トランジスタ構成のＣＩＳを考える。隣接する２画素で増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ、フローティングディフュージョンＦＤを共有し、各画素にフォトダイオードＰＤと転送トランジスタＴＲＦを搭載する。このように構成すると、１画素当たり(1×2＋3)／2＝2.5トランジスタ領域で済み、フォトダイオードＰＤの開口に有利となる。

さらに、隣接する４画素で増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ、フローティングディフュージョンＦＤを共有し、各画素にフォトダイオードＰＤと転送トランジスタＴＲＦを搭載する構成とする。このような構成とすると、１画素当たり(1×4＋)／2＝1.75トランジスタ領域で済み、フォトダイオードＰＤの開口に、より有利となる。

ここで、ＣＩＳの画素構成を３トランジスタ型に変更し、隣接する４画素で増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ、フローティングディフュージョンＦＤを共有し、各画素にフォトダイオードＰＤと転送トランジスタＴＲＦを搭載する構成を考える。このような構成とすると、１画素当たり(1×4＋2)＝1.5トランジスタ領域で済む。すなわち、フォトダイオードＰＤの開口に、さらに有利な構成となる。

そこで、図２に示す撮像装置は、このようなことを考慮し、フォトダイオードＰＤの開口に有利で、信号(S)の増大に有利な構成である、３トランジスタ型のＣＩＳで、隣接する４画素で増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ、フローティングディフュージョンＦＤを共有し、各画素にフォトダイオードＰＤと転送トランジスタＴＲＦを搭載する構成とする。

さらに、信号(S)の改善の一つとして、変換効率の増大が必要である。これは、フローティングディフュージョンＦＤ拡散容量の削減と配線容量の削減することで実現できる。上記した複数の画素で、トランジスタを共有することで、フォトダイオードＰＤの開口率は拡大できることは説明した。そのような「画素共有」が、縦4画素で共有するように構成すると、フローティングディフュージョンＦＤの拡散領域が、２乃至５カ所に分かれてしまうような構成となる。このような構成では、フローティングディフュージョンＦＤの拡散容量の増大を招くことになり、これらのフローティングディフュージョンＦＤを接続する配線の長さが増大し、配線容量が増大してしまう可能性がある。

そこで「画素共有」を行うのであっても、縦２画素×横２画素で構成される４画素でトランジスタを共有する構成とする。すなわち、そのような４画素の中心に、フローティングディフュージョンＦＤの領域を形成し、これを囲むように隣接４画素の転送トランジスタＴＲＦが配置されるようにする。このような構成とすることで、フローティングディフュージョンＦＤの拡散領域を、これら４つの転送トランジスタＴＲＦに隣接した部分(ドレイン側)と、リセットトランジスタＲＳＴのソース側の２カ所で済ますことができる構成となり、拡散容量を削減できる構成とすることが可能となる。

さらに、これら２カ所の領域は、近い位置に配置することができるため、これらの領域を接続するための配線の長さを短くすることができる。よって、そのような構成における、配線容量を削減できる。縦２画素×横２画素で構成される４画素の中心に、フローティングディフュージョンＦＤの領域を形成し、これを囲むように隣接４画素の転送トランジスタＴＲＦが配置される構成とすることで、フローティングディフュージョンＦＤ拡散容量と配線容量を同時に削減することができ、変換効率を増大でき、信号(S)を改善できるようになる。

さらに、S／N比を維持(向上)するには、雑音(N)を減少させなければならない。雑音(N)のうち、1／fノイズを減少させるには、増幅トランジスタＡＭＰのトランジスタサイズを大きくすることが有益な手段である。

ＣＩＳの代表的な画素構成として、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ、転送トランジスタＴＲＦ、フローティングディフュージョンＦＤ、フォトダイオードＰＤで構成する４トランジスタ型と、選択トランジスタＳＥＬを搭載しない３トランジスタ型がある。

４トランジスタ型では、増幅トランジスタＡＭＰと選択トランジスタＳＥＬが直列接続されている。この増幅トランジスタＡＭＰと選択トランジスタＳＥＬ間の拡散領域、選択トランジスタＳＥＬのトランジスタ領域が、３トランジスタ型では不要になる。よって、３トランジスタ型を採用することで、これらの領域分だけ、画素ピッチの縮小に充当するか、増幅トランジスタＡＭＰのトランジスタサイズの増大に充当することができる。そこで、この領域分を、増幅トランジスタＡＭＰのトランジスタサイズの増大に充当するようにすれば、上記したように、雑音(N)を低減することが可能となる。

さらに撮像素子の特性の一つとして、飽和信号量(Qs)がある。撮像素子の特性である感度は、上記の信号(S)で定まるが、飽和信号量(Qs)が大きければ、撮像素子のダイナミックレン(DR)特性が向上する。ダイナミックレンジは、撮像素子の階調情報であり、ダイナミックレンジが狭いと、例えば、明るいところの階調がなくなり白くなってしまう、いわゆる「白飛び」状態が生じ、色情報が欠落してしまう。また、飽和信号量(Qs)が少ないと、光電変換したフォトン数が少なくなり、フォトン数で決まるショットノイズ成分の占める割合が増え、撮像特性が劣化する。

飽和信号量(Qs)を拡大する為に、フォトダイオードＰＤの開口率の増大も有効である。上記の「画素共有」を採用することで、１画素当たりのトランジスタ数を削減し、トランジスタ領域を低減することで、フォトダイオードＰＤの面積を拡大することができる。このようなことも考慮し、本実施の形態では、「画素共有」方式を採用したときの構成を後述する。

飽和信号量(Qs)は、フォトダイオードＰＤの面積と空乏電位で定まる。フォトダイオードＰＤの空乏電位が深くなると、フォトダイオードＰＤに蓄積できる電子数を増やすことはできるが、転送トランジスタＴＲＦが十分にＯＮしきれないと、残像という画素特性の劣化が生じる可能性がある。フォトダイオードＰＤからの電荷転送を考えた場合、転送トランジスタＴＲＦに十分な電位勾配がついていないと、熱振動により転送トランジスタＴＲＦからフォトダイオードＰＤへの電荷(数電子レベル)の逆流や取りこぼしが生じてしまう可能性がある。

このように、実際の電荷転送には、転送トランジスタＴＲＦの電位だけでなく、フォトダイオードＰＤの電位からの横方向電界も寄与しており、フローティングディフュージョンＦＤのリセット電位を上げることは、転送に有利に働く。一方、常時電位を上げてしまうと、トランジスタ信頼性の点で不利となる。そのため、本発明においては、図４を参照して後述するように、転送動作期間の近傍のみ、リセットトランジスタＲＳＴのドレイン電位を昇圧し、その他の期間はリセットトランジスタＲＳＴのドレイン電位を下げることで、信頼性が劣化する時間が、昇圧無しで常時ＯＮの場合と同様レベルに抑えることで、信頼性を保てる。

次に、図２、図３に、上記したことを考慮した撮像装置の一実施の形態の構成を示す。図２、図３に示した撮像装置５０は、縦４画素×横２画素の８画素を基本構成単位とする撮像装置であり、図２と図３には、その基本構成単位の構成を示している。

画素５１は、フォトダイオードＰＤ６１と転送トランジスタＴＲＦ７１が接続されることで構成される。画素５２は、フォトダイオードＰＤ６２と転送トランジスタＴＲＦ７２が接続されることで構成される。画素５３は、フォトダイオードＰＤ６３と転送トランジスタＴＲＦ７３が接続されることで構成される。画素５４は、フォトダイオードＰＤ６４と転送トランジスタＴＲＦ７４が接続されることで構成される。これらの画素５１乃至５４は、撮像装置５０の縦２画素×横２画素を構成する４画素を構成する。

同じく画素５５は、フォトダイオードＰＤ６５と転送トランジスタＴＲＦ７５が接続されることで構成される。画素５６は、フォトダイオードＰＤ６６と転送トランジスタＴＲＦ７６が接続されることで構成される。画素５７は、フォトダイオードＰＤ６７と転送トランジスタＴＲＦ７７が接続されることで構成される。画素５８は、フォトダイオードＰＤ６８と転送トランジスタＴＲＦ７８が接続されることで構成される。これらの画素５５乃至５８は、撮像装置５０の縦２画素×横２画素を構成する４画素を構成する。

これらの画素５１乃至５８の８個の画素は、縦４画素×横２画素から構成される撮像装置５０の基本構成単位を構成している。また撮像装置５０は、縦２画素×横２画素で、増幅トランジスタＡＭＰ、フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴを共有した構成とされている。

すなわち、例えば、画素５１乃至画素５４から構成される縦２画素×横２画素は、増幅トランジスタＡＭＰ８１、フローティングディフュージョンＦＤ９１、およびリセットトランジスタＲＳＴ１０１を共有している。また、画素５５乃至画素５８から構成される縦２画素×横２画素は、増幅トランジスタＡＭＰ８２、フローティングディフュージョンＦＤ９２、およびリセットトランジスタＲＳＴ１０２を共有している。また各画素は、転送トランジスタＴＲＦ７１乃至７８を有している。

このように、撮像装置５０は、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ、転送トランジスタＴＲＦの３つのトランジスタを有する３トランスジス型のＣＩＳである。上記したように、３トランジスタ型のＣＩＳであり、隣接する４画素で、増幅トランジスタＡＭＰなどを共有する画素共有型のＣＩＳは、フォトダイオードＰＤの開口に有利で、信号（Ｓ）の増大に有利な構成である。さらに、３トランジスタ型は、上記したように、増幅トランジスタＡＭＰをサイズを増大することができるため、雑音（N）を低減させることが可能な構成である。

図２、図３を参照するに、撮像装置５０の基本構成単位は、縦２画素×横２画素の中心にフローティングディフュージョンＦＤを配置し、このフローティングディフュージョンＦＤを４方に配置した転送トランジスタＴＲＦで囲む構成とされる。

すなわち、例えば、図３を参照するに画素５１乃至画素５４から構成される縦２画素×横２画素は、フローティングディフュージョンＦＤ９１が中心に配置されている。そして、そのフローティングディフュージョンＦＤ９１の４方、図３では、フローティングディフュージョンＦＤ９１の右上に転送トランジスタＴＲＦ７１、フローティングディフュージョンＦＤ９１の左上に転送トランジスタＴＲＦ７２、フローティングディフュージョンＦＤ９１の右下に転送トランジスタＴＲＦ７３、フローティングディフュージョンＦＤ９１の左下に転送トランジスタＴＲＦ７４が、それぞれ配置されている。

また同様に、図３を参照するに画素５５乃至画素５８から構成される縦２画素×横２画素は、フローティングディフュージョンＦＤ９２が中心に配置されている。そして、そのフローティングディフュージョンＦＤ９２の４方、図３では、フローティングディフュージョンＦＤ９２の右上に転送トランジスタＴＲＦ７５、フローティングディフュージョンＦＤ９２の左上に転送トランジスタＴＲＦ７６、フローティングディフュージョンＦＤ９２の右下に転送トランジスタＴＲＦ７７、フローティングディフュージョンＦＤ９２の左下に転送トランジスタＴＲＦ７８が、それぞれ配置されている。

このように、フローティングディフュージョンＦＤの４方が転送トランジスタＴＲＦで囲まれている構成とすることで、実効的な接合面積・接合長を縮小することでき、接合容量の低減を図ることができる。

図２および図３に示したように、撮像装置５０は、この２画素×横２画素の構成を縦方向に２つ配置された構成とされる。画素５１乃至５４からなる４画素共有単位を上部(Ｕ部と呼称)とし、画素５５乃至５８からなる４画素共有単位を下部(Ｄ部と呼称)とする。

このＵ部とＤ部の配置の仕方として、Ｕ部とＤ部のリセットトランジスタＲＳＴのドレイン部を同じ拡散層で結合する。このように配置することで、２行毎に、増幅トランジスタＡＭＰのトランジスタ行と、リセットトランジスタＲＳＴのトランジスタ行が配置された構成とされる。

すなわち図３を参照するに、Ｕ部の上側には増幅トランジスタＡＭＰ８１あるため、この部分は、増幅トランジスタＡＭＰのトランジスタ行となる。Ｕ部の下側（Ｄ部の上側）には、リセットトランジスタＲＳＴ１０１があるため、この部分は、リセットトランジスタＲＳＴのトランジスタ行となる。Ｄ部の下側には増幅トランジスタＡＭＰ８２あるため、この部分は、増幅トランジスタＡＭＰのトランジスタ行となる。このように、増幅トランジスタＡＭＰのトランジスタ行とリセットトランジスタＲＳＴのトランジスタ行が、交互に配置される。

基本構成単位の８画素において、転送トランジスタＴＲＦのゲート電極には、それぞれ別々の制御線(ＴＲＦ１、ＴＲＦ２、ＴＲＦ３、ＴＲＦ４、ＴＲＦ５、ＴＲＦ６、ＴＲＦ７、ＴＲＦ８)が接続されている。このようにすると、１画素当たりのトランジスタ数は、(1×4＋2)／4=1.5となる。

このように、本発明を適用した撮像装置５０は、例えば、フローティングディフュージョンＦＤ９１が４方の転送トランジスタＴＲＦ７１乃至７４で囲まれているため、実効的な接合面積・接合長を縮小することができ、P-N接合容量を低減することができる。その結果、変換効率を向上させ信号(S)の増大効果がある。

また、フローティングディフュージョンＦＤ領域とリセットトランジスタＲＳＴソース領域を空間的に近い位置に配置するため、これらの素子を接合する配線長を短くすることができ、その結果、変換効率を向上させ信号(S)を増大させる効果がある。また、撮像装置５０は、各画素５１乃至５８からの信号出力線（垂直信号線）は、図に示したように２列で接合されているため、この構成からも配線長を短くすることができる。

このような構成とすることで、信号(Ｓ)を増大させることが可能となり、撮像装置５０を小型化したとしても、撮像特性が劣化してしまうようなことを防ぐことが可能となる。

次に撮像装置５０の動作について説明する。図４を参照し、ＲＤＮ１０２（リセットドレイン電圧）を印加したときの動作について説明する。時刻ｔ１において、リセットドレイン電極ＲＤＮ１０２にパルスが印加されると、リセットトランジスタＲＳＴ１０１がHighの状態となる。リセットドレイン電極ＲＤＮ１０２は、パルス電位が印加されていないときには、例えば、０．６Ｖとされ、印加されたときには、Ｖｄｄ(増幅トランジスタＡＭＰのドレイン電位)とされる。

またリセットトランジスタＲＳＴ１０１は、Highの状態のときには、Ｖｄｄとされ、Lowのときには、−１ボルトまたは０ボルトとされる。またリセットトランジスタＲＳＴ１０１のドレイン電極にパルスを加え、増幅トランジスタＡＭＰ８１（８２）のドレイン電極には定電位が加えられる。

リセットトランジスタＲＳＴ１０１の閾値電位Vthを、フローティングディフュージョンＦＤの電位がハードリセットされるような電位に設定する場合、フローティングディフュージョンＦＤの電位は、リセットドレイン電極ＲＤＮ１０２の電位か、リセットドレイン電極ＲＤＮ１０２の電位からリセットトランジスタＲＳＴ１０１のOFF時のカップリングをした電位に設定される。図４ではリセットドレイン電極ＲＤＮ１０２の電位と同電位となった場合のパルス状態を記載している。

ここで、再度図２を参照するに、増幅トランジスタＡＭＰ８１(増幅トランジスタＡＭＰ８２)とリセットドレイン電極ＲＤＮ１０２は、別配線とされているため、より正確には、リセットトランジスタＲＳＴ１０１のリセットドレイン電極１０２と、増幅トランジスタＡＭＰ８１（８２）のドレイン電極は、別々に配置されているため、それぞれ別々に制御することが可能である。

そこで、リセットドレイン電極ＲＤＮ１０２にパルスが印加されたときの電位を、Ｖｄｄにするのではなく、Ｖｄｄよりも高い電位になるように制御することも可能である。例えば、パルスが印加されたときのリセットドレイン電極ＲＤＮ１０２の電位は、Ｖｄｄよりも昇圧された（Ｖｄｄ＋０．３）ボルトといった電位にされるようにしてもよい。

同様に、リセットトランジスタＲＳＴ１０１も、Highの状態のときには、Ｖｄｄよりも昇圧された（Ｖｄｄ＋０．３）ボルトといった電位にされるようにしてもよい。さらに、リセットドレイン電極ＲＤＮ１０２の電位が昇圧された場合、転送トランジスタＴＲＦ(例えば、転送トランジスタＴＲＦ７１)の電位や、フローティングディフュージョンＦＤ(例えば、フローティングディフュージョンＦＤ９１)の電位も、その昇圧にあった電位、例えば、Ｖｄｄよりも昇圧された（Ｖｄｄ＋０．３）ボルトになる。

このように、リセットトランジスタＲＳＴ１０１のドレイン電位、すなわち、リセットドレイン電極ＲＤＮ１０２の電位を、Ｖｄｄよりも高電位で印加することで、フローティングディフュージョンＦＤの電位を、Ｖｄｄよりも昇圧することが可能となる。そのため、フォトダイオードＰＤからの電荷転送に余裕ができ、残像の懸念をフォトダイオードＰＤの飽和電子量(Qs)を増大することができる。

また、図４に示すように、転送動作期間の近傍のみ、リセットトランジスタＲＳＴのドレイン電位を昇圧し、その他の期間はリセットトランジスタＲＳＴのドレイン電位を下げるように制御される。このことにより、上記したように、信頼性が劣化する時間が、昇圧無しで常時ＯＮの場合と同様レベルに抑えることでき、信頼性を保てるようになる。

このように、リセットトランジスタＲＳＴ１０１のドレイン電位（リセットドレイン電圧１０２）が制御されることで、飽和電子量(Qs)を増大することが可能となり、撮像素子のダイナミックレン(DR)特性を向上させることが可能となる。また、ダイナミックレン(DR)特性が向上することにより、いわゆる「白飛び」状態が生じ、色情報が欠落してしまうようなことを防ぐことが可能となる。さらに、飽和信号量(Qs)が増大させることが可能となることで、光電変換したフォトン数が多くなり、フォトン数で決まるショットノイズ成分の占める割合が減少させ、撮像特性が劣化するようなことを防ぐことが可能となる。

本発明を適用した撮像装置５０は、図２や図３に示したように、各画素の転送トランジスタＴＲＦは別々に駆動可能な構成とされている。そのため、各画素のトランジスタの駆動を工夫することが可能となる。工夫することで、各画素からの出力信号線を隣接２列毎に結合しても、出力線を排他的に利用することできるようになる。そして、そのような利用が可能となることで、出力信号線に接続する回路(例えば、カラムADC等)を２列毎の配置ですませることができるようになる。そして、そのような配置ですむようになることで、回路規模の縮小が可能となり、チップダイ面積を縮小することでき、理収を上げ製造コスト削減効果を期待することが可能となる。

さらには、各画素の転送トランジスタＴＲＦが別々に駆動可能となることで、各画素からの出力信号線に接続する回路(例えば、カラムADC等)を各列に配置し、同時読み出しが可能なパルスを入力することができる。そのために、高速読み出し(高フレームレート)への対応や、多画素化での読み出し動作に対応できる撮像装置５０を構成することが可能となる。さらには、信号パルスの工夫で、高速読み出しにも対応可能となる。

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

従来の撮像装置の一例の構成を示す図である。本発明を適用した撮像装置の一実施の形態の構成を示す図である。撮像装置の構成を示す図である。撮像装置の電位の変化を示す図である。

符号の説明

５０撮像素子，５１乃至５８画素，６１乃至６８フォトダイオードＰＤ, ７１乃至７８転送トランジスタＴＲＦ, ８１，８２増幅トランジスタＡＭＰ，９１,９２フローティングディフュージョンＦＤ, １０１リセットトランジスタＲＳＴ，１０２リセットドレイン電極ＲＤＮ

Claims

縦２画素×横２画素で構成される４画素の中心に、フローティングディフュージョン領域を設け、
前記フローティングディフュージョンの４方向に、前記画素をそれぞれ構成する転送トランジスタを配置することで、前記フローティングディフュージョンを前記転送トランジスタで囲み、
前記フローティングディフュージョン、増幅トランジスタ、リセットトランジスタを前記４画素で共有し、
前記４画素を１単位とし、縦方向に配置した２単位を基本構成単位とし、
前記基本構成単位を構成する８画素の内、縦方向に配置された４画素とほぼ平行であり、前記基本構成単位を構成する８画素の両側にそれぞれ信号出力線を配置し、
前記８画素のうち、上部に配置され、前記１単位を構成する縦２画素×横２画素で構成される４画素で共有される前記増幅トランジスタが一方の前記信号出力線に信号を出力し、前記上部の下側に、前記リセットトランジスタのトランジスタ行を配置し、
前記８画素のうち、下部に配置され、前記１単位を構成する縦２画素×横２画素で構成される４画素で共有される前記増幅トランジスタが他方の前記信号出力線に信号を出力し、前記下部の下側に、前記増幅トランジスタのトランジスタ行を配置する
撮像装置。
前記リセットトランジスタのドレイン電極と、前記増幅トランジスタのドレイン電極は、別々に配置される
請求項１に記載の撮像装置。
前記リセットトランジスタのドレイン電極にパルスを加え、前記増幅トランジスタのドレイン電極には定電位を加える
請求項１に記載の撮像装置。
前記リセットトランジスタのドレイン電極のHigh電位が、前記増幅トランジスタのドレイン電位より高い
請求項１に記載の撮像装置。
前記８画素のうち、前記上部に配置された４画素のリセットトランジスタのドレイン部と前記下部に配置された４画素のリセットトランジスタのドレイン部を同じ拡散層で結合する
請求項１に記載の撮像装置。