JP2010063056A - 固体撮像装置、固体撮像装置の駆動方法および撮像装置 - Google Patents

Abstract

【課題】露光期間中（一部の期間を含む）にリセットゲート部のリセット状態を長くすることで、露光期間中のホットキャリアを低減できるようにする。
【解決手段】バイアス発生回路をＰＭＯＳトランジスタのソースフォロワ回路を用いた構成とし、露光期間中または露光期間の一部の期間でリセットクロックφＲＧのリセットゲート部への印加を停止することで、リセットゲート部をリセット状態にし、露光期間中のホットキャリアを低減する。
【選択図】図５

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特にＣＣＤ(Charge Coupled Device)固体撮像装置等の電荷転送型固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を用いた撮像装置に関する。

電荷転送型固体撮像装置、例えばＣＣＤ固体撮像装置は、画素が例えば行列状に２次元配置され、これら各画素で光電変換された信号電荷を垂直・水平転送した後電気信号に変換し、バッファとしての機能を持つ出力回路を通して導出する構成となっている。出力回路は、一般に、駆動用ＭＯＳトランジスタと負荷用ＭＯＳトランジスタとを含む多段のソースフォロワ回路を用いて構成される。

出力回路には、多画素化に伴って駆動周波数の向上が求められている。そして、出力回路では、当該回路内を流れる電流値を増加させるなどによって駆動周波数の向上を実現している。しかし、回路内を流れる電流値が増大すると、各ＭＯＳトランジスタのホットキャリアも増大する。ホットキャリアの増大は、出力回路近傍の画素（センサ部）に対して悪影響を及ぼす。

具体的には、ホットキャリアが増大すると、図１０に示すように、出力回路近傍の画素部分において遮光時に白浮きしてしまう現象が発生する。図１０において、黒で塗りつぶした領域が遮光時の撮像画像を表わしている。この撮像画像において、左下隅の外側に出力回路が配置されることになり、当該左下隅の画素部分に白浮きの現象が発生していることがわかる。この白浮きの現象は、露光時間を長くするとより顕著に見られる。また、ホットキャリアの発生量が多いと信頼性の劣化が著しく、この点からも問題となる。

一般に、ホットキャリアの発生量は出力回路の入力電圧によって変動する。最も一般的なＮチャネルＭＯＳで構成されるソースフォロワ出力回路において、入力電圧が高ければ駆動用ＭＯＳトランジスタのホットキャリアは減少するが、負荷用ＭＯＳトランジスタのホットキャリアは増大する。逆に、入力電圧が低ければ駆動用ＭＯＳトランジスタのホットキャリアは増大し、代わりに負荷用ＭＯＳトランジスタのホットキャリアは減少する。

出力回路において、各ＭＯＳトランジスタのホットキャリアは、入力電圧の電圧値に対して指数関数的に増減するため、図１１に示すように、ホットキャリアが極小になる適正な入力電圧値が存在する。近年、駆動周波数の向上の要求から駆動用ＭＯＳトランジスタのチャネル長Ｌは短く、ゲート酸化膜は薄くなる傾向にある。このため、駆動用ＭＯＳトランジスタによるホットキャリアが支配的になっている動作点で使用されることが多い。したがって、出力回路の入力電圧は高い方が好ましい。

ところで、信号電荷を電気信号、例えば電圧信号に変換する電荷電圧変換部において、リセットゲート部には、図１２に示すように、露光期間中も含めて常時クロック（リセットクロック）が印加される。リセットゲート部は、フローティングディフュージョン領域中の電荷を電荷排出部に転送するリセット動作を行うために設けられている。電荷電圧変換部の出力電圧が出力回路の入力電圧となる。

ここで、リセットゲート部にリセットクロックが印加されているときに、出力回路の入力電圧にはリセットによる分配ノイズが乗る。このため、出力回路の入力電圧としては高い方が好ましいにも拘わらず、当該入力電圧には常時リセット状態に対して低い電圧の期間が存在することになる。その結果、ホットキャリアのトータルの発生量も多くなる。

上記の問題点を解決する方策としては、露光期間中はリセットゲート部をリセット状態にすることが考えられる。一方、リセットゲート部はバイアス発生回路で発生される所定の直流電圧によってバイアスされている。そして、リセットゲート部には当該バイアス電圧に重畳された形でリセットクロックが印加される。従来は、このバイアス電圧を発生するバイアス発生回路を、ＮチャネルＭＯＳトランジスタを用いて構成していた（例えば、特許文献１参照）。

特開２００５−３３２２６号公報（特に、段落００７４〜００７６および図９等参照）

上述したように、Ｎ型のＭＯＳトランジスタを用いたバイアス発生回路では、その構成上、リセットゲート部へのリセットクロックの印加を停止すると、リセットゲート部に印加される電圧は、バイアス電圧であるロー（Ｌｏｗ）レベルに固定される。これにより、リセットゲート部がリセットオフ状態になる。すなわち、リセットゲート部を常時リセット状態にすることができないことになる。したがって、従来のバイアス発生回路の構成では、リセットクロックを露光期間で停止してもホットキャリアを抑制することはできないことになる。

そこで、本発明は、露光期間中でリセットゲート部のリセット状態を長くすることで、露光期間中のホットキャリアを低減可能な固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を用いた撮像装置を提供することを目的とする。

上記目的を達成するために、第１の発明では、
信号電荷を転送する電荷転送部と、前記電荷転送部によって転送される信号電荷を電気信号に変換する変換部と、バイアス電圧に重畳されて印加されるリセットクロックに応答して、前記変換部中の電荷を電荷排出部へ転送するリセット状態を選択的にとるリセットゲート部とを備えた固体撮像装置において、
前記バイアス電圧の電圧値として前記リセットゲート部をリセット状態にする電圧値を設定する。そして、露光期間中または露光期間の一部の期間で前記リセットクロックの前記リセットゲート部への印加を停止する。

露光期間中または露光期間の一部の期間でリセットクロックのリセットゲート部への印加を停止すると、リセットゲート部はバイアス電圧によってバイアスされる。このとき、バイアス電圧がリセットゲート部をリセット状態にする電圧値に設定されているため、リセットゲート部がリセット状態になる。すなわち、露光期間中または露光期間の一部の期間でリセットクロックのリセットゲート部への印加を停止することで、リセットゲート部がリセット状態になる。これにより、変換部の出力電圧にはリセットによる分配ノイズが乗らないため、当該出力電圧、即ち変換部の後段の出力部の入力電圧が常に高い状態に維持される。その結果、出力部において、露光期間中のホットキャリアを低減できる。

上記目的を達成するために、第２の発明では、
信号電荷を転送する電荷転送部と、前記電荷転送部によって転送される信号電荷を電気信号に変換する変換部と、バイアス電圧に重畳されて印加されるリセットクロックに応答して、前記変換部中の電荷を電荷排出部へ転送するリセット状態を選択的にとるリセットゲート部と、前記リセットゲート部に印加するバイアス電圧を発生するバイアス発生部とを備えた固体撮像装置において、
露光期間中または露光期間の一部の期間で前記リセットクロックのアクティブ期間を非アクティブ期間よりも長くする。

露光期間中または露光期間の一部の期間でリセットクロックのアクティブ期間を非アクティブ期間よりも長くすることで、リセットゲート部のリセット期間が長くなる。これにより、リセットによる分配ノイズによって出力部の入力電圧の下がるトータルの時間が減るために、出力部の各ＭＯＳトランジスタの露光期間中のホットキャリアを抑制することが可能になる。

本発明によれば、露光期間中または露光期間の一部の期間でリセットクロックを停止する、または、リセットクロックのアクティブ期間を非アクティブ期間よりも長くすることで、出力部の各ＭＯＳトランジスタの露光期間中のホットキャリアを抑制できる。

以下、発明を実施するための最良の形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．第１実施形態（バイアス発生回路の新規構成）
２．第２実施形態（リセットクロックのタイミング制御）
３．変形例
４．適用例（撮像装置）

＜１．第１実施形態＞
［固体撮像装置の基本構成］
以下では、固体撮像装置として、例えばインターライン転送（ＩＴ）方式のＣＣＤ固体撮像装置を例に挙げてその基本構成について説明するものとする。

図１は、ＣＣＤ固体撮像装置の構成の一例を示す概略構成図である。図１において、例えばＮ型の半導体基板（チップ）１１上に複数のセンサ部（画素）１２が行列状に２次元配置されている。センサ部１２は、例えばＰＮ接合のフォトダイオードを有し、受光した光を露光期間に亘って光電変換し、当該光電変換によって発生する信号電荷を蓄積する。

これらセンサ部１２の各々には、読出しゲート部１３が隣接して設けられている。読出しゲート部１３は、センサ部１２で光電変換され、当該センサ部１２に蓄積された信号電荷を読み出す。

また、行列状の画素配列に対して画素列ごとにＣＣＤからなる垂直転送部１４が設けられている。垂直転送部１４は、読出しゲート部１３によってセンサ部１２から読み出された信号電荷を、水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送する。ここに、垂直方向とは、画素列の画素の配列方向（図の上下方向）を言う。

垂直転送部１４の一方の端部（即ち、転送先側の端部）には、ＣＣＤからなる水平転送部１６が設けられている。この水平転送部１５には、複数本の垂直転送部１４から１ラインに相当する信号電荷が順にシフト（転送）される。水平転送部１５は、複数本の垂直転送部１４からシフトされる１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間にて順次水平方向に転送する。ここに、水平方向とは、画素行の画素の配列方向（図の左右方向）を言う。

水平転送部１５の転送先側の端部には、当該水平転送部１５によって転送される信号電荷を電圧信号に変換する電荷電圧変換部１６が設けられている。この電荷電圧変換部１６としては、例えばフローティング・ディフュージョン・アンプ構成のものが用いられる。具体的には、電荷電圧変換部１６は、変換部であるフローティングディフュージョン（ＦＤ）部１６１と、電荷排出部であるリセットドレイン（ＲＤ）部１６２と、リセットゲート（ＲＧ）部１６３とを有する構成となっている。

電荷電圧変換部１６において、リセットドレイン部１６２にはそのポテンシャルが、水平転送部１５の最終転送段の深いときのポテンシャルよりもさらに深くなるように、所定の電圧値のリセットドレイン電圧ＶＲＤが印加されている。

また、リセットゲート部１６３はＭＯＳトランジスタ構成となっており、そのゲート電極には、バイアス発生回路（バイアス発生部）１７で発生される直流のバイアス電圧が印加される。このゲート電極にはさらに、半導体基板１１外に設けられたリセットクロック発生回路２１からリセットクロック（リセットパルス）φＲＧがキャパシタ２２を介して印加される。

このリセットクロックφＲＧは、バイアス発生回路１７で発生されるバイアス電圧に重畳された形でリセットゲート部１６３に印加される。これにより、フローティングディフュージョン部１６１の電位がリセットクロックφＲＧの周期でリセットドレイン電圧ＶＲＤにリセットされる。

電荷電圧変換部１６から出力される電圧信号は、バッファとしての機能を持つ出力回路（出力部）１８を介してＣＣＤ撮像信号Ｖｏｕｔとして半導体基板１１外に出力される。出力回路１８は、センサ部１２、垂直転送部１４、水平転送部１５、電荷電圧変換部１６およびバイアス発生回路１７と同じ半導体基板１１に搭載される周辺回路の一つであり、一般に、多段のソースフォロワ回路を用いて構成される。

以上により、本発明が適用されるインターライン転送方式のＣＣＤ固体撮像装置１０の基本構成である。

（出力回路の回路例）
・第１例
図２は、出力回路１８の回路構成の第１例を示す回路図である。第１例に係る出力回路１８Ａは、例えば３段のソースフォロワ回路によって構成され、図１に示す電荷電圧変換部１６の出力電圧を当該出力回路１８の入力電圧Ｖｉｎとしている（例えば、特開２００３−２８３９２９号公報等参照）。

１段目のソースフォロワ回路１８１は、電源ＶＤＤとグランドとの間に直列に接続された駆動用ＭＯＳトランジスタ１８１１、負荷用ＭＯＳトランジスタ１８１２および抵抗素子１８１３から構成されている。そして、駆動用ＭＯＳトランジスタ１８１１のゲート電極に電荷電圧変換部１６の出力電圧が入力電圧Ｖｉｎとして入力される。

２段目のソースフォロワ回路１８２は、電源ＶＤＤとグランドとの間に直列に接続された駆動用ＭＯＳトランジスタ１８２１、負荷用ＭＯＳトランジスタ１８２２および抵抗素子１８２３から構成されている。そして、駆動用ＭＯＳトランジスタ１８２１のゲート電極が１段目の駆動用ＭＯＳトランジスタ１８１１のソース電極に接続されている。

３段目のソースフォロワ回路１８３は、電源ＶＤＤとグランドとの間に直列に接続された駆動用ＭＯＳトランジスタ１８３１、負荷用ＭＯＳトランジスタ１８３２および抵抗素子１８３３から構成されている。そして、駆動用ＭＯＳトランジスタ１８３１のゲート電極が２段目の駆動用ＭＯＳトランジスタ１８２１のソース電極に接続され、駆動用ＭＯＳトランジスタ１８３１のソース電極からＣＣＤ撮像信号Ｖｏｕｔが出力される。

また、各段の負荷ＭＯＳトランジスタ１８１２，１８２２，１１８３２の各ゲート電極には、一定のバイアスゲート電圧ＶＧが印加されている。

上述した、多段（本例では、３段）のソースフォロワ回路１８１，１８２，１８３からなる第１例に係る出力回路１８Ａでは、当該回路内を流れる電流値を増加させることで駆動周波数の向上を実現できる。しかし、回路内を流れる電流値が増大すると、各ＭＯＳトランジスタのホットキャリアも増大し、その発生量は入力電圧Ｖｉｎによって変動する。

そして、前にも述べたように、入力電圧Ｖｉｎが高ければ駆動用ＭＯＳトランジスタ１８１１，１８２１，１８３１のホットキャリアが減少し、負荷用ＭＯＳトランジスタ１８１２，１８２２，１８３２のホットキャリアが増大する。逆に、入力電圧Ｖｉｎが低ければ駆動用ＭＯＳトランジスタ１８１１，１８２１，１８３１のホットキャリアが増大し、負荷用ＭＯＳトランジスタ１８１２，１８２２，１８３２のホットキャリアが減少する。

・第２例
図３は、出力回路１８の回路構成の第２例を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。そして、同等部分については重複するのでその説明を省略する。

第２例に係る出力回路１８Ｂは、例えば３段構成の３段目の回路としてプッシュプル回路を用いた構成となっている（例えば、特開平１１−２３４５６７号公報等参照）。３段目のプッシュプル回路１８４は、２段目の駆動用ＭＯＳトランジスタ１８２１のソース電極にゲート電極が共通に接続されたＮチャネルＭＯＳトランジスタ１８４１とＰチャネルＭＯＳトランジスタ１８４２とから構成されている。

ここで、上記構成の第２例に係る出力回路１８Ｂについて、第１例に係る出力回路１８Ａと対比して考える。３段目において、電流供給トランジスタとして機能し、定電流源としての役割しか果たさなかったＭＯＳトランジスタ１８３２に代えてＰチャネルＭＯＳトランジスタ１８４２を用いて、ＮチャネルＭＯＳトランジスタ１８４１とプッシュプル回路を構成している。

そして、ＰチャネルＭＯＳトランジスタ１８４２にも、ＮチャネルＭＯＳトランジスタ１８４１と同様に、２段目のソースフォロワ回路１８２の出力電圧を与えるようにしている。これにより、３段目の入力電圧の立ち上がりのときはＮチャネルＭＯＳトランジスタ１８４１がソースフォロワの駆動トランジスタとして機能し、立ち下がりのときはＰチャネルＭＯＳトランジスタ１８４２がソースフォロワの駆動トランジスタとして機能する。

したがって、第２例に係る出力回路１８Ｂによれば、回路内を流れる電流値を増加させなくても、ＰチャネルＭＯＳトランジスタ１８４２の相互コンダクタンスｇm を高めことで、３段目の入力電圧の立ち上がり時における高速性を高めることができる。すなわち、消費電力の増加を伴うことなく、駆動周波数の向上を図ることができる。

上記構成の出力回路１８Ａ，１８Ｂ等の出力回路１８において、その入力電圧Ｖｉｎには、リセットゲート部１６３にリセットクロックφＲＧが印加されているときに、リセットによる分配ノイズが乗る。これにより、前にも述べたように、ホットキャリアの観点からすると、出力回路１８の入力電圧Ｖｉｎとしては高い方が好ましいにも拘わらず、入力電圧Ｖｉｎには常時リセット状態に対して低い電圧の期間が存在することになる。その結果、ホットキャリアのトータルの発生量が多くなる。

（ＮチャネルＭＯＳトランジスタを用いたバイアス発生回路での問題点）
ところで、出力回路１８として第１例に係る出力回路１８Ａを用いた特開２００３−２８３９２９号公報記載の従来の固体撮像装置では、バイアス発生回路１７として、ＮチャネルＭＯＳトランジスタのソースフォロワ回路を用いた回路構成のものを搭載している。

ここで、ＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳトランジスタ」と記述する）のソースフォロワ回路のバイアス発生回路１７を搭載した固体撮像装置において、露光期間中はリセットゲート部１６３を常にリセット状態にすることについて考えられる。露光期間中はリセットゲート部１６３をリセット状態にするのは、前にも述べたように、入力電圧Ｖｉｎにリセット状態に対して低い電圧の期間が存在することでホットキャリアのトータルの発生量が多くなる、という問題点を解決するためである。

ＮＭＯＳトランジスタのソースフォロワ回路を用いたバイアス発生回路１７からは、バイアス電圧としてグランドＧＮＤ側の所定のレベル（Ｌｏｗレベル）が出力される。そして、図１において、リセットクロック発生回路２１からキャパシタ２２を介して入力されるリセットクロックφＲＧが、バイアス発生回路１７から出力されるバイアス電圧に重畳された形でリセットゲート部１６３に印加される。

一例として、バイアス電圧を６Ｖ、リセットクロックφＲＧの振幅を０Ｖ−３．３Ｖとした場合、リセットゲート部１６３にはリセットクロックφＲＧが６Ｖ−９．３Ｖの振幅のクロックとして印加されることになる。

ここで、露光期間中はリセットゲート部１６３を常にリセット状態にすべく、リセットゲート部１６３へのリセットクロックφＲＧの印加を停止すると、リセットゲート部１６３に印加される電圧はバイアス電圧であるＬｏｗレベルに固定される。したがって、リセットゲート部１６３を常時リセット状態にすることができないことになる。これは、ＮＭＯＳトランジスタのソースフォロワ回路を用いたバイアス発生回路１７では、リセットクロックφＲＧを露光期間中に停止してもホットキャリアを抑制できないことを意味する。

（第１実施形態の特徴部分）
そこで、第１実施形態では、露光期間中または露光期間の一部の期間にリセットゲート部１６３へのリセットクロックφＲＧの印加を停止したときに、リセットゲート部１６３をリセット状態にすることを特徴としている。以下では、露光期間中または露光期間の一部の期間を単に「露光期間中」と記述する場合もある。

そして、リセットゲート部１６３がリセット状態になることで、電荷電圧変換部１６の出力電圧、即ち出力回路１８の入力電圧にはリセットによる分配ノイズが乗らないため、当該入力電圧が常に高い状態に維持される。これにより、出力回路１８の各ＭＯＳトランジスタの露光期間中のホットキャリアを低減できる。その結果、特に長時間露光時の白浮きを低減でき、高Ｓ／ＮのＣＣＤ固体撮像装置を実現できる。以下に、リセットクロックφＲＧを停止したときに、リセットゲート部１６３をリセット状態にするための具体的な実施例について説明する。

〔実施例１〕
図４は、第１実施形態の実施例１に係るバイアス発生回路１７Ａの構成例を示す回路図である。

図４に示すように、実施例１に係るバイアス発生回路１７Ａは、ＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」と記述する）１７１のソースフォロワ回路を用いた回路構成となっている。具体的には、バイアス発生回路１７Ａにおいて、ＰＭＯＳトランジスタ１７１は、電源ＶＤＤとグランドＧＮＤとの間に、抵抗素子１７２と直列に接続されている。

電源ＶＤＤとグランドＧＮＤとの間にはさらに、可変抵抗素子１７３，１７４が直列に接続されている。可変抵抗素子１７３，１７４は抵抗分圧回路（抵抗分割回路）を構成している。可変抵抗素子１７３，１７４の共通接続ノードＮ１が分圧ノードとなり、当該分圧ノードＮ１にＰＭＯＳトランジスタ１７１のゲート電極が接続されている。そして、ＰＭＯＳトランジスタ１７１のソース電極からバイアス電圧Ｖｂｉａｓが出力される。

抵抗分圧回路において、可変抵抗素子１７３，１７４の抵抗分割比によって共通接続ノードＮ１に得られる分圧電圧が決まる。この抵抗分割比については、周知のヒューズカット方式によって調整することが可能である。抵抗分割比の調整により、バイアス電圧Ｖｂｉａｓの電圧値を変更することができる。このバイアス電圧Ｖｂｉａｓは、出力端子１７５を通してリセットゲート部１６３に印加される。

上記構成の実施例１に係るバイアス発生回路１７Ａにおいて、バイアス電圧Ｖｂｉａｓよりも高い電圧が出力端子１７５に印加されると、ＰＭＯＳトランジスタ１７１のゲート−ソース間の電位差が大きくなるため当該ＭＯＳトランジスタ１７１に大電流が流れる。一方、バイアス電圧Ｖｂｉａｓよりも低い電圧が出力端子１７５に印加されたときは、ＰＭＯＳトランジスタ１７１には可変抵抗素子１７３，１７４の各抵抗値で決まるバイアス電流しか流れない。

この作用により、図１に示すリセットクロック発生回路２１からキャパシタ２２を介してリセットクロックφＲＧが印加されたとき、当該リセットクロックφＲＧのハイ（Ｈｉｇｈ）レベルをバイアス電圧Ｖｂｉａｓにクランプするハイクランプが実現される。すなわち、リセットクロックφＲＧが印加されているときは、バイアス電圧ＶｂｉａｓがリセットクロックφＲＧのハイレベルに相当する。このことは、バイアス電圧Ｖｂｉａｓが印加されることで、リセットゲート部１６３がオン状態、即ちリセット状態になることを意味する。

先述した数値例の場合と対応させると、可変抵抗素子１７３，１７４の抵抗分割比の調整により、バイアス電圧Ｖｂｉａｓの電圧値を９．３Ｖに設定する。そして、リセットクロック発生回路２１から供給される０Ｖ−３．３Ｖの振幅のリセットクロックφＲＧがバイアス電圧Ｖｂｉａｓに重畳されることで、リセットゲート部１６３にはリセットクロックφＲＧが９．３Ｖ−６Ｖの振幅のクロックとして印加されることになる。

上述したように、実施例１に係るバイアス発生回路１７Ａによれば、ＰＭＯＳトランジスタ１７１のソースフォロワ回路を用いた回路構成を採っていることで、リセットゲート部１６３をリセット状態にする電圧値のバイアス電圧Ｖｂｉａｓを発生できる。しかも、バイアス発生回路１７Ａによるハイクランプにより、バイアス電圧ＶｂｉａｓにリセットクロックφＲＧを重畳することで、当該リセットクロックφＲＧがバイアス電圧Ｖｂｉａｓ（Ｈｉｇｈ）を基準として負側（Ｌｏｗ側）に振れるクロックとなる。これにより、リセットゲート部１６３では、当該リセットクロックφＲＧに同期してリセット動作を選択的に行うことができる。

そして、ＣＣＤ固体撮像装置１０において、バイアス発生回路１７として実施例１に係るバイアス発生回路１７Ａを搭載することで、次のような作用効果を得ることができる。すなわち、露光期間中（一部の期間を含む）にリセットクロックφＲＧのリセットゲート部１６３への印加を停止することで、リセットゲート部１６３をリセット状態にすることができる。

より具体的には、リセットクロック発生回路２１からのリセットクロックφＲＧの発生を露光期間中に停止すると、リセットゲート部１６３はバイアス電圧Ｖｂｉａｓによってバイアスされる。このとき、バイアス電圧Ｖｂｉａｓがリセットゲート部１６３をリセット状態にする電圧値に設定されていることから、リセットゲート部１６３がリセット状態になる。

すなわち、リセットクロックφＲＧのリセットゲート部１６３への印加を停止することで、リセットゲート部１６３がリセット状態になる。これにより、電荷電圧変換部１６の出力電圧、即ち出力回路１８の入力電圧にはリセットによる分配ノイズが乗らないため、当該入力電圧が常に高い状態に維持される。その結果、出力回路１８の各ＭＯＳトランジスタの露光期間中のホットキャリアを低減できる。

バイアス発生回路１７ＡをＰＭＯＳトランジスタ１７１を用いて構成することで、周辺回路をＮＭＯＳトランジスタのみを用いて構成しているＣＣＤ固体撮像装置１０にあっては、ＰＭＯＳトランジスタ１７１を作製する分だけ工程数が増えることになる。ただし、出力回路１８として第２例に係る出力回路１８Ｂ（図３参照）を搭載しているＣＣＤ固体撮像装置１０にあっては、当該出力回路１８Ｂがプッシュプル回路１８４を含んでおり、元々ＰＭＯＳトランジスタを使っているため工程数が増えることはない。

図５は、バイアス発生回路１７として実施例１に係るバイアス発生回路１７Ａを搭載したＣＣＤ固体撮像装置１０の動作説明に供するタイミングチャートである。図５には、垂直転送部１４を駆動する垂直転送クロック、水平転送部１５を駆動する水平転送クロック、リセットクロックφＲＧ、半導体基板１１に印加する基板パルスＳＵＢおよびメカニカルシャッタのタイミング関係を示している。

ここでは、リセットクロックφＲＧ以外のクロックについても示しているが、本実施形態のポイントはリセットクロックφＲＧのタイミングであるため、その他のクロックのタイミングには制限はない。また、図５のタイミングチャートでは、露光期間中全てに亘ってリセットクロックφＲＧを停止する例を示しているが、露光期間の一部の期間でリセットクロックφＲＧを停止するようにしても、ホットキャリアの低減効果を得ることができる。

〔実施例１の変形例〕
実施例１では、可変抵抗素子１７３，１７４を電源ＶＤＤとグランドＧＮＤとの間に直列に接続することによって抵抗分圧回路を構成するとしたが、ＶＤＤ−ＧＮＤ間の接続に限られるものではない。例えば、ＣＣＤ固体撮像装置１０の内部である固定バイアスを発生する内部発生回路を併用し、その発生バイアスとグランドＧＮＤとの間、発生バイアスと電源ＶＤＤとの間、または２つの発生バイアス間に可変抵抗素子１７３，１７４を直列に接続して抵抗分圧回路を構成することも可能である。

実施例１では、ヒューズカット方式を採用することによって分圧電圧を得るとしたが、ヒューズカット方式を用いずに、単純な抵抗分割によって得た分圧電圧を用いたり、ある固定電位を用いたりする回路構成でも、先述したハイクランプを実現できる。ただし、ヒューズカット方式を採用することで、リセットゲート部１６３のポテンシャルのバラツキを吸収することができる。これにより、ＣＣＤ固体撮像装置１０内でバイアス電圧Ｖｂｉａｓの電圧値で決まるリセットゲート部１６３のリセットレベルを内部調整できることになる。

図４の回路構成において、抵抗素子１７２としてはある程度の高抵抗素子であればどのような構成のものでも構わない。例えば、ＭＯＳトランジスタのダイオード接続やゲート接地であっても良い。また、ＰＭＯＳトランジスタ１７１のドレイン電極側に抵抗を挿入しても良い。ある程度以上に抵抗が小さければ、抵抗を挿入してＰＭＯＳトランジスタ１７１のドレイン−ゲート間、ソース−ドレイン間の電位差を小さくするためにエンハンスメントＭＯＳトランジスタのタイミング接続の抵抗を挿入することも可能である。

また、実施例１では、バイアス発生回路１７ＡをＰＭＯＳトランジスタ１７１のソースフォロワ回路を用いた回路構成としたが、ソースフォロワ回路に代えて、ＰＮＰトランジスタのエミッタフォロワ回路を用いた回路構成とすることも可能である。

〔実施例２〕
図６は、第１実施形態の実施例２に係るバイアス発生回路１７Ｂの構成例を示す回路図であり、図中、図４と同等部分には同一符号を付してしている。重複説明を避けるために、ここでは同等部分についての説明については省略する。

図６に示すように、実施例２に係るバイアス発生回路１７Ｂは、ＰＭＯＳトランジスタのソースフォロワ回路を用いた回路構成となっている点では実施例１に係るバイアス発生回路１７Ａの場合と同じである。このＰＭＯＳトランジスタとして、本実施例２では、メモリトランジスタ１７６を用いている。

すなわち、実施例２に係るバイアス発生回路１７Ｂは、絶縁膜中に電荷を注入する方式や、フローティングゲートによる不揮発性メモリを利用する方式などで、ＰＭＯＳトランジスタ１７６の実効的なしきい値電圧を調整する構成を採っている。そして、実効的なしきい値電圧を調整することで、バイアス電圧Ｖｂｉａｓの電圧値を設定するようにしている。ここで、電荷を注入する絶縁膜は、ＭＯＮＯＳ(Metal-Oxide-Nitride-Oxide-Semiconductor)やＭＮＯＳ(Metal -Nitride-Oxide-Semiconductor)などである。

ＰＭＯＳのメモリトランジスタ１７６は、電源ＶＤＤとグランドＧＮＤとの間に抵抗素子１７２と直列に接続されている。メモリトランジスタ１７６のゲート電極とグランドＧＮＤとの間には抵抗素子１７７が挿入されている。この抵抗素子１７７は、メモリトランジスタ１７６の絶縁膜中に電荷を注入する際の保護抵抗として機能する。ここでは、抵抗素子１７７の一端をグランドＧＮＤに接続するとしているが、接続先は必ずしもグランドＧＮＤである必要はない。

上述したことから明らかなように、実施例１と実施例２とはバイアス電圧Ｖｂｉａｓの電圧値の設定の仕方が異なっている。すなわち、実施例１では可変抵抗素子１７３，１７４による抵抗分割比によって設定しているのに対して、実施例２ではＰＭＯＳトランジスタ１７６の実効的なしきい値電圧を調整することによって設定している。

このように、バイアス電圧Ｖｂｉａｓの電圧値の設定の仕方が異なるものの、ＣＣＤ固体撮像装置１０において、バイアス発生回路１７として実施例２に係るバイアス発生回路１７Ｂを搭載した場合にも、実施例１の場合と同様の作用効果を得ることができる。すなわち、露光期間中（一部の期間を含む）にリセットクロックφＲＧのリセットゲート部１６３への印加を停止することで、リセットゲート部１６３をリセット状態にすることができるために、出力回路１８の露光期間中のホットキャリアを低減できる。

＜２．第２実施形態＞
第２実施形態が適用される固体撮像装置の構成については、基本的に、第１実施形態が適用されたＣＣＤ固体撮像装置１０と同じである。すなわち、図１に示すように、第２実施形態が適用されるＣＣＤ固体撮像装置１０は、半導体基板１１上に、センサ部１２、垂直転送部１４、水平転送部１５、電荷電圧変換部１６、バイアス発生回路１７および出力回路１８等が搭載された構成となっている。

第１実施形態では、バイアス発生回路１７として新規なバイアス発生回路１７Ａ，１７Ｂを用い、露光期間中にリセットゲート部１６３へのリセットクロックφＲＧの印加を停止することで、リセットゲート部１６３をリセット状態にするようにしていた。これに対して、第２実施形態では、バイアス発生回路１７は従来回路のままで、リセットクロックφＲＧのタイミングを制御することで、所期の目的を達成するというものである。

（バイアス回路）
図７は、特開２００３−２８３９２９号公報に記載されている従来例に係るバイアス発生回路１７Ｃの構成例を示す回路図であり、図中、図４と同等部分には同一符号を付してしている。重複説明を避けるために、ここでは同等部分についての説明については省略する。

図７に示すように、従来例に係るバイアス発生回路１７Ｃは、ＮＭＯＳトランジスタのソースフォロワ回路を用いた回路構成となっている。具体的には、バイアス発生回路１７Ｃにおいて、ＮＭＯＳトランジスタ１７８は、電源ＶＤＤとグランドＧＮＤとの間に、抵抗素子１７２と直列に接続されている。そして、ＮＭＯＳトランジスタ１７８のゲート電極は、抵抗素子１７９を介して電源ＶＤＤに接続されることでバイアスされている。

上記構成のバイアス発生回路１７Ｃからは、バイアス電圧としてグランドＧＮＤ側の所定のレベル（Ｌｏｗレベル）が出力される。このバイアス発生回路１７Ｃを搭載したＣＣＤ固体撮像装置１０において、リセットゲート部１６３へのリセットクロックφＲＧの印加を停止しても、前にも述べたように、露光期間中にリセットゲート部１６３を常時リセット状態にすることができない。

（第２実施形態の特徴部分）
そこで、第２実施形態では、露光期間中または露光期間の一部の期間でリセットクロックφＲＧのアクティブ期間（本例では、Ｈｉｇｈ期間）を非アクティブ期間よりも長くすることを特徴としている。具体的には、露光期間中またはその一部の期間でリセットクロックφＲＧを通常時のクロックの複数ビット分だけアクティブ状態（本例では、Ｈｉｇｈ状態）にする。ここに、通常時のクロックとは、リセットクロックφＲＧは電荷電圧変換部１６においてＦＤ部１６１の電荷をＲＤ部１６２に転送してリセットするためのものであることから、そのリセット周期のクロックを言う。

図８に、露光時と通常時とのリセットクロックφＲＧのタイミング関係を示す。ここでは、一例として、露光期間中にリセットクロックφＲＧを通常時のクロックの２ビット分だけＨｉｇｈ状態にしている。これにより、リセットクロックφＲＧは露光時に通常の２ビットに１回だけＨｉｇｈ／Ｌｏｗを繰り返すことになる。なお、ここで例示した２ビットは一例に過ぎず、３ビット以上であっても良いことは勿論である。

このように、露光期間中にリセットクロックφＲＧのアクティブ期間を非アクティブ期間よりも長くすることで、リセットゲート部１６３のリセット期間が長くなり、リセットによる分配ノイズによって出力回路１８の入力電圧の下がるトータルの時間が減る。これにより、出力回路１８の各ＭＯＳトランジスタの露光期間中のホットキャリアを抑制することが可能になる。その結果、特に長時間露光時の白浮きを低減でき、高Ｓ／ＮのＣＣＤ固体撮像装置を実現できる。

また、第１実施形態の場合は、半導体基板１１上に搭載したバイアス発生回路１７に変更を加えなければならない。これに対して、第２実施形態の場合は、半導体基板１１の外部から与えるリセットクロックφＲＧのタイミングを制御するだけで、ホットキャリアの抑制効果を得ることができるという利点がある。

図８のタイミングチャートでは、露光期間の全てに亘ってリセットクロックφＲＧを通常時のクロックの２ビット分だけＨｉｇｈ状態にしているが、これに限られるものではない。すなわち、露光期間の一部の期間において、通常時のクロックの数ビットに１回リセットクロックφＲＧをＨｉｇｈ状態にしても、通常時のクロックを印加し続ける場合に比べて、ホットキャリアの抑制効果を得ることができる。

なお、本例では、バイアス発生回路１７として、従来例に係るバイアス発生回路１７Ｃを用いたＣＣＤ固体撮像装置に適用した場合を例に挙げたが、これに限られるものではない。すなわち、実施例１，２にバイアス発生回路１７Ａ，１７Ｂを用いたＣＣＤ固体撮像装置にも適用できる。そして、当該ＣＣＤ固体撮像装置において、露光期間中にリセットクロックφＲＧのアクティブ期間を非アクティブ期間よりも長くすることで、リセットによる分配ノイズによって出力回路１８の入力電圧の下がるトータルの時間を減らすことができる。

＜３．変形例＞
第１，第２実施形態では、Ｎ型の半導体基板１１を用い、当該半導体基板１１上バイアス発生回路１７や出力回路１８等の周辺回路を半導体基板１１の導電型に対応した導電型で作製するとしたが、これらの導電型と逆導電型で作製してもよいことは勿論である。

本発明は、エリアセンサ型のＣＣＤ固体撮像装置への適用に限られるものではなく、リニアセンサ型のＣＣＤ固体撮像装置など、バイアス電圧Ｖｂｉａｓをリセットゲート部に印加する構成を採る固体撮像装置全般に適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

また、本発明は、固体撮像装置への適用に限られるものではなく、当該固体撮像装置を撮像デバイスとして用いる撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。

＜４．適用例＞
図９は、本発明に係る撮像装置の構成の一例を示すブロック図である。図９に示すように、本発明に係る撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理回路であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８がバスライン１０９を介して相互に接続された構成となっている。

レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述した第１，第２実施形態に係るＣＣＤ固体撮像装置が用いられる。

表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６および操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

先述した第１，第２実施形態に係るＣＣＤ固体撮像装置は、出力回路の各ＭＯＳトランジスタの露光期間中のホットキャリアを低減できる。したがって、当該ＣＣＤ固体撮像装置を撮像素子１０２として用いることで、特に長時間露光時の白浮きを低減でき、高Ｓ／Ｎの撮像装置を提供できる。

ＣＣＤ固体撮像装置の構成の一例を示す概略構成図である。 出力回路の回路構成の第１例を示す回路図である。 出力回路の回路構成の第２例を示す回路図である。 実施例１に係るバイアス発生回路の構成例を示す回路図である。 実施例１に係るバイアス発生回路を搭載したＣＣＤ固体撮像装置の動作説明に供するタイミングチャートである。 実施例２に係るバイアス発生回路の構成例を示す回路図である。 従来例に係るバイアス発生回路の構成例を示す回路図である。 第２実施形態の動作説明に供するタイミングチャートである。 本発明に係る撮像装置の構成の一例を示すブロック図である。 ホットキャリアに起因する遮光時の白浮き現象を示す図である。 出力回路の入力電圧とホットキャリアの関係を示す図である。 従来技術の露光期間中のタイミングを示すタイミングチャートである。

符号の説明

１０…ＣＣＤ固体撮像装置、１１…半導体基板、１２…センサ部（画素）、１３…読出しゲート部、１４…垂直転送部、１５…水平転送部、１６…電荷電圧変換部、１７，１７Ａ，１７Ｂ，１７Ｃ…バイアス発生回路、１８，１８Ａ，１８Ｂ…出力回路、２１…リセットクロック発生回路、１６１…フローティングディフュージョン（ＦＤ）部、１６２…リセットドレイン（ＲＤ）部、１６３…リセットゲート（ＲＧ）部

Claims (9)

1. 信号電荷を転送する電荷転送部と、
   前記電荷転送部によって転送される信号電荷を電気信号に変換する変換部と、
   バイアス電圧に重畳されて印加されるリセットクロックに応答して、前記変換部中の電荷を電荷排出部へ転送するリセット状態を選択的にとるリセットゲート部と、
   前記リセットゲート部を前記リセット状態にする電圧値の前記バイアス電圧を発生するバイアス発生部とを備え、
   露光期間中または露光期間の一部の期間で前記リセットクロックの前記リセットゲート部への印加を停止する
   固体撮像装置。
2. 前記バイアス発生部は、前記リセットゲート部と逆導電型のＭＯＳトランジスタのソースフォロワ回路を有し、当該ＭＯＳトランジスタのソース電極から出力端子を通して前記バイアス電圧を出力する
   請求項１記載の固体撮像装置。
3. 前記バイアス発生部は、前記リセットクロックが前記出力端子に印加されたとき、前記リセットレベルを前記バイアス電圧にクランプする
   請求項２記載の固体撮像装置。
4. 前記変換部で変換された電気信号を出力する出力部を備え、
   前記出力部は、プッシュプル回路を有する
   請求項２記載の固体撮像装置。
5. 電荷転送部によって転送される信号電荷を変換部にて電気信号に変換するに当たって、
   リセットクロックをバイアス電圧に重畳してリセットゲート部に印加することによって前記変換部中の電荷を電荷排出部へ転送するリセット動作を選択的に行う一方、
   前記バイアス電圧の電圧値として前記リセットゲート部をリセット状態にする電圧値を設定し、
   露光期間中または露光期間の一部の期間で前記リセットクロックの前記リセットゲート部への印加を停止する
   固体撮像装置の駆動方法。
6. 信号電荷を転送する電荷転送部と、
   前記電荷転送部によって転送される信号電荷を電気信号に変換する変換部と、
   バイアス電圧に重畳されて印加されるリセットクロックに応答して、前記変換部中の電荷を電荷排出部へ転送するリセット状態を選択的にとるリセットゲート部と、
   前記リセットゲート部を前記リセット状態にする電圧値の前記バイアス電圧を発生するバイアス発生部とを備え、
   露光期間中または露光期間の一部の期間で前記リセットクロックの前記リセットゲート部への印加を停止する
   固体撮像装置を用いた撮像装置。
7. 信号電荷を転送する電荷転送部と、
   前記電荷転送部によって転送される信号電荷を電気信号に変換する変換部と、
   バイアス電圧に重畳されて印加されるリセットクロックに応答して、前記変換部中の電荷を電荷排出部へ転送するリセット状態を選択的にとるリセットゲート部と、
   前記リセットゲート部に印加するバイアス電圧を発生するバイアス発生部とを備え、
   露光期間中または露光期間の一部の期間で前記リセットクロックのアクティブ期間を非アクティブ期間よりも長くする
   固体撮像装置。
8. 電荷転送部によって転送される信号電荷を変換部にて電気信号に変換するに当たって、
   リセットクロックをバイアス電圧に重畳してリセットゲート部に印加することによって前記変換部中の電荷を電荷排出部へ転送するリセット動作を選択的に行う一方、
   露光期間中または露光期間の一部の期間で前記リセットクロックのアクティブ期間を非アクティブ期間よりも長くする
   固体撮像装置の駆動方法。
9. 信号電荷を転送する電荷転送部と、
   前記電荷転送部によって転送される信号電荷を電気信号に変換する変換部と、
   バイアス電圧に重畳されて印加されるリセットクロックに応答して、前記変換部中の電荷を電荷排出部へ転送するリセット状態を選択的にとるリセットゲート部と、
   前記リセットゲート部に印加するバイアス電圧を発生するバイアス発生部とを備え、
   露光期間中または露光期間の一部の期間で前記リセットクロックのアクティブ期間を非アクティブ期間よりも長くする
   固体撮像装置を用いた撮像装置。

Images