JP5251765B2 - 固体撮像素子の出力回路、固体撮像素子及び撮像装置 - Google Patents
固体撮像素子の出力回路、固体撮像素子及び撮像装置 Download PDFInfo
- Publication number
- JP5251765B2 JP5251765B2 JP2009167203A JP2009167203A JP5251765B2 JP 5251765 B2 JP5251765 B2 JP 5251765B2 JP 2009167203 A JP2009167203 A JP 2009167203A JP 2009167203 A JP2009167203 A JP 2009167203A JP 5251765 B2 JP5251765 B2 JP 5251765B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- source follower
- follower circuit
- driver
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、固体撮像素子の出力回路、及びその出力回路を備えた固体撮像素子、並びにその固体撮像素子を備えた撮像装置に関する。
固体撮像装置として、ＣＣＤ（Charge Coupled Device）型の固体撮像素子が普及している。ＣＣＤ固体撮像素子は、各画素を構成するフォトダイオードで光電変換された電荷を垂直転送ＣＣＤや水平転送ＣＣＤで出力部に順に転送し、その出力部が備わるフローティング・ディフュージョンで電圧信号として取り出す。フローティング・ディフュージョンは、例えばＰＮ接合ダイオードで構成される。ダイオードで取り出された電圧信号は、そのダイオードに接続された出力回路で増幅されて、外部に出力される。
図１４は、フローティング・ディフュージョンに接続される出力回路の一般的な回路構成の例を示した図である。この図１４は、ＮＭＯＳトランジスタを使った２段のソースフォロワ回路として構成させた例である。
フローティング・ディフュージョンＦＤ１は、ドライバＭＯＳトランジスタＤＭ１のゲートに接続してあり、フローティング・ディフュージョンＦＤ１で得られた入力電圧Ｖｉｎ１を、ドライバＭＯＳトランジスタＤＭ１に供給する。このドライバＭＯＳトランジスタＤＭ１のドレインには、電源電圧ＶＤＤが供給される。ドライバＭＯＳトランジスタＤＭ１のソースは、ロードＭＯＳトランジスタＬＭ１のドレインに接続してあり、このロードＭＯＳトランジスタＬＭ１のソースを、抵抗器Ｒ１を介して接地させてある。ロードＭＯＳトランジスタＬＭ１のゲートには、ゲート入力電圧ＶＧ１が供給される。
フローティング・ディフュージョンＦＤ１は、ドライバＭＯＳトランジスタＤＭ１のゲートに接続してあり、フローティング・ディフュージョンＦＤ１で得られた入力電圧Ｖｉｎ１を、ドライバＭＯＳトランジスタＤＭ１に供給する。このドライバＭＯＳトランジスタＤＭ１のドレインには、電源電圧ＶＤＤが供給される。ドライバＭＯＳトランジスタＤＭ１のソースは、ロードＭＯＳトランジスタＬＭ１のドレインに接続してあり、このロードＭＯＳトランジスタＬＭ１のソースを、抵抗器Ｒ１を介して接地させてある。ロードＭＯＳトランジスタＬＭ１のゲートには、ゲート入力電圧ＶＧ１が供給される。
そして、ドライバＭＯＳトランジスタＤＭ１のソースとロードＭＯＳトランジスタＬＭ１のドレインとの接続点に得られる電圧Ｖｏｕｔ１′を、次段のドライバＭＯＳトランジスタＤＭ２のゲートに供給する。このドライバＭＯＳトランジスタＤＭ２のドレインには、電源電圧ＶＤＤが供給される。ドライバＭＯＳトランジスタＤＭ２のソースは、ロードＭＯＳトランジスタＬＭ２のドレインに接続してあり、このロードＭＯＳトランジスタＬＭ２のソースを、抵抗器Ｒ１を介して接地させてある。ロードＭＯＳトランジスタＬＭ２のゲートには、ゲート入力電圧ＶＧ１が供給される。
そして、ドライバＭＯＳトランジスタＤＭ２のソースとロードＭＯＳトランジスタＬＭ２のドレインとの接続点から出力電圧Ｖｏｕｔ１を取り出す。
このように構成したことで、Ｎ型のＭＯＳトランジスタを使った２段のソースフォロワ回路として、ＣＣＤ撮像素子の出力回路が構成される。
このように構成したことで、Ｎ型のＭＯＳトランジスタを使った２段のソースフォロワ回路として、ＣＣＤ撮像素子の出力回路が構成される。
図１５は、ＰＭＯＳトランジスタを使った２段のソースフォロワ回路として、ＣＣＤ撮像素子の出力回路を構成させた場合の、構成例を示した図である。
図１５に従って構成を説明すると、ＰＮ接合ダイオードで構成されたフローティング・ディフュージョンＦＤ２は、Ｎ型のドライバＭＯＳトランジスタＤＭ３のゲートに接続してある。このように接続してあることで、フローティング・ディフュージョンＦＤ２で得られた入力電圧Ｖｉｎ２が、ドライバＭＯＳトランジスタＤＭ３に供給される。このドライバＭＯＳトランジスタＤＭ３のソースは、ロードＭＯＳトランジスタＬＭ３のドレインに接続してあり、ドライバＭＯＳトランジスタＤＭ３のドレインは接地させてある。また、ロードＭＯＳトランジスタＬＭ３のソースには、電源電圧ＶＤＤが抵抗器Ｒ２を介して供給される構成としてあり、このロードＭＯＳトランジスタＬＭ３のゲートには、ゲート入力電圧ＶＧ２が供給される。
図１５に従って構成を説明すると、ＰＮ接合ダイオードで構成されたフローティング・ディフュージョンＦＤ２は、Ｎ型のドライバＭＯＳトランジスタＤＭ３のゲートに接続してある。このように接続してあることで、フローティング・ディフュージョンＦＤ２で得られた入力電圧Ｖｉｎ２が、ドライバＭＯＳトランジスタＤＭ３に供給される。このドライバＭＯＳトランジスタＤＭ３のソースは、ロードＭＯＳトランジスタＬＭ３のドレインに接続してあり、ドライバＭＯＳトランジスタＤＭ３のドレインは接地させてある。また、ロードＭＯＳトランジスタＬＭ３のソースには、電源電圧ＶＤＤが抵抗器Ｒ２を介して供給される構成としてあり、このロードＭＯＳトランジスタＬＭ３のゲートには、ゲート入力電圧ＶＧ２が供給される。
そして、ドライバＭＯＳトランジスタＤＭ３のソースとロードＭＯＳトランジスタＬＭ３のドレインとの接続点に得られる電圧Ｖｏｕｔ２′を、次段のドライバＭＯＳトランジスタＤＭ４のゲートに供給する。このドライバＭＯＳトランジスタＤＭ４のドレインは接地し、ドライバＭＯＳトランジスタＤＭ４のソースは、ロードＭＯＳトランジスタＬＭ４のドレインに接続する。ロードＭＯＳトランジスタＬＭ４のソースには、電源電圧ＶＤＤが抵抗器Ｒ２を介して供給される構成としてあり、このロードＭＯＳトランジスタＬＭ４のゲートには、ゲート入力電圧ＶＧ２が供給される。
そして、ドライバＭＯＳトランジスタＤＭ４のソースとロードＭＯＳトランジスタＬＭ４のドレインとの接続点から出力電圧Ｖｏｕｔ２を取り出す。
このように構成したことで、Ｐ型のＭＯＳトランジスタを使った２段のソースフォロワ回路として、ＣＣＤ撮像素子の出力回路が構成される。
このように構成したことで、Ｐ型のＭＯＳトランジスタを使った２段のソースフォロワ回路として、ＣＣＤ撮像素子の出力回路が構成される。
図１６は、この図１４や図１５の出力回路を介して出力される信号の電位変動を示したものである。図１６について説明すると、１画素の信号の読み出し期間内には、基準電位ａとなった後に、信号電位ｂに電位が低下する。信号電位ｂは、画素に蓄積した電荷量に対応した電位となる。従って、基準電位ａと信号電位ｂとの差分電圧ｃを検出することで、各画素で光電変換された電荷量を検出することができる。
特許文献１には、Ｎ型のＭＯＳトランジスタよりなるソースフォロワ回路を複数段接続したＣＣＤ固体撮像素子の出力回路についての記載がある。この特許文献１の構成では、Ｎ型のＭＯＳトランジスタよりなるソースフォロワ回路に、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタとで構成されるプッシュプル回路を接続した構成についての記載がある。
特許文献２には、Ｐ型のＭＯＳトランジスタよりなるソースフォロワ回路の出力回路についての記載がある。
特許文献２には、Ｐ型のＭＯＳトランジスタよりなるソースフォロワ回路の出力回路についての記載がある。
図１４に示したようなＮ型ＭＯＳトランジスタよりなるソースフォロア回路は、原理的に、立ち上がりのスルーレートの方が立ち下がりのスルーレートよりも速く、立ち下がりのスルーレートの高速化を図るためには回路電流を多く流す必要がある。立ち下がりのスルーレートが遅いということは、図１６でみた場合、基準電位ａから信号電位ｂに下がるまでの時間が遅いことになる。
近年、ＣＣＤ固体撮像素子は、多画素化やフレームレートの高速化に伴って、上述した立ち下がりのスルーレートを速くしたい要求がある。立ち下がりのスルーレートが十分でないと、１画素の読み出し期間内に、信号電位ｂが画素の電荷量に対応した値に下がりきらないことになり、撮像素子の読み出しが正しくできないことになる。出力回路で立ち下がりのスルーレートを速くするためには、上述したように回路電流を多く流す必要がある。しかしながら、回路電流を増やすと、それだけ消費電力が増大してしまい、撮像装置に要求される低消費電力化と相反してしまう。
上述した特許文献１に記載の構成では、ソースフォロア回路にプッシュプル回路を接続して、回路電流を増やすことなく、立ち下がりのスルーレートの高速化が可能な構成としてある。
上述した特許文献１に記載の構成では、ソースフォロア回路にプッシュプル回路を接続して、回路電流を増やすことなく、立ち下がりのスルーレートの高速化が可能な構成としてある。
しかしながら、プッシュプル回路構成の場合、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタの２つのゲートに信号を入力しなければならず、プッシュプル回路の前段からみた負荷容量が大きくなるため、前段で余分に回路電流が必要である。このため結果的に消費電流が増大してしまう。また、ソースフォロワ構成とは異なり、各ＭＯＳトランジスタのしきい値電圧Ｖｔｈのバラツキによる電流値の変動が大きいため、撮像素子としての周波数特性／消費電力のバラツキが大きくなるという問題点もある。
このような問題点に対する対策として、特許文献２に記載されたような、転送チャネルと反対導電型であるＰ型ＭＯＳトランジスタを使ったソースフォロア回路とすることが考えられる。このＰ型ＭＯＳトランジスタを使ったソースフォロア回路による出力回路とすることで、消費電力を低減しつつ、立ち下がり特性の優れた出力回路が得られる。また、Ｐ型ＭＯＳトランジスタは、Ｎ型ＭＯＳトランジスタに比べて１／ｆノイズ少ないため、出力回路のノイズを低減することができる。
ところが、図１４に示した如きＮ型ＭＯＳトランジスタを使ったソースフォロア回路を、図１５に示した如きＰ型ＭＯＳトランジスタを使ったソースフォロア回路とした場合、次の２点の問題がある。
１つ目の問題はホットキャリアの増大である。フローティング・ディフュージョンの電圧は、水平転送レジスタからの転送によって制約されており、一般に高い電圧（１０Ｖ程度）になりやすい。図１５に示したように単純にＰ型ＭＯＳトランジスタのソースフォロワを接続すると、ドレイン端はグランドで接地されているため、ゲート‐ドレイン間、ソース‐ドレイン間の電位差が大きくなり、ホットキャリアが大量に発生する。ホットキャリアは、センサ部への移りこみ，ノイズ悪化，信頼性劣化等の不具合を生じさせる。
２つ目の問題は電源電圧の上昇である。特許文献２に記載された構成ではチャネルがＮ領域にあるエンハンスのＰ型ＭＯＳトランジスタを使用しているが、これによりソース電圧はゲート電圧よりもさらに高くなる。つまり、図１５に示した入力と出力との関係を示すと、Ｖｉｎ２＜Ｖｏｕｔ２′＜Ｖｏｕｔ２となる。ダイナミックレンジを確保するためにはロードＭＯＳトランジスタＬＭ３，ＬＭ４を飽和領域で駆動する必要があるが、このためには電源電圧ＶＤＤは、Ｖｏｕｔ２′，Ｖｏｕｔ２に対してある程度高めに設定する必要がある。例えば、Ｖｉｎ２＝１０Ｖ、Ｖｏｕｔ２’＝１１Ｖ、Ｖｏｕｔ２＝１２ＶでＶＤＤとして１５Ｖ程度以上は必要である。
一方、図１４に示したＮ型ＭＯＳソースフォロワ回路の場合、ダイナミックレンジを確保するための電源の制約は、ドライバＭＯＳトランジスタＤＭ１，ＤＭ２が飽和領域（ＶＤＳ＞ＶＧＳ−ＶＴＨ）で動作すれば良く、エンハンス型（ＶＴＨ＞０Ｖ）ＭＯＳの場合は、ＶＤＤ＞Ｖｉｎ１を満たせばよい。例えば、Ｖｉｎ＝１０Ｖ、Ｖｏｕｔ１′＝９Ｖ、Ｖｏｕｔ１＝８ＶでＶＤＤとして１０Ｖ程度以上で良い。このため、エンハンス型のＰ型ＭＯＳトランジスタをドライバＭＯＳとして使用するＰ型ＭＯＳトランジスタのソースフォロワでは、入力電圧を高くせざるを得ず、消費電力低減の効果が薄れてしまう問題があった。
本発明はこれらの点に鑑みてなされたものであり、低消費電力で高速読み出しに対応した固体撮像素子の出力回路、及びその出力回路を備えた撮像素子、並びにその撮像素子を備えた撮像装置を得ることを目的とする。
本発明においては、フローティング・ディフュージョンにより取り出された撮像信号が供給される初段のソースフォロワ回路と、その初段のソースフォロワ回路により増幅された撮像信号が供給される最終段のソースフォロワ回路とで出力回路を構成する。
初段のソースフォロワ回路は、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成する。
最終段のソースフォロワ回路は、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成する。その上で、例えば、最終段のソースフォロワ回路のドライバＭＯＳトランジスタをデプレッション型のＰ型ＭＯＳトランジスタで構成する。
初段のソースフォロワ回路は、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成する。
最終段のソースフォロワ回路は、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成する。その上で、例えば、最終段のソースフォロワ回路のドライバＭＯＳトランジスタをデプレッション型のＰ型ＭＯＳトランジスタで構成する。
かかる構成として、最終段のソースフォロワ回路として、Ｐ型ＭＯＳトランジスタよりなるソースフォロワ回路を用いた構成としたことで、出力信号の立ち下がり特性を改善できる。
本発明によると、ホットキャリアの抑制と電源電圧の低減を実現しつつ、Ｐ型ＭＯＳトランジスタよりなる最終段のソースフォロワ回路を使って、出力信号の立ち下がり特性を改善できる効果を有する。
さらに、例えは初段のソースフォロワ回路として、Ｐ型ＭＯＳトランジスタよりなるソースフォロワ回路を適用することで、ノイズを抑制し高画質の撮像信号を出力できるようになる効果を有する。
さらに、例えは初段のソースフォロワ回路として、Ｐ型ＭＯＳトランジスタよりなるソースフォロワ回路を適用することで、ノイズを抑制し高画質の撮像信号を出力できるようになる効果を有する。
以下、本発明の実施の形態の例を、図１〜図１３を参照して説明する。本実施の形態においては、以下の順序で説明する。
１．第１の実施の形態の構成［例１：図１〜図４］
２．第１の実施の形態の変形例［例２：図５］
３．第１の実施の形態の変形例［例３：図６］
４．第１の実施の形態の変形例［例４：図７］
５．第１の実施の形態の変形例［例５：図８］
６．第１の実施の形態の変形例［例６：図９］
７．第１の実施の形態の変形例［例７：図１０］
８．第１の実施の形態の変形例［例８：図１１］
９．第２の実施の形態の構成［図１２］
１０．第３の実施の形態の構成［図１３］
１．第１の実施の形態の構成［例１：図１〜図４］
２．第１の実施の形態の変形例［例２：図５］
３．第１の実施の形態の変形例［例３：図６］
４．第１の実施の形態の変形例［例４：図７］
５．第１の実施の形態の変形例［例５：図８］
６．第１の実施の形態の変形例［例６：図９］
７．第１の実施の形態の変形例［例７：図１０］
８．第１の実施の形態の変形例［例８：図１１］
９．第２の実施の形態の構成［図１２］
１０．第３の実施の形態の構成［図１３］
１．第１の実施の形態の例
［ＣＣＤ固体撮像素子全体の構成］
以下、第１の実施の形態の例について説明する。
まず図２を参照して、本実施の形態の例のＣＣＤ固体撮像素子の全体構成について説明する。
図２に示すように、フォトダイオードなどの受光素子で構成される画素１が、縦方向及び横方向に所定数ずつマトリクス状に配置してある。各画素１には、垂直転送部である垂直ＣＣＤ２が接続してあり、各画素に蓄積した信号電荷が読み出されて、垂直方向に転送される。この垂直ＣＣＤ２での信号電荷の転送は、駆動回路４から供給される転送パルスに同期して行われる。
［ＣＣＤ固体撮像素子全体の構成］
以下、第１の実施の形態の例について説明する。
まず図２を参照して、本実施の形態の例のＣＣＤ固体撮像素子の全体構成について説明する。
図２に示すように、フォトダイオードなどの受光素子で構成される画素１が、縦方向及び横方向に所定数ずつマトリクス状に配置してある。各画素１には、垂直転送部である垂直ＣＣＤ２が接続してあり、各画素に蓄積した信号電荷が読み出されて、垂直方向に転送される。この垂直ＣＣＤ２での信号電荷の転送は、駆動回路４から供給される転送パルスに同期して行われる。
垂直ＣＣＤ２の端部（図２の構成では下端）には、水平ＣＣＤ３が配置してあり、垂直ＣＣＤ２から転送された各画素の信号電荷を、順に水平方向に転送する。この水平ＣＣＤ３での信号電荷の転送についても、駆動回路４から供給される転送パルスに同期して行われる。
水平ＣＣＤ３の端部には、ＰＮ接合ダイオードで構成されるフローティング・ディフュージョンＦＤを設けてある。このフローティング・ディフュージョンＦＤで取り出された信号を、出力回路５に供給する。本実施の形態では、出力回路５はソースフォロワ回路を複数段接続した構成としてある。その出力回路５で処理された信号を、ＣＣＤ固体撮像素子の撮像信号出力として出力端子Ｖｏｕｔ１１から出力させる。
出力端子Ｖｏｕｔ１１から出力される撮像信号は、撮像装置（カメラ）内の撮像信号処理部で、所定のフォーマットの画像信号とする処理が行われ、その処理された画像信号が撮像装置から出力され、必要により撮像装置内の記憶媒体（記録媒体）に記憶される。なお、撮像装置にはレンズなどの光学系部品が組み込んであり、その光学系部品で得られた被写体の像光を、ＣＣＤ固体撮像素子の画素１配置箇所に結像させて、撮像する構成としてある。
［出力回路の構成例（例１）］
次に、本実施の形態における、ＣＣＤ固体撮像素子の出力回路の構成を、図１を参照して説明する。
本実施の形態の出力回路は初段と最終段の２段のソースフォロワ回路で構成させてある。この例では、図１に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ１１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ１１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ１２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ１２とで構成する。ドライバＭＯＳトランジスタＤＭ１１，ＤＭ１２は、入力信号がゲートに入り、ソース電圧として出力するトランジスタであり、ロードＭＯＳトランジスタＬＭ１１，ＬＭ１２は、一定電流をオフセット電流として流すトランジスタである。
次に、本実施の形態における、ＣＣＤ固体撮像素子の出力回路の構成を、図１を参照して説明する。
本実施の形態の出力回路は初段と最終段の２段のソースフォロワ回路で構成させてある。この例では、図１に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ１１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ１１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ１２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ１２とで構成する。ドライバＭＯＳトランジスタＤＭ１１，ＤＭ１２は、入力信号がゲートに入り、ソース電圧として出力するトランジスタであり、ロードＭＯＳトランジスタＬＭ１１，ＬＭ１２は、一定電流をオフセット電流として流すトランジスタである。
フローティング・ディフュージョンＦＤで得られた電圧信号Ｖｉｎは、初段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ１１のゲートに供給する。ドライバＭＯＳトランジスタＤＭ１１のドレインには、電源電圧ＶＤＤを供給する。ドライバＭＯＳトランジスタＤＭ１１のソースは、ロードＭＯＳトランジスタＬＭ１１のドレインに接続し、ロードＭＯＳトランジスタＬＭ１１のソースを接地電位部に接続する。ロードＭＯＳトランジスタＬＭ１１のゲートには、ゲート入力電圧ＶＧ１１を供給する。
初段のソースフォロワ回路の出力である、ドライバＭＯＳトランジスタＤＭ１１のソースと、ロードＭＯＳトランジスタＬＭ１１のドレインとの接続点に得られる信号Ｖｏｕｔ′は、最終段のソースフォロワ回路に供給する。即ち、初段のソースフォロワ回路の出力Ｖｏｕｔ′を、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ１２のゲートに供給する。ドライバＭＯＳトランジスタＤＭ１２のドレインは接地電位部に接続してあり、ドライバＭＯＳトランジスタＤＭ１２のソースはロードＭＯＳトランジスタＬＭ１２のドレインに接続してある。ロードＭＯＳトランジスタＬＭ１２のソースには、電源電圧ＶＤＤを供給する。ロードＭＯＳトランジスタＬＭ１２のゲートには、ゲート入力電圧ＶＧ１２を供給する。ゲート入力電圧ＶＧ１１，ＶＧ１２は、固定電圧であり、ＣＣＤ固体撮像素子内の駆動回路に電源を供給する電源回路６（図２）から供給される。或いは、撮像素子内の電源回路とは別の電源回路から供給する構成でもよい。
そして、ロードＭＯＳトランジスタＬＭ１２のドレインと、ドライバＭＯＳトランジスタＤＭ１２のソースとの接続点に、固体撮像素子の出力信号Ｖｏｕｔ１１を得る。
なお、ロードＭＯＳトランジスタＬＭ１１を、デプレッション型のＮＭＯＳトランジスタとした場合には、ゲート入力電圧ＶＧ１１を０Ｖの接地電位としてもよい。また、ロードＭＯＳトランジスタＬＭ１２を、デプレッション型のＰＭＯＳトランジスタとした場合には、ゲート入力電圧ＶＧ１２を、電源電圧ＶＤＤと直結しても良い。
［Ｐ型ＭＯＳトランジスタの構成例］
図３は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ１２としての、Ｐ型ＭＯＳトランジスタの構成を示した断面図である。
この例では、固体撮像素子の基板として、Ｎ型基板１１０を用いてある。このＮ型基板１１０を固体撮像素子の基板として用いることで、画素部（受光部）における飽和電荷量の調整や、電子シャッタとしての信号電荷の掃き捨てなどを基板電圧の調整により実現できる。但し、出力回路のＰ型ＭＯＳトランジスタのバックゲートとして、Ｎ型基板１１０をそのまま用いるとしきい値電圧が変動するため、不適当である。
図３は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ１２としての、Ｐ型ＭＯＳトランジスタの構成を示した断面図である。
この例では、固体撮像素子の基板として、Ｎ型基板１１０を用いてある。このＮ型基板１１０を固体撮像素子の基板として用いることで、画素部（受光部）における飽和電荷量の調整や、電子シャッタとしての信号電荷の掃き捨てなどを基板電圧の調整により実現できる。但し、出力回路のＰ型ＭＯＳトランジスタのバックゲートとして、Ｎ型基板１１０をそのまま用いるとしきい値電圧が変動するため、不適当である。
このため本例では、図３に示したように、Ｎ型基板１１０内にＰウェル１２０を形成し、その中にさらにＮウェル１３０を形成する構造とする。そして、そのＮウェル１３０内にＰ型ＭＯＳトランジスタ（ドライバＭＯＳトランジスタＤＭ１２）を構成させる。図３の例では、ゲート電極部１３１とドレイン電極部１３２とソース電極部１３３とＮウェル電極部１３４とを設けて、Ｐ型ＭＯＳトランジスタを構成させてある。
このように構成したことで、出力回路のＰ型ＭＯＳトランジスタが適正に構成できる。
このように構成したことで、出力回路のＰ型ＭＯＳトランジスタが適正に構成できる。
次に、図４を参照して、Ｐ型ＭＯＳトランジスタで構成されたソースフォロワ回路のゲインの低下を防ぐための構成について説明する。
Ｐ型ＭＯＳトランジスタで構成されたソースフォロワ回路のゲインの低下を防ぐため、基板電圧に対する相互コンダクタンスｇｍｂを小さくする事が望ましい。
Ｐ型ＭＯＳトランジスタで構成されたソースフォロワ回路のゲインの低下を防ぐため、基板電圧に対する相互コンダクタンスｇｍｂを小さくする事が望ましい。
図４（ａ）は一般的なＰ型ＭＯＳトランジスタのポテンシャル図である。横軸は基板深さ方向を示し、縦軸は正孔のポテンシャルを示す。基板深さ方向の原点はゲート電極の下端を示している。図４（ａ）の実線は電子シャッタの印加無しの場合を示し、一点鎖線は電子シャッタの印加有りの場合を示す。この図４（ａ）に示されるように、Ｐウェルが０Ｖに固定されているため電子シャッタのチャネルポテンシャルに対する影響がない事がわかる。また、ゲートバイアスをΔＶＧだけ変動させたとき、チャネルの変動ΔΦとなり、その変動ΔΦはゲートバイアスの変動ΔＶＧに対して小さく、ΔＶＧとΔΦの差分が小さいほど、相互コンダクタンスｇｍｂが小さくなる。
これに対して、図４（ｂ）は本実施の形態のソースフォロワ回路のＰ型ＭＯＳトランジスタにおけるポテンシャル図の例（例１）である。図４（ｂ）の実線は電子シャッタの印加無しの場合を示し、一点鎖線は電子シャッタの印加有りの場合を示す。
本実施の形態においては、Ｎウェルの濃度を薄くして空乏化させている。これにより、ゲートバイアスの変動ΔＶＧに対するチャネルの変動ΔΦの変動量が大きくなり、相互コンダクタンスｇｍｂが小さくなる。Ｎウェルは、Ｎ型不純物濃度のピーク位置が０．５ｕｍ〜１．５ｕｍにあり、例えば、濃度０．５×１０１６／ｃｍ３〜２．０×１０１６／ｃｍ３程度にすることにより実現できる。
本実施の形態においては、Ｎウェルの濃度を薄くして空乏化させている。これにより、ゲートバイアスの変動ΔＶＧに対するチャネルの変動ΔΦの変動量が大きくなり、相互コンダクタンスｇｍｂが小さくなる。Ｎウェルは、Ｎ型不純物濃度のピーク位置が０．５ｕｍ〜１．５ｕｍにあり、例えば、濃度０．５×１０１６／ｃｍ３〜２．０×１０１６／ｃｍ３程度にすることにより実現できる。
図４（ｃ）は本実施の形態のソースフォロワ回路のＰ型ＭＯＳトランジスタにおけるポテンシャル図の別の例（例２）である。図４（ｃ）の実線は電子シャッタの印加無しの場合を示し、一点鎖線は電子シャッタの印加有りの場合を示す。
この例では、Ｎウェルを基板の深さ方向で深い位置にニュートラルに形成している。これによりゲートバイアスの変動ΔＶＧに対するチャネルの変動ΔΦの変動量は大きくなり、相互コンダクタンスｇｍｂが小さくなる事がわかる。
ＮウェルはＮ型不純物濃度のピーク位置が２ｕｍ〜４ｕｍにあり、濃度１．５×１０１６／ｃｍ３〜６．０×１０１６／ｃｍ３程度にする。ＰウェルはＰ型不純物濃度のピーク位置がＮウェルのピークに対して１ｕｍ〜３ｕｍ程度、さらに深い位置に存在し、濃度１．５×１０１６／ｃｍ３〜６．０×１０１６／ｃｍ３程度にすることにより実現できる。
この例では、Ｎウェルを基板の深さ方向で深い位置にニュートラルに形成している。これによりゲートバイアスの変動ΔＶＧに対するチャネルの変動ΔΦの変動量は大きくなり、相互コンダクタンスｇｍｂが小さくなる事がわかる。
ＮウェルはＮ型不純物濃度のピーク位置が２ｕｍ〜４ｕｍにあり、濃度１．５×１０１６／ｃｍ３〜６．０×１０１６／ｃｍ３程度にする。ＰウェルはＰ型不純物濃度のピーク位置がＮウェルのピークに対して１ｕｍ〜３ｕｍ程度、さらに深い位置に存在し、濃度１．５×１０１６／ｃｍ３〜６．０×１０１６／ｃｍ３程度にすることにより実現できる。
［第１の実施の形態による効果］
このように構成した本実施の形態による出力回路を備えることで、ホットキャリアの抑制と電源電圧の低減を実現しつつ、Ｐ型ＭＯＳトランジスタによるソースフォロワ回路を用いる事ができるＣＣＤ固体撮像素子を提供することができる。これによりＰ型ＭＯＳトランジスタによるソースフォロワ回路の利点である、低消費電力で十分な立ち下がり特性の確保や、１／ｆノイズ低減による出力回路の低ノイズ化の効果を得ることができる。
このように構成した本実施の形態による出力回路を備えることで、ホットキャリアの抑制と電源電圧の低減を実現しつつ、Ｐ型ＭＯＳトランジスタによるソースフォロワ回路を用いる事ができるＣＣＤ固体撮像素子を提供することができる。これによりＰ型ＭＯＳトランジスタによるソースフォロワ回路の利点である、低消費電力で十分な立ち下がり特性の確保や、１／ｆノイズ低減による出力回路の低ノイズ化の効果を得ることができる。
即ち、図１の構成のように、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタのソースフォロワ回路とすることで、低消費電力化を図ることができる。さらに図１の構成のように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタのソースフォロワ回路で構成して、その初段のソースフォロワ回のドライバＭＯＳトランジスタをエンハンス化することで、より良好な特性とすることができる。
また、Ｐ型ＭＯＳトランジスタのソースフォロワ回路の立ち上がりのスルーレートを改善するために、ロードＭＯＳトランジスタＬＭ２１，ＬＭ２２のゲートをリセットゲートパルス等で積極的に駆動しても良い。
また、図１の構成のように、初段をＮ型ＭＯＳトランジスタのソースフォロワ回路にすることで、電源電圧はＰ型ＭＯＳトランジスタとした場合よりも低く出来る。また、この初段のＮ型ＭＯＳトランジスタのドライバＭＯＳトランジスタＤＭ１１をエンハンス型にすることによって、ドライバＭＯＳトランジスタＤＭ１２におけるホットキャリアを抑制することが出来る。これは、初段をエンハンスＰ型ＭＯＳトランジスタのソースフォロワにする場合と比べて、初段の出力Ｖｏｕｔ′を低く設定できるためである。
さらに、最終段のＰ型ＭＯＳトランジスタは、デプレッション型ＭＯＳトランジスタにすると、ドライバＭＯＳトランジスタＤＭ１２のソース−ドレイン間の電位差も小さく出来るため、なお特性が良くなる。
また、Ｐ型ＭＯＳトランジスタのソースフォロワ回路の立ち上がりのスルーレートを改善するために、ロードＭＯＳトランジスタＬＭ２１，ＬＭ２２のゲートをリセットゲートパルス等で積極的に駆動しても良い。
また、図１の構成のように、初段をＮ型ＭＯＳトランジスタのソースフォロワ回路にすることで、電源電圧はＰ型ＭＯＳトランジスタとした場合よりも低く出来る。また、この初段のＮ型ＭＯＳトランジスタのドライバＭＯＳトランジスタＤＭ１１をエンハンス型にすることによって、ドライバＭＯＳトランジスタＤＭ１２におけるホットキャリアを抑制することが出来る。これは、初段をエンハンスＰ型ＭＯＳトランジスタのソースフォロワにする場合と比べて、初段の出力Ｖｏｕｔ′を低く設定できるためである。
さらに、最終段のＰ型ＭＯＳトランジスタは、デプレッション型ＭＯＳトランジスタにすると、ドライバＭＯＳトランジスタＤＭ１２のソース−ドレイン間の電位差も小さく出来るため、なお特性が良くなる。
次に、第１の実施の形態の出力回路の変形例の構成を、図５〜図１１を参照して順に説明する。
２．第１の実施の形態の変形例［例２：図５］
図５は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ２２のドレインに、電源電圧ＶＤＤ２を印加する構成としたものである。
即ち図５に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ２１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ２１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ２２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ２２とで構成する。
図５は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ２２のドレインに、電源電圧ＶＤＤ２を印加する構成としたものである。
即ち図５に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ２１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ２１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ２２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ２２とで構成する。
フローティング・ディフュージョンＦＤで得られた電圧信号Ｖｉｎは、初段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ２１のゲートに供給する。ドライバＭＯＳトランジスタＤＭ２１のドレインには、第１の電源電圧ＶＤＤ１を供給する。ドライバＭＯＳトランジスタＤＭ２１のソースは、ロードＭＯＳトランジスタＬＭ２１のドレインに接続し、ロードＭＯＳトランジスタＬＭ２１のソースを接地電位部に接続する。ロードＭＯＳトランジスタＬＭ２１のゲートには、ゲート入力電圧ＶＧ２１を供給する。
初段のソースフォロワ回路の出力である、ドライバＭＯＳトランジスタＤＭ２１のソースと、ロードＭＯＳトランジスタＬＭ２１のドレインとの接続点に得られる信号は、最終段のソースフォロワ回路に供給する。即ち、初段のソースフォロワ回路の出力を、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ２２のゲートに供給する。ドライバＭＯＳトランジスタＤＭ２２のドレインには、第２の電源電圧ＶＤＤ２を供給する。
第２の電源電圧ＶＤＤ２は、第１の電源電圧ＶＤＤ１とは異なる電圧であり、例えば２Ｖ〜６Ｖ程度の電圧とする。
第２の電源電圧ＶＤＤ２は、第１の電源電圧ＶＤＤ１とは異なる電圧であり、例えば２Ｖ〜６Ｖ程度の電圧とする。
ドライバＭＯＳトランジスタＤＭ２２のソースはロードＭＯＳトランジスタＬＭ２２のドレインに接続してある。ロードＭＯＳトランジスタＬＭ２２のソースには、第１の電源電圧ＶＤＤ１を供給する。ロードＭＯＳトランジスタＬＭ２２のゲートには、ゲート入力電圧ＶＧ２２を供給する。
そして、ロードＭＯＳトランジスタＬＭ２２のドレインと、ドライバＭＯＳトランジスタＤＭ２２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ２１を得る。
この図５に示す構成とすることで、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ２２のドレインの電圧が図１のように接地電位である場合に比べて、ホットキャリアの発生を防止できる。
なお、第２の電源電圧ＶＤＤ２は、例えば水平ＣＣＤ３（図２）の駆動用の電源と共通にすることで、電源回路の電源系統が増えることを防止できる。
なお、第２の電源電圧ＶＤＤ２は、例えば水平ＣＣＤ３（図２）の駆動用の電源と共通にすることで、電源回路の電源系統が増えることを防止できる。
３．第１の実施の形態の変形例［例３：図６］
図６は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ３２のドレインに、抵抗器を接続した構成としたものである。
即ち、図６に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ３１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ３１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ３２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ３２とで構成する。
図６は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ３２のドレインに、抵抗器を接続した構成としたものである。
即ち、図６に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ３１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ３１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ３２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ３２とで構成する。
フローティング・ディフュージョンＦＤで得られた電圧信号Ｖｉｎは、初段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ３１のゲートに供給する。ドライバＭＯＳトランジスタＤＭ３１のドレインには、電源電圧ＶＤＤを供給する。ドライバＭＯＳトランジスタＤＭ３１のソースは、ロードＭＯＳトランジスタＬＭ３１のドレインに接続し、ロードＭＯＳトランジスタＬＭ３１のソースを接地電位部に接続する。ロードＭＯＳトランジスタＬＭ３１のゲートには、ゲート入力電圧ＶＧ３１を供給する。
初段のソースフォロワ回路の出力である、ドライバＭＯＳトランジスタＤＭ３１のソースと、ロードＭＯＳトランジスタＬＭ３１のドレインとの接続点に得られる信号は、最終段のソースフォロワ回路に供給する。即ち、初段のソースフォロワ回路の出力を、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ３２のゲートに供給する。ドライバＭＯＳトランジスタＤＭ３２のドレインは、抵抗器Ｒ３１を介して接地電位部が接続してある。
ドライバＭＯＳトランジスタＤＭ３２のソースはロードＭＯＳトランジスタＬＭ３２のドレインに接続してある。ロードＭＯＳトランジスタＬＭ３２のソースには、電源電圧ＶＤＤを供給する。ロードＭＯＳトランジスタＬＭ３２のゲートには、ゲート入力電圧ＶＧ３２を供給する。
そして、ロードＭＯＳトランジスタＬＭ３２のドレインと、ドライバＭＯＳトランジスタＤＭ３２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ３１を得る。
この図６に示すように、ドライバＭＯＳトランジスタＤＭ３２のドレインに抵抗器Ｒ３１を接続することで、図５の場合と同様に、ドライバＭＯＳトランジスタＤＭ３２のドレイン電圧を適正に設定でき、ホットキャリアの発生を防止できる。
４．第１の実施の形態の変形例［例４：図７］
図７は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ３２のドレインに、抵抗器Ｒ３２を介して別電源ＶＤＤ２を接続した構成としたものである。
即ち、図７に示すように、ドライバＭＯＳトランジスタＤＭ３１のドレインとロードＭＯＳトランジスタＬＭ３２のソースには、第１の電源電圧ＶＤＤ１を供給する。そして、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ３２のドレインには、第２の電源電圧ＶＤＤ２を、抵抗器Ｒ３２を介して供給する。その他の部分は、図６の構成と同じである。
図７は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ３２のドレインに、抵抗器Ｒ３２を介して別電源ＶＤＤ２を接続した構成としたものである。
即ち、図７に示すように、ドライバＭＯＳトランジスタＤＭ３１のドレインとロードＭＯＳトランジスタＬＭ３２のソースには、第１の電源電圧ＶＤＤ１を供給する。そして、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ３２のドレインには、第２の電源電圧ＶＤＤ２を、抵抗器Ｒ３２を介して供給する。その他の部分は、図６の構成と同じである。
この図７に示す構成としたことでも、ドライバＭＯＳトランジスタＤＭ３２のドレイン電圧を適正に設定でき、ホットキャリアの発生を防止できる。この図７の例の場合にも、第２の電源電圧ＶＤＤ２は、例えば水平ＣＣＤ３（図２）の駆動用の電源と共通にして、電源回路の電源系統が増えることを防止した構成としてもよい。
５．第１の実施の形態の変形例［例５：図８］
図８は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ４２のドレインに、Ｐ型ＭＯＳトランジスタＲＭ４１よりなる非線形抵抗を接続した構成としたものである。
即ち、図８に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ４１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ４１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ４２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ４２とで構成する。
図８は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ４２のドレインに、Ｐ型ＭＯＳトランジスタＲＭ４１よりなる非線形抵抗を接続した構成としたものである。
即ち、図８に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ４１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ４１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ４２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ４２とで構成する。
フローティング・ディフュージョンＦＤで得られた電圧信号Ｖｉｎは、初段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ４１のゲートに供給する。ドライバＭＯＳトランジスタＤＭ４１のドレインには、電源電圧ＶＤＤを供給する。ドライバＭＯＳトランジスタＤＭ４１のソースは、ロードＭＯＳトランジスタＬＭ４１のドレインに接続し、ロードＭＯＳトランジスタＬＭ４１のソースを接地電位部に接続する。ロードＭＯＳトランジスタＬＭ４１のゲートには、ゲート入力電圧ＶＧ４１を供給する。
初段のソースフォロワ回路の出力である、ドライバＭＯＳトランジスタＤＭ４１のソースと、ロードＭＯＳトランジスタＬＭ４１のドレインとの接続点に得られる信号は、最終段のソースフォロワ回路に供給する。即ち、初段のソースフォロワ回路の出力を、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ４２のゲートに供給する。ドライバＭＯＳトランジスタＤＭ４２のドレインには、非線形抵抗として機能するＰ型ＭＯＳトランジスタＲＭ４１のソースを接続し、このＭＯＳトランジスタＲＭ４１のドレインを接地させてある。ＭＯＳトランジスタＲＭ４１のゲートには、ゲート入力電圧ＶＧ４３を供給する。このゲート入力電圧ＶＧ４３は固定電圧である。
ドライバＭＯＳトランジスタＤＭ４２のソースはロードＭＯＳトランジスタＬＭ４２のドレインに接続してある。ロードＭＯＳトランジスタＬＭ４２のソースには、電源電圧ＶＤＤを供給する。ロードＭＯＳトランジスタＬＭ４２のゲートには、ゲート入力電圧ＶＧ４２を供給する。
そして、ロードＭＯＳトランジスタＬＭ４２のドレインと、ドライバＭＯＳトランジスタＤＭ４２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ４１を得る。
そして、ロードＭＯＳトランジスタＬＭ４２のドレインと、ドライバＭＯＳトランジスタＤＭ４２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ４１を得る。
この図８に示すように、ドライバＭＯＳトランジスタＤＭ４２のドレインに非線形抵抗として機能するＰ型ＭＯＳトランジスタＲＭ４１を接続することで、ドライバＭＯＳトランジスタＤＭ４２のドレイン電圧を適正に設定でき、ホットキャリアの発生を防止できる。この図８の例の場合には、低インピーダンス（例えば数十Ω以下）でドライバＭＯＳトランジスタＤＭ４２のドレイン端子の電圧を必要以上上昇させることが可能となる。
６．第１の実施の形態の変形例［例６：図９］
図９は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ５２のドレインに、ダイオード接続されたＮ型ＭＯＳトランジスタＲＭ５１よりなる非線形抵抗を接続した構成としたものである。
即ち、図９に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ５１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ５１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ５２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ５２とで構成する。
図９は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ５２のドレインに、ダイオード接続されたＮ型ＭＯＳトランジスタＲＭ５１よりなる非線形抵抗を接続した構成としたものである。
即ち、図９に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ５１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ５１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ５２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ５２とで構成する。
フローティング・ディフュージョンＦＤで得られた電圧信号Ｖｉｎは、初段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ５１のゲートに供給する。ドライバＭＯＳトランジスタＤＭ５１のドレインには、電源電圧ＶＤＤを供給する。ドライバＭＯＳトランジスタＤＭ５１のソースは、ロードＭＯＳトランジスタＬＭ５１のドレインに接続し、ロードＭＯＳトランジスタＬＭ５１のソースを接地電位部に接続する。ロードＭＯＳトランジスタＬＭ５１のゲートには、ゲート入力電圧ＶＧ５１を供給する。
初段のソースフォロワ回路の出力である、ドライバＭＯＳトランジスタＤＭ５１のソースと、ロードＭＯＳトランジスタＬＭ５１のドレインとの接続点に得られる信号は、最終段のソースフォロワ回路に供給する。即ち、初段のソースフォロワ回路の出力を、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ５２のゲートに供給する。ドライバＭＯＳトランジスタＤＭ５２のドレインには、Ｎ型ＭＯＳトランジスタＲＭ５１のドレイン及びゲートを接続してある。このＮ型ＭＯＳトランジスタＲＭ５１は、ドレインとゲートとを接続してダイオードとして機能させる構成としてあり、ソースを接地させてある。
ドライバＭＯＳトランジスタＤＭ５２のソースはロードＭＯＳトランジスタＬＭ５２のドレインに接続してある。ロードＭＯＳトランジスタＬＭ５２のソースには、電源電圧ＶＤＤを供給する。ロードＭＯＳトランジスタＬＭ５２のゲートには、ゲート入力電圧ＶＧ５２を供給する。
そして、ロードＭＯＳトランジスタＬＭ５２のドレインと、ドライバＭＯＳトランジスタＤＭ５２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ５１を得る。
そして、ロードＭＯＳトランジスタＬＭ５２のドレインと、ドライバＭＯＳトランジスタＤＭ５２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ５１を得る。
この図９に示すように、ドライバＭＯＳトランジスタＤＭ５２のドレインに非線形な抵抗として機能するダイオード接続のＭＯＳトランジスタＲＭ５１を接続することで、ドライバＭＯＳトランジスタＤＭ５２のドレイン電圧を適正に設定でき、ホットキャリアの発生を防止できる。
７．第１の実施の形態の変形例［例７：図１０］
図１０は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ６２のドレインに、ＰＮＰ型バイポーラトランジスタＱ６１よりなる非線形抵抗を接続した構成としたものである。
即ち、図１０に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ６１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ６１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ６２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ６２とで構成する。
図１０は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ６２のドレインに、ＰＮＰ型バイポーラトランジスタＱ６１よりなる非線形抵抗を接続した構成としたものである。
即ち、図１０に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ６１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ６１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ６２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ６２とで構成する。
フローティング・ディフュージョンＦＤで得られた電圧信号Ｖｉｎは、初段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ６１のゲートに供給する。ドライバＭＯＳトランジスタＤＭ６１のドレインには、電源電圧ＶＤＤを供給する。ドライバＭＯＳトランジスタＤＭ６１のソースは、ロードＭＯＳトランジスタＬＭ６１のドレインに接続し、ロードＭＯＳトランジスタＬＭ６１のソースを接地電位部に接続する。ロードＭＯＳトランジスタＬＭ６１のゲートには、ゲート入力電圧ＶＧ６１を供給する。
初段のソースフォロワ回路の出力である、ドライバＭＯＳトランジスタＤＭ６１のソースと、ロードＭＯＳトランジスタＬＭ６１のドレインとの接続点に得られる信号は、最終段のソースフォロワ回路に供給する。即ち、初段のソースフォロワ回路の出力を、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ６２のゲートに供給する。ドライバＭＯＳトランジスタＤＭ６２のドレインには、ＰＮＰ型バイポーラトランジスタＱ６１のエミッタを接続してある。このトランジスタＱ６１のコレクタは接地させてあり、ベースには、ベース電圧ＶＢ６３が供給される。このベース電圧ＶＢ６３は固定電圧である。トランジスタＱ６１は、非線形な抵抗として接続させた素子である。
ドライバＭＯＳトランジスタＤＭ６２のソースはロードＭＯＳトランジスタＬＭ６２のドレインに接続してある。ロードＭＯＳトランジスタＬＭ６２のソースには、電源電圧ＶＤＤを供給する。ロードＭＯＳトランジスタＬＭ６２のゲートには、ゲート入力電圧ＶＧ６２を供給する。
そして、ロードＭＯＳトランジスタＬＭ６２のドレインと、ドライバＭＯＳトランジスタＤＭ６２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ６１を得る。
そして、ロードＭＯＳトランジスタＬＭ６２のドレインと、ドライバＭＯＳトランジスタＤＭ６２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ６１を得る。
この図１０に示すように、ドライバＭＯＳトランジスタＤＭ６２のドレインに非線形な抵抗として機能するＰＮＰ型バイポーラトランジスタＱ６１を接続することで、ドライバＭＯＳトランジスタＤＭ６２のドレイン電圧を適正に設定でき、ホットキャリアの発生を防止できる。
８．第１の実施の形態の変形例［例８：図１１］
図１１は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ７２のドレインに、抵抗器Ｒ７１とコンデンサＣ７１の並列回路を接続した構成としたものである。
即ち、図１１に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ７１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ７１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ７２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ７２とで構成する。
図１１は、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ７２のドレインに、抵抗器Ｒ７１とコンデンサＣ７１の並列回路を接続した構成としたものである。
即ち、図１１に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ７１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ７１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ７２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ７２とで構成する。
フローティング・ディフュージョンＦＤで得られた電圧信号Ｖｉｎは、初段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ７１のゲートに供給する。ドライバＭＯＳトランジスタＤＭ７１のドレインには、電源電圧ＶＤＤを供給する。ドライバＭＯＳトランジスタＤＭ７１のソースは、ロードＭＯＳトランジスタＬＭ７１のドレインに接続し、ロードＭＯＳトランジスタＬＭ７１のソースを接地電位部に接続する。ロードＭＯＳトランジスタＬＭ６１のゲートには、ゲート入力電圧ＶＧ７１を供給する。
初段のソースフォロワ回路の出力である、ドライバＭＯＳトランジスタＤＭ７１のソースと、ロードＭＯＳトランジスタＬＭ７１のドレインとの接続点に得られる信号は、最終段のソースフォロワ回路に供給する。即ち、初段のソースフォロワ回路の出力を、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ７２のゲートに供給する。ドライバＭＯＳトランジスタＤＭ７２のドレインには、抵抗器Ｒ７１とコンデンサＣ７１の一端が接続してあり、この抵抗器Ｒ７１とコンデンサＣ７１の他端を接地させてある。
ドライバＭＯＳトランジスタＤＭ７２のソースはロードＭＯＳトランジスタＬＭ７２のドレインに接続してある。ロードＭＯＳトランジスタＬＭ７２のソースには、電源電圧ＶＤＤを供給する。ロードＭＯＳトランジスタＬＭ７２のゲートには、ゲート入力電圧ＶＧ７２を供給する。
そして、ロードＭＯＳトランジスタＬＭ７２のドレインと、ドライバＭＯＳトランジスタＤＭ７２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ７１を得る。
そして、ロードＭＯＳトランジスタＬＭ７２のドレインと、ドライバＭＯＳトランジスタＤＭ７２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ７１を得る。
この図１１に示すように、ドライバＭＯＳトランジスタＤＭ７２のドレインに、抵抗器Ｒ７１とコンデンサＣ７１の並列回路を接続したことでも、ドライバＭＯＳトランジスタＤＭ７２のドレイン電圧を適正に設定できる。この図１１の構成の場合には、ドライバＭＯＳトランジスタＤＭ７２のドレイン側の抵抗をＡＣ特性としてある。なお、抵抗器Ｒ７１は、十分に大きければ線形抵抗でもよいが、ここまで説明した他の例の非線形抵抗としてもよい。また、コンデンサＣ７１の接地は、ＣＣＤ固体撮像素子を構成するチップ内で接地させる場合と、チップ外部で接地させる場合のいずれでもよい。さらに、接地電位は０Ｖのいわゆるグランド部の他に所定の電源を接続してもよい。
なお、ここまで説明した第１の実施の形態の各例では、出力回路の初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタのソースフォロワ回路としたが、初段のソースフォロワ回路についてもＰ型ＭＯＳトランジスタよりなるソースフォロワ回路でもよい。但し、低消費電力化の効果は、最終段のソースフォロワ回路をＰ型ＭＯＳトランジスタで構成させた場合に最も大きく、初段のソースフォロワ回路をＰ型ＭＯＳトランジスタとすることによる低消費電力はそれほど大きくはない。しかし、回路ノイズにおける初段ソースフォロワ回路の１／ｆノイズの占める割合は大きいため、低ノイズ化の観点では、初段のソースフォロワ回路をＰ型ＭＯＳトランジスタとすることによる効果は大きい。この場合、ドライバＭＯＳトランジスタをデプレッション型ＭＯＳトランジスタにすることで電源電圧を低く抑えることができ、ホットキャリアを抑制できる構成とすることが可能になる。
また、ソースフォロワ回路の全ての段を、Ｐ型ＭＯＳトランジスタのソースフォロワ回路とした場合、少なくとも初段のＰ型ＭＯＳトランジスタよりなるソースフォロワ回路におけるドライバＭＯＳトランジスタをデプレッション型にするのが好ましい。このようにすることで、電源電圧を低く抑えることができ、ホットキャリアを抑制できる構成とすることが可能になる。
９．第２の実施の形態の構成［図１２］
次に、本発明の第２の実施の形態について、図１２を参照して説明する。この第２の実施の形態において、ＣＣＤ固体撮像素子の全体構成については、既に第１の実施の形態で図１などを用いて説明した構成と同じである。そして、第２の実施の形態においては、ＣＣＤ固体撮像素子の出力回路の構成を、図１２に示した構成とする。
次に、本発明の第２の実施の形態について、図１２を参照して説明する。この第２の実施の形態において、ＣＣＤ固体撮像素子の全体構成については、既に第１の実施の形態で図１などを用いて説明した構成と同じである。そして、第２の実施の形態においては、ＣＣＤ固体撮像素子の出力回路の構成を、図１２に示した構成とする。
図１２の構成について説明すると、この出力回路は、初段と最終段の２段のソースフォロワ回路で構成させてあり、初段のソースフォロワ回路と最終段のソースフォロワ回路との間に、直流分（ＤＣ）カット用のコンデンサを接続してある。さらに最終段のソースフォロワ回路には、抵抗分割によりＤＣ電圧を供給する構成としてある。
即ち、図１２に示すように、初段のソースフォロワ回路を、Ｎ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤ８１と、Ｎ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ８１とで構成する。そして、最終段のソースフォロワ回路を、Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタＤＭ８２と、Ｐ型ＭＯＳトランジスタよりなるロードＭＯＳトランジスタＬＭ８２とで構成する。
フローティング・ディフュージョンＦＤで得られた電圧信号Ｖｉｎは、初段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ８１のゲートに供給する。ドライバＭＯＳトランジスタＤＭ８１のドレインには、電源電圧ＶＤＤを供給する。ドライバＭＯＳトランジスタＤＭ８１のソースは、ロードＭＯＳトランジスタＬＭ８１のドレインに接続し、ロードＭＯＳトランジスタＬＭ８１のソースを接地電位部に接続する。ロードＭＯＳトランジスタＬＭ８１のゲートには、ゲート入力電圧ＶＧ８１を供給する。
初段のソースフォロワ回路の出力である、ドライバＭＯＳトランジスタＤＭ８１のソースと、ロードＭＯＳトランジスタＬＭ８１のドレインとの接続点に得られる信号は、コンデンサＣ８１を介して、最終段のソースフォロワ回路に供給する。即ち、初段のソースフォロワ回路の出力Ｖｏｕｔ′を、コンデンサＣ８１を介して、最終段のソースフォロワ回路のドライバＭＯＳトランジスタＤＭ８２のゲートに供給する。コンデンサＣ８１とドライバＭＯＳトランジスタＤＭ８２のゲートとの間は、抵抗器Ｒ８１と抵抗器Ｒ８２の接続点を接続してある。この抵抗器Ｒ８１，Ｒ８２は、図１２に示すように、電源電圧ＶＤＤと接地電位部との間に接続してあり、抵抗器Ｒ８１，Ｒ８２で分割された電源電圧がドライバＭＯＳトランジスタＤＭ８２のゲートに印加される。このようにして、最終段のソースフォロワ回路に供給される出力Ｖｏｕｔ″は、抵抗器Ｒ８１，Ｒ８２で設定された電圧信号となる。
ドライバＭＯＳトランジスタＤＭ８２のドレインは、この例では接地させてある。ドライバＭＯＳトランジスタＤＭ８２のソースはロードＭＯＳトランジスタＬＭ８２のドレインに接続してある。ロードＭＯＳトランジスタＬＭ８２のソースには、電源電圧ＶＤＤを供給する。ロードＭＯＳトランジスタＬＭ８２のゲートには、ゲート入力電圧ＶＧ８２を供給する。
そして、ロードＭＯＳトランジスタＬＭ８２のドレインと、ドライバＭＯＳトランジスタＤＭ８２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ８１を得る。
そして、ロードＭＯＳトランジスタＬＭ８２のドレインと、ドライバＭＯＳトランジスタＤＭ８２のソースとの接続点に、固体撮像素子の出力撮像信号Ｖｏｕｔ８１を得る。
この図１２に示すように構成したことで、初段のＮ型ＭＯＳトランジスタよりなるソースフォロワ回路と、最終段のＰ型ＭＯＳトランジスタよるなるソースフォロワ回路とで、ＤＣ電圧を独立に調整することが可能となる。従って、ホットキャリアの発生しない動作点を選ぶように調整することが容易に行えるようになる。
なお、この図１２の構成では、Ｎ型ＭＯＳトランジスタよりなるソースフォロワ回路と、Ｐ型ＭＯＳトランジスタよるなるソースフォロワ回路との２段構成としたが、３段以上のソースフォロワ回路で出力回路を構成させる場合にも、同様のＤＣカット用コンデンサで抵抗分割による電圧印加を行う構成としてもよい。３段以上のソースフォロワ回路で出力回路を構成させる場合には、例えば、初段と２段目を、Ｎ型ＭＯＳトランジスタのソースフォロワ回路、３段目（最終段）を、Ｐ型ＭＯＳトランジスタのソースフォロワ回路とする。或いは、初段を、Ｎ型ＭＯＳトランジスタのソースフォロワ回路、２段目と３段目（最終段）を、Ｐ型ＭＯＳトランジスタのソースフォロワ回路とする。あるいはまた、４段以上のソースフォロワ回路を接続する構成としてもよい。
また、この図１２の構成の場合には、ドライバＭＯＳトランジスタＤＭ８２のドレインは接地させてあるが、第１の実施の形態の各変形例で説明したように、線形抵抗や非線形抵抗となる素子を接続する構成としてもよい。
さらに図４を参照して説明した、Ｐ型ＭＯＳトランジスタで構成されたソースフォロワ回路のゲインの低下を防ぐための構成を、この図１２の構成に適用してもよい。
さらに図４を参照して説明した、Ｐ型ＭＯＳトランジスタで構成されたソースフォロワ回路のゲインの低下を防ぐための構成を、この図１２の構成に適用してもよい。
１０．第３の実施の形態の構成［図１３］
次に、本発明の第３の実施の形態について、図１３を参照して説明する。この第３の実施の形態においては、ＣＣＤ固体撮像素子の出力回路をオープンソース型とした例である。
即ち、図１３に示すように、ＣＣＤ固体撮像素子を構成するイメージャ部１００として、フローティング・ディフュージョンＦＤをソースフォロワ回路１０１に供給し、そのソースフォロワ回路１０１の出力を、Ｐ型ＭＯＳトランジスタ９１のゲートに供給する。そして、このＰ型ＭＯＳトランジスタ９１のソースから、出力Ｖｏｕｔ９１を得る。Ｐ型ＭＯＳトランジスタ９１のドレインは接地させてある。ソースフォロワ回路１０１は、Ｎ型ＭＯＳトランジスタよるソースフォロワ回路でも、Ｐ型ＭＯＳトランジスタよるソースフォロワ回路でもいずれでもよい。
次に、本発明の第３の実施の形態について、図１３を参照して説明する。この第３の実施の形態においては、ＣＣＤ固体撮像素子の出力回路をオープンソース型とした例である。
即ち、図１３に示すように、ＣＣＤ固体撮像素子を構成するイメージャ部１００として、フローティング・ディフュージョンＦＤをソースフォロワ回路１０１に供給し、そのソースフォロワ回路１０１の出力を、Ｐ型ＭＯＳトランジスタ９１のゲートに供給する。そして、このＰ型ＭＯＳトランジスタ９１のソースから、出力Ｖｏｕｔ９１を得る。Ｐ型ＭＯＳトランジスタ９１のドレインは接地させてある。ソースフォロワ回路１０１は、Ｎ型ＭＯＳトランジスタよるソースフォロワ回路でも、Ｐ型ＭＯＳトランジスタよるソースフォロワ回路でもいずれでもよい。
ここで、この図１３の例では、ＣＣＤ固体撮像素子の出力Ｖｏｕｔ９１をバッファアンプ３００を介して出力端子３０１に供給する場合に、バッファアンプ３００の入力に電流流し込み回路２００を接続してある。
このイメージャ部１００の外部に設けられた電流流し込み回路２００は、例えば電源電圧ＶＤＤを抵抗器Ｒ９１と抵抗器Ｒ９２とで分割した電圧を、トランジスタＱ９１のベースに供給する構成とする。さらにトランジスタＱ９１のエミッタに、電源電圧ＶＤＤを抵抗器Ｒ９３を介して供給し、トランジスタＱ９１のコレクタに得られる信号を、バッファアンプ３００の入力に供給する。
このイメージャ部１００の外部に設けられた電流流し込み回路２００は、例えば電源電圧ＶＤＤを抵抗器Ｒ９１と抵抗器Ｒ９２とで分割した電圧を、トランジスタＱ９１のベースに供給する構成とする。さらにトランジスタＱ９１のエミッタに、電源電圧ＶＤＤを抵抗器Ｒ９３を介して供給し、トランジスタＱ９１のコレクタに得られる信号を、バッファアンプ３００の入力に供給する。
このように構成したことで、ＣＣＤ固体撮像素子の外部に電流流し込み回路２００を設けることによって、イメージャ部１００の出力回路の最終段のソースフォロワ回路をオープンソース型とすることができる。この図１３の構成により、ＣＣＤ固体撮像素子であるイメージャ部１００の内部の消費電力を低減することができる。この低消費電力化は、ＣＣＤ固体撮像素子の温度上昇を抑制できる効果も有する。
なお、図１３に示した電流流し込み回路２００の回路構成は一例であり、この構成に限定されるものではない。例えば定電流特性を有する電流流し込み回路とすることで、より良好な特性が得られる。
１…画素、２…垂直ＣＣＤ、３…水平ＣＣＤ、４…駆動回路、５…出力回路、６…電源回路、１０１…ソースフォロワ回路、１１０…Ｎ型基板、１１１…Ｎ型基板電極部、１２０…Ｐウェル、１２１…Ｐウェル電極部、１３０…Ｎウェル、１３１…ゲート電極部、１３２…ドレイン電極部、１３３…ソース電極部、１３４…Ｎウェル電極部、２００…電流流し込み回路、３００…アンプ、３０１…出力端子、ＦＤ…フローティング・ディフュージョン、ＤＭ１１〜ＤＭ８２…ドライバＭＯＳトランジスタ、ＬＭ１１〜ＬＭ８２…ロードＭＯＳトランジスタ
Claims (16)
- フローティング・ディフュージョンにより取り出された撮像信号が供給され、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成される初段のソースフォロワ回路と、
前記初段のソースフォロワ回路により増幅された撮像信号が供給され、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成されて出力信号を得る最終段のソースフォロワ回路とを備え、
前記最終段のソースフォロワ回路のドライバＭＯＳトランジスタをデプレッション型のＰ型ＭＯＳトランジスタで構成した
固体撮像素子の出力回路。 - フローティング・ディフュージョンにより取り出された撮像信号が供給され、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成される初段のソースフォロワ回路と、
前記初段のソースフォロワ回路により増幅された撮像信号が供給され、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成されて出力信号を得る最終段のソースフォロワ回路とを備え、
Ｐ型ＭＯＳよりなるソースフォロワ回路のドライバＭＯＳトランジスタのドレイン端子に、回路電源とは別の電源を接続した
固体撮像素子の出力回路。 - 前記別の電源は、水平転送レジスタの駆動回路に供給する電源を使用した
請求項２記載の固体撮像素子の出力回路。 - 前記Ｐ型ＭＯＳよりなるソースフォロワ回路のドライバＭＯＳトランジスタのドレイン端子と、前記別の電源との間を、抵抗素子を介して接続した
請求項２記載の固体撮像素子の出力回路。 - フローティング・ディフュージョンにより取り出された撮像信号が供給され、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成される初段のソースフォロワ回路と、
前記初段のソースフォロワ回路により増幅された撮像信号が供給され、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成されて出力信号を得る最終段のソースフォロワ回路とを備え、
Ｐ型ＭＯＳトランジスタよりなるソースフォロワ回路のドライバＭＯＳトランジスタのドレイン端子を、抵抗素子を介してグランドに接地した
固体撮像素子の出力回路。 - 前記抵抗素子は、Ｐ型ＭＯＳトランジスタのゲート接地抵抗で構成した
請求項５記載の固体撮像素子の出力回路。 - 前記抵抗素子は、Ｎ型ＭＯＳトランジスタのダイオード接続で構成した
請求項５記載の固体撮像素子の出力回路。 - 前記抵抗素子は、ＰＮＰバイポーラトランジスタのベース接地で構成した
請求項５記載の固体撮像素子の出力回路。 - 前記抵抗素子に並列に容量素子を接続した
請求項５記載の固体撮像素子の出力回路。 - フローティング・ディフュージョンにより取り出された撮像信号が供給され、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成される初段のソースフォロワ回路と、
前記初段のソースフォロワ回路により増幅された撮像信号が供給され、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成されて出力信号を得る最終段のソースフォロワ回路とを備え、
前記初段のソースフォロワ回路のドライバＭＯＳトランジスタとロードＭＯＳトランジスタは、それぞれＮ型ＭＯＳトランジスタで構成し、
前記初段のソースフォロワ回路の出力と前記最終段のソースフォロワ回路を含む複数段のソースフォロワ回路で構成し、
前記Ｎ型ＭＯＳトランジスタよりなるソースフォロワ回路と前記Ｐ型ＭＯＳトランジスタよりなるソースフォロワ回路の入力との間に容量素子を接続し、
前記Ｐ型ＭＯＳトランジスタよりなるソースフォロワ回路の入力には、直流バイアスが接続されている
固体撮像素子の出力回路。 - フローティング・ディフュージョンにより取り出された撮像信号が供給され、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成される初段のソースフォロワ回路と、
前記初段のソースフォロワ回路により増幅された撮像信号が供給され、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成されて出力信号を得る最終段のソースフォロワ回路とを備え、
前記Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタのＮウェルの濃度を薄くして、空乏化した
固体撮像素子の出力回路。 - フローティング・ディフュージョンにより取り出された撮像信号が供給され、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成される初段のソースフォロワ回路と、
前記初段のソースフォロワ回路により増幅された撮像信号が供給され、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成されて出力信号を得る最終段のソースフォロワ回路とを備え、
前記Ｐ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタのＮウェルを基板方向の深い位置でニュートラルにした
固体撮像素子の出力回路。 - フローティング・ディフュージョンにより取り出された撮像信号が供給され、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成される初段のソースフォロワ回路と、
前記初段のソースフォロワ回路により増幅された撮像信号が供給され、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成されて出力信号を得る最終段のソースフォロワ回路とを備え、
前記Ｐ型ＭＯＳトランジスタよりなる最終段のソースフォロワ回路はオープンソースとして、外部から電流制御を行う
固体撮像素子の出力回路。 - 固体撮像素子は、ＣＣＤ型の固体撮像素子である
請求項１〜１３のいずれか１項に記載の固体撮像素子の出力回路。 - 画素がマトリクス状に複数配列された画素部と、
前記画素部に蓄積した信号電荷を転送する転送レジスタと、
前記転送レジスタにより転送された信号電荷を取り出すフローティング・ディフュージョンと、
前記フローティング・ディフュージョンにより取り出された信号が供給され、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成される初段のソースフォロワ回路と、
前記初段のソースフォロワ回路により増幅された信号が供給され、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成されて出力信号を得る最終段のソースフォロワ回路とを備え、
前記最終段のソースフォロワ回路のドライバＭＯＳトランジスタをデプレッション型のＰ型ＭＯＳトランジスタで構成した
固体撮像素子。 - 画素がマトリクス状に複数配列された画素部と、
前記画素部に蓄積した信号電荷を転送する転送レジスタと、
前記転送レジスタにより転送された信号電荷を取り出すフローティング・ディフュージョンと、
前記フローティング・ディフュージョンにより取り出された信号が供給され、ドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成される初段のソースフォロワ回路と、
前記初段のソースフォロワ回路により増幅された信号が供給され、それぞれがＰ型ＭＯＳトランジスタよりなるドライバＭＯＳトランジスタとロードＭＯＳトランジスタで構成されて出力信号を得る最終段のソースフォロワ回路と、
前記最終段のソースフォロワ回路の出力信号を処理する撮像信号処理部とを備え、
前記最終段のソースフォロワ回路のドライバＭＯＳトランジスタをデプレッション型のＰ型ＭＯＳトランジスタで構成した
撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009167203A JP5251765B2 (ja) | 2009-07-15 | 2009-07-15 | 固体撮像素子の出力回路、固体撮像素子及び撮像装置 |
| US12/801,320 US20110013057A1 (en) | 2009-07-15 | 2010-06-03 | Output circuit for CCD solid-state imaging device, CCD solid-state imaging device, and imaging apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009167203A JP5251765B2 (ja) | 2009-07-15 | 2009-07-15 | 固体撮像素子の出力回路、固体撮像素子及び撮像装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011023979A JP2011023979A (ja) | 2011-02-03 |
| JP2011023979A5 JP2011023979A5 (ja) | 2012-08-23 |
| JP5251765B2 true JP5251765B2 (ja) | 2013-07-31 |
Family
ID=43465016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009167203A Expired - Fee Related JP5251765B2 (ja) | 2009-07-15 | 2009-07-15 | 固体撮像素子の出力回路、固体撮像素子及び撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110013057A1 (ja) |
| JP (1) | JP5251765B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2009096192A1 (ja) * | 2008-01-31 | 2011-05-26 | パナソニック株式会社 | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 |
| JP7330124B2 (ja) | 2020-03-19 | 2023-08-21 | 株式会社東芝 | 固体撮像装置 |
| CN113835007B (zh) * | 2020-06-08 | 2022-09-20 | 长鑫存储技术有限公司 | 热载流效应耐受度的测试方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3493781B2 (ja) * | 1995-01-30 | 2004-02-03 | ソニー株式会社 | 信号出力回路及びこれを用いた固体撮像装置 |
| JP3320335B2 (ja) * | 1997-05-30 | 2002-09-03 | キヤノン株式会社 | 光電変換装置及び密着型イメージセンサ |
| JP2000068492A (ja) * | 1998-08-25 | 2000-03-03 | Nec Corp | 固体撮像装置及びその製造方法 |
| JP2000253316A (ja) * | 1999-03-02 | 2000-09-14 | Kawasaki Steel Corp | Ｃｍｏｓイメージセンサ |
| JP2002223393A (ja) * | 2000-11-27 | 2002-08-09 | Sanyo Electric Co Ltd | 電荷転送素子 |
| JP3775327B2 (ja) * | 2002-03-27 | 2006-05-17 | ソニー株式会社 | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 |
| KR100594274B1 (ko) * | 2004-05-11 | 2006-06-30 | 삼성전자주식회사 | 소비 전력을 저감한 수평 ｃｃｄ 구동회로, 및 이를구비한 고체 촬상 소자 및 그 구동 방법 |
| JP5104123B2 (ja) * | 2007-08-17 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体メモリ |
-
2009
- 2009-07-15 JP JP2009167203A patent/JP5251765B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-03 US US12/801,320 patent/US20110013057A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011023979A (ja) | 2011-02-03 |
| US20110013057A1 (en) | 2011-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6832649B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| CN100579183C (zh) | 固态成像装置 | |
| US7667754B2 (en) | Amplifying solid-state imaging device | |
| US7705899B2 (en) | Amplification type solid-state image pickup device driving method | |
| US7476837B2 (en) | Amplifying-type solid-state imaging device | |
| US8144225B2 (en) | Amplification type solid-state imaging device | |
| US20060237631A1 (en) | Amplification type solid-state imaging device | |
| JP6384795B2 (ja) | 固体撮像装置 | |
| US7791660B2 (en) | Solid-state image sensing device and image sensing device | |
| JP5251765B2 (ja) | 固体撮像素子の出力回路、固体撮像素子及び撮像装置 | |
| US7859032B2 (en) | Solid-state imaging device and method for driving the same | |
| JPH05103272A (ja) | Ｃｃｄ型固体撮像素子 | |
| JP2007060500A (ja) | 増幅型固体撮像装置 | |
| JP2006042302A (ja) | 固体撮像素子およびカメラ | |
| JP4048415B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP2006217338A (ja) | 増幅型固体撮像装置 | |
| JP2012151692A (ja) | 固体撮像装置及びこれを備えた撮像システム | |
| JP2009141548A (ja) | 基板バイアス発生回路、固体撮像装置および撮像装置 | |
| JP4055683B2 (ja) | 固体撮像素子 | |
| JP2016005135A (ja) | 固体撮像装置 | |
| JP2010063056A (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP2010088077A (ja) | プッシュプル回路、プッシュプル回路のアイドリング電流設定方法、固体撮像装置および電子機器 | |
| JPH05191735A (ja) | Ｃｃｄ型固体撮像素子 | |
| JP4917953B2 (ja) | 撮像装置 | |
| JP2009260701A (ja) | 撮像装置及び固体撮像素子の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120705 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |