JPH05103272A - Ｃｃｄ型固体撮像素子 - Google Patents

Abstract

(57)【要約】 【目的】駆動が容易で使い勝手が良く、カメラの低消費
電力化が可能、かつ、低消費電力で低雑音のＣＣＤ型固
体撮像素子を提供する。 【構成】ＣＣＤ型固体撮像素子において、外部から複数
個のまたは単一のトリガパルスと正、負の２電源の供給
を得て、垂直ＣＣＤ、水平ＣＣＤ、リセットトランジス
タ、および出力回路をトリガパルスの入力により所定の
パルス電圧および直流電圧により駆動する電圧発生回路
（１１〜１７）を少なくとも内蔵することとする。 【効果】タイミング発生器の出力で直接駆動ができ、印
加する直流電圧数も減り、基板電圧の調整も不用となる
ので素子が使いやすくなる。また、タイミング発生器の
電源電圧を下げ、カメラの低消費電力化ができる。さら
に、出力回路の電源電圧を下げ、出力回路の低消費電力
化・低雑音化ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＣＤ型撮像素子に関
し、特に容易で低消費電力な駆動ができ、また低消費電
力かつ低雑音な出力回路を有する２次元ＣＣＤ型撮像素
子に関する。

【０００２】

【従来の技術】従来、家庭用ビデオカメラ等に用いられ
る固体撮像素子には、ＣＣＤ型固体撮像素子が広く用い
られている。このような従来のＣＣＤ型固体撮像素子は
図１５に示すインタ−ライン型と呼ばれる素子構成をも
ち、表１に示す駆動条件で駆動がなされ、図１６に示す
構成によりカメラシステムの中で用いられる。図１５に
おいて、１は光電変換を行うホトダイオ−ド、２、３は
ホトダイオ−ドで光電変換された信号電荷を転送するた
めの垂直ＣＣＤ及び水平ＣＣＤ、４は水平ＣＣＤ３と出
力回路を仕切るアウトプットゲ−ト、５は水平ＣＣＤ３
から信号電荷の送られてくる浮遊拡散層を水平ＣＣＤの
転送周期ごとにリセットするためのリセットトランジス
タ、６、８はそれぞれ初段ソ−スフォロワ−を構成する
ドライバトランジスタ、負荷トランジスタ、９、１０は
それぞれ次段ソ−スフォロワ−を構成するドライバトラ
ンジスタ、負荷トランジスタである。垂直ＣＣＤ２の中
の区切りは１ポリシリコン電極からなる１転送段を、水
平ＣＣＤの中の区切りは第１層ポリシリコンと第２層ポ
リシリコン電極からなる１転送段を示す。また、水平Ｃ
ＣＤ３とアウトプットゲ−トを構成する第２層ポリシリ
コン電極下にはチャネル電圧を低くするためボロンのイ
オン打ち込みがなされている。また、リセットトランジ
スタ５は水平ＣＣＤを構成する第１層ポリシリコン電極
下と同様のディプレッション型トランジスタからなる。
ｖ１、ｖ２、ｖ３、ｖ４は垂直ＣＣＤ２を駆動するため
の４相のパルスの入力端子、ｈ１、ｈ２は水平ＣＣＤ３
を駆動するための２相のパルスの入力端子、ｏｇはアウ
トプットゲ−トの直流バイアス電圧入力端子、ｒｇはリ
セットパルス入力端子、ｒｄは浮遊拡散層のリセット電
圧入力端子、ｖｇは負荷トランジスタのゲ−ト電圧入力
端子、ｏｄは出力回路の電源電圧入力端子、ｓｕｂは基
板電圧入力端子、ｗｅｌｌはウェル電圧入力端子、ｖｓ
ｓは保護回路のウェル電圧入力端子、ｏｕｔは信号出力
端子である。

【０００３】ホトダイオ−ド１で光電変換された信号電
荷は、ｖ１もしくはｖ３端子に高電圧が印加され一括し
て垂直ＣＣＤ２に送られ、ついでｖ１からｖ４端子に中
電圧と低電圧の電圧レベルをもつ４相のパルスが印加さ
れ一行ずつ水平ＣＣＤ３に転送され、その後ｈ１、ｈ２
端子に２相のパルスが印加され水平ＣＣＤ３内を順次転
送される。水平ＣＣＤ３より浮遊拡散層に転送された信
号電荷による電位変化がトランジスタ６、８からなる初
段ソ−スフォロワ−により検出され、トランジスタ９、
１０からなる次段ソ−スフォロワ−によりｏｕｔ端子に
出力される。ついで、ｒｇ端子にリセットパルスが印加
されリセットトランジスタ５が導通し、浮遊拡散層はｒ
ｄ端子に印加されリセット電圧にリセットされる。以上
の動作が繰り返され、信号が順次出力される。また、ｓ
ｕｂ端子には通常はホトダイオ−ドで生じる過剰電荷を
排出するため所定の直流電圧が印加され、動解像度の向
上とフリッカ防止を目的とした電子シャッタを実現する
ため走査の途中で高電圧が印加される。このような構成
と動作を持つＣＣＤ型固体撮像素子は通例表１に示す駆
動条件により駆動がなされる。表１は図１５に示した各
端子に印加されるパルスと直流バイアス電圧の１例を示
すものである。ｗｅｌｌ端子電圧を基準電圧としてｖ１
からｖ４端子には暗電流低減のため最低電圧が垂直ＣＣ
Ｄｎ層の表面にｐ型反転層が形成される電圧（以下ピン
ニング電圧）以下とした負値の垂直ＣＣＤ走査パルスが
印加され、ホトダイオ−ドから垂直ＣＣＤへの信号電荷
転送時には、ｖ１、ｖ３端子には高電圧が印加される。
また、ｈ１、ｈ２端子には図１６のタイミング発生器の
出力電圧が直接印加される。これは、ドライバを設ける
ことによる不要な消費電力の発生を防ぎ、カメラシステ
ムを低消費電力化するためである。さらに、水平ＣＣＤ
から出力拡散層への電荷転送をとどこおりなく行うため
に、ｏｇ端子にはｈ１並びにｈ２端子に印加される水平
ＣＣＤ転送パルスの高電圧に等しい電圧が、ｒｄ端子に
はアウトプットゲ−ト下のチャネル電圧より十分に高い
電圧が印加される。ｒｇ端子の低電圧は浮遊拡散層から
の信号電荷の漏れを防ぐために水平ＣＣＤ転送パルスの
低電圧に等しく、高電圧は十分に低いオン抵抗を実現す
るため水平ＣＣＤ転送パルスの高電圧より十分に高い電
圧を印加する。また、ｏｄ端子には電圧値数を増やさな
いためにｒｄ端子と同一電圧が印加される。一方、ｓｕ
ｂ端子に印加される過剰電荷排出用の直流電圧は素子ご
とにばらつくため各素子ごとに調整がなされ、電子シャ
ッタ−パルスのための高電圧は素子のばらつきの上限値
に設定される。

【０００４】

【表１】

【０００５】以上のＣＣＤ型固体撮像素子は図１６に示
す構成によりカメラ内で用いられる。図中、１６１は図
１５に示したＣＣＤ型固体撮像素子、１６２はＣＣＤ型
固体撮像素子１６１を駆動するためのタイミング発生
器、１６３は各パルスの電圧値を所定の値とするための
ドライバ、１６４はＣＣＤ型固体撮像素子１６１の出力
から雑音を除去するための相関二重サンプリング回路、
１６５は信号の出力レベルに応じて電圧利得を変える自
動利得制御回路、１６６はＡ／Ｄ変換器、１６７はディ
ジタル信号処理回路、１６８はＤ／Ａ変換器、１６９は
カメラのバッテリ−１７０からカメラ各部に必要な電圧
を供給するＤＣ−ＤＣ変換器である。タイミング発生器
１６２、相関二重サンプリング回路１６４と自動利得制
御回路１６５、ディジタル信号処理装置１６７、Ａ／Ｄ
変換器１６６、Ｄ／Ａ変換器１６８は、それぞれ単一電
源で動作する単一チップの集積回路から成る。ＣＣＤ型
固体撮像素子１６１はタイミング発生器１６２でタイミ
ングを発生しＤＣ−ＤＣ変換器１６９により電圧の供給
されたドライバ１６３により所定の電圧値にしたパルス
と、ＤＣ−ＤＣ変換器１６９から供給される直流電圧に
より駆動され、素子からの出力信号は相関２重サンプリ
ング回路１６４と自動利得制御回路１６５により雑音除
去・利得制御後、Ａ／Ｄ変換器１６６によりディジタル
信号に変換されディジタル信号処理装置１６７で信号処
理がなされ、再びＤ／Ａ変換器１６８によりアナログ信
号に変換されＴＶ信号となる。なお、この種のＣＣＤ型
固体撮像素子については、例えば、テレビジョン学会技
術報告、１３巻、１１号、ｐｐ．６１−７２（１９８
９．２）、テレビジョン学会技術報告、１２巻、１３
号、ｐｐ．３１−３６（１９８８．２）において、さら
に、この種のＣＣＤ型固体撮像素子をもちいたカメラの
ディジタル信号処理装置についてはアイ・エス・エス・
シィ−・シィ−・ ダイジェスト オブ テクニカル
ペ−パ−ズ 第２５０頁から第２５１頁（１９９１）
（ＩＳＳＣＣＤＩＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ
ＰＡＰＥＲＳ ｐｐ．２５０−２５１（１９８７））
において論じられている。

【０００６】

【発明が解決しようとする課題】上記従来技術は、ＣＣ
Ｄ型固体撮像素子の駆動に使い勝手の改善や低消費電力
化の考慮がされておらず、撮像素子の使い勝手が悪く、
カメラの低消費電力化が困難である。さらに、撮像素子
内の出力回路の低消費電力化・低雑音化が難しいという
問題があった。すなわち、第１に、周辺回路の単一電源
化が進む中で、図１５に示したＣＣＤ型撮像素子の駆動
には表１に示す多値の電圧レベルを持つパルスと直流電
圧が必要でありこれらを発生するドライバ１６３とＤＣ
−ＤＣ変換器１６９をカメラシステムの中に設けなけれ
ばならなかった。これがＣＣＤ型撮像素子を扱いにくい
ものとする一因となっていた。さらに、信号処理回路の
ディジタル化によりカメラの無調整化が進む中で、ｓｕ
ｂ端子に印加される過剰電荷排出用の直流電圧を素子ご
とに調整しなければならない点も、ＣＣＤ型撮像素子を
扱いにくいものとする他の一因となっていた。また、第
２に、カメラの低消費電力化を目指し、タイミング発生
器１６２や信号処理装置１６７の電源電圧は現状の５Ｖ
から３．３Ｖ、さらには１．５Ｖと低電圧化が図られて
いる。しかし、高速転送が必要な水平ＣＣＤ３の駆動電
圧を下げることは困難である。従って、タイミング発生
器１６２の出力電圧をｈ１、ｈ２端子に印加して水平Ｃ
ＣＤ３を駆動することが困難となり、水平ＣＣＤを駆動
するためのドライバをカメラシステム内に設ける必要が
有った。このようにドライバ部を撮像素子外部に設ける
とドライバと撮像素子の配線容量や撮像素子のピン容量
等の寄生容量を駆動するための無効電力が発生し、カメ
ラの低消費電力化をはばむ一因となっていた。さらに、
上述した多値電圧を発生するＤＣ−ＤＣ変換１６９の電
力は下げることができず、これが、カメラの低消費電力
化をはばむ他の一因となっていた。さらに、第３に、タ
イミング発生器１６２の０〜５Ｖの出力電圧をｈ１、ｈ
２端子に印加し、水平ＣＣＤ３を駆動しているために、
水平ＣＣＤのチャネル電圧が高く、ｒｄ端子電圧が高く
なる。この結果、ｒｄ端子と等しい電圧に設定される出
力回路の電源電圧であるｏｄ端子電圧も高くなり、出力
回路で発生する消費電力が大きくなっていた。さらに、
電源電圧が高いために、チャネル長の短いトランジスタ
を用いることが困難であり雑音が大きいという問題も生
じていた。従って、本発明の第１の目的は、駆動が容易
で使い勝手の良いＣＣＤ型固体撮像素子を提供すること
にある。また、本発明の第２の目的は、カメラの低消費
電力化が可能なＣＣＤ型撮像素子を提供することにあ
る。さらに、本発明の別の目的は、出力回路の電源電圧
を下げ、低消費電力かつ低雑音のＣＣＤ型固体撮像素子
の出力回路を提供することにある。

【０００７】

【課題を解決するための手段】上記第１、第２の目的を
達成するための本発明のＣＣＤ型固体撮像素子は、例え
ば図１に示すように、外部から複数個のまたは単一のト
リガパルスと正、負の２電源の供給を得て、垂直ＣＣ
Ｄ、水平ＣＣＤ、リセットトランジスタ、および出力回
路をトリガパルスの入力により所定のパルス電圧および
直流電圧により駆動する電圧発生回路（１１〜１７）を
少なくとも内蔵することとする。あるいはさらに上記
正、負の２電源は、上記出力回路の電源電圧値と等しい
正電源値（ＶＤＤ）と、上記垂直ＣＣＤの転送パルスの
最低電圧値と等しい負電源値（Ｖｓｓ）を有することと
する。またあるいはその上に、上記電圧発生回路は、上
記出力回路の第１導電型のＭＯＳトランジスタと同一形
成による第１導電型のＭＯＳトランジスタと、上記光電
変換素子表面の第２導電型の第２の不純物層の形成とと
もにソースドレイン拡散層を形成する第２導電型のＭＯ
Ｓトランジスタとを相互に接続した相補型ＭＯＳトラン
ジスタの構成を備えることとする。ここで、上記電圧発
生回路は相補型ＭＯＳトランジスタの構成を備えること
とし、該電圧発生回路は、正電源とアース電源間または
アース電源と負電源間、または正電源と負電源間に第１
と第２の相補形ＭＯＳトランジスタの構成を備え、それ
ぞれの相補形ＭＯＳトランジスタのゲート相互を接続し
て入力点とし、それぞれの相補形ＭＯＳトランジスタの
ソースドレイン間の接続点を出力点とし、第１の相補形
ＭＯＳトランジスタの入力点にトリガパルスを入力し、
第１と第２の相補形ＭＯＳトランジスタの出、入力点を
相互に接続し、第２の相補形ＭＯＳトランジスタの出力
点をこれらの回路の出力点とするパルス発生回路の構成
を備えることとすれば、電圧発生回路を低電力化する上
で好ましい。ここで、正の入力トリガパルスにより上記
のパルス発生回路で負の出力パルスを発生させるため、
負電源供給のパルス発生回路の場合、該パルス発生回路
の入力点は、容量を介して外部パルス端子と、またクラ
ンプダイオードを介して負電源端子とそれぞれ接続され
るようにすればよい。上記電圧発生回路として垂直ＣＣ
Ｄ転送パルス発生回路の場合は、例えば図３に示すよう
に、アース電源と上記負電源間に上記のパルス発生回路
を有して、トリガパルスの入力により上記負電源値の出
力パルスを発生し、該出力パルスを垂直ＣＣＤに印加す
るようにすればよい。あるいは垂直ＣＣＤに上記負電源
値、正電源値、および低い電圧値の３値のパルスを印加
する垂直ＣＣＤ３値パルス発生回路については、例えば
図４に示すように、アース電源と負電源間、および正電
源とアース電源間に上記のパルス発生回路を有して、ト
リガパルスの入力によりそれぞれ上記負電源値の出力パ
ルスを発生する垂直ＣＣＤ転送パルス発生回路と、上記
正電源値の出力パルスを発生する垂直ＣＣＤ読み出しパ
ルス発生回路とを備えるとともに、両回路の出力を切り
替えるスイッチ回路を有してその出力を垂直ＣＣＤに印
加するようにすればよい。

【０００８】上記第２、第３の目的を達成するための電
圧発生回路として、水平ＣＣＤに印加する水平ＣＣＤ転
送パルス発生回路について、例えば図５に示すように、
アース電源と負電源間に上記のパルス発生回路を有する
とともに、その出力に電圧振幅制限手段を有して、トリ
ガパルスの入力により上記負電源値パルスより電圧振幅
を制限した負電圧パルスを発生させて水平ＣＣＤに印加
することとした。パルス電圧をリセットトランジスタの
ゲートに印加するリセットパルス発生回路については、
例えば図６に示すように、、上記正電源とアース電源間
に上記のパルス発生回路を有してトリガパルスの入力に
よりこれを電圧増幅してパルス電圧を発生し、これを上
記ゲートに印加するようにすればよい。出力電圧を下げ
て第３の目的を達成するため、リセット電圧発生回路に
ついては、例えば図７に示すように、正電源とアース電
源間に上記パルス発生回路を有するとともに、該パルス
電圧を昇圧して平滑する手段を備え、トリガパルスの入
力により該昇圧電圧をリセットトランジスタのドレイン
に印加することとする。

【０００９】ここで、上記のパルス電圧を昇圧する手段
としては、正電源とアース電源との間のパルス発生回路
の出力点に容量の一方の端子を接続し、該容量の他方の
端子と正電源との間をダイオード接続するとともに、該
他方の端子と出力端子をダイオード接続した構成を備え
るようにすればよい。

【００１０】また第１の目的を達成するために、過剰電
圧排出用として基板に電圧を印加するための基板電圧発
生回路については、正電源と負電源間に上記のパルス発
生回路を有するとともに、基板用直流電源を有し、上記
パルス発生回路の出力点と基板との間に容量を接続し、
かつ、該基板と上記基板用直流電源とをディプレッショ
ントランジスタから成るスイッチを介して接続する構成
を有するようにすればよい。ディプレッショントランジ
スタを用いることにより電圧降下を小さくでき、パルス
発生回路の出力点と基板との間を容量結合することによ
り、高速で高い電圧を基板に印加できる。ここで、基板
用直流電源としては、例えば図９に示すように正電源を
そのまま利用するか、または例えば図１３のように、正
電源の供給を得て基板に印加する直流電圧を発生する回
路と該直流電圧を調整する手段を備えて、調整された直
流電圧を基板への印加出力とするようにしてもよい。こ
の場合に基板に印加する直流電圧を発生する回路として
は、上記正電源電圧を昇圧した電圧から基板に印加する
直流電圧を降圧により発生させるものとし、また直流電
圧を調整する手段としては、電圧調整手段を備えたバイ
アス電圧発生回路の電圧をもとに上記降圧電圧を調整す
るようにすれば素子内部で基板電圧の調整ができ、使い
勝手がよくなる。垂直ＣＣＤに正電源電圧以上の読み出
し電圧を印加する垂直ＣＣＤ３値パルス発生回路につい
ては、例えば図１０のように、さきの垂直ＣＣＤ３値パ
ルス発生回路の正電源とアース電源間の第１と第２の相
補型ＭＯＳトランジスタから成るパルス発生回路に、該
パルス発生回路と同一の構成の第３と第４の相補型ＭＯ
Ｓトランジスタから成る構成を上記正電源とアース電源
間に付加し、さらに第３の相補型トランジスタのゲート
相互を接続した入力点を第２の相補型ＭＯＳトランジス
タの出力点に接続し、第４の相補型ＭＯＳトランジスタ
のソースドレイン間を接続した出力点を容量を介して垂
直ＣＣＤに結合する構成を付加すればよい。

【００１１】上記第３の目的を達成するための出力回路
としては、複数段の増幅器構成を有する場合において、
次段以降のドライバトランジスタの基板不純物濃度を初
段ドライバトランジスタの基板不純物濃度より低くする
こととする。

【００１２】上記第１、第２の目的を達成するための本
発明のＣＣＤ型固体撮像素子において、外部から単一の
トリガパルスと正、負の２電源の供給を得て動作する素
子では、例えば図１４のように上記単一の外部トリガパ
ルスを基本クロックとして該基本クロックから所望のタ
イミングの複数個のトリガパルスを発生し、該トリガパ
ルスにより内蔵の電圧発生回路を駆動するタイミング発
生器を内蔵するものとする。そして、内蔵のタイミング
発生器が上述の電圧発生回路にトリガパルスを与えるも
のとすればよい。

【００１３】

【作用】本発明で、外部からトリガパルスと正、負の２
電源の供給を得て、所定の電圧レベルのパルスや所定の
直流電圧を発生させる電圧発生回路をＣＣＤ型撮像素子
内に内蔵すれば、従来外部電源として多種の電圧レベル
の電源を要していたのに対して電源の種類数の低減をも
たらすことが可能になる。この場合に本発明では、上記
の２電源値や内蔵回路の形成に関して次のような点に着
眼した。すなわち、ＣＣＤ型撮像素子の駆動用として大
きな電流駆動能力を必要とされる電源電圧の中で、出力
回路の電源電圧は最高の正電圧値を有するものであり、
垂直ＣＣＤの転送パルスの最低電圧は最低の負電圧値を
有する。集積回路の昇圧回路は通常電流駆動能力が小さ
いから、このような最高の正電圧値や最低の負電圧値を
正、負の電源値とすることにより、かつ外部からトリガ
パルスを得ることにより、ＣＣＤを駆動するための所定
の電圧のパルスと直流電圧を低消費電力で発生させるこ
とが可能となる。さらに内蔵集積回路として消費電力を
低減するために、相補形ＭＯＳトランジスタで回路を構
成することが望ましいが、出力回路の第１導電型のＭＯ
Ｓトランジスタの形成とともに上記相補形ＭＯＳトラン
ジスタの第１導電型のＭＯＳトランジスタを形成し、光
電変換素子表面の第２導電型の第２の不純物層の形成と
ともに上記相補形ＭＯＳトランジスタの第２導電型のＭ
ＯＳトランジスタのソースドレイン拡散層を形成するこ
とにより、ＣＣＤ型撮像素子を形成するための製造工程
を何等変更することなく上記相補形ＭＯＳトランジスタ
を形成することが可能になる。このような着眼による電
源値や回路形成を採用することにより、垂直ＣＣＤ、水
平ＣＣＤ、リセットトランジスタおよび出力回路を所定
のパルス電圧および直流電圧で駆動する消費電力の少な
い電圧発生回路をＣＣＤ型固体撮像素子と一緒に形成す
るようにして具合よく内蔵することが可能になる。以上
のようなわけで、本発明によれば、素子外に図１６に示
したような、従来要したドライバ１６３を設ける必要が
なくなり、また、ＤＣ−ＤＣ変換器１６９は正、負の２
電圧を撮像素子に供給するだけでよいことになる。この
結果、ＣＣＤ型固体撮像素子の使い勝手がよくなる。ま
た、ＤＣ−ＤＣ変換器の供給する電圧値数が減ったこと
により、カメラの低消費電力化も可能になる。

【００１４】さらに、ＣＣＤ撮像素子内に外部電源によ
り基板に印加される直流電圧を発生する回路を設けると
ともに、この直流電圧を調整する手段を設け、素子内部
で電圧の調整を行うことにより、カメラシステムを作成
する際には調整が不要となる。この結果、ＣＣＤ型固体
撮像素子の使い勝手がよくなる。また、水平ＣＣＤ転送
パルス発生回路はタイミング発生器からのパルスをトリ
ガ−として所定の電圧レベルのパルスを図１５のｈ１、
ｈ２端子に印加する。この結果、タイミング発生器の電
源電圧が下がっても、素子外部にドライバを設ける必要
がない。したがって、ドライバにおける無効電力の発生
もなく、図１６におけるタイミング発生器１６２や信号
処理装置１６７の電源電圧を低減し、カメラの低消費電
力化を図れる。あるいは、水平バッファ回路の少なくと
も低電圧を負とすることにより、水平ＣＣＤ下のチャネ
ル電圧が低くなり、図１５におけるｒｄ端子電圧を下げ
られる。さらに、ｒｄ端子電圧をｏｄ端子電圧から昇圧
回路により発生させることにより、素子外部から供給さ
れる電源数を増加させることなくｏｄ端子電圧をｒｄ端
子電圧をより低くすることができる。通例、初段のドラ
イバトランジスタが飽和動作し出力回路が線形範囲で動
作するためには、ｏｄ端子電圧はｒｄ端子電圧より初段
のドライバトランジスタのしきい電圧を引いた値より高
い必要がある。したがって、ｏｄ端子電圧を下げるには
初段ドライバトランジスタのしきい電圧を高い値とすれ
ばよい。しかし、図１５で述べたような次段ドライバが
初段ドライバと同一の構造を持つ場合にはトランジスタ
のしきい電圧が高すぎると次段ドライバトランジスタが
十分に導通せず次段の動作が困難となる。そこで、本発
明では次段以降のドライバトランジスタの基板不純物濃
度を初段のドライバトランジスタの基板不純物濃度より
低くし、初段ドライバトランジスタのしきい電圧を高く
しｏｄ端子電圧を下げると共に、次段以降のドライバト
ランジスタのしきい電圧を低くし、線形動作範囲で次段
が動作するようにした。以上の結果、出力回路の電源で
あるｏｄ端子電圧を低くし、低消費電力化ができる。ま
た、電源電圧の低減により短チャネルトランジスタの使
用が可能となり低雑音化が図れる。

【００１５】

【実施例】第１の実施例 本発明の第１の実施例を図１から図９により説明する。
図１は第１の実施例の全体構成図、図２（ａ）は第１の
実施例の図１のＡ−Ａ’部の断面図、図２（ｂ）は図１
のＢ−Ｂ’部分の断面図、（ｃ）はＰチャネルトランジ
スタに対応する部分の断面図、図３は第１の実施例の垂
直ＣＣＤ転送パルス発生回路、図４は第１の実施例の垂
直ＣＣＤ３値パルス発生回路、図５は第１の実施例の水
平ＣＣＤ転送パルス発生回路、図６は第１の実施例のリ
セットパルス発生回路、図７は第１の実施例のリセット
ドレイン電圧発生回路、図８は第１の実施例の出力回路
負荷トランジスタのバイアス電圧発生回路、図９は第１
の実施例の基板電圧発生回路である。

【００１６】図１において１から１０は図１５と同様で
ある。但し、リセットトランジスタ５は水平ＣＣＤを構
成する第２層ポリシリコン電極下と同様のイオン打ち込
みのされたディプレッション型トランジスタからなる。
１１は図９に示す基板電圧発生回路、１２は図３に示す
垂直ＣＣＤ転送パルス発生回路、１３は図４に示す垂直
ＣＣＤ３値パルス発生回路、１４は図５に示す水平ＣＣ
Ｄ転送パルス発生回路、１５は図６に示すリセットパル
ス発生回路、１６は図７に示すリセット電圧発生路、１
７は図８に示す出力回路負荷トランジスタのバイアス電
圧発生回路である。Ｖ１、Ｖ２、Ｖ３、Ｖ４は垂直ＣＣ
Ｄ２の転送パルスのトリガ−入力端子、Ｖ１Ｒ、Ｖ３Ｒ
は垂直ＣＣＤ２の読み出しパルスのトリガ−入力端子、
Ｈ１、Ｈ２は水平ＣＣＤ３の転送パルスのトリガ−入力
端子、ＲＧはリセットパルスのトリガ−入力端子、ＳＵ
Ｂは電子シャッタ−パルスのトリガ−入力端子、ＷＥＬ
Ｌはウェル電圧入力端子、ＶＤＤは正電源電圧入力端
子、Ｖｓｓは負電源電圧入力端子、ＯＵＴは信号出力端
子である。タイミング発生器のトリガ−パルスと正、負
の２電源から所定の電圧を持つパルスと直流電圧が素子
内部で発生し図１５で述べたと同様の動作が行われる。

【００１７】通例、集積回路内で用いられる昇圧回路は
電流駆動能力が小さい。そこで、正電源は大きな電流駆
動能力を必要とされる最高電圧以上、負電源は大きな電
流駆動能力を必要とされる最低電圧以下とする必要があ
る。２次元ＣＣＤ型撮像素子の場合、大きな電流駆動能
力が必要とされるのは、垂直ＣＣＤ２と水平ＣＣＤ３の
転送パルスの高低電圧並びに出力回路の電源電圧であ
る。以上の結果、正電源電圧値は出力回路の電源電圧値
より高くすればよい。出力回路の電源には常時貫通電流
がながれているので、不用な消費電力を発生させないた
めに、本実施例では、正電源値は出力回路の電源電圧値
と等しくした。また、負電源値は垂直ＣＣＤの転送パル
スの最低電圧値より低くすれば良い。不用な降圧器を設
けなくても良いように、本実施例では、負電源値は垂直
ＣＣＤの転送パルスの最低電圧値と等しくした。すなわ
ち、本実施例では、正電源値は出力回路の電源電圧値と
等しく、負電源値は垂直ＣＣＤの転送パルスの最低電圧
値と等しくすることにより、タイミング発生器のトリガ
−パルスと正、負の２電源から所定の電圧を持つパルス
と直流電圧を素子内部で容易に発生することが可能とな
っている。１１から１７の内臓回路における消費電力を
低減するために相補型ＭＯＳトランジスタにより回路を
構成することが望ましい。本実施例では、このような相
補型のトランジスタをＣＣＤ型撮像素子を形成するため
の製造工程に何ら変更をすることなく実現している。図
２を用いこの点について説明する。同図（ａ）は図１の
Ａ−Ａ’部に対応する部分の断面図であり従来と同様で
ある。図中、２０はｎ型基板、２１はｐ型ウェル、２２
はスミア電荷等の不要電荷のＣＣＤｎ層２３への混入を
防ぐためのｐ型２重ウェル、２４はＣＣＤのポリシリコ
ン電極、２５はホトダイオ−ドｎ層２６から基板への過
剰電荷排出を低い電圧で行うためのｎウェル、２７は暗
電流を抑圧するためにホトダイオ−ド表面に設けられた
ｐ＋層、２８は遮光用第２層アルミである。また、同図
（ｂ）は図１のＢ−Ｂ’部のｎチャネルトランジスタの
断面図であり従来と同様である。図中、２０、２１、２
２、２４は図（ａ）と同様であり、２９は配線用の第１
層アルミ、３０はｎチャネルＭＯＳトランジスタのｎ型
ソ−スドレイン拡散層である。１１から１７の内臓回路
を実現するためのｎチャネルＭＯＳトランジスタは図
（ｂ）と同様の構造を持つ。図（ｃ）は１１から１７の
内臓回路を実現するため新たに設けたｐチャネルＭＯＳ
トランジスタの断面構造図を示す。２０、２４、２５、
２７は図（ａ）と同様で、２９は図（ｂ）と同様であ
る。なお、ｐ＋層２７と配線層２９とのコンタクトは従
来例におけるｐ型ウェル２１と配線層２９とのコンタク
トと同時に行われる。本実施例では、ｐチャネルトラン
ジスタのソ−スドレイン拡散層をホトダイオ−ド表面に
設けられたｐ＋層と兼用することにより、ＣＣＤ型撮像
素子を形成するための製造工程に何ら変更をすることな
く相補型のトランジスタを実現している。なお、ｐチャ
ネルトランジスタのしきい電圧を低くしたい場合にはｎ
型ウェル２５をｐチャネルトランジスタ下に設けなくて
も良い。また、水平ＣＣＤの第２層ポリシリコン電極下
に打ち込まれるチャネル電圧調整用の通例ボロンからな
るイオン打ち込みをポリシリコン電極２４の下に打ち込
んでも良い。逆に、しきい電圧を高くしたい場合にはホ
トダイオ−ドｎ層２６をトランジスタ下に設ければ良
い。さらに、ｎチャネルトランジスタのしきい電圧を小
さくしたい場合にはｐ型２重ウェル２２をｎチャネルト
ランジスタ下に設けなくても良い。また、本実施例のｐ
チャネルトランジスタを用いる際にはソ−スドレイン拡
散層２７がｎ型基板２０に対し順方向にバイアスされな
いようにｎ型基板に印加される電圧は正電源より高い電
圧としている。

【００１８】（１）垂直ＣＣＤ転送パルス発生回路 低電圧が負の垂直ＣＣＤの転送パルスを外部からの正の
トリガ−パルスにより発生させるにはレベルシフトを行
い電圧増幅することが必要である。図３に第１の実施例
の垂直ＣＣＤ転送パルス発生回路を示す。図中、３１は
結合容量、３２はクランプダイオ−ド、３３は第１の反
転回路を構成するｎチャネルＭＯＳトランジスタ、３４
は第１の反転回路を構成するｐチャネルＭＯＳトランジ
スタ、３５は第２の反転回路を構成するｎチャネルＭＯ
Ｓトランジスタ、３６は第２の反転回路を構成するｐチ
ャネルＭＯＳトランジスタである。外部からの正のパル
スはダイオ−ド３２により負電源Ｖｓｓにクランプされ
た入力点Ａに結合容量３１を介し電圧シフトして伝達さ
れる。ついで、第１の反転回路により電圧増幅された
後、第２の反転回路で電流増幅され垂直ＣＣＤ転送パル
スとなる。外部パルスの電圧振幅は垂直ＣＣＤ転送パル
スの電圧振幅より小さいため、第１の反転回路は外部パ
ルスの電圧が高いときに貫通電流が流れる。この貫通電
流を小さくし消費電力低減するためには第１の反転回路
の電流駆動能力は低くせざるをえず、大容量の垂直ＣＣ
Ｄ電極を駆動できない。そこで、本実施例では第２の反
転回路を設け、第１の反転回路には高い電流駆動能力が
なくても良いようにしている。すなわち、本実施例によ
れば、入力点が外部パルスと容量により結合し、かつ、
負電源にクランプされた第１の反転回路を設けることに
よりレベルシフトと電圧増幅を行い、第１の反転回路の
出力を入力とする第２の反転回路を設けることで消費電
力の低い垂直ＣＣＤ転送パルス発生器を実現している。
なお、ダイオ−ド３２は図２のｐ型ウェル２１内にｎ型
拡散層を設けることにより容易に実現できる。さらに、
クランプはダイオ−ド接続されたＭＯＳトランジスタで
行っても良い。

【００１９】（２）垂直ＣＣＤ３値パルス発生回路 本実施例では垂直ＣＣＤ転送パルスを発生する負電源回
路と読み出しパルスを発生する正電源回路を設け、この
２つの回路の出力をスイッチにより切り替えることによ
り垂直ＣＣＤ３値パルスを発生させる。図４に第１の実
施例の垂直ＣＣＤ３値パルス発生回路を示す。図中、４
１は結合容量、４２はクランプダイオ−ド、４３、３７
は第１の反転回路を構成するｎチャネルＭＯＳトランジ
スタ、４４、３８は第１の反転回路を構成するｐチャネ
ルＭＯＳトランジスタ、４５、３９は第２の反転回路を
構成するｎチャネルＭＯＳトランジスタ、４６、４０は
第２の反転回路を構成するｐチャネルＭＯＳトランジス
タで、４１から４６で構成される回路あるいは３７から
４０で構成される回路は図３と同様の回路である。ま
た、４７は垂直ＣＣＤ転送パルス発生回路と垂直ＣＣＤ
電極間のスイッチとなるｎチャネルＭＯＳトランジス
タ、４８は読み出しパルス発生回路と垂直ＣＣＤ電極間
のスイッチとなるｐチャネルＭＯＳトランジスタであ
る。なお、ｎチャネルＭＯＳトランジスタ４７のウェル
は第２の反転回路の出力に接続され基板効果によるしき
い電圧の増加を防いでいる。垂直ＣＣＤ２の読み出しパ
ルスのトリガ−入力端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が印
加されている時はノ−ドＢの電圧はＶＤＤ、ノ−ドＣの
電圧は０Ｖとなっている。この結果、ｎチャネルＭＯＳ
トランジスタ４７が導通し垂直ＣＣＤの転送パルスが垂
直ＣＣＤ電極に接続されたノ−ドＤに印加される。一
方、ゲ−ト接地されたｐチャネルＭＯＳトランジスタ４
８のソ−スドレインには０Ｖもしくは負電源電圧Ｖｓｓ
が印加されているので導通することはない。ついで、転
送パルスが０Ｖとなった状態でトリガ−入力端子Ｖ１
Ｒ、Ｖ３Ｒに高い電圧が掛ると、ノ−ドＢが０Ｖとなり
ｎチャネルＭＯＳトランジスタ４７が非導通となる。一
方、ノ−ドＣがＶＤＤとなりｐチャネルＭＯＳトランジ
スタ４８が導通し垂直ＣＣＤ電極に接続されたノ−ドＤ
にＶＤＤが印加される。以上述べたように、本実施例に
よれば垂直ＣＣＤ３値パルスを垂直ＣＣＤ転送パルスを
発生する負電源回路と読み出しパルスを発生する正電源
回路を設け、この２つの回路の出力をスイッチにより切
り替えることにより、各ＭＯＳトランジスタのソ−スド
レイン間電圧をＶＤＤもしくはＶｓｓと低い値としなが
ら３値パルスを発生することができる。

【００２０】（３）水平ＣＣＤ転送パルス発生回路 本実施例の水平ＣＣＤ転送パルスは出力回路のリセット
電圧と電源電圧を下げるためにその最低電圧を負として
いる。さらに、その最低電圧は無効な電圧領域を生じな
いようにチャネル電圧を低くするためのイオン打ち込み
がなされた水平ＣＣＤの第２層ポリシリコン電極下のピ
ンニング電圧より高い値とする。この結果、水平ＣＣＤ
転送パルス最低電圧は垂直ＣＣＤ転送パルスの最低電圧
より高い負の値となる。一方、その電圧振幅は消費電力
低減のため通例垂直ＣＣＤ転送パルスより小さい。そこ
で、本実施例では水平ＣＣＤの転送パルスを外部からの
正のトリガ−パルスをレベルシフトした後負電源回路の
電圧振幅を制限することにより発生させる。図５に第１
の実施例の水平ＣＣＤ転送パルス発生回路を示す。図
中、５１は結合容量、５２はクランプダイオ−ド、５３
は第１の反転回路を構成するｎチャネルＭＯＳトランジ
スタ、５４は第１の反転回路を構成するｐチャネルＭＯ
Ｓトランジスタ、５５は第２の反転回路を構成するｎチ
ャネルＭＯＳトランジスタ、５６は第２の反転回路を構
成するｐチャネルＭＯＳトランジスタで、５１から５６
で構成される回路は図３と同様の回路である。また、５
７は、パルスの負電圧を制限するためのｐチャネルＭＯ
Ｓトランジスタ、５８、５９はｐチャネルＭＯＳトラン
ジスタ５７のゲ−トにバイアス電圧を与えるｐチャネル
ＭＯＳトランジスタ、６０、６１、６２はバイアス電圧
発生回路を構成するｎチャネルＭＯＳトランジスタであ
る。なお、ｎチャネルＭＯＳトランジスタ６０、６１、
６２のウェルはそれぞれのソ−スに接続され各トランジ
スタのしきい電圧は等しくなっている。Ｈ１、Ｈ２端子
に印加されたトリガ−パルスにより発生したパルスは、
ｐチャネルＭＯＳトランジスタ５７により負電圧が制限
され、水平ＣＣＤ転送パルスとなる。第２の反転回路の
出力が０Ｖの時ノ−ドＥはバイアス電圧発生回路のバイ
アス電圧からｐチャネルＭＯＳトランジスタ５９のしき
い電圧だけ高い値となっている。第２の反転回路の出力
がＶｓｓとなるとトランジスタ５７のドレインもしくは
ソ−スとゲ−ト間の容量結合により、ノ−ドＥの電圧は
低くなる。この後、ノ−ドＥの電圧がある電圧以下にな
るとトランジスタ５８が導通し、ノ−ドＥはバイアス電
圧発生回路のバイアス電圧よりｐチャネルＭＯＳトラン
ジスタ５８のしきい電圧だけ低い値にクランプされる。
この結果、第２の反転回路の出力はノ−ドＥよりｐチャ
ネルＭＯＳトランジスタ５７のしきい電圧だけ高い値、
すなわち、バイアス電圧発生回路のバイアス電圧と等し
い値に制限される。本実施例によれば水平ＣＣＤの転送
パルスを外部からの正のトリガ−パルスをレベルシフト
した後負電源回路の電圧振幅を制限することにより発生
させる事ができる。

【００２１】なお、パルスの高電圧を制限するにはトラ
ンジスタ５７から５９をｎチャネルＭＯＳトランジスタ
とし所望のバイアス電圧を与えれば良い。また、パルス
の電圧を制限するために電源電圧に電圧リミッタ−を掛
けても良い。

【００２２】（４）リセットパルス発生回路 本実施例ではアウトプットゲ−トの直流バイアス電圧は
水平ＣＣＤ転送パルスの高電圧である０Ｖとする。ま
た、リセットトランジスタ５はアウトプットゲ−トを構
成する第２層ポリシリコン電極下と同様のディプレッシ
ョン型トランジスタからなる。この結果、浮遊拡散層か
らの信号電荷の漏れを防ぐためにはリセットパルスの低
電圧は０Ｖ以下であれば良い。そこで、本実施例では正
電源と０Ｖを２電源とする回路によりリセットパルスを
発生させている。図６に第１の実施例のリセットパルス
発生回路を示す。図中、６３は第１の反転回路を構成す
るｎチャネルＭＯＳトランジスタ、６４は第１の反転回
路を構成するｐチャネルＭＯＳトランジスタ、６５は第
２の反転回路を構成するｎチャネルＭＯＳトランジス
タ、６６は第２の反転回路を構成するｐチャネルＭＯＳ
トランジスタで、６３から６６で構成される回路は図３
と同様の回路である。本実施例によればリセットパルス
は外部からの正のトリガ−パルスを電圧増幅することに
より発生させる事ができる。

【００２３】（５）リセット電圧発生回路 本実施例では出力回路の電源電圧を下げるためにリセッ
ト電圧を出力回路の電源電圧と別にし、リセット電圧を
出力回路の電源電圧から昇圧により発生させる。

【００２４】図７に第１の実施例のリセット電圧発生回
路を示す。図中、６３から６６は図６と同様であり、７
１はチャ−ジポンプ用容量、７２、７３はダイオ−ド接
続されたｎチャネルＭＯＳトランジスタである。なお、
ｎチャネルＭＯＳトランジスタ７２のウェルは電源ＶＤ
Ｄに接続され基板効果によるしきい電圧の上昇を防いで
いる。トリガパルスによるチャ−ジポンプにより、正電
源電圧ＶＤＤからｎチャネルＭＯＳトランジスタのしき
い電圧だけ降下した直流電圧の約２倍がリセット電圧と
なる。本実施例によれば出力回路の電源電圧よりリセッ
ト電圧を昇圧により発生させることにより、何ら外部か
ら供給される電源数を増加させることなく出力回路の電
源電圧をリセット電圧より低い電圧にすることができ
る。なお、高いリセット電圧を得るためにしきい電圧の
低いｎチャネルＭＯＳトランジスタが必要なときには図
２（ｂ）の構造で２重ｐウェルを設けない構造のトラン
ジスタを用いれば良い。

【００２５】 （６）負荷トランジスタバイアス電圧発生回路 図８に負荷トランジスタバイアス電圧発生回路を示す。
図中、８１、８２、８３はバイアス電圧発生回路を構成
するｎチャネルＭＯＳトランジスタである。なお、ｎチ
ャネルＭＯＳトランジスタ８１、８２、８３のウェルは
それぞれのソ−スに接続され各トランジスタのしきい電
圧は等しくなっている。電源電圧はダイオ−ド接続され
たトランジスタにより１／３に分圧され負荷のバイアス
電圧となる。なお、バイアス電圧は必要に応じ自由に設
定できることは言うまでもない。 （７）基板電圧発生回路 ｎ型基板２０には常時は過剰電圧排出用の直流電圧を印
加し、電子シャッタ動作時には高い正電圧を印加する必
要がある。本実施例ではこの高い電圧を外部のトリガ−
パルスより電圧増幅したパルスを容量結合により基板に
印加し発生させている。図９に第１の実施例の基板電圧
発生回路を示す。図中、９１は結合容量、９２はクラン
プダイオ−ド、９３は第１の反転回路を構成するｎチャ
ネルＭＯＳトランジスタ、９４は第１の反転回路を構成
するｐチャネルＭＯＳトランジスタ、９５は第２の反転
回路を構成するｎチャネルＭＯＳトランジスタ、９６は
第２の反転回路を構成するｐチャネルＭＯＳトランジス
タで、９１から９６で構成される回路は図３と同様の回
路である。また、９７は第２の反転回路と基板間の結合
容量、９９は基板容量、９８は基板に印加される直流電
圧ＶＤＤと基板間のスイッチである。なお、スイッチ９
８はＣＣＤを構成していると同様のｎチャネルディプレ
ッションＭＯＳトランジスタからなる。ＳＵＢ端子に印
加される電圧が低いときにはノ−ドＦの電圧はＶＤＤと
なり、スイッチ９８が導通し基板電圧はＶＤＤとなる。
一方、ノ−ドＧはＶｓｓとなっている。ＳＵＢ端子に印
加される電圧が高くなると、まず、ノ−ドＦがＶｓｓと
なりスイッチ９８が閉じる。この後、ノ−ドＧがＶｓｓ
からＶＤＤとなり、基板電圧は（ＶＤＤ−Ｖｓｓ）の電
圧を容量９７と基板容量９９で容量分割した値だけ上昇
する。本実施例では以上述べたように容量結合により昇
圧を行うことにより高速で基板に高い電圧を印加でき
る。また、スイッチとしてＣＣＤを構成しているｎチャ
ネルディプレッションＭＯＳトランジスタを用いること
により電圧降下なくＶＤＤを基板に印加し、かつ、昇圧
が可能となっている。なお、シャッタ−パルスの振幅を
大きくするために結合容量を大きくしたいときには結合
容量を素子外部に設けても良い。また、シャッタ−パル
スの振幅を大きくする必要のないときは低電圧側電源Ｖ
ｓｓを０Ｖとしても良い。さらに、スイッチ９８が非導
通となったときゲ−トドレイン間にかかる高電圧が問題
となるときには図中Ｈ部に図５で述べたと同様の電圧リ
ミッタを設ければ良い。これによりスイッチ９８のゲ−
トにかかる低電圧はソ−ス電圧がＶＤＤのときスイッチ
が非導通となる最低電圧とすることができ、ゲ−トドレ
イン間電圧の低減が可能となる。

【００２６】以上の本実施例によれば、単一レベルの外
部パルスと正、負の２電源により駆動でき、使い勝手が
良く、カメラの低消費電力化を可能とする２次元ＣＣＤ
型固体撮像素子を提供できる。また、外部パルスから負
値の水平ＣＣＤ駆動パルスを発生させる回路、出力回路
の電源電圧からリセット電圧を発生する昇圧回路を内蔵
することにより出力回路の電源電圧を低くでき、低消費
電力かつ低雑音の出力回路を実現できる。

【００２７】第２の実施例 第１の実施例の垂直ＣＣＤ３値パルス発生回路では読み
出しパルスの電圧がＶＤＤであり電圧値が不足する場合
がある。本実施例は正電源電圧ＶＤＤを垂直ＣＣＤの駆
動電極に印加後さらに容量結合により昇圧を行うことに
より正電源電圧以上の読み出し電圧を実現したものであ
る。図１０に第２の実施例の垂直ＣＣＤ３値パルス発生
回路を示す。図中、４１から４７、４８、３７から４０
は図４と同様である。１０４は第３の反転回路を構成す
るｎチャネルＭＯＳトランジスタ、１０５は第３の反転
回路を構成するｐチャネルＭＯＳトランジスタ、１０６
は第４の反転回路を構成するｎチャネルＭＯＳトランジ
スタ、１０７は第４の反転回路を構成するｐチャネルＭ
ＯＳトランジスタ、１０３は昇圧の為のダイオ−ド接続
されたｎチャネルＭＯＳトランジスタ、１０２は昇圧パ
ルスを伝達するためのゲ−ト接地されたｐチャネルＭＯ
Ｓトランジスタ、１０１は第４の反転回路と垂直ＣＣＤ
電極との結合容量である。垂直ＣＣＤの読み出しパルス
のトリガ−入力端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が掛って
いるときはノ−ドＢの電圧はＶＤＤ、ノ−ドＣ、Ｉの電
圧は０Ｖとなっている。この結果、ｎチャネルＭＯＳト
ランジスタ４７が導通し垂直ＣＣＤの転送パルスが垂直
ＣＣＤ電極に接続されたノ−ドＤに印加される。一方、
ゲ−ト接地されたｐチャネルＭＯＳトランジスタ４８の
ソ−スドレインには０Ｖもしくは負電源電圧Ｖｓｓが印
加されているので導通することはない。さらに、ｐチャ
ネルＭＯＳトランジスタ１０２のドレインも０Ｖであり
導通することはなく、そのソ−スはフロ−ティングとな
り、結合容量１０１は転送パルスの負荷となることはな
い。ついで、転送パルスが０Ｖとなった状態でトリガ−
入力端子Ｖ１Ｒ、Ｖ３Ｒに高い電圧が印加されると、ノ
−ドＢが０ＶとなりｎチャネルＭＯＳトランジスタ４７
が非導通となる。一方、ノ−ドＣがＶＤＤとなりｐチャ
ネルＭＯＳトランジスタ４８が導通し垂直ＣＣＤ電極に
接続されたノ−ドＤはＶＤＤからトランジスタ１０３の
しきい電圧分だけ降下した電圧が印加される。この後、
ノ−ドＩが０ＶからＶＤＤとなり、ｐチャネルＭＯＳト
ランジスタ１０２が導通し、この電圧変化により結合容
量１０１を介しノ−ドＤの電圧がさらに上昇する。以上
述べたように、本実施例によれば正電源電圧ＶＤＤを垂
直ＣＣＤの駆動電極に印加後さらに容量結合により昇圧
を行うことにより正電源電圧以上の読み出し電圧を実現
できる。なお、読み出しパルスの振幅を大きくするため
に結合容量を大きくしたいときには結合容量を素子外部
に設けても良い。

【００２８】第３の実施例 通例、初段のドライバトランジスタが飽和動作し出力回
路が線形範囲で動作するためには、出力回路電源電圧は
リセット電圧より初段のドライバトランジスタのしきい
電圧引いた値より高い必要がある。従って、出力回路電
源電圧を下げるには初段ドライバトランジスタ６のしき
い電圧を大きな値とすれば良い。しかし、図１５で述べ
たような次段ドライバ９が初段ドライバ６と同一の構造
を持つ従来例の場合にはトランジスタのしきい電圧が高
すぎると次段ドライバトランジスタが十分に導通せず次
段の動作が困難となる。そこで、本実施例では次段以降
のドライバトランジスタの基板不純物濃度を初段のドラ
イバトランジスタの基板不純物濃度より低くし、次段以
降のドライバトランジスタのしきい電圧を低くし、線形
動作範囲で次段が動作するようにした。図１１に第３の
実施例の出力回路構成図を示す。図中、１１１、１１２
は初段ソ−スフォロワ−を構成するドライバトランジス
タ、負荷トランジスタ、１１３、１１４は次段ソ−スフ
ォロワ−を構成するドライバトランジスタ、負荷トラン
ジスタ、１１５、１１６は終段ソ−スフォロワ−を構成
するドライバトランジスタ、負荷トランジスタ、１１７
は図８で述べた負荷トランジスタのバイアス電圧発生回
路、１１９は図２（ｂ）で述べた光電変換部と同様のｎ
型基板２０上に形成されたｐウェル２１と２重ｐウェル
２２の形成領域、１１８はｐウェル２１と同じ深さを持
ちやや濃度の高い第３のｐウェルの形成領域である。２
重ｐウェル層はスミア抑圧のため高濃度に設定されてい
る。初段ソ−スフォロワ−の出力電圧は初段ドライバト
ランジスタ１１１の大きなしきい電圧による電圧降下に
より低い電圧となる。一方、次段及び終段のドライバト
ランジスタ１１３、１１５のしきい電圧は０Ｖに近い小
さな値で、しきい電圧による電圧降下は少なく各段の入
力電圧と出力電圧はほぼ等しく、次段及び終段の動作が
困難となることはない。本実施例によれば次段以降のド
ライバトランジスタ１１３、１１５の基板不純物濃度を
初段のドライバトランジスタ１１１の基板不純物濃度よ
り低くすることにより、次段以降の動作範囲を困難にす
ることなく初段における高いしきい電圧による大きな電
圧降下を実現し、電源電圧を低め、低消費電力、かつ、
低雑音の出力回路を実現できる。なお、本実施例では出
力回路の周波数特性改善を目的としてソ−スフォロワ−
が３段構成の場合を述べたが、段数は２段以上であれば
本発明の効果は同様にえられる。また、電子シャッタ−
時の誤動作を防ぐため第３のｐウェル１１８をｐウェル
２１と同じ深さでやや高濃度としたが、誤動作が問題と
ならないときは、第３のｐウェル１１８をｐウェル２１
と同一構造にすれば良い。さらに、負荷トランジスタ１
１２、１１４、１１６は１１９と同一構造のウェル内に
形成しても良い。また、ドライバトランジスタ１１３、
１１５を分離されたウェル内に形成し、そのウェルを各
ソ−スフォロワ−の出力に接続し基板効果をなくすこと
により、各トランジスタのしきい電圧をさらに０Ｖに近
づけることができる。

【００２９】第４の実施例 第１の実施例では基板にかかる過剰電圧排出用の直流電
圧は正電源ＶＤＤとした。しかし、従来例で説明したよ
うにこの直流電圧は素子ごとにばらつき調整が必要であ
る。そこで、本実施例においては、ＶＤＤより昇圧した
電圧から基板にかかる直流電圧を降圧により発生させ、
この降圧器に電圧を調整する手段を付加したものであ
る。本発明の第４の実施例を図１２から図１３により説
明する。図１２は第４の実施例の全体構成図、図１３は
第４の実施例の基板電圧発生回路である。図１２におい
て１から１０、１２から１７は図１と同様である。１２
１は図１３に示す基板電圧発生回路である。また、Ｖ
１、Ｖ２、Ｖ３、Ｖ４、Ｖ１Ｒ、Ｖ３Ｒ、Ｈ１、Ｈ２、
ＲＧ、ＳＵＢ、ＷＥＬＬ、ＶＤＤ、Ｖｓｓ、ＯＵＴも図
１と同様である。タイミング発生器のトリガ−パルスと
正、負の２電源から所定の電圧を持つパルスと直流電圧
が素子内部で発生し図１７で述べたと同様の動作が行わ
れる。図１３で、９１から９９は図９と同様、１３９は
図７と同様の直流昇圧回路、１３１から１３４はバイア
ス電圧を発生するためのｎチャネルＭＯＳトランジス
タ、１３５はバイアス電圧を調整するためのフュ−ズ、
１３７は昇圧した電圧をバイアス電圧に応じ降下させ直
流の基板電圧を発生させるＣＣＤを構成していると同様
のｎチャネルディプレッションＭＯＳトランジスタ、１
３８はトランジスタ１３７にわずかなバイアス電流を流
すための負荷トランジスタ、１３６は負荷トランジスタ
１３８にバイアス電圧を供給する図８と同様の回路であ
る。昇圧回路１３９の出力電圧は１３１から１３４によ
り発生したバイアス電圧よりｎチャネルディプレッショ
ンＭＯＳトランジスタ１３７のしきい電圧の絶対値だけ
高い電圧に降下され基板直流電圧となる。負荷１３８よ
り供給されるバイアス電流は基板に高い電圧が発生した
際の誤動作を防いでいる。さらに、電圧降下をｎチャネ
ルディプレッションＭＯＳトランジスタで行うことによ
り電源電圧ＶＤＤ以下のバイアス電圧を与えてもＶＤＤ
以上の基板電圧を発生することが可能となっている。ま
た、スイッチ９８はＶＤＤ以上の電圧を伝達するためそ
のウェルを基板電圧発生回路の出力に接続し基板効果に
よるしきい電圧上昇を防いでいる。本回路の他の動作は
図９と同様である。基板電圧の調整は必要に応じフュ−
ズ１３５を切断することにより可能となっている。フュ
−ズを切断することにより、ノ−ドＪの電圧が上昇し基
板電圧は高くなる。本実施例によればＶＤＤより昇圧し
た電圧から基板にかかる直流電圧を降圧により発生さ
せ、この降圧器に電圧を調整する手段を付加することに
より、素子内部で基板電圧調整ができ、ＣＣＤ型撮像素
子の使い勝手が良くなる。

【００３０】第５の実施例 第１の実施例では各端子に外部からトリガ−パルスを印
加しなければならず、カメラシステムを構築するにはタ
イミング発生器と２次元ＣＣＤ型素子の配線を行わなけ
ればならない。本実施例はこのような煩雑さを回避する
ためタイミング発生器も内蔵した例である。図１４に第
５の実施例の構成図を示す。図中、１から１７は図１と
同様で、１４１はタイミング発生器１４２の電源を外部
の正電源ＶＤＤから発生させる降圧回路である。外部の
基本クロックから各パルスのタイミングパルスがタイミ
ング発生器１４２により発生し、図１と同様にこのパル
スと正、負の電源から所定の電圧レベルのパルスと直流
電圧が発生し、図１と同様の動作が行われる。本実施例
によれば、単一の外部パルスと正、負の２電源とア−ス
により駆動でき、使い勝手の良い２次元ＣＣＤ型固体撮
像素子を提供できる。

【００３１】以上の実施例では、インタ−ラインＣＣＤ
型撮像素子の例を述べたが、本発明は、ＣＣＤ型撮像素
子の具体的構成に依らず、フレ−ムインタ−ライン型、
フレ−ムトランスファ−型、チャ−ジスィ−プ型等のＣ
ＣＤ型撮像素子でも同様に実施できる。また、本発明
は、垂直ＣＣＤ並びに水平ＣＣＤの具体的構成に依らず
例えば、水平ＣＣＤが２本並列に設けられたＣＣＤ型撮
像素子でも同様の効果がある。以上の結果、第１の実施
例については表２で示す駆動条件で駆動がなされ、図１
７に示す構成によりカメラシステムの中で用いられる。
また第５の実施例については表３で示す駆動条件で駆動
がなされ、図１８に示す構成によりカメラシステムの中
で用いられる。何れも従来の表１に示されたものより電
源電圧の種類が非常に少なくなっていることがわかる。

【００３２】

【表２】

【００３３】

【表３】

【００３４】

【発明の効果】本発明によれば、ＣＣＤ型撮像素子で、
外部のドライバが不用となり、外部のＤＣ−ＤＣ変換器
の供給する電源数も減り、かつ、カメラシステムを作成
する際に基板に印加する直流電圧を調整する必要がない
ので使い勝手が良くなる。さらに、ＤＣ−ＤＣ変換器か
ら供給する電源数が減り、タイミング発生器の電源電圧
を下げても素子外部に水平ＣＣＤを駆動するためのドラ
イバを素子外部に設ける必要がないので、カメラの低消
費電力化を図れる。また、出力回路のリセット電圧を下
げ、さらに、リセット電圧より出力回路の電源電圧を下
げることができるので、出力回路の消費電力と低雑音化
を図れる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の全体構成を示す図であ
る。

【図２】図１のＡ−Ａ’、Ｂ−Ｂ’に対応する部分並び
にｐチャネルＭＯＳトランジスタの断面構造を示す図で
ある。

【図３】図１の垂直ＣＣＤ転送パルス発生回路を示す回
路図である。

【図４】図１の垂直ＣＣＤ３値パルス発生回路を示す回
路図である。

【図５】図１の水平ＣＣＤ転送パルス発生回路を示す回
路図である。

【図６】図１のリセットパルス発生回路を示す回路図で
ある。

【図７】図１のリセット電圧発生回路を示す回路図であ
る。

【図８】図１の出力回路負荷トランジスタのバイアス電
圧発生回路を示す回路図である。

【図９】図１の基板電圧発生回路を示す回路図である。

【図１０】本発明の第２の実施例の垂直ＣＣＤ３値パル
ス発生回路を示す回路図である。

【図１１】本発明の第３の実施例の出力回路構成を示す
図である。

【図１２】本発明の第４の実施例の全体構成を示す図で
ある。

【図１３】図１２の基板電圧発生回路を示す図である。

【図１４】本発明の第５の実施例の全体構成を示す図で
ある。

【図１５】従来のＣＣＤ型固体撮像素子の全体構成を示
す図である。

【図１６】従来のＣＣＤカメラブロック図である。

【図１７】第１の実施例のＣＣＤ型固体撮像素子のＣＣ
Ｄカメラブロック図である。

【図１８】第５の実施例のＣＣＤ型固体撮像素子のＣＣ
Ｄカメラブロック図である。

【符号の説明】

１…ホトダイオ−ド、 ２…垂直ＣＣＤ、 ３
…水平ＣＣＤ、 ４…アウトプットゲ−ト、 ５…リセットゲ−ト、 ６、１１１…初段ソ−スフォロワ−ドライバトランジス
タ、 ８、１１２…初段ソ−スフォロワ−負荷トランジスタ、 ９、１１３…次段ソ−スフォロワ−ドライバトランジス
タ、 １０、１１４…次段ソ−スフォロワ−負荷トランジス
タ、 １１、１２１…基板電圧発生回路、 １２…垂直ＣＣ
Ｄ転送パルス発生回路、 １３…垂直ＣＣＤ３値パルス発生回路、１４…水平転送
パルス発生回路、 １５…リセットパルス発生回路、 １６…リセット
電圧発生回路、 １７…負荷ゲ−トバイアス発生回路、 ２０…ｎ型基
板、 ２１…ｐ型ウェル、 ２２…ｐ型２重ウェル、
２３…垂直ＣＣＤｎ層、 ２４…ポリシリコン電極、 ２５…ｎウェル、 ２６
…ホトダイオ−ドｎ層、 ２７…表面ｐ＋層、 ２８…遮光用第２層アル
ミ、 ２９…配線用第１層アルミ、３０…ｎ型拡散層、 ３１、４１、５１、７１、９１、９７、１０１…結合容
量、 ３２、４２、５２、９２…クランプダイオ−ド、 ３３、４３、３７、５３、６３、９３…第１反転回路ｎ
チャネルトランジスタ、 ３４、４４、３８、５４、６４、９４…第１反転回路ｐ
チャネルトランジスタ、 ３５、４５、３９、５５、６５、９５…第２反転回路ｎ
チャネルトランジスタ、 ３６、４６、４０、５６、６６、９６…第２反転回路ｐ
チャネルトランジスタ、 ４７…ｎチャネルトランジスタスイッチ、 ４８、１０２…ｐチャネルトランジスタスイッチ、 ５７…ｐチャネルトランジスタ電圧リミッタ、 ５８、５９…電圧リミット用ｐチャネルトランジスタ、 ６０、６１、６２、８１、８２、８３、１３１、１３
２、１３３、１３４…バイアス電圧発生回路ｎチャネル
トランジスタ、 ７２、７３、１０３…昇圧回路ｎチャネルトランジス
タ、 ９８…ｎチャネルディプレッショントランジスタスイッ
チ、 ９９…基板容量、 １０４…第３反転回路ｎチャネルトランジスタ、 １０５…第３反転回路ｐチャネルトランジスタ、 １０６…第４反転回路ｎチャネルトランジスタ、 １０７…第４反転回路ｐチャネルトランジスタ、 １１５…終段ソ−スフォロワ−ドライバトランジスタ、 １１６…終段ソ−スフォロワ−負荷トランジスタ、 １１７、１３６…バイアス電圧発生回路、 １１８
…第３ｐウェル、 １１９…ｐウェル２１とｐ型２重ウェル２２の形成領
域、１３５…フュ−ズ、 １３７…ｎチャネルディプレッショントランジスタ電圧
リミッタ、 １３８…負荷ｎチャネルトランジスタ、 １３９
…昇圧回路、 １４１…降圧回路、 １４２…タイミング発生
回路、 Ｖ１、Ｖ２、Ｖ３、Ｖ４…垂直ＣＣＤ転送トリガ−パル
ス入力端子、 Ｖ１Ｒ、Ｖ３Ｒ…垂直ＣＣＤ読み出しトリガ−パルス入
力端子、 Ｈ１、Ｈ２…水平ＣＣＤ転送トリガ−パルス入力端子、 ＲＧ…リセットトリガ−パルス入力端子、 ＳＵＢ…電子シャッタトリガ−パルス入力端子、 ＶＤ
Ｄ…正電源入力端子、 Ｖｓｓ…負電源入力端子、 ＯＵＴ…信号出力端
子、 ＷＥＬＬ…ウェル電圧入力端子、 １６１、１７１、１８１…ＣＣＤ型撮像素子、 １６２…タイミング発生器、 １６３…ドライバ、 １６４…相関二重サンプリング回路、 １６５…自動利得制御回路、 １６６…Ａ／Ｄ変換器、 １６７…ディジタル信号処理回路、 １６８…Ｄ／Ａ変換器、 １６９…ＤＣ−ＤＣ変換器、 １７０…カメラのバッテリー。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 秀行 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 佐藤 朗 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

Claims (19)

【特許請求の範囲】
1. 【請求項１】２次元状の光を電気信号に変換する光電変
   換素子群と、該光電変換素子で発生した光信号電荷を順
   次転送する垂直ＣＣＤならびに水平ＣＣＤと、該水平Ｃ
   ＣＤから信号電荷の送られてくる浮遊拡散層をリセット
   するためのリセットトランジスタと、上記水平ＣＣＤか
   らの光信号電荷を検知増幅する出力回路としてＭＯＳト
   ランジスタから成る回路構成を有するＣＣＤ型固体撮像
   素子において、 外部から複数個のまたは単一のトリガパルスと正、負の
   ２電源の供給を得て、上記垂直ＣＣＤ、水平ＣＣＤ、リ
   セットトランジスタ、および出力回路を上記トリガパル
   スの入力により所定のパルス電圧および直流電圧により
   駆動する電圧発生回路を少なくとも内蔵することを特徴
   とするＣＣＤ型固体撮像素子。
2. 【請求項２】２次元状の光を電気信号に変換する光電変
   換素子群と、該光電変換素子で発生した光信号電荷を順
   次転送する垂直ＣＣＤならびに水平ＣＣＤと、該水平Ｃ
   ＣＤから信号電荷の送られてくる浮遊拡散層をリセット
   するためのリセットトランジスタと、上記水平ＣＣＤか
   らの光信号電荷を検知増幅する出力回路としてＭＯＳト
   ランジスタから成る回路構成を有するＣＣＤ型固体撮像
   素子において、 外部から複数個のまたは単一のトリガパルスと正、負の
   ２電源の供給を得て、上記垂直ＣＣＤ、水平ＣＣＤ、リ
   セットトランジスタ、および出力回路を上記トリガパル
   スの入力により所定のパルス電圧および直流電圧により
   駆動する電圧発生回路を少なくとも内蔵することとし、 上記正、負の２電源は、上記出力回路の電源電圧値と等
   しい正電源値と、上記垂直ＣＣＤの転送パルスの最低電
   圧値と等しい負電源値を有することを特徴とするＣＣＤ
   型固体撮像素子。
3. 【請求項３】第１導電型の半導体基板上の第２導電型の
   第１の不純物層内に表面に第２導電型の第２の不純物層
   を設けた２次元状の光を電気信号に変換する光電変換素
   子群と、該光電変換素子で発生した光信号電荷を順次転
   送する垂直ＣＣＤならびに水平ＣＣＤと、該水平ＣＣＤ
   から信号電荷の送られてくる浮遊拡散層をリセットする
   ためのリセットトランジスタと、上記水平ＣＣＤからの
   光信号電荷を検知増幅する出力回路として第１導電型の
   ＭＯＳトランジスタから成る回路構成を有するＣＣＤ型
   固体撮像素子において、 外部から複数個のまたは単一のトリガパルスと正、負の
   ２電源の供給を得て、上記垂直ＣＣＤ、水平ＣＣＤ、リ
   セットトランジスタ、および出力回路を上記トリガパル
   スの入力により所定のパルス電圧および直流電圧により
   駆動する電圧発生回路を少なくとも内蔵することとし、 上記正、負の２電源は、上記出力回路の電源電圧値と等
   しい正電源値と、上記垂直ＣＣＤの転送パルスの最低電
   圧値と等しい負電源値を有し、 上記電圧発生回路は、上記出力回路の第１導電型のＭＯ
   Ｓトランジスタと同一形成による第１導電型のＭＯＳト
   ランジスタと、上記光電変換素子表面の第２導電型の第
   ２の不純物層の形成とともにソースドレイン拡散層を形
   成する第２導電型のＭＯＳトランジスタとを相互に接続
   した相補型ＭＯＳトランジスタの構成を備えることを特
   徴とするＣＣＤ型固体撮像素子。
4. 【請求項４】上記電圧発生回路は相補型ＭＯＳトランジ
   スタの構成を有する電圧発生回路を備え、該電圧発生回
   路は、正電源とアース電源間またはアース電源と負電源
   間、または正電源と負電源間に第１と第２の相補形ＭＯ
   Ｓトランジスタの構成を備え、それぞれの相補形ＭＯＳ
   トランジスタのゲート相互を接続して入力点とし、それ
   ぞれの相補形ＭＯＳトランジスタのソースドレイン間の
   接続点を出力点とし、第１の相補形ＭＯＳトランジスタ
   の入力点にトリガパルスを入力し、第１と第２の相補形
   ＭＯＳトランジスタの出、入力点を相互に接続し、第２
   の相補形ＭＯＳトランジスタの出力点をこれらの回路の
   出力点とするパルス発生回路の構成を備えることを特徴
   とする請求項１乃至請求項３の何れかに記載のＣＣＤ型
   固体撮像素子。
5. 【請求項５】請求項４において、アース電源と負電源
   間、または正電源と負電源間に備えるパルス発生回路
   は、該パルス発生回路の入力点がさらに、容量を介して
   外部パルス端子と、またクランプダイオードを介して負
   電源端子とそれぞれ接続されるものであることを特徴と
   するＣＣＤ型固体撮像素子。
6. 【請求項６】上記電圧発生回路は、アース電源と上記負
   電源間に請求項４または請求項５記載のパルス発生回路
   を有して、トリガパルスの入力により上記負電源値の出
   力パルスを発生し、該出力パルスを垂直ＣＣＤに印加す
   る垂直ＣＣＤ転送パルス発生回路を含むことを特徴とす
   る請求項４または請求項５記載のＣＣＤ型固体撮像素
   子。
7. 【請求項７】上記電圧発生回路は、アース電源と上記負
   電源間、および上記正電源とアース電源間にそれぞれ請
   求項５および請求項４記載のパルス発生回路を有して、
   トリガパルスの入力によりそれぞれ上記負電源値の出力
   パルスを発生する垂直ＣＣＤ転送パルス発生回路と、上
   記正電源値の出力パルスを発生する垂直ＣＣＤ読み出し
   パルス発生回路とを備えるとともに、両回路の出力を切
   り替えるスイッチ回路を有して垂直ＣＣＤに上記負電源
   値、正電源値、および低い電圧値の３値のパルスを印加
   する垂直ＣＣＤ３値パルス発生回路を含むことを特徴と
   する請求項４乃至請求項６の何れかに記載のＣＣＤ型固
   体撮像素子。
8. 【請求項８】上記電圧発生回路は、アース電源と負電源
   間に請求項４または請求項５記載のパルス発生回路を有
   するとともに、その出力に電圧振幅制限手段を有して、
   トリガパルスの入力により上記負電源値パルスより電圧
   振幅を制限した負電圧パルスを発生して水平ＣＣＤに印
   加する水平ＣＣＤ転送パルス発生回路を含むことを特徴
   とする請求項４乃至請求項７の何れかに記載のＣＣＤ型
   固体撮像素子。
9. 【請求項９】上記電圧発生回路は、上記正電源とアース
   電源間に請求項４記載のパルス発生回路を有してトリガ
   パルスの入力によりパルス電圧を発生し、該パルス電圧
   をリセットトランジスタのゲートに印加するリセットパ
   ルス発生回路を含むことを特徴とする請求項４乃至請求
   項８の何れかに記載のＣＣＤ型固体撮像素子。
10. 【請求項１０】上記電圧発生回路は、上記正電源とアー
    ス電源間に請求項４記載のパルス発生回路を有するとと
    もに、該パルス電圧を昇圧して平滑する手段を備え、ト
    リガパルスの入力により該昇圧電圧をリセットトランジ
    スタのドレインに印加するリセット電圧発生回路を含む
    ことを特徴とする請求項４乃至請求項９の何れかに記載
    のＣＣＤ型固体撮像素子。
11. 【請求項１１】上記のパルス電圧を昇圧する手段は、正
    電源とアース電源との間のパルス発生回路の出力点に容
    量の一方の端子を接続し、該容量の他方の端子と正電源
    との間をダイオード接続するとともに、該他方の端子と
    出力端子をダイオード接続した構成を備えることを特徴
    とする請求項１０記載のＣＣＤ型固体撮像素子。
12. 【請求項１２】上記電圧発生回路は、上記正電源と負電
    源間に請求項４または請求項５記載のパルス発生回路を
    有するとともに、基板用直流電源を有し、上記パルス発
    生回路の出力点と基板との間に容量を接続し、かつ、該
    基板と上記基板用直流電源とをディプレッショントラン
    ジスタから成るスイッチを介して接続する構成を有する
    基板電圧発生回路を含むことを特徴とする請求項４乃至
    請求項１１の何れかに記載のＣＣＤ型固体撮像素子。
13. 【請求項１３】請求項１２において、基板用直流電源は
    上記正電源電圧を出力するものとすることを特徴とする
    ＣＣＤ型固体撮像素子。
14. 【請求項１４】請求項１２において、基板用直流電源は
    上記正電源の供給を得て基板に印加する直流電圧を発生
    する回路と該直流電圧を調整する手段を備えて、調整さ
    れた直流電圧を基板への印加出力とするものであること
    を特徴とするＣＣＤ型固体撮像素子。
15. 【請求項１５】請求項１４において、基板に印加する直
    流電圧を発生する回路は、上記正電源電圧を昇圧した電
    圧から基板に印加する直流電圧を降圧により発生させる
    ものであり、また直流電圧を調整する手段は、電圧調整
    手段を備えたバイアス電圧発生回路の電圧をもとに上記
    降圧電圧を調整するものであることを特徴とするＣＣＤ
    型固体撮像素子。
16. 【請求項１６】請求項７記載の正電源とアース電源間の
    第１と第２の相補型ＭＯＳトランジスタから成るパルス
    発生回路に、該パルス発生回路と同一の構成の第３と第
    ４の相補型ＭＯＳトランジスタから成る構成を上記正電
    源とアース電源間に付加し、さらに第３の相補型トラン
    ジスタのゲート相互を接続した入力点を第２の相補型Ｍ
    ＯＳトランジスタの出力点に接続し、第４の相補型ＭＯ
    Ｓトランジスタのソースドレイン間を接続した出力点を
    容量を介して垂直ＣＣＤに結合する構成を付加して、該
    垂直ＣＣＤに正電源電圧以上の読み出し電圧を印加する
    垂直ＣＣＤ３値パルス発生回路を上記電圧発生回路が含
    むことを特徴とする請求項４乃至請求項１５の何れかに
    記載のＣＣＤ型固体撮像素子。
17. 【請求項１７】上記出力回路は、複数段の増幅器構成を
    有する場合において、次段以降のドライバトランジスタ
    の基板不純物濃度を初段ドライバトランジスタの基板不
    純物濃度より低くすることを特徴とする請求項１乃至請
    求項１６の何れかに記載のＣＣＤ型固体撮像素子。
18. 【請求項１８】請求項１または請求項２または請求項３
    において、外部から単一のトリガパルスと正、負の２電
    源の供給を得て動作するＣＣＤ型固体撮像素子は、上記
    単一の外部トリガパルスを基本クロックとして該基本ク
    ロックから所望のタイミングの複数個のトリガパルスを
    発生し、該トリガパルスにより内蔵の電圧発生回路を駆
    動するタイミング発生器を内蔵するものであることを特
    徴とするＣＣＤ型固体撮像素子。
19. 【請求項１９】請求項１８において、内蔵のタイミング
    発生器が請求項４乃至請求項１７に記載の電圧発生回路
    にトリガパルスを与えるものであることを特徴とするＣ
    ＣＤ型固体撮像素子。