JP2009153214A - 固体撮像モジュール - Google Patents
固体撮像モジュール Download PDFInfo
- Publication number
- JP2009153214A JP2009153214A JP2009091300A JP2009091300A JP2009153214A JP 2009153214 A JP2009153214 A JP 2009153214A JP 2009091300 A JP2009091300 A JP 2009091300A JP 2009091300 A JP2009091300 A JP 2009091300A JP 2009153214 A JP2009153214 A JP 2009153214A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- input
- solid
- state imaging
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 CCDエリアセンサのオーバーフロードレイン設定電位として、常に一定の電位を高精度で、外付け素子を用いることなく供給することができる固体撮像モジュールを提供する。
【解決手段】 固体撮像素子に電圧の供給を行う半導体基板上に形成される固体撮像モジュールは、入力バイアス電圧に応じて所定のオーバーフロードレイン電位信号を生成する電位生成回路と、前記所定のオーバーフロードレイン電位信号を、第1の入力制御信号により出力端子へオン・オフさせるための第1のスイッチ手段とを有し、前記電位生成回路は、前記入力バイアス電圧を第1の入力とし、前記オーバーフロードレイン電位信号を出力及び第2の入力とするMOSトランジスタにより第1のアンプを構成する。
【選択図】 図10
【解決手段】 固体撮像素子に電圧の供給を行う半導体基板上に形成される固体撮像モジュールは、入力バイアス電圧に応じて所定のオーバーフロードレイン電位信号を生成する電位生成回路と、前記所定のオーバーフロードレイン電位信号を、第1の入力制御信号により出力端子へオン・オフさせるための第1のスイッチ手段とを有し、前記電位生成回路は、前記入力バイアス電圧を第1の入力とし、前記オーバーフロードレイン電位信号を出力及び第2の入力とするMOSトランジスタにより第1のアンプを構成する。
【選択図】 図10
Description
本発明は、固体撮像モジュールに関し、特にオーバーフロードレイン制御回路を備えたCCD駆動回路を用いた固体撮像モジュールに関する。
固体撮像素子(CCDエリアセンサ)には、2次元平面上に行及び列方向に多数の光電変換素子(フォトダイオード)が形成されており、照射される光量に応じて各フォトダイオードに電荷が蓄積される。各フォトダイオードに蓄積できる最大電荷量(飽和光量)は決まっており、飽和光量以上の光が入射すると信号電荷が溢れて隣接する垂直転送路に余剰電荷が流れ込むことがある。この場合、垂直方向に電荷が広がり、垂直の縞模様となり画質を劣化させるいわゆるブルーミング現象が起こる。
一般的に、このブルーミング現象を避けるために、フォトダイオードに対してオーバーフロードレイン(OFD)構造を採用して、余剰電荷を捨てる構成がとられている。OFD構造は、フォトダイオードが形成されるp 型不純物添加領域(pウェル)に対し、その下部のn型基板の間と縦型構造となるPN接合部が逆バイアスで所定の電位となるように基板へのOFD用の電圧を印加させる構成が一般的に採られている。
図14は、従来のCCD基板へのOFD電圧を生成するための回路の一例である。
通常、OFD制御回路はCCDエリアセンサの外部に設けられている。または、CCDエリアセンサ内部の構成に加えて、抵抗R12とバイポーラQ1を外付けすることにより構成されている。
OFDの電位は高電位となる電源VH(約15V)と接地(0V)間に設けられる可変抵抗R10、R11及びR12によって所定の電位としてOFDIに出力し逆流防止用ダイオードD10を介してOFDに出力される。出力端子OFDにはシャッター起動時に高電圧(20〜30V)を生成させるため、キャパシタ11を介してCCD駆動回路の出力SUBOが接続される。SUBOは、CCD駆動回路内で電源として高電位電源VHと、高電圧が使用可能なMOS(高耐圧MOS)で構成されるトランジスタM10、M11によりバッファーされる。ここで、バイポーラQ1のトランジスタは抵抗R12及びトランジスタM10、M11のオン抵抗より充分低くする必要がある。
上述した従来例では、バイポーラQ1がオフの場合は、内部抵抗R11とR10の比で内部出力OFDIの電位が決まるので、プロセスにより抵抗値のばらつきに依存することは無いが、バイポーラQ1がオンの場合は、外部抵抗R12のばらつきが直接電圧に影響を与えてしまう。
また、バイポーラQ1のオン抵抗も厳密には無視できず、出力電位に影響を与える。さらに、ダイオードD10には順方向の閾値が存在するため、内部OFDIでの設定電位に対し、閾値分減少した電位がOFDに出力することになり、閾値の考慮が必要である。なお、この閾値は、プロセスばらつきや温度、電位によっても変動する。
このようなことから、従来、出力OFDの電位を規定の値に設定することは困難であった。また、外付け素子を使用するので、システムとしてのコストや製造上のデメリットがある。
本発明の目的は、CCDエリアセンサのオーバーフロードレイン設定電位として、常に一定の電位を高精度で、外付け素子を用いることなく供給することができる固体撮像モジュールを提供することである。
本発明の一観点によれば、固体撮像素子に電圧の供給を行う半導体基板上に形成される固体撮像モジュールは、入力バイアス電圧に応じて所定のオーバーフロードレイン電位信号を生成する電位生成回路と、前記所定のオーバーフロードレイン電位信号を、第1の入力制御信号により出力端子へオン・オフさせるための第1のスイッチ手段とを有し、前記電位生成回路は、前記入力バイアス電圧を第1の入力とし、前記オーバーフロードレイン電位信号を出力及び第2の入力とするMOSトランジスタにより第1のアンプを構成する。
本発明によれば、CCDエリアセンサのオーバーフロードレイン設定電位として、常に一定の電位を高精度で、外付け素子を用いることなく供給することができる固体撮像モジュールを提供することができる。
図1は、本発明の第1の実施例による固体撮像モジュール1及び固体撮像モジュール1で駆動される固体撮像素子(CCDエリアセンサ)2の構成を表すブロック図である。
図2は、固体撮像モジュール1に含まれるOFD制御回路31をCMOSで構成する場合のブロック図である。
固体撮像モジュール1は、同一半導体基板上に形成されるオーバーフロードレイン制御回路(以下、OFD制御回路とする)31及び固体撮像素子駆動回路(以下、CCD駆動回路とする)32を含んで構成される。CCDエリアセンサ2は、各々が入射光量に応じて電荷を蓄積する多数の光電変換素子(フォトダイオード)と、蓄積された電荷を転送する転送路等を有する受光部を含んで構成される。
OFD制御回路31から出力されるOFDO電位は、CCDエリアセンサ2の電荷蓄積時間内に入射光によって受光部に蓄積される電荷が、該OFDO電位によって規定される一定電位に達した時に、それ以上の電荷を余剰電荷として排出するために設けられている。
このOFDO電位は、CCDエリアセンサ2のアナログ出力信号OFDIに応じて制御された電圧としてOFD制御回路31から出力され、通常10〜12V程度に設定される。実施例では、図2に示すCMOSで構成されるアンプ回路3の出力信号OFDXが入力OFDIと同電位に設定され、バッファーされ、スイッチ回路4を介してOFDO電位として出力される。なお、シャッター起動時に、CCDエリアセンサ2の受光部に蓄積された電荷をクリアー(排出)するためのOFDO電位は、30V〜40V程度である。
この動作は、CCD駆動回路32の出力信号SUBOの振幅が20V以上となるように、SUBOとOFDOの信号間にキャパシタ11を設けることにより実現される。一般的には、CCD駆動回路32に供給される高電位電源(VH)を約15V、負電位電源(VL)を約−6〜−8Vとして、SUBOの電位をVLとVHの間で振幅させている。
シャッター起動時においては、図2に示すOFD制御回路31内において、出力OFDOとOFDXとはOFDスイッチ回路4により電気的に遮断されている。
一般的なCMOSによるバッファー回路で構成すると、出力が電源電圧を超えようとする場合に、出力から電源に対してドレイン−バルク間のPNジャンクションで順方向電流が流れてしまい、所定の高電位まで上げることが不可能となる。この点を考慮した本実施例のスイッチ回路4の回路構成の例を以下に説明する。
図3は、図2のスイッチ回路4をCMOSで構成した回路の一例である。
トランジスタM1、M2はOFD電位設定信号OFDXを外部のOFDOに伝達するためのスイッチ用MOSトランジスタである。トランジスタM1は、ドレイン側をOFDX、ソース及びバルクをOFDO、ゲートをスイッチ信号OEHBに接続したPMOSトランジスタである。トランジスタM2は、ドレインをOFDX、ソースをOFDO、バルクを接地(0V)、ゲートをスイッチ信号OEHに接続したNMOSトランジスタである。
信号OEHBは、信号OEHの相補信号で、ソース及びバルクをOFDO、ゲートをOEHとするPMOSトランジスタM3のドレインと、ソース及びバルクを接地ゲートをOEHとするNMOSトランジスタM4のドレインとに接続している。
信号OEHは、Hレベルを高電位の電源VH、Lレベルを接地とする信号であり、入力される元のスイッチ信号OEがHレベルを低電位の電源(2.5〜5V程度)とする場合、電源電位のレベルを変換するためのシフト回路5が必要となる。
スイッチ回路4のスイッチをONとする場合、入力OEは、Hレベルとする。この時の出力OFDOは、0V以上でVHより低い電圧となっている。信号OEHはレベルシフト回路5によりVH電位となり、信号OEHBはNMOSトランジスタM4がON、PMOSトランジスタM3がOFFするため、接地電位となる。
この時、OFDX及びOFDOの電位が接地電位に近いレベルであれば、PMOSトランジスタM1については、ゲート・ソース間電圧VGS1が小さくなり、オン抵抗は大きくなる。一方、NMOSトランジスタM2については、ゲート・ソース間電圧VGS2は大きくなり、オン抵抗は小さくなる。このため、この電位レベルでは、トランジスタM1よりトランジスタM2が低インピーダンスでスイッチ動作に支配的となり、出力OFDOはOFDXと等しい電位となる。そして、OFDXの電位が上がるに従い、出力OFDOの電位も上昇し、VGS2が小さくなり、またMOSトランジスタ特有のバックバイアス効果により、トランジスタM2の閾値が上がってオン抵抗は大きくりある電位以上ではOFF状態に至る。逆に、トランジスタM1では、VGS1が大きくなり、オン抵抗が下がり、スイッチ動作に支配的となる。
通常のCCD電荷蓄積時のOFD電圧では、トランジスタM2よりトランジスタM1が低インピーダンスとなっており、スイッチ動作上支配的となり、OFDO電位はOFDXと等しい電位となっている。
スイッチ回路4のスイッチをOFFとする場合、入力OEはLレベルとする。この時、OEHは接地電位となり、トランジスタM4がOFFとなる。トランジスタM3については、OFDOの電位がPMOSトランジスタの閾値VTPより高い電位であればゲート・ソース間電圧VGS3が閾値より大きくなり、ONしてOEHBはOFDOと等しい電位となる。スイッチトランジスタM2はVGS2が0V以下となりOFFし、M1はVGS1が0VとなりOFFする。
また、OFDOの電位がVTP以下であっても、OEHBの電位は接地電位とOFDO電位の中間電位となるため、VGS1はVTPより大きくなることは無くトランジスタM1はOFFする。この状態にあるとき入力OFDXとOFDOがほぼ等しい、あるいは、OFDOがOFDXより高い電圧であれば、両信号間は電気的に遮断される。ただし、OFDOの電位がOFDXより低くなる方向へ振れようとすると、PMOSトランジスタを構成するドレインとバルク間の寄生ダイオードの順方向閾値を超えたとき、トランジスタM1においてOFDXからOFDOへ順方向電流が流れ始め、ある一定電圧以下に下がることが抑えられる状態が生じる。しかし、CCDの実使用上はOFDOの電位をOFDXより高電位にした状態でスイッチをOFFとしているために、これは問題とはならない。
シャッター起動が行われると、スイッチ回路4のスイッチはOFFとなり、SUBOがVL電位からVH電位へ変位するためOFDOの電位はVH電位を超えて高電位に振れるが、この時、トランジスタM3は、ONしているためOEHBの電位も上昇してOFDOと同電位となる。このためトランジスタM1はVGS1が0Vに保たれONすることは無く、トランジスタM2もOFF状態が保たれる。よって、OFDXの電位はスイッチオフ前の電位を保持し、OFDOの電位は規定の電圧まで昇圧することができる。
なお、NMOSトランジスタM2のバルクはOFDXに接続することもできる。この場合、ソースがOFDX、ドレインがOFDOとなり、バックバイアス効果が無くなり閾値は一定に保たれる。また、トランジスタM1の場合と同様にOFDOの電位がOFDXの電位よりも下がるとOFDXからOFDOへの順方向電流が流れることになる。なお、バルクの電位が任意にできるかどうかはプロセスの構成にも依存する。
また、MOSトランジスタM1〜M4及びレベルシフト回路5の出力は高電源電圧を使用できる高耐圧MOSにより形成可能となるが、これは高電源電圧を元々使用しているCCD駆動回路32で使用されている高耐圧MOSと同一プロセスで形成可能であり、本実施例のスイッチ回路4を使用することにより、CCD駆動回路32と同一の半導体基板上で設計可能となる。
上述のスイッチ回路4を用いる場合、OFDXの電位がOFDOの電位より大きくなり、PMOSトランジスタを構成するドレインとバルク間の寄生ダイオードの順方向閾値より大きくなると、トランジスタM1においてOFDXからバルクへ順方向電流が流れることになるが、トランジスタM1を構成するバルクの抵抗(nウェルの抵抗)が高すぎる場合、バルクの電位が十分に上がらず、ドレイン・バルク・基板で形成されるバーティカルの寄生BJTがONしてしまい、OFDOへ規定の電圧が伝達しなくなることが考えられる。
同様に、シャッター起動時にOFDOの電位の上昇速度が遅れると、ソース・バルク・基板で形成されるバーティカルの寄生BJTがONしてしまい、OFDOへ規定の電圧が伝達しなくなることが考えられる。この点を考慮したスイッチ回路4の他の例について、以下に説明する。
図4は、図2のスイッチ回路4をCMOSで構成した回路の他の例である。
この例では、OFDXとOFDOとのスイッチ用MOSトランジスタは、NMOSトランジスタであるトランジスタM2のみで構成し、ゲートに接続する信号OEHは、高電位電源VHを昇圧回路6により昇圧した電源VH1を電源とするレベルシフト回路5の出力としている。これにより、OEHはOEがHレベルの時はHレベルとしてVH1の電位を、OEがLレベルの時はLレベルとして接地電位を出力する。
このような構成により、スイッチ回路4がスイッチオンの状態でOFDX及びOFDOの電位が上昇した場合でもトランジスタM2のゲート・ソース間電圧VGS2を大きくとることが可能となり、バックバイアス効果によるスイッチオフの状態を防ぐことが可能となる。結果として、スイッチ用トランジスタとしてのPMOSトランジスタが不要となり寄生のバーティカルBJTによる不良動作を防止することができる。
また、トランジスタM2のバルクは接地とすることにより、スイッチオフ状態のときOFDOの電位がOFDXより下がっても、バルクに対する寄生ダイオードへ順方向電流が流れることは無くなり、両信号間は完全に電気的に遮断される。
図5は、図4に示す昇圧回路6をトランジスタレベルで実現した回路の一例である。この例では、クロック信号CLKは一定周期で入力され、電源は低電圧電源とする。クロック信号CLKHは、クロック信号CLKをレベルシフト回路5により電源を高電圧電源VHに変換したクロック信号である。
この昇圧回路6では、クロック信号CLKがLレベルの時、クロック信号CLKHは接地電位となり、ノードVP1はダイオードD1を介して約VHの電位となり、キャパシタ51には約VHの電位差となる電荷が蓄積される。
次ぎに、クロック信号CLKがハイレベルとなるとクロック信号CLKHはVH電位となり、ノードVP1はキャパシタ51により約VH×2の電位まで上昇する。このときノードVH1にはダイオードD2を介して約VH×2の電位となる電荷がキャパシタ52により蓄積される。正確には、VH1の電位はVH×2からダイオードD1とD2の閾値分だけ減少した値となる。
なお、ダイオードD1及びD2は、MOSトランジスタ(高耐圧MOS)で構成することもできる。またその他の各種昇圧回路を使用することもできる。
図6は、本発明の第2の実施例によるOFD制御回路31のブロック図である。この実施例では、OFD制御回路31をCMOSで構成している。固体撮像モジュール1のその他の構成は第1の実施例と同様である。
第2の実施例によるOFD制御回路31は、第1の実施例のものと比して、OFDクリップ回路7が追加される。第1の実施例のOFD制御回路31(図1)では、電源入力時の初期状態において出力信号SUBOは接地電位から負電位電源となるVL電位へ変化する。このときキャパシタ11によりOFDO電位も同様に負電位に触れようとする。
図7は、クリップ回路がなく、スイッチ信号OEがLレベルOFDXが接地電位の場合のOFDOの電位変化を示す。
OFDOの電位が負電位へ振れ始めると、図3に示すOFDスイッチ回路4内のスイッチ用MOSトランジスタM1、M2或いはM4において接地電位から出力OFDOに対して寄生ダイオードによる順方向電流が流れ始める。ただし、寄生ダイオードの順方向抵抗はSUBOの出力抵抗に比べれば一般的に相当高いため、SUBOがVL電位まで変化したときOFDOの電位はVLに近いレベルまで下がる。SUBOがVLの一定電位となった後は寄生ダイオードによる順方向電流によりOFDOの電位は上昇して接地電位に近づき、接地電位から寄生ダイオードの閾値分下がった電位で一定となる。CCDエリアセンサ2内では、OFDOはn型基板に接続されており、OFDOが負電位に振れた場合、基板上に形成されたフォトダイオードに大きな順方向電流が流れてしまい、損傷を起こす危険性が考えられる。この損傷を防止するため、OFDOの電位を接地電位近傍にクリップする機能を図6に示すOFDクリップ回路7が有している。
図8は、図6に示すOFDクリップ回路7をCMOSで構成した回路の一例を示す。
トランジスタM5は、ドレインをOFDO、ソース及びバルクを接地、ゲートをクリップ信号CLIPHに接続した高耐圧NMOSトランジスタである。信号CLIPHは、低電位電源を電源として入力するクリップ信号CLIPをレベルシフト回路5により高電位電源VH2を電源として変換した信号である。
このような構成により、CCD駆動回路32の電源投入時においてSUBOの電位が接地電位からVL電位にまで降下するとき、クリップ信号によりトランジスタM5をONさせることによりOFDOの電位を負電位に大きく振らせることなく接地電位近傍にクリップさせることができる。
トランジスタM5をONさせるには、入力CLIPを直接ゲートに接続しても可能となるが、入力信号CLIPHを高電位電源VH2とすることによりトランジスタM5のゲート・ソース間電圧VGS5を低電位電源となる信号CLIPの場合より大きくとることが可能となり、小さなサイズで必要な抵抗値が実現できる。
図9は、本発明の第2の実施例によるOFDOの電位変化を示す。
OFDクリップ回路7を付加した場合においてもSUBOの電位降下に伴いOFDOの電位に若干の降下が見られるが、この降下分はSUBOの生成部におけるVLへのオン抵抗とクリップトランジスタM5のオン抵抗の比率で決まるので、許容の降下分で決まるオン抵抗より小さくなるように高電位電源VH2の電位レベル及びトランジスタM5のサイズを設定すればよい。この許容の降下分はCCDエリアセンサ2内のn型基板とフォトダイオードを構成するpウェルの順方向閾値で決まり、この閾値より十分低く設定すればよい。
図10は、本発明の第3の実施例によるOFD制御回路31のブロック図である。この実施例では、OFD制御回路31をCMOSで構成している。固体撮像モジュール1のその他の構成は第1の実施例と同様である。
第3の実施例によるOFD制御回路31は、第1の実施例のものと比して、出力OFDOを入力OFDIの電位に対して微調整可能とした変調機能が追加されている。
また、OFD電位設定信号OFDXとアンプ3の負極へのフィードバック入力OFDX1の間に抵抗R0、電流値を制御する電流DAC8をOFDX1との接地間に設けた構成としている。
図11は、図10に示す電流DAC8をCMOSで構成した回路の一例を示す。
高電位と成りえるOFDX1がドレインに接続する複数のNMOSトランジスタM6が高耐圧MOSで形成される。各トランジスタM6のON/OFFを確定するゲートに入力する信号は変調制御入力OFDMと変調制御ビットM<0>〜M<n>の論理で決められる。また、各トランジスタM6のソースはMOSで形成される定電流源9が接続する。定電流源9で流す電流が数μA程度の小さな電流量ならばトランジスタM6のオン抵抗はある程度大きくてもよく、ゲートへの入力信号のHレベルは低電圧源による電圧レベルのままでもよい。
このような構成をとることにより、変調機能はOFDMがHレベルのとき起動し、変調制御ビットによりセレクトされるトランジスタM6のみがONしてOFDX1と接地間に一定の電流を流す。これは抵抗R0を流れる電流値に等しい。各定電流源9が流す電流値を「i0」、セレクトされるトランジスタM6の個数を「m」、OFDX1から接地間に流れる電流値を「i1」とすれば、i1=m×i0である。OFDX1の電位V(OFDX1)はアンプ3の特性によりOFDIの電位V(OFDI)に等しくなる。よってOFDスイッチ回路4がONしているときのOFDOの電位V(OFDO)は、抵抗R0の抵抗値をr0とすれば、V(OFDO)=V(OFDI)+m×i0×r0である。ここで、変調度合を決める整数mは変調制御ビットにより、0〜2n+1−1の範囲で可変となる。
上述の第1〜第3の実施例(図2、図6及び図10)では、アンプ3の出力OFDXがOFDスイッチ回路4を介して図1に示す容量の大きいキャパシタ11及びCCDエリアセンサ2の基板をバイアスする必要があり、高負荷となるため、アンプ3の出力は低インピーダンスにする必要がある。このため、OFDスイッチ回路4がOFFとなり、出力OFDXの負荷が軽くなった場合、アンプ3のゲイン及び出力インピーダンスと負荷で決まる位相余裕マージンが小さくなりすぎ、OFDXが発振を起こす可能性が考えられる。
この発振防止のために、OFDXに十分な容量のキャパシタを負荷する対策も考えられるが、サイズ上レイアウトに対する影響が大きくなりすぎる可能性がある。この点を考慮したOFD制御回路31について以下に説明する。
図12は、本発明の第4の実施例によるOFD制御回路31のブロック図である。固体撮像モジュール1のその他の構成は第1の実施例と同様である。
第4の実施例では、アンプ3の出力をミラーアンプ19内のMOSトランジスタM9で受け、その出力をOFDX1としてアンプ3の負極へフィードバックする経路を作成させる。ミラーアンプ19の反対側出力をOFDXとして、外部出力OFDOへスイッチ回路4を介して出力させる。
この構成により、アンプ3の出力は常時小さな負荷となるので、その出力インピーダンスは大きくても、位相余裕マージンは一定に保つことができ、発振の危険性をなくすことができる。
ミラーアンプ19を構成するPMOSトランジスタM7、M8を同一サイズとするとき、同トランジスタには等しいドレイン電流が流れ、OFD変調制御信号がOFFの場合、すなわち、OFDMがLレベルのとき、抵抗R1、R2には等しい電流I0が流れる。ここでI0は、OFDX1の電位がOFDIの電位V(OFDI)に等しいので、抵抗R1の抵抗値をr1として、I0=V(OFDI)/r1となる。したがって、出力OFDXの電位は、抵抗R2の抵抗値を抵抗R1と等しくr1とすることによりV(OFDI)となる。
また、OFD変調信号がONの場合、すなわち、OFDMがHレベルのときは、電流DAC8を介してOFDX1から接地への変調制御ビットで決まる一定電流i1=m×i0が流れるので、トランジスタM7及びM8に流れるドレイン電流はI0+i1となる。したがって、出力OFDXの電位V(OFDX)は、V(OFDX)=r1×(I0+i1)=V(OFDI)+r1×m×i0となる。
図13は、本発明の第5の実施例によるOFD制御回路31のブロック図である。固体撮像モジュール1のその他の構成は第1の実施例と同様である。
第5の実施例によるOFD制御回路13では、セレクタ回路10及び一回書き込み可能なPROM(OTP)41を電流DAC8とともに同一の半導体基板上に設けたことを特徴としている。
また、第5の実施例では、電流DAC8のOFD変調制御用ビットIM<n:0>或いはOTP41の出力ビットOM<n:0>のどちらかの信号ビットが選択され入力される構成をとっている。
OTP41の入力ビットDI<n:0>には上記変調制御用ビットIM<n:0>が接続される。セレクタ10のセレクト用信号となるトリミング信号TRMがON(Hレベル)のときは、電流DAC8には、変調制御用ビットIM<n:0>が入力し、電流DAC8は制御ビットに応じた電流量i1をOFDX、OFDX1間の抵抗R0に流し、i1とR0、OFDX1の電位、すなわち、OFDIの電位によって決まる電位をOFDXに出力する。そして、図1に示すCCDエリアセンサ2に最適なOFDの変調電位となる変調制御用ビットIM<n:0>の値を探した後、OTP41の書き込み用信号WRITEをONにすれば、そのときの変調制御用ビットIM<n:0>の値がOTP41に書き込まれる。以降は、トリミング信号TRM、書き込み用信号WRITEともOFFとすれば書き込まれた変調制御用ビットIM<n:0>と等しい値がOTP41の出力DO<n:0>より読み出しビットOM<n:0>へ常時読み出され、電流DAC8に入力されて書き込み時と等しい特定の電圧がOFDXに出力される。
このような構成によれば、CCDエリアセンサ2及びCCD駆動回路32の電源立ち上げ時においてCCDエリアセンサ2に最適なOFDの変調電位を逐一設定しなおす必要がなくなり、操作性が向上する。
なお、第5の実施例では、ROMとして一回書き込み可能なPROM(OTP)を使用しているが、変調制御用ビットがライト、リードできればよいので、他の記録手段、例えば、ヒューズROMやその他のROMであってもよい。
以上説明したように、本発明の各実施例によるOFD制御回路は、CCD駆動回路で使用される高耐圧MOSトランジスタと同一プロセス設計可能となり、MOS構成によるスイッチ回路によりOFDの電位をプロセス、温度、電位変化に伴う変位なく出力することが可能となる。
また、OFD制御回路を別チップとして用意する必要がなく、CCD駆動回路と同一の半導体基板上に製造可能となり、システムとしての低コスト化を図ることができる。
さらに、CCDエリアセンサ保護のためのクリップ回路、OFD電位変調回路、OFD変調を記録するための手段を設けた回路をOFD制御回路に付加することにより、OFD制御回路の高機能化を図ることができる。また、クリップ回路においては、必要なクリップ抵抗をCCD駆動回路で出力する高耐圧MOSと同一プロセスで設計できるので、その相関マージンを考慮する必要がなくなり、必要最小限のサイズで設計可能となる。
また、CCD駆動回路とOFD制御回路とを同一半導体基板上に設けることにより、システムとして両回路の制御タイミング等を考慮する必要がなくなり、モジュールとしての開発時間の短縮・設計ミスの削減が可能となる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
1…固体撮像モジュール、2…CCDエリアセンサ、3…アンプ、4…スイッチ回路、5…レベルシフト回路、6…昇圧回路、7…OFDクリップ回路、8…電流DAC、9…定電流源、10…セレクタ、11、51、52…キャパシタ、19…ミラーアンプ、31…OFD制御回路、32…CCD駆動回路、41…PROM(OTP)
Claims (5)
- 固体撮像素子に電圧の供給を行う半導体基板上に形成される固体撮像モジュールであって、
入力バイアス電圧に応じて所定のオーバーフロードレイン電位信号を生成する電位生成回路と、
前記所定のオーバーフロードレイン電位信号を、第1の入力制御信号により出力端子へオン・オフさせるための第1のスイッチ手段と
を有し、
前記電位生成回路は、前記入力バイアス電圧を第1の入力とし、前記オーバーフロードレイン電位信号を出力及び第2の入力とするMOSトランジスタにより第1のアンプを構成する固体撮像モジュール。 - 前記スイッチ手段は、前記出力端子をソースに接続し、前記所定のオーバーフロードレイン電位信号をドレインに接続し、バルクは接地電位とし、ゲートを第2の制御信号と接続した第3のNMOSトランジスタと、
前記第2の制御信号を前記第1の入力制御信号のハイ/ロー・レベルに応じて第2の電源電位或いは接地電位に電位変換する第2のレベルシフト回路と、
前記第2の電源電位を前記第1の電源電位を昇圧する昇圧回路とを有する請求項1記載の固体撮像モジュール。 - 前記電位生成回路は、前記第1のスイッチ手段がオフの期間は非動作となる請求項1記載の固体撮像モジュール。
- 前記電位生成回路は、前記第1のアンプにおいて前記出力となるオーバーフロードレイン電位信号と前記第2の入力の間に第1の抵抗を設け、前記第2の入力と接地間に一定電流を選択信号により渡すことが可能な電流セルを複数設け、複数の第1のビットラインをエンコードして前記選択信号に接続させ、前記第1のビットラインの設定に応じて所定数の電流セルが選択されオンすることを特徴とする請求項1記載の固体撮像モジュール。
- 前記電位生成回路は、さらにセレクタ回路と少なくとも一回書き込み可能なROMを有し、
前記セレクタ回路の出力に前記複数の電流セルにエンコードされ接続する第1のビットラインを接続し、第1の入力に第2のビットラインを接続し、第2の入力に第3のビットラインを接続し、
前記ROMの読み出し用出力に前記第2のビットラインを接続し、前記第3のビットラインを前記ROMの書き込み用入力及び外部から入力するビットラインとし、
前記セレクタ回路は第3の制御信号により選択制御されることを特徴とする請求項4記載の固体撮像モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009091300A JP2009153214A (ja) | 2009-04-03 | 2009-04-03 | 固体撮像モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009091300A JP2009153214A (ja) | 2009-04-03 | 2009-04-03 | 固体撮像モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004346630A Division JP2006157627A (ja) | 2004-11-30 | 2004-11-30 | 固体撮像モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009153214A true JP2009153214A (ja) | 2009-07-09 |
Family
ID=40921675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009091300A Abandoned JP2009153214A (ja) | 2009-04-03 | 2009-04-03 | 固体撮像モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009153214A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05103272A (ja) * | 1991-10-07 | 1993-04-23 | Hitachi Ltd | Ccd型固体撮像素子 |
JPH0744246A (ja) * | 1993-05-27 | 1995-02-14 | Fujitsu Ltd | 電源接続回路及び電源線用スイッチic |
JPH1041800A (ja) * | 1996-07-24 | 1998-02-13 | Toshiba Corp | アナログ・スイッチ回路 |
JP2001209360A (ja) * | 1993-07-21 | 2001-08-03 | Seiko Epson Corp | 電源供給装置及び液晶表示装置 |
JP2004147175A (ja) * | 2002-10-25 | 2004-05-20 | Renesas Technology Corp | 半導体装置 |
-
2009
- 2009-04-03 JP JP2009091300A patent/JP2009153214A/ja not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05103272A (ja) * | 1991-10-07 | 1993-04-23 | Hitachi Ltd | Ccd型固体撮像素子 |
JPH0744246A (ja) * | 1993-05-27 | 1995-02-14 | Fujitsu Ltd | 電源接続回路及び電源線用スイッチic |
JP2001209360A (ja) * | 1993-07-21 | 2001-08-03 | Seiko Epson Corp | 電源供給装置及び液晶表示装置 |
JPH1041800A (ja) * | 1996-07-24 | 1998-02-13 | Toshiba Corp | アナログ・スイッチ回路 |
JP2004147175A (ja) * | 2002-10-25 | 2004-05-20 | Renesas Technology Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1608067B1 (en) | Reset circuit | |
US20080007325A1 (en) | Current source circuit | |
US9136827B2 (en) | Power-on reset circuit | |
US20080018382A1 (en) | Boosting circuit | |
KR100718901B1 (ko) | 어드레스 발생 회로 | |
US20060001752A1 (en) | CMOS image sensor for reducing kTC noise, reset transistor control circuit used in the image sensor and voltage switch circuit used in the control circuit | |
US6813194B2 (en) | Bias distribution network for digital multilevel nonvolatile flash memory | |
JP4873577B2 (ja) | 固体撮像モジュール | |
US8169258B2 (en) | Semiconductor integrated circuit | |
JP2006157627A (ja) | 固体撮像モジュール | |
US7385434B2 (en) | Circuit for preventing latch-up in DC-DC converter | |
JP2009153214A (ja) | 固体撮像モジュール | |
JP2009153213A (ja) | 固体撮像モジュール | |
US6518559B2 (en) | Semiconductor image pickup device | |
US7683671B2 (en) | Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate | |
JP4665452B2 (ja) | 温度検知回路、および温度検知回路を備えたパワー半導体装置 | |
JP4740693B2 (ja) | Ccd駆動回路 | |
US9293219B2 (en) | Non-volatile memory, semiconductor device and reading method | |
US20050024525A1 (en) | Solid-state imaging device, camera, power supply device and method thereof | |
JP4648170B2 (ja) | 固体撮像モジュール | |
JP4737211B2 (ja) | レベルシフト回路およびこれを用いた固体撮像素子 | |
JP2007081942A (ja) | 固体撮像モジュール及び半導体装置 | |
WO2011033663A1 (ja) | 赤外線撮像素子 | |
JP2699877B2 (ja) | コード設定回路 | |
JP4696006B2 (ja) | 電圧信号出力回路及びccd型固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20110830 |