JP2699877B2 - コード設定回路 - Google Patents
コード設定回路Info
- Publication number
- JP2699877B2 JP2699877B2 JP6174420A JP17442094A JP2699877B2 JP 2699877 B2 JP2699877 B2 JP 2699877B2 JP 6174420 A JP6174420 A JP 6174420A JP 17442094 A JP17442094 A JP 17442094A JP 2699877 B2 JP2699877 B2 JP 2699877B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage supply
- cutting
- supply pad
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコード設定回路に係わ
り、特に半導体集積回路（ＩＣ）内部に設けられ、基準
電圧発生手段におけるトリミグ用の薄膜抵抗ヒューズを
有するコード設定回路に関する。
り、特に半導体集積回路（ＩＣ）内部に設けられ、基準
電圧発生手段におけるトリミグ用の薄膜抵抗ヒューズを
有するコード設定回路に関する。
【０００２】
【従来の技術】近年のＩＣ装置の高性能化および高集積
化の進展に伴ない、ＩＣの内部回路を所定の条件で動作
させるための条件設定手段の高精度化および低消費電力
化に対する要望がますます強くなってきている。ＩＣ装
置等においては、特にアナログ回路等で使用される基準
電圧発生回路から精度のよい基準電圧を得るために、温
度依存性、製造ばらつき等に対して基準電圧設定素子の
トリミングが必要となる。これらの基準電圧値の設定、
あるいは回路電流の設定等は、そのアナログ規格が非常
に厳しいため、製造工程中において基準電圧値あるいは
電流値をトリミングすることにより、それぞれの値が所
望の規格内に収まるように調整するためのトリミング回
路が必要になる。
化の進展に伴ない、ＩＣの内部回路を所定の条件で動作
させるための条件設定手段の高精度化および低消費電力
化に対する要望がますます強くなってきている。ＩＣ装
置等においては、特にアナログ回路等で使用される基準
電圧発生回路から精度のよい基準電圧を得るために、温
度依存性、製造ばらつき等に対して基準電圧設定素子の
トリミングが必要となる。これらの基準電圧値の設定、
あるいは回路電流の設定等は、そのアナログ規格が非常
に厳しいため、製造工程中において基準電圧値あるいは
電流値をトリミングすることにより、それぞれの値が所
望の規格内に収まるように調整するためのトリミング回
路が必要になる。
【０００３】このトリミングは、一度製造工程で設定さ
れるとその設定状態が固定されてしまうものであるか
ら、このＩＣを応用した回路の動作中はこれらの設定さ
れた値を再調整することができないため、長年に亘って
変化してはいけない性質のものである。したがって、こ
のトリミングには誤動作のない高信頼性のトリミング設
定回路が要求される。
れるとその設定状態が固定されてしまうものであるか
ら、このＩＣを応用した回路の動作中はこれらの設定さ
れた値を再調整することができないため、長年に亘って
変化してはいけない性質のものである。したがって、こ
のトリミングには誤動作のない高信頼性のトリミング設
定回路が要求される。
【０００４】例えば、基準電圧発生回路のＶｒｅｆ電圧
入力点の電圧をトリミングコードにより調整する例を説
明するための回路図を示した図５（ａ）を参照すると、
この回路はトリミングコード２ビットの例の場合の一例
であり、電源電圧５Ｖおよび接地電位間に抵抗値１Ｋオ
ームをもつ抵抗Ｒ５１〜Ｒ５４が直列接続される。抵抗
Ｒ５１およびＲ５２の直列接続点とボルテージホロワ５
３の（＋）端子との間にトランジスタＭ５１およびＭ５
５が直列接続され、この直列接続点と抵抗Ｒ５２および
Ｒ５３の直列接続点との間にはトランジスタＭ５２が接
続される。同様に、抵抗Ｒ５３およびＲ５４の直列接続
点とボルテージホロワ５３の（＋）端子との間にトラン
ジスタＭ５３およびＭ５６が直列接続され、この直列接
続点と抵抗Ｒ５４の他端（接地電位）との間にはトラン
ジスタＭ５４が接続される。これらのトランジスタＭ５
２およびＭ５４のゲート電極にはデコーダ（不図示）か
ら第１のトリミングコードが、トランジスタＭ５１およ
びＭ５３のゲート電極にはインバータ５１を介して第１
のトリミングコードの反転信号がそれぞれ供給される。
同様に、これらのトランジスタＭ５６のゲート電極には
第２のトリミングコードが、トランジスタＭ５５のゲー
ト電極にはインバータ５２を介して第２のトリミングコ
ードの反転信号がそれぞれ供給されるように構成されて
いる。
入力点の電圧をトリミングコードにより調整する例を説
明するための回路図を示した図５（ａ）を参照すると、
この回路はトリミングコード２ビットの例の場合の一例
であり、電源電圧５Ｖおよび接地電位間に抵抗値１Ｋオ
ームをもつ抵抗Ｒ５１〜Ｒ５４が直列接続される。抵抗
Ｒ５１およびＲ５２の直列接続点とボルテージホロワ５
３の（＋）端子との間にトランジスタＭ５１およびＭ５
５が直列接続され、この直列接続点と抵抗Ｒ５２および
Ｒ５３の直列接続点との間にはトランジスタＭ５２が接
続される。同様に、抵抗Ｒ５３およびＲ５４の直列接続
点とボルテージホロワ５３の（＋）端子との間にトラン
ジスタＭ５３およびＭ５６が直列接続され、この直列接
続点と抵抗Ｒ５４の他端（接地電位）との間にはトラン
ジスタＭ５４が接続される。これらのトランジスタＭ５
２およびＭ５４のゲート電極にはデコーダ（不図示）か
ら第１のトリミングコードが、トランジスタＭ５１およ
びＭ５３のゲート電極にはインバータ５１を介して第１
のトリミングコードの反転信号がそれぞれ供給される。
同様に、これらのトランジスタＭ５６のゲート電極には
第２のトリミングコードが、トランジスタＭ５５のゲー
ト電極にはインバータ５２を介して第２のトリミングコ
ードの反転信号がそれぞれ供給されるように構成されて
いる。
【０００５】ここで、ヒューズ切断の有無をデコーダに
てトリミングコードとして発生し、このコードにより基
準電圧調整手段である抵抗値をコードに対応した電圧値
に設定する。例えば、第１および第２のトリミングコー
ドがそれぞれ“０”および“０”てあればトランジスタ
Ｍ５１およびＭ５５により（＋）端子には（３／４）×
５Ｖの値が供給され、“１”および“０”てあれば（１
／２）×５Ｖ、“０”および“１”てあれば（１／４）
×５Ｖ、“１”および“１”てあれば０Ｖがそれぞれ供
給されるものである。
てトリミングコードとして発生し、このコードにより基
準電圧調整手段である抵抗値をコードに対応した電圧値
に設定する。例えば、第１および第２のトリミングコー
ドがそれぞれ“０”および“０”てあればトランジスタ
Ｍ５１およびＭ５５により（＋）端子には（３／４）×
５Ｖの値が供給され、“１”および“０”てあれば（１
／２）×５Ｖ、“０”および“１”てあれば（１／４）
×５Ｖ、“１”および“１”てあれば０Ｖがそれぞれ供
給されるものである。
【０００６】従来のこの種のコード設定回路の一例が特
開平４−１５００５０号公報に記載されている。同公報
記載のコード設定回路の回路図を示した図５（ｂ）を参
照すると、切断電圧供給パッド８および電源電圧ＶＤＤ
の間にｐチャネル型トランジスタＰ１およびＰ２からな
る並列接続回路とｎチャネル型トランジスタＮ１が直列
接続で挿入される。この直列接続点Ａ１にそれぞれ入力
端が接続され、出力端がｐチャネル型トランジスタＰ１
のゲート電極に接続されるインバータ２および出力端が
デコーダ１に接続されるインバータ５とを有し、切断電
圧供給パッド８は薄膜抵抗１４を介して接地電位ＧＮＤ
に接続されている。
開平４−１５００５０号公報に記載されている。同公報
記載のコード設定回路の回路図を示した図５（ｂ）を参
照すると、切断電圧供給パッド８および電源電圧ＶＤＤ
の間にｐチャネル型トランジスタＰ１およびＰ２からな
る並列接続回路とｎチャネル型トランジスタＮ１が直列
接続で挿入される。この直列接続点Ａ１にそれぞれ入力
端が接続され、出力端がｐチャネル型トランジスタＰ１
のゲート電極に接続されるインバータ２および出力端が
デコーダ１に接続されるインバータ５とを有し、切断電
圧供給パッド８は薄膜抵抗１４を介して接地電位ＧＮＤ
に接続されている。
【０００７】このようなコード設定回路が複数個（この
例では３ビット分）デコーダ１に接続され、ｐチャネル
型トランジスタＰ２、Ｐ４およびＰ６のそれぞれのゲー
ト電極には、パワーオン時に一時的にロウレベルになっ
てこれらトランジスタをオンさせる制御信号ＳＰが供給
される。
例では３ビット分）デコーダ１に接続され、ｐチャネル
型トランジスタＰ２、Ｐ４およびＰ６のそれぞれのゲー
ト電極には、パワーオン時に一時的にロウレベルになっ
てこれらトランジスタをオンさせる制御信号ＳＰが供給
される。
【０００８】このような構成において、ｐチャネル型ト
ランジスタＰ２、Ｐ４およびＰ６がパワーオン時にのみ
信号ＳＰによって導通して薄膜抵抗１４〜１６との間で
レシオ回路を形成する。通常は、この薄膜抵抗１４〜１
６は５０Ω程度に設定されているので、例えばｐチャネ
ル型トランジスタＰ２、Ｐ４およびＰ６のオン抵抗を１
ＫΩ以上に設定しておけば、薄膜抵抗１４〜１６が切断
されていない場合、接続点Ａ１〜Ａ３はそれぞれ低レベ
ルとなる。したがって、インバータ５〜７は高レベルを
デコーダ１に出力する。
ランジスタＰ２、Ｐ４およびＰ６がパワーオン時にのみ
信号ＳＰによって導通して薄膜抵抗１４〜１６との間で
レシオ回路を形成する。通常は、この薄膜抵抗１４〜１
６は５０Ω程度に設定されているので、例えばｐチャネ
ル型トランジスタＰ２、Ｐ４およびＰ６のオン抵抗を１
ＫΩ以上に設定しておけば、薄膜抵抗１４〜１６が切断
されていない場合、接続点Ａ１〜Ａ３はそれぞれ低レベ
ルとなる。したがって、インバータ５〜７は高レベルを
デコーダ１に出力する。
【０００９】例えば、切断電圧供給パッド９を介してパ
ルス電圧を薄膜抵抗１５に供給して切断した場合、ｐチ
ャネル型トランジスタＰ４によって接続点Ａ２は高レベ
ルとなり、インバータ６は低レベルをデコーダ１に出力
する。
ルス電圧を薄膜抵抗１５に供給して切断した場合、ｐチ
ャネル型トランジスタＰ４によって接続点Ａ２は高レベ
ルとなり、インバータ６は低レベルをデコーダ１に出力
する。
【００１０】前述したように、ｐチャネル型トランジス
タＰ２、Ｐ４およびＰ６はパワーオン時にのみ一時的に
導通するのであるが、接続点Ａ１〜３のレベルを反転出
力するインバータ２〜４によりそれぞれオン、オフが制
御されるｐチャネル型トランジスタＰ１、Ｐ３およびＰ
５が存在するので、一度設定された接続点Ａ１〜Ａ３の
各レベルは安定に維持される。
タＰ２、Ｐ４およびＰ６はパワーオン時にのみ一時的に
導通するのであるが、接続点Ａ１〜３のレベルを反転出
力するインバータ２〜４によりそれぞれオン、オフが制
御されるｐチャネル型トランジスタＰ１、Ｐ３およびＰ
５が存在するので、一度設定された接続点Ａ１〜Ａ３の
各レベルは安定に維持される。
【００１１】ここで、ｎチャネル型トランジスタＮ１〜
Ｎ３の作用について説明する。仮にこれらのトランジス
タが存在せず、切断電圧供給パッド８〜１０にｐチャネ
ル型トランジスタＰ２、Ｐ４およびＰ６が直接接続され
ているとすると、これらｐチャネル型トランジスタＰ
２、Ｐ４およびＰ６のドレイン電極には、拡散層によっ
て形成される順方向バイアスされたＰＮ接合が存在する
から、このＰＮ接合を介して電源電圧ＶＤＤの電源線が
切断電圧供給パッド８〜１０に接続されたことと等価に
なる。
Ｎ３の作用について説明する。仮にこれらのトランジス
タが存在せず、切断電圧供給パッド８〜１０にｐチャネ
ル型トランジスタＰ２、Ｐ４およびＰ６が直接接続され
ているとすると、これらｐチャネル型トランジスタＰ
２、Ｐ４およびＰ６のドレイン電極には、拡散層によっ
て形成される順方向バイアスされたＰＮ接合が存在する
から、このＰＮ接合を介して電源電圧ＶＤＤの電源線が
切断電圧供給パッド８〜１０に接続されたことと等価に
なる。
【００１２】すなわち、各切断電圧供給パッド８〜１０
には、電源電圧ＶＤＤの配線容量が付加されたことにな
り、パッドに加えられたパルス電圧の立ち上りスピード
が非常に遅くなる。一般に、薄膜抵抗の切断時には、切
断電圧のパルスの立ち上りスピードが早い程良好な切断
がなされることが知られている。そこで、この従来の回
路においては、各切断電圧供給パッド８〜１０とｐチャ
ネル型トランジスタＰ２、Ｐ４およびＰ６のドレイン電
極との間にそれぞれｎチャネル型トランジスタＮ１〜Ｎ
３を挿入することにより、電源電圧ＶＤＤが順方向のＰ
Ｎ接合ダイオードを介して各切断電圧供給パッド８〜１
０に供給されることがないようにしている。
には、電源電圧ＶＤＤの配線容量が付加されたことにな
り、パッドに加えられたパルス電圧の立ち上りスピード
が非常に遅くなる。一般に、薄膜抵抗の切断時には、切
断電圧のパルスの立ち上りスピードが早い程良好な切断
がなされることが知られている。そこで、この従来の回
路においては、各切断電圧供給パッド８〜１０とｐチャ
ネル型トランジスタＰ２、Ｐ４およびＰ６のドレイン電
極との間にそれぞれｎチャネル型トランジスタＮ１〜Ｎ
３を挿入することにより、電源電圧ＶＤＤが順方向のＰ
Ｎ接合ダイオードを介して各切断電圧供給パッド８〜１
０に供給されることがないようにしている。
【００１３】
【発明が解決しようとする課題】上述した従来のコード
設定回路では、製造工程で薄膜抵抗を切断する際に、切
断電圧供給パッドには外部の電源から電圧パルスを供給
している。薄膜抵抗を切断したとき切断電圧供給パッド
のインピーダンスは急激に大きくなる。そのため外部の
電源が瞬間的に昇圧して高電圧のノイズパルスが切断電
圧供給パッドに供給される。このノイズパルス電圧がｎ
チャネル型トランジスタＮ１〜Ｎ３の電極の拡散層およ
び基板間のブレークダウン電圧よりも大きいと、切断電
圧供給パッドに接続されているｎチャネル型トランジス
タＮ１〜Ｎ３の電極の拡散層がジャンクション破壊を引
き起こすことになり、拡散層および基板間でリーク電流
が発生する。その結果、インバータ２〜４の入力レベル
が変動してトリミング不良の原因となることがある。
設定回路では、製造工程で薄膜抵抗を切断する際に、切
断電圧供給パッドには外部の電源から電圧パルスを供給
している。薄膜抵抗を切断したとき切断電圧供給パッド
のインピーダンスは急激に大きくなる。そのため外部の
電源が瞬間的に昇圧して高電圧のノイズパルスが切断電
圧供給パッドに供給される。このノイズパルス電圧がｎ
チャネル型トランジスタＮ１〜Ｎ３の電極の拡散層およ
び基板間のブレークダウン電圧よりも大きいと、切断電
圧供給パッドに接続されているｎチャネル型トランジス
タＮ１〜Ｎ３の電極の拡散層がジャンクション破壊を引
き起こすことになり、拡散層および基板間でリーク電流
が発生する。その結果、インバータ２〜４の入力レベル
が変動してトリミング不良の原因となることがある。
【００１４】本発明の目的は、上述した欠点に鑑みなさ
れたものであり、基準電圧のトリミング時において、薄
膜抵抗を切断するための切断電圧を供給する際に発生す
る高電圧ノイズパルスによる回路内トランジスタの破壊
を防ぎ、信頼性の高いコード生成が可能なコード設定回
路を提供することにある。
れたものであり、基準電圧のトリミング時において、薄
膜抵抗を切断するための切断電圧を供給する際に発生す
る高電圧ノイズパルスによる回路内トランジスタの破壊
を防ぎ、信頼性の高いコード生成が可能なコード設定回
路を提供することにある。
【００１５】
【課題を解決するための手段】本発明のコード設定回路
の特徴は、外部から所定の切断電圧が供給される第１の
切断電圧供給パットと、この第１の切断電圧供給パッド
に一端が接続され他端が低位電圧源に接続されこれら両
端の電気的接続を前記切断電圧に応答して選択的に切断
可能な基準電圧トリミング用の薄膜抵抗と、高位電圧源
および前記第１の切断電圧供給パッドの間に第１の第１
導電型トランジスタおよび第１の第２導電型トランジス
タとが直列接続で挿入された直列接続回路と、前記第１
の第１導電型トランジスタに並列接続され電源投入時の
み所定の制御信号で導通する第２の第１導電型トランジ
スタと、前記直列接続点の電位を前記第１の第１導電型
トランジスタのゲート電極に反転出力する第１のインバ
ータと、前記直列接続点の電圧をコード信号として反転
出力する第２のインバータと、この第２のインバータの
出力を前記薄膜抵抗の有無に応じた所定のコード信号と
してデコードするデコーダとをそれぞれ複数組有するコ
ード設定回路において、前記薄膜抵抗の前記他端を低位
電圧源に直接接続する構成に代えて、前記第１の切断電
圧供給パッド側に接続されるトランジスタの破壊回避用
電流バイパス手段を前記他端および低位電圧源の間に接
続する構成が用いられ、前記電流バイパス手段は、前記
他端に新たに接続される第２の切断電圧供給パッドとこ
のパッドおよび低位電圧源の間に新たに接続される所定
のトランジスタとからなり、前記第１の切断電圧供給パ
ッドをあらかじめ定める所定の電位に固定し、前記第２
の切断電圧供給パッドから切断電圧を供給して前記薄膜
抵抗を切断するとともに、切断後に前記第２の切断電圧
供給パッドを介して高電圧ノイズパルスが流入しても、
新たに設けた前記所定のトランジスタのＰＮ接合を破壊
させることによって前記第１の切断電圧供給パッド側の
トランジスタの破壊を回避することを特徴とする。ま
た、前記電流バイパス手段は、前記第１の切断電圧供給
パッドが所定の一定電位に固定される固定電圧供給パッ
ドとし、前記所定のトランジスタが第２の第２導電型ト
ランジスタであってこのトランジスタのゲート電極が高
位電圧源に接続される。さらに、前記電流バイパス手段
は、前記第１の第２導電型トランジスタに代え て前記第
１の第１導電型トランジスタのドレイン電極と前記第１
の切断電圧供給パッドと前記薄膜抵抗の前記一端とが直
接接続された状態であって、前記第１の切断電圧供給パ
ッドが所定の一定電位に固定される固定電圧供給パッド
とし、前記所定のトランジスタが第２の第２導電型トラ
ンジスタであってこのトランジスタのゲート電極が高位
電圧源に接続されてもよい。
の特徴は、外部から所定の切断電圧が供給される第１の
切断電圧供給パットと、この第１の切断電圧供給パッド
に一端が接続され他端が低位電圧源に接続されこれら両
端の電気的接続を前記切断電圧に応答して選択的に切断
可能な基準電圧トリミング用の薄膜抵抗と、高位電圧源
および前記第１の切断電圧供給パッドの間に第１の第１
導電型トランジスタおよび第１の第２導電型トランジス
タとが直列接続で挿入された直列接続回路と、前記第１
の第１導電型トランジスタに並列接続され電源投入時の
み所定の制御信号で導通する第２の第１導電型トランジ
スタと、前記直列接続点の電位を前記第１の第１導電型
トランジスタのゲート電極に反転出力する第１のインバ
ータと、前記直列接続点の電圧をコード信号として反転
出力する第２のインバータと、この第２のインバータの
出力を前記薄膜抵抗の有無に応じた所定のコード信号と
してデコードするデコーダとをそれぞれ複数組有するコ
ード設定回路において、前記薄膜抵抗の前記他端を低位
電圧源に直接接続する構成に代えて、前記第１の切断電
圧供給パッド側に接続されるトランジスタの破壊回避用
電流バイパス手段を前記他端および低位電圧源の間に接
続する構成が用いられ、前記電流バイパス手段は、前記
他端に新たに接続される第２の切断電圧供給パッドとこ
のパッドおよび低位電圧源の間に新たに接続される所定
のトランジスタとからなり、前記第１の切断電圧供給パ
ッドをあらかじめ定める所定の電位に固定し、前記第２
の切断電圧供給パッドから切断電圧を供給して前記薄膜
抵抗を切断するとともに、切断後に前記第２の切断電圧
供給パッドを介して高電圧ノイズパルスが流入しても、
新たに設けた前記所定のトランジスタのＰＮ接合を破壊
させることによって前記第１の切断電圧供給パッド側の
トランジスタの破壊を回避することを特徴とする。ま
た、前記電流バイパス手段は、前記第１の切断電圧供給
パッドが所定の一定電位に固定される固定電圧供給パッ
ドとし、前記所定のトランジスタが第２の第２導電型ト
ランジスタであってこのトランジスタのゲート電極が高
位電圧源に接続される。さらに、前記電流バイパス手段
は、前記第１の第２導電型トランジスタに代え て前記第
１の第１導電型トランジスタのドレイン電極と前記第１
の切断電圧供給パッドと前記薄膜抵抗の前記一端とが直
接接続された状態であって、前記第１の切断電圧供給パ
ッドが所定の一定電位に固定される固定電圧供給パッド
とし、前記所定のトランジスタが第２の第２導電型トラ
ンジスタであってこのトランジスタのゲート電極が高位
電圧源に接続されてもよい。
【００１６】また、前記ノイズ吸収手段は、前記第１の
切断電圧供給パッドを所定の一定電位に固定される固定
電圧供給パッドとし、前記薄膜抵抗および低位電源間に
第２の切断電圧供給パッドおよび第２の第２導電型トラ
ンジスタが直列接続で挿入されそのゲート電極を高位電
圧源に接続して構成することができる。
切断電圧供給パッドを所定の一定電位に固定される固定
電圧供給パッドとし、前記薄膜抵抗および低位電源間に
第２の切断電圧供給パッドおよび第２の第２導電型トラ
ンジスタが直列接続で挿入されそのゲート電極を高位電
圧源に接続して構成することができる。
【００１７】さらに、前記ノイズ吸収手段は、前記第１
の第２導電型トランジスタを用いることなく前記第１お
よび第２の第１導電型トランジスタからなる並列接続回
路と前記第１および第２のインバータのそれぞれの入力
端とを前記固定電圧供給パッドに直接接続することもで
きる。
の第２導電型トランジスタを用いることなく前記第１お
よび第２の第１導電型トランジスタからなる並列接続回
路と前記第１および第２のインバータのそれぞれの入力
端とを前記固定電圧供給パッドに直接接続することもで
きる。
【００１８】さらにまた、前記第１導電型トランジスタ
および前記第２導電型トランジスタを互に置き換え、か
つ前記固定電圧供給パッドおよび前記第２の切断電圧供
給パッドも互に置き換えて構成するとともに、これらの
電圧供給パッドに供給される電圧もそれぞれ所定の逆極
性の電圧とすることもできる。
および前記第２導電型トランジスタを互に置き換え、か
つ前記固定電圧供給パッドおよび前記第２の切断電圧供
給パッドも互に置き換えて構成するとともに、これらの
電圧供給パッドに供給される電圧もそれぞれ所定の逆極
性の電圧とすることもできる。
【００１９】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００２０】図１（ａ）は本発明のコード設定回路の第
１の実施例を示す回路図である。図１（ａ）を参照する
と、図５（ｂ）に示した従来のコード設定回路と異る部
分は、薄膜抵抗１４〜１６および接地電位との間に更に
もう１個の切断電圧供給パッド１１〜１３およびｎチャ
ネル型トランジスタＮ４〜Ｎ６をそれぞれ直列接続し、
それぞれのゲート電極を電源電圧ＶＤＤ端子に接続した
ことである。このとき従来の第１の切断電圧供給パッド
８〜１０は固定電圧供給パッドとする。それ以外の構成
は図５（ｂ）に示した回路と同一であり、同一構成要素
には同一の符号を付して構成の説明は省略する。
１の実施例を示す回路図である。図１（ａ）を参照する
と、図５（ｂ）に示した従来のコード設定回路と異る部
分は、薄膜抵抗１４〜１６および接地電位との間に更に
もう１個の切断電圧供給パッド１１〜１３およびｎチャ
ネル型トランジスタＮ４〜Ｎ６をそれぞれ直列接続し、
それぞれのゲート電極を電源電圧ＶＤＤ端子に接続した
ことである。このとき従来の第１の切断電圧供給パッド
８〜１０は固定電圧供給パッドとする。それ以外の構成
は図５（ｂ）に示した回路と同一であり、同一構成要素
には同一の符号を付して構成の説明は省略する。
【００２１】一方、上述した構成の要部の構造を断面図
で示した図１（ｂ）を参照すると、ｐ型半導体基板上に
トランジスタＮ１およびＮ２のドレインとソース電極と
を形成するｎ+ 拡散層の領域が設けられ、これらｎ+ 拡
散層領域のｎチャネル型トランジスタＮ１およびＮ４の
ソース電極およびドレイン電極をそれぞれ形成するとと
もに、これらドレインとソース電極との層間のチャネル
領域上面に形成されたゲート電極は電源電圧ＶＤＤ端子
にそれぞれ接続される。ｎチャネル型トランジスタＮ１
のドレイン電極のｎ+ 拡散層領域は接続点Ａ１に接続さ
れ、ソース電極のｎ+ 拡散層は固定電圧供給パッド８、
薄膜抵抗１４および切断電圧供給パッド１１を介してト
ランジスタＮ４のドレイン電極のｎ+ 拡散層に接続され
る。このｎチャネル型トランジスタＮ４のソース電極は
接地電位ＧＮＤ端子に接続されて形成される。
で示した図１（ｂ）を参照すると、ｐ型半導体基板上に
トランジスタＮ１およびＮ２のドレインとソース電極と
を形成するｎ+ 拡散層の領域が設けられ、これらｎ+ 拡
散層領域のｎチャネル型トランジスタＮ１およびＮ４の
ソース電極およびドレイン電極をそれぞれ形成するとと
もに、これらドレインとソース電極との層間のチャネル
領域上面に形成されたゲート電極は電源電圧ＶＤＤ端子
にそれぞれ接続される。ｎチャネル型トランジスタＮ１
のドレイン電極のｎ+ 拡散層領域は接続点Ａ１に接続さ
れ、ソース電極のｎ+ 拡散層は固定電圧供給パッド８、
薄膜抵抗１４および切断電圧供給パッド１１を介してト
ランジスタＮ４のドレイン電極のｎ+ 拡散層に接続され
る。このｎチャネル型トランジスタＮ４のソース電極は
接地電位ＧＮＤ端子に接続されて形成される。
【００２２】図１（ａ）の構成において、薄膜抵抗１４
〜１６を切断するために切断電圧供給パッド１１〜１３
に対して外部電源から切断電圧パルスを印加した場合を
説明する。
〜１６を切断するために切断電圧供給パッド１１〜１３
に対して外部電源から切断電圧パルスを印加した場合を
説明する。
【００２３】まず、この回路に電源を投入すると、電源
投入時にのみ一時的に低レベルになる制御信号ＳＰが供
給され、この信号ＳＰに応答してＰチャネル型トランジ
スタＰ２、Ｐ４およびＰ６は瞬時的に導通状態になる。
そのため接続点Ａ１〜Ａ３の電位は電源電圧ＶＤＤによ
り高レベルに引き上げられ、この高レベルのパルス電圧
がインバータ２〜４で低レベルに反転されてＰチャネル
型トランジスタＰ１、Ｐ３およびＰ５のゲート電極にそ
れぞれ供給される。これらの低レベルのパルス電圧によ
りＰチャネル型トランジスタＰ１、Ｐ３およびＰ５は導
通状態になり、接続点Ａ１〜Ａ３の電位は再び高レベル
に再設定され、この高レベルが再びインバータ２〜４で
低レベルに反転されてＰチャネル型トランジスタＰ１、
Ｐ３およびＰ５のゲート電極にそれぞれ供給される。以
後このサイクルが繰り返えされるので、信号ＳＰが瞬間
的なパルスであっても接続点Ａ１〜Ａ３の電位は高レベ
ルの電位を持続することになる。
投入時にのみ一時的に低レベルになる制御信号ＳＰが供
給され、この信号ＳＰに応答してＰチャネル型トランジ
スタＰ２、Ｐ４およびＰ６は瞬時的に導通状態になる。
そのため接続点Ａ１〜Ａ３の電位は電源電圧ＶＤＤによ
り高レベルに引き上げられ、この高レベルのパルス電圧
がインバータ２〜４で低レベルに反転されてＰチャネル
型トランジスタＰ１、Ｐ３およびＰ５のゲート電極にそ
れぞれ供給される。これらの低レベルのパルス電圧によ
りＰチャネル型トランジスタＰ１、Ｐ３およびＰ５は導
通状態になり、接続点Ａ１〜Ａ３の電位は再び高レベル
に再設定され、この高レベルが再びインバータ２〜４で
低レベルに反転されてＰチャネル型トランジスタＰ１、
Ｐ３およびＰ５のゲート電極にそれぞれ供給される。以
後このサイクルが繰り返えされるので、信号ＳＰが瞬間
的なパルスであっても接続点Ａ１〜Ａ３の電位は高レベ
ルの電位を持続することになる。
【００２４】このとき、固定電圧供給パッド８〜１０に
は接地電位を固定電圧として供給しておく。この状態
で、外部電源から例えば切断電圧供給パッド１１〜１３
に対して１０Ｖ切断電圧パルスを加える。その結果、固
定電圧供給パッド８〜１０から薄膜抵抗１４を介して接
地電位ＧＮＤ端子に大きな電流が流れて薄膜抵抗１４〜
１６が切断されると、切断電圧供給パッド１１〜１３の
インピーダンスがそれぞれ急激に大きくなり、切断電圧
を供給する外部電源が瞬間的に昇圧して高電圧のノイズ
を発生する。
は接地電位を固定電圧として供給しておく。この状態
で、外部電源から例えば切断電圧供給パッド１１〜１３
に対して１０Ｖ切断電圧パルスを加える。その結果、固
定電圧供給パッド８〜１０から薄膜抵抗１４を介して接
地電位ＧＮＤ端子に大きな電流が流れて薄膜抵抗１４〜
１６が切断されると、切断電圧供給パッド１１〜１３の
インピーダンスがそれぞれ急激に大きくなり、切断電圧
を供給する外部電源が瞬間的に昇圧して高電圧のノイズ
を発生する。
【００２５】実験の結果では、切断電圧供給パルス電圧
を１０Ｖでその供給期間を１．５ｍｓにして薄膜抵抗を
切断すると、瞬間的にパルス幅が１００ｎｓで電圧が２
３．１Ｖのノイズパルス発生が観測された。
を１０Ｖでその供給期間を１．５ｍｓにして薄膜抵抗を
切断すると、瞬間的にパルス幅が１００ｎｓで電圧が２
３．１Ｖのノイズパルス発生が観測された。
【００２６】再び図１（ｂ）を参照すると、ｎチャネル
型トランジスタＮ４〜Ｎ６（Ｎ５およびＮ６は不図示）
の電極を形成するｎ+ 拡散層と半導体基板との間のブレ
ークダウン電圧が１９Ｖであり、この電圧よりも高い２
３．１Ｖのノイズパルスによって、ｎチャネル型トラン
ジスタＮ４〜Ｎ６のＰＮ接合（図中のダイオード記号Ｊ
Ｄで示す）は破壊される。
型トランジスタＮ４〜Ｎ６（Ｎ５およびＮ６は不図示）
の電極を形成するｎ+ 拡散層と半導体基板との間のブレ
ークダウン電圧が１９Ｖであり、この電圧よりも高い２
３．１Ｖのノイズパルスによって、ｎチャネル型トラン
ジスタＮ４〜Ｎ６のＰＮ接合（図中のダイオード記号Ｊ
Ｄで示す）は破壊される。
【００２７】しかしながら、薄膜抵抗は切断電圧供給パ
ルス電圧が供給されたことで既に切断されているため、
コードを設定する回路部分、すなわちｐチャネル型トラ
ンジスタＰ１〜６、インバータ２〜７およびｎチャネル
型トランジスタＮ１〜Ｎ３には何等影響を与えることは
ない。
ルス電圧が供給されたことで既に切断されているため、
コードを設定する回路部分、すなわちｐチャネル型トラ
ンジスタＰ１〜６、インバータ２〜７およびｎチャネル
型トランジスタＮ１〜Ｎ３には何等影響を与えることは
ない。
【００２８】前述したように固定電圧供給パッド８〜１
０は接地電位に固定されているから、薄膜抵抗が切断さ
れた後は、ｐチャネル型トランジスタＰ１、Ｐ３および
Ｐ５とｎチャネル型トランジスタＮ１〜Ｎ３とのトラン
ジスタのレシオ比により、接続点Ａ１〜Ａ３の電位は低
レベルの状態を維持する。
０は接地電位に固定されているから、薄膜抵抗が切断さ
れた後は、ｐチャネル型トランジスタＰ１、Ｐ３および
Ｐ５とｎチャネル型トランジスタＮ１〜Ｎ３とのトラン
ジスタのレシオ比により、接続点Ａ１〜Ａ３の電位は低
レベルの状態を維持する。
【００２９】上述の説明では、切断電圧供給パッド１１
〜１３の全部に切断電圧を供給して薄膜抵抗１４〜１６
を全部切断した例を説明したが、切断電圧供給パッド１
１〜１３を必要に応じて選択し、かつ選択されない薄膜
抵抗に接続される固定電圧供給パッドおよび切断電圧供
給パッドは開放状態にすることによって、接続点Ａ１〜
Ａ３のうちの所定のインバータ出力電位は高レベルを維
持するからその電圧を反転出力するインバータ５〜６の
所定の出力は低レベルのコード信号となり、これらを組
み合せて所望のトリミングコードを発生させればよい。
〜１３の全部に切断電圧を供給して薄膜抵抗１４〜１６
を全部切断した例を説明したが、切断電圧供給パッド１
１〜１３を必要に応じて選択し、かつ選択されない薄膜
抵抗に接続される固定電圧供給パッドおよび切断電圧供
給パッドは開放状態にすることによって、接続点Ａ１〜
Ａ３のうちの所定のインバータ出力電位は高レベルを維
持するからその電圧を反転出力するインバータ５〜６の
所定の出力は低レベルのコード信号となり、これらを組
み合せて所望のトリミングコードを発生させればよい。
【００３０】次に、第２の実施例のコード設定回路の回
路図を示した図２（ａ）を参照すると、この回路では図
１（ａ）に示した第１の実施例と異なる点は、第１の実
施例の回路からｎチャネル型トランジスタＮ１〜Ｎ３を
削除して、ｐチャネル型トランジスタＰ１〜Ｐ６を直接
に切断電圧供給パッド８〜１０に接続したことである。
それ以外の構成は第１の実施例と同一であり、同一構成
要素には同一の符号を付して構成の説明は省略する。
路図を示した図２（ａ）を参照すると、この回路では図
１（ａ）に示した第１の実施例と異なる点は、第１の実
施例の回路からｎチャネル型トランジスタＮ１〜Ｎ３を
削除して、ｐチャネル型トランジスタＰ１〜Ｐ６を直接
に切断電圧供給パッド８〜１０に接続したことである。
それ以外の構成は第１の実施例と同一であり、同一構成
要素には同一の符号を付して構成の説明は省略する。
【００３１】この回路構成において、この回路に電源を
投入すると、制御信号ＳＰが供給され、この信号ＳＰに
応答してＰチャネル型トランジスタＰ２、Ｐ４およびＰ
６は瞬時的に導通状態になり、接続点Ａ１〜Ａ３の電位
は電源電圧ＶＤＤにより高レベルに引き上げられる。こ
の高レベルのパルス電圧がインバータ２〜４で低レベル
に反転されてｐチャネル型トランジスタＰ１、Ｐ３およ
びＰ５のゲート電極にそれぞれ供給される。これらの低
レベルのパルス電圧によりｐチャネル型トランジスタＰ
１、Ｐ３およびＰ５は導通状態になり、接続点Ａ１〜Ａ
３の電位は再び高レベルに再設定される。この接続点Ａ
１〜Ａ３高レベル→インバータ１〜３出力低レベル→Ｐ
チャネル型トランジスタＰ１，Ｐ３，Ｐ５導通→接続点
Ａ１〜Ａ３高レベル、の電圧維持サイクルは実施例１と
同様である。
投入すると、制御信号ＳＰが供給され、この信号ＳＰに
応答してＰチャネル型トランジスタＰ２、Ｐ４およびＰ
６は瞬時的に導通状態になり、接続点Ａ１〜Ａ３の電位
は電源電圧ＶＤＤにより高レベルに引き上げられる。こ
の高レベルのパルス電圧がインバータ２〜４で低レベル
に反転されてｐチャネル型トランジスタＰ１、Ｐ３およ
びＰ５のゲート電極にそれぞれ供給される。これらの低
レベルのパルス電圧によりｐチャネル型トランジスタＰ
１、Ｐ３およびＰ５は導通状態になり、接続点Ａ１〜Ａ
３の電位は再び高レベルに再設定される。この接続点Ａ
１〜Ａ３高レベル→インバータ１〜３出力低レベル→Ｐ
チャネル型トランジスタＰ１，Ｐ３，Ｐ５導通→接続点
Ａ１〜Ａ３高レベル、の電圧維持サイクルは実施例１と
同様である。
【００３２】ここで、ｐチャネル型トランジスタＰ１〜
Ｐ６のドレイン拡散層によりＰＮ接合が順方向にバイア
スされないように、固定電圧供給パッド８〜１０に対し
て−５Ｖの固定電圧を加えておく。この状態で例えば５
Ｖの切断電圧パルスを切断電圧供給パッド１１〜１３
（この場合は接続点Ａ１〜Ａ３でもある）に加える。
Ｐ６のドレイン拡散層によりＰＮ接合が順方向にバイア
スされないように、固定電圧供給パッド８〜１０に対し
て−５Ｖの固定電圧を加えておく。この状態で例えば５
Ｖの切断電圧パルスを切断電圧供給パッド１１〜１３
（この場合は接続点Ａ１〜Ａ３でもある）に加える。
【００３３】その結果、切断電圧供給パッド１１〜１３
から薄膜抵抗１４を介して固定電圧供給パッド８〜１０
に接続される固定電源側に大きな電流が流れて薄膜抵抗
１４〜１６が切断されると、切断電圧供給パッド１１〜
１３のインピーダンスが急激に大きくなり、切断電圧を
供給する外部電源が瞬間的に昇圧して高電圧のノイズを
発生する。
から薄膜抵抗１４を介して固定電圧供給パッド８〜１０
に接続される固定電源側に大きな電流が流れて薄膜抵抗
１４〜１６が切断されると、切断電圧供給パッド１１〜
１３のインピーダンスが急激に大きくなり、切断電圧を
供給する外部電源が瞬間的に昇圧して高電圧のノイズを
発生する。
【００３４】このノイズパルスは、前述したようにｎチ
ャネル型トランジスタＮ４〜Ｎ６のブレークダウン電圧
１９Ｖよりも高い２３．１Ｖのパルス電圧であるから、
ｎチャネル型トランジスタＮ４〜Ｎ６のＰＮ接合（図中
ではダイオードＪＤで示す）は破壊される。しかしなが
ら、薄膜抵抗１４〜１６が切断されているため、この場
合もコードを設定する回路部分には何等影響を与えるこ
とはない。
ャネル型トランジスタＮ４〜Ｎ６のブレークダウン電圧
１９Ｖよりも高い２３．１Ｖのパルス電圧であるから、
ｎチャネル型トランジスタＮ４〜Ｎ６のＰＮ接合（図中
ではダイオードＪＤで示す）は破壊される。しかしなが
ら、薄膜抵抗１４〜１６が切断されているため、この場
合もコードを設定する回路部分には何等影響を与えるこ
とはない。
【００３５】固定電圧供給パッドは−５Ｖ電位に固定さ
れているから、薄膜抵抗が切断された後は接続点Ａ１〜
Ａ３の電圧は低レベルとなり、その状態を維持する。
れているから、薄膜抵抗が切断された後は接続点Ａ１〜
Ａ３の電圧は低レベルとなり、その状態を維持する。
【００３６】上述の第２の実施例説明でも、切断電圧供
給パッド８〜１０の全部に切断電圧を供給して薄膜抵抗
１４〜１６を全部切断した例を説明したが、切断電圧供
給パッドを必要に応じて選択し、かつ選択されない薄膜
抵抗に接続される固定電圧供給パッドおよび切断電圧供
給パッドは開放状態にすることによって、接続点Ａ１〜
Ａ３のうちの所定の電位は高レベルを維持するからその
電圧を反転出力するインバータ５〜６の所定出力は低レ
ベルのコード信号となり、これらを組み合せて所望のト
リミングコードを発生させればよい。
給パッド８〜１０の全部に切断電圧を供給して薄膜抵抗
１４〜１６を全部切断した例を説明したが、切断電圧供
給パッドを必要に応じて選択し、かつ選択されない薄膜
抵抗に接続される固定電圧供給パッドおよび切断電圧供
給パッドは開放状態にすることによって、接続点Ａ１〜
Ａ３のうちの所定の電位は高レベルを維持するからその
電圧を反転出力するインバータ５〜６の所定出力は低レ
ベルのコード信号となり、これらを組み合せて所望のト
リミングコードを発生させればよい。
【００３７】第２の実施例の場合はｎチャネル型トラン
ジスタＮ１〜Ｎ３を削除したので、第１の実施例よりも
構成要素を少なくできるからチップ面積をより小さくで
きる効果がある。
ジスタＮ１〜Ｎ３を削除したので、第１の実施例よりも
構成要素を少なくできるからチップ面積をより小さくで
きる効果がある。
【００３８】次に、第３の実施例のコード設定回路の回
路図を示した図３（ａ）を参照すると、この回路では図
１（ａ）に示した第１の実施例と異なる点は、第１の実
施例におけるｎチャネル型トランジスタとｐチャネル型
トランジスタ、固定電圧供給端子と切断電圧供給端子、
および固定電圧と切断電圧の極性のそれぞれを全て逆極
性にした回路である。すなわち、切断電圧供給パッド８
および電源電圧ＶＤＤ端子の間にｐチャネル型トランジ
スタＰ１が接続され、そのゲート電極は接地電位ＧＮＤ
端子に接続されている。切断電圧供給パッド８および固
定電圧供給端子１１間には薄膜抵抗１４が接続される。
固定電圧供給パッド１１および接地電位ＧＮＤ端子間に
は、ゲート電極を接地電位ＧＮＤ端子に接続するｐチャ
ネル型トランジスタＰ４とｎチャネル型トランジスタＮ
１およびＮ２からなる並列接続回路とが直列接続で挿入
される。この直列接続点Ａ１にそれぞれ入力端が接続さ
れ、出力端がｎチャネル型トランジスタＮ１のゲート電
極に接続されるインバータ２および出力端がデコーダ１
に接続されるインバータ５とを有している。
路図を示した図３（ａ）を参照すると、この回路では図
１（ａ）に示した第１の実施例と異なる点は、第１の実
施例におけるｎチャネル型トランジスタとｐチャネル型
トランジスタ、固定電圧供給端子と切断電圧供給端子、
および固定電圧と切断電圧の極性のそれぞれを全て逆極
性にした回路である。すなわち、切断電圧供給パッド８
および電源電圧ＶＤＤ端子の間にｐチャネル型トランジ
スタＰ１が接続され、そのゲート電極は接地電位ＧＮＤ
端子に接続されている。切断電圧供給パッド８および固
定電圧供給端子１１間には薄膜抵抗１４が接続される。
固定電圧供給パッド１１および接地電位ＧＮＤ端子間に
は、ゲート電極を接地電位ＧＮＤ端子に接続するｐチャ
ネル型トランジスタＰ４とｎチャネル型トランジスタＮ
１およびＮ２からなる並列接続回路とが直列接続で挿入
される。この直列接続点Ａ１にそれぞれ入力端が接続さ
れ、出力端がｎチャネル型トランジスタＮ１のゲート電
極に接続されるインバータ２および出力端がデコーダ１
に接続されるインバータ５とを有している。
【００３９】このようなコード設定回路が複数個（この
例では３ビット分）デコーダ１に接続され、Ｐ１とＰ２
およびＰ３、Ｐ４とＰ５およびＰ６、Ｎ１とＮ３および
Ｎ５、Ｎ２とＮ４およびＮ６、パッド８と９および１
０、パッド１１と１２および１３、インバータ２と３お
よび４、インバータ５と６および７がそれぞれ対応す
る。さらに、ｎチャネル型トランジスタＮ２、Ｎ４およ
びＮ６のそれぞれのゲート電極には、パワーオン時に一
時的に低レベルになってこれらトランジスタをオンさせ
る制御信号ＳＰが供給される。
例では３ビット分）デコーダ１に接続され、Ｐ１とＰ２
およびＰ３、Ｐ４とＰ５およびＰ６、Ｎ１とＮ３および
Ｎ５、Ｎ２とＮ４およびＮ６、パッド８と９および１
０、パッド１１と１２および１３、インバータ２と３お
よび４、インバータ５と６および７がそれぞれ対応す
る。さらに、ｎチャネル型トランジスタＮ２、Ｎ４およ
びＮ６のそれぞれのゲート電極には、パワーオン時に一
時的に低レベルになってこれらトランジスタをオンさせ
る制御信号ＳＰが供給される。
【００４０】上述した構成の要部の構造を断面図で示し
た図３（ｂ）を参照すると、ｐ型半導体基板上にｎウェ
ル領域が形成され、このｎウェル領域上にトラジスタＰ
１およびＰ４のソースとドレイン電極とを形成するｐ+
拡散層の領域がそれぞれ設けられてこれらｐ+ 拡散層領
域のｐチャネル型トランジスタＰ１のソース電極および
ドレイン電極を形成するとともに、これらソースとドレ
イン電極との層間のチャネル領域上面に形成されたゲー
ト電極はそれぞれ接地電位ＧＮＤ端子に接続される。ｐ
チャネル型トランジスタＰ１のソース電極のｐ+ 拡散層
領は電源電圧ＶＤＤ端子に接続され、ドレイン電極のｐ
+ 拡散層は切断電圧供給パッド８、薄膜抵抗１４および
固定電圧供給パッド１１を介してトランジスタＰ４のソ
ース電極のｐ+ 拡散層に接続される。このｐチャネル型
トランジスタＰ４のドレイン電極は接続点Ａ１に接続さ
れる。
た図３（ｂ）を参照すると、ｐ型半導体基板上にｎウェ
ル領域が形成され、このｎウェル領域上にトラジスタＰ
１およびＰ４のソースとドレイン電極とを形成するｐ+
拡散層の領域がそれぞれ設けられてこれらｐ+ 拡散層領
域のｐチャネル型トランジスタＰ１のソース電極および
ドレイン電極を形成するとともに、これらソースとドレ
イン電極との層間のチャネル領域上面に形成されたゲー
ト電極はそれぞれ接地電位ＧＮＤ端子に接続される。ｐ
チャネル型トランジスタＰ１のソース電極のｐ+ 拡散層
領は電源電圧ＶＤＤ端子に接続され、ドレイン電極のｐ
+ 拡散層は切断電圧供給パッド８、薄膜抵抗１４および
固定電圧供給パッド１１を介してトランジスタＰ４のソ
ース電極のｐ+ 拡散層に接続される。このｐチャネル型
トランジスタＰ４のドレイン電極は接続点Ａ１に接続さ
れる。
【００４１】図３（ａ）の構成において、薄膜抵抗１４
〜１６を切断するために切断電圧供給パッド８〜１０に
対して外部電源から切断電圧パルスを印加した場合を説
明する。
〜１６を切断するために切断電圧供給パッド８〜１０に
対して外部電源から切断電圧パルスを印加した場合を説
明する。
【００４２】まず、この回路に電源を投入すると、制御
信号ＳＰが供給され、この信号ＳＰに応答してｎチャネ
ル型トランジスタＮ２、Ｎ４およびＮ６は瞬時的に導通
状態になる。そのため接続点Ａ１〜Ａ３の電位は接地電
位ＧＮＤにより低レベルに引き下げられ、この低レベル
の電圧がインバータ２〜４で高レベルに反転されてｎチ
ャネル型トランジスタＮ１、Ｎ３およびＮ５のゲート電
極にそれぞれ供給される。これらの高レベルのパルス電
圧によりｎチャネル型トランジスタＮ１、Ｎ３およびＮ
５は導通状態になり、接続点Ａ１〜Ａ３の電位は再び低
レベルに再設定され、この低レベルが再びインバータ２
〜４で高レベルに反転されてｎチャネル型トランジスタ
Ｎ１、Ｎ３およびＮ５のゲート電極にそれぞれ供給され
る。以後このサイクルが繰り返えされるので、信号ＳＰ
が瞬間的なパルスであっても接続点Ａ１〜Ａ３の電位は
低レベルの電位を持続することになる。
信号ＳＰが供給され、この信号ＳＰに応答してｎチャネ
ル型トランジスタＮ２、Ｎ４およびＮ６は瞬時的に導通
状態になる。そのため接続点Ａ１〜Ａ３の電位は接地電
位ＧＮＤにより低レベルに引き下げられ、この低レベル
の電圧がインバータ２〜４で高レベルに反転されてｎチ
ャネル型トランジスタＮ１、Ｎ３およびＮ５のゲート電
極にそれぞれ供給される。これらの高レベルのパルス電
圧によりｎチャネル型トランジスタＮ１、Ｎ３およびＮ
５は導通状態になり、接続点Ａ１〜Ａ３の電位は再び低
レベルに再設定され、この低レベルが再びインバータ２
〜４で高レベルに反転されてｎチャネル型トランジスタ
Ｎ１、Ｎ３およびＮ５のゲート電極にそれぞれ供給され
る。以後このサイクルが繰り返えされるので、信号ＳＰ
が瞬間的なパルスであっても接続点Ａ１〜Ａ３の電位は
低レベルの電位を持続することになる。
【００４３】このとき、固定電圧供給パッド１１〜１３
には接地電位を固定電圧として供給しておく。この状態
で、外部電源から例えば切断電圧供給パッド８〜１０に
対して切断電圧パルス、例えば−１０Ｖを加える。その
結果、切断電圧供給パッド８〜１０から薄膜抵抗１４を
介して−１０Ｖ電源側に大きな電流が流れて薄膜抵抗１
４〜１６が切断されると、切断電圧供給パッド８〜１０
のインピーダンスがそれぞれ急激に大きくなり、実事例
１および２同様に切断電圧を供給する外部電源が瞬間的
に昇圧して高電圧のノイズを発生する。
には接地電位を固定電圧として供給しておく。この状態
で、外部電源から例えば切断電圧供給パッド８〜１０に
対して切断電圧パルス、例えば−１０Ｖを加える。その
結果、切断電圧供給パッド８〜１０から薄膜抵抗１４を
介して−１０Ｖ電源側に大きな電流が流れて薄膜抵抗１
４〜１６が切断されると、切断電圧供給パッド８〜１０
のインピーダンスがそれぞれ急激に大きくなり、実事例
１および２同様に切断電圧を供給する外部電源が瞬間的
に昇圧して高電圧のノイズを発生する。
【００４４】再び図３（ｂ）を参照すると、ｐチャネル
型トランジスタＰ１〜Ｐ３（Ｐ２およびＰ３は不図示）
の電極を形成するｐ+ 拡散層と半導体基板との間のブレ
ークダウン電圧が１９Ｖであり、この電圧よりも高いノ
イズパルスによって、ｐチャネル型トランジスタＰ１〜
Ｐ３のＰＮ接合（図中のダイオードＪＤで示す）は破壊
される。
型トランジスタＰ１〜Ｐ３（Ｐ２およびＰ３は不図示）
の電極を形成するｐ+ 拡散層と半導体基板との間のブレ
ークダウン電圧が１９Ｖであり、この電圧よりも高いノ
イズパルスによって、ｐチャネル型トランジスタＰ１〜
Ｐ３のＰＮ接合（図中のダイオードＪＤで示す）は破壊
される。
【００４５】しかしながら、薄膜抵抗は切断電圧供給パ
ルス電圧が供給されたことで既に切断されているため、
コードを設定する回路部分、すなわちｎチャネル型トラ
ンジスタＮ１〜６、インバータ２〜７およびｐチャネル
型トランジスタＰ４〜Ｐ６には何等影響を与えることは
ない。
ルス電圧が供給されたことで既に切断されているため、
コードを設定する回路部分、すなわちｎチャネル型トラ
ンジスタＮ１〜６、インバータ２〜７およびｐチャネル
型トランジスタＰ４〜Ｐ６には何等影響を与えることは
ない。
【００４６】前述したように固定電圧供給パッドは接地
電位ＧＮＤ端子に固定されているから、薄膜抵抗が切断
された後は、接続点Ａ１〜Ａ３の電位は低レベル、イン
バータ５〜７の出力は高レベルの状態を維持する。
電位ＧＮＤ端子に固定されているから、薄膜抵抗が切断
された後は、接続点Ａ１〜Ａ３の電位は低レベル、イン
バータ５〜７の出力は高レベルの状態を維持する。
【００４７】上述の説明では、切断電圧供給パッド８〜
１０の全部に切断電圧を供給して薄膜抵抗１４〜１６を
全部切断した例を説明したが、実施例１と同様に切断電
圧供給パッドを必要に応じて選択し、かつ選択されない
薄膜抵抗に接続される固定電圧供給パッドおよび切断電
圧供給パッドは開放状態にすることによって、接続点Ａ
１〜Ａ３ののうちの所定の電位は高レベルを維持するか
らその電圧を反転出力するインバータ５〜７の出力は低
レベルのコード信号となり、これらを組み合せて所望の
トリミングコードを発生させればよい。
１０の全部に切断電圧を供給して薄膜抵抗１４〜１６を
全部切断した例を説明したが、実施例１と同様に切断電
圧供給パッドを必要に応じて選択し、かつ選択されない
薄膜抵抗に接続される固定電圧供給パッドおよび切断電
圧供給パッドは開放状態にすることによって、接続点Ａ
１〜Ａ３ののうちの所定の電位は高レベルを維持するか
らその電圧を反転出力するインバータ５〜７の出力は低
レベルのコード信号となり、これらを組み合せて所望の
トリミングコードを発生させればよい。
【００４８】次に、第４の実施例のコード設定回路の回
路図を示した図４（ａ）を参照すると、この回路では図
２（ａ）に示した第２の実施例と異なる点は、第２の実
施例におけるｎチャネル型トランジスタとｐチャネル型
トランジスタ、固定電圧供給端子と切断電圧供給端子、
および固定電圧と切断電圧との極性のそれぞれを全て逆
極性にした回路であり、その具体的な構成は第３の実施
例の構成からｐチャネル型トランジスタＰ４、Ｐ５およ
びＰ６を削除して、ｎチャネル型トランジスタＮ１〜Ｎ
６およびインバータ２〜７の入力端をそれぞれ直接に固
定電圧供給パッド１１〜１３に接続したことである。そ
れ以外の構成は第３の実施例と同一であり、同一構成要
素には同一の符号を付して構成の説明は省略する。
路図を示した図４（ａ）を参照すると、この回路では図
２（ａ）に示した第２の実施例と異なる点は、第２の実
施例におけるｎチャネル型トランジスタとｐチャネル型
トランジスタ、固定電圧供給端子と切断電圧供給端子、
および固定電圧と切断電圧との極性のそれぞれを全て逆
極性にした回路であり、その具体的な構成は第３の実施
例の構成からｐチャネル型トランジスタＰ４、Ｐ５およ
びＰ６を削除して、ｎチャネル型トランジスタＮ１〜Ｎ
６およびインバータ２〜７の入力端をそれぞれ直接に固
定電圧供給パッド１１〜１３に接続したことである。そ
れ以外の構成は第３の実施例と同一であり、同一構成要
素には同一の符号を付して構成の説明は省略する。
【００４９】上述した構成の要部の構造を断面図で示し
た図４（ｂ）を参照すると、ｐ型半導体基板上にｎチャ
ネル型トランジスタＮ１およびｎウェル領域が形成さ
れ、このｎウェル領域上にトラジスタＰ１のソースとド
レイン電極とを形成するｐ+ 拡散層の領域がそれぞれ設
けられてこれらｐ+ 拡散層領域がｐチャネル型トランジ
スタＰ１のソース電極およびドレイン電極を形成すると
ともに、これらソースとドレイン電極との層間のチャネ
ル領域上面に形成されたゲート電極は接地電位ＧＮＤ端
子に接続される。ソース電極のｐ+ 拡散層領は電源電圧
ＶＤＤ端子に接続されドレイン電極のｐ+ 拡散層は切断
電圧供給パッド８、薄膜抵抗１４および切固定圧供給パ
ッド１１を介してトランジスタＮ１のドレイン電極のｎ
+ 拡散層に接続される。このｎチャネル型トランジスタ
Ｎ１のソース電極は接地電位ＧＮＤに接続されて形成さ
れている。
た図４（ｂ）を参照すると、ｐ型半導体基板上にｎチャ
ネル型トランジスタＮ１およびｎウェル領域が形成さ
れ、このｎウェル領域上にトラジスタＰ１のソースとド
レイン電極とを形成するｐ+ 拡散層の領域がそれぞれ設
けられてこれらｐ+ 拡散層領域がｐチャネル型トランジ
スタＰ１のソース電極およびドレイン電極を形成すると
ともに、これらソースとドレイン電極との層間のチャネ
ル領域上面に形成されたゲート電極は接地電位ＧＮＤ端
子に接続される。ソース電極のｐ+ 拡散層領は電源電圧
ＶＤＤ端子に接続されドレイン電極のｐ+ 拡散層は切断
電圧供給パッド８、薄膜抵抗１４および切固定圧供給パ
ッド１１を介してトランジスタＮ１のドレイン電極のｎ
+ 拡散層に接続される。このｎチャネル型トランジスタ
Ｎ１のソース電極は接地電位ＧＮＤに接続されて形成さ
れている。
【００５０】図４（ａ）の構成において、薄膜抵抗１４
〜１６を切断するために切断電圧供給パッド８〜１０に
対して外部電源から切断電圧パルスを印加した場合を説
明する。
〜１６を切断するために切断電圧供給パッド８〜１０に
対して外部電源から切断電圧パルスを印加した場合を説
明する。
【００５１】この回路の動作は、この回路に電源を投入
すると、制御信号ＳＰが供給され、この信号ＳＰに応答
してｎチャネル型トランジスタＮ２、Ｎ４およびＮ６は
瞬時的に導通状態になり、信号ＳＰが瞬間的なパルスで
あっても接続点Ａの電位は低レベルの電位を持続するこ
とになる基本的な動作は第３の実施例と同様である。
すると、制御信号ＳＰが供給され、この信号ＳＰに応答
してｎチャネル型トランジスタＮ２、Ｎ４およびＮ６は
瞬時的に導通状態になり、信号ＳＰが瞬間的なパルスで
あっても接続点Ａの電位は低レベルの電位を持続するこ
とになる基本的な動作は第３の実施例と同様である。
【００５２】特にこの実施例では第３の実施例における
ｐチャネル型トランジスタＰ４〜Ｐ６が削除されている
ので、固定電圧供給パッド１１〜１３には５Ｖ電圧を固
定電圧として供給しておく。この状態で、外部電源から
例えば切断電圧供給パッド８〜１０に対して切断電圧パ
ルス、例えば−５Ｖを加える。その結果、固定電圧供給
パッド１１〜１３から薄膜抵抗１４〜１６を介して−５
Ｖ電源側に大きな電流が流れて薄膜抵抗１４〜１６が切
断されると、切断電圧供給パッド８〜１０のインピーダ
ンスがそれぞれ急激に大きくなり、実施例１および２同
様に切断電圧を供給する外部電源が瞬間的に昇圧して負
側に高電圧のノイズを発生する。
ｐチャネル型トランジスタＰ４〜Ｐ６が削除されている
ので、固定電圧供給パッド１１〜１３には５Ｖ電圧を固
定電圧として供給しておく。この状態で、外部電源から
例えば切断電圧供給パッド８〜１０に対して切断電圧パ
ルス、例えば−５Ｖを加える。その結果、固定電圧供給
パッド１１〜１３から薄膜抵抗１４〜１６を介して−５
Ｖ電源側に大きな電流が流れて薄膜抵抗１４〜１６が切
断されると、切断電圧供給パッド８〜１０のインピーダ
ンスがそれぞれ急激に大きくなり、実施例１および２同
様に切断電圧を供給する外部電源が瞬間的に昇圧して負
側に高電圧のノイズを発生する。
【００５３】再び図４（ｂ）を参照すると、ｐチャネル
型トランジスタＰ１〜Ｐ３（Ｐ２およびＰ３は不図示）
の電極を形成するｐ+ 拡散層と半導体基板との間のブレ
ークダウン電圧が１９Ｖであり、この電圧よりも高いノ
イズパルスによって、ｐチャネル型トランジスタＰ１〜
Ｐ３のＰＮ接合（図中のダイオードＪＤで示す）は破壊
される。
型トランジスタＰ１〜Ｐ３（Ｐ２およびＰ３は不図示）
の電極を形成するｐ+ 拡散層と半導体基板との間のブレ
ークダウン電圧が１９Ｖであり、この電圧よりも高いノ
イズパルスによって、ｐチャネル型トランジスタＰ１〜
Ｐ３のＰＮ接合（図中のダイオードＪＤで示す）は破壊
される。
【００５４】しかしながら、薄膜抵抗は切断電圧供給パ
ルス電圧が供給されたことで既に切断されているため、
コードを設定する回路部分、すなわちｎチャネル型トラ
ンジスタＮ１〜６、インバータ２〜７には何等影響を与
えることはないことは前述と同様である。
ルス電圧が供給されたことで既に切断されているため、
コードを設定する回路部分、すなわちｎチャネル型トラ
ンジスタＮ１〜６、インバータ２〜７には何等影響を与
えることはないことは前述と同様である。
【００５５】固定電圧供給パッド１１〜１３は５Ｖ電圧
に固定されているから、薄膜抵抗が切断された後は、接
続点Ａ１〜Ａ３の電位は高レベル、インバータ５〜７の
出力は低レベルの状態を維持する。
に固定されているから、薄膜抵抗が切断された後は、接
続点Ａ１〜Ａ３の電位は高レベル、インバータ５〜７の
出力は低レベルの状態を維持する。
【００５６】上述の説明でも、切断電圧供給パッド８〜
１０の全部に切断電圧を供給して薄膜抵抗１４〜１６を
全部切断した例を説明したが、実施例１と同様に切断電
圧供給パッドを必要に応じて選択し、かつ選択されない
薄膜抵抗に接続される固定電圧供給パッドおよび切断電
圧供給パッドは開放状態にすることによって、接続点Ａ
１〜ＡＡ３のうちの所定の電位は高レベルを維持するか
らその電圧を反転出力するインバータ５〜６の出力は低
レベルのコード信号となり、これらを組み合せて所望の
トリミングコードを発生させればよい。
１０の全部に切断電圧を供給して薄膜抵抗１４〜１６を
全部切断した例を説明したが、実施例１と同様に切断電
圧供給パッドを必要に応じて選択し、かつ選択されない
薄膜抵抗に接続される固定電圧供給パッドおよび切断電
圧供給パッドは開放状態にすることによって、接続点Ａ
１〜ＡＡ３のうちの所定の電位は高レベルを維持するか
らその電圧を反転出力するインバータ５〜６の出力は低
レベルのコード信号となり、これらを組み合せて所望の
トリミングコードを発生させればよい。
【００５７】
【発明の効果】以上説明したように、本発明のコード設
定回路は、第１の切断電圧供給パッドおよび薄膜抵抗か
らなる直列接続回路と接地電位との間に、第２の切断電
圧供給パッドおよびゲート電極が電源電位に接続された
ｎチャネル型トランジスタを直列接続で挿入した構成を
有するので、第１の切断電圧供給パッドを固定電圧にし
て外部電源から第２の切断電圧供給パッドに切断電圧パ
ルスを加えたときに発生する、瞬間的な高圧パルスは挿
入したトランジスタに加わるようにし、そのＰＮ接合を
破壊することにより、本来のコード発生部へのノイズの
進入を防止することができる。また、ｎチャネル型トラ
ンジスタとｐチャネル型トランジスタ、固定電圧供給端
子と第１の切断電圧供給端子、および固定電圧と切断電
圧との極性のそれぞれを全て逆極性にした回路構成も可
能であり同様にコード発生部へのノイズの進入を防止す
ることができる。したがって、第１の切断電圧供給パッ
ドに接続されたコード発生部出力のレベルを一定に維持
することができこの一定出力をインバータを介してデコ
ーダに供給するので、トリミングの信頼性を向上させる
ことができる。
定回路は、第１の切断電圧供給パッドおよび薄膜抵抗か
らなる直列接続回路と接地電位との間に、第２の切断電
圧供給パッドおよびゲート電極が電源電位に接続された
ｎチャネル型トランジスタを直列接続で挿入した構成を
有するので、第１の切断電圧供給パッドを固定電圧にし
て外部電源から第２の切断電圧供給パッドに切断電圧パ
ルスを加えたときに発生する、瞬間的な高圧パルスは挿
入したトランジスタに加わるようにし、そのＰＮ接合を
破壊することにより、本来のコード発生部へのノイズの
進入を防止することができる。また、ｎチャネル型トラ
ンジスタとｐチャネル型トランジスタ、固定電圧供給端
子と第１の切断電圧供給端子、および固定電圧と切断電
圧との極性のそれぞれを全て逆極性にした回路構成も可
能であり同様にコード発生部へのノイズの進入を防止す
ることができる。したがって、第１の切断電圧供給パッ
ドに接続されたコード発生部出力のレベルを一定に維持
することができこの一定出力をインバータを介してデコ
ーダに供給するので、トリミングの信頼性を向上させる
ことができる。
【図１】（ａ）は本発明のコード設定回路の第１の実施
例を示す回路図である。（ｂ）は第１の実施例における
コード設定回路の要部の構造を示す断面図である。
例を示す回路図である。（ｂ）は第１の実施例における
コード設定回路の要部の構造を示す断面図である。
【図２】（ａ）は本発明のコード設定回路の第２の実施
例を示す回路図である。（ｂ）は第２の実施例における
コード設定回路の要部の構造を示す断面図である。
例を示す回路図である。（ｂ）は第２の実施例における
コード設定回路の要部の構造を示す断面図である。
【図３】（ａ）は本発明のコード設定回路の第３の実施
例を示す回路図である。（ｂ）は第３の実施例における
コード設定回路の要部の構造を示す断面図である。
例を示す回路図である。（ｂ）は第３の実施例における
コード設定回路の要部の構造を示す断面図である。
【図４】（ａ）は本発明のコード設定回路の第４の実施
例を示す回路図である。（ｂ）は第４の実施例における
コード設定回路の要部の構造を示す断面図である。
例を示す回路図である。（ｂ）は第４の実施例における
コード設定回路の要部の構造を示す断面図である。
【図５】（ａ）は電圧をトリミングコードにより調整す
る例を説明するための一例を示す回路図であるある。
（ｂ）は従来のコード設定回路の一例を示す回路図であ
る。
る例を説明するための一例を示す回路図であるある。
（ｂ）は従来のコード設定回路の一例を示す回路図であ
る。
１ デコーダ ２〜７ インバータ ８〜１０ 固定または切断電圧供給パッド １１〜１３ 切断または固定電圧供給パッド １４〜１６ 薄膜抵抗 Ｐ１〜Ｐ６ ｐチャネル型トランジスタ Ｎ１〜Ｎ６ ｎチャネル型トランジスタ
Claims (3)
- 【請求項１】 外部から所定の切断電圧が供給される第
１の切断電圧供給パットと、この第１の切断電圧供給パ
ッドに一端が接続され他端が低位電圧源に接続されこれ
ら両端の電気的接続を前記切断電圧に応答して選択的に
切断可能な基準電圧トリミング用の薄膜抵抗と、高位電
圧源および前記第１の切断電圧供給パッドの間に第１の
第１導電型トランジスタおよび第１の第２導電型トラン
ジスタとが直列接続で挿入された直列接続回路と、前記
第１の第１導電型トランジスタに並列接続され電源投入
時のみ所定の制御信号で導通する第２の第１導電型トラ
ンジスタと、前記直列接続点の電位を前記第１の第１導
電型トランジスタのゲート電極に反転出力する第１のイ
ンバータと、前記直列接続点の電圧をコード信号として
反転出力する第２のインバータと、この第２のインバー
タの出力を前記薄膜抵抗の有無に応じた所定のコード信
号としてデコードするデコーダとをそれぞれ複数組有す
るコード設定回路において、 前記薄膜抵抗の前記他端を低位電圧源に直接接続する構
成に代えて、前記第１の切断電圧供給パッド側に接続さ
れるトランジスタの破壊回避用電流バイパス手段を前記
他端および低位電圧源の間に接続する構成が用いられ、
前記電流バイパス手段は、前記他端に新たに接続される
第２の切断電圧供給パッドとこのパッドおよび低位電圧
源の間に新たに接続される所定のトランジスタとからな
り、前記第１の切断電圧供給パッドをあらかじめ定める
所定の電位に固定し、前記第２の切断電圧供給パッドか
ら切断電圧を供給して前記薄膜抵抗を切断するととも
に、切断後に前記第２の切断電圧供給パッドを介して高
電圧ノイズパルスが流入しても、新たに設けた前記所定
のトランジスタのＰＮ接合を破壊させることによって前
記第１の切断電圧供給パッド側のトランジスタの破壊を
回避することを特徴とするコード設定回路。 - 【請求項２】 前記電流バイパス手段は、前記第１の切
断電圧供給パッドが所定の一定電位に固定される固定電
圧供給パッドとし、前記所定のトランジスタが第２の第
２導電型トランジスタであってこのトランジスタのゲー
ト電極が高位電圧源に接続される請求項１記載のコード
設定回路。 - 【請求項３】 前記電流バイパス手段は、前記第１の第
２導電型トランジスタに代えて前記第１の第１導電型ト
ランジスタのドレイン電極と前記第１の切断電圧供給パ
ッドと前記薄膜抵抗の前記一端とが直接接続された状態
であって、前記第１の切断電圧供給パッドが所定の一定
電位に固定される固定電圧供給パッドとし、前記所定の
トランジスタが第２の第２導電型トランジスタであって
このトランジスタのゲート電極が高位電圧源に接続され
る請求項１記載のコード設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6174420A JP2699877B2 (ja) | 1994-07-26 | 1994-07-26 | コード設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6174420A JP2699877B2 (ja) | 1994-07-26 | 1994-07-26 | コード設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846002A JPH0846002A (ja) | 1996-02-16 |
| JP2699877B2 true JP2699877B2 (ja) | 1998-01-19 |
Family
ID=15978244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6174420A Expired - Lifetime JP2699877B2 (ja) | 1994-07-26 | 1994-07-26 | コード設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699877B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186661A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 集積回路 |
| JP2679390B2 (ja) * | 1990-10-12 | 1997-11-19 | 日本電気株式会社 | コード設定回路 |
-
1994
- 1994-07-26 JP JP6174420A patent/JP2699877B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0846002A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001251B1 (ko) | 전압 제어회로 | |
| EP0844737B1 (en) | Input buffer circuit and bidirectional buffer circuit for plural voltage systems | |
| JPS60500433A (ja) | 基板バイアス制御回路および方法 | |
| KR19990067849A (ko) | 허용 전압 출력 버퍼 | |
| JPH06204838A (ja) | 基準電圧発生器及び基準電圧の発生方法 | |
| KR100218078B1 (ko) | 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로 | |
| JP2006294903A (ja) | ヒューズトリミング回路 | |
| CA2201853A1 (en) | High voltage level shifter for switching high voltage in non-volatile memory integrated circuits | |
| JP3266527B2 (ja) | 出力ドライバ回路及び半導体装置 | |
| JP3022815B2 (ja) | 中間電位生成回路 | |
| US20010002798A1 (en) | High Voltage Tolerable Input Buffer | |
| KR100334365B1 (ko) | 시모스 입력 버퍼 보호 회로 | |
| KR100357279B1 (ko) | 풀업회로및반도체장치 | |
| US6384632B2 (en) | Buffer circuit | |
| US6784720B2 (en) | Current switching circuit | |
| JPH1050932A (ja) | 半導体装置 | |
| JP3875285B2 (ja) | 半導体集積回路の中間電圧発生回路 | |
| KR0163728B1 (ko) | 바이모오스로 이루어진 정전압 발생회로 | |
| KR20010029848A (ko) | 반도체 장치 | |
| US6900688B2 (en) | Switch circuit | |
| JP3198225B2 (ja) | 低電圧出力回路 | |
| US6271692B1 (en) | Semiconductor integrated circuit | |
| JP2699877B2 (ja) | コード設定回路 | |
| WO1997034373A1 (fr) | Circuit de sortie | |
| JP2000029551A (ja) | Ｃｍｏｓ基準電圧生成器を含む集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970826 |