JP2006294903A - ヒューズトリミング回路 - Google Patents
ヒューズトリミング回路 Download PDFInfo
- Publication number
- JP2006294903A JP2006294903A JP2005114367A JP2005114367A JP2006294903A JP 2006294903 A JP2006294903 A JP 2006294903A JP 2005114367 A JP2005114367 A JP 2005114367A JP 2005114367 A JP2005114367 A JP 2005114367A JP 2006294903 A JP2006294903 A JP 2006294903A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- circuit
- resistor
- power supply
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 パッド23a,23bからESDサージ電流がヒューズ抵抗22を介して電源ラインVDDおよび接地ラインGNDへ流れる第1〜第4経路に電流制限手段として抵抗26a,26b,26cが設けられている。抵抗26aは、MOSトランジスタ24のソースおよびCMOS入力回路21のVDD側入力端と電源ラインVDDとの間に挿入接続されている。抵抗26bは、ヒューズ抵抗22の他端およびCMOS入力回路21のGND側入力端と接地ラインGNDとの間に挿入接続されている。抵抗26cは、ヒューズ抵抗22の一端とダイオード25a,25bの接続点との間に挿入接続されている。
【選択図】 図2
Description
トリミングパッドからESDサージ電流がヒューズ抵抗を介して第1電源電位を基準として流れる経路と第2電源電位を基準として流れる経路とに電流制限手段を設けたことを特徴とする。
これらのICチップは、液晶表示パネル101のガラス基板上にCOG実装される。
ヒューズ抵抗32は、電圧または電流を供給して切断することによりCMOS入力回路31の入力レベルを切り替え可能で、非切断の状態でCMOS入力回路31の入力端のレベルを電源電位VDDにプルアップするため、一端がCMOS入力回路31の入力端に接続され、他端が電源ラインVDDに接続されている。
21,31 CMOS入力回路
22,32 ヒューズ抵抗
23a,33a 第1のパッド(トリミングパッド)
23b,33b 第2のパッド(トリミングパッド)
33c 第3のパッド(制御パッド)
24 PチャネルMOSトランジスタ(プルアップトランジスタ)
34a,34b,34d 抵抗(プルダウン抵抗)
34c NチャネルMOSトランジスタ(プルダウントランジスタ)
25a,25b,35a,35b ダイオード(静電気保護用素子)
26a,36a 第1の抵抗(高抵抗素子;電流制限手段)
26b,36b 第2の抵抗(高抵抗素子;電流制限手段)
26c 第3の抵抗(高抵抗素子;電流制限手段)
37 NチャネルMOSトランジスタ(スイッチ素子)
38 NチャネルMOSトランジスタ
39 抵抗
100 液晶表示装置
104 電源回路
200 基準電圧発生回路
201 増幅器
202 分圧回路
203 バンドギャップリファレンス回路
204 セレクタ
205 ヒューズトリミング回路
Claims (6)
- トリミングパッドへ電圧または電流を供給してヒューズ抵抗を切断することにより、入力回路の入力レベルを第1電源電位と第2電源電位とで切り替え可能とするヒューズトリミング回路において、
前記トリミングパッドから静電気放電サージ電流が前記ヒューズ抵抗を介して第1電源電位を基準として流れる経路と第2電源電位を基準として流れる経路とに電流制限手段を設けたことを特徴とするヒューズトリミング回路。 - 前記電流制限手段は、前記各経路内のうち前記ヒューズ抵抗を切断するためのトリミング電流が流れない経路に挿入された高抵抗素子からなることを特徴とする請求項1記載のヒューズトリミング回路。
- 前記入力回路の入力端に、その電位を第1電源電位にプルアップまたはプルダウンする手段が接続され、
前記入力回路の入力端と第1電源電位および第2電源電位との間に静電保護用素子が接続され、
前記ヒューズ抵抗は、一端が前記入力回路の入力端に接続され、他端が第2電源電位に接続され、
前記トリミングパッドは、前記ヒューズ抵抗の一端に接続された第1のパッドと、前記ヒューズ抵抗の他端に接続された第2のパッドとであり、
前記高抵抗素子は、前記入力回路の第1電源入力端と第1電源電位との間に挿入接続された第1の抵抗と、前記ヒューズ抵抗の他端および前記入力回路の第2電源入力端と第2電源電位との間に挿入接続された第2の抵抗と、前記ヒューズ抵抗の一端と前記静電保護用素子との間に挿入接続された第3の抵抗とであることを特徴とする請求項2記載のヒューズトリミング回路。 - 前記入力回路の入力端に、その電位を第1電源電位にプルアップまたはプルダウンする手段が接続され、
前記ヒューズ抵抗は、一端が前記入力回路の入力端に接続され、他端が第2電源電位に接続され、
前記トリミングパッドは、前記ヒューズ抵抗の一端に接続された第1のパッドと、前記ヒューズ抵抗の他端に接続された第2のパッドとであり、
前記第1のパッドと前記ヒューズ抵抗の一端との間にスイッチ素子が挿入接続されていることを特徴とする請求項2記載のヒューズトリミング回路。 - 前記高抵抗素子は、
前記入力回路の第1電源入力端と第1電源電位との間に挿入接続された第1の抵抗と、前記ヒューズ抵抗の他端および前記入力回路の第2電源入力端と第2電源電位との間に挿入接続された第2の抵抗とであることを特徴とする請求項4記載のヒューズトリミング回路。 - 前記スイッチ素子は前記第1のパッドとの接続端側が第1電源電位と非接続で、
前記高抵抗素子は、
前記ヒューズ抵抗の他端および前記入力回路の第2電源入力端と第2電源ラインとの間に挿入接続された第2の抵抗と、前記ヒューズ抵抗の一端と前記プルアップまたはプルダウンする手段との間に挿入接続された第3の抵抗とであることを特徴とする請求項4記載のヒューズトリミング回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114367A JP2006294903A (ja) | 2005-04-12 | 2005-04-12 | ヒューズトリミング回路 |
US11/401,874 US7940113B2 (en) | 2005-04-12 | 2006-04-12 | Fuse trimming circuit with higher reliability |
CN2006100735198A CN1848435B (zh) | 2005-04-12 | 2006-04-12 | 具有更高可靠性的熔丝微调电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114367A JP2006294903A (ja) | 2005-04-12 | 2005-04-12 | ヒューズトリミング回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006294903A true JP2006294903A (ja) | 2006-10-26 |
Family
ID=37077918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005114367A Pending JP2006294903A (ja) | 2005-04-12 | 2005-04-12 | ヒューズトリミング回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7940113B2 (ja) |
JP (1) | JP2006294903A (ja) |
CN (1) | CN1848435B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153588A (ja) * | 2006-12-20 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 電気ヒューズ回路 |
JP2011066129A (ja) * | 2009-09-16 | 2011-03-31 | Elpida Memory Inc | 半導体装置 |
JP2014207413A (ja) * | 2013-04-16 | 2014-10-30 | 富士電機株式会社 | 半導体装置 |
US9601440B2 (en) | 2013-03-19 | 2017-03-21 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device and exposure mask used in the same method |
US20220068414A1 (en) * | 2020-08-26 | 2022-03-03 | Fuji Electric Co., Ltd. | Trimming method |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007055047A1 (ja) * | 2005-11-10 | 2009-04-30 | シャープ株式会社 | 表示装置およびそれを備える電子機器 |
JP5186925B2 (ja) | 2008-01-11 | 2013-04-24 | 株式会社リコー | 半導体装置及びその製造方法 |
KR20100079186A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 퓨징 스파크를 방지할 수 있는 퓨징 회로를 포함하는 집적 회로 |
US8645583B2 (en) * | 2010-09-23 | 2014-02-04 | Intersil Americas Inc. | Zero pin serial interface |
JP5752994B2 (ja) * | 2011-05-24 | 2015-07-22 | セイコーインスツル株式会社 | トリミング回路及び半導体装置 |
CN102651547B (zh) * | 2012-01-12 | 2013-06-05 | 京东方科技集团股份有限公司 | 一种静电放电保护电路及包括该保护电路的显示装置 |
CN103515941B (zh) * | 2012-06-21 | 2015-12-02 | 京东方科技集团股份有限公司 | 静电放电保护电路、阵列基板和显示装置 |
TWI484313B (zh) * | 2013-08-05 | 2015-05-11 | Nuvoton Technology Corp | 參考電壓產生電路及其具負電荷保護機制之電壓調整裝置 |
KR102392336B1 (ko) * | 2017-11-15 | 2022-04-28 | 삼성전자주식회사 | 디스플레이 구동 장치 및 이를 포함하는 디스플레이 시스템 |
CN114142848A (zh) * | 2021-11-16 | 2022-03-04 | 上海格易电子有限公司 | 芯片接口电路和芯片 |
CN115004367B (zh) * | 2022-04-20 | 2024-01-09 | 英诺赛科(苏州)半导体有限公司 | 用于电子装置的保护电路的晶片级调节的方法和用于促进所述方法的晶片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058764A (ja) * | 1998-06-09 | 2000-02-25 | Siemens Ag | 集積回路 |
JP2000133778A (ja) * | 1998-10-27 | 2000-05-12 | Seiko Instruments Inc | Lcdコントローラic用フューズトリミング回路 |
JP2000236022A (ja) * | 1999-02-12 | 2000-08-29 | Seiko Instruments Inc | フューズトリミング回路 |
JP2002026131A (ja) * | 2000-07-07 | 2002-01-25 | Fujitsu Ltd | トリミング回路、調整回路及び半導体装置 |
WO2003067761A1 (en) * | 2002-02-06 | 2003-08-14 | Koninklijke Philips Electronics N.V. | Input stage resistant against high voltage swings |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274266A (ja) | 1995-03-29 | 1996-10-18 | Hitachi Ltd | ヒューズトリミング回路及びそれを備えた半導体集積回路 |
US6054893A (en) * | 1997-04-10 | 2000-04-25 | Institute Of Microelectronics | Low current differential fuse circuit |
US6762918B2 (en) * | 2002-05-20 | 2004-07-13 | International Business Machines Corporation | Fault free fuse network |
JP2004146783A (ja) * | 2002-08-28 | 2004-05-20 | Fujitsu Ltd | 半導体集積回路装置、および半導体集積回路装置の調整方法 |
JP4000096B2 (ja) * | 2003-08-04 | 2007-10-31 | 株式会社東芝 | Esd保護回路 |
JP4657640B2 (ja) * | 2004-07-21 | 2011-03-23 | 株式会社日立製作所 | 半導体装置 |
-
2005
- 2005-04-12 JP JP2005114367A patent/JP2006294903A/ja active Pending
-
2006
- 2006-04-12 CN CN2006100735198A patent/CN1848435B/zh not_active Expired - Fee Related
- 2006-04-12 US US11/401,874 patent/US7940113B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058764A (ja) * | 1998-06-09 | 2000-02-25 | Siemens Ag | 集積回路 |
JP2000133778A (ja) * | 1998-10-27 | 2000-05-12 | Seiko Instruments Inc | Lcdコントローラic用フューズトリミング回路 |
JP2000236022A (ja) * | 1999-02-12 | 2000-08-29 | Seiko Instruments Inc | フューズトリミング回路 |
JP2002026131A (ja) * | 2000-07-07 | 2002-01-25 | Fujitsu Ltd | トリミング回路、調整回路及び半導体装置 |
WO2003067761A1 (en) * | 2002-02-06 | 2003-08-14 | Koninklijke Philips Electronics N.V. | Input stage resistant against high voltage swings |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153588A (ja) * | 2006-12-20 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 電気ヒューズ回路 |
JP2011066129A (ja) * | 2009-09-16 | 2011-03-31 | Elpida Memory Inc | 半導体装置 |
US9601440B2 (en) | 2013-03-19 | 2017-03-21 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device and exposure mask used in the same method |
JP2014207413A (ja) * | 2013-04-16 | 2014-10-30 | 富士電機株式会社 | 半導体装置 |
US9318433B2 (en) | 2013-04-16 | 2016-04-19 | Fuji Electric Co., Ltd. | Semiconductor device |
US20220068414A1 (en) * | 2020-08-26 | 2022-03-03 | Fuji Electric Co., Ltd. | Trimming method |
US11670388B2 (en) * | 2020-08-26 | 2023-06-06 | Fuji Electric Co., Ltd. | Trimming method |
Also Published As
Publication number | Publication date |
---|---|
CN1848435B (zh) | 2012-02-08 |
CN1848435A (zh) | 2006-10-18 |
US7940113B2 (en) | 2011-05-10 |
US20060227126A1 (en) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006294903A (ja) | ヒューズトリミング回路 | |
US8139331B2 (en) | Electrostatic discharge protection circuit | |
US20070097756A1 (en) | Semiconductor integrated circuit and leak current reducing method | |
JP2002268614A (ja) | 液晶表示装置ドライバ回路 | |
US20080158757A1 (en) | Short circuit and over-voltage protection for a data bus | |
US8570098B2 (en) | Voltage reducing circuit | |
US20100171732A1 (en) | Reference voltage generator | |
US6977523B2 (en) | Voltage level shifting circuit | |
US7236042B2 (en) | Fuse trimming circuit | |
KR100343914B1 (ko) | 반도체 장치 | |
TWI418147B (zh) | 低電壓輸出緩衝器及用於緩衝數位輸出資料之方法 | |
JP2006295322A (ja) | レベルシフタ回路 | |
US6271692B1 (en) | Semiconductor integrated circuit | |
US20070120577A1 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
JP4557046B2 (ja) | 出力バッファ回路および集積回路 | |
JP2018152396A (ja) | 半導体装置及びそれを用いた電子機器 | |
JP2008134687A (ja) | 電圧生成回路 | |
JP2001022483A (ja) | ホットプラグ対応i/o回路 | |
KR100420689B1 (ko) | 버퍼회로 | |
JP3714260B2 (ja) | 半導体集積回路 | |
KR100866716B1 (ko) | 정전기 방전 보호 회로 | |
US6624682B1 (en) | Method and an apparatus to actively sink current in an integrated circuit with a floating I/O supply voltage | |
JP4175193B2 (ja) | Mos型半導体集積回路 | |
JP5166148B2 (ja) | Esd保護回路および半導体装置 | |
JP2699877B2 (ja) | コード設定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070705 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110803 |