CN1848435B - 具有更高可靠性的熔丝微调电路 - Google Patents
具有更高可靠性的熔丝微调电路 Download PDFInfo
- Publication number
- CN1848435B CN1848435B CN2006100735198A CN200610073519A CN1848435B CN 1848435 B CN1848435 B CN 1848435B CN 2006100735198 A CN2006100735198 A CN 2006100735198A CN 200610073519 A CN200610073519 A CN 200610073519A CN 1848435 B CN1848435 B CN 1848435B
- Authority
- CN
- China
- Prior art keywords
- input
- constructed
- fuse
- circuit
- electromotive force
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种熔丝微调电路(20,30),其包括微调焊盘(23a,23b,33a,33b),熔丝电阻(22,33),输入电路(21,31)和限流单元(26a,26b,26c,36a,36b,36c)。该熔丝电阻(22,32)用来连接到微调焊盘(23a,23b,33a,33b)并由流经微调焊盘(23a,23b,33a,33b)的微调电流熔断。该输入电路(21,31)用来基于熔丝电阻(22,32)是否被熔断而输出第一电势和第二电势中的一个。限流单元(26a,26b,26c,36a,36b,36c)提供在从所述的微调焊盘(23a,23b,33a,33b)中的一个经由熔丝电阻(22,32)到馈送第一电势的第一电源线和馈送第二电势的第二电源线中的至少一个的路径上,和从所述微调焊盘(23a,23b,33a,33b)中的另一个经由所述熔丝电阻(22,32)到第一电源线和第二电源线中的所述至少一个的路径上。
Description
技术领域
本发明涉及熔丝微调电路(fuse trimming circuit)。
背景技术
在半导体集成电路(IC)中,熔丝微调电路用于提高内部电路的输出精度(例如,日本公开专利申请JP-P2000-133778A)。图1的电路图显示了传统的熔丝微调电路。熔丝微调电路10具有CMOS(互补金属氧化物半导体)输入电路11、熔丝电阻12、微调焊盘13、P沟道MOS晶体管14、以及N沟道MOS晶体管15和16。熔丝电阻12通过施加电压或电流可以被熔断,并且在连接的状态下可以将CMOS输入电路11的输入端的电势电平拉低到地电势GND。为熔断熔丝电阻12,将电压或电流提供给微调焊盘13。P沟道MOS晶体管14将CMOS输入电路11的输入端电势电平推高到电源电势VDD。N沟道MOS晶体管15和16用于静电保护。
熔丝电阻12的一端连接到CMOS输入电路11的输入端而另一端连接到地线GND。微调焊盘13连接到熔丝电阻12的一端。MOS晶体管14的源极连接到电源线VDD,漏极连接到CMOS输入电路11的输入端,而栅极连接到地线GND。MOS晶体管15的漏极连接到电源线VDD,源极连接到CMOS输入电路11的输入端,而栅极连接到地线GND。MOS晶体管16的漏极连接到CMOS输入电路11的输入端,而源极和栅极连接到地线GND。
由于在无需微调时在熔丝微调电路10中的熔丝电阻12并未熔断,因此,CMOS输入电路11的输入端固定在“L”电平(GND电势)。由于在需要微调时通过给微调焊盘13提供预定的电压或电流将熔丝电阻12熔断,因此CMOS输入电路11的输入端固定在“H”电平(VDD电势)。
结合以上的说明,日本公开专利申请JP-P2000-236022A公开了一种熔丝微调电路。该熔丝微调电路包括焊盘端、熔丝电阻、切分电阻、保护电阻、保护NMOS晶体管、上拉晶体管和输入电路。焊盘端提供在P型半导体基板上并执行微调。熔丝电阻一端连接到焊盘端,并能被熔断。切分电阻连接在熔丝电阻的另一端和地线之间。保护电阻的一端连接到焊盘端。保护NMOS晶体管的漏极连接到保护电阻的另一端,源极连接到地而栅极连接到熔丝电阻和切分电阻之间的连接点。上拉晶体管连接到保护电阻,并挂在(hang on)电源线上,以确定电势。输入电路的栅极连接到保护电阻。
我们发现了下述事实。在用于例如便携式电话和个人数字助理(PDA)等的便携式信息设备的显示装置中,当驱动显示面板的电路是由集成电路构成时,电源电路通常安装在IC芯片中。电源电路由升压(step-up)电路和电压调整电路构成。在包括电源电路的电压调整电路中,需要将输出电压的精度控制在±3%之内。为了满足这种需求,由包含在电压调整电路中的带隙参考电路(BGR)所构成的参考电压产生电路的输出就需要使用熔丝微调电路来微调,从而得到具有高精度的参考电压产生电路的输出。
根据玻载芯片(chip on glass,COG)技术,用于驱动显示面板的IC芯片可以被安装在显示面板中。用于COG安装的IC芯片通常形成的状态为,金凸起暴露在输入/输出焊盘或电源焊盘上。IC芯片以金凸起暴露的状态直接进行COG安装。由于这个原因,在IC芯片安装后,静电放电(ESD)电涌会施加到暴露出的金凸起。
当将熔丝微调电路10应用到以上提及的IC芯片的带隙参考电路并且IC芯片用于COG安装时,会产生以下所述的问题。在这种情况下,金凸起还暴露在熔丝微调电路10的微调焊盘上并且IC芯片直接使用该暴露的金凸起进行COG安装。在晶片中进行(晶片状态)微调。安装IC芯片,其中在无需微调的情况下熔丝电阻12不会被熔断。在电源线VDD和地线GND分别连接到电源电势VDD和地电势GND的情况下,在安装了IC芯片后,当ESD电涌作用到暴露在微调焊盘13上的金凸起并且ESD电涌电流通过熔丝电阻12流到电源线VDD和/或地线GND时,取决于ESD电涌的大小和持续时间,存在将熔丝电阻12熔断的可能性。
发明内容
为了得到本发明的一个方面,本发明提供了一种熔丝微调电路,包括:微调焊盘;熔丝电阻,其用来连接到微调焊盘并由流经微调焊盘的微调电流熔断;输入电路,其用来基于熔丝电阻是否被熔断而输出第一电势和第二电势之一;和限流单元,其提供在从微调焊盘中的一个经由熔丝电阻到供给第一电势的第一电源线和供给第二电势的第二电源线中的至少一个的路径上,和在从微调焊盘中的另一个经由熔丝电阻到第一电源线和第二电源线中的至少一个的路径上。
在本发明中,由于限流装置提供在ESD电涌电流从微调焊盘经由熔丝电阻流到第一电源线和第二电源线的路径中。因此,该熔丝微调电路能阻止熔丝电阻由于ESD电涌作用在微调焊盘上而产生的熔断。
附图说明
本发明以上所述及其它的目的、优点和特征将从以下结合附图所做的描述中变得更加清晰,其中:
图1是显示传统的熔丝微调电路的电路图;
图2是显示使用本发明的熔丝微调电路的液晶显示设备的构造的框图;
图3是显示图2所示的参考电压产生电路的构造的框图;
图4是显示本发明的第一实施例的熔丝微调电路的构造的电路图;
图5是显示在图4所示的熔丝微调电路中流经熔丝电阻的ESD电涌电流的路径的电路图;
图6是显示本发明的第二实施例的熔丝微调电路的构造的电路图;
图7是显示在图6所示的熔丝微调电路中流经熔丝电阻的ESD电涌电流的路径的电路图;
图8是显示本发明的第三实施例的熔丝微调电路30a的构造的电路图;和
图9是显示在图8所示的熔丝微调电路30a中流经熔丝电阻32的ESD电涌电流的路径的电路图。
具体实施方式
本发明现结合所示的实施例进行描述。本领域技术人员可以理解的是,可以使用本发明的教导来实现很多替代实施例,并且本发明并不限于为示例性目的所示的实施例。
以下将结合附图描述根据本发明的熔丝微调电路的实施例。这里,将描述作为显示设备的使用了本发明的熔丝微调电路的液晶显示设备。图2是显示使用了本发明的熔丝微调电路的液晶显示设备100的构造的框图。例如,液晶显示设备100用作诸如便携式电话和个人数字助理等的便携式信息设备的显示装置。该液晶显示设备100包括液晶显示面板101、数据线驱动电路102、扫描线驱动电路103、电源电路104和控制电路105。
该液晶显示面板101包括数据线106和扫描线107。在图中数据线106沿水平方向布置并沿垂直方向延伸。在图中扫描线107沿垂直方向布置并沿水平方向延伸。每个像素都包括TFT 108、像素电容109和液晶元件110。TFT 108的栅极端连接到扫描线107,而TFT 108的源极(漏极)端连接到数据线106。TFT 108的漏极(源极)端分别连接到像素电容109和液晶元件110。像素电容109和液晶元件110的未连接到TFT 108的端子111,例如连接到共用电极(未示出)。
数据线驱动电路102基于显示数据输出信号电压以驱动数据线106。扫描线驱动电路103输出TFT 108的选择/非选择电压以驱动扫描线107。控制电路105通过扫描线驱动电路103和数据线驱动电路102控制驱动定时。电源电路104产生要从数据线驱动电路102输出的信号电压并将其提供给数据线驱动电路102。电源电路104还产生要从扫描线驱动电路103输出的选择/非选择电压并将其提供给扫描线驱动电路103。电源电路104中包括参考电压产生电路200。
数据线驱动电路102和/或扫描线驱动电路103以及电源电路104都构造成作为一个芯片的半导体集成电路(以下称之为IC)。也就是说,一个芯片的IC包括了(数据线驱动电路102+电源电路104)、(扫描线驱动电路103+电源电路104)和(数据线驱动电路102+扫描线驱动电路103+电源电路104)之一。控制电路105可以安装在该IC芯片中。该IC芯片被COG安装在液晶显示面板101的玻璃基板上。
接下来,将描述参考电压产生电路200。图3是显示图2中所示的参考电压产生电路200的构造的框图。该参考电压产生电路200包括放大器201、分压电路202、带隙参考电路203、选择器204和熔丝微调电路205。该熔丝微调电路205例如可以包括三个熔丝微调单元。这三个熔丝微调单元中的每个基于熔丝是否被切断而产生一位信号。接着,熔丝微调电路205将一个三位的信号馈送给选择器204。该选择器204基于从该熔丝微调电路205馈送的三位信号逻辑从分压电路202的八个分压点输出中选择一个分压点输出。该选择器204将该输出馈送给放大器201的(-)输入端。从带隙参考电路203来的输出馈送给放大器201的(+)输入端。
通过使用熔丝微调电路205基于该三个熔丝是否已被切断所确定的三位信号逻辑,参考电压产生电路200能产生八种类型的参考电压,并在电源电路104中以高精度提供八种参考电压中的一种。
接下来,将描述第一实施例的熔丝微调电路20,其能用作熔丝微调电路205的熔丝微调单元。图4是显示本发明的第一实施例的熔丝微调电路20的构造的电路图。该熔丝微调电路20包括CMOS输入电路21,熔丝电阻22,焊盘23a和23b,P沟道MOS晶体管24,二极管25a和25b,以及电阻26a、26b和26c。
作为输入电路的CMOS输入电路21连接在作为第一电源线的电源线VDD和作为第二电源线的地线GND之间。
熔丝电阻22能通过由于施加电压或电流而产生的熔断来切换CMOS输入电路2 1的输入电势电平。在未熔断的情况下,熔丝电阻22将CMOS输入电路21的输入端的电势电平拉低到地电势GND。因此,熔丝电阻22的一端连接到CMOS输入电路的输入端而另一端连接到地线GND。
作为接受用于熔断熔丝电阻22的电压或电流的微调焊盘,焊盘23a连接到熔丝电阻22的一端,而焊盘23b连接到熔丝电阻22的另一端。
由于在熔丝电阻22的熔断状态下MOS晶体管24将CMOS输入电路21的输入端电势电平拉高到电源电势VDD,因此MOS晶体管24的源极连接到电源线VDD,漏极连接到CMOS输入电路21的输入端,而栅极连接到地线GND。
二极管25a和25b为静电保护元件,二极管25a的阴极连接到电源线VDD,二极管25a的阳极和二极管25b的阴极连接到CMOS输入电路21的输入端,而二极管25b的阳极连接到地线GND。
作为限流装置(限流单元)的电阻26a、26b和26c为高电阻元件,并将其提供在以下参考图5将要描述的第一到第四路径中。
图5是显示在图4所示的熔丝微调电路20中流经熔丝电阻22的ESD电涌电流的路径的电路图。第一路径是正ESD电涌电流从焊盘23a经由熔丝电阻22流到电源线VDD的路径。第二路径是正或负ESD电涌电流从焊盘23a经由熔丝电阻22流到地线GND的路径。第三路径是正ESD电涌电流从焊盘23b经由熔丝电阻22流到电源线VDD的路径。第四路径是负ESD电涌电流从焊盘23b经由熔丝电阻22流到地线GND的路径。电阻26a插入并连接到在CMOS输入电路21的VDD侧的输入端和MOS晶体管24的源极以及电源线VDD之间的第一路径。电阻26b插入并连接到在CMOS输入电路21的GND侧的输入端和熔丝电阻22的另一端以及地线GND之间的第二路径。电阻26c插入并连接到在熔丝电阻22的一端和在二极管25a和25b间连接点之间的第三路径和第四路径的共用路径。
电阻26a、26b和26c的电阻值R1、R2和R3由所施加的ESD电涌的电压和熔丝电阻22的熔断电流(微调电流)决定。例如,当所施加的ESD电涌电压为2000V并且熔丝电阻22的熔断电流为200mA时,电阻值设定为10kΩ或更大。由于电阻26a、26b和26c并未提供在执行微调时流经熔丝电阻22的电流路径中,因此电阻26a、26b和26c决不会限制熔丝电阻22的熔断电流。
由于在不必微调时在熔丝微调电路20中的熔丝电阻22并不会被熔断,因此CMOS输入电路21的输入端被固定在“L”电平(地电势)。在具有熔丝微调电路20的IC以熔丝电阻22未被熔断的状态COG安装后,当电源线VDD和地线GND分别连接到电源电势VDD和地电势GND时,即便ESD电涌电流从焊盘23a和23b经由熔丝电阻22流到电源线VDD和地线GND,电阻26a、26b和26c也能作为限定ESD电涌电流的限流装置。因此,不可能熔断熔丝电阻22。例如,在电阻值R1、R2和R3设定为100kΩ时,在所施加的ESD电涌电压为2000V时,流经熔丝电阻22的ESD电涌电流为大约20mA。假定熔丝电阻22的熔断电流为200mA,则不可能熔断熔丝电阻22。
由于在需要微调时通过在焊盘23a和23b之间馈送预定电压或电流将熔丝电阻22熔断,因此CMOS输入电路21的输入端被固定在“H”电平(VDD电势)。
这里,在电源线VDD连接到电源电势DD(或地电势GND)并且地线GND连接到地电势GND的情况下,执行微调。
当执行微调时,由于给图1所示的传统熔丝微调电路10的CMOS输入电路11的输入端提供微调电压,因此CMOS输入电路11需要由高电压电路构成。然而,由于只是通过电阻26c和二极管25a将电源电压VDD和二极管25a的正向电压VF提供给熔丝微调电路20的CMOS输入电路21的输入端,因此CMOS输入电路21能由低电压电路构成。而且,由于只是将地线GND的电势提供给了MOS晶体管24的栅极,因此MOS晶体管24也能以低电压形成。
接下来,描述第二实施例的熔丝微调电路30,其能用作熔丝微调电路205的熔丝微调单元。图6是显示本发明的第二实施例的熔丝微调电路30的构造的电路图。熔丝微调电路30包括CMOS输入电路31,熔丝电阻32,焊盘33a、33b和33c,电阻34a、34b、36a、36b和39,二极管35a和35b,以及N沟道MOS晶体管37和38。
作为输入电路的CMOS输入电路31连接在作为第一电源线的地线GND和作为第二电源线的电源线VDD之间。
熔丝电阻32能通过由于所施加的电压或电流而产生的熔断切换CMOS输入电路31的输入电势电平。在未熔断的状态中,熔丝电阻32将CMOS输入电路31的输入端电势电平拉高到电源电势VDD。这样,熔丝电阻32的一端连接到CMOS输入电路31的输入端而另一端连接到电源线VDD。
焊盘33a和33b为接受用于熔断熔丝电阻32的电压或电流的微调焊盘,焊盘33a连接到熔丝电阻32的一端,而焊盘33b连接到熔丝电阻32的另一端。
由于在熔丝电阻32被熔断的状态下CMOS输入电路31的输入端的电势电平被拉低,因此电阻34a连接到CMOS输入电路31的输入端和地线GND。由于在焊盘33c不存在输入的状态下MOS晶体管37的栅极电势电平被拉低到地电势GND,因此电阻34b连接在MOS晶体管37的栅极和地线GND之间。
为了在执行微调时只将焊盘33a连接到熔丝电阻32的一端,MOS晶体管37的源极连接到33a,MOS晶体管37的漏极连接到熔丝电阻32的一端。MOS晶体管37的源极连接到地线GND。为了控制MOS晶体管37仅仅在执行微调的时候导通,MOS晶体管37的栅极连接到作为控制焊盘的焊盘33c。
二极管35a和35b是静电保护元件,二极管35a的阳极连接到地线GND,二极管35a的阴极和二极管35b的阳极连接到MOS晶体管37的栅极,而二极管35b的阴极连接到电源线VDD。
电阻36a和36b是作为限流装置(限流单元)的高电阻元件,并提供在以下参考图7将要描述的第一和第二路径的每个当中。图7是显示图6所示的熔丝微调电路30中流经熔丝电阻32的ESD电涌电流的路径的电路图。第一路径是负ESD电涌电流从焊盘33b经由熔丝电阻32流到地线GND的路径。第二路径是正ESD电涌电流从焊盘33a经由熔丝电阻32流到电源线VDD的路径。电阻36a插入并连接到电阻34a和34b的GND侧端、MOS晶体管37的源极和CMOS输入电路31的GND侧输入端、以及地线GND之间的第一路径。电阻36b插入并连接到在熔丝电阻32的另一端和CMOS输入电路31的VDD侧的输入端、以及电源线VDD之间的第二路径。
正如在熔丝微调电路20的电阻26a和26b中一样,电阻36a和36b的电阻值R1和R2由所施加的ESD电涌的电压和熔丝电阻32的熔断电流(微调电流)所决定。由于电阻36a和36b并未提供在执行微调时流经熔丝电阻32的电流路径中,因此电阻36a和36b决不会限制熔丝电阻32的熔断电流。
MOS晶体管38的源极连接到地线GND,漏极经由电阻39连接到电源线VDD,而栅极通常连接到MOS晶体管37的栅极。因此,只有在执行微调时通过给焊盘33c施加电压而导通MOS晶体管38,并且由于电阻36b和39的分压因此不会给电源线VDD施加高压。电阻39的电阻值R4由电阻值R4与电阻36b的电阻值R2的比率确定,以便将施加给焊盘33b的电压设置为不给VDD施加高压的电势电平。
由于在无需微调时在熔丝微调电路30中的熔丝电阻32不会被熔断,因此CMOS输入电路31的输入端固定在“H”电平(VDD电势)。在具有熔丝微调电路30的IC以熔丝电阻32未熔断的状态COG安装在液晶面板上后,当电源线VDD和地线GND分别连接到电源电势VDD和地电势GND时,即便ESD电涌电流从焊盘33a和33b经由熔丝电阻32流到电源线VDD和地线GND,电阻36a和36b也能作为限定ESD电涌电流的限流装置。这样,就不可能熔断熔丝电阻32。通过在熔丝微调电路30中提供MOS晶体管37,ESD电涌电流从微调焊盘经由熔丝电阻流到电源线VDD和地线GND的路径数要比在熔丝微调电路20中的路径数少,并且与熔丝微调电路20相比,能进一步限定流经熔丝电阻的ESD电涌电流。
当需要微调时,由于通过向焊盘33c馈送用于控制的控制信号以便对导通MOS晶体管37并在焊盘33a和33b之间提供预定的电压或电流而熔断熔丝电阻32,因此CMOS输入电路31的输入端固定在“L”电平(GND电势)。
由于在执行微调时在传统的熔丝微调电路10中给CMOS输入电路11的输入端提供微调电压,因此CMOS输入电路11需要由高电压电路构成。然而,由于在熔丝微调电路30中通过MOS晶体管37的导通控制(ON-control)只将一般来说为地线GND电势的焊盘33a的电势提供给CMOS输入电路31的输入端,因此CMOS输入电路31能由低电压电路构成。而且,由于仅仅将电源线VDD或地线GND的电势提供给了MOS晶体管37和38的栅极,因此其也能由低电压形成。除了微调时间外,焊盘33c都处于无信号(浮动)的状态。当不使用电阻34b时,在安装IC芯片后,通过IC的内部电路或外部电路,可以将焊盘33c固定为地电势。
接下来描述能作为熔丝微调电路205的熔丝微调单元的第三实施例的熔丝微调电路30a。图8是显示本发明的第三实施例的熔丝微调电路30a的构造的电路图。现将参考图8描述在熔丝微调电路30a和熔丝微调电路30间的区别。在熔丝微调电路30中MOS晶体管37的源极连接到地线GND,而在熔丝微调电路30a中MOS晶体管37的源极没有连接到地线GND。在这种情况下,虽然没有必要在MOS晶体管37的栅极和源极之间连接下拉电阻,但下拉电阻34d连接在MOS晶体管38的栅极和源极之间。替换了电阻34a,连接的是MOS晶体管34c。MOS晶体管34c的源极连接到地线GND,漏极连接到CMOS输入电路31的输入端,而栅极连接到电源线VDD。图9中是显示在图8所示的熔丝微调电路30a中流经熔丝电阻32的ESD电涌电流的路径的电路图。作为第一路径中的限流装置(限流单元),电阻36c替换了在熔丝微调电路30中的电阻36a,并将其插入及连接到在熔丝电阻32的一端和MOS晶体管34c的漏极之间的第一路径。即便负ESD电涌电流从焊盘33b流到该第一路径,电阻36c也可以用作限定ESD电涌电流的限流装置。这样,就不存在熔丝电阻32被熔断的可能。由于熔丝微调电路30a的其他操作与熔丝微调电路30的类似,因此省略对其的描述。
虽然在以上描述的实施例中用二极管25a、25b、35a和35b来作静电保护元件,但MOS晶体管也可用作静电保护元件。而且,如果必要,也可将除了二极管25a、25b、35a和35b外的其他静电保护元件连接到必要的位置。此外,虽然在第一实施例中的MOS晶体管24和第三实施例中的MOS晶体管34c都可以用作将输入电路的输入端电势拉高或拉低到第一电源线电势的装置,但MOS晶体管也可以用电阻元件来代替。
根据本发明,可以提供一种熔丝微调电路,其通过在ESD电涌电流从微调焊盘经由熔丝电阻流到第一电源线和第二电源线的路径中提供限流装置,能阻止由于ESD电涌施加到微调焊盘而导致的熔丝电阻的熔断。
很明显的是,本发明并不限于以上的实施例,而可以在不背离本发明的范围和精神的情况下作出改变和变化。
Claims (19)
1.一种熔丝微调电路,包括:
微调焊盘;
熔丝电阻,其被构造为连接到所述微调焊盘,并由流经所述微调焊盘的微调电流熔断;
输入电路,其被构造为基于所述熔丝电阻是否被熔断而输出第一电势和第二电势中的一个;和
限流单元,其提供在从所述微调焊盘中的一个经由所述熔丝电阻到馈送所述第一电势的第一电源线和馈送所述第二电势的第二电源线中的至少一个的路径上,和从所述微调焊盘中的另一个经由所述熔丝电阻到第一电源线和第二电源线中的所述至少一个的路径上,
其中所述输入电路包括:
第一电势输入端,其被构造为连接到所述第一电源线,以及
第二电势输入端,其被构造为连接到所述第二电源线,
其中,所述限流单元中的一个限流单元被提供在所述第一电势输入端和所述第一电源线之间。
2.根据权利要求1的熔丝微调电路,其中所述限流单元包括:
高电阻元件,其被构造为插入在所述微调电流未流经的路径中。
3.根据权利要求2的熔丝微调电路,进一步包括:
牵引元件,其被构造为连接到所述输入电路的输入端,并将所述输入端的电势拉高或拉低到所述第一电势;
第一静电保护元件,其被构造为连接在所述输入端和所述第一电源线之间;和
第二静电保护元件,其被构造为连接在所述输入端和所述第二电源线之间,
其中所述熔丝电阻的一端连接到所述输入端,而另一端连接到所述第二电源线,
所述微调焊盘包括:
第一焊盘,其被构造为连接到所述熔丝电阻的一端,和
第二焊盘,其被构造为连接到所述熔丝电阻的另一端,
所述高电阻元件包括:
第一电阻,其被构造为插入在所述输入电路的第一电势输入端和所述第一电源线之间,和
第二电阻,其被构造为插入在所述熔丝电阻的另一端和所述输入电路的第二电势输入端及所述第二电源线之间。
4.根据权利要求3的熔丝微调电路,其中所述高电阻元件进一步包括:
第三电阻,其被构造为插入在所述熔丝电阻的一端和所述第一静电保护元件与所述第二静电保护元件的连接点之间。
5.根据权利要求2的熔丝微调电路,进一步包括:
牵引元件,其被构造为连接到所述输入电路的输入端,并将所述输入端的电势拉高或拉低到所述第一电势;
其中所述熔丝电阻的一端连接到所述输入端,而另一端连接到所述第二电源线,
所述微调焊盘包括:
第一焊盘,其被构造为连接到所述熔丝电阻的一端,和
第二焊盘,其被构造为连接到所述熔丝电阻的另一端,
所述熔丝微调电路进一步包括:
开关元件,其被构造为插入在所述第一焊盘和所述熔丝电阻的一端之间。
6.根据权利要求5的熔丝微调电路,其中所述高电阻元件包括:
第一电阻,其被构造为插入在所述输入电路的第一电势输入端和所述第一电源线之间,和
第二电阻,其被构造为插入在所述熔丝电阻的另一端和所述输入电路的第二电势输入端及所述第二电源线之间。
7.根据权利要求5的熔丝微调电路,其中所述开关元件在与所述第一焊盘连接的一端并不连接到所述第一电源线,
所述高电阻元件包括:
第二电阻,其被构造为插入在所述熔丝电阻的另一端和所述输入电路的第二电势输入端及所述第二电源线之间,和
第三电阻,其被构造为连接在所述熔丝电阻的一端和所述连接所述输入端的所述牵引元件的一端之间。
8.根据权利要求1的熔丝微调电路,其中所述限流单元中的另一个限流单元被提供在所述第二电势输入端和所述第二电源线之间。
9.根据权利要求1的熔丝微调电路,其中所述第一电源线是地线。
10.根据权利要求1的熔丝微调电路,其中所述第二电源线是电源线。
11.一种显示器,包括:
显示面板,其被构造为包括数据线和扫描线;
数据线驱动电路,其被构造用于驱动所述数据线;
扫描线驱动电路,其被构造用于驱动所述扫描线;和
电源电路,其被构造用于向所述数据线驱动电路和所述扫描线驱动电路提供电源,并包括微调电路,
其中所述微调电路包括:
微调焊盘;
熔丝电阻,其被构造为连接到所述微调焊盘,并由流经所述微调焊盘的微调电流熔断;
输入电路,其被构造为基于所述熔丝电阻是否被熔断而输出第一电势和第二电势中的一个;和
限流单元,其提供在从所述的微调焊盘中的一个经由所述熔丝电阻到馈送所述第一电势的第一电源线和馈送所述第二电势的第二电源线中的至少一个的路径上,和从所述微调焊盘中的另一个经由所述熔丝电阻到第一电源线和第二电源线中的所述至少一个的路径上,
其中所述输入电路包括:
第一电势输入端,其被构造为连接到所述第一电源线,以及
第二电势输入端,其被构造为连接到所述第二电源线,
其中,所述限流单元中的一个被提供在所述第一电势输入端和所述第一电源线之间。
12.根据权利要求11的显示器,其中所述电源电路被构造为作为一个芯片的半导体集成电路,被COG安装在所述显示面板的玻璃基板上。
13.一种操作熔丝微调电路的方法,包括:
(a)提供所述熔丝微调电路,其中所述熔丝微调电路包括:
微调焊盘;
熔丝电阻,其被构造为连接到所述微调焊盘,并由流经所述微调焊盘的微调电流熔断;
输入电路,其被构造为基于所述熔丝电阻是否被熔断而输出第一电势和第二电势中的一个;和
限流单元,其提供在从所述的微调焊盘中的一个经由所述熔丝电阻到馈送所述第一电势的第一电源线和馈送所述第二电势的第二电源线中的至少一个的路径上,和从所述微调焊盘中的另一个经由所述熔丝电阻到第一电源线和第二电源线中的所述至少一个的路径上,
其中所述输入电路包括:
第一电势输入端,其被构造为连接到所述第一电源线,以及
第二电势输入端,其被构造为连接到所述第二电源线,
其中,所述限流单元中的一个被提供在所述第一电势输入端和所述第一电源线之间;和
(b)基于所述熔丝电阻是否已被熔断而从所述输入电路输出所述第一电势和所述第二电势中的一个。
14.根据权利要求13的操作熔丝微调电路的方法,其中所述限流装置包括:
高电阻元件,其被构造为插入在所述微调电流未流经的路径上。
15.根据权利要求14的操作熔丝微调电路的方法,其中所述熔丝微调电路进一步包括:
牵引元件,其被构造为连接到所述输入电路的输入端,并将所述输入端的电势拉高或拉低到所述第一电势;
第一静电保护元件,其被构造为连接在所述输入端和所述第一电源线之间;和
第二静电保护元件,其被构造为连接在所述输入端和所述第二电源线之间,
所述熔丝电阻的一端连接到所述输入端,而另一端连接到所述第二电源线,
所述微调焊盘包括:
第一焊盘,其被构造为连接到所述熔丝电阻的一端,和
第二焊盘,其被构造为连接到所述熔丝电阻的另一端,
所述高电阻元件包括:
第一电阻,其被构造为插入在所述输入电路的第一电势输入端和所述第一电源线之间,和
第二电阻,其被构造为插入在所述熔丝电阻的另一端和所述输入电路的第二电势输入端及所述第二电源线之间。
16.根据权利要求15的操作熔丝微调电路的方法,其中所述高电阻元件进一步包括:
第三电阻,其被构造为插入在所述熔丝电阻的一端和所述第一静电保护元件与所述第二静电保护元件的连接点之间。
17.根据权利要求14的操作熔丝微调电路的方法,其中所述熔丝微调电路进一步包括:
牵引元件,其被构造为连接到所述输入电路的输入端,并将所述输入端的电势拉高或拉低到所述第一电势;
所述熔丝电阻的一端连接到所述输入端,而另一端连接到所述第二电源线,
所述微调焊盘包括:
第一焊盘,其被构造为连接到所述熔丝电阻的一端,和
第二焊盘,其被构造为连接到所述熔丝电阻的另一端,
所述熔丝微调电路进一步包括:
开关元件,其被构造为插入在所述第一焊盘和所述熔丝电阻的一端之间。
18.根据权利要求17的操作熔丝微调电路的方法,其中所述高电阻元件进一步包括:
第一电阻,其被构造为插入在所述输入电路的第一电势输入端和所述第一电源线之间,和
第二电阻,其被构造为插入在所述熔丝电阻的另一端和所述输入电路的第二电势输入端及所述第二电源线之间。
19.根据权利要求17的操作熔丝微调电路的方法,其中所述开关元件在与所述第一焊盘连接的一端并不连接到所述第一电源线,
所述高电阻元件包括:
第二电阻,其被构造为插入在所述熔丝电阻的另一端和所述输入电路的第二电势输入端及所述第二电源线之间,和
第三电阻,其被构造为连接在所述熔丝电阻的一端和所述连接所述输入端的所述牵引元件的一端之间。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005-114367 | 2005-04-12 | ||
JP2005114367 | 2005-04-12 | ||
JP2005114367A JP2006294903A (ja) | 2005-04-12 | 2005-04-12 | ヒューズトリミング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1848435A CN1848435A (zh) | 2006-10-18 |
CN1848435B true CN1848435B (zh) | 2012-02-08 |
Family
ID=37077918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100735198A Expired - Fee Related CN1848435B (zh) | 2005-04-12 | 2006-04-12 | 具有更高可靠性的熔丝微调电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7940113B2 (zh) |
JP (1) | JP2006294903A (zh) |
CN (1) | CN1848435B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090128469A1 (en) * | 2005-11-10 | 2009-05-21 | Sharp Kabushiki Kaisha | Display Device and Electronic Device Provided with Same |
JP2008153588A (ja) * | 2006-12-20 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 電気ヒューズ回路 |
JP5186925B2 (ja) * | 2008-01-11 | 2013-04-24 | 株式会社リコー | 半導体装置及びその製造方法 |
KR20100079186A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 퓨징 스파크를 방지할 수 있는 퓨징 회로를 포함하는 집적 회로 |
JP5629075B2 (ja) * | 2009-09-16 | 2014-11-19 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
US8645583B2 (en) * | 2010-09-23 | 2014-02-04 | Intersil Americas Inc. | Zero pin serial interface |
JP5752994B2 (ja) * | 2011-05-24 | 2015-07-22 | セイコーインスツル株式会社 | トリミング回路及び半導体装置 |
CN102651547B (zh) | 2012-01-12 | 2013-06-05 | 京东方科技集团股份有限公司 | 一种静电放电保护电路及包括该保护电路的显示装置 |
CN103515941B (zh) | 2012-06-21 | 2015-12-02 | 京东方科技集团股份有限公司 | 静电放电保护电路、阵列基板和显示装置 |
JP6248401B2 (ja) | 2013-03-19 | 2017-12-20 | 富士電機株式会社 | 半導体装置の製造方法およびそれに用いられる露光マスク |
JP6115277B2 (ja) * | 2013-04-16 | 2017-04-19 | 富士電機株式会社 | 半導体装置 |
TWI484313B (zh) * | 2013-08-05 | 2015-05-11 | Nuvoton Technology Corp | 參考電壓產生電路及其具負電荷保護機制之電壓調整裝置 |
KR102392336B1 (ko) * | 2017-11-15 | 2022-04-28 | 삼성전자주식회사 | 디스플레이 구동 장치 및 이를 포함하는 디스플레이 시스템 |
JP2022038499A (ja) * | 2020-08-26 | 2022-03-10 | 富士電機株式会社 | トリミング方法 |
CN114142848A (zh) * | 2021-11-16 | 2022-03-04 | 上海格易电子有限公司 | 芯片接口电路和芯片 |
US12046895B2 (en) * | 2022-04-20 | 2024-07-23 | Innoscience (suzhou) Semiconductor Co., Ltd. | Method for wafer-level adjustment of protection circuits of electronic devices and a wafer for facilitating the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274266A (ja) | 1995-03-29 | 1996-10-18 | Hitachi Ltd | ヒューズトリミング回路及びそれを備えた半導体集積回路 |
US6054893A (en) * | 1997-04-10 | 2000-04-25 | Institute Of Microelectronics | Low current differential fuse circuit |
US6137316A (en) * | 1998-06-09 | 2000-10-24 | Siemens Aktiengesellschaft | Integrated circuit with improved off chip drivers |
JP2000133778A (ja) * | 1998-10-27 | 2000-05-12 | Seiko Instruments Inc | Lcdコントローラic用フューズトリミング回路 |
JP4248658B2 (ja) * | 1999-02-12 | 2009-04-02 | セイコーインスツル株式会社 | フューズトリミング回路 |
JP4629192B2 (ja) * | 2000-07-07 | 2011-02-09 | 富士通セミコンダクター株式会社 | トリミング回路、調整回路及び半導体装置 |
WO2003067761A1 (en) * | 2002-02-06 | 2003-08-14 | Koninklijke Philips Electronics N.V. | Input stage resistant against high voltage swings |
US6762918B2 (en) * | 2002-05-20 | 2004-07-13 | International Business Machines Corporation | Fault free fuse network |
JP2004146783A (ja) * | 2002-08-28 | 2004-05-20 | Fujitsu Ltd | 半導体集積回路装置、および半導体集積回路装置の調整方法 |
JP4000096B2 (ja) * | 2003-08-04 | 2007-10-31 | 株式会社東芝 | Esd保護回路 |
JP4657640B2 (ja) * | 2004-07-21 | 2011-03-23 | 株式会社日立製作所 | 半導体装置 |
-
2005
- 2005-04-12 JP JP2005114367A patent/JP2006294903A/ja active Pending
-
2006
- 2006-04-12 CN CN2006100735198A patent/CN1848435B/zh not_active Expired - Fee Related
- 2006-04-12 US US11/401,874 patent/US7940113B2/en not_active Expired - Fee Related
Non-Patent Citations (4)
Title |
---|
JP特开2000-133778A 2000.05.12 |
JP特开2000-236022A 2000.08.29 |
JP特开2001-156255A 2001.06.08 |
JP特开平8-274266A 1996.10.18 |
Also Published As
Publication number | Publication date |
---|---|
US20060227126A1 (en) | 2006-10-12 |
CN1848435A (zh) | 2006-10-18 |
JP2006294903A (ja) | 2006-10-26 |
US7940113B2 (en) | 2011-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1848435B (zh) | 具有更高可靠性的熔丝微调电路 | |
JP4727584B2 (ja) | 静電気放電に対する保護回路及びその動作方法 | |
EP1428064B1 (en) | Electrostatic discharge protection for pixellated electronic device | |
US7379127B2 (en) | Electrostatic discharge protection circuit and method of electrostatic discharge protection | |
EP0663727A1 (en) | Output buffer circuit, input buffer circuit and bi-directional buffer circuit for plural voltage systems | |
US8934204B2 (en) | Protection circuit for semiconductor integrated circuit and driving method therefor | |
US20060268478A1 (en) | Methods and Apparatus for Electrostatic Discharge Protection in a Semiconductor Circuit | |
US6956771B2 (en) | Voltage control circuit for high voltage supply | |
CN101388546A (zh) | 保护电路、方法及应用前述保护电路的系统 | |
US7236042B2 (en) | Fuse trimming circuit | |
CN110199238A (zh) | 输出电路和用于提供输出电流的方法 | |
US8934309B2 (en) | Semiconductor integrated circuit and semiconductor physical quantity sensor device | |
US6765772B2 (en) | Electrostatic discharge protection device | |
US20200220350A1 (en) | Output circuit with ESD protection | |
CN101236965B (zh) | 半导体集成电路装置 | |
US7584370B2 (en) | Circuits, switch assemblies, and methods for power management in an interface that maintains respective voltage differences between terminals of semiconductor devices in open and close switch states and over a range of voltages | |
US7129770B2 (en) | High voltage tracking bias voltage | |
KR20040034528A (ko) | 커런트 미러 회로 | |
CN108572684A (zh) | 半导体装置以及使用该半导体装置的电子设备 | |
KR20060044684A (ko) | 비휘발성 메모리 회로 및 반도체 장치 | |
EP0774786A2 (en) | CMOS semiconductor device | |
JP3810401B2 (ja) | 半導体装置 | |
EP1550217B1 (en) | Method and apparatus to actively sink current in an integrated circuit with a floating i/o supply voltage | |
JP2699877B2 (ja) | コード設定回路 | |
US7605619B1 (en) | I/O protection under over-voltage and back-drive conditions by single well charging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120208 Termination date: 20140412 |