JP4657640B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4657640B2 JP4657640B2 JP2004212654A JP2004212654A JP4657640B2 JP 4657640 B2 JP4657640 B2 JP 4657640B2 JP 2004212654 A JP2004212654 A JP 2004212654A JP 2004212654 A JP2004212654 A JP 2004212654A JP 4657640 B2 JP4657640 B2 JP 4657640B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- chip
- noise
- wiring
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(2)給電ラインインダクタンスの増加
(1)は、出力バッファ用、制御回路用に別々に電源・グランドを用意することによる、半導体パッケージや半導体装置のピン数の増加を意味し、半導体装置サイズの増加やコストアップという問題を生じる。
(2)は、限られたエリアで2系統の給電ラインを形成するため、給電配線の幅が狭くなりインダクタンスが増加し、結果としてノイズに悪影響を及ぼす問題がある。
技術1では、On-Chip SSOノイズが発生する際の電流の経路を変えることにより、制御回路部におけるスイッチ素子のスイッチがノイズの発生に寄与しないようにする方法を提供する。
これにより、電源・グランドピン数の増加や給電経路の配線インダクタンス増加無しにGbps超の高速半導体装置で大きい問題になると考えられるOn-Chip-SSOノイズを抑制できる利点がある。
図7に、出力バッファのCMOSの切替えによりチップ外へ電気信号を伝送する半導体装置の内部回路の模式図を示す。半導体装置は、図中1の半導体チップとそれを封止する図中2の半導体パッケージにより構成されており、システムよりグランド電位Vssを基準に、電源電圧Vddqを給電されている。図7では、図を簡略化するため、図中3、4で示すPMOS、NMOSで構成されたCMOSによる出力バッファを一段と、5、6で示すPMOS、NMOSで構成されたCMOSによるプリバッファを一段のみしか描写していないが、実際には複数の出力バッファおよびプリバッファが存在する。今回問題とするノイズは、多くのスイッチ素子が同時に遷移する場合を想定しているため、1つのみの描写で代用した。また、半導体パッケージにおける給電ラインの描写も、図の簡略化のため、電源ライン、グランドラインを一本にまとめて描写しているが、実際には複数本のラインにより給電されている場合が多い。今、出力バッファの出力がHighからLow出力に切り替わった場合を考える。この時、出力バッファのNMOS4をONにするために、プリバッファのPMOS5がチャージ、NMOS6がディスチャージされ、また出力バッファのPMOS3をディスチャージ、NMOS4がチャージされる。この際、出力バッファに最も近い電荷貯蔵庫であるオンチップバイパスキャパシタンス7からこれらへの電荷を供給する。このときの電流経路は図中50の通りである。このため、一時的にオンチップバイパスキャパシタンス7の電荷量が不十分な状態となり、その補充のために給電ラインから電荷を供給する。すなわち、半導体パッケージの電源ライン8とグランドライン10を介して、図中51のような経路を電流が通ってバイパスキャパシタンスがチャージされる。半導体パッケージの配線はインダクタンスが支配的であり、またチップ内の配線インダクタンスは非常に小さいことからほとんど無視でき、電流経路51の等価回路は、半導体パッケージの配線インダクタンスLpkg(Lp+Lg)、半導体チップのオンチップキャパシタンスCdec、および低い配線抵抗Rpgを直列に接続した、RLC直列2次回路と見なすことができる。このような回路では、以下の(式2)で示されるような回路方程式が成り立つことが数学的にすでにわかっている。
一般的な半導体チップ、半導体パッケージの物理量として、Rpg=200MΩ, Cdec=500pF, Lpkg=1nHを与えると、Q>>1/2の不足減衰状態で、ノイズが落ち着くのに要する時間である減衰時間τ(=1/α)は10nsとなる。これは、1GHzの信号に対して10周期分もの長さになる。
このような不足減衰ノイズに対して、ノイズ振動がすぐに落ち着く状態を過減衰と言い、この状態になるための条件はQ<1/2である。また、不足減衰と過減衰のちょうど境目の状態を臨界減衰と言い、これはQ=1/2が条件である。
上記の3種類のいずれかの状態のノイズが電源ラインに発生することで、電源・グランドを共有している出力バッファの信号線にノイズが発生することで、問題となる。
通常、電源・グランドラインは低抵抗に設計するためRpgが小さく、その結果、Q>>1/2なる状況となり、不足減衰の状態にあり、図8のようなOn-Chip-SSOノイズが発生している。以上が、ノイズ発生の原理である。
このノイズの発生を、プリバッファ等制御回路のスイッチ素子へのチャージング時の給電経路を変えることで、ノイズの発生を抑える方法を与えるのが実施例1であり、この時の簡易等価回路を図1に示す。
まず、実施例2のように半導体チップと半導体パッケージ間に抵抗を挿入したい場合は、図中18-1に示すように、半導体チップと半導体パッケージを接続する電極パッド部に抵抗薄膜を堆積すれば良い。抵抗薄膜として、特開平6−140215号公報(特許文献2)にあるようなクロム(Cr)、シリコン(Si)、酸素(O)を主成分とした薄膜を抵抗層にする方法がある。その他、公知の抵抗材料として、RuO2系、M2RuO7-x系、MoO3系、LaB6系等の材料、又はタングステン(W)あるいは、タングステン・シリサイドあるいは、タングステン化合物、又は拡散層も用いることが出来る。
ここで、ノイズ低減用抵抗材料の抵抗率を示す。通常の銅配線の抵抗率約1.7×10-6ΩcmやAlの抵抗率約2.75×10-6Ωcmに対して1.8倍以上大きい5×10-6Ωcm〜5×10-3Ωcmの抵抗率。抵抗材料の例として挙げたもののうち、他と比べて低い抵抗率を有するタングステンやモリブテンの抵抗率が約6×10-6Ωcmである。実施例3で示したオンチップキャパシタへの直列抵抗の挿入の方法には、1)オンチップキャパシタ24と給電配線を接続するVIAを高抵抗にする方法(図中20-2)、2)オンチップキャパシタと給電配線を接続する際、上記の抵抗薄膜を介在させる方法(図中18-2)がある。
実施例4で示した半導体パッケージ内での抵抗挿入は、図中20-1で示したVIAを高抵抗にする方法がある。
実施例5で示した半導体チップ内での抵抗挿入は、図16で示した抵抗値制御回路を用いる方法や、図14中20-2で示される給電配線の層を変更するときに用いられるVIAを高抵抗にする方法等がある。
DRAMなどのメモリでは、入力信号がHighかLowかを判断するために、その基準となる電圧に参照電圧を用いている。参照電圧は、通常Vddqの半分の値が用いられ、参照電圧を供給する個別の電源ラインが用意されている。
従来のチップ内の電源・グランド配線方法は図19のように複数の電源(またはグランド)パッド86(または87)から、複数の出力回路に配線する際に、全ての電源(またはグランド)配線85(または88)を共有するように接続していた。
2…半導体パッケージ、
3…出力バッファ用PMOS、
4…出力バッファ用NMOS、
5…プリバッファ(あるいは制御回路やコア回路用)PMOS、
6…プリバッファ(あるいは制御回路やコア回路用)NMOS、
7…オンチップバイパスキャパシタンス、
8…半導体パッケージの電源ライン(インダクタンス)、
9…半導体パッケージの信号ライン(インダクタンス)、
10…半導体パッケージのグランドライン(インダクタンス)、
11…プリバッファ(あるいは制御回路やコア回路用)用オンチップキャパシタンス、
12…プリバッファ(あるいは制御回路やコア回路用)と出力バッファ間のデカップリング用抵抗、
13…電源側ノイズ低減用抵抗、
14…グランド側ノイズ低減用抵抗、
15…オンチップキャパシタに直列接続したノイズ低減用抵抗、
16…半導体チップ、
17-1,2…電極パッド、
18-1,2…抵抗薄膜、
19…BGAボール、
20-1,2…VIA、
21…半導体パッケージ、
22-1〜3…給電配線(層)、
23…出力回路、
24…オンチップバイパスキャパシタンス、
30…半導体チップ、
31…電極バンプ、
32…抵抗薄膜電極パッド、
33…LCP、
34…マイクロVIA、
50…プリバッファチャージング電流経路、
51…オンチップキャパシタンスチャージング電流経路、
60…SIPのボード、
61-1〜3…SIPに実装されているLSI、
62-1、2…ノイズ低減用チップ抵抗、
63…SIPボードの電源コネクタ、
70…抵抗制御回路、
71〜73…抵抗制御用MOSスイッチ、
81…電流経路1、
82…電流経路2、
83…電流経路3、
84…出力回路(出力バッファ+プリバッファ)、
85…電源配線、
86…電源パッド、
87…グランドパッド、
88…グランド配線。
Claims (1)
- 出力回路と制御回路を含む半導体チップと、前記半導体チップを搭載した基板とを有する半導体装置において、
前記制御回路の電源電位端子と前記出力回路の電源電位端子とを接続する第1配線と、
前記制御回路の接地電位端子と前記出力回路の接地電位端子とを接続する第2配線と、
前記第1配線と前記第2配線間に配置され前記制御回路のバイパスとなる第1のオンチップバイパスキャパシタンスと、
前記基板上に設けられた電源電位の電極部と前記出力回路の電源電位端子とを接続する第3配線と、
前記基板上に設けられた接地電位の電極部と前記出力回路の接地電位端子とを接続する第4配線と、
前記第3配線と前記第4配線間に配置され前記出力回路のバイパスとなる第2のオンチップバイパスキャパシタンスとを備え、
前記第1のオンチップバイパスキャパシタンスと前記出力回路の電源電位端子との間の前記第1配線の途中に、前記第1乃至第4配線を形成する配線材の抵抗率に比べて高い抵抗率を有する抵抗体を設けることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212654A JP4657640B2 (ja) | 2004-07-21 | 2004-07-21 | 半導体装置 |
US10/981,676 US7187069B2 (en) | 2004-07-21 | 2004-11-05 | Semiconductor device |
US11/712,440 US7319267B2 (en) | 2004-07-21 | 2007-03-01 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212654A JP4657640B2 (ja) | 2004-07-21 | 2004-07-21 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010260155A Division JP5153856B2 (ja) | 2010-11-22 | 2010-11-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006032823A JP2006032823A (ja) | 2006-02-02 |
JP4657640B2 true JP4657640B2 (ja) | 2011-03-23 |
Family
ID=35656263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004212654A Expired - Fee Related JP4657640B2 (ja) | 2004-07-21 | 2004-07-21 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7187069B2 (ja) |
JP (1) | JP4657640B2 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI299559B (en) * | 2002-06-19 | 2008-08-01 | Inpaq Technology Co Ltd | Ic substrate with over voltage protection function and method for manufacturing the same |
US7800223B2 (en) * | 2005-01-26 | 2010-09-21 | Great Wall Semiconductor Corporation | Chip-scale monolithic load switch for portable applications |
JP2006294903A (ja) * | 2005-04-12 | 2006-10-26 | Nec Electronics Corp | ヒューズトリミング回路 |
US7557597B2 (en) * | 2005-06-03 | 2009-07-07 | International Business Machines Corporation | Stacked chip security |
JP2007220901A (ja) * | 2006-02-16 | 2007-08-30 | Elpida Memory Inc | 半導体装置 |
DE102006042335A1 (de) * | 2006-09-08 | 2008-03-27 | Qimonda Ag | Speicherbaustein mit einer komplexen Terminierung |
JP2008227078A (ja) * | 2007-03-12 | 2008-09-25 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP5165912B2 (ja) | 2007-03-15 | 2013-03-21 | 株式会社日立製作所 | 低ノイズ半導体装置 |
JP2008243896A (ja) * | 2007-03-26 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2009141783A (ja) * | 2007-12-07 | 2009-06-25 | Toyota Industries Corp | 駆動制御回路 |
US8446172B2 (en) * | 2011-05-06 | 2013-05-21 | Altera Corporation | Apparatus and methods of reducing pre-emphasis voltage jitter |
JP5724934B2 (ja) * | 2011-07-05 | 2015-05-27 | 株式会社デンソー | 半導体装置 |
CN103959457B (zh) * | 2011-11-14 | 2016-10-12 | 日本电气株式会社 | 去耦电路和半导体集成电路 |
JP5932324B2 (ja) * | 2011-12-21 | 2016-06-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその試験方法 |
US20140374877A1 (en) * | 2013-06-21 | 2014-12-25 | Altera Corporation | Integrated Circuits With On-Die Decoupling Capacitors |
JP6314673B2 (ja) * | 2014-06-11 | 2018-04-25 | 富士電機株式会社 | 半導体装置 |
US20160036321A1 (en) * | 2014-07-29 | 2016-02-04 | Qualcomm Incorporated | Dynamic bypass capacitance |
JP6611555B2 (ja) * | 2015-10-16 | 2019-11-27 | キヤノン株式会社 | プリント回路板及び電子機器 |
KR20160102769A (ko) * | 2015-02-23 | 2016-08-31 | 삼성전자주식회사 | 전자 장치의 노이즈 감소 장치 |
JP6598614B2 (ja) * | 2015-09-17 | 2019-10-30 | キヤノン株式会社 | プリント回路板及び半導体パッケージ |
US9852988B2 (en) | 2015-12-18 | 2017-12-26 | Invensas Bonding Technologies, Inc. | Increased contact alignment tolerance for direct bonding |
US10446487B2 (en) * | 2016-09-30 | 2019-10-15 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10580735B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Stacked IC structure with system level wiring on multiple sides of the IC die |
TWI837879B (zh) | 2016-12-29 | 2024-04-01 | 美商艾德亞半導體接合科技有限公司 | 具有整合式被動構件的接合結構 |
US10276909B2 (en) | 2016-12-30 | 2019-04-30 | Invensas Bonding Technologies, Inc. | Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein |
WO2018169968A1 (en) | 2017-03-16 | 2018-09-20 | Invensas Corporation | Direct-bonded led arrays and applications |
WO2018183739A1 (en) | 2017-03-31 | 2018-10-04 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
CN109216292B (zh) * | 2017-06-29 | 2020-11-03 | 晟碟信息科技(上海)有限公司 | 包含降低针脚电容的控制开关的半导体装置 |
US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
JP2020058534A (ja) * | 2018-10-10 | 2020-04-16 | 株式会社サンセイアールアンドディ | 遊技機 |
US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
US12046601B2 (en) | 2022-02-16 | 2024-07-23 | Zetagig Inc. | Apparatuses, methods, and systems for an array of devices |
US11953963B2 (en) * | 2022-02-16 | 2024-04-09 | Zetagig Inc. | Apparatuses and methods for an array of devices |
US12021029B2 (en) | 2022-02-16 | 2024-06-25 | Zetagig Inc. | Systems, methods, and apparatuses for an array of devices |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205357A (ja) * | 1996-01-25 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529531A (ja) | 1991-07-19 | 1993-02-05 | Nec Eng Ltd | Lsiパツケージの電源ライン構造 |
JPH06140215A (ja) | 1992-10-23 | 1994-05-20 | Hitachi Ltd | 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法 |
JP2000223576A (ja) * | 1999-02-02 | 2000-08-11 | Rohm Co Ltd | 集積回路 |
JP3794942B2 (ja) * | 2001-07-09 | 2006-07-12 | 松下電器産業株式会社 | マルチチップモジュール及びその接続テスト方法 |
US6700794B2 (en) * | 2001-07-26 | 2004-03-02 | Harris Corporation | Decoupling capacitor closely coupled with integrated circuit |
JP2003185710A (ja) * | 2001-10-03 | 2003-07-03 | Matsushita Electric Ind Co Ltd | マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法 |
-
2004
- 2004-07-21 JP JP2004212654A patent/JP4657640B2/ja not_active Expired - Fee Related
- 2004-11-05 US US10/981,676 patent/US7187069B2/en not_active Expired - Fee Related
-
2007
- 2007-03-01 US US11/712,440 patent/US7319267B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205357A (ja) * | 1996-01-25 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7319267B2 (en) | 2008-01-15 |
US20070145559A1 (en) | 2007-06-28 |
US20060017144A1 (en) | 2006-01-26 |
US7187069B2 (en) | 2007-03-06 |
JP2006032823A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4657640B2 (ja) | 半導体装置 | |
JP3808335B2 (ja) | メモリモジュール | |
US8049303B2 (en) | Semiconductor device with power noise suppression | |
US8278998B2 (en) | Power supply noise reduction circuit and power supply noise reduction method | |
US8208338B2 (en) | Semiconductor device | |
WO2010129112A1 (en) | Configurable, power supply voltage referenced single-ended signaling with esd protection | |
US6873533B2 (en) | Unbuffered memory system | |
JP5301262B2 (ja) | 半導体装置、及び動作モ−ド切換方法 | |
CN106575311A (zh) | 通过金属线和通孔矩阵插入来减轻电迁移、涌入电流效应、ir电压降和抖动 | |
US7224180B2 (en) | Methods and systems for rise-time improvements in differential signal outputs | |
JP4632122B2 (ja) | モジュール | |
JP5153856B2 (ja) | 半導体装置 | |
Kim et al. | Signal Integrity Analysis of Through-Silicon-Via (TSV) with Passive Equalizer to Separate Return Path and Mitigate the Inter-Symbol Interference (ISI) for Next Generation High Bandwidth Memory | |
JP4768580B2 (ja) | 電源ノイズ抑制装置 | |
JPH02250371A (ja) | 半導体装置 | |
JP7110073B2 (ja) | 集積回路及びそれを備えた電子回路 | |
Coenen et al. | Resonant-free PDN design® | |
JPH04132252A (ja) | 半導体集積回路装置 | |
Mandhana et al. | Study of simultaneous switching noise reduction for microprocessor packages by application of high-K MIM decoupling capacitors | |
EP1542360B1 (en) | Integrated circuit power supply circuit | |
JP2009117697A (ja) | 半導体集積回路および電子回路 | |
JP6708992B2 (ja) | 半導体装置 | |
JP2007220901A (ja) | 半導体装置 | |
JP6707486B2 (ja) | 半導体デバイス及び電子機器 | |
US6294931B1 (en) | Systems and methods for maintaining board signal integrity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |