JP3224804B2 - Ｃｃｄ型固体撮像素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＣＤ型撮像素子に関
し、特に低消費電力駆動が容易にでき、また低消費電力
で、かつ低雑音な出力回路を有する２次元ＣＣＤ型撮像
素子に関する。

【０００２】

【従来の技術】従来、家庭用ビデオカメラ等に用いられ
る固体撮像素子には、ＣＣＤ型固体撮像素子が広く用い
られている。このような従来のＣＣＤ型固体撮像素子は
図１５に示すインターライン型と呼ばれる素子構成をも
ち、表１に示す駆動条件で駆動がなされ、図１６に示す
構成によりカメラシステムの中で用いられる。図１５に
おいて、１は光電変換を行うホトダイオード、２および
３はホトダイオード１で光電変換された信号電荷を転送
するための垂直ＣＣＤ２及び水平ＣＣＤ３、４は水平Ｃ
ＣＤ３とトランジスタ５〜１０で構成された出力回路と
を仕切るアウトプットゲート、５は水平ＣＣＤ３から信
号電荷が送られてくる初段ソースフォロワードライバト
ランジスタ６のゲート部に接続された浮遊拡散層を水平
ＣＣＤ３の１転送周期ごとにリセットするためのリセッ
トトランジスタ、６および８はそれぞれ初段ソースフォ
ロワーを構成するドライバトランジスタと負荷トランジ
スタ、９および１０はそれぞれ次段ソースフォロワーを
構成するドライバトランジスタと負荷トランジスタであ
る。垂直ＣＣＤ２の中の区切りは１つのポリシリコン電
極からなる１転送段を示し、水平ＣＣＤ３の中の区切り
は第１層ポリシリコンと第２層ポリシリコン電極からな
る１転送段を示す。また、水平ＣＣＤ３とアウトプット
ゲート４を構成する第２層ポリシリコン電極下にはチャ
ネル電圧を低くするためボロンのイオン打ち込みがなさ
れている。また、リセットトランジスタ５は水平ＣＣＤ
３を構成する第１層ポリシリコン電極下のｎチャネルを
含む部分と同一工程で形成されたディプレッション型電
界効果トランジスタからなる。ｖ１、ｖ２、ｖ３、ｖ４
は垂直ＣＣＤ２を駆動するための４相のパルスの入力端
子、ｈ１およびｈ２は水平ＣＣＤ３を駆動するための２
相のパルスの入力端子、ｏｇはアウトプットゲート４の
直流バイアス電圧入力端子、ｒｇは上記リセットトラン
ジスタ５のゲートに印加されるリセットパルス入力端
子、ｒｄは浮遊拡散層のリセット電圧入力端子、ｖｇは
負荷トランジスタ８および１０のゲート電圧入力端子、
ｏｄは出力回路部の電源電圧入力端子、ｓｕｂは基板電
圧入力端子、ｗｅｌｌはウェル電圧入力端子、ｖｓｓは
集積回路で通常用いられている保護回路のウェル電圧入
力端子、ｏｕｔは信号出力端子である。

【０００３】ホトダイオード１で光電変換された信号電
荷は、ｖ１もしくはｖ３端子に高電圧が印加され１行分
の信号電荷が一括して垂直ＣＣＤ２に送られ、ついでｖ
１からｖ４端子に中電圧と低電圧の電圧レベルをもつ４
相のパルスが印加され、これにより一行単位で水平ＣＣ
Ｄ３に転送され、その後、ｈ１およびｈ２端子に２相の
水平ＣＣＤ転送パルスが印加され水平ＣＣＤ３内を順次
転送される。水平ＣＣＤ３から初段ソースフォロワード
ライバトランジスタ６のゲート部に接続された浮遊拡散
層に転送された信号電荷による電位変化がトランジスタ
６および８からなる初段ソースフォロワーにより検出さ
れ、トランジスタ９および１０からなる次段ソースフォ
ロワ−によりｏｕｔ端子に出力される。ついで、ｒｇ端
子にリセットパルスが印加され、リセットトランジスタ
５は導通状態となり、浮遊拡散層はｒｄ端子に印加され
たリセット電圧にリセットされる。以上の動作が繰り返
され、信号が順次出力される。また、ｓｕｂ端子には通
常はホトダイオードで生じる過剰電荷を排出するため所
定の直流電圧が印加され、動解像度の向上とフリッカ防
止を目的とした電子シャッターを実現するため走査の途
中で高電圧が印加される。このような構成と動作を持つ
ＣＣＤ型固体撮像素子は通例表１に示す駆動条件により
駆動がなされる。表１は図１５に示した各端子に印加さ
れるパルスと直流バイアス電圧の１例を示すものであ
る。

【０００４】

【表１】 ウエル電極端子電圧を基準電圧としてｖ１からｖ４端子
には暗電流低減のため最低電圧が垂直ＣＣＤ２のｎ層の
表面にｐ型反転層が形成される電圧（以下ピンニング電
圧）以下とした負値の垂直ＣＣＤ走査パルスが印加さ
れ、ホトダイオード１から垂直ＣＣＤ２への信号電荷転
送時には、ｖ１、ｖ３端子に高電圧が印加される。ま
た、ｈ１、ｈ２端子には図１６のタイミング発生器１６
２の出力電圧がドライバ１６３を介することなく直接印
加される。これは、ドライバを設けることによる不要な
消費電力の発生を防ぎ、カメラシステムを低消費電力化
するためである。さらに、水平ＣＣＤから浮遊拡散層へ
の電荷転送をとどこおりなく行うために、ｏｇ端子には
ｈ１並びにｈ２端子に印加される水平ＣＣＤ転送パルス
の高電圧に等しい電圧が、ｒｄ端子にはアウトプットゲ
ート４下のチャネル電圧より十分に高い電圧が印加され
る。ｒｇ端子の低電圧は浮遊拡散層からの信号電荷の漏
れを防ぐために水平ＣＣＤ転送パルスの低電圧に等し
く、高電圧は十分に低いオン抵抗を実現するため水平Ｃ
ＣＤ転送パルスの高電圧より十分に高い電圧を印加す
る。また、ｏｄ端子には電源電圧の種類の数を増やさな
いためにｒｄ端子と同一電圧が印加される。一方、ｓｕ
ｂ端子に印加される過剰電荷排出用の直流電圧は素子ご
とにばらつくため各素子ごとに調整がなされ、電子シャ
ッターパルスのための高電圧は素子のばらつきの上限値
に設定される。

【０００５】以上のＣＣＤ型固体撮像素子は図１６に示
す構成によりカメラ内で用いられる。図中、１６１は図
１５に示したＣＣＤ型固体撮像素子、１６２はＣＣＤ型
固体撮像素子１６１を駆動するためのタイミング発生
器、１６３は各パルスの電圧値を必要とする値にして供
給するためのドライバ、１６４はＣＣＤ型固体撮像素子
１６１の出力から雑音を除去するための相関二重サンプ
リング回路、１６５は信号の出力レベルに応じて電圧利
得を変える自動利得制御回路、１６６はＡ／Ｄ変換器、
１６７はディジタル信号処理回路、１６８はＤ／Ａ変換
器、１６９はカメラのバッテリ１７０からカメラ各部に
必要な電圧を供給するＤＣ−ＤＣ変換器である。これら
タイミング発生器１６２、相関二重サンプリング回路１
６４と自動利得制御回路１６５、ディジタル信号処理装
置１６７、Ａ／Ｄ変換器１６６、Ｄ／Ａ変換器１６８
は、それぞれ単一電源で動作する単一チップ上に形成さ
れた集積回路から成る。ＣＣＤ型固体撮像素子１６１
は、タイミング発生器１６２でタイミングを発生しＤＣ
−ＤＣ変換器１６９により電圧の供給されたドライバ１
６３により所定の電圧値にしたパルスと、ＤＣ−ＤＣ変
換器１６９から供給される直流電圧とにより駆動され、
固体撮像素子１６１からの出力信号は相関２重サンプリ
ング回路１６４と自動利得制御回路１６５により雑音除
去・利得制御された後、Ａ／Ｄ変換器１６６によりディ
ジタル信号に変換されディジタル信号処理装置１６７で
信号処理が実行され、再びＤ／Ａ変換器１６８によりア
ナログ信号に変換されＴＶ信号となる。なお、この種の
ＣＣＤ型固体撮像素子については、例えば、テレビジョ
ン学会技術報告、１３巻、１１号、ｐｐ．６１−７２
（１９８９．２）、テレビジョン学会技術報告、１２
巻、１３号、ｐｐ．３１−３６（１９８８．２）におい
て、さらに、この種のＣＣＤ型固体撮像素子をもちいた
カメラのディジタル信号処理装置についてはアイ・エス
・エス・シィー・シィー・ ダイジェスト オブ テク
ニカル ペーパーズ 第２５０頁から第２５１頁（１９
９１）（ＩＳＳＣＣＤＩＧＥＳＴ ＯＦ ＴＥＣＨＮＩ
ＣＡＬ ＰＡＰＥＲＳ ｐｐ．２５０−２５１（１９８
７））において論じられている。

【０００６】

【発明が解決しようとする課題】上記従来技術は、ＣＣ
Ｄ型固体撮像素子の駆動に使い勝手の改善や低消費電力
化の考慮がされておらず、撮像素子の使い勝手が悪く、
カメラの低消費電力化が困難である。さらに、撮像素子
内の出力回路の低消費電力化・低雑音化が難しいという
問題があった。すなわち、第１に、周辺回路の単一電源
化が進む中で、図１５に示したＣＣＤ型撮像素子の駆動
には表１に示す多値の電圧レベルを持つパルスと直流電
圧が必要であり、図１６に示すようにこれら多値電圧を
発生するドライバ１６３とＤＣ−ＤＣ変換器１６９をカ
メラシステムの中に設けなければならなかった。すなわ
ち、ＣＣＤの読み出しパルス発生用あるいは転送パルス
発生用となるトリガパルスはドライバ１６３に入力さ
れ、ドライバ１６３の出力として得られる多値の各種パ
ルスを撮像素子の各端子に印加することになる。これが
ＣＣＤ型撮像素子を扱いにくいものとする一因となって
いた。さらに、信号処理回路のディジタル化によりカメ
ラの無調整化が進む中で、ｓｕｂ端子に印加される過剰
電荷排出用の直流電圧を素子毎に調整しなければならな
い点も、ＣＣＤ型撮像素子を扱いにくいものにする他の
一因となっていた。

【０００７】また、第２に、カメラの低消費電力化を目
指し、タイミング発生器１６２や信号処理装置１６７の
電源電圧は現状の５Ｖから３．３Ｖ、さらには１．５Ｖ
と低電圧化が図られている。しかし、高速転送が必要な
水平ＣＣＤ３の駆動電圧を下げることは困難である。従
って、タイミング発生器１６２の出力電圧をｈ１および
ｈ２端子に印加して水平ＣＣＤ３を駆動することが困難
となり、水平ＣＣＤを駆動するためのドライバをカメラ
システム内に設ける必要が有った。このようにドライバ
部を撮像素子外部に設けるとドライバと撮像素子の配線
容量や撮像素子のピン容量等の寄生容量を駆動するため
の無効電力が発生し、カメラの低消費電力化を阻む一因
となっていた。さらに、上述した異なる電圧値を有する
各種パルスを発生するためのＤＣ−ＤＣ変換１６９の電
力は下げることができず、これが、カメラの低消費電力
化を阻む他の一因となっていた。さらに、第３に、タイ
ミング発生器１６２の０〜５Ｖの出力電圧をｈ１、ｈ２
端子に印加し、水平ＣＣＤ３を駆動しているために、水
平ＣＣＤ３のチャネル電圧が高く、ｒｄ端子電圧が高く
なる。この結果、ｒｄ端子と等しい電圧に設定される出
力回路の電源電圧であるｏｄ端子電圧も高くなり、出力
回路で発生する消費電力が大きくなっていた。さらに、
電源電圧が高いために、チャネル長の短いトランジスタ
を用いることが困難であり雑音が大きいという問題も生
じていた。以上述べた従来技術における各種問題点に対
して、本発明においては上記第１の問題点を解決し、駆
動が容易で使い勝手の良いＣＣＤ型固体撮像素子を提供
することを目的とする。

【０００８】

【課題を解決するための手段】以上述べた本発明の目的
を達成するために、本発明においては光を電気信号に変
換する光電変換素子群と、この光電変換素子群で発生し
た光信号電荷を順次転送する垂直ＣＣＤと、これら光電
変換素子群から到来した光信号電荷を検知増幅するため
の出力回路とを有するＣＣＤ型固体撮像素子において、
上記出力回路の電源値と等しい値を有する正電源を電源
とし、トリガパルスを入力とし上記垂直ＣＣＤの電極に
上記正電源の電圧値以上で、かつ上記垂直ＣＣＤを安定
に動作し得るに十分な電圧値の読み出しパルスを出力す
る読み出しパルス発生回路を有する構成としている。

【０００９】

【発明の実施の形態】以下、図により本発明の実施の形
態について説明する。表１において示したように垂直Ｃ
ＣＤ駆動用の４相パルスに対しては３種類の電圧レベル
が要求され、このための３値パルス発生回路が必要とな
る。この３値の電圧レベル、すなわちアース電位（表１
における０Ｖ）に対して正電位（表１における１５Ｖ）
および負電位（表１における−９Ｖ）の３値の各パルス
を発生させる回路として図２に示す回路がある。本回路
は光信号電荷を検知増幅するための出力回路（図１５に
おけるトランジスタ５〜１０で構成された回路部分）の
電源値と等しい正電源電圧値を有するもので、読み出し
パルスを出力する読み出しパルス発生回路は正電源ＶＤ
Ｄとアース電源間に設けられている。このため、図２の
回路においてはこの正側電源電圧値を省電力化のために
低減した場合、このままでは垂直ＣＣＤの駆動電極に印
加される電圧は表１に示した高電圧の電圧値も低下す
る。

【００１０】この問題を解決するため、図１に示したよ
うに、上述の出力回路の正電源と等しい電圧値を電源と
する読み出しパルス発生回路を構成し、トリガパルスを
入力とする２段従属接続された相補型ＭＯＳトランジス
タ３７、３８による第１のパルス発生回路、および相補
型ＭＯＳトランジスタ３９、４０による第２のパルス発
生回路を介して得られる出力パルス電圧と、さらにこの
出力パルスを入力とする同じく２段従属接続された相補
型ＭＯＳトランジスタ１０４、１０５および１０６、１
０７により構成された反転回路の出力パルスを昇圧用の
キャパシタ１０１を用いて得られたトリガパルスに同期
したパルス電圧とを加算することにより、正電源の電圧
値以上で、かつ垂直ＣＣＤが安定に動作し得るに十分な
電圧値を有する読み出しパルスを出力する読み出しパル
ス発生回路を構成するようにした。このようにして、本
実施の形態においては、正電源電圧ＶＤＤを垂直ＣＣＤ
の駆動電極に印加後さらに容量結合により昇圧を行うこ
とにより正電源電圧以上の読み出し電圧を実現したもの
である。上記回路の具体的構成の詳細を以下に説明す
る。すなわち、図１においてキャパシタ４１、ダイオー
ド４２および負電位側（Ｖｓｓ）の出力パルス、垂直Ｃ
ＣＤ転送パルス発生用、を形成する直列接続された２組
の反転回路を形成している相補型ＭＯＳトランジスタ４
３〜４６、他の一方の正電位側の出力パルス、垂直ＣＣ
Ｄ読み出しパルス発生用、を形成する直列接続された２
組の反転回路を形成している相補型ＭＯＳトランジスタ
３７〜４０、これら２組づつの両相補型ＭＯＳトランジ
スタを結合し、転送／読み出しの切換を行うトランジス
タ４７、および正電位側出力パルスを出力するトランジ
スタ４８はいずれも上記図２に示したものと同じであ
る。図１において、トランジスタ３７および３８で構成
された回路を第１の反転回路、トランジスタ３９および
４０で構成された回路を第２の反転回路とすれば、第３
の反転回路はｎチャネルＭＯＳトランジスタ１０４およ
びｐチャネルＭＯＳトランジスタ１０５の相補型トラン
ジスタにより構成されており、第４の反転回路はｎチャ
ネルＭＯＳトランジスタ１０６およびｐチャネルＭＯＳ
トランジスタ１０７の相補型トランジスタによりを構成
されている。ｎチャネルＭＯＳトランジスタ１０３は昇
圧用としてダイオード接続されており、ｐチャネルＭＯ
Ｓトランジスタ１０２は昇圧パルスを伝達するためのも
のでゲート接地されており、キャパシタ１０１は第４の
反転回路と垂直ＣＣＤ電極との結合容量で昇圧用として
の機能を持つ。

【００１１】垂直ＣＣＤの読み出しパルスのトリガ入力
端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が掛っているときはノー
ドＢの電圧はＶＤＤ、ノードＣ、およびノードＩの電圧
は０Ｖとなっている。この結果、ｎチャネルＭＯＳトラ
ンジスタ４７が導通し、垂直ＣＣＤの転送パルスが垂直
ＣＣＤ電極に接続されたノードＤに印加される。一方、
ゲ―ト接地されたｐチャネルＭＯＳトランジスタ４８の
ソースドレインには０Ｖもしくは負電源電圧Ｖｓｓが印
加されているので導通することはない。さらに、ｐチャ
ネルＭＯＳトランジスタ１０２のドレインも０Ｖであり
導通することはなく、そのソースはフローティングとな
り、結合容量１０１は転送パルスの負荷となることはな
い。ついで、転送パルスが０Ｖとなった状態でトリガ入
力端子Ｖ１Ｒ、Ｖ３Ｒに高い電圧が印加されると、ノー
ドＢが０ＶとなりｎチャネルＭＯＳトランジスタ４７が
遮断状態となる。一方、ノードＣがＶＤＤとなりｐチャ
ネルＭＯＳトランジスタ４８が導通し垂直ＣＣＤ電極に
接続されたノードＤはＶＤＤからトランジスタ１０３の
しきい電圧分だけ降下した電圧が印加される。この後、
ノードＩが０ＶからＶＤＤとなり、ｐチャネルＭＯＳト
ランジスタ１０２が導通し、この電圧変化により結合容
量１０１は充電されノードＤの電圧がさらに上昇する。
以上述べたように、本発明によれば正電源電圧ＶＤＤを
垂直ＣＣＤの駆動電極に印加後さらに容量結合により昇
圧を行うことにより正電源電圧以上の読み出し電圧を有
し、トリガパルスに同期したパルスを撮像素子内で実現
することができる。

【００１２】これにより図１６に示した従来のカメラシ
ステムにおけるドライバ１６３およびＤＣ−ＤＣ変換器
１６９の機能をＣＣＤ型固体撮像素子に持たせることが
でき、カメラシステム内のドライバ１６３およびＤＣ−
ＤＣ変換器が不要となり、駆動が容易で使い勝手の良い
ＣＣＤ型固体撮像素子を実現することが出来る。なお、
読み出しパルスの振幅を大きくするためにキャパシタ１
０１の容量を大きくしたいときにはキャパシタ１０１を
素子外部に設けても良い。なお、端子Ｖ１／Ｖ３は垂直
ＣＣＤの転送用パルス発生用トリガパルスの入力端子で
ある。転送用パルスは負の値を採るものであり、したが
って、この転送パルス発生回路は負電源とアース電源間
に設けられ、転送パルス発生回路を構成するＭＯＳトラ
ンジスタ４３から４６の各端子間の電圧は負の電源電圧
Ｖｓｓより以下となる。以下、本発明に関連した各種実
施の形態を示す。 第１の実施の形態 本発明の第１の実施の形態を図３から図１０により説明
する。図３は第１の実施の形態の全体構成図、図４
（ａ）は第１の実施の形態の図３のＡ−Ａ’部の断面
図、図４（ｂ）は図３のＢ−Ｂ’部分の断面図、図４
（ｃ）はｐチャネルトランジスタに対応する部分の断面
図、図５は第１の実施の形態の垂直ＣＣＤ転送パルス発
生回路、図２は第１の実施の形態の垂直ＣＣＤ３値パル
ス発生回路、図６は第１の実施の形態の水平ＣＣＤ転送
パルス発生回路、図７は第１の実施の形態のリセットパ
ルス発生回路、図８は第１の実施の形態のリセットドレ
イン電圧発生回路、図９は第１の実施の形態の出力回路
負荷トランジスタのバイアス電圧発生回路、図１０は第
１の実施の形態の基板電圧発生回路である。

【００１３】図３において１から１０は図１５と同様で
ある。但し、リセットトランジスタ５は水平ＣＣＤを構
成する第２層ポリシリコン電極下と同様のイオン打ち込
みのされたディプレッション型トランジスタからなる。
１１は図１０に示す基板電圧発生回路、１２は図５に示
す垂直ＣＣＤ転送パルス発生回路、１３は図２に示す垂
直ＣＣＤ３値パルス発生回路、１４は図６に示す水平Ｃ
ＣＤ転送パルス発生回路、１５は図７に示すリセットパ
ルス発生回路、１６は図８に示すリセット電圧発生回
路、１７は図９に示す出力回路負荷トランジスタのバイ
アス電圧発生回路である。Ｖ１、Ｖ２、Ｖ３、Ｖ４は垂
直ＣＣＤ２の転送パルスのトリガ入力端子、Ｖ１Ｒ、Ｖ
３Ｒは垂直ＣＣＤ２の読み出しパルスのトリガ入力端
子、Ｈ１およびＨ２は水平ＣＣＤ３の転送パルスのトリ
ガ入力端子、ＲＧはリセットパルスのトリガ入力端子、
ＳＵＢは電子シャッターパルスのトリガ入力端子、ＷＥ
ＬＬはウェル電圧入力端子、ＶＤＤは正電源電圧入力端
子、Ｖｓｓは負電源電圧入力端子、ＯＵＴは信号出力端
子である。タイミング発生器のトリガ−パルスと正、負
の２電源から所定の電圧を持つパルスと直流電圧が素子
内部で発生し図１５で述べたと同様の動作が行われる。

【００１４】通例、集積回路内で用いられる昇圧回路は
電流駆動能力が小さい。そこで、正電源は大きな電流駆
動能力を必要とされる最高電圧以上、負電源は大きな電
流駆動能力を必要とされる最低電圧以下とする必要があ
る。２次元ＣＣＤ型撮像素子の場合、大きな電流駆動能
力が必要とされるのは、垂直ＣＣＤ２と水平ＣＣＤ３の
転送パルスの高低電圧並びに出力回路の電源電圧であ
る。以上の結果、正電源電圧値は出力回路の電源電圧値
より高くすればよい。出力回路の電源には常時貫通電流
がながれているので、不用な消費電力を発生させないた
めに、本実施の形態では、正電源値は出力回路の電源電
圧値と等しくした。また、負電源値は垂直ＣＣＤの転送
パルスの最低電圧値より低くすれば良い。不用な降圧器
を設けなくても良いように、本実施の形態では、負電源
値は垂直ＣＣＤ２の転送パルスの最低電圧値と等しくし
た。すなわち、本実施の形態では、正電源値は出力回路
の電源電圧値と等しく、負電源値は垂直ＣＣＤ２の転送
パルスの最低電圧値と等しくすることにより、タイミン
グ発生器のトリガパルスと正、負の２電源から所定の電
圧を持つパルスと直流電圧を素子内部で容易に発生する
ことが可能となっている。

【００１５】１１から１７の内蔵回路における消費電力
を低減するために相補型ＭＯＳトランジスタにより回路
を構成することが望ましい。本実施の形態では、このよ
うな相補型のトランジスタをＣＣＤ型撮像素子を形成す
るための製造工程に何ら変更をすることなく実現してい
る。図４を用いこの点について説明する。同図（ａ）は
図３のＡ−Ａ’部に対応する部分の断面図であり従来と
同様である。図中、２０はｎ型基板、２１はｐ型ウェ
ル、２２はスミア電荷等の不要電荷のＣＣＤｎ層２３へ
の混入を防ぐためのｐ型２重ウェル、２４はＣＣＤのポ
リシリコン電極、２５はホトダイオードｎ層２６から基
板への過剰電荷排出を低い電圧で行うためのｎウェル、
２７は暗電流を抑圧するためにホトダイオード表面に設
けられたｐ＋層、２８は遮光用第２層アルミである。ま
た、図４（ｂ）は図３のＢ−Ｂ’部のｎチャネルトラン
ジスタの断面図であり従来と同様である。図中、２０、
２１、２２、２４は図４（ａ）と同様であり、２９は配
線用の第１層アルミ、３０はｎチャネルＭＯＳトランジ
スタのｎ型ソースドレイン拡散層である。１１から１７
の内蔵回路を実現するためのｎチャネルＭＯＳトランジ
スタは図（ｂ）と同様の構造を持つ。図（ｃ）は１１か
ら１７の内蔵回路を実現するため新たに設けたｐチャネ
ルＭＯＳトランジスタの断面構造図を示す。２０、２
４、２５、２７は図４（ａ）と同様で、２９は図４
（ｂ）と同様である。なお、ｐ＋層２７と配線層２９と
のコンタクトは従来例におけるｐ型ウェル２１と配線層
２９とのコンタクトと同時に行われる。本実施の形態で
は、ｐチャネルトランジスタのソースおよびドレイン拡
散層をホトダイオード表面に設けられたｐ＋層と兼用す
ることにより、ＣＣＤ型撮像素子を形成するための製造
工程に何ら変更をすることなく相補型のトランジスタを
実現している。

【００１６】なお、ｐチャネルトランジスタのしきい電
圧を低くしたい場合にはｎ型ウェル２５をｐチャネルト
ランジスタ下に設けなくても良い。また、水平ＣＣＤの
第２層ポリシリコン電極下に打ち込まれるチャネル電圧
調整用の通例ボロンからなるイオン打ち込みをポリシリ
コン電極２４の下に打ち込んでも良い。逆に、しきい電
圧を高くしたい場合にはホトダイオードｎ層２６をトラ
ンジスタ下に設ければ良い。さらに、ｎチャネルトラン
ジスタのしきい電圧を小さくしたい場合にはｐ型２重ウ
ェル２２をｎチャネルトランジスタ下に設けなくても良
い。また、本実施の形態のｐチャネルトランジスタを用
いる際にはソースドレイン拡散層２７がｎ型基板２０に
対し順方向にバイアスされないようにｎ型基板に印加さ
れる電圧は正電源より高い電圧としている。 （１）垂直ＣＣＤ転送パルス発生回路 低電圧が負の垂直ＣＣＤの転送パルスを外部からの正の
トリガパルスにより発生させるにはレベルシフトを行い
電圧増幅することが必要である。図５に第１の実施の形
態の垂直ＣＣＤ転送パルス発生回路を示す。図中、３１
は結合容量、３２はクランプダイオード、３３は第１の
反転回路を構成するｎチャネルＭＯＳトランジスタ、３
４は第１の反転回路を構成するｐチャネルＭＯＳトラン
ジスタ、３５は第２の反転回路を構成するｎチャネルＭ
ＯＳトランジスタ、３６は第２の反転回路を構成するｐ
チャネルＭＯＳトランジスタである。外部からの正のパ
ルスはダイオード３２により負電源Ｖｓｓにクランプさ
れた入力点Ａに結合容量３１を介し電圧シフトして伝達
される。ついで、第１の反転回路により電圧増幅された
後、第２の反転回路で電流増幅され垂直ＣＣＤ転送パル
スとなる。外部パルスの電圧振幅は垂直ＣＣＤ転送パル
スの電圧振幅より小さいため、第１の反転回路は外部パ
ルスの電圧が高いときに貫通電流が流れる。この貫通電
流を小さくし消費電力低減するためには第１の反転回路
の電流駆動能力は低くせざるを得ず、大容量の垂直ＣＣ
Ｄ電極を駆動できない。そこで、本実施の形態では第２
の反転回路を設け、第１の反転回路には高い電流駆動能
力がなくても良いようにしている。すなわち、本実施の
形態によれば、入力点が外部パルスと容量により結合
し、かつ、負電源にクランプされた第１の反転回路を設
けることによりレベルシフトと電圧増幅を行い、第１の
反転回路の出力を入力とする第２の反転回路を設けるこ
とで消費電力の低い垂直ＣＣＤ転送パルス発生器を実現
している。なお、ダイオード３２は図４のｐ型ウェル２
１内にｎ型拡散層を設けることにより容易に実現でき
る。さらに、クランプはダイオード接続されたＭＯＳト
ランジスタで行っても良い。 （２）垂直ＣＣＤ３値パルス発生回路 本実施の形態では垂直ＣＣＤ転送パルスを発生する負電
源回路と読み出しパルスを発生する正電源回路を設け、
この２つの回路の出力をスイッチにより切り替えること
により垂直ＣＣＤ３値パルスを発生させる。図２に第１
の実施の形態の垂直ＣＣＤ３値パルス発生回路を示す。
図中、４１は結合容量、４２はクランプダイオード、４
３、３７は第１の反転回路を構成するｎチャネルＭＯＳ
トランジスタ、４４、３８は第１の反転回路を構成する
ｐチャネルＭＯＳトランジスタ、４５、３９は第２の反
転回路を構成するｎチャネルＭＯＳトランジスタ、４
６、４０は第２の反転回路を構成するｐチャネルＭＯＳ
トランジスタで、４１から４６で構成される回路あるい
は３７から４０で構成される回路は図３と同様の回路で
ある。また、４７は垂直ＣＣＤ転送パルス発生回路と垂
直ＣＣＤ電極間のスイッチとなるｎチャネルＭＯＳトラ
ンジスタ、４８は読み出しパルス発生回路と垂直ＣＣＤ
電極間のスイッチとなるｐチャネルＭＯＳトランジスタ
である。なお、ｎチャネルＭＯＳトランジスタ４７のウ
ェルは第２の反転回路の出力に接続され基板効果による
しきい電圧の増加を防いでいる。負値の垂直転送パルス
を発生する転送パルス発生回路は負電源とアース電源間
に設けられ、転送パルス発生回路を構成するＭＯＳトラ
ンジスタ４３から４６の各端子間電圧はＶｓｓ以下とな
る。また、正値の読み出しパルスを発生する読み出しパ
ルス発生回路は正電源とアース電源間に設けられ、読み
出しパルス発生回路を構成するＭＯＳトランジスタ３７
から４０の各端子間電圧がＶＤＤ以下となる。

【００１７】垂直ＣＣＤ２の読み出しパルスのトリガ入
力端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が印加されている時は
ノードＢの電圧はＶＤＤ、ノードＣの電圧は０Ｖとなっ
ている。この結果、ｎチャネルＭＯＳトランジスタ４７
が導通し負電圧を有する垂直ＣＣＤ２の転送パルスが垂
直ＣＣＤ電極に接続されたノードＤに印加される。一
方、ゲート接地されたｐチャネルＭＯＳトランジスタ４
８のソースドレインには０Ｖもしくは負電源電圧Ｖｓｓ
が印加されているので導通することはない。ついで、転
送パルスが０Ｖとなった状態でトリガ入力端子Ｖ１Ｒ、
Ｖ３Ｒに高い電圧が掛ると、ノードＢが０Ｖとなりｎチ
ャネルＭＯＳトランジスタ４７が遮断状態となる。一
方、ノードＣがＶＤＤとなりｐチャネルＭＯＳトランジ
スタ４８が導通し垂直ＣＣＤ電極に接続されたノードＤ
にＶＤＤが印加される。すなわち、ノードＢの電圧がＶ
ＤＤとなりｎチャネルＭＯＳトランジスタ４７が導通し
ている時には０からＶｓｓの転送パルスが垂直ＣＣＤ電
極に接続されたノードＤに印加され、読み出しパルス発
生回路の出力となるノードＣの電圧は０Ｖとなってい
る。この結果、ｐチャネルＭＯＳトランジスタ４８のソ
ース・ドレイン間電圧は最大でもＶｓｓとなる。また、
ノードＣがＶＤＤとなりｐチャネルＭＯＳトランジスタ
４８が導通し垂直ＣＣＤ電極に接続されたノードＤにＶ
ＤＤが印加される時には、垂直ＣＣＤ転送パルスを発生
する負電源回路の出力は０Ｖとなっている。この結果、
ｎチャネルＭＯＳトランジスタ４７のソース・ドレイン
間電圧は最大でもＶＤＤとなる。

【００１８】以上述べたように、本実施の形態によれば
垂直ＣＣＤ３値パルスを垂直ＣＣＤ転送パルスを発生す
る負電源回路と読み出しパルスを発生する正電源回路と
を設け、この２つの回路の出力をスイッチにより切り替
えることにより、各ＭＯＳトランジスタのソースドレイ
ン間電圧をＶＤＤもしくはＶｓｓと低い値としながら３
値パルスを発生することができる。また、ＭＯＳトラン
ジスタ４７をｎチャネル、ＭＯＳトランジスタ４８をｐ
チャネルで構成し、各ＭＯＳトランジスタのオフ時のゲ
ート電圧を接地電圧としたことにより、次のような作用
効果がある。すなわち、ノードＢの電圧がＶＤＤとなり
ｎチャネルＭＯＳトランジスタ４７が導通している時に
は０からＶｓｓの転送パルスが垂直ＣＣＤ電極に接続さ
れたノードＤに印加される。この時、読み出しパルス発
生回路の出力となるノードＣの電圧は０Ｖとなってい
る。以上の結果、ゲートに０Ｖを加えることにより、ｐ
チャネルＭＯＳトランジスタ４８を遮断状態とすること
ができ、そのゲート・ソース間電圧は０Ｖ、ゲート・ド
レイン間電圧は最大でもＶｓｓとできる。また、読み出
しパルス発生回路の出力であるノードＣの電圧がＶＤＤ
となりｐチャネルＭＯＳトランジスタ４８が導通する
と、垂直ＣＣＤ電極に接続されたノードＤにＶＤＤが印
加される。この時、垂直ＣＣＤ転送パルスを発生する負
電源回路の出力は０Ｖとなっている。以上の結果、ゲー
ト電圧を０Ｖとすることにより、ｎチャネルＭＯＳトラ
ンジスタ４７を遮断状態にすることができ、そのゲート
・ソース間電圧は０Ｖ、ゲート・ドレイン間電圧は最大
でもＶＤＤにすることができる。したがってオフ時の各
スイッチＭＯＳトランジスタのゲート・ドレイン間電圧
とゲート・ソース間電圧をＶＤＤもしくはＶｓｓと低い
値としながら３値パルスを発生することができる。 （３）水平ＣＣＤ転送パルス発生回路 本実施の形態の水平ＣＣＤ転送パルスは出力回路のリセ
ット電圧と電源電圧を下げるためにその最低電圧を負と
している。さらに、その最低電圧は無効な電圧領域を生
じないようにチャネル電圧を低くするためのイオン打ち
込みがなされた水平ＣＣＤの第２層ポリシリコン電極下
のピンニング電圧より高い値とする。この結果、水平Ｃ
ＣＤ転送パルス最低電圧は垂直ＣＣＤ転送パルスの最低
電圧より高い負の値となる。一方、その電圧振幅は消費
電力低減のため通例垂直ＣＣＤ転送パルスより小さい。
そこで、本実施の形態では水平ＣＣＤの転送パルスを外
部からの正のトリガ−パルスをレベルシフトした後負電
源回路の電圧振幅を制限することにより発生させる。図
６に第１の実施の形態の水平ＣＣＤ転送パルス発生回路
を示す。図中、５１は結合容量、５２はクランプダイオ
ード、５３は第１の反転回路を構成するｎチャネルＭＯ
Ｓトランジスタ、５４は第１の反転回路を構成するｐチ
ャネルＭＯＳトランジスタ、５５は第２の反転回路を構
成するｎチャネルＭＯＳトランジスタ、５６は第２の反
転回路を構成するｐチャネルＭＯＳトランジスタで、５
１から５６で構成される回路は図５と同様の回路であ
る。また、５７は、パルスの負電圧を制限するためのｐ
チャネルＭＯＳトランジスタ、５８、５９はｐチャネル
ＭＯＳトランジスタ５７のゲートにバイアス電圧を与え
るｐチャネルＭＯＳトランジスタ、６０、６１、６２は
バイアス電圧発生回路を構成するｎチャネルＭＯＳトラ
ンジスタである。なお、ｎチャネルＭＯＳトランジスタ
６０、６１、６２のウェルはそれぞれのソースに接続さ
れ各トランジスタのしきい電圧は等しくなっている。ト
リガ入力のＨ１およびＨ２端子に印加されたトリガパル
スにより発生したパルスは、ｐチャネルＭＯＳトランジ
スタ５７により負電圧が制限され、水平ＣＣＤ転送パル
スとなる。第２の反転回路の出力が０Ｖの時ノードＥは
バイアス電圧発生回路のバイアス電圧からｐチャネルＭ
ＯＳトランジスタ５９のしきい電圧だけ高い値となって
いる。第２の反転回路の出力がＶｓｓとなるとトランジ
スタ５７のドレインもしくはソースとゲートとの間の容
量結合により、ノードＥの電圧は低くなる。この後、ノ
ードＥの電圧がある電圧以下になるとトランジスタ５８
が導通し、ノードＥはバイアス電圧発生回路のバイアス
電圧よりｐチャネルＭＯＳトランジスタ５８のしきい電
圧だけ低い値にクランプされる。この結果、第２の反転
回路の出力はノードＥよりｐチャネルＭＯＳトランジス
タ５７のしきい電圧だけ高い値、すなわち、バイアス電
圧発生回路のバイアス電圧と等しい値に制限される。本
実施の形態によれば水平ＣＣＤの転送パルスを外部から
の正のトリガ−パルスをレベルシフトした後負電源回路
の電圧振幅を制限することにより発生させる事ができ
る。

【００１９】なお、パルスの高電圧を制限するにはトラ
ンジスタ５７から５９をｎチャネルＭＯＳトランジスタ
とし所望のバイアス電圧を与えれば良く、また、パルス
の電圧を制限するために電源電圧に電圧リミッタを掛け
ても良い。 （４）リセットパルス発生回路 本実施の形態ではアウトプットゲートの直流バイアス電
圧は水平ＣＣＤ転送パルスの高電圧である０Ｖとする。
また、リセットトランジスタ５はアウトプットゲートを
構成する第２層ポリシリコン電極下と同様のディプレッ
ション型トランジスタからなる。この結果、浮遊拡散層
からの信号電荷の漏れを防ぐためにはリセットパルスの
低電圧は０Ｖ以下であれば良い。そこで、本実施の形態
では正電源と０Ｖを２電源とする回路によりリセットパ
ルスを発生させている。図７に第１の実施の形態のリセ
ットパルス発生回路を示す。図中、６３は第１の反転回
路を構成するｎチャネルＭＯＳトランジスタ、６４は第
１の反転回路を構成するｐチャネルＭＯＳトランジス
タ、６５は第２の反転回路を構成するｎチャネルＭＯＳ
トランジスタ、６６は第２の反転回路を構成するｐチャ
ネルＭＯＳトランジスタで、６３から６６で構成される
回路は図５と同様の回路である。本実施の形態によれば
リセットパルスは外部からの正のトリガパルスを電圧増
幅することにより発生させる事ができる。 （５）リセット電圧発生回路 本実施の形態では出力回路の電源電圧を下げるためにリ
セット電圧を出力回路の電源電圧と別にし、リセット電
圧を出力回路の電源電圧から昇圧により発生させる。

【００２０】図８に第１の実施の形態のリセット電圧発
生回路を示す。図中、６３から６６は図７と同様であ
り、７１はチャ−ジポンプ用容量、７２、７３はダイオ
ード接続されたｎチャネルＭＯＳトランジスタである。
なお、ｎチャネルＭＯＳトランジスタ７２のウェルは電
源ＶＤＤに接続され基板効果によるしきい電圧の上昇を
防いでいる。トリガパルスによるチャージポンプによ
り、正電源電圧ＶＤＤからｎチャネルＭＯＳトランジス
タのしきい電圧だけ降下した直流電圧の約２倍がリセッ
ト電圧となる。本実施の形態によれば出力回路の電源電
圧よりリセット電圧を昇圧により発生させることによ
り、何ら外部から供給される電源数を増加させることな
く出力回路の電源電圧をリセット電圧より低い電圧にす
ることができる。

【００２１】なお、高いリセット電圧を得るためにしき
い電圧の低いｎチャネルＭＯＳトランジスタが必要なと
きには図４（ｂ）の構造で２重ｐウェルを設けない構造
のトランジスタを用いれば良い。 （６）負荷トランジスタバイアス電圧発生回路 図９に負荷トランジスタバイアス電圧発生回路を示す。
図中、８１、８２、８３はバイアス電圧発生回路を構成
するｎチャネルＭＯＳトランジスタである。なお、ｎチ
ャネルＭＯＳトランジスタ８１、８２、８３のウェルは
それぞれのソースに接続され各トランジスタのしきい電
圧は等しくなっている。電源電圧はダイオード接続され
たトランジスタにより１／３に分圧され負荷のバイアス
電圧となる。なお、バイアス電圧は必要に応じ自由に設
定できることは言うまでもない。 （７）基板電圧発生回路 ｎ型基板２０には常時は過剰電圧排出用の直流電圧を印
加し、電子シャッター動作時には高い正電圧を印加する
必要がある。本実施の形態ではこの高い電圧を外部のト
リガ−パルスより電圧増幅したパルスを容量結合により
基板に印加し発生させている。図１０に第１の実施の形
態の基板電圧発生回路を示す。図中、９１は結合容量、
９２はクランプダイオード、９３は第１の反転回路を構
成するｎチャネルＭＯＳトランジスタ、９４は第１の反
転回路を構成するｐチャネルＭＯＳトランジスタ、９５
は第２の反転回路を構成するｎチャネルＭＯＳトランジ
スタ、９６は第２の反転回路を構成するｐチャネルＭＯ
Ｓトランジスタで、９１から９６で構成される回路は図
５と同様の回路である。また、９７は第２の反転回路と
基板間の結合容量、９９は基板容量、９８は基板に印加
される直流電圧ＶＤＤと基板間のスイッチである。な
お、スイッチ９８はＣＣＤを構成していると同様のｎチ
ャネルディプレッションＭＯＳトランジスタからなる。
ＳＵＢ端子に印加される電圧が低いときにはノードＦの
電圧はＶＤＤとなり、スイッチ９８が導通し基板電圧は
ＶＤＤとなる。一方、ノードＧはＶｓｓとなっている。
ＳＵＢ端子に印加される電圧が高くなると、まず、ノー
ドＦがＶｓｓとなりスイッチ９８が閉じる。この後、ノ
ードＧがＶｓｓからＶＤＤとなり、基板電圧は（ＶＤＤ
−Ｖｓｓ）の電圧を容量９７と基板容量９９で容量分割
した値だけ上昇する。本実施の形態では以上述べたよう
に容量結合により昇圧を行うことにより高速で基板に高
い電圧を印加できる。また、スイッチとしてＣＣＤを構
成しているｎチャネルディプレッションＭＯＳトランジ
スタを用いることにより電圧降下なくＶＤＤを基板に印
加し、かつ、昇圧が可能となっている。

【００２２】なお、シャッターパルスの振幅を大きくす
るために結合容量を大きくしたいときには結合容量を素
子外部に設けても良い。また、シャッターパルスの振幅
を大きくする必要のないときは低電圧側電源Ｖｓｓを０
Ｖとしても良い。さらに、スイッチ９８が遮断状態とな
ったときゲートドレイン間にかかる高電圧が問題となる
ときには図中Ｈ部に図６で述べたと同様の電圧リミッタ
を設ければ良い。これによりスイッチ９８のゲートにか
かる低電圧はソース電圧がＶＤＤのときスイッチが遮断
状態となる最低電圧とすることができ、ゲートドレイン
間電圧の低減が可能となる。

【００２３】以上の本実施の形態によれば、単一レベル
の外部パルスと正、負の２電源により駆動でき、使い勝
手が良く、カメラの低消費電力化を可能とする２次元Ｃ
ＣＤ型固体撮像素子を提供できる。また、外部パルスか
ら負値の水平ＣＣＤ駆動パルスを発生させる回路、出力
回路の電源電圧からリセット電圧を発生する昇圧回路を
内蔵することにより出力回路の電源電圧を低くでき、低
消費電力かつ低雑音の出力回路を実現できる。 第２の実施の形態 第１の実施の形態の垂直ＣＣＤ３値パルス発生回路では
読み出しパルスの電圧がＶＤＤであり電圧値が不足する
場合がある。本実施の形態は正電源電圧ＶＤＤを垂直Ｃ
ＣＤの駆動電極に印加後さらに容量結合により昇圧を行
うことにより正電源電圧以上の読み出し電圧を実現した
ものである。図１に第２の実施の形態の垂直ＣＣＤ３値
パルス発生回路を示す。図中、４１から４７、４８、３
７から４０は図２と同様である。１０４は第３の反転回
路を構成するｎチャネルＭＯＳトランジスタ、１０５は
第３の反転回路を構成するｐチャネルＭＯＳトランジス
タ、１０６は第４の反転回路を構成するｎチャネルＭＯ
Ｓトランジスタ、１０７は第４の反転回路を構成するｐ
チャネルＭＯＳトランジスタ、１０３は昇圧の為のダイ
オード接続されたｎチャネルＭＯＳトランジスタ、１０
２は昇圧パルスを伝達するためのゲート接地されたｐチ
ャネルＭＯＳトランジスタ、１０１は第４の反転回路と
垂直ＣＣＤ電極との結合容量である。

【００２４】垂直ＣＣＤの読み出しパルスのトリガ入力
端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が掛っているときはノー
ドＢの電圧はＶＤＤ、ノードＣ、Ｉの電圧は０Ｖとなっ
ている。この結果、ｎチャネルＭＯＳトランジスタ４７
が導通し垂直ＣＣＤの転送パルスが垂直ＣＣＤ電極に接
続されたノードＤに印加される。一方、ゲート接地され
たｐチャネルＭＯＳトランジスタ４８のソースドレイン
には０Ｖもしくは負電源電圧Ｖｓｓが印加されているの
で導通することはない。さらに、ｐチャネルＭＯＳトラ
ンジスタ１０２のドレインも０Ｖであり導通することは
なく、そのソースはフローティングとなり、昇圧用の結
合容量１０１は転送パルスの負荷となることはない。つ
いで、転送パルスが０Ｖとなった状態でトリガー入力端
子Ｖ１Ｒ、Ｖ３Ｒに高い電圧が印加されると、ノードＢ
が０ＶとなりｎチャネルＭＯＳトランジスタ４７が非導
通となる。一方、ノードＣがＶＤＤとなりｐチャネルＭ
ＯＳトランジスタ４８が導通し垂直ＣＣＤ電極に接続さ
れたノードＤはＶＤＤからトランジスタ１０３のしきい
電圧分だけ降下した電圧が印加される。この後、ノード
Ｉが０ＶからＶＤＤとなり、ｐチャネルＭＯＳトランジ
スタ１０２が導通し、この電圧変化により結合容量１０
１を介しノードＤの電圧がさらに上昇する。以上述べた
ように、本実施の形態によれば正電源電圧ＶＤＤを垂直
ＣＣＤの駆動電極に印加後さらに容量結合により昇圧を
行うことにより正電源電圧以上の読み出し電圧を実現で
きる。なお、読み出しパルスの振幅を大きくするために
結合容量を大きくしたいときには結合容量を素子外部に
設けても良い。 第３の実施の形態 通例、初段のドライバトランジスタが飽和動作し出力回
路が線形範囲で動作するためには、出力回路電源電圧は
リセット電圧より初段のドライバトランジスタのしきい
電圧引いた値より高い必要がある。従って、出力回路電
源電圧を下げるには初段ドライバトランジスタ６のしき
い電圧を大きな値とすれば良い。しかし、図１５で述べ
たような二段目のドライバ９が初段ドライバ６と同一の
構造を持つ従来例の場合にはトランジスタのしきい電圧
が高すぎると次段ドライバトランジスタが十分に導通せ
ず次段の動作が困難となる。そこで、本実施の形態では
次段以降のドライバトランジスタの基板不純物濃度を初
段のドライバトランジスタの基板不純物濃度より低く
し、次段以降のドライバトランジスタのしきい電圧を低
くし、線形動作範囲で次段が動作するようにした。図１
１に第３の実施の形態の出力回路構成図を示す。図中、
１１１、１１２は初段ソースフォロワーを構成するドラ
イバトランジスタ、負荷トランジスタ、１１３、１１４
は次段ソースフォロワーを構成するドライバトランジス
タ、負荷トランジスタ、１１５、１１６は終段ソースフ
ォロワーを構成するドライバトランジスタ、負荷トラン
ジスタ、１１７は図９で述べた負荷トランジスタのバイ
アス電圧発生回路、１１９は図４（ｂ）で述べた光電変
換部と同様のｎ型基板２０上に形成されたｐウェル２１
と２重ｐウェル２２の形成領域、１１８はｐウェル２１
と同じ深さを持ちやや濃度の高い第３のｐウェルの形成
領域である。２重ｐウェル層はスミア抑圧のため高濃度
に設定されている。初段ソースフォロワーの出力電圧は
初段ドライバトランジスタ１１１の大きなしきい電圧に
よる電圧降下により低い電圧となる。一方、次段及び終
段のドライバトランジスタ１１３、１１５のしきい電圧
は０Ｖに近い小さな値で、しきい電圧による電圧降下は
少なく各段の入力電圧と出力電圧はほぼ等しく、次段及
び終段の動作が困難となることはない。本実施の形態に
よれば次段以降のドライバトランジスタ１１３、１１５
の基板不純物濃度を初段のドライバトランジスタ１１１
の基板不純物濃度より低くすることにより、次段以降の
動作範囲を困難にすることなく初段における高いしきい
電圧による大きな電圧降下を実現し、電源電圧を低め、
低消費電力、かつ、低雑音の出力回路を実現できる。な
お、本実施の形態では出力回路の周波数特性改善を目的
としてソースフォロワーが３段構成の場合を述べたが、
段数は２段以上であれば本発明の効果は同様にえられ
る。また、電子シャッター時の誤動作を防ぐため第３の
ｐウェル１１８をｐウェル２１と同じ深さでやや高濃度
としたが、誤動作が問題とならないときは、第３のｐウ
ェル１１８をｐウェル２１と同一構造にすれば良い。さ
らに、負荷トランジスタ１１２、１１４、１１６は１１
９と同一構造のウェル内に形成しても良い。また、ドラ
イバトランジスタ１１３、１１５を分離されたウェル内
に形成し、そのウェルを各ソースフォロワーの出力に接
続し基板効果をなくすことにより、各トランジスタのし
きい電圧をさらに０Ｖに近づけることができる。 第４の実施の形態 第１の実施の形態では基板にかかる過剰電圧排出用の直
流電圧は正電源ＶＤＤとした。しかし、従来技術の項で
説明したようにこの直流電圧は素子ごとにばらつき調整
が必要である。そこで、本実施の形態においては、ＶＤ
Ｄより昇圧した電圧から基板にかかる直流電圧を降圧に
より発生させ、この降圧器に電圧を調整する手段を付加
したものである。本発明の第４の実施の形態を図１２か
ら図１３により説明する。図１２は第４の実施例の全体
構成図、図１３は第４の実施の形態の基板電圧発生回路
である。図１２において１から１０、１２から１７は図
３と同様である。１２１は図１３に示す基板電圧発生回
路である。また、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ１Ｒ、Ｖ
３Ｒ、Ｈ１、Ｈ２、ＲＧ、ＳＵＢ、ＷＥＬＬ、ＶＤＤ、
Ｖｓｓ、ＯＵＴも図３と同様である。タイミング発生器
のトリガーパルスと正、負の２電源から所定の電圧を持
つパルスと直流電圧が素子内部で発生し図１７で述べた
と同様の動作が行われる。図１３で、９１から９９は図
９と同様、１３９は図８と同様の直流昇圧回路、１３１
から１３４はバイアス電圧を発生するためのｎチャネル
ＭＯＳトランジスタ、１３５はバイアス電圧を調整する
ためのフューズ、１３７は昇圧した電圧をバイアス電圧
に応じ降下させ直流の基板電圧を発生させるＣＣＤを構
成していると同様のｎチャネルディプレッションＭＯＳ
トランジスタ、１３８はトランジスタ１３７にわずかな
バイアス電流を流すための負荷トランジスタ、１３６は
負荷トランジスタ１３８にバイアス電圧を供給する図９
と同様の回路である。昇圧回路１３９の出力電圧は１３
１から１３４により発生したバイアス電圧よりｎチャネ
ルディプレッションＭＯＳトランジスタ１３７のしきい
電圧の絶対値だけ高い電圧に降下され基板直流電圧とな
る。負荷１３８より供給されるバイアス電流は基板に高
い電圧が発生した際の誤動作を防いでいる。さらに、電
圧降下をｎチャネルディプレッションＭＯＳトランジス
タで行うことにより電源電圧ＶＤＤ以下のバイアス電圧
を与えてもＶＤＤ以上の基板電圧を発生することが可能
となっている。また、スイッチ９８はＶＤＤ以上の電圧
を伝達するためそのウェルを基板電圧発生回路の出力に
接続し基板効果によるしきい電圧上昇を防いでいる。本
回路の他の動作は図１０と同様である。基板電圧の調整
は必要に応じフュ−ズ１３５を切断することにより可能
となっている。フューズを切断することにより、ノード
Ｊの電圧が上昇し基板電圧は高くなる。本実施の形態に
よればＶＤＤより昇圧した電圧から基板にかかる直流電
圧を降圧により発生させ、この降圧器に電圧を調整する
手段を付加することにより、素子内部で基板電圧調整が
でき、ＣＣＤ型撮像素子の使い勝手が良くなる。 第５の実施の形態 第１の実施の形態では各端子に外部からトリガパルスを
印加しなければならず、カメラシステムを構築するには
タイミング発生器と２次元ＣＣＤ型素子の配線を行わな
ければならない。本実施の形態はこのような煩雑さを回
避するためタイミング発生器も内蔵した例である。図１
４に第５の実施の形態の構成図を示す。図中、１から１
７は図３と同様で、１４１はタイミング発生器１４２の
電源を外部の正電源ＶＤＤから発生させる降圧回路であ
る。外部の基本クロックから各パルスのタイミングパル
スがタイミング発生器１４２により発生し、図３と同様
にこのパルスと正、負の電源から所定の電圧レベルのパ
ルスと直流電圧が発生し、図３と同様の動作が行われ
る。本実施例によれば、単一の外部パルスと正、負の２
電源とアースにより駆動でき、使い勝手の良い２次元Ｃ
ＣＤ型固体撮像素子を提供できる。

【００２５】以上の実施の形態では、インターラインＣ
ＣＤ型撮像素子の例を述べたが、本発明は、ＣＣＤ型撮
像素子の具体的構成に依らず、フレームインターライン
型、フレームトランスファー型、チャージスィープ型等
のＣＣＤ型撮像素子でも同様に実施できる。また、本発
明は、垂直ＣＣＤ並びに水平ＣＣＤの具体的構成に依ら
ず例えば、水平ＣＣＤが２本並列に設けられたＣＣＤ型
撮像素子でも同様の効果がある。以上の結果、第１の実
施の形態については表２で示す駆動条件で駆動がなさ
れ、図１７に示す構成によりカメラシステムの中で用い
られる。また第５の実施の形態については表３で示す駆
動条件で駆動がなされ、図１８に示す構成によりカメラ
システムの中で用いられる。何れも従来の表１に示され
たものより電源電圧の種類が非常に少なくなっているこ
とがわかる。

【００２６】

【表２】

【００２７】

【表３】

【発明の効果】本発明によれば、使い勝手の良いＣＣＤ
型固体撮像素子を実現することが出来る。

【図面の簡単な説明】

【図１】本発明による垂直ＣＣＤ３値パルス発生回路の
回路図。

【図２】垂直ＣＣＤ３値パルス発生基本回路の回路図。

【図３】本発明の第１の実施の形態の全体構成を示すブ
ロック図。

【図４】図３のＡ−Ａ’、Ｂ−Ｂ’に対応する部分並び
にｐチャネルＭＯＳトランジスタの断面構造を示す断面
図。

【図５】図３における垂直ＣＣＤ転送パルス発生回路を
示す回路図。

【図６】図３における水平ＣＣＤ転送パルス発生回路を
示す回路図。

【図７】図３におけるリセットパルス発生回路を示す回
路図。

【図８】図３におけるリセット電圧発生回路を示す回路
図。

【図９】図３における出力回路負荷トランジスタのバイ
アス電圧発生回路の回路図。

【図１０】図１における基板電圧発生回路を示す回路
図。

【図１１】本発明の第３の実施の形態の出力回路構成を
示す回路図。

【図１２】本発明の第４の実施の形態の全体構成を示す
ブロック図。

【図１３】図１２の基板電圧発生回路を示す回路図。

【図１４】本発明の第５の実施の形態の全体構成を示す
ブロック図。

【図１５】従来のＣＣＤ型固体撮像素子の全体構成を示
すブロック図。

【図１６】従来のＣＣＤカメラブロック図。

【図１７】第１の実施の形態のＣＣＤ型固体撮像素子の
ＣＣＤカメラブロック図。

【図１８】第５の実施の形態のＣＣＤ型固体撮像素子の
ＣＣＤカメラブロック図である。

【符号の説明】

１…ホトダイオード、 ２…垂直ＣＣＤ、 ３
…水平ＣＣＤ、４…アウトプットゲート、 ５…リセッ
トゲート、６、１１１…初段ソースフォロワードライバ
トランジスタ、８、１１２…初段ソースフォロワー負荷
トランジスタ、９、１１３…次段ソースフォロワードラ
イバトランジスタ、１０、１１４…次段ソースフォロワ
ー負荷トランジスタ、１１、１２１…基板電圧発生回
路、 １２…垂直ＣＣＤ転送パルス発生回路、１３…
垂直ＣＣＤ３値パルス発生回路、１４…水平転送パルス
発生回路、１５…リセットパルス発生回路、 １６
…リセット電圧発生回路、１７…負荷ゲートバイアス発
生回路、 ２０…ｎ型基板、２１…ｐ型ウェル、
２２…ｐ型２重ウェル、 ２３…垂直ＣＣＤｎ層、２
４…ポリシリコン電極、 ２５…ｎウェル、 ２６…
ホトダイオードｎ層、２７…表面ｐ＋層、 ２８
…遮光用第２層アルミ、２９…配線用第１層アルミ、３
０…ｎ型拡散層、３１、４１、５１、７１、９１、９
７、１０１…結合容量、３２、４２、５２、９２…クラ
ンプダイオード、３３、４３、３７、５３、６３、９３
…第１反転回路ｎチャネルトランジスタ、３４、４４、
３８、５４、６４、９４…第１反転回路ｐチャネルトラ
ンジスタ、３５、４５、３９、５５、６５、９５…第２
反転回路ｎチャネルトランジスタ、３６、４６、４０、
５６、６６、９６…第２反転回路ｐチャネルトランジス
タ、４７…ｎチャネルトランジスタスイッチ、４８、１
０２…ｐチャネルトランジスタスイッチ、５７…ｐチャ
ネルトランジスタ電圧リミッタ、５８、５９…電圧リミ
ット用ｐチャネルトランジスタ、６０、６１、６２、８
１、８２、８３、１３１、１３２、１３３、１３４…バ
イアス電圧発生回路ｎチャネルトランジスタ、７２、７
３、１０３…昇圧回路ｎチャネルトランジスタ、９８…
ｎチャネルディプレッショントランジスタスイッチ、９
９…基板容量、１０４…第３反転回路ｎチャネルトラン
ジスタ、１０５…第３反転回路ｐチャネルトランジス
タ、１０６…第４反転回路ｎチャネルトランジスタ、１
０７…第４反転回路ｐチャネルトランジスタ、１１５…
終段ソースフォロワードライバトランジスタ、１１６…
終段ソースフォロワー負荷トランジスタ、１１７、１３
６…バイアス電圧発生回路、 １１８…第３ｐウェ
ル、１１９…ｐウェル２１とｐ型２重ウェル２２の形成
領域、１３５…フューズ、１３７…ｎチャネルディプレ
ッショントランジスタ電圧リミッタ、１３８…負荷ｎチ
ャネルトランジスタ、 １３９…昇圧回路、１４
１…降圧回路、 １４２…タイミング発生回
路、Ｖ１、Ｖ２、Ｖ３、Ｖ４…垂直ＣＣＤ転送トリガ−
パルス入力端子、Ｖ１Ｒ、Ｖ３Ｒ…垂直ＣＣＤ読み出し
トリガ−パルス入力端子、Ｈ１、Ｈ２…水平ＣＣＤ転送
トリガ−パルス入力端子、ＲＧ…リセットトリガ−パル
ス入力端子、ＳＵＢ…電子シャッタートリガ−パルス入
力端子、 ＶＤＤ…正電源入力端子、Ｖｓｓ…負電源入
力端子、 ＯＵＴ…信号出力端子、ＷＥＬＬ…ウ
ェル電圧入力端子、１６１、１７１、１８１…ＣＣＤ型
撮像素子、１６２…タイミング発生器、１６３…ドライ
バ、１６４…相関二重サンプリング回路、１６５…自動
利得制御回路、１６６…Ａ／Ｄ変換器、１６７…ディジ
タル信号処理回路、１６８…Ｄ／Ａ変換器、１６９…Ｄ
Ｃ−ＤＣ変換器、１７０…カメラのバッテリー。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 秀行 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所 中央研究所内 (72)発明者 佐藤 朗 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所 中央研究所内 (56)参考文献 特開 平３−18184（ＪＰ，Ａ) 特開 平２−254869（ＪＰ，Ａ) 特開 平１−161977（ＪＰ，Ａ) 特開 昭64−53456（ＪＰ，Ａ) 特開 昭63−299268（ＪＰ，Ａ) 特開 昭63−93282（ＪＰ，Ａ) 特開 昭60−235590（ＪＰ，Ａ) 特開 昭60−128650（ＪＰ，Ａ) 特開 昭60−62281（ＪＰ，Ａ) 特開 昭58−63224（ＪＰ，Ａ) 特開 昭56−132815（ＪＰ，Ａ) 特開 平５−103272（ＪＰ，Ａ) 特開 平３−295274（ＪＰ，Ａ) 実開 平１−91383（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/30 - 5/335

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】光を電気信号に変換する光電変換素子群
   と、該光電変換素子群で発生した光信号電荷を順次転送
   する垂直ＣＣＤと、光信号電荷を検知増幅するための出
   力回路とを有するＣＣＤ型固体撮像素子において、 上記出力回路の電源と等しい電圧値を有する正電源を電
   源、トリガパルスを入力とし、上記正電源からの昇圧に
   より、上記垂直ＣＣＤの電極に上記正電源の電圧値以上
   で、かつ上記垂直ＣＣＤを安定に動作し得るに十分な電
   圧振幅値を有する読み出しパルスを出力する読み出しパ
   ルス発生回路を有していることを特徴とするＣＣＤ型固
   体撮像素子。