KR101201269B1 - 고체 촬상 장치, 광센서 및 고체 촬상 장치의 동작 방법 - Google Patents

고체 촬상 장치, 광센서 및 고체 촬상 장치의 동작 방법 Download PDF

Info

Publication number
KR101201269B1
KR101201269B1 KR1020067023351A KR20067023351A KR101201269B1 KR 101201269 B1 KR101201269 B1 KR 101201269B1 KR 1020067023351 A KR1020067023351 A KR 1020067023351A KR 20067023351 A KR20067023351 A KR 20067023351A KR 101201269 B1 KR101201269 B1 KR 101201269B1
Authority
KR
South Korea
Prior art keywords
floating diffusion
storage capacitor
voltage signal
photodiode
transistor
Prior art date
Application number
KR1020067023351A
Other languages
English (en)
Other versions
KR20060135941A (ko
Inventor
시게토시 스가와
사토루 아다치
교이치 야하타
다츠야 데라다
Original Assignee
고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 도호쿠다이가쿠 filed Critical 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Publication of KR20060135941A publication Critical patent/KR20060135941A/ko
Application granted granted Critical
Publication of KR101201269B1 publication Critical patent/KR101201269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고감도 고 S/N 비를 유지한 상태에서 광다이나믹 레인지화할 수 있는 고체 촬상 장치 및 광센서와, 고감도 고 S/N 비를 유지한 상태에서 광다이나믹 레인지화하기 위한 고체 촬상 장치의 동작 방법을 제공한다. 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드 (PD) 와, 포토다이오드로부터 흘러넘치는 광전하를 축적하는 축적 용량 소자 (CS) 가 전송 트랜지스터 (Tr1) 를 통하여 접속되어 있는 구성의 화소가 어레이 형상으로 집적되어 있다. 여기에서 축적 용량 소자 (CS) 는, 포토다이오드 (PD) 의 축적기간 내로부터 소정 기간의 비율로 설정된 축적 용량 소자 기간 (TCS) 에 있어서 포토다이오드 (PD) 로부터 흘러넘치는 광전하를 축적하는 구성 등으로 한다.
촬상장치, 촬상방법, 광센서

Description

고체 촬상 장치, 광센서 및 고체 촬상 장치의 동작 방법{SOLID-STATE IMAGING DEVICE, OPTICAL SENSOR, AND SOLID-STATE IMAGING DEVICE OPERATION METHOD}
본 발명은 고체 촬상 장치, 광센서 및 고체 촬상 장치의 동작 방법에 관한 것으로, 특히 CMOS형 고체 촬상 장치 및 광센서와, 당해 고체 촬상 장치의 동작 방법에 관한 것이다.
CMOS (Complementary Metal-Oxide-Semiconductor) 이미지 센서 혹은 CCD (Charge Coupled Device) 이미지 센서 등의 화상 입력 이미지 센서는, 그 특성 향상과 함께, 예를 들어 디지털 카메라나 카메라 장착 휴대전화 등의 용도로 수요가 확대되고 있다.
상기 이미지 센서는 추가적인 특성 향상이 요망되고 있으며, 그 하나가 다이나믹 레인지를 넓게 하는 것이다.
종래 이용되고 있는 이미지 센서의 다이나믹 레인지는 예를 들어 3～4자리수 (60～80dB) 정도에 그쳐, 육안 혹은 은염필름의 5～6자리수 (100～120dB) 에는 미치지 않는 것이 현상황이다.
그래서, 육안 혹은 은염필름과 동등한 5～6자리수 (100～120dB) 의 다이나믹 레인지를 가지는 고화질 이미지 센서의 개발이 요망되고 있다. 이러한 넓은 다이나믹 레인지를 가지는 이미지 센서는, 디지털 카메라나 카메라 장착 휴대전화 등 외에, PDA (Personal Digital Assistant) 용 화상 입력 카메라, 고도 교통 관리 시스템용 카메라, 감시 카메라, FA (Factory Automation) 용 카메라 혹은 의료용 카메라 등의 용도에 응용하는 것이 기대되고 있다.
상기 이미지 센서의 특성을 향상시키는 기술로서, 예를 들어 비특허문헌 1 등에, 고감도 및 고 S/N 비화하기 위해, 각 화소 (픽셀) 의 포토다이오드에 발생하는 노이즈와 당해 노이즈에 광신호가 가산된 신호를 각각 독출하여 양자의 차분을 구함으로써 노이즈 성분을 제거하고 광신호만을 취출하는 온 칩 노이즈 캔슬이라 불리는 기술이 개발되어 있다.
그러나 이 방법에서도 다이나믹 레인지는 80dB 이하이며, 이보다 넓은 다이나믹 레인지화가 요망되고 있다.
예를 들어 특허문헌 1 에는, 도 1 에 나타내는 바와 같이 포토다이오드 (PD) 에 고감도 저조도측의 소용량 (C1) 의 플로팅 디퓨전과 저감도 고조도측의 대용량 (C2) 의 플로팅 디퓨전을 접속하고, 저조도측의 출력 (out1) 과 고조도측의 출력 (out2) 을 각각 출력함으로써 광다이나믹화하는 기술이 개시되어 있다.
또 특허문헌 2 에는, 도 2 에 나타내는 바와 같이 플로팅 디퓨전 (FD) 의 용량 (Cs) 을 가변으로 하여, 저조도로부터 고조도까지를 커버해 광다이나믹화하는 기술이 개시되어 있다.
그 밖에는 짧은 노광 시간에 의한 고조도에 대응한 촬상과, 긴 노광 시간에 의한 저조도에 대응한 촬상의 상이한 노광 시간으로 2 회 촬상하는 기술도 개발되어 있다.
또 특허문헌 3 및 비특허문헌 2 에는, 도 3 에 나타내는 바와 같이 포토다이오드 (PD) 와 용량 (C) 사이에 트랜지스터 스위치 (T) 를 형성하고, 1 회째의 노광 기간에 스위치 (T) 를 ON 하여 광전하 신호를 포토다이오드 (PD) 와 용량 (C) 의 양쪽에 축적하고, 2 회째의 노광기간에 스위치 (T) 를 OFF 하여 전자의 축적 전하에 더하여 포토다이오드 (PD) 에서 광전하 신호를 축적함으로써 광다이나믹 레인지화하는 기술이 개시되어 있다. 여기에서, 포화를 상회하는 광조사가 있었을 경우, 과잉 전하는 리셋 트랜지스터 (R) 를 통하여 배출되는 것이 명시되어 있다.
또한 특허문헌 4 에는, 도 4 에 나타내는 바와 같이 포토다이오드 (PD) 로서 용량 (C) 을 종래보다 큰 것을 채용함으로써 고조도 촬상에 대응할 수 있게 하는 기술이 개시되어 있다.
또한 비특허문헌 3 에는, 도 5 에 나타내는 바와 같이 포토다이오드 (PD) 로부터의 신호를, MOS 트랜지스터를 조합하여 구성되어 있는 대수 변환 회로에 의해 대수 변환하면서 출력함으로써 고조도 촬상에 대응할 수 있게 하는 기술이 개시되어 있다.
그러나 상기 특허문헌 1, 2, 3 및 비특허문헌 2 에 기재된 방법 혹은 상이한 노광 시간으로 2 회 촬상하는 방법에서는, 저조도측의 촬상과 고조도측의 촬상을 상이한 시각에 있어서 실행해야 하므로, 동화상을 촬상하면 양 조도에 대응한 촬상의 화상에 어긋남이 발생해 양 화상을 정합시킬 수 없게 된다는 문제가 있다.
또, 상기 특허문헌 4 및 비특허문헌 3 에 기재된 방법에서는, 고조도측의 촬상에 대응하도록 하여 광다이나믹 레인지를 달성할 수 있지만, 저조도측의 촬상에 관해서는 저감도, 저 S/N 비가 되어 화상의 품질을 향상시킬 수 없다.
상기와 같이 CMOS 이미지 센서 등의 이미지 센서에 있어서, 고감도 고 S/N 비를 유지한 상태에서 광다이나믹 레인지화를 달성하는 것이 곤란하였다.
또, 상기한 것은 이미지 센서에 한정한 것은 아니며, 화소를 직선 형상으로 배치한 라인 센서나 복수의 화소를 가지지 않는 광센서로 하더라도 고감도 고 S/N 비를 유지한 상태에서 광다이나믹 레인지화를 달성하는 것은 곤란하였다.
특허문헌 1 : 일본 공개특허공보 2003-134396호
특허문헌 2 : 일본 공개특허공보 2000-165754호
특허문헌 3 : 일본 공개특허공보 2002-77737호
특허문헌 4 : 일본 공개특허공보 평5-90556호
비특허문헌 1 : S. Inoue 등, IEEE Workshop on CCDs and Advanced Image Sensors 2001, 페이지 16-19
비특허문헌 2 : Yoshinori Muramatsu 등, IEEE Journal of Solid-state Circuits, vol.38, No.1, 2003 년 1 월
비특허문헌 3 : 영상정보미디어학회지, 57(2003)
발명의 개시
발명이 해결하고자 하는 과제
본 발명은 상기 상황을 감안하여 이루어진 것이며, 본 발명의 목적은, 고감도 고 S/N 비를 유지한 상태에서 광다이나믹 레인지화할 수 있는 고체 촬상 장치 및 광센서와, 고감도 고 S/N 비를 유지한 상태에서 광다이나믹 레인지화하기 위한 고체 촬상 장치의 동작 방법을 제공하는 것이다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위하여, 본 발명의 고체 촬상 장치는, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 상기 광전하를 전송하는 전송 트랜지스터와, 적어도 상기 전송 트랜지스터를 통하여 상기 포토다이오드에 접속하여 형성되며, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 축적 용량 소자 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 광전하를 적어도 상기 전송 트랜지스터를 통해 축적하는 축적 용량 소자를 갖는 화소가 어레이 형상으로 복수개 집적되어 있다.
상기 본 발명의 고체 촬상 장치는, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 포토다이오드로부터 흘러넘치는 광전하를 축적하는 축적 용량 소자가, 전송 트랜지스터를 통하여 접속되어 있는 구성의 화소가 어레이 형상으로 집적되어 있다. 여기에서 축적 용량 소자는, 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 축적 용량 소자 축적기간에 있어서, 포토다이오드로부터 흘러넘치는 광전하를 축적한다.
상기 본 발명의 고체 촬상 장치는, 바람직하게는 상기 전송 트랜지스터와 상기 축적 용량 소자 사이에, 상기 전송 트랜지스터를 통해 상기 광전하가 전송되는 플로팅 디퓨전과, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터를 추가로 갖는다.
또한 본 발명의 고체 촬상 장치는, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 상기 광전하를 전송하는 전송 트랜지스터와, 상기 전송 트랜지스터를 통해 상기 광전하가 전송되는 플로팅 디퓨전과, 포텐셜의 결합 및 분할이 가능해지도록 상기 플로팅 디퓨전에 접속하여 형성되며, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 플로팅 디퓨전을 통해 축적하는 축적 용량 소자와, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터를 갖는 화소가 어레이 형상으로 복수개 집적되며, 상기 플로팅 디퓨전이, 상기 축적 용량 소자와 포텐셜이 분할된 상태에서, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 플로팅 디퓨전 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 광전하를 축적한다.
상기 본 발명의 고체 촬상 장치는, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 전송 트랜지스터를 통해 광전하가 전송되는 플로팅 디퓨전과, 포텐셜의 결합 및 분할이 가능해지도록 플로팅 디퓨전에 접속하여 형성되며, 포토다이오드로부터 흘러넘치는 광전하를 축적하는 축적 용량 소자를 갖는 구성의 화소가 어레이 형상으로 집적되어 있다. 여기에서, 플로팅 디퓨전이, 축적 용량 소자와 포텐셜이 분할된 상태에서, 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 플로팅 디퓨전 축적기간에 있어서, 포토다이오드로부터 흘러넘치는 광전하를 축적한다.
상기 본 발명의 고체 촬상 장치는, 바람직하게는 상기 축적 용량 소자는, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 축적 용량 소자 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 광전하를 축적한다.
상기 본 발명의 고체 촬상 장치는, 바람직하게는 상기 플로팅 디퓨전에 접속하여 형성되며, 상기 플로팅 디퓨전 내의 광전하를 배출하기 위한 리셋 트랜지스터와, 상기 플로팅 디퓨전 내의 광전하를 전압 신호로 증폭 변환하는 증폭 트랜지스터와, 상기 증폭 트랜지스터에 접속하여 형성되며, 상기 화소를 선택하기 위한 선택 트랜지스터를 추가로 갖는다.
더 바람직하게는, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분을 구하고, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 리셋 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 가지며, 더욱 바람직하게는, 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 리셋 레벨의 전압 신호를 기억하는 기억 수단을 추가로 갖는다.
혹은 더욱 바람직하게는, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분을 구하고, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분, 또는 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 현재 프레임의 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 다음 프레임의 리셋 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 갖는다.
상기 본 발명의 고체 촬상 장치는, 바람직하게는 상기 축적 용량 소자와 상기 축적 트랜지스터의 접속부에 접속하여 형성되며, 상기 축적 용량 소자 및 상기 플로팅 디퓨전 내의 광전하를 배출하기 위한 리셋 트랜지스터와, 상기 플로팅 디퓨전 내의 광전하를 전압 신호로 증폭 변환하는 증폭 트랜지스터와, 상기 증폭 트랜지스터에 접속하여 형성되며, 상기 화소를 선택하기 위한 선택 트랜지스터를 추가로 갖는다.
더욱 바람직하게는, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와, 상기 플로팅 디퓨전의 상기 전송 전의 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 갖는다.
혹은 더욱 바람직하게는, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와, 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 리셋 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 갖는다.
또한 더욱 바람직하게는, 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 리셋 레벨의 전압 신호를 기억하는 기억 수단을 추가로 갖는다.
또한 본 발명의 고체 촬상 장치는, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 상기 광전하를 전송하는 전송 트랜지스터와, 상기 전송 트랜지스터를 통해 상기 광전하가 전송되는 플로팅 디퓨전과, 포텐셜의 결합 및 분할이 가능해지도록 상기 플로팅 디퓨전에 접속하여 형성되며, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 플로팅 디퓨전을 통해 축적하는 축적 용량 소자와, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터를 갖는 화소가 어레이 형상으로 복수개 집적되며, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분을 구하고, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분, 또는 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 현재 프레임의 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 다음 프레임의 리셋 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 갖는다.
상기 본 발명의 고체 촬상 장치는 노이즈 캔슬 수단을 가지며, 이로 인해 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분을 구하고, 플로팅 디퓨전 및 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분, 또는 플로팅 디퓨전 및 축적 용량 소자에 전송된 광전하로부터 얻어진 현재 프레임의 전압 신호와 플로팅 디퓨전 및 축적 용량 소자의 다음 프레임의 리셋 레벨의 전압 신호의 차분을 구한다.
상기 본 발명의 고체 촬상 장치는, 바람직하게는 상기 노이즈 캔슬 수단이 교류 결합 회로를 포함하고, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분과, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분, 또는 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 현재 프레임의 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 다음 프레임의 리셋 레벨의 전압 신호의 차분을, 교류 성분으로서 출력한다.
또는, 바람직하게는, 상기 노이즈 캔슬 수단이 2 캐패시터 방식 차동앰프를 포함하고, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분과, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분, 또는 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 현재 프레임의 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 다음 프레임의 리셋 레벨의 전압 신호의 차분을 출력한다.
또 본 발명의 고체 촬상 장치는, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 상기 광전하를 전송하는 전송 트랜지스터와, 상기 전송 트랜지스터를 통해 상기 광전하가 전송되는 플로팅 디퓨전과, 포텐셜의 결합 및 분할이 가능해지도록 상기 플로팅 디퓨전에 접속하여 형성되며, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 플로팅 디퓨전을 통해 축적하는 축적 용량 소자와, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터를 갖는 화소가 어레이 형상으로 복수개 집적된 센서부와, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호 및 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와, 각각의 리셋 레벨 또는 리셋 상당 레벨의 차분을 각각 산출하는 전처리부와, 상기 차분에 따라 각 화소마다의 게인을 설정하는 게인 테이블을 생성하는 게인 테이블 생성부와, 상기 차분 및 상기 게인 테이블의 데이터에 따라 비디오 데이터를 합성하는 비디오 데이터 합성부를 갖는다.
상기 본 발명의 고체 촬상 장치는, 센서부와, 전처리부와, 게인 테이블 생성부와, 비디오 데이터 합성부를 갖는다. 센서부는, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 전송 트랜지스터를 통해 광전하가 전송되는 플로팅 디퓨전과, 포텐셜의 결합 및 분할이 가능해지도록 플로팅 디퓨전에 접속하여 형성되며, 포토다이오드로부터 흘러넘치는 광전하를 축적하는 축적 용량 소자를 갖는 구성의 화소가 어레이 형상으로 집적되어 있다. 전처리부는, 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호 및 플로팅 디퓨전 및 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와, 각각의 리셋 레벨 또는 리셋 상당 레벨의 차분을 각각 산출한다. 게인 테이블 생성부는, 차분에 따라 각 화소마다의 게인을 설정하는 게인 테이블을 생성한다. 비디오 데이터 합성부는, 차분 및 게인 테이블의 데이터에 따라 비디오 데이터를 합성한다.
상기 본 발명의 고체 촬상 장치는, 바람직하게는, 상기 전처리부는, 상기 차분으로서, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 제 1 차분과, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 리셋 레벨의 전압 신호 혹은 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 제 2 차분을 산출한다.
더욱 바람직하게는, 상기 게인 테이블 생성부는 상기 제 1 차분의 값이 소정 범위 내가 되었을 때 각 화소마다의 게인 테이블 데이터로서 상기 제 1 차분과 상기 제 2 차분의 비를 산출하여 게인 테이블을 생성한다.
더욱 바람직하게는, 상기 비디오 데이터 합성부는 미리 설정된 비디오 테이블로부터, 상기 제 1 차분 또는 상기 제 2 차분과 소정 문턱치의 합에 따라 비디오 데이터를 구하여 출력한다.
더욱 바람직하게는, 상기 비디오 데이터 합성부는 상기 제 1 차분 또는 상기 제 2 차분과 상기 게인 테이블 데이터의 곱을 출력한다.
또한 상기 목적을 달성하기 위하여 본 발명은, 상기 본 발명의 고체 촬상 장치의 화소를 하나 갖는 광센서를 제공한다.
또한 상기 목적을 달성하기 위하여, 본 발명의 고체 촬상 장치의 동작 방법은, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 상기 광전하를 전송하는 전송 트랜지스터 및 축적 트랜지스터와, 상기 전송 트랜지스터를 통하여 상기 포토다이오드에 접속하여 형성된 플로팅 디퓨전과, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 축적 트랜지스터를 통해 축적하며, 상기 축적 트랜지스터에 의해 상기 플로팅 디퓨전과의 포텐셜의 결합 또는 분할이 제어되는 축적 용량 소자를 갖는 화소가 어레이 형상으로 복수개 집적된 고체 촬상 장치의 동작 방법으로서, 전하 축적 전에 있어서, 상기 전송 트랜지스터를 오프로 하고, 상기 축적 트랜지스터를 온으로 하여, 상기 플로팅 디퓨전 및 상기 축적 용량 소자 내의 광전하를 배출하는 공정과, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 리셋 레벨의 전압 신호를 독출하는 공정과, 상기 포토다이오드에서 발생하는 광전하 중 포화전 전하를 상기 포토다이오드에 축적하고, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 축적 용량 소자 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 과포화 전하를 상기 플로팅 디퓨전 및 상기 축적 용량 소자에서 축적하는 공정과, 상기 축적 트랜지스터를 오프로 하고, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 분할하여, 상기 플로팅 디퓨전 내의 광전하를 배출하는 공정과, 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호를 독출하는 공정과, 상기 전송 트랜지스터를 온으로 하고, 상기 포화전 전하를 상기 플로팅 디퓨전에 전송하여, 상기 포화전 전하를 포함하는 전압신호를 독출하는 공정과, 상기 축적 트랜지스터를 온으로 하고, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합하여, 상기 포화전 전하와 상기 과포화 전하를 포함하는 전압 신호를 독출하는 공정을 갖는다.
상기 본 발명의 고체 촬상 장치의 동작 방법은, 전하 축적 전에 있어서, 전송 트랜지스터를 오프로 하고, 축적 트랜지스터를 온으로 하여, 플로팅 디퓨전 및 축적 용량 소자 내의 광전하를 배출하여, 플로팅 디퓨전과 축적 용량 소자의 리셋 레벨의 전압 신호를 독출한다.
다음에, 포토다이오드에서 발생하는 광전하 중 포화전 전하를 포토다이오드에 축적하고, 또한 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 축적 용량 소자 축적기간에 있어서, 포토다이오드로부터 흘러넘치는 과포화 전하를 플로팅 디퓨전 및 축적 용량 소자에서 축적한다.
다음에, 축적 트랜지스터를 오프로 하고, 플로팅 디퓨전과 축적 용량 소자의 포텐셜을 분할하고, 플로팅 디퓨전 내의 광전하를 배출하여, 플로팅 디퓨전의 리셋 레벨의 전압 신호를 독출한다.
다음에, 전송 트랜지스터를 온으로 하고, 포화전 전하를 플로팅 디퓨전에 전송하여, 포화전 전하를 포함하는 전압 신호를 독출한다.
다음에, 축적 트랜지스터를 온으로 하고, 플로팅 디퓨전과 축적 용량 소자의 포텐셜을 결합하여, 포화전 전하와 과포화 전하를 포함하는 전압 신호를 독출한다.
또, 상기 목적을 달성하기 위하여, 본 발명의 고체 촬상 장치의 동작 방법은, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 상기 광전하를 전송하는 전송 트랜지스터 및 축적 트랜지스터와, 상기 전송 트랜지스터를 통하여 상기 포토다이오드에 접속하여 형성된 플로팅 디퓨전과, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 축적 트랜지스터를 통해 축적하며, 상기 축적 트랜지스터에 의해 상기 플로팅 디퓨전과의 포텐셜의 결합 또는 분할이 제어되는 축적 용량 소자를 갖는 화소가 어레이 형상으로 복수개 집적된 고체 촬상 장치의 동작 방법으로서, 전하 축적 전에 있어서, 상기 전송 트랜지스터를 오프로 하고, 상기 축적 트랜지스터를 온으로 하여, 상기 플로팅 디퓨전 및 상기 축적 용량 소자 내의 광전하를 배출하는 공정과, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 리셋 레벨의 전압 신호를 독출하는 공정과, 상기 포토다이오드에서 발생하는 광전하 중 포화전 전하를 상기 포토다이오드에 축적하고, 상기 포토다이오드로부터 흘러넘치는 과포화 전하를 상기 플로팅 디퓨전 및 상기 축적 용량 소자에서 축적하는 공정과, 상기 축적 트랜지스터를 오프로 하고, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 분할하여, 상기 플로팅 디퓨전 내의 광전하를 배출하는 공정과, 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호를 독출하는 공정과, 상기 축적 용량 소자와 포텐셜이 분할된 상태의 상기 플로팅 디퓨전에 의해, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 플로팅 디퓨전 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 초과 포화 전하를 축적하는 공정과, 상기 초과 포화 전하를 포함하는 전압 신호를 독출하는 공정과, 상기 전송 트랜지스터를 온으로 하고, 상기 포화전 전하를 상기 플로팅 디퓨전에 전송하여, 상기 포화전 전하를 포함하는 전압 신호를 독출하는 공정과, 상기 축적 트랜지스터를 온으로 하고, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합하여, 상기 포화전 전하와 상기 과포화 전하를 포함하는 전압 신호를 독출하는 공정을 갖는다.
상기 본 발명의 고체 촬상 장치의 동작 방법은, 전하 축적 전에 있어서, 전송 트랜지스터를 오프로 하고, 축적 트랜지스터를 온으로 하여, 플로팅 디퓨전 및 축적 용량 소자 내의 광전하를 배출하여, 플로팅 디퓨전과 축적 용량 소자의 리셋 레벨의 전압 신호를 독출한다.
다음에, 포토다이오드에서 발생하는 광전하 중 포화전 전하를 포토다이오드에 축적하고, 또한 포토다이오드로부터 흘러넘치는 과포화 전하를 플로팅 디퓨전 및 축적 용량 소자에서 축적한다.
다음에, 축적 트랜지스터를 오프로 하고, 플로팅 디퓨전과 축적 용량 소자의 포텐셜을 분할하고, 플로팅 디퓨전 내의 광전하를 배출하여, 플로팅 디퓨전의 리셋 레벨의 전압 신호를 독출한다.
다음에, 축적 용량 소자와 포텐셜이 분할된 상태의 상기 플로팅 디퓨전에 의해, 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 플로팅 디퓨전 축적기간에 있어서, 포토다이오드로부터 흘러넘치는 초과 포화 전하를 축적하여 초과 포화 전하를 포함하는 전압 신호를 독출한다.
다음에, 전송 트랜지스터를 온으로 하고, 포화전 전하를 플로팅 디퓨전에 전송하여, 포화전 전하를 포함하는 전압 신호를 독출한다.
다음에, 축적 트랜지스터를 온으로 하고, 플로팅 디퓨전과 축적 용량 소자의 포텐셜을 결합하여, 포화전 전하와 과포화 전하를 포함하는 전압 신호를 독출한다.
발명의 효과
본 발명의 고체 촬상 장치에 의하면, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드에 의한 저조도 촬상에 있어서 고감도 고 S/N 비를 유지하고, 또한 축적 용량 소자에 의해 포토다이오드로부터 흘러넘치는 광전하를 축적함으로써 고조도 촬상에서의 촬상을 하여 광다이나믹 레인지화할 수 있다.
본 발명의 광센서에 의하면, 고감도 고 S/N 비를 유지한 상태에서 광다이나믹 레인지화할 수 있다.
본 발명의 고체 촬상 장치의 동작 방법에 의하면, 고감도 고 S/N 비를 유지한 상태에서 광다이나믹 레인지화할 수 있다.
도 1 은 제 1 종래예에 관련된 CMOS 이미지 센서의 1 화소분의 등가 회로도이다.
도 2 는 제 2 종래예에 관련된 CMOS 이미지 센서의 1 화소분의 등가 회로도이다.
도 3 은 제 3 종래예에 관련된 CMOS 이미지 센서의 1 화소분의 등가 회로도이다.
도 4 는 제 4 종래예에 관련된 CMOS 이미지 센서의 1 화소분의 등가 회로도이다.
도 5 는 제 5 종래예에 관련된 CMOS 이미지 센서의 1 화소분의 등가 회로도이다.
도 6 은 본 발명의 제 1 실시형태에 관련된 CMOS 이미지 센서의 1 화소분의 등가 회로도이다.
도 7A 는 본 발명의 제 1 실시형태에 관련된 CMOS 이미지 센서의 각 화소의 일부에 상당하는 모식적 단면도이며, 도 7B 는 도 7A 의 영역에 상당하는 모식적인 포텐셜도이다.
도 8 은 본 발명의 제 1 실시형태에 관련된 CMOS 이미지 센서의 구동 라인 (φT, φS, φR) 에 인가하는 전압의 타이밍차트이다.
도 9A～도 9D 는 도 8 의 타이밍차트의 각 타이밍에서의 포텐셜도에 상당한다.
도 10A～도 10D 는 도 8 의 타이밍차트의 각 타이밍에서의 포텐셜도에 상당한다.
도 11 은 본 발명의 제 1 실시형태에 관련된 CMOS 이미지 센서의 전체 회로 구성을 나타내는 등가 회로도이다.
도 12A 및 도 12B 는 본 발명의 제 1 실시형태에 관련된 CMOS 이미지 센서의 행 시프트 레지스터의 구성을 나타내는 회로도이다.
도 13 의 (A) 및 도 13 의 (B) 는 도 12A 및 도 12B 에 나타내는 S/H 용 행 시프트 레지스터 (SRV SH (좌)) 와 리셋용 행 시프트 레지스터 (SRV RST (우)) 를 포함하는 회로에 입력되는 φRin 의 파형을 나타내고, 도 13 의 (C) 및 도 13 의 (D) 는 S/H 용 행 시프트 레지스터 (SRV SH (좌)) 와 리셋용 행 시프트 레지스터 (SRV RST (우)) 로의 이니셜 신호의 입력을 나타낸다.
도 14 는 포화전 전하 신호 + CFD 노이즈, CFD 노이즈, 변조된 과포화 전하 신호 + CFD + CS 노이즈 및 CFD + CS 노이즈의 4개의 신호를 처리하는 회로이다.
도 15 는 본 발명의 제 1 실시형태에 있어서 신호 (S1'+S2'+N2) 를 광량 (상대값) 에 대해 플롯한 도이다.
도 16 은 본 발명의 제 2 실시형태에 관련된 CMOS 이미지 센서의 구동 라인 (φT, φS, φR) 에 인가하는 전압의 타이밍차트이다.
도 17 은 포화전 전하 신호, 포화전 전하 신호 + 과포화 전하 신호, 복원된 초과 포화 전하 신호의 3개의 신호를 처리하는 회로이다.
도 18 은 본 발명의 제 2 실시형태에 관련된 CMOS 이미지 센서의 구동 라인 (φT, φS, φR) 에 인가하는 전압의 타이밍차트이다.
도 19A 는 본 발명의 제 3 실시형태에 관련된 CMOS 이미지 센서의 CDS 회로의 회로도이며, 도 19B 는 구동 라인의 인가 전압 및 샘플링 타이밍을 나타낸 타이 밍차트이다.
도 20A 는 본 발명의 제 3 실시형태에 관련된 CMOS 이미지 센서의 CDS 회로의 회로도이며, 도 20B 는 구동 라인의 인가 전압 및 샘플링 타이밍을 나타낸 타이밍차트이다.
도 21A 는 본 발명의 제 3 실시형태에 관련된 CMOS 이미지 센서의 CDS 회로의 회로도이며, 도 21B 는 구동 라인의 인가 전압 및 샘플링 타이밍을 나타낸 타이밍차트이다.
도 22 는 본 발명의 제 4 실시형태에 관련된 CMOS 이미지 센서의 신호 처리의 블록도이다.
도 23A 및 도 23B 는 본 발명의 제 4 실시형태에 관련된 CMOS 이미지 센서 전처리부의 구성을 나타내는 블록도이다.
도 24 는 본 발명의 제 4 실시형태에 관련된 CMOS 이미지 센서의 게인 테이블 생성부의 구성을 나타내는 블록도이다.
도 25 는 본 발명의 제 4 실시형태에 관련된 CMOS 이미지 센서의 비디오 데이터 합성부의 구성을 나타내는 블록도이다.
도 26 은 본 발명의 제 5 실시형태에 관련된 CMOS 이미지 센서의 1 화소분의 등가 회로도이다.
도 27 은 본 발명의 제 5 실시형태에 관련된 CMOS 이미지 센서의 주요부의 모식적인 포텐셜도이다.
도 28 은 본 발명의 제 5 실시형태에 관련된 CMOS 이미지 센서의 구동 라인 (φT, φS, φR) 에 인가하는 전압의 타이밍차트이다.
도 29A～도 29D 는 본 발명의 제 5 실시형태에 관련된 CMOS 이미지 센서의 도 28 의 타이밍차트의 각 타이밍에서의 포텐셜도에 상당한다.
도 30A～도 30C 는 본 발명의 제 5 실시형태에 관련된 CMOS 이미지 센서의 도 28 의 타이밍차트의 각 타이밍에서의 포텐셜도에 상당한다.
도 31 은 본 발명의 제 5 실시형태에 관련된 CMOS 이미지 센서의 저조도 신호의 그래프와 고조도 신호의 그래프를 겹쳐 나타낸 도이다.
도 32 는 본 발명의 제 6 실시형태에 관련된 CMOS 이미지 센서의 전체의 회로 구성을 나타내는 등가 회로도이다.
도 33 은 본 발명의 제 7 실시형태에 관련된 CMOS 이미지 센서의 저조도 신호의 그래프와 고조도 신호의 그래프를 겹쳐 나타낸 도이다.
도 34 의 (A) 는 본 발명의 제 8 실시형태에 관련된 CMOS 이미지 센서의 저조도 신호의 그래프, 고조도 신호의 그래프, 고조도 신호의 그래프를 소정 게인으로 복원한 그래프를 겹쳐 나타낸 도이며, 도 34 의 (B) 는 저조도 신호와 고조도 신호를 혼합하는 비율을 상대 광량에 대해 나타낸 그래프이다.
*부호의 설명*
10 : n형 반도체 기판
11 : p 형 웰
12, 14, 17 : p+ 형 분리 영역
13 : n형 반도체 영역
15, 16 : n+ 형 분리 영역
20, 21, 22 : 소자 분리 절연막
23, 24 : 게이트 절연막
25 : 용량 절연막
30, 31 : 게이트 전극
32 : 상부 전극
33, 34 : 배선
50 : CMOS 이미지 센서부
60 : 전처리부
61, 63 : 차동앰프
62 : 감산 블록
70 : 게인 테이블 생성부
71 : 하한 설정부
72 : 상한 설정부
73 : 콤퍼레이터
74 : 제산 블록
75 : 게인 테이블
76 : 인디케이터
80 : 비디오 데이터 합성부
81 : 리미터
82 : 콤퍼레이터
83 : 문턱치 설정부
84, 85 : 셀렉터
86 : 가산 블록
87 : 비디오 테이블
88 : 승산 블록
ADC1～6 : AD 컨버터
AP : 앰프
C1 : 소용량
C2 : 대용량
CFD, CPD, C : 용량
CS : 축적 용량 소자
CDS : CDS 회로
CH : 칩
CP, CP1, CP2 : 콤퍼레이터
CTa, CTb : 회로
DA1～4 : 차동앰프
FD : 플로팅 디퓨전
FM : 프레임 메모리
GND : 그라운드
LT : 광
N1 : CFD 의 리셋 레벨의 신호 (노이즈)
N2 : CFD + CS 의 리셋 레벨의 신호 (노이즈)
out : 출력 (라인)
out1, out2 : 출력
PD : 포토다이오드
Pixel : 화소
QA : 과포화 전하
QB : 포화전 전하
R : 리셋 트랜지스터
S1 : 포화전 전하 신호
S1' : 변조된 포화전 전하 신호
S2 : 과포화 전하 신호
S2' : 변조된 과포화 전하 신호
S3 : 초과 포화 전하 신호
SE, SE1, SE2 : 셀렉터
SL : 선택 라인
SRH : 열 시프트 레지스터
SRV SH : S/H 용 행 시프트 레지스터
SRV RST : 리셋용 행 시프트 레지스터
T : 트랜지스터 스위치
T0～T4 : 시각
TPD : 포토다이오드의 축적기간
TCS : 축적 용량 소자 축적기간
TFD : 플로팅 디퓨전 축적기간
Tr1 : 전송 트랜지스터
Tr2 : 축적 트랜지스터
Tr3 : 리셋 트랜지스터
Tr4 : 증폭 트랜지스터
Tr5 : 선택 트랜지스터
VDD : 전원 전압
φT, φS, φR, φX, φS1 + N1, φN1, φS1' + S2' + N2, φN2, φV1, φV2 : 구동 라인
발명을 실시하기 위한 최선의 형태
이하에, 본 발명의 고체 촬상 장치의 실시형태에 대해 도면을 참조하여 설명한다.
제 1 실시형태
본 실시형태에 관련된 고체 촬상 장치는 CMOS 이미지 센서이며, 도 6 은 1 화소 (픽셀) 분의 등가 회로도이다.
각 화소는, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드 (PD), 포토다이오드 (PD) 로부터의 광전하를 전송하는 전송 트랜지스터 (Tr1), 전송 트랜지스터 (Tr1) 를 통해 광전하가 전송되는 플로팅 디퓨전 (FD), 축적 동작 시에 상기 포토다이오드로부터 흘러넘치는 광전하를 축적하는 축적 용량 소자 (CS), 플로팅 디퓨전 (FD) 과 축적 용량 소자 (CS) 의 포텐셜을 결합 또는 분할하는 축적 트랜지스터 (Tr2), 플로팅 디퓨전 (FD) 에 접속하여 형성되며, 플로팅 디퓨전 (FD) 내의 광전하를 배출하기 위한 리셋 트랜지스터 (Tr3), 플로팅 디퓨전 (FD) 내의 광전하를 전압 신호로 증폭 변환하는 증폭 트랜지스터 (Tr4), 및 증폭 트랜지스터에 접속하여 형성되며, 화소를 선택하기 위한 선택 트랜지스터 (Tr5) 로 구성되어 있고, 이른바 5 트랜지스터형의 CMOS 이미지 센서이다. 예를 들어, 상기 5개의 트랜지스터는 모두 n 채널 MOS 트랜지스터로 이루어진다. 리셋 트랜지스터 (Tr3) 의 드레인에는 소정 기준 전압, 예를 들어 전원 전압 (Vdd) 이 공급된다. 또, 증폭 트랜지스터 (Tr4) 의 드레인에는, 예를 들어 전원 전압 (Vdd) 이 공급된다. 축적 용량 소자 (CS) 의 타방의 단자에는 전원 전압 (Vdd) 또는 기준 전위 (Vss) 가 공급된다.
본 실시형태에 관련된 CMOS 이미지 센서는, 상기 구성의 화소가 어레이 형상으로 복수개 집적되어 있으며, 각 화소에 있어서, 전송 트랜지스터 (Tr1), 축적 트랜지스터 (Tr2), 리셋 트랜지스터 (Tr3) 의 게이트 전극에 φT, φS, φR 의 각 구동 라인이 접속되고, 또한 선택 트랜지스터 (Tr5) 의 게이트 전극에는 행 시프트 레지스터로부터 구동되는 화소 선택 라인 SL(φX) 가 접속되며, 그리고 선택 트랜지스터 (Tr5) 의 출력측 소스?드레인에 출력 라인 (out) 이 접속되고, 열 시프트 레지스터에 의해 제어되어 출력된다.
선택 트랜지스터 (Tr5), 구동 라인 (φX) 에 대해서는, 화소의 선택, 비선택 동작이 가능하도록 플로팅 디퓨전 (FD) 의 전압의 적절한 값으로 고정할 수 있으면 되므로, 그들을 생략하는 것도 가능하다.
도 7A 는 본 실시형태에 관련된 CMOS 이미지 센서의 각 화소의 일부 (포토다이오드 (PD), 전송 트랜지스터 (Tr1), 플로팅 디퓨전 (FD), 축적 트랜지스터 (Tr2), 및 축적 용량 소자 (CS)) 에 상당하는 모식적 단면도이다.
예를 들어, n 형 실리콘 반도체 기판 (n-sub ; 10) 에 p 형 웰 (p-well ; 11) 이 형성되어 있고, 각 화소 및 축적 용량 소자 (CS) 영역을 구분하는 LOCOS 법 등에 의한 소자 분리 절연막 (20, 21, 22) 이 형성되며, 추가로 화소를 분리하는 소자 분리 절연막 (20) 의 하방에 상당하는 p 형 웰 (11) 중에는 p+ 형 분리 영역 (12) 이 형성되어 있다.
p 형 웰 (11) 중에 n 형 반도체 영역 (13) 이 형성되고, 그 표층에 p+ 형 반도체 영역 (14) 이 형성되며, 이 pn 접합에 의해 전하 전송 매립형 포토다이오드 (PD) 가 구성되어 있다. pn 접합에 적당한 바이어스를 인가하여 발생시킨 공핍층 중에 광 (LT) 이 입사하면, 광전 효과에 의해 광전하가 생긴다.
n 형 반도체 영역 (13) 의 단부에 있어서 p+ 형 반도체 영역 (14) 보다 돌출하여 형성된 영역이 있고, 이 영역으로부터 소정 거리 이간하여 p 형 웰 (11) 의 표층에 플로팅 디퓨전 (FD) 이 되는 n+ 형 반도체 영역 (15) 이 형성되며, 다시 이 영역으로부터 소정 거리 이간하여 p 형 웰 (11) 의 표층에 n+ 형 반도체 영역 (16)이 형성되어 있다.
여기에서, n 형 반도체 영역 (13) 과 n+ 형 반도체 영역 (15) 에 걸친 영역에 있어서, p 형 웰 (11) 상면에 산화 실리콘 등으로 이루어지는 게이트 절연막 (23) 을 개재하여 폴리실리콘 등으로 이루어지는 게이트 전극 (30) 이 형성되고, n 형 반도체 영역 (13) 과 n+ 형 반도체 영역 (15) 을 소스?드레인으로 하여, p 형 웰 (11) 의 표층에 채널 형성 영역을 갖는 전송 트랜지스터 (Tr1) 가 구성되어 있다.
또, n+ 형 반도체 영역 (15) 과 n+ 형 반도체 영역 (16) 에 걸친 영역에 있어서, p 형 웰 (11) 상면에 산화 실리콘 등으로 이루어지는 게이트 절연막 (24) 을 개재하여 폴리실리콘 등으로 이루어지는 게이트 전극 (31) 이 형성되고, n+ 형 반도체 영역 (15) 과 n+ 형 반도체 영역 (16) 을 소스?드레인으로 하여, p 형 웰 (11) 의 표층에 채널 형성 영역을 갖는 축적 트랜지스터 (Tr2) 가 구성되어 있다.
또한, 소자 분리 절연막 (21, 22) 으로 구분된 영역에 있어서, p 형 웰 (11) 의 표층에 하부 전극이 되는 p+ 형 반도체 영역 (17) 이 형성되어 있고, 이 상층에 산화 실리콘 등으로 이루어지는 용량 절연막 (25) 을 개재하여 폴리실리콘 등으로 이루어지는 상부 전극 (32) 이 형성되어 있으며, 이들에 의해 축적 용량 소자 (CS) 가 구성되어 있다.
전송 트랜지스터 (Tr1), 축적 트랜지스터 (Tr2) 및 축적 용량 소자 (CS) 를 피복하며, 산화 실리콘 등으로 이루어지는 절연막이 형성되어 있고, n+ 형 반도체 영역 (15), n+ 형 반도체 영역 (16) 및 상부 전극 (32) 에 이르는 개구부가 형성되며, n+ 형 반도체 영역 (15) 에 접속하는 배선 (33) 과, n+ 형 반도체 영역 (16) 및 상부 전극 (32) 을 접속하는 배선 (34) 이 각각 형성되어 있다.
또한 전송 트랜지스터 (Tr1) 의 게이트 전극 (30) 에는 구동 라인 (φT) 이 접속하여 형성되어 있고, 또한 축적 트랜지스터 (Tr2) 의 게이트 전극 (31) 에는 구동 라인 (φS) 이 접속하여 형성되어 있다.
상기 다른 요소인 리셋 트랜지스터 (Tr3), 증폭 트랜지스터 (Tr4), 선택 트랜지스터 (Tr5), 각 구동 라인 (φT, φS, φR, φX) 및 출력 라인 (out) 에 대해서는, 예를 들어 배선 (33) 이 도시하지 않은 증폭 트랜지스터 (Tr4) 에 접속되는 등, 도 6 의 등가 회로도에 나타내는 구성이 되도록, 도 7A 에 나타내는 반도체 기판 (10) 상의 도시하지 않은 영역에서 구성되어 있다.
도 7A 의 단면도에서는, 축적 용량 소자 (CS) 를 플래너형 MOS 캐패시터로 하고 있지만, 이 밖에 정션형 캐패시터, 스택형 캐패시터, 트렌치형 캐패시터 또는 이들을 복합한 형상 등 여러 가지 형상의 캐패시터로 해도 되며, 또한 용량 절연막을 질화 실리콘 혹은 Ta2O5 등의 이른바 High-k 재료를 이용하여 보다 큰 용량을 갖는 축적 용량 소자 (CS) 로 할 수 있다.
도 7B 는 상기 포토다이오드 (PD), 전송 트랜지스터 (Tr1), 플로팅 디퓨전 (FD), 축적 트랜지스터 (Tr2) 및 축적 용량 소자 (CS) 에 상당하는 모식적인 포텐셜도이다.
포토다이오드 (PD) 는 상대적으로 얕은 포텐셜의 용량 (CPD) 을 구성하고, 플로팅 디퓨전 (FD) 및 축적 용량 소자 (CS) 는 상대적으로 깊은 포텐셜의 용량 (CFD, CS) 을 구성한다.
여기에서, 전송 트랜지스터 (Tr1) 및 축적 트랜지스터 (Tr2) 는 트랜지스터의 on/off 에 따라 2 준위를 취할 수 있다.
도 6 의 등가 회로도, 도 7A 의 단면도 및 도 7B 의 포텐셜도로 설명되는 본 실시형태의 CMOS 이미지 센서의 구동 방법에 대해 설명한다.
도 8 은, 구동 라인 (φT, φS, φR) 에 인가하는 전압을 on/off 의 2 준위, φT 에 대해서는 다시 (+α) 로 나타내는 준위를 더한 3 준위로 나타낸 타이밍차트이다.
구동 라인 (φT) 에 인가하는 전압은 on/off 의 2 준위이어도 되지만, 본 예와 같이 3 준위로 한 쪽이 포토다이오드 (PD) 로부터 흘러넘친 전하를 보다 효율적으로 플로팅 디퓨전 (FD) 과 축적 용량 소자 (CS) 에 포획하여 축적할 수 있다.
또, 도 9A～도 9D 및 도 10A～도 10D 는 타이밍차트의 각 타이밍에서의 포텐셜도에 상당한다.
먼저, 도 9A 에 나타내는 바와 같이, 신규 필드가 시작되는 시각 T0 에 있어서, φT 를 off, φS 를 on 으로 한 상태에서 φR 을 on 으로 하고, 전(前)필드에서 발생한 광전하를 모두 배출하여 리셋해 둔다.
CPD 에 대한 축적기간 (이것은 대략 영상 기간에 상당함 ; TPD) 은, 시각 T0 의 직전의 φT 를 off 로 한 시점 (T4') 으로부터 시작되고 있고, CPD 에서 광전하의 축적이 개시된다.
또한, 상기 서술한 이유로부터, 시각 T0 직후에서 φT 에 대해 (+α) 준위로 하고 있다.
다음에, 영상 시간의 개시부터 소정 시간이 지난 시각 T1 에 있어서, φR 을 off 로 한다.
이 때, 도 9B 에 나타내는 바와 같이, φS 가 on 으로 되어 있으므로 CFD 와 CS 가 결합한 상태로 되어 있으며, 리셋 직후에는 리셋 동작에 수반하는 이른바 kTC 노이즈가 CFD+CS 에 발생한다. 여기에서, 이 CFD+CS 의 리셋 레벨의 신호를 노이즈 (N2) 로서 독출한다.
노이즈 (N2) 를 독출하여 후술하는 프레임 메모리 (기억 수단) 에 축적해 두고, 화상 신호 생성 시에 그 노이즈 (N2) 를 이용하는 방법이 가장 S/N 비를 좋게 할 수 있는 동작 방법이지만, 과포화 시에는 포화전 전하 (저조도 신호) + 과포화 전하 (고조도 신호) 에 비해 노이즈 (N2) 가 충분히 작기 때문에, 노이즈 (N2) 대신에 후술하는 노이즈 (N1) 를 이용해도 된다. 또, 현재 프레임의 노이즈 (N2) 대신에 다음 프레임의 노이즈 (N2) 를 이용해도 된다.
시각 T1 에 있어서, CS 에 대한 축적 용량 소자 축적기간 (TCS) 이 시작되고 있고, 포토다이오드 (PD) 로부터 흘러넘친 광전하는 (CS) 에 축적되기 시작한다.
또한, 상기 서술한 바와 같이 영상 시간의 개시부터 소정 시간이 지나 있으므로, 도면 상은 어느 정도의 포화전 전하 (QB) 가 CPD 에 축적되어 있는 것을 나타내고 있다.
이렇게 하여 광전하가 CPD 를 포화시키는 양 이하인 경우에는 CPD 에만 광전하가 축적되고, 광전하가 CPD 를 포화시키는 양 이상인 경우에는 CPD 에 더하여 CFD 와 CS 에도 광전하가 축적된다.
도 9C 는 CPD 가 포화되어 있고, CPD 에 포화전 전하 (QB) 가 축적되고, CFD 와 CS 에 과포화 전하 (QA) 가 축적되어 있는 상태를 나타낸다.
다음에, φT 를 (+α) 준위로부터 off 로 되돌리고, 축적 용량 소자 축적기간 (TCS) 의 종료 시에 φS 를 off 로 하여, 도 9D 에 나타내는 바와 같이 CFD 와 CS 의 포텐셜을 분할한다. 이것에 의해, CS 에 대한 축적이 종료된다.
다음에, φR 을 on 으로 하고, 도 10A 에 나타내는 바와 같이 CFD 중의 광전하를 배출하여 리셋한다.
다음에, 시각 T2 에 있어서, φR 을 off 로 하여 리셋을 종료한 직후에는, 도 10B 에 나타내는 바와 같이 kTC 노이즈가 CFD 에 새롭게 발생한다. 여기에서, 이 CFD 의 리셋 레벨의 신호를 노이즈 (N1) 로서 독출한다.
다음에, φT 를 on 으로 하여, 도 10C 에 나타내는 바와 같이 CPD 중의 포화전 전하 (QB) 를 CFD 에 전송한다. 여기에서, CPD 의 포텐셜이 CFD 보다 얕게, 전송 트랜지스터의 준위가 CPD 보다 깊게 되어 있기 때문에, CPD 중에 있던 포화전 전하 (QB) 를 모두 CFD 에 전송하는 완전 전하 전송을 실현할 수 있다.
여기에서, 시각 T3 에 있어서 φT 를 off 로 되돌리고, CFD 에 전송된 포화전 전하 (QB) 로부터 포화전 전하 신호 (S1) 를 독출한다. 단, 여기에서는 CFD 노이즈가 포함되어 있으므로, 실제로 독출되는 것은 S1+N1 이 된다. 도 10C 는 φT 를 off 로 되돌리기 전 상태를 나타내고 있다.
다음에, φS 를 on 으로 하고, 계속해서 φT 를 on 으로 함으로써 CFD 와 CS 의 포텐셜을 결합시켜, 도 10D 에 나타내는 바와 같이 CFD 중의 포화전 전하 (QB) 와 CS 중의 과포화 전하 (QA) 를 혼합한다.
여기에서, 시각 T4 에 있어서 φT 를 off 로 되돌리고, CFD+CS 에 퍼지는 포화전 전하 (QB) + 과포화 전하 (QA) 로부터 포화전 전하 신호 (S1) 와 과포화 전하 신호 (S2) 의 합의 신호를 독출한다. 단, 여기에서는 CFD+CS 노이즈가 포함되어 있고, 또한 CFD+CS 에 퍼진 전하로부터 판독하고 있다는 점에서, 실제로 독출되는 것은 S1'+S2'+N2 (S1' 와 S2' 는 각각 CFD 와 CS 의 용량 비율에 의해 축소 변조된 S1 과 S2 의 값) 가 된다. 도 10D 는 φT 를 off 로 되돌리기 전 상태를 나타내고 있다.
다음에, 상기와 같이 φT 를 off, φS 를 on 으로 한 상태에서 φR 을 on 으로 하고, 이 필드에서 생긴 광전하를 모두 배출하고, 도 9A 에 나타내는 바와 같이 리셋하여 다음 필드로 옮겨 간다.
다음에, 상기 구성의 화소를 어레이 형상으로 집적한 CMOS 이미지 센서 전체의 회로 구성에 대해 설명한다.
도 11 은 본 실시형태의 CMOS 이미지 센서의 전체의 회로 구성을 나타내는 등가 회로도이다.
복수개 (도면 상에서는 대표로 4개) 의 화소 (Pixel) 가 어레이 형상으로 배치되어 있고, 각 화소 (Pixel) 에, 구동 라인 (φT, φS, φR) 을 제어하는 S/H 용 행 시프트 레지스터 (SRV SH) 와 구동 라인 (φR) 을 제어하는 리셋용 행 시프트 레지스터 (SRV RST) 가 접속되며, 또한 전원 (VDD) 및 그라운드 (GND) 등이 접속되어 있다.
각 화소 (Pixel) 로부터는 CDS (상관 이중 샘플링) 회로에 의해 열 시프트 레지스터 (SRH) 및 구동 라인 (φS1+N1, φN1, φS1'+S2'+N2, φN2) 으로 제어되고, 상기 서술한 바와 같이, 포화전 전하 신호(S1) + CFD 노이즈 (N1), CFD 노이즈 (N1), 변조된 포화전 전하 신호 (S1') + 변조된 과포화 전하 신호 (S2') + CFD + CS 노이즈 (N2) 및 CFD + CS 노이즈 (N2) 의 4개의 값이 각 타이밍에서 각 출력 라인에 출력된다.
여기에서, 포화전 전하 신호 (S1) + CFD 노이즈 (N1) 와 CFD 노이즈 (N1) 의 각 출력단 부분 (CTa) 은, 이하에 설명하는 바와 같이 이들의 차분을 구하기 때문에, 차동앰프 (DA1) 를 포함하는 회로 (CTb) 를 CMOS 이미지 센서 칩 상에 형성해 두어도 된다.
다음에, 도 8 에 나타내는 구동을 실현하기 위한 회로인 S/H 용 행 시프트 레지스터 (SRV SH) 와 리셋용 행 시프트 레지스터 (SRV RST) 의 회로도를 각각 도 12A 및 도 12B 에 나타낸다.
S/H 용 행 시프트 레지스터 (SRV SH) 는, 좌측 행 시프트 레지스터 (SRV L) 에 구동 라인 (φS, φR, φT) 이 접속되어 있고, 한편 리셋용 행 시프트 레지스터 (SRV RST) 는 우측 행 시프트 레지스터 (SRV R) 에 구동 라인 (φR) 이 접속되어 있는 구성이다.
통상의 CMOS 촬상 장치에 있어서는, 수평 블랭킹 기간 중에 화소의 리셋과 화소 정보의 독출을 동시에 행하기 때문에, 시프트 레지스터의 인에이블 신호는 1 프레임 중에서 1 라인 선택하여 1 라인 독출할 때마다 1 라인씩 단순하게 시프트하는 구성이면 되고, S/H 용 행 시프트 레지스터 (SRV SH) 는 이 시프트 레지스터에 상당한다. 그러나 이 구성에서는 도 8 에 나타내는 구동을 실현할 수 없다.
그래서 본 실시형태에서는, 리셋만을 담당하는 리셋용 행 시프트 레지스터 (SRV RST) 를 새로 형성하고 있으며, 예를 들어 픽셀이 배치된 수광부를 사이에 두듯이 S/H 용 행 시프트 레지스터 (SRV SH) 와 리셋용 행 시프트 레지스터 (SRV RST) 를 배치한다. 이것에 의해, 1 프레임 중에 복수 라인이 선택되게 되어 도 8 에 나타내는 구동을 실현할 수 있다.
도 8 에서는, φR 이 내려가는 타이밍이 조정되고, 축적 용량 소자 축적기간 (TCS) 이 시작되는 타이밍이 조정되고 있지만, 상기 리셋용 행 시프트 레지스터 (SRV RST) 를 이용하는 경우, 축적 용량 소자 축적기간 (TCS) 이외에는 S/H 용 행 시프트 레지스터 (SRV SH) 의 2 회째 리셋 펄스에 동기하여 리셋용 행 시프트 레지스터 (SRV RST) 가 1 라인마다의 주기로 리셋 펄스를 보내게 한다.
도 13 의 (A) 및 도 13 의 (B) 는, 도 12A 및 도 12B 에 나타내는 S/H 용 행 시프트 레지스터 (SRV SH (좌)) 와 리셋용 행 시프트 레지스터 (SRV RST (우)) 를 포함하는 회로에 입력되는 φRin 파형을 나타낸다.
또한 도 13 의 (C) 및 도 13 의 (D) 는, S/H 용 행 시프트 레지스터 (SRV SH (좌)) 와 리셋용 행 시프트 레지스터 (SRV RST (우)) 로의 이니셜 신호의 입력을 나타낸다.
여기에서, φVrst (좌) 는 1 프레임에 1 펄스이므로, 1 프레임 중 1 라인밖에 선택되지 않는다. 이것은, 독출을 하는 라인이 복수 선택되어서는 안되기 때문이다. 한편, φVrst (우) 는 1 프레임 중에 복수 입력되며, 예를 들어 512라인 CMOS 이미지 센서로 256 펄스 입력하면, 수평 블랭킹 기간을 무시한 경우 플로팅 디퓨전과 축적 용량 소자에 대한 축적 시간 (TCS) 은 축적 용량 소자 축적기간 (TCS) 이 시작되는 타이밍이 조정되지 않는 경우 (시각 T0 으로부터 축적 용량 소자 축적기간 (TCS) 이 시작하는 경우) 의 256/512, 즉 반분된다.
도 14 는 상기와 같이 출력된 포화전 전하 신호 (S1) + CFD 노이즈 (N1), CFD 노이즈 (N1), 변조된 포화전 전하 신호 (S1') + 변조된 과포화 전하 신호 (S2') + CFD + CS 노이즈 (N2) 및 CFD + CS 노이즈 (N2) 의 4개의 신호를 처리하는 회로이다.
상기 출력으로부터, 포화전 전하 신호 (S1) + CFD 노이즈 (N1) 와 CFD 노이즈 (N1) 를 차동 앰프 (DA1) 에 입력하여, 이들의 차분을 구함으로써 CFD 노이즈 (N1) 를 캔슬하여 포화전 전하 신호 (S1) 가 얻어진다.
한편, 변조된 포화전 전하 신호 (S1') + 변조된 과포화 전하 신호 (S2') + CFD + C2 노이즈 (N2) 와 CFD + CS 노이즈 (N2) 를 차동앰프 (DA2) 에 입력하여, 이들의 차분을 구하고 CFD + CS 노이즈 (N2) 를 캔슬하고, 추가로 앰프 (AP) 에 의해 CFD 와 CS 의 용량 비율에 의해 복원하여 포화전 전하 신호 (S1) 와 동일한 게인으로 조정함으로써, 포화전 전하 신호와 과포화 전하 신호의 합 (S1+S2) 을 얻을 수 있다.
여기에서, 도 8 의 타이밍차트에 나타내는 바와 같이, CFD + CS 노이즈 (N2) 는 다른 신호에 비해 상대적으로 빨리 취득되므로, 다른 신호가 취득될 때까지 프레임 메모리 (FM) 에 일단 저장해 두고 다른 신호가 취득되는 타이밍에서 프레임 메모리 (FM) 로부터 독출하여 이하의 처리를 실시하도록 한다.
상기 변조된 포화전 전하 신호 (S1') + 변조된 과포화 전하 신호 (S2') 의 복원에 대해 설명한다.
S1', S2', α (CFD 로부터 CFD + C2 로의 전하 분배비) 및 β (CS 로부터 CFD + CS 로의 전하 분배비) 는 이하의 수식에 의해 표시된다.
S1'=S1×α (1)
S2'=S2×α×β (2)
α=CFD/(CFD+CS) (3)
β=CS/(CFD+CS) (4)
따라서, CFD 와 CS 의 값으로부터 상기 식 (3) 및 (4) 에서 α 및 β 를 구하고, 그것을 상기 식 (1) 및 (2) 에 대입함으로써 S1 + S2 로 복원하여, 별도로 취득된 S1 과 동일한 게인으로 조정할 수 있다.
그리고 포토다이오드 (PD) 에 대한 축적기간 (TPD) 내로부터 소정 기간의 비율로 설정된 축적 용량 소자 축적기간 (TCS) 에 있어서 축적 용량 소자 (CS) 에 축적된 광전하의 신호가 S2 이므로, S2 에 TPD/TCS 의 비율을 곱함으로써 영상 기간 전체에서 포획하는 경우에 축적 용량 소자 (CS) 에 축적되는 광전하의 신호로 복원할 수 있다.
다음에, 도 14 에 나타내는 바와 같이, 상기와 같이 얻어진 S1 과 S1 + S2 중 어느 하나를 선택하여 최종적인 출력으로 한다.
이것에는, 먼저 S1 을 콤퍼레이터 (CP) 에 입력하여, 미리 설정한 기준 전위 (V0) 와 비교한다. 한편 S1 과 S1 + S2 는 셀렉터 (SE) 에 입력되어, 상기 콤퍼레이터 (CP) 의 출력에 따라 S1 과 S1 + S2 중 어느 하나가 선택되어 출력된다. 기준 전위 (V0) 는 포토다이오드 (PD) 의 용량에 따라 포화하기 전의 전위가 선택되며, 예를 들어 0.3V 정도로 한다.
즉, S1 로부터 V0 을 빼서 부(負)가 되면, 즉 S1 이 V0 보다 작으면 포토다이오드 (PD) 는 포화되지 않았다고 판단되어 S1 이 출력된다.
반대로, S1 로부터 V0 을 빼서 정(正)이 되면, 즉 S1 이 V0 보다 크면 포토다이오드 (PD) 는 포화되어 있다고 판단되어 S1 + S2 가 출력된다.
예를 들어 이 출력까지를 CMOS 이미지 센서 칩 (CH) 상에 형성하고 차동앰프 (DA1) 및 프레임 메모리 (FM) 이후의 회로를 외부부착으로 실현한다. 또, 상기 와 같이 차동앰프 (DA1) 에 대해서는 CMOS 이미지 센서 칩 (CH) 상에 형성해도 된다.
또, 차동앰프 (DA1) 및 프레임 메모리 (FM) 이후의 회로에 대해서는, 취급하는 아날로그 데이터가 커지게 되므로, 차동앰프 (DA1) 및 프레임 메모리 (FM) 에 입력하기 전에 A/D 변환을 하여 차동앰프 (DA1) 및 프레임 메모리 (FM) 이후를 디지털 처리하는 것이 바람직하다. 단, 디지털화하고 나서 상기 TPD/TCS 의 비율에 의한 복원 (증폭) 등을 행하면 디지털화에 의한 불연속성까지 증폭되어 버리므로, 가능한 한 복원 (증폭) 하고 나서 디지털화하는 것이 바람직하다. 예를 들어, 이용하는 A/D 컨버터의 입력 레인지에 맞춰, 미리 도시하지 않은 앰프에 의해 증폭해 두는 것이 바람직하다.
상기와 같이 본 실시형태의 CMOS 이미지 센서에 있어서는, 1개의 화소당 1 필드마다 포화전 전하 신호 (S1) 와 포화전 전하 신호와 과포화 전하 신호의 합 (S1+S2) 의 2개의 신호가 얻어지게 되어, 실제로 포토다이오드 (PD) (CPD) 가 포화 혹은 그것에 가까운 상태였는지 어땠는지 판단하여 S1 과 S1+S2 중 어느 하나를 선택하게 된다.
축적 용량 소자 축적기간 (TCS) 이 시작되는 타이밍을 조정하지 않는 경우 (시각 T0 으로부터 축적 용량 소자 축적기간 (TCS) 이 시작되는 경우) 에서는, 포토다이오드 (PD) 에 대한 축적기간 (TPD) 과 축적 용량 소자 축적기간 (TCS) 은 거의 동등하여, 예를 들어 30fps 인 경우 모두 33㎳가 된다. 이 경우, 포토다이오드 (PD) 의 포화량을 초과한 광전하는 모두 축적 용량 소자 (CS) 로 흘러넘치지만, 고조도 시에는 축적 용량 소자 (CS) 까지 흘러넘쳐, 고조도 정보를 얻을 수 없는 경우가 있다. 한편, 본 실시형태에서는 포토다이오드 (PD) 에 대한 축적기간 (TPD) 중에 φR 이 on 으로 되어 있는 기간이 존재하여, 노광 시간 초기에 φT 를 초과하여 축적 용량 소자 (CS) 에 흘러넘친 광전하를 선택적으로 VDD 에 배출하는 기능이 부가된다. 이 기능에 의해, 고조도 시에도 축적 용량 소자 (CS) 가 흘러넘치지 않아 측정 가능한 고조도 영역의 범위를 넓힐 수 있어, 다이나믹 레인지를 확대할 수 있다.
도 15 는 상기와 같이 하여 얻어지는 신호 (S1'+S2'+N2) 를 광량 (상대값) 에 대해 플롯한 도이며, 리셋을 on 으로 하고 있는 기간의 길이가 축적기간 (TPD) 의 20/50, 30/50, 40/50, 45/50 인 경우를 각각 나타내고 있다.
이 도로부터, φR 을 내리는 타이밍을 늦추어 축적 용량 소자 (CS) 에 대한 축적기간 (TCS) 을 제한함으로써 고조도측의 광량 대 출력의 기울기가 완만해지고 축적 용량 소자 (CS) 가 흘러넘치지 않으며 고조도 시의 정보를 압축할 수 있어, 보다 고조도인 정보가 입력되어도 포화되기 어려워진다.
시각 T0 으로부터 축적 용량 소자 축적기간 (TCS) 이 시작되는 경우, 광량 800 일 때 500mV 의 출력으로 포화되는데, 축적 용량 소자 축적기간 (TCS) 을 포토다이오드 (PD) 에 대한 축적기간 (TPD) 의 5/50 (리셋을 on 으로 하는 기간이 45/50) 으로 한 경우, 광량 3500 에서도 출력은 포화되어 있지 않다. 이 경우에도 저조도 시의 감도는 저하하지 않는다.
본 실시형태의 구동 방법에 의하면, 저조도측의 감도와 S/N 비를 열화시키지 않고, 고조도측의 정보만 포화되지 않도록 다이나믹 레인지를 확대할 수 있다.
포토다이오드 (PD) 에 대한 축적기간 (TPD) 에 대해 축적 용량 소자 축적기간 (TCS) 을 제한하는 것에 의한 다이나믹 레인지 확대의 이론치는 이하와 같다.
TPD/TCS 포화 광량 다이나믹 레인지 확대
100%
20%
10%
5%		 1(기준)
3.0배
5.8배
9.9배		 -
+9.5dB
+15.3dB
+19.9dB
본 실시형태의 CMOS 이미지 센서의 구성과 상기의 동작 방법에 의하면, 각각 노이즈를 캔슬하여 얻어진 포화전 전하 신호 (S1) 와 포화전 전하 신호와 과포화 전하 신호의 합 (S1+S2) 의 2개의 신호로부터, 포토다이오드 (PD) (CPD) 가 포화되어 있지 않으면 포화전 전하 신호 (S1) 를 채용하고, 포화되어 있으면 포화전 전하 신호와 과포화 전하 신호의 합 (S1+S2) 을 채용한다.
이와 같이, 포토다이오드 (PD) 가 포화되지 않은 저조도 촬상에서는 노이즈를 캔슬하여 얻은 포화전 전하 신호 (S1) 에 의해 고감도, 고 S/N 비를 유지할 수 있고, 또한 포토다이오드 (PD) 가 포화된 고조도 촬상에서는, 포토다이오드의 축적기간부터 소정 비율로 설정된 축적 용량 소자 축적기간에 있어서, 포토다이오드로부터 흘러넘치는 광전하를 상기의 소정 비율로 축적 용량 소자에 의해 축적하여 이것을 도입해, 상기와 마찬가지로 노이즈를 캔슬하여 얻은 신호 (포화전 전하 신호와 과포화 전하 신호의 합 (S1+S2)) 에 의해 고 S/N 비를 유지하여, 고조도 측에 광다이나믹 레인지화를 실현할 수 있다.
본 실시형태의 CMOS 이미지 센서는, 상기와 같이 저조도측의 감도를 낮추지 않고 고조도측의 감도를 높여 광다이나믹 레인지화를 도모하는 것 외에, 전원 전압을 통상 이용되고 있는 범위로부터 높이지 않기 때문에 장래의 이미지 센서의 미세화에 대응할 수 있다.
소자의 추가는 극소로 억제되어 있어, 화소 사이즈의 확대를 초래하는 일은 없다.
그리고 종래의 광다이나믹 레인지화를 실현하는 이미지 센서와 같이 고조도측과 저조도측에서 축적 시간을 분할하지 않고, 즉 프레임을 걸치지 않고 동일한 축적 시간에 축적하고 있으므로, 동화상의 촬상에도 대응할 수 있다.
또, 플로팅 디퓨전 (FD) 의 리크 전류 (FD 리크) 에 대해서도, 본 실시형태의 이미지 센서에서는 CFD + CS 의 최소 신호가 과포화 전하 + 포토다이오드 (PD) 로부터의 포화 전하가 되어 FD 리크의 전하보다 큰 전하량을 취급하게 되므로, FD 리크의 영향을 받기 어렵다는 이점이 있다.
제 2 실시형태
본 실시형태에 관련된 CMOS 이미지 센서는 제 1 실시형태에 관련된 CMOS 이미지 센서와 동일하지만 구동 방법이 상이하다.
도 16 은 구동 라인 (φT, φS, φR) 에 인가하는 전압을 on/off 의 2 준위로 나타낸 타이밍차트이다. 제 1 실시형태와 마찬가지로, φT 에 대해서는 추가로 (+α) 로 나타내는 준위를 더한 3 준위로 해도 된다.
먼저, 신규 필드가 시작되는 시각 T0 에 있어서, φT 를 off, φS 를 on 으로 한 상태에서 φR 을 on 으로 하고, 전필드에서 발생한 광전하를 모두 배출하여 리셋해 둔다.
CPD 에 대한 축적기간 (TPD) 은, 시각 T0 의 직전의 φT 를 off 로 한 시점으로부터 시작되고 있고, CPD 에서 광전하의 축적이 개시된다.
다음에, 시각 T0 에서의 리셋의 직후인 시각 T1 에 있어서, φR 을 off 로 한다. 이 때, CFD 와 CS 가 결합한 상태가 되고, CFD + CS 의 리셋 레벨의 신호를 노이즈 (N2) 로서 독출하여, 프레임 메모리 (FM) 에 축적해 둔다. 과포화 시에는 포화전 전하 + 과포화 전하에 비해 노이즈 (N2) 가 충분히 작기 때문에, 노이즈 (N2) 대신에 후술하는 노이즈 (N1) 를 이용해도 된다. 또, 현재 프레임의 노이즈 (N2) 대신에 다음 프레임의 노이즈 (N2) 를 이용해도 된다.
시각 T1 에 있어서, CS 에 대한 축적 용량 소자 축적기간 (TCS) 이 시작되고 있고, CPD 로부터 흘러넘친 광전하는 CS 에 축적되기 시작한다.
이렇게 하여 광전하가 CPD 를 포화시키는 양 이하인 경우에는 CPD 에만 광전하가 축적되고, 광전하가 CPD 를 포화시키는 양 이상인 경우에는 CPD 에 더하여 CFD 와 CS 에도 광전하가 축적된다.
다음에, 축적 용량 소자 축적기간 (TCS) 의 종료 시에 φS 를 off 로 하여 CFD 와 CS 의 포텐셜을 분할한다. 이것에 의해, 축적 용량 소자 (CS) 에 대한 축적이 종료된다.
다음에, φR 을 on 으로 하고 CFD 중의 광전하를 배출하여 리셋하고, 그 직후의 시각 T2 에 있어서 φR 을 off 로 되돌려 CFD 의 리셋 레벨의 신호를 노이즈 (N1) 로서 독출한다.
여기에서, 시각 T2 이후, CPD 중의 포화전 전하를 CFD 로 전송하기 위해 φT 를 on 으로 할 때까지의 기간은, CPD 에 대한 축적기간 (TPD) 내로부터 소정 기간의 비율로 설정된 플로팅 디퓨전 축적기간 (TFD) 이 되어, 플로팅 디퓨전 (FD) 과 축적 용량 소자 (CS) 의 포텐셜이 분할된 상태에서 포토다이오드 (PD) 로부터 흘러넘치는 광전하를 플로팅 디퓨전 (FD) 에서 축적한다. 플로팅 디퓨전 축적기간 (TFD) 의 종료시인 φT 를 on 으로 하기 직전인 시각 T2A 에 있어서, 플로팅 디퓨전 축적기간 (TFD) 에서 플로팅 디퓨전 (FD) 에 축적된 초과 포화 전하 신호 (초고조도 신호 ; S3) 를 독출한다. 단, 여기에서는 CFD 노이즈가 포함되어 있으므로, 실제로 독출되는 것은 S3 + N1 이 된다.
시각 T2 에서 리셋하고 나서 시각 T0 에서 다시 리셋할 때까지의 기간은, 통상 수평 블랭킹 기간이라 불린다. 본 실시형태에서는, 수평 블랭킹 기간의 일부를 사용하여 포토다이오드 (PD) 로부터 흘러넘치는 광전하를 플로팅 디퓨전 (FD) 에서 축적하여, 초과 포화 전하 신호를 생성하는 것이다. 플로팅 디퓨전 축적기간 (TFD) 은 1 라인 단위로 조정할 수 있다.
다음에, φT 를 on 으로 하여 CPD 중의 포화전 전하를 CFD 에 전송한다. 여기에서, CPD 의 포텐셜이 CFD 보다 얕게, 전송 트랜지스터의 준위가 CPD 보다 깊게 되어 있기 때문에, CPD 에 중에 있던 포화전 전하를 모두 CFD 에 전송하는 완전 전하 전송을 실현할 수 있다.
여기에서, 시각 T3 에 있어서 φT 를 off 로 되돌리고, CFD 에 전송된 포화전 전하로부터 포화전 전하 신호 (S1) 를 포함하는 신호를 독출한다. 단, 여기에서는 먼저 초과 포화 전하 신호 (S3) 가 존재하고 있으며, 또한 CFD 노이즈가 포함되어 있으므로, 실제로 독출되는 것은 S1 + S3 + N1 이 된다.
다음에, φS 를 on 으로 하고, 계속해서 φT 를 on 으로 함으로써 CFD 와 CS 의 포텐셜을 결합시켜, CFD 중의 포화전 전하 + 초과 포화 전하와 CS 중의 과포화 전하를 혼합한다.
여기에서, 시각 T4 에 있어서 φT 를 off 로 되돌리고 CFD + CS 에 퍼지는 전하 신호를 독출한다. 이 때, CFD+CS 중에는 포화전 전하 + 초과 포화 전하 + 과포화 전하가 존재하고 있어, 포화전 전하 신호 (S1) + 과포화 전하 신호 (S2) + 초과 포화 전하 신호 (S3) 의 합의 신호를 독출한다. 단, 여기에서는 CFD + CS 노이즈가 포함되어 있고, 또한 CFD + CS 로 퍼진 전하로부터 판독하고 있으므로, 실제로 독출되는 것은 S1'+S2'+S3'+N2 (S1', S2' 및 S3' 은 각각 CFD 와 CS 의 용량 비율에 의해 축소 변조된 S1, S2 및 S3 의 값) 가 된다.
다음에, 상기와 같이 φT 를 off, φS 를 on 으로 한 상태에서 φR 을 on 으로 하고, 이 필드에서 생긴 광전하를 모두 배출하여 다음 필드로 옮겨간다.
상기와 같이 하여 얻어진 각 전하 신호로부터, 다음과 같이 하여 각 신호를 생성한다.
즉, 먼저 시각 T2A 에서 얻은 S3+N1 과 시각 T2 에서 얻은 N1 의 차분을 구해, 노이즈 캔슬된 초과 포화 전하 신호 (S3) 를 생성한다.
또, 시각 T3 에서 얻은 S1+S3+N1 과 시각 T2A 에서 얻은 S3+N1 의 차분을 구해, 노이즈 캔슬된 포화전 전하 신호 (S1) 를 생성한다.
그리고 시각 T4 에서 얻은 S1'+S2'+S3'+N2 와 시각 T1 에서 얻은 N2 의 차분을 구해, 노이즈 캔슬된 S1'+S2'+S3' 를 얻고, 다시 이것을 제 1 실시형태와 동일한 순서로 CFD 와 CS 의 용량 비율로 복원하여 S1+S2+S3 으로 한다. 그리고, 상기에서 얻은 S3 과의 차분을 구해, 포화전 전하 신호 (S1) + 과포화 전하 신호 (S2) 를 생성한다. 단, S1+S2 에 대해서 S3 이 충분히 작은 경우에는, 차분을 구하지 않고 S3 을 무시해도 된다.
상기와 같이 하여 얻은 초과 포화 전하 신호 (S3) 는, 포토다이오드 (PD) 에 대한 축적기간 (TPD) 내로부터 소정 기간의 비율로 설정된 플로팅 디퓨전 축적기간 (TFD) 에 있어서 플로팅 디퓨전 (FD) 에 축적된 광전하의 신호이므로, S3 에 TPD/TFD 의 비율 γ 을 곱함으로써, 영상 기간 전체에서 포획하는 경우에 플로팅 디퓨전 (FD) 에 축적되는 광전하의 신호 (S3×γ) 로 복원할 수 있다.
예를 들어, 30fps 인 경우 영상 기간 (TPD) 은 33㎳이며, 플로팅 디퓨전 축적기간 (TFD) 은 수평 블랭킹 기간에 형성되어 있으므로 길어도 10㎲ 정도가 된다. 이 경우, 33㎳/10㎲의 비율을 곱함으로써 S3 을 복원할 수 있다.
상기와 같이 하여 얻은 3개의 신호 (S1, S1+S2, S3×γ) 에 대해, 제 1 실시형태와 마찬가지로 콤퍼레이터 및 셀렉터를 이용하여 어떤 신호를 채용할지 선택한다.
도 17 은 상기 3개의 신호 (S1, S1+S2, S3×γ) 로부터 하나를 선택하여 출력하는 회로도이다.
이것에는, 먼저 S1 을 콤퍼레이터 (CP1) 에 입력하여, 미리 설정한 기준 전위 (V0) 와 비교한다. 한편, S1 과 S1+S2 가 셀렉터 (SE1) 에 입력되고, 상기 콤퍼레이터 (CP1) 의 출력에 따라 S1 과 S1+S2 중 어느 하나가 선택되어 출력된다. 기준 전위 (V0) 는 포토다이오드 (PD) 의 용량에 따라 포화하기 전의 전위가 선택된다.
다음에, 셀렉터 (SE1) 의 출력을 콤퍼레이터 (CP2) 에 입력하여, 미리 설정한 기준 전위 (V0') 와 비교한다. 한편, 셀렉터 (SE1) 의 출력과 S3×γ 가 셀렉터 (SE2) 에 입력되고, 상기 콤퍼레이터 (CP2) 의 출력에 따라 셀렉터 (SE1) 의 출력과 S3×γ 중 어느 하나가 선택되어 출력된다. 기준 전위 (V0') 는 축적 용량 소자 (CS) 의 용량에 따라 포화하기 전의 전위가 선택된다.
상기한 본 실시형태의 CMOS 이미지 센서와 그 구동 방법에서는, 저조도와 고조도의 2회의 샘플링 외에 추가로 초고조도의 정보를 얻는 것이며, 이 방법은 고조도측의 짧은 노광 시간에도 충분한 신호 전하를 얻을 수 있고, 또한 kTC 노이즈가 제거 가능한 것이 전제가 되므로, 종래의 다이나믹 레인지의 CMOS 이미지 센서에서는 신호의 전환 시에 노이즈가 증대하여 사용할 수 없었지만, 본 실시형태에서는 축적 용량 소자 (CS) 를 추가함으로 인한 다이나믹 레인지의 확대 때문에 고조도 신호로부터 초고조도 신호로의 신호 전환 시의 S/N 비의 열화를 작게 할 수 있다.
또한 도 18 은, 본 실시형태의 3개의 신호 (S1, S1+S2, S3×γ) 를 얻는 구동 방법에 추가로 제 1 실시형태에 나타내는 구동 방법을 조합한 경우의 구동 라인 전압의 타이밍차트이다. S2 를 얻기 위한 축적 용량 소자 축적기간 (TCS) 을 TPD 에 대해 소정 비율로 함으로써 더 다이나믹 레인지가 확대되고, 이 때문에 고조도 신호로부터 초고조도 신호로의 신호 전환 시의 S/N 비의 열화를 더 억제할 수 있다.
상기와 같이 TFD 는 10㎲ 정도이며, 축적 용량 소자 (CS) 의 포화 시의 1/30초간의 발생 전하수가 각각 200ke-, 400ke-, 800ke-, 2000ke- 로 했을 때의 최악 케이스의 S/N 비는 표 2 와 같아진다. 여기에서 노이즈의 성분은 5e- 로 가정하고 있다.
1/30초간의 발생전하수 10㎲간에 CFD 에 축적되는 전하수 S/N(dB)
200ke-
400ke-
800ke-
2000ke- 		60e-
120e-
240e-
606e- 		21.6
27.6
33.6
41.7
표 2 에 나타낸 바와 같이, 1/30초의 노광 시간에 20만 전자를 다룰 수 있으면 S/N 비는 21.6dB 정도가 되며, 축적 용량 소자 (CS) 를 추가함으로써 20만 전자, 그리고 제 1 실시형태의 수법을 이용함으로써 200만 전자를 다룰 수 있게 되면, 신호 전환 시점에서 40dB 이상이라고 하는 충분한 S/N 비를 확보할 수 있다.
한편, 다이나믹 레인지의 확대는 플로팅 디퓨전 (FD) 에 대한 축적기간 (TFD) (10㎲) 과 포토다이오드 (PD) 에 대한 축적기간 (TPD) (33㎳) 의 비가 그대로 다이나믹 레인지의 확대분이 되어, 본 실시형태에 의한 다이나믹 레인지의 확대는 +70dB 가 되고, 축적 용량 소자 (CS) 를 추가함으로 인한 +20～40dB 로부터 다시 30～50dB 고조도측으로 확대 가능해져, 토탈 다이나믹 레인지는 190dB 가 된다.
본 실시형태의 CMOS 이미지 센서의 구성과 상기 동작 방법에 의하면, 각각 노이즈를 캔슬하여 얻어진 포화전 전하 신호 (S1) 와 포화전 전하 신호와 과포화 전하 신호의 합 (S1+S2) 및 초과 포화 전하 신호 (S3×γ) 의 3개의 신호로부터, 포토다이오드 PD (CPD) 의 포화와 축적 용량 소자 (CS) 의 포화에 따라 그들 중에서 어느 하나를 채용한다.
이와 같이, 포토다이오드 (PD) 가 포화되지 않은 저조도 촬상에서는 노이즈를 캔슬하여 얻은 포화전 전하 신호 (S1) 에 의해 고감도, 고 S/N 비를 유지할 수 있고, 또한 포토다이오드 (PD) 가 포화된 고조도 촬상에서는, 포토다이오드로부터 흘러넘치는 광전하를 축적 용량 소자에 의해 축적하여 이것을 도입하여, 상기와 마찬가지로 노이즈를 캔슬하여 얻은 신호 (포화전 전하 신호와 과포화 전하 신호의 합 (S1+S2)) 에 의해 고조도측으로 다이나믹 레인지를 확대할 수 있으며, 또한 축적 용량 소자가 포화된 초고조도 촬상에 있어서는, 포토다이오드의 축적기간부터 소정 비율로 설정된 플로팅 디퓨전 축적기간에 있어서, 포토다이오드로부터 흘러넘치는 광전하를 상기의 소정 비율로 축적 용량 소자에 의해 축적하여 이것을 도입하여, 상기와 마찬가지로 노이즈를 캔슬하여 소정 비율로 복원한 신호 (초과 포화 전하 신호 (S3×γ)) 에 의해 고 S/N 비를 유지하여, 더 고조도측에 광다이나믹 레인지화를 실현할 수 있다.
제 1 실시형태와 마찬가지로 본 실시형태의 CMOS 이미지 센서는, 상기와 같이 저조도측의 감도를 낮추지 않고 고조도측의 감도를 높여 광다이나믹 레인지화를 도모하는 것 외에, 전원 전압을 통상 이용되고 있는 범위로부터 높이지 않기 때문에 장래의 이미지 센서의 미세화에 대응할 수 있다.
소자의 추가는 극소로 억제되어 있어, 화소 사이즈의 확대를 초래하는 일은 없다.
그리고 종래의 광다이나믹 레인지화를 실현하는 이미지 센서와 같이 고조도측과 저조도측에서 축적 시간을 분할하지 않고, 즉 프레임을 걸치지 않고 동일한 축적 시간에 축적하고 있으므로, 동화상의 촬상에도 대응할 수 있다.
또, 플로팅 디퓨전 (FD) 의 리크 전류 (FD 리크) 에 대해서도, 본 실시형태의 이미지 센서에서는 CFD+CS 의 최소 신호가 과포화 전하 + 포토다이오드 (PD) 로부터의 포화 전하가 되어 FD 리크의 전하보다 큰 전하량을 취급하게 되므로, FD 리크의 영향을 받기 어렵다는 이점이 있다.
제 3 실시형태
제 1 및 제 2 실시형태의 CMOS 이미지 센서, 혹은 제 1 실시형태에 있어서 시각 T0 으로부터 축적 용량 소자 축적기간 (TCS) 을 개시한 패턴의 CMOS 이미지 센서에 있어서, CFD+CS 의 리셋 레벨의 신호를 노이즈 (N2) 로서 독출하고, 프레임 메모리 (FM) 에 축적해 둠으로써 포화전 전하 신호와 과포화 전하 신호의 합 (S1+S2) 을 샘플링할 때의 노이즈를 캔슬하고 있지만, 본 실시형태에 관련된 CMOS 이미지 센서에서는 프레임 메모리를 사용하지 않음으로써 칩 코스트를 저감할 수 있다.
프레임 메모리는, CFD+CS 의 리셋 레벨의 신호 (N2) 의 샘플링 타이밍이 변조된 포화전 전하 신호 및 과포화 전하 신호의 합 (S1'+S2'+N2) 의 샘플링 타이밍보다 1 프레임분 선행하여 발생함으로써 필요해지고 있다.
여기에서, CFD+CS 의 리셋 레벨의 신호 (N2) 를 CFD 의 리셋 레벨의 신호 (N1) 혹은 다음 프레임의 N2 (N2" 라 표기함) 로 대용하더라도 화소 내 앰프의 문턱치 편차는 캔슬할 수 있기 때문에, 남는 것은 kTC 노이즈가 된다.
이 노이즈는 (kTC)1/2 의 전하 편차가 되기 때문에, 축적 용량 소자 (CS) 의 용량이 클수록 편차도 커지지만, 고조도측에 다이나믹 레인지를 20dB 이상 확대할 수 있으므로, 축적 용량 소자 (CS) 의 용량을 40fF 로 해도 82 전자 상당의 노이즈밖에 되지 않는다.
한편, 저조도측으로부터 고조도측으로 데이터를 전환하는 시점에서의 신호 전하는 수광부의 용량에 따라서도 다르지만, 통상 10000 전자 이상이고, 이 경우의 광 쇼트 노이즈는 100 전자이며, 상기 82 전자를 제곱합하면 129 전자가 된다. 이것은 S/N 비로 하면 40dB 가 37.8dB 로 약간 열화하는 정도이다.
이하에, CFD+CS 의 리셋 레벨의 신호 (N2) 를 CFD 의 리셋 레벨의 신호 (N1) 또는 다음 프레임의 N2 로 대용하기 위한 회로의 구체예에 대해 설명한다.
도 19A 는 상기 CFD+CS 의 리셋 레벨의 신호 (N2) 를 CFD 의 리셋 레벨의 신호 (N1) 로 대용하는 것을 실현하기 위한 CDS 회로의 회로도이다. 또, 도 19B 는 구동 라인의 인가 전압 및 샘플링 타이밍을 나타낸 타이밍차트이다.
즉, 도 19A 의 CDS 회로는 노이즈 캔슬 회로로서 교류 결합 회로를 포함하며, N1 의 샘플링 시에 트랜지스터 (SH1 및 SH2) 가 on 이 되어 각각 입력되고, 다음에 S1+N1 의 샘플링 시에 트랜지스터 (SH1) 가 on 이 되어, S1+N1 과 먼저 입력된 N1 의 차분을 교류 성분으로서 출력하여 AD 컨버터 (ADC1) 에 입력한다. 다음에, S1'+S2'+N2 의 샘플링 시에 트랜지스터 (SH2) 가 on 이 되어, S1'+S2'+N2 와 먼저 입력된 N1 의 차분을 교류 성분으로서 출력하여 AD 컨버터 (ADC2) 에 입력한다. S1'+S2'+N2 와 먼저 입력된 N1 의 차분은 kTC 노이즈를 남겨, 실질적으로 S1'+S2' 가 된다.
도 20A 는 상기 CFD+CS 의 리셋 레벨의 신호 (N2) 를 다음 프레임의 CFD+CS 의 리셋 레벨의 신호 (N2") 로 대용하는 것을 실현하기 위한 CDS 회로의 회로도이다. 또, 도 20B 는 구동 라인의 인가 전압 및 샘플링 타이밍을 나타낸 타이밍차트이다.
즉, 도 20A 의 CDS 회로는 노이즈 캔슬 회로로서 교류 결합 회로를 포함하며, N1 의 샘플링 시에 트랜지스터 (SH1) 가 on 이 되어 입력되고, 다음에 S1+N1 의 샘플링 시에 트랜지스터 (SH1) 가 on 이 되어, S1+N1 과 먼저 입력된 N1 의 차분을 교류 성분으로서 출력하여 AD 컨버터 (ADC1) 에 입력한다.
다음에, S1'+S2'+N2 의 샘플링 시에 트랜지스터 (SH2) 가 on 이 되어 입력되고, 다음에 다음 프레임의 N2" 의 샘플링 시에 트랜지스터 (SH2) 가 on 이 되어, N2" 와 먼저 입력된 S1'+S2'+N2 의 차분을 교류 성분으로서 출력하여 AD 컨버터 (ADC2) 에 입력한다. N2" 와 먼저 입력된 S1'+S2'+N2 의 차분은 kTC 노이즈를 남기고 반전하는데, 실질적으로 S1'+S2' 가 된다.
도 21A 는 상기 CFD+CS 의 리셋 레벨의 신호 (N2) 를 다음 프레임의 CFD+CS 의 리셋 레벨의 신호 (N2") 로 대용하는 것을 실현하기 위한 CDS 회로의 회로도이다. 또 도 21B 는 구동 라인의 인가 전압 및 샘플링 타이밍을 나타낸 타이밍차트이다.
즉, 도 21A 의 CDS 회로는 노이즈 캔슬 회로로서 2 캐패시터 방식 차동앰프를 포함하며, 도 21B 에 나타내는 바와 같이 N1, S1+N1, S1'+S2'+N2, N2" 의 각 샘플링 타이밍에서 샘플링한 신호를 도 21A 의 CDS 회로에 입력하고, 차동앰프 (DA3) 로부터 S1+N1 과 N1 의 차분을 출력하고, 또한 차동앰프 (DA4) 로부터 S1'+S2'+N2 와 다음 프레임의 N2" 의 차분을 출력한다.
상기에 있어서 각 타이밍차트는 제 1 실시형태에서 시각 T0 으로부터 축적 용량 소자 축적기간 (TCS) 을 개시한 패턴에 상당하지만 이것에 한정되지 않으며, 본 실시형태는 제 1 또는 제 2 실시형태의 방법에 본 실시형태를 적용할 수도 있다.
본 실시형태에 의하면, 각 화소에서 트랜지스터를 통하여 포토다이오드에 접속하도록 축적 용량 소자 (CS) 를 형성함에 의한 다이나믹 레인지가 확대하는 것에 더하여, N2 출력만을 위한 전용 버퍼 회로, AD 컨버터를 생략할 수 있고, 또한 프레임 메모리도 불필요해져, 효율적으로 고정 패턴 노이즈를 제거하면서 회로의 단순화에 의해 칩 코스트를 삭감할 수 있다.
제 4 실시형태
상기 각 실시형태, 혹은 제 1 실시형태에 있어서 시각 T0 으로부터 축적 용량 소자 축적기간 (TCS) 을 개시한 패턴의 CMOS 이미지 센서에 있어서, 각 화소에서 트랜지스터를 통하여 포토다이오드에 접속하도록 형성한 축적 용량 소자 (CS) 는 플로팅 디퓨전 용량 (CFD) 과 상관이 없으며, 플로팅 디퓨전 용량 (CFD) 단독으로 전압 변환한 경우와 축적 용량 소자 (CS) 를 포함하여 전압 변환한 경우에서 게인 편차의 경향이 상이하다.
따라서 플로팅 디퓨전 용량 (CFD) 의 게인 보정을 실시하는 처리계를 저조도 신호와 고조도 신호의 합성 회로에 장착함으로써, 신호의 전환에 수반되는 고정 패턴 노이즈의 발생을 억제하여 추가적인 화질의 개선이 가능해진다.
도 22 는 본 실시형태에 관련된 CMOS 이미지 센서의 신호 처리의 블록도이다.
CMOS 이미지 센서부 (50) 로부터의 센서 출력은, 전처리부 (60) 에서 디지털화되고, 다시 게인 테이블 생성부 (70) 및 비디오 데이터 합성부 (80) 에서 신호 처리되어, 2개의 비디오 출력 (Video1, Video2) 으로서 출력된다.
CMOS 이미지 센서부 (50) 는 매트릭스 형상으로 배치된 복수의 화소를 포함하며, 각 화소의 출력을 센서 출력으로서 출력할 때까지의 회로에 상당한다.
도 23A 는 전처리부 (60) 의 구성을 나타내는 블록도이다.
차동앰프 (61) 에 있어서, 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호 (S1+N1) 와 플로팅 디퓨전의 리셋 레벨의 전압 신호 (N1) 의 제 1 차분을 구하고, AD 컨버터 (ADC3) 에 의해 디지털화하여 저조도측 신호 데이터 (V1) 로서 출력한다. 게인 (A1) 은 AD 컨버터 (ADC3) 의 입력 전압 범위에 적합하게 할 목적으로 형성하였지만, 차동앰프 (61) 에 포함할 수도 있다.
또, 플로팅 디퓨전 및 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호 (S1'+S2'+N2) 와 플로팅 디퓨전 및 축적 용량 소자의 리셋 레벨의 전압 신호 (N2) 는 각각 게인 (A2) 으로 AD 컨버터의 입력 전압 범위에 적합하게 된 후, AD 컨버터 (ADC4, ADC5) 에서 디지털화된다. 플로팅 디퓨전 및 축적 용량 소자의 리셋 레벨의 전압 신호 (N2) 는 다른 신호보다 1 프레임분 먼저 출력되므로 프레임 메모리 (FM) 에서 기억해 두고, 감산 블록 (62) 에 있어서 S1'+S2'+N2 와 N2 의 제 2 차분을 구해 고조도측 신호 데이터 (V2) 로서 출력한다.
제 3 실시형태에 나타내는 바와 같이, CFD+CS 의 리셋 레벨의 신호 (N2) 를 CFD 의 리셋 레벨의 신호 (N1) 혹은 다음 프레임의 N2" 로 대용하는 경우에는, 도 23B 에 나타내는 바와 같이 차동앰프 (63) 에 있어서, 플로팅 디퓨전 및 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호 (S1'+S2'+N2) 와 플로팅 디퓨전의 리셋 레벨의 전압 신호 (N1) 혹은 다음 프레임의 플로팅 디퓨전 및 축적 용량 소자의 리셋 레벨의 전압 신호 (N2") 의 제 2 차분을 구해, 게인 (A3) 으로 AD 컨버터의 입력 전압 범위에 적합하게 된 후, AD 컨버터 (ADC6) 에 의해 디지털화하여 고조도측 신호 데이터 (V2) 로서 출력한다.
상기와 같이 하여 얻어지는 V1 과 V2 는 동일 광량일 때 CMOS 이미지 센서의 플로팅 디퓨전 (FD) 의 CFD 의 분만큼의 차이가 발생한다.
도 24 는 게인 테이블 생성부 (70) 의 구성을 나타내는 블록도이다.
게인 테이블 생성부 (70) 는 상기에서 얻어진 차분 (V1 과 V2) 에 따라, 각 화소마다의 게인을 설정하는 게인 테이블을 생성하는 것으로, 하한 설정부 (71), 상한 설정부 (72), 콤퍼레이터 (73) 및 제산 블록 (74) 을 가지며 게인 테이블 (75) 이 작성된다.
상기 저조도측 신호 데이터 (V1) 의 값과 하한 설정부 (71) 및 상한 설정부 (72) 의 값을 콤퍼레이터 (73) 에서 비교하여, 하한 설정부 (71) 및 상한 설정부 (72) 에서 설정된 소정 범위 내가 되었을 때, 콤퍼레이터 (73) 는 제산 블록 (74) 에 인에이블 신호 (Enable) 를 출력한다.
이 때, 제산 블록 (74) 은 V1/V2 의 비를 산출하여 게인 테이블 (75) 을 작성, 갱신한다. 게인 테이블 (75) 이 작성, 갱신되면 인디케이터 (76) 가 유효해져, 게인 테이블 (75) 의 값을 어플리케이션측에서 사용할 수 있게 된다.
게인 테이블 생성부 (70) 에 의해 플로팅 디퓨전 (FD) 의 게인의 편차를 억제하여, V1 과 V2 의 전환 시의 고정 패턴 노이즈의 발생을 억제할 수 있다.
또한 상기 게인 테이블로는, 미리 상정되는 V1/V2 의 값을 기입해 둠으로써 전원 투입시 등의 게인 테이블의 작성, 갱신 전에서도 위화감 없이 촬상이 가능해진다.
도 25 는 비디오 데이터 합성부 (80) 의 구성을 나타내는 블록도이며, 2 계통의 비디오 출력 (Video1, Video2) 을 출력한다.
먼저, 저조도측 신호 데이터 (V1) 는 화소마다의 포화 레벨의 편차를 억제하기 위해 리미터 (81) 에 걸린다. 콤퍼레이터 (82) 는, 문턱치 (TH Level) 설정부 (83) 에서 미리 설정된 문턱치와 저조도측 신호 데이터 (V1) 를 비교하여, 셀렉터 (84, 85) 를 위한 데이터 선택 신호를 생성한다.
셀렉터 (84) 는, 분해능이 보다 높은 저조도측 신호 데이터 (V1) 와, 문턱치 설정부 (83) 에서 미리 설정된 문턱치 레벨의 값이 가산 블록 (86) 에 의해 가산된, 보다 대량의 전하량 정보를 다룰 수 있는 고조도측 신호 데이터 (V2) 중 어느 하나를 콤퍼레이터 (82) 로부터의 데이터 선택 신호에 따라 선택하여 비디오 테이블 (87) 에 출력한다.
비디오 테이블 (87) 에는, 응용에 의해 필요해지는 감마 곡선 등이 기억되어 있으며, 이것을 참조하여 비디오 신호 (Video1) 가 출력된다.
다른 비디오 출력 (Video2) 은 저조도로부터 고조도까지 리니어인 데이터를 취급한다.
게인 테이블 생성부 (70) 에 의해 작성된 게인 테이블 (75) 로부터 게인 데이터가 독출되어, 승산 블록 (88) 에 있어서 고조도측 신호 데이터 (V2) 와 승산된다. 이것은, 고조도측 신호 데이터 (V2) 가 저조도측 신호 데이터 (V1) 와 동일한 기울기를 가져, CMOS 이미지 센서가 다룰 수 있는 전체 광량 범위에서 직선적인 수치를 Video2 의 출력으로서 부여하는 것을 나타내는 것이다. 촬상 대상이 저조도이면 셀렉터 (85) 는 분해능이 높은 저조도측 신호 데이터 (V1) 를 선택한다. 신호 선택의 동작은 Video1 과 동일하다.
Video2 계통의 출력은, 각 화소마다의 게인 편차를 Video1 과 동일하게 함으로써, 저조도측 신호가 고조도측 신호로 전환될 때 발생하는 불연속인 게인이 보정된 형태로 출력되게 되어, 2개의 정보의 전환 시에 보이는 고정 패턴 노이즈를 제거 할 수 있다.
상기 본 실시형태의 CMOS 이미지 센서에 의하면, 각 화소에서 트랜지스터를 통하여 포토다이오드에 접속하도록 축적 용량 소자 (CS) 를 형성하는 것에 의한 다이나믹 레인지가 확대되는 것에 더하여, 플로팅 디퓨전의 게인 편차를 캔슬하면서 저조도측의 정보와 고조도측의 정보를 합성함으로써 2개 정보의 전환 시에 보이는 고정 패턴 노이즈를 제거할 수 있다.
상기한 것 외에 제산 블록 (74) 및 승산 블록 (88) 에는 각각 OB 레벨 보정을 포함하는 것이 가능하다.
제 5 실시형태
본 실시형태에 관련된 고체 촬상 장치는 제 1 실시형태와 동일한 CMOS 이미지 센서이며, 도 26 은 1 화소 (픽셀) 분의 등가 회로도이다.
각 화소는, 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드 (PD), 포토다이오드 (PD) 로부터의 광전하를 전송하는 전송 트랜지스터 (Tr1), 전송 트랜지스터 (Tr1) 를 통하여 광전하가 전송되는 플로팅 디퓨전 (FD), 축적 동작 시에 상기 포토다이오드로부터 흘러넘치는 광전하를 축적하는 축적 용량 소자 (CS), 플로팅 디퓨전 (FD) 과 축적 용량 소자 (CS) 의 포텐셜을 결합 또는 분할하는 축적 트랜지스터 (Tr2), 축적 용량 소자 (CS) 에 직접 접속하고, 축적 트랜지스터 (Tr2) 를 통하여 플로팅 디퓨전 (FD) 에 접속하여 형성되며, 축적 용량 소자 (CS) 및 플로팅 디퓨전 (FD) 내의 광전하를 배출하기 위한 리셋 트랜지스터 (Tr3), 플로팅 디퓨전 (FD) 내의 광전하를 전압 신호로 증폭 변환하는 증폭 트랜지스터 (Tr4), 및 증폭 트랜지스터에 접속하여 형성되며, 화소를 선택하기 위한 선택 트랜지스터 (Tr5) 로 구성되어 있어, 이른바 5 트랜지스터형 CMOS 이미지 센서이다. 예를 들어, 상기 5 개의 트랜지스터는 모두 n 채널 MOS 트랜지스터로 이루어진다.
본 실시형태에 관련된 CMOS 이미지 센서는, 상기 구성의 화소가 어레이 형상으로 복수개 집적되어 있으며, 각 화소에 있어서 전송 트랜지스터 (Tr1), 축적 트랜지스터 (Tr2), 리셋 트랜지스터 (Tr3) 의 게이트 전극에 φT, φS, φR 의 각 구동 라인이 접속되고, 또한 선택 트랜지스터 (Tr5) 의 게이트 전극에는 행 시프트 레지스터로부터 구동되는 화소 선택 라인 SL (φX) 이 접속되며, 그리고 선택 트랜지스터 (Tr5) 의 출력측 소스?드레인에 출력 라인 (out) 이 접속되고, 열 시프트 레지스터에 의해 제어되어 출력된다.
선택 트랜지스터 (Tr5), 구동 라인 (φX) 에 대해서는 화소의 선택, 비선택 동작이 가능하도록 플로팅 디퓨전 (FD) 의 전압을 적절한 값으로 고정할 수 있으면 되므로, 그들을 생략하는 것도 가능하다.
도 27 은 상기 포토다이오드 (PD), 전송 트랜지스터 (Tr1), 플로팅 디퓨전 (FD), 축적 트랜지스터 (Tr2) 및 축적 용량 소자 (CS) 에 상당하는 모식적인 포텐셜도이다.
포토다이오드 (PD) 는 상대적으로 얕은 포텐셜의 용량 (CPD) 을 구성하며, 플로팅 디퓨전 (FD) 및 축적 용량 소자 (CS) 는 상대적으로 깊은 포텐셜의 용량 (CFD ,CS) 을 구성한다.
여기에서, 전송 트랜지스터 (Tr1) 및 축적 트랜지스터 (Tr2) 는 트랜지스터의 on/off 에 따라 2 준위를 취할 수 있다.
도 26 의 등가 회로도와 도 27 의 포텐셜도로 설명되는 본 실시형태의 CMOS 이미지 센서의 구동 방법에 대해 설명한다.
도 28 은 구동 라인 (φT, φS, φR) 에 인가하는 전압을 on/off 의 2 준위, φT 에 대해서는 추가로 (+α) 로 나타내는 준위를 더한 3 준위로 나타낸 타이밍차트이다.
구동 라인 φT 에 인가하는 전압은 ON/OFF 의 2 준위이어도 되지만, 본 예와 같이 3 준위로 한 쪽이 포토다이오드 (PD) 로부터 넘쳐나온 전하를 보다 효율적으로 플로팅 디퓨전 (FD) 과 축적 용량 소자 (CS) 에 포획하여 축적할 수 있다.
또, 도 29A～도 29D 및 도 30A～도 30C 는 타이밍차트의 각 타이밍에서의 포텐셜도에 상당한다.
먼저, 도 29A 에 나타내는 바와 같이 신규 필드가 시작되는 시각 T0 에 있어서, φT 를 off, φS 를 on 으로 한 상태에서 φR 을 on 으로 하고, 전필드에서 생성된 광전하를 모두 배출하여 리셋한다.
CPD 에 대한 축적기간 (이것은 대략 영상 기간에 상당함) TPD 는 시각 T0 의 직전의 φT 를 off 로 한 시점 (T4') 으로부터 시작되고 있고, CPD 에 있어서 광전하의 축적이 개시된다.
또한, 상기 서술한 이유로부터, 시각 T0 의 직후에서 φT 에 대해 (+α) 준위로 하고 있다.
다음에, 영상 시간의 개시부터 소정 시간이 지난 시각 T1 에 있어서, φR 을 off 로 한다.
이 때, 도 29B 에 나타내는 바와 같이, φS 가 on 으로 되어 있으므로 CFD 와 CS 가 결합한 상태로 되어 있고, 리셋 직후에는 리셋 동작에 수반되는 이른바 kTC 노이즈가 CFD+CS 에 발생한다. 여기에서, 이 CFD+CS 의 리셋 레벨의 신호를 노이즈 (N2) 로서 독출한다.
시각 T1 에 있어서, CS 에 대한 축적 용량 소자 축적기간 (TCS) 이 시작되고 있고, 포토다이오드 (PD) 로부터 흘러넘친 광전하는 C2 에 축적되기 시작한다.
또한, 상기 서술한 바와 같이 영상 시간의 개시부터 소정 시간이 지나 있으므로, 도면 상은 어느 정도의 포화전 전하 (QB) 가 CPD 에 축적되어 있는 것을 나타내고 있다.
이렇게 하여 광전하가 CPD 를 포화시키는 양 이하인 경우에는 CPD 에만 광전하가 축적되고, 광전하가 CPD 를 포화시키는 양 이상인 경우에는 CPD 에 더하여 CFD 와 CS 에도 광전하가 축적된다.
도 29C 는 CPD 가 포화되어 있으며, CPD 에 포화전 전하 (QB) 가 축적되고, CFD 와 CS 에 과포화 전하 (QA) 가 축적되어 있는 상태를 나타낸다.
다음에, 축적 용량 소자 축적기간 (TCS) 의 종료 시에 φT 를 (+α) 준위로부터 off 로 되돌리고, 다시 시각 T2 에 있어서, φS 를 off 로 하고, 도 29D 에 나타내는 바와 같이 CFD 와 CS 의 포텐셜을 분할한다. 이 때, 과포화 전하 (QA) 가 CFD 와 CS 의 용량비에 따라 QA1 과 QA2 로 분할된다. 여기에서, 과포화 전하의 일부 QA1 을 유지하고 있는 CFD 의 레벨의 신호를 노이즈 (N1) 로서 독출한다.
다음에, φT 를 on 으로 하여 도 30A 에 나타내는 바와 같이 CPD 중의 포화전 전하 (QB) 를 CFD 에 전송하여, 원래부터 CFD 에 유지되고 있던 과포화 전하의 일부 QA1 과 혼합한다.
여기에서, CPD 의 포텐셜이 CFD 보다 얕고, 전송 트랜지스터의 준위가 CPD 보다 깊어져 있기 때문에, CPD 중에 있던 포화전 전하 (QB) 를 모두 CFD 에 전송하는 완전 전하 전송을 실현할 수 있다.
다음에, 시각 T3 에 있어서 φT 를 off 로 되돌리고, CFD 에 전송된 포화전 전하 (QB) 로부터 포화전 전하 신호 (S1) 를 독출한다. 단, CFD 에는 포화전 전하 (QB) 와 과포화 전하의 일부 QA1 의 합의 전하가 존재하고 있어, 실제로 독출되는 것은 S1+N1 이 된다. 도 30A 는 φT 를 off 로 되돌리기 전 상태를 나타내고 있다.
다음에, φS 를 on 으로 하고, 계속해서 φT 를 on 으로 함으로써 CFD 와 CS 의 포텐셜을 결합시키고, 도 30B 에 나타내는 바와 같이 CFD 중의 포화전 전하 (QB) 와 과포화 전하의 일부 QA1 의 합의 전하와, CS 중의 과포화 전하의 일부 QA2 를 혼합한다. 과포화 전하의 일부 QA1 과 과포화 전하의 일부 QA2 의 합은 분할 전의 과포화 전하 (QA) 에 상당하므로, CFD 와 CS 가 결합한 포텐셜 중에 포화전 전하 (QB) 와 과포화 전하 (QA) 의 합의 신호가 유지된 상태가 된다.
여기에서, 시각 T4 에 있어서 φT 를 off 로 되돌려, CFD+CS 에 퍼지는 포화전 전하 (QB) + 과포화 전하 (QA) 로부터 포화전 전하 신호 (S1) 와 과포화 전하 신호 (S2) 의 합의 신호를 독출한다. 단, 여기에서는 CFD+CS 노이즈가 포함되어 있고, 또한 CFD+CS 에 퍼진 전하로부터 판독하고 있으므로, 실제로 독출되는 것은 S1'+S2'+N2 (S1' 와 S2' 는 각각 CFD 와 CS 의 용량 비율에 의해 축소 변조된 S1 과 S2 의 값) 가 된다. 도 30B 은 φT 를 off 로 되돌리기 전 상태를 나타내고 있다.
이상에서 1개의 필드가 종료하고, 다음 필드로 옮겨 φT 를 off, φS 를 on 으로 한 상태에서 φR 을 on 으로 하여, 도 30C 에 나타내는 바와 같이 전필드에서 생긴 광전하를 모두 배출해 리셋한다.
상기와 같이 하여 얻은 4개의 신호 N2, N1, S1+N1, S1'+S2'+N2 로부터, 제 1 실시형태와 동일한 순서에 의해 포화전 전하 신호 (S1) 와 포화전 전하 신호와 과포화 전하 신호의 합 (S1+S2) 을 얻는다. 포화 전인지 포화 후인지에 따라 어느 하나의 신호를 선택한다.
상기 설명에 있어서는, 노이즈 (N2) 를 독출하여 프레임 메모리에 축적해 두고, 화상 신호 생성 시에 그 노이즈 (N2) 를 이용하고 있지만, 과포화 시에는 포화전 전하 + 과포화 전하에 비해 노이즈 (N2) 가 충분히 작기 때문에, 현재 프레임의 노이즈 (N2) 대신에 다음 프레임의 노이즈 (N2) 를 이용해도 된다.
도 31 은 본 실시형태의 CMOS 이미지 센서에 있어서, 상기와 같이 하여 용량 (CFD) 을 이용했을 때의 플로팅 디퓨전의 전압을 상대 광량에 대해 플롯한 저조도 신호의 그래프 (CFD 로 표시) 와, 용량 (CFD+CS) 을 이용했을 때의 플로팅 디퓨전의 전압을 상대 광량에 대해 플롯한 고조도 신호의 그래프 (CFD+CS 로 표시) 를 겹쳐 나타낸 도이다.
단, 용량 (CFD+CS) 을 이용하면, 동일한 광량을 조사하여 동일한 전하수를 얻어도 CS 만큼 용량값이 커져 있기 때문에, 변환되는 전압은 그만큼 낮아진다.
예를 들어, 소정 문턱치를 전압 설정하고 CFD 를 이용했을 때의 전압이 문턱치를 초과할 때까지의 저조도측에서는 CFD 로 표시한 그래프의 저조도 신호 (S1) 를 이용하고, 문턱치 전압을 초과하는 고조도측에서는 CFD+CS 로 표시한 그래프의 고조도 신호 S1+S2 로 전환하여 이용한다.
단, 본 실시형태와 같이 광다이나믹 레인지화한 CMOS 이미지 센서에서는, CFD 로 표시한 그래프에서는 상대 광량이 증가함에 따라 전압도 높아지고, 마침내는 포화되어 전압은 오르지 않게 되고, 그 후 상대 광량이 증가하면 전압은 오히려 내려가는 현상이 생기는 경우가 있다.
이것은, 도 29D 및 도 30A 에 나타내는 바와 같이, 포화전 전하의 측정은 과포화 전하의 일부를 노이즈로서 다루면서 측정하고 있으므로, 상대 광량이 증가함에 따라 노이즈 레벨이 증가하여 포화전 전하를 측정할 수 있는 범위가 좁아지기 때문이다.
상기 현상이 생기면, 저조도 신호와 고조도 신호에서 전환하기 위한 문턱치를 설정해도, 전압의 피크를 초과하여 내려온 영역에 상기 문턱치가 되는 광량이 존재하여, CFD 를 이용했을 때의 전압이 문턱치를 초과하는지 어떤지만으로는 정확한 문턱치의 판단이 불가능해진다.
그래서 상기 현상이 생기는 경우에는 저조도측 (CFD 를 이용했을 때) 의 신호의 문턱치 (THL) 와 고조도측 (CFD+CS 를 이용했을 때) 의 신호의 문턱치 (THH) 를 각각 설정하여, 양 신호가 함께 각각의 문턱치를 하회하고 있는 경우에는 CFD 로 표시한 그래프의 저조도 신호 (S1) 를 이용하고, 양 신호 중 어느 하나가 문턱치 전압을 초과하는 경우에는 CFD+CS 로 표시한 그래프의 고조도 신호 S1+S2 를 이용한다.
본 실시형태의 CMOS 이미지 센서에 의하면, 제 1 실시형태와 마찬가지로 고 S/N 비를 유지하여 고조도측에 광다이나믹 레인지화를 실현할 수 있다.
제 6 실시형태
본 실시형태에 관련된 CMOS 이미지 센서는, 상기 제 1～제 5 실시형태의 CMOS 이미지 센서에 있어서, 각 화소 (Pixel) 로부터의 출력을 저조도 신호와 고조도 신호로 멀티플렉스로 출력하는 구성으로 한 CMOS 이미지 센서이다.
도 32 는 본 실시형태의 CMOS 이미지 센서의 전체의 회로 구성을 나타내는 등가 회로도이다. 실질적으로 제 1 실시형태의 도 11 에 나타내는 등가 회로도와 동일한 구성이지만, 각 화소 (Pixel) 로부터는 구동 라인 (φS1 + N1, φN1, φS1'+S2'+N2, φN2) 으로 제어되고 일방의 출력 라인으로부터 클록으로 제어된 타이밍에 따라, 포화전 전하 신호 (S1) + CFD 노이즈 (N1) 및 변조된 포화전 전하 신호 (S1') + 변조된 과포화 전하 신호 (S2') + CFD + CS 노이즈 (N2) 가 각각 출력되고, 타방의 출력 라인으로부터 CFD 노이즈 (N1) 및 CFD + CS 노이즈 (N2) 가 각각 출력된다.
본 실시형태의 구성의 CMOS 이미지 센서에서는, 출력 라인이 줄어듦으로써 출력 계통의 회로를 간략화할 수 있는 것 외에, 이 출력을 받아 외부 칩의 단자 수를 줄일 수 있어, 예를 들어 외부 칩 1개당 2개의 입력 단자를 가지는 경우, 외부 칩을 2개에서 1개로 줄이는 것이 가능해진다.
제 7 실시형태
본 실시형태에 관련된 CMOS 이미지 센서는, 상기 제 1～제 6 실시형태의 CMOS 이미지 센서에 있어서, 아래와 같이 하여 고조도 신호에 대한 게인 제어를 실시하는 CMOS 이미지 센서이다.
도 33 은, 본 실시형태의 CMOS 이미지 센서에 있어서, 용량 (CFD) 을 이용했을 때의 플로팅 디퓨전의 전압을 상대 광량에 대해 플롯한 저조도 신호의 그래프 (CFD 로 표시) 와, 용량 (CFD+CS) 을 이용했을 때의 플로팅 디퓨전의 전압을 상대 광량에 대해 플롯한 고조도 신호의 그래프 (CFD+CS 로 표시) 를 겹쳐 나타낸 도이다.
단, 용량 (CFD+CS) 을 이용하면, 동일한 광량을 조사하여 동일한 전하수를 얻어도 CS 만큼 용량값이 커져 있기 때문에, 변환되는 전압은 그만큼 낮아진다. 이 때문에, 고조도 신호를 이용하는 경우에는 CFD 와 CS 의 용량 비율에 의해 복원하여 저조도 신호인 포화전 전하 신호 (S1) 와 동일한 게인으로 조정함으로써, 고조도 신호인 포화전 전하 신호와 과포화 전하 신호의 합 (S1+S2) 을 얻는다.
여기에서, 상기 고조도 신호를 복원하기 위한 게인의 값을 구하는 방법으로, 도 33 에 나타내는 바와 같이 고조도 신호가 특정 출력 구간 RG 에 있을 때, 이 구간에서의 고조도 신호와 저조도 신호의 출력비를 산출한다.
예를 들어, 도 33 에서의 상기 출력 구간 RG 내의 임의의 광량에서의 저조도 신호의 전압 (A1) 과 고조도 신호의 전압 (A2) 의 값에서 비율 A1/A2 를 산출한다.
얻어진 비율을 게인으로서 피드백하여 고조도 신호의 게인 제어를 행하는 것이다.
본 실시형태의 구성의 CMOS 이미지 센서에서는, 촬영할 때마다 게인을 재산출할 수 있으므로, 항상 정확한 게인을 얻어 고조도 신호의 게인 제어를 할 수 있다.
제 8 실시형태
본 실시형태에 관련된 CMOS 이미지 센서는, 상기 제 1～7 실시형태의 CMOS 이미지 센서에 있어서, 아래와 같이 하여 저조도 신호와 고조도 신호의 전환에서의 연속성을 향상시키는 CMOS 이미지 센서이다.
도 34 의 (A) 는, 본 실시형태의 CMOS 이미지 센서에 있어서 용량 (CFD) 을 이용했을 때의 플로팅 디퓨전의 전압을 상대 광량에 대해 플롯한 저조도 신호의 그래프 (CFD 로 표시) 와, 용량 (CFD+CS) 을 이용했을 때의 플로팅 디퓨전의 전압을 상대 광량에 대해 플롯한 고조도 신호의 그래프 (CFD+CS 로 표시) 와, 고조도 신호의 그래프를 소정 게인으로 복원한 그래프 ((CFD+CS)' 로 표시) 를 겹쳐 나타낸 도이다.
게인 조정이 이루어져 있어도 저조도 신호의 그래프와 고조도 신호의 그래프에 차이가 있는 경우가 있어, 임의의 전위를 문턱치로 하여 저조도 신호로부터 고조도 신호로 전환하면, 그 전환점에서 단차가 생겨 불연속이 된다.
본 실시형태에서는, 도 34 의 (B) 의 상대 광량에 대한 비율의 그래프에 나타내는 바와 같이, 출력전압 (A) 에서는 저조도 신호 (CFD) 를 100%, 출력전압 (B) 에서는 고조도 신호 (CFD+CS) 를 100% 사용하고, 그 사이의 영역에서는 출력에 따라 저조도 신호 (CFD) 와 고조도 신호 (CFD+CS) 를 소정 비율로 혼합해 사용한다.
이것에 의해, 저조도 신호로부터 고조도 신호로 원활하게 전환할 수 있어 연속성을 높일 수 있다.
본 발명은 상기한 설명에 한정되지 않는다.
예를 들어, 실시형태에 있어서는 고체 촬상 장치에 대해 설명하고 있지만 이것에 한정되지 않으며, 각 고체 촬상 장치의 화소를 직선 형상으로 배치한 라인 센서나, 각 고체 촬상 장치의 화소를 그대로 단독으로 구성함으로써 얻을 수 있는 광센서에 대해서도, 종래에는 얻을 수 없었던 광다이나믹 레인지화와 고감도, 고 S/N 비를 달성할 수 있다.
또한 축적 용량 소자의 형상 등은 특별히 한정은 없으며, DRAM 의 메모리 캐패시터 등으로 용량을 높이기 위해 지금까지 개발된 여러 가지 방법을 채용할 수 있다.
고체 촬상 장치로는, 포토다이오드와 포토다이오드로부터 흘러넘치는 광전하를 축적하는 축적 용량 소자가 전송 트랜지스터를 통하여 접속되어 있는 구성이면 되고, CMOS 이미지 센서 외에 CCD 에도 적용할 수 있다.
그 밖에 본 발명의 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
본 발명의 고체 촬상 장치는, 디지털 카메라나 카메라 장착 휴대전화 등에 탑재되는 CMOS 이미지 센서나 CCD 이미지 센서 등의 넓은 다이나믹 레인지가 요망되고 있는 이미지 센서에 적용할 수 있다.
본 발명의 광센서는 넓은 다이나믹 레인지가 요망되고 있는 광센서에 적용할 수 있다.
본 발명의 고체 촬상 장치의 동작 방법은 넓은 다이나믹 레인지가 요망되고 있는 이미지 센서의 동작 방법에 적용할 수 있다.

Claims (26)

  1. 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와,
    상기 광전하를 전송하는 전송 트랜지스터와,
    적어도 상기 전송 트랜지스터를 통하여 상기 포토다이오드에 접속하여 형성되며, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 축적 용량 소자 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 광전하를 적어도 상기 전송 트랜지스터를 통해 축적하는 축적 용량 소자를 갖고,
    상기 전송 트랜지스터와 상기 축적 용량 소자 사이에,
    상기 전송 트랜지스터를 통해 상기 광전하가 전송되는 플로팅 디퓨전과,
    상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터
    를 갖는 화소가 어레이 형상으로 복수개 집적되어 있는, 고체 촬상 장치.
  2. 삭제
  3. 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와,
    상기 광전하를 전송하는 전송 트랜지스터와,
    상기 전송 트랜지스터를 통해 상기 광전하가 전송되는 플로팅 디퓨전과,
    포텐셜의 결합 및 분할이 가능해지도록 상기 플로팅 디퓨전에 접속하여 형성되며, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 플로팅 디퓨전을 통해 축적하는 축적 용량 소자와,
    상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터
    를 갖는 화소가 어레이 형상으로 복수개 집적되며,
    상기 플로팅 디퓨전이, 상기 축적 용량 소자와 포텐셜이 분할된 상태에서, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 플로팅 디퓨전 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 광전하를 축적하는, 고체 촬상 장치.
  4. 제 1 항에 있어서,
    상기 축적 용량 소자는, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 축적 용량 소자 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 광전하를 축적하는, 고체 촬상 장치.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 플로팅 디퓨전에 접속하여 형성되며, 상기 플로팅 디퓨전 내의 광전하를 배출하기 위한 리셋 트랜지스터와,
    상기 플로팅 디퓨전 내의 광전하를 전압 신호로 증폭 변환하는 증폭 트랜지스터와,
    상기 증폭 트랜지스터에 접속하여 형성되며, 상기 화소를 선택하기 위한 선택 트랜지스터
    를 추가로 갖는, 고체 촬상 장치.
  6. 제 3 항에 있어서,
    상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분을 구하고, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 리셋 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 갖는, 고체 촬상 장치.
  7. 제 6 항에 있어서,
    상기 플로팅 디퓨전 및 상기 축적 용량 소자의 리셋 레벨의 전압 신호를 기억하는 기억 수단을 추가로 갖는, 고체 촬상 장치.
  8. 제 5 항에 있어서,
    상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분을 구하고, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분, 또는 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 현재 프레임의 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 다음 프레임의 리셋 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 갖는, 고체 촬상 장치.
  9. 제 1 항에 있어서,
    상기 축적 용량 소자와 상기 축적 트랜지스터의 접속부에 접속하여 형성되며, 상기 축적 용량 소자 및 상기 플로팅 디퓨전 내의 광전하를 배출하기 위한 리셋 트랜지스터와,
    상기 플로팅 디퓨전 내의 광전하를 전압 신호로 증폭 변환하는 증폭 트랜지스터와,
    상기 증폭 트랜지스터에 접속하여 형성되며, 상기 화소를 선택하기 위한 선택 트랜지스터
    를 추가로 갖는, 고체 촬상 장치.
  10. 제 9 항에 있어서,
    상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와, 상기 플로팅 디퓨전의 상기 전송 전의 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 갖는, 고체 촬상 장치.
  11. 제 9 항에 있어서,
    상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와, 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 리셋 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 갖는, 고체 촬상 장치.
  12. 제 11 항에 있어서,
    상기 플로팅 디퓨전 및 상기 축적 용량 소자의 리셋 레벨의 전압 신호를 기억하는 기억 수단을 추가로 갖는, 고체 촬상 장치.
  13. 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와,
    상기 광전하를 전송하는 전송 트랜지스터와,
    상기 전송 트랜지스터를 통해 상기 광전하가 전송되는 플로팅 디퓨전과,
    포텐셜의 결합 및 분할이 가능해지도록 상기 플로팅 디퓨전에 접속하여 형성되며, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 플로팅 디퓨전을 통해 축적하는 축적 용량 소자와,
    상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터
    를 갖는 화소가 어레이 형상으로 복수개 집적되며,
    상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분을 구하고, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분, 또는 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 현재 프레임의 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 다음 프레임의 리셋 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 갖는, 고체 촬상 장치.
  14. 제 13 항에 있어서,
    상기 노이즈 캔슬 수단이 교류 결합 회로를 포함하고, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분과, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분, 또는 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 현재 프레임의 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 다음 프레임의 리셋 레벨의 전압 신호의 차분을, 교류 성분으로서 출력하는, 고체 촬상 장치.
  15. 제 13 항에 있어서,
    상기 노이즈 캔슬 수단이 2 캐패시터 방식 차동앰프를 포함하고, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분과, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분, 또는 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 현재 프레임의 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 다음 프레임의 리셋 레벨의 전압 신호의 차분을 출력하는, 고체 촬상 장치.
  16. 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 상기 광전하를 전송하는 전송 트랜지스터와, 상기 전송 트랜지스터를 통해 상기 광전하가 전송되는 플로팅 디퓨전과, 포텐셜의 결합 및 분할이 가능해지도록 상기 플로팅 디퓨전에 접속하여 형성되며, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 플로팅 디퓨전을 통해 축적하는 축적 용량 소자와, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터를 갖는 화소가 어레이 형상으로 복수개 집적된 센서부와,
    상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호 및 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와, 각각의 리셋 레벨 또는 리셋 상당 레벨의 차분을 각각 산출하는 전처리부와,
    상기 차분에 따라 각 화소마다의 게인을 설정하는 게인 테이블을 생성하는 게인 테이블 생성부와,
    상기 차분 및 상기 게인 테이블의 데이터에 따라 비디오 데이터를 합성하는 비디오 데이터 합성부
    를 갖는, 고체 촬상 장치.
  17. 제 16 항에 있어서,
    상기 전처리부는, 상기 차분으로서, 상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 제 1 차분과, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 리셋 레벨의 전압 신호 혹은 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 제 2 차분을 산출하는, 고체 촬상 장치.
  18. 제 17 항에 있어서,
    상기 게인 테이블 생성부는, 상기 제 1 차분의 값이 소정 범위 내가 되었을 때, 각 화소마다의 게인 테이블 데이터로서 상기 제 1 차분과 상기 제 2 차분의 비를 산출하여 게인 테이블을 생성하는, 고체 촬상 장치.
  19. 제 17 항에 있어서,
    상기 비디오 데이터 합성부는, 미리 설정된 비디오 테이블로부터, 상기 제 1 차분 또는 상기 제 2 차분과 소정 문턱치의 합에 따라 비디오 데이터를 구하여 출력하는, 고체 촬상 장치.
  20. 제 18 항에 있어서,
    상기 비디오 데이터 합성부는, 상기 제 1 차분 또는 상기 제 2 차분과 상기 게인 테이블 데이터의 곱을 출력하는, 고체 촬상 장치.
  21. 삭제
  22. 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와,
    상기 광전하를 전송하는 전송 트랜지스터와,
    상기 전송 트랜지스터를 통하여 상기 광전하가 전송되는 플로팅 디퓨전과,
    포텐셜의 결합 및 분할이 가능해지도록 상기 플로팅 디퓨전에 접속하여 형성되며, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 플로팅 디퓨전을 통해 축적하는 축적 용량 소자와,
    상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터를 가지며,
    상기 플로팅 디퓨전이, 상기 축적 용량 소자와 포텐셜이 분할된 상태에서, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 플로팅 디퓨전 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 광전하를 축적하는, 광센서.
  23. 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와,
    상기 광전하를 전송하는 전송 트랜지스터와,
    상기 전송 트랜지스터를 통하여 상기 광전하가 전송되는 플로팅 디퓨전과,
    포텐셜의 결합 및 분할이 가능해지도록 상기 플로팅 디퓨전에 접속하여 형성되며, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 플로팅 디퓨전을 통해 축적하는 축적 용량 소자와,
    상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터를 가지며,
    상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분을 구하고, 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와 상기 플로팅 디퓨전의 리셋 레벨의 전압 신호의 차분, 또는 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 현재 프레임의 전압 신호와 상기 플로팅 디퓨전 및 상기 축적 용량 소자의 다음 프레임의 리셋 레벨의 전압 신호의 차분을 구하는 노이즈 캔슬 수단을 추가로 갖는, 광센서.
  24. 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 상기 광전하를 전송하는 전송 트랜지스터와, 상기 전송 트랜지스터를 통하여 상기 광전하가 전송되는 플로팅 디퓨전과, 포텐셜의 결합 및 분할이 가능해지도록 상기 플로팅 디퓨전에 접속하여 형성되며, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 플로팅 디퓨전을 통해 축적하는 축적 용량 소자와, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합 또는 분할하는 축적 트랜지스터를 갖는 센서부와,
    상기 플로팅 디퓨전에 전송된 광전하로부터 얻어진 전압 신호 및 상기 플로팅 디퓨전 및 상기 축적 용량 소자에 전송된 광전하로부터 얻어진 전압 신호와, 각각의 리셋 레벨 또는 리셋 상당 레벨의 차분을 각각 산출하는 전처리부와,
    상기 차분에 따라 각 화소마다의 게인을 설정하는 게인 테이블 생성부와,
    상기 차분 및 상기 게인 테이블의 데이터에 따라 비디오 데이터를 합성하는 비디오 데이터 합성부를 갖는, 광센서.
  25. 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 상기 광전하를 전송하는 전송 트랜지스터 및 축적 트랜지스터와, 상기 전송 트랜지스터를 통하여 상기 포토다이오드에 접속하여 형성된 플로팅 디퓨전과, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 축적 트랜지스터를 통해 축적하며, 상기 축적 트랜지스터에 의해 상기 플로팅 디퓨전과의 포텐셜의 결합 또는 분할이 제어되는 축적 용량 소자를 갖는 화소가 어레이 형상으로 복수개 집적된 고체 촬상 장치의 동작 방법으로서,
    전하 축적 전에 있어서, 상기 전송 트랜지스터를 오프로 하고, 상기 축적 트랜지스터를 온으로 하여, 상기 플로팅 디퓨전 및 상기 축적 용량 소자 내의 광전하를 배출하는 공정과,
    상기 플로팅 디퓨전과 상기 축적 용량 소자의 리셋 레벨의 전압 신호를 독출하는 공정과,
    상기 포토다이오드에서 발생하는 광전하 중 포화전 전하를 상기 포토다이오드에 축적하고, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 축적 용량 소자 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 과포화 전하를 상기 플로팅 디퓨전 및 상기 축적 용량 소자에서 축적하는 공정과,
    상기 축적 트랜지스터를 오프로 하고, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 분할하여, 상기 플로팅 디퓨전 내의 광전하를 배출하는 공정과,
    상기 플로팅 디퓨전의 리셋 레벨의 전압 신호를 독출하는 공정과,
    상기 전송 트랜지스터를 온으로 하고, 상기 포화전 전하를 상기 플로팅 디퓨전에 전송하여, 상기 포화전 전하를 포함하는 전압신호를 독출하는 공정과,
    상기 축적 트랜지스터를 온으로 하고, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합하여, 상기 포화전 전하와 상기 과포화 전하를 포함하는 전압 신호를 독출하는 공정
    을 갖는, 고체 촬상 장치의 동작 방법.
  26. 광을 수광하여 광전하를 생성 및 축적하는 포토다이오드와, 상기 광전하를 전송하는 전송 트랜지스터 및 축적 트랜지스터와, 상기 전송 트랜지스터를 통하여 상기 포토다이오드에 접속하여 형성된 플로팅 디퓨전과, 상기 포토다이오드의 축적기간에 상기 포토다이오드로부터 흘러넘치는 광전하를 상기 전송 트랜지스터 및 상기 축적 트랜지스터를 통해 축적하며, 상기 축적 트랜지스터에 의해 상기 플로팅 디퓨전과의 포텐셜의 결합 또는 분할이 제어되는 축적 용량 소자를 갖는 화소가 어레이 형상으로 복수개 집적된 고체 촬상 장치의 동작 방법으로서,
    전하 축적 전에 있어서, 상기 전송 트랜지스터를 오프로 하고, 상기 축적 트랜지스터를 온으로 하여, 상기 플로팅 디퓨전 및 상기 축적 용량 소자 내의 광전하를 배출하는 공정과,
    상기 플로팅 디퓨전과 상기 축적 용량 소자의 리셋 레벨의 전압 신호를 독출하는 공정과,
    상기 포토다이오드에서 발생하는 광전하 중 포화전 전하를 상기 포토다이오드에 축적하고, 상기 포토다이오드로부터 흘러넘치는 과포화 전하를 상기 플로팅 디퓨전 및 상기 축적 용량 소자에서 축적하는 공정과,
    상기 축적 트랜지스터를 오프로 하고, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 분할하여, 상기 플로팅 디퓨전 내의 광전하를 배출하는 공정과,
    상기 플로팅 디퓨전의 리셋 레벨의 전압 신호를 독출하는 공정과,
    상기 축적 용량 소자와 포텐셜이 분할된 상태의 상기 플로팅 디퓨전에 의해, 상기 포토다이오드의 축적기간 내부터 소정 기간의 비율로 설정된 플로팅 디퓨전 축적기간에 있어서, 상기 포토다이오드로부터 흘러넘치는 초과 포화 전하를 축적하는 공정과,
    상기 초과 포화 전하를 포함하는 전압 신호를 독출하는 공정과,
    상기 전송 트랜지스터를 온으로 하고, 상기 포화전 전하를 상기 플로팅 디퓨전에 전송하여, 상기 포화전 전하를 포함하는 전압 신호를 독출하는 공정과,
    상기 축적 트랜지스터를 온으로 하고, 상기 플로팅 디퓨전과 상기 축적 용량 소자의 포텐셜을 결합하여, 상기 포화전 전하와 상기 과포화 전하를 포함하는 전압 신호를 독출하는 공정
    을 갖는, 고체 촬상 장치의 동작 방법.
KR1020067023351A 2004-04-12 2005-04-12 고체 촬상 장치, 광센서 및 고체 촬상 장치의 동작 방법 KR101201269B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00116906 2004-04-12
JP2004116906 2004-04-12
JP2004322768A JP4317115B2 (ja) 2004-04-12 2004-11-05 固体撮像装置、光センサおよび固体撮像装置の動作方法
JPJP-P-2004-00322768 2004-11-05
PCT/JP2005/007066 WO2005101816A1 (ja) 2004-04-12 2005-04-12 固体撮像装置、光センサおよび固体撮像装置の動作方法

Publications (2)

Publication Number Publication Date
KR20060135941A KR20060135941A (ko) 2006-12-29
KR101201269B1 true KR101201269B1 (ko) 2012-11-14

Family

ID=35150347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067023351A KR101201269B1 (ko) 2004-04-12 2005-04-12 고체 촬상 장치, 광센서 및 고체 촬상 장치의 동작 방법

Country Status (6)

Country Link
US (1) US7800673B2 (ko)
EP (1) EP1746820B1 (ko)
JP (1) JP4317115B2 (ko)
KR (1) KR101201269B1 (ko)
TW (1) TWI389306B (ko)
WO (1) WO2005101816A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10033952B2 (en) 2015-09-10 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, electronic device, and method of operating the imaging device
US10879285B2 (en) 2015-09-11 2020-12-29 Sony Semiconductor Solutions Corporation Solid-state image pickup device to increase an area efficiency of a silicon interface on the transistor element side and electronic apparatus

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP4745735B2 (ja) * 2005-06-30 2011-08-10 キヤノン株式会社 画像入力装置及びその制御方法
KR100658367B1 (ko) * 2005-11-07 2006-12-15 플래닛팔이 주식회사 이미지 센서 및 이미지 데이터 처리 방법
JP2007150818A (ja) * 2005-11-29 2007-06-14 Konica Minolta Holdings Inc 撮像素子および該撮像素子を搭載した撮像装置
JP4745876B2 (ja) * 2006-03-29 2011-08-10 キヤノン株式会社 画像処理装置及び画像処理方法
JP4242880B2 (ja) * 2006-05-17 2009-03-25 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその動作方法
US8184191B2 (en) * 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
EP1887626A1 (en) * 2006-08-09 2008-02-13 Tohoku University Optical sensor comprising overflow gate and storage capacitor
US7821559B2 (en) * 2006-10-04 2010-10-26 Canon Kabushiki Kaisha Photoelectric conversion apparatus provided with arrangement of plurality of pixels each having plurality of photoelectric conversion devices and accumulating unit for temporarily accumulating charges accumulated in plurality of photoelectric conversion devices
US7427790B2 (en) * 2007-01-19 2008-09-23 Eastman Kodak Company Image sensor with gain control
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2008205639A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
US7674648B2 (en) * 2007-03-21 2010-03-09 Eastman Kodak Company Extended dynamic range using variable sensitivity pixels
JP5167677B2 (ja) * 2007-04-12 2013-03-21 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
US8159585B2 (en) * 2007-05-01 2012-04-17 Omnivision Technologies, Inc. Image sensor pixel with gain control
US8072015B2 (en) * 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
JP4931233B2 (ja) * 2007-07-04 2012-05-16 キヤノン株式会社 撮像装置及びその処理方法
JP4931232B2 (ja) * 2007-07-04 2012-05-16 キヤノン株式会社 撮像装置及びその処理方法
KR100898908B1 (ko) * 2007-08-07 2009-05-27 한국과학기술원 능동 픽셀 센서
JP5205155B2 (ja) * 2007-08-31 2013-06-05 パナソニック株式会社 固体撮像素子
JP5142680B2 (ja) * 2007-11-19 2013-02-13 キヤノン株式会社 光電変換装置及び撮像システム
JP4480753B2 (ja) 2007-11-21 2010-06-16 日本テキサス・インスツルメンツ株式会社 固体撮像装置
KR101465667B1 (ko) * 2008-03-25 2014-11-26 삼성전자주식회사 Ｃｍｏｓ 영상 센서 및 그 동작 방법
TWI504256B (zh) * 2008-04-07 2015-10-11 Sony Corp 固態成像裝置，其訊號處理方法，及電子設備
JP4693863B2 (ja) 2008-04-30 2011-06-01 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP4618342B2 (ja) * 2008-05-20 2011-01-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
CN102066975B (zh) * 2008-06-26 2016-03-23 皇家飞利浦电子股份有限公司 信噪比改进的高动态范围x射线探测器
DE102009004187A1 (de) * 2009-01-09 2010-07-15 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
JP5218122B2 (ja) * 2009-02-06 2013-06-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその駆動方法
US8203111B2 (en) * 2009-03-23 2012-06-19 Tower Semiconductor Ltd. CMOS image sensor pixel with an NMOS charge amplifier
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
CN102044548B (zh) * 2009-10-20 2013-01-23 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器
JP5578984B2 (ja) 2009-12-03 2014-08-27 キヤノン株式会社 光電変換装置、焦点検出装置及び撮像システム
JP5688540B2 (ja) * 2010-02-26 2015-03-25 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
JP5521682B2 (ja) * 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US9052381B2 (en) * 2010-05-07 2015-06-09 Flir Systems, Inc. Detector array for high speed sampling of an optical pulse
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
JP5570377B2 (ja) 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
WO2012088338A2 (en) * 2010-12-21 2012-06-28 Sionyx, Inc. Photodetecting imager devices having correlated double sampling and associated methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
WO2013010127A2 (en) 2011-07-13 2013-01-17 Sionyx, Inc. Biometric imaging devices and associated methods
JP5686765B2 (ja) * 2011-07-21 2015-03-18 キヤノン株式会社 撮像装置およびその制御方法
KR101313691B1 (ko) 2011-12-26 2013-10-02 주식회사 동부하이텍 이미지 센서
JP2013162148A (ja) * 2012-02-01 2013-08-19 Sony Corp 個体撮像装置および駆動方法、並びに電子機器
JP5362055B2 (ja) * 2012-02-08 2013-12-11 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の制御方法
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP2014039159A (ja) 2012-08-16 2014-02-27 Sony Corp 固体撮像装置および駆動方法、並びに電子機器
WO2014127376A2 (en) 2013-02-15 2014-08-21 Sionyx, Inc. High dynamic range cmos image sensor having anti-blooming properties and associated methods
US9729808B2 (en) 2013-03-12 2017-08-08 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
US9106851B2 (en) 2013-03-12 2015-08-11 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
JP2014204364A (ja) 2013-04-08 2014-10-27 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
JP5623607B2 (ja) * 2013-08-30 2014-11-12 キヤノン株式会社 撮像装置及び撮像システム
JP2015103958A (ja) 2013-11-25 2015-06-04 ルネサスエレクトロニクス株式会社 撮像装置
US9426395B2 (en) 2014-03-25 2016-08-23 Samsung Electronics Co., Ltd. Methods of calibrating knee-point and logarithmic slope in linear-logarithmic image sensors
US9398237B2 (en) * 2014-04-30 2016-07-19 Sony Corporation Image sensor with floating diffusion interconnect capacitor
JP6700656B2 (ja) * 2014-10-31 2020-05-27 キヤノン株式会社 撮像装置
US10154222B2 (en) 2014-11-17 2018-12-11 Tohoku University Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor
TWI649862B (zh) 2014-11-17 2019-02-01 國立大學法人東北大學 Light sensor and signal reading method thereof, solid-state imaging device and signal reading method thereof
US9819882B2 (en) * 2015-06-05 2017-11-14 Caeleste Cvba Global shutter high dynamic range sensor
FR3037440B1 (fr) * 2015-06-12 2019-11-08 Teledyne E2V Semiconductors Sas Capteur d'image a haute dynamique, a nœud de stockage en trois parties
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
JP6754157B2 (ja) 2015-10-26 2020-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN107534749B (zh) * 2015-11-30 2020-03-03 奥林巴斯株式会社 摄像元件、内窥镜以及内窥镜系统
WO2017098710A1 (ja) * 2015-12-07 2017-06-15 パナソニックＩｐマネジメント株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP6727830B2 (ja) * 2016-02-09 2020-07-22 キヤノン株式会社 撮像装置
TWI717450B (zh) * 2016-02-18 2021-02-01 日商新力股份有限公司 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器
US10182199B2 (en) * 2016-02-22 2019-01-15 Canon Kabushiki Kaisha Imaging device and reproducing device
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
JP2017183563A (ja) 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器
KR102641555B1 (ko) 2016-03-31 2024-02-28 소니그룹주식회사 고체 촬상 소자, 고체 촬상 소자의 구동 방법, 및, 전자 기기
JP6664259B2 (ja) * 2016-03-31 2020-03-13 キヤノン株式会社 撮像装置、撮像システム、および、移動体
JP6832649B2 (ja) 2016-08-17 2021-02-24 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
KR102268948B1 (ko) 2016-10-07 2021-06-23 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법
WO2018069785A1 (en) 2016-10-12 2018-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same
US10917625B1 (en) 2016-10-20 2021-02-09 Facebook Technologies, Llc Time multiplexed dual-band sensor
US10075663B2 (en) * 2017-01-20 2018-09-11 Semiconductor Components Industries, Llc Phase detection pixels with high speed readout
JP6840555B2 (ja) * 2017-01-30 2021-03-10 キヤノン株式会社 固体撮像装置及び撮像システム
KR102276181B1 (ko) * 2017-05-28 2021-07-12 고쿠리츠다이가쿠호진 도호쿠다이가쿠 수광 디바이스 및 수광 디바이스의 신호 판독 방법
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10686996B2 (en) * 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US11568609B1 (en) 2017-07-25 2023-01-31 Meta Platforms Technologies, Llc Image sensor having on-chip compute circuit
US10726627B2 (en) 2017-07-25 2020-07-28 Facebook Technologies, Llc Sensor system based on stacked sensor layers
US10103193B1 (en) * 2017-08-03 2018-10-16 Omnivision Technologies, Inc. Apparatus and method for low dark current floating diffusion
US10825854B2 (en) 2017-08-16 2020-11-03 Facebook Technologies, Llc Stacked photo sensor assembly with pixel level interconnect
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
JP7072362B2 (ja) 2017-09-26 2022-05-20 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7100439B2 (ja) * 2017-10-20 2022-07-13 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
KR102577163B1 (ko) 2017-10-27 2023-09-08 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 촬상 방법
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US11057581B2 (en) 2018-01-24 2021-07-06 Facebook Technologies, Llc Digital pixel array with multi-stage readouts
US10827142B2 (en) 2018-03-02 2020-11-03 Facebook Technologies, Llc Digital pixel array with adaptive exposure
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US10923523B2 (en) 2018-04-16 2021-02-16 Facebook Technologies, Llc Multi-photodiode pixel cell
US10848681B2 (en) 2018-04-17 2020-11-24 Facebook Technologies, Llc Image reconstruction from image sensor output
US11233085B2 (en) 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
US10804926B2 (en) 2018-06-08 2020-10-13 Facebook Technologies, Llc Charge leakage compensation in analog-to-digital converter
US10834344B2 (en) 2018-06-09 2020-11-10 Facebook Technologies, Llc Digital pixel with extended dynamic range
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US10903260B2 (en) 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) * 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US20200027910A1 (en) * 2018-07-17 2020-01-23 Brillnics, Inc. Solid-state imaging device, method for fabricating solid-state imaging device, and electronic apparatus
JP7455525B2 (ja) 2018-07-17 2024-03-26 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
US10931884B2 (en) * 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
JP7333562B2 (ja) 2018-08-23 2023-08-25 国立大学法人東北大学 光センサ及びその信号読み出し方法並びに光エリアセンサ及びその信号読み出し方法
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11888002B2 (en) 2018-12-17 2024-01-30 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11962928B2 (en) 2018-12-17 2024-04-16 Meta Platforms Technologies, Llc Programmable pixel array
JP7341659B2 (ja) 2018-12-25 2023-09-11 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
JP7292990B2 (ja) * 2019-06-17 2023-06-19 キヤノン株式会社 撮像装置、コンピュータプログラム及び記憶媒体
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11935291B2 (en) 2019-10-30 2024-03-19 Meta Platforms Technologies, Llc Distributed sensor system
US11948089B2 (en) 2019-11-07 2024-04-02 Meta Platforms Technologies, Llc Sparse image sensing and processing
US11362121B2 (en) * 2020-01-28 2022-06-14 Omnivision Technologies, Inc. Light attenuation layer fabrication method and structure for image sensor
WO2021153370A1 (ja) 2020-01-29 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の駆動方法及び電子機器
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11825228B2 (en) 2020-05-20 2023-11-21 Meta Platforms Technologies, Llc Programmable pixel array having multiple power domains
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
JP2022071317A (ja) 2020-10-28 2022-05-16 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
WO2022102495A1 (ja) * 2020-11-13 2022-05-19 パナソニックＩｐマネジメント株式会社 撮像装置
US11935575B1 (en) 2020-12-23 2024-03-19 Meta Platforms Technologies, Llc Heterogeneous memory system
CN116711321A (zh) 2021-01-15 2023-09-05 松下知识产权经营株式会社 摄像装置及相机系统
WO2022196288A1 (ja) * 2021-03-16 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、撮像装置、固体撮像装置の処理方法、固体撮像装置の処理プログラム、撮像装置の処理方法、及び、撮像装置の処理プログラム
JP2022180791A (ja) 2021-05-25 2022-12-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2023001516A (ja) 2021-06-21 2023-01-06 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
WO2023184265A1 (zh) * 2022-03-30 2023-10-05 北京小米移动软件有限公司 固体拍摄装置、以及具备固体拍摄装置的拍摄装置
JP2023163742A (ja) 2022-04-28 2023-11-10 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2024010357A (ja) 2022-07-12 2024-01-24 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165754A (ja) * 1998-11-27 2000-06-16 Canon Inc 固体撮像装置および固体撮像装置の信号読出し方法
JP2004111590A (ja) * 2002-09-18 2004-04-08 Sony Corp 固体撮像装置およびその駆動制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590556A (ja) 1990-05-11 1993-04-09 Olympus Optical Co Ltd 固体撮像素子
JP3563743B2 (ja) * 1992-05-01 2004-09-08 オリンパス株式会社 撮像装置
US6486504B1 (en) 1999-10-26 2002-11-26 Eastman Kodak Company CMOS image sensor with extended dynamic range
US6307195B1 (en) * 1999-10-26 2001-10-23 Eastman Kodak Company Variable collection of blooming charge to extend dynamic range
JP3558589B2 (ja) 2000-06-14 2004-08-25 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓ型イメージセンサ及びその駆動方法
JP3827145B2 (ja) 2001-07-03 2006-09-27 ソニー株式会社 固体撮像装置
JP3984814B2 (ja) 2001-10-29 2007-10-03 キヤノン株式会社 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム
US6888122B2 (en) * 2002-08-29 2005-05-03 Micron Technology, Inc. High dynamic range cascaded integration pixel cell and method of operation
US6780666B1 (en) * 2003-08-07 2004-08-24 Micron Technology, Inc. Imager photo diode capacitor structure with reduced process variation sensitivity

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165754A (ja) * 1998-11-27 2000-06-16 Canon Inc 固体撮像装置および固体撮像装置の信号読出し方法
JP2004111590A (ja) * 2002-09-18 2004-04-08 Sony Corp 固体撮像装置およびその駆動制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10033952B2 (en) 2015-09-10 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, electronic device, and method of operating the imaging device
US10879285B2 (en) 2015-09-11 2020-12-29 Sony Semiconductor Solutions Corporation Solid-state image pickup device to increase an area efficiency of a silicon interface on the transistor element side and electronic apparatus

Also Published As

Publication number Publication date
EP1746820A1 (en) 2007-01-24
TW200537684A (en) 2005-11-16
KR20060135941A (ko) 2006-12-29
JP2005328493A (ja) 2005-11-24
TWI389306B (zh) 2013-03-11
US7800673B2 (en) 2010-09-21
EP1746820A4 (en) 2010-09-22
JP4317115B2 (ja) 2009-08-19
EP1746820B1 (en) 2012-08-15
US20080266434A1 (en) 2008-10-30
WO2005101816A1 (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
KR101201269B1 (ko) 고체 촬상 장치, 광센서 및 고체 촬상 장치의 동작 방법
CN100525401C (zh) 固体摄像装置、光传感器及固体摄像装置的动作方法
US8624308B2 (en) Image sensor five transistor pixel element with four control signals
US7626622B2 (en) Solid state image pickup device and camera using the same
US8222709B2 (en) Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus
CN101164334B (zh) 光传感器、固体摄像装置和固体摄像装置的动作方法
KR101105617B1 (ko) 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법
JP4467542B2 (ja) 固体撮像装置
US8866059B2 (en) Solid state imaging device and differential circuit having an expanded dynamic range
US7619198B2 (en) Imaging device and imaging device drive method
US7973835B2 (en) Solid-state image pickup apparatus
US6947087B2 (en) Solid-state imaging device with dynamic range control
US8093541B2 (en) Anti-blooming protection of pixels in a pixel array for multiple scaling modes
JP2008205639A (ja) 固体撮像装置及びその動作方法
US8072524B2 (en) Solid-state image-sensing device
EP0952730B1 (en) Solid-state image sensing apparatus
JP2000224495A (ja) 撮像装置及びそれを用いた撮像システム
US20070046797A1 (en) Solid-state image-sensing device
JPH05103272A (ja) Ｃｃｄ型固体撮像素子
US8120688B2 (en) Solid state imaging device
JP4464087B2 (ja) 撮像装置及びそれを用いた撮像システム
JP2005318651A (ja) Ｃｃｄ型固体撮像素子およびそれを用いたカメラ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151008

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 7