JP2022180791A - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents

固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDF

Info

Publication number
JP2022180791A
JP2022180791A JP2021087478A JP2021087478A JP2022180791A JP 2022180791 A JP2022180791 A JP 2022180791A JP 2021087478 A JP2021087478 A JP 2021087478A JP 2021087478 A JP2021087478 A JP 2021087478A JP 2022180791 A JP2022180791 A JP 2022180791A
Authority
JP
Japan
Prior art keywords
floating diffusion
readout
conversion gain
reset
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021087478A
Other languages
English (en)
Inventor
健 宮内
Takeshi Miyauchi
功 高柳
Isao Takayanagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brillnics Singapore Pte Ltd
Original Assignee
Brillnics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brillnics Singapore Pte Ltd filed Critical Brillnics Singapore Pte Ltd
Priority to JP2021087478A priority Critical patent/JP2022180791A/ja
Priority to US17/749,404 priority patent/US11671730B2/en
Priority to CN202210578293.6A priority patent/CN115396611A/zh
Priority to TW111119546A priority patent/TWI786021B/zh
Publication of JP2022180791A publication Critical patent/JP2022180791A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】光学仕様の影響を受けることなく、変換利得の異なる信号同士の結合点におけるＳＮＲの低下を抑止することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供する。【解決手段】画素２００は、第１の接続素子ＬＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１と第１のキャパシタＣＳ１１を選択的に接続することで、ＦＤ１１の容量を第１容量または第２容量に変更して変換利得を第１容量で決まる第１変換利得（ＨＣＧ）または第２容量で決まる第２変換利得（ＭＣＧ）に切り換えられ、第２の接続素子ＳＧ１１－Ｔｒを通してＦＤ１１と第２のキャパシタＣＳ１２を接続することで、ＦＤ１１の容量を第３容量に変更してＳＦ１１－Ｔｒの変換利得を第３容量で決まる第３変換利得（ＬＣＧ）に切り換えられる。【選択図】図２

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、車載用カメラ、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。
一般的に、ＣＭＯＳイメージセンサの各画素は、たとえば１個のフォトダイオードに対して、転送素子としての転送トランジスタ、リセット素子としてのリセットトランジスタ、ソースフォロワ素子（増幅素子）としてのソースフォロワトランジスタ、および選択素子としての選択トランジスタの４素子を能動素子として含んで構成される。
ところで、特性向上のため，高ダイナミックレンジ（ＨＤＲ）を持つ高画質のＣＭＯＳイメージセンサを実現する方法が種々提案されている（たとえば特許文献１、２、３参照）。
特許文献１に記載のハイダイナミックレンジを実現するＣＭＯＳイメージセンサは、画素（ピクセル）に、入射光に応答して電荷を生成するフォトダイオードＰＤが含まれ、フォトダイオードＰＤからの電荷は、電圧源に結合され、排出されるか、または蓄積ダイオードなどの電荷蓄積領域に転送され得る。
電荷蓄積領域で生成された電荷が第１の電荷レベルを超えると、電荷は第１のトランジスタを通って第１の蓄積キャパシタにオーバーフローする可能性がある。生成された電荷が第１の電荷レベルよりも高い第２の電荷レベルを超えると、電荷は第２のトランジスタを通ってオーバーフローする可能性がある。第２のトランジスタを通ってオーバーフローする電荷は、その後の読み出しのために第２の蓄積キャパシタに排出または転送され得る。
特許文献２には、広いダイナミックレンジを実現しながら、固体画像ピックアップ装置とその制御方法、およびＰＬＳの影響を抑制できるようにすることを目的とした電子装置が記載されている。
固体画像ピックアップ装置は、複数の画素が配列された画素アレイユニットを含む。画素アレイユニット内の画素の一部は、少なくとも１つの光電変換素子およびオーバーフロー蓄積キャパシタ（ＬＯＦＩＣ）を有するユニット画素である。さらに、固体画像ピックアップ装置は、画素アレイユニット内の１つまたは複数のユニット画素用の１つのＡＤコンバータを含む。
特許文献３には、高いＳ/N比で高感度を維持しながら広いダイナミックレンジを実現できるＣＭＯＳイメージセンサが記載されている。
画素アレイは、各画素が、光を受け取り、光電電荷を生成および蓄積するためのフォトダイオードＰＤと、フォトダイオードＰＤからオーバーフローする光電荷を蓄積するための転送トランジスタＴｒ１を介してフォトダイオードＰＤに結合された蓄積キャパシタＣＳとを含む構造を有する。蓄積キャパシタＣＳは、フォトダイオードＰＤから溢れ出る光電荷を蓄積するように構成されている。
ＵＳ１０７９１２９２Ｂ１ ＵＳ１０５４７８０２Ｂ２ ＵＳ２００８０２６６４３４Ａ１
上述したように、ＣＭＯＳイメージセンサ（ＣＩＳ）は、画素のダイナミックレンジを向上させる種々の特徴的な構造を採用して構成可能である。
高ダイナミックレンジ化のアプローチの一つとして、横型オーバーフロー蓄積容量（LOFIC: Lateral Overflow Integration Capacitor）の構成を挙げることができる。
しかしながら、ＬＯＦＩＣには、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の結合（接合）点におけるＳＮＲの低下という重要な問題がある。
すなわち、ＬＯＦＩＣ構成のみでは、ＬＣＧ信号のｋＴＣノイズを取り除くことができないため、ＨＣＧ信号とＬＣＧ信号の結合点におけるＳＮＲが低下する。
最小のＳＮＲ低下を達成するための方法の１つに、デュアル変換利得（ゲイン）読み出し、ＬＯＦＩＣおよび分割画素（スプリットピクセル）を備えたトリプル変換利得読み出し技術がある。
ところが、この種の画素構造（分割ピクセルタイプ）には、光学仕様のいくつかの課題がある。これらの課題としては、たとえば大きなフォトダイオードＰＤと小さなフォトダイオードＰＤの間の光学構造、異なる角度応答と異なる量子効率（Q.E.）または大きなフォトダイオードＰＤと小さなフォトダイオードＰＤの間の応答性を挙げることができる。
本発明は、光学仕様の影響を受けることなく、変換利得の異なる信号同士の結合点におけるＳＮＲの低下を抑止することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
本発明の第１の観点の固体撮像装置は、光電変換を行い、少なくとも３つの変換利得に応じた信号を読み出し可能な画素を有し、前記画素は、転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、前記露光期間中は非導通状態に保持され、転送期間に導通状態に保持されて前記光電変換素子に蓄積された電荷を前記フローティングディフュージョンに転送する転送素子と、少なくとも前記フローティングディフュージョンの蓄積電荷を排出するリセット処理が可能なリセット素子と、変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される第１の容量素子と、前記フローティングディフュージョンと前記第１の容量素子とを選択的に接続する第１の接続素子と、前記光電変換素子から溢れ出るオーバーフロー電荷を蓄積可能な第２の容量素子と、前記フローティングディフュージョンと前記第２の容量素子とを選択的に接続する第２の接続素子と、前記光電変換素子から溢れ出る電荷を前記第２の容量素子の形成領域方向にオーバーフローさせることが可能なオーバーフローパスと、前記オーバーフローパス上に形成され、当該オーバーフローパスの導通制御を行うためのオーバーフローゲート素子と、前記フローティングディフュージョンで変換した電圧信号を増幅して出力するソースフォロワ素子と、を含む。
本発明の第２の観点は、光電変換を行い、少なくとも３つの変換利得に応じた信号を読み出し可能な画素を有し、前記画素は、転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、前記露光期間中は非導通状態に保持され、転送期間に導通状態に保持されて前記光電変換素子に蓄積された電荷を前記フローティングディフュージョンに転送する転送素子と、少なくとも前記フローティングディフュージョンの蓄積電荷を排出するリセット処理が可能なリセット素子と、変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される第１の容量素子と、前記フローティングディフュージョンと前記第１の容量素子とを選択的に接続する第１の接続素子と、前記光電変換素子から溢れ出るオーバーフロー電荷を蓄積可能な第２の容量素子と、前記フローティングディフュージョンと前記第２の容量素子とを選択的に接続する第２の接続素子と、前記光電変換素子から溢れ出る電荷を前記第２の容量素子の形成領域方向にオーバーフローさせることが可能なオーバーフローパスと、前記オーバーフローパス上に形成され、当該オーバーフローパスの導通制御を行うためのオーバーフローゲート素子と、前記フローティングディフュージョンで変換した電圧信号を増幅して出力するソースフォロワ素子と、を含む固体撮像装置の駆動方法であって、前記第１の接続素子を通して前記フローティングディフュージョンと前記第１の容量素子を選択的に接続することにより、前記フローティングディフュージョンの容量を第１容量または第２容量に変更して前記変換利得を前記第１容量で決まる第１変換利得または前記第２容量で決まる第２変換利得に切り換え、前記第１の接続素子を通して前記フローティングディフュージョンと前記第１の容量素子を接続し、前記第２の接続素子を通して前記フローティングディフュージョンと前記第１の容量素子と前記第２の容量素子を接続することにより、前記フローティングディフュージョンの容量を第３容量に変更して前記フローティングディフュージョンの変換利得を前記第３容量で決まる第３変換利得に切り換える。
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換を行い、少なくとも３つの変換利得に応じた信号を読み出し可能な画素を有し、前記画素は、転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、前記露光期間中は非導通状態に保持され、転送期間に導通状態に保持されて前記光電変換素子に蓄積された電荷を前記フローティングディフュージョンに転送する転送素子と、少なくとも前記フローティングディフュージョンの蓄積電荷を排出するリセット処理が可能なリセット素子と、変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される第１の容量素子と、前記フローティングディフュージョンと前記第１の容量素子とを選択的に接続する第１の接続素子と、前記光電変換素子から溢れ出るオーバーフロー電荷を蓄積可能な第２の容量素子と、前記フローティングディフュージョンと前記第２の容量素子とを選択的に接続する第２の接続素子と、前記光電変換素子から溢れ出る電荷を前記第２の容量素子の形成領域方向にオーバーフローさせることが可能なオーバーフローパスと、前記オーバーフローパス上に形成され、当該オーバーフローパスの導通制御を行うためのオーバーフローゲート素子と、前記フローティングディフュージョンで変換した電圧信号を増幅して出力するソースフォロワ素子と、を含む。
本発明によれば、光学仕様の影響を受けることなく、変換利得の異なる信号同士の結合点におけるＳＮＲの低下を抑止することが可能となる。
本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。 本発明の第１の実施形態に係る固体撮像装置における画素の構成例を示す回路図である。 本発明の第１の実施形態に係る固体撮像装置におけるトリプル変換利得読み出しに関する光電変換特性について説明するための図である。 本発明の第１の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスの一例を説明するためのタイミングチャートである。 本発明の第１の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに低照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第１の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに中照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第１の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに高照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第１の実施形態に係る固体撮像装置のトリプル変換利得読み出しモードによる各読み出し信号の合成信号のリニアリティ特性、ノイズ特性、およびＳＮＲ特性を示す図である。 本発明の第２の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。 本発明の第２の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスの一例を説明するためのタイミングチャートである。 本発明の第２の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに低照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第２の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに中照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第２の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに高照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第３の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。 本発明の第３の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスの一例を説明するためのタイミングチャートである。 本発明の第３の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに低照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第３の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに中照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第３の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに高照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第４の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。 本発明の第４の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスの一例を説明するためのタイミングチャートである。 本発明の第４の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第５の実施形態に係る固体撮像装置の画素の構成例を示す回路図である。 本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
以下、本発明の実施形態を図面に関連付けて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
図２は、本発明の第１の実施形態に係る固体撮像装置における画素の構成例を示す回路図である。
図３（Ａ）および（Ｂ）は、本発明の第１の実施形態に係る固体撮像装置におけるトリプル変換利得読み出しに関する変換利得および容量について説明するための図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
本第１の実施形態において、固体撮像装置１０、後で詳述するように、画素部２０に行列状に配列される画素２００は、基本的に、図２に示すような構成を有している。
すなわち、画素２００は、転送される電荷を電圧信号として読み出すために保持するフローティングディフュージョンＦＤ（Floating Diffusion；浮遊拡散層）１１と、露光期間ＰＥＸＰ中に入射光量に応じた電荷を蓄積する光電変換素子としてのフォトダイオードＰＤ１１と、露光期間ＰＥＸＰ中は非導通状態に保持され、転送期間に導通状態に保持されて光電変換素子としてのフォトダイオードＰＤ１１に蓄積された電荷をフローティングディフュージョンＦＤ１１に転送する転送素子としての転送トランジスタＴＧ１１－Ｔｒと、フローティングディフュージョンＦＤ１１の蓄積電荷を排出するリセット処理が可能なリセット素子としてのリセットトランジスタＲＳＴ１１－Ｔｒと、を含んで構成されている。
さらに、画素２００は、変換利得に応じてフローティングディフュージョンＦＤ１１との接続状態または非接続状態に制御される第１の容量素子としての第１のキャパシタＣＳ１１と、フローティングディフュージョンＦＤ１１と第１の容量素子としての第１のキャパシタＣＳ１１とを選択的に接続する第１の接続素子としての第１のスイッチングトランジスタＬＧ１１－Ｔｒと、光電変換素子としてのフォトダイオードＰＤ１１から溢れ出るオーバーフロー電荷を蓄積可能な第２の容量素子としての第２のキャパシタＣＳ１２と、フローティングディフュージョンＦＤ１１と第２の容量素子としての第２のキャパシタＣＳ１２とを選択的に接続する第２の接続素子としての第２のスイッチングトランジスタＳＧ１１－Ｔｒと、を含んで構成されている。
さらに、画素２００は、光電変換素子としてのフォトダイオードＰＤ１１から溢れ出る電荷を第２の容量素子としての第２のキャパシタＣＳ２の形成領域方向にオーバーフローさせることが可能なオーバーフローパスＯＶＦＰと、オーバーフローパスＯＶＦＰ上に形成され、オーバーフローパスＯＶＦＰの導通制御を行うためのオーバーフローゲート素子としてのオーバーフローパストランジスタＬＯ１１－Ｔｒと、フローティングディフュージョンＦＤ１１で変換した電圧信号を出力するソースフォロワ素子としてのソースフォロワトランジスタＳＦ１１－Ｔｒと、選択素子としての選択トランジスタＳＥＬ１１－Ｔｒを含んで構成されている。
本実施形態に係る画素２００は、読み出し部７０の制御の下、第１の接続素子としての第１のスイッチングトランジスタＬＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１と第１の容量素子としての第１のキャパシタＣＳ１１を選択的に接続することにより、フローティングディフュージョンＦＤ１１の容量を第１容量または第２容量に変更して第１容量で決まる第１変換利得（たとえば高変換利得：ＨＣＧ：High Conversion Gain）または第２容量で決まる第２変換利得（たとえば中変換利得：ＭＣＧ：Middle Conversion Gain）に切り換え可能である。
さらに、画素２００は、読み出し部７０の制御の下、第２の接続素子としての第２のスイッチングトランジスタＳＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１と第２の容量素子としての第２のキャパシタＣＳ１２を接続することにより、フローティングディフュージョンＦＤ１１の容量を第３容量に変更して第３容量で決まる第３変換利得（たとえば低変換利得：ＬＣＧ：Low Conversion Gain）に切り換え可能である。
画素２００は、読み出し部７０の制御の下、図３に示すように、指定されるデュアル変換利得読み出しモード期間に、第１容量に応じた第１変換利得（高変換利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得モード読み出しと、第２容量（第１容量と異なる）に応じた第２変換利得（中変換利得：ＭＣＧ）で画素信号の読み出しを行う第２変換利得モード読み出しと、を行うことが可能に構成されている。
さらに、画素２００は、読み出し部７０の制御の下、デュアル変換利得読み出しモードに後続して指定されるオーバーフロー電荷に関するオーバーフロー読み出しモード（ＬＯＦＩＣ）読み出しモード）期間に、第３容量に応じた第３変換利得（低変換利得：ＬＣＧ）で画素信号の読み出しを行う第３変換利得モード読み出しを行うことが可能に構成されている。
画素２００は、たとえば横型オーバ一フロー蓄積容量（以下、「L0FIC (Lateral Overflow Integration Capacitor) 」という構造が設けられており、読み出し部７０の制御の下、低照度条件下では光電変換素子であるフォトダイオードＰＤ１１の蓄積電荷およびオーバーフロー電荷に関連する第３変換利得（シングル利得）を用いた２重サンプリング読み出しモード（ＬＯＦＩＣモード）動作を行う。
このように、本第１の実施形態において、画素２００は、分割画素を備えることなく、最小のＳＮＲ低下を実現するために、図３に示すように、第１容量に応じた第１変換利得（たとえば高変換利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得モード読み出しと、第２容量（第１容量と異なる）に応じた第２変換利得（たとえば中変換利得：ＭＣＧ）で画素信号の読み出しを行う第２変換利得モード読み出しと、第３容量に応じた第３変換利得（たとえば低変換利得：ＬＣＧ）で画素信号の読み出しを行う第３変換利得モード読み出しを行うトリプル変換利得読み出しが行われる。
（画素２００の具体的な回路構成）
ここで、図２の画素２００の具体的な回路構成について説明する。
ここでは、ＬＯＦＩＣ構造を持つ画素２００の構成例について説明する。
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む読み出し画素２００がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
この画素２００は、たとえば図２に示すように、光電変換素子としてのフォトダイオードＰＤ１１、転送素子としての転送トランジスタＴＧ１１－Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ１１－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ１１－Ｔｒ、選択素子としての選択トランジスタＳＥＬ１１－Ｔｒ、第１の接続素子としての第１のスイッチングトランジスタＬＧ１１－Ｔｒ、第２の接続素子としての第２のスイッチングトランジスタＳＧ１１－Ｔｒ、オーバーフローゲート素子としてのオーバーフローパストランジスタＬＯ１１－Ｔｒ、第１の容量素子としての第１のキャパシタＣＳ１１、第２の容量素子としての第２のキャパシタＣＳ１２、フローティングディフュージョンＦＤ１１、フローティングディフュージョンＦＤ１１に接続された第１のノードＮＤ１１、第２のノードＮＤ１２、および第２のキャパシタＣＳ１２に接続された第３のノードＮＤ１３を含んで構成されている。
本第１の実施形態において、画素２００のフォトダイオードＰＤ１１は高容量フォトダイオードにより形成されている。
また、画素２００において、フローティングディフュージョンＦＤ１１、第１のキャパシタＣＳ１１，および第２のキャパシタＣＳ１２は、容量（capacitance）が次のように設定されている（図３（Ｂ）も参照）。
フローティングディフュージョンＦＤ１１の容量ＣＦＤは、高ゲイン低ノイズ用に非常に小さい容量に形成されている。
第１のキャパシタＣＳ１１の容量ＣＳ１は、ＳＮＲの低減を最小限に抑えるため、高容量フォトダイオードＰＤ１１よりも大きい中容量に設定されている。
第２のキャパシタＣＳ１２の容量ＣＳ２は、高ＦＷＣ(Full Well Capacity)用に非常に大きい容量（静電容量）に設定されている。第２のキャパシタＣＳ１２の容量ＣＳ２は、第１のキャパシタＣＳ１１の容量ＣＳ１およびフローティングディフュージョンＦＤ１１の容量ＣＦＤより大きい。
そして、中程度の変換ゲインには第１のキャパシタＣＳ１１の容量ＣＳ１が主として用いられ、低変換ゲインには第２のキャパシタＣＳ１２の容量ＣＳ２も用いられる。
高容量のフォトダイオードＰＤ１１は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
各画素２００において、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまうおそれがある。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
転送トランジスタＴＧ１１－Ｔｒは、フォトダイオードＰＤ１１とフローティングディフュージョンＦＤ１１（および第１のノードＮＤ１１）の間に接続され、制御信号ＴＧを通じて制御される。
転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ１１で光電変換され蓄積ノードに蓄積された電荷（電子）をフローティングディフュージョンＦＤ１１に転送する。
リセットトランジスタＲＳＴ１１－Ｔｒは、図２の例では、電源電位ＶＡＡＰＩＸとフローティングディフュージョンＦＤ１１に第１のノードＮＤ１１を介して接続された第１のスイッチングトランジスタＬＧ１１－Ｔｒ、および、第２のノードＮＤ１２を介して接続された第２のスイッチングトランジスタＳＧ１１―Ｔｒの間に接続され、制御信号ＲＳＴを通じて制御される。
リセットトランジスタＲＳＴ１１－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、少なくともフローティングディフュージョンＦＤ１１を電源電位ＶＡＡＰＩＸにリセットする。
また、本第１の実施形態では、リセットトランジスタＲＳＴ１１－Ｔｒおよび転送トランジスタＴＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１およびフォトダイオードＰＤ１１がリセットされる。
第１のスイッチングトランジスタＬＧ１１-Ｔｒは、第１のノードＮＤ１１を介してフローティングディフュージョンＦＤ１１と第１のキャパシタＣＳ１１との間に接続されている。
第１のスイッチングトランジスタＬＧ１１－Ｔｒは、制御線を通じてゲートに印加される制御信号ＬＧにより制御される。
第１のスイッチングトランジスタＬＧ１１－Ｔｒは、制御信号ＬＧがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１１と第１のキャパシタＣＳ１１とを接続する。
本第１の実施形態では、リセットトランジスタＲＳＴ１１－Ｔｒおよび第１のスイッチングトランジスタＬＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および第１のキャパシタＣＳ１１がリセットされる。
第２のスイッチングトランジスタＳＧ１１-Ｔｒは、第２のノードＮＤ１２を介してフローティングディフュージョンＦＤ１１（およびリセットトランジスタＲＳＴ１１－Ｔｒ）と第２のキャパシタＣＳ１２との間に接続されている。
第２のスイッチングトランジスタＳＧ１１－Ｔｒは、制御線を通じてゲートに印加される制御信号ＳＧにより制御される。
第２のスイッチングトランジスタＳＧ１１－Ｔｒは、制御信号ＳＧがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１１（およびリセットトランジスタＲＳＴ１１－Ｔｒ）と第２のキャパシタＣＳ１２とを接続する。
本第１の実施形態では、リセットトランジスタＲＳＴ１１－Ｔｒおよび第２のスイッチングトランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および第２のキャパシタＣＳ１２がリセットされる。
オーバーフローパストランジスタＬＯ１１－Ｔｒは、第３のノードＮＤ１３を介してフォトダイオードＰＤ１１の電荷蓄積ノードと第２のキャパシタＣＳ１２との間に接続されている。
オーバーフローパストランジスタＬＯ１１－Ｔｒは、制御線を通じてゲートに印加される制御信号ＬＯにより制御される。
オーバーフローパストランジスタＬＯ１１－Ｔｒは、制御信号ＬＯがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤ１１の電荷蓄積ノードと第２のキャパシタＣＳ１２とを接続する。
なお、本第１の実施形態において、オーバーフローパスＯＶＦＰは、図２に示すように、フォトダイオードＰＤ１１のオーバーフロー電荷をオーバーフローパストランジスタＬＯ１１－Ｔｒ、第３のノードＮＤ１３を介して第２のキャパシタＣＳ１２にオーバーフロー可能な経路として形成され（実線の矢印）、かつ、第２のキャパシタＣＳ１２のオーバーフロー電荷を第２のスイッチングトランジスタＳＧ１１－Ｔｒ、第２のノードＮＤ１２，リセットトランジスタＲＳＴ１１－Ｔｒを介して電源電位ＶＡＡＰＩＸに捨てることが可能な経路として形成されている（破線の矢印）。
ソースフォロワトランジスタＳＦ１１－Ｔｒと選択トランジスタＳＥＬ１１－Ｔｒは、電源電位ＶＡＡＰＩＸと垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
ソースフォロワトランジスタＳＦ－ＴｒのゲートにはフローティングディフュージョンＦＤ１１が接続され、選択トランジスタＳＥＬ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ１１－Ｔｒは、制御信号ＳＥＬがＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１１－ＴｒはフローティングディフュージョンＦＤ１１で変換した電圧信号（ＶＲＳＴ１，ＶＳＩＧ１）を垂直信号線ＬＳＧＮ１１に出力する。
画素部２０には、画素回路２００がＮ行×Ｍ列配置されているので、各制御線はそれぞれＮ本、垂直信号線はＭ本ある。
図１においては、各制御線を１本の行走査制御線として表している。
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤ１１に蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
水平走査回路５０は、読み出し回路４０の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
読み出し部７０は、デュアル変換利得読み出しモードＭＤＣＧが指定されると、第２変換利得リセット読み出し処理ＭＣＧＲＲＤ、第１変換利得リセット読み出し処理ＨＣＧＲＲＤ、第１変換利得読み出し処理ＨＣＧＳＲＤ、および第２変換利得読み出し処理ＭＣＧＳＲＤを行う、
読み出し部７０は、オーバーフロー電荷に関するオーバーフロー読み出しモードＭＯＶＦ（ＭＬＯＦＩＣ）が指定されると、第３変換利得読み出し処理ＬＣＧＳＲＤ、および第３変換利得リセット読み出し処理ＬＣＧＲＲＤを行う。
本第１の実施形態において、読み出し部７０は、露光期間ＰＥＸＰを開始後、読み出しモード処理として、デュアル変換利得読み出しモードＭＤＣＧの読み出し処理を行い、引き続き、オーバーフロー読み出しモードＭＯＶＦ（ＭＬＯＦＩＣ）を行うように、読み出しシーケンス制御を行う。
たとえば、読み出し部７０は、リセットトランジスタＲＳＴ１１－Ｔｒ、第１のスイッチングトランジスタＬＧ１１－Ｔｒ、第２のスイッチングトランジスタＳＧ１１－Ｔｒ、および転送トランジスタＴＧ１１－Ｔｒを所定期間導通状態に保持してフォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１１、第１のキャパシタＣＳ１１、および第２のキャパシタＣＳ１２をリセットしてシャッター処理を行い、転送トランジスタＴＧ１１－Ｔｒを非導通状態にして露光期間ＰＥＸＰを開始する。
そして、読み出し部７０は、露光期間ＰＥＸＰを開始した後、デュアル変換利得読み出しモードＤＭＣＧの処理として、第２変換利得リセット読み出し処理ＭＣＧＲＲＤ、第１変換利得リセット読み出し処理ＨＣＧＲＲＤ、第１変換利得信号読み出し処理ＨＣＧＳＲＤ、および第２変換利得信号読み出し処理ＭＣＧＳＲＤを順次行う。
次いで、読み出し部７０は、オーバーフロー電荷に関するオーバーフロー読み出しモード処理として、第３変換利得信号読み出し処理ＬＣＧＳＲＤを行う。続いて、読み出し部７０は、リセットトランジスタＲＳＴ１１－Ｔｒ、第１のスイッチングトランジスタＬＧ１１－Ｔｒ、および第２のスイッチングトランジスタＳＧ１１－Ｔｒを所定期間導通状態に保持してフローティングディフュージョンＦＤ１１、第１のキャパシタＣＳ１１、および第２のキャパシタＣＳ１２の電荷を全て電源電位ＶＡＡＰＩＸに捨ててシャッター処理を行った後、第３変換利得リセット読み出し処理ＬＣＧＲＲＤを順次行う。
ここで、本第１の実施形態に係る固体撮像装置における画素２００に対する読み出しシーケンスの一例について説明する。
図４（Ａ）～（Ｅ）は、本発明の第１の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスの一例を説明するためのタイミングチャートである。
図５（Ａ）～（Ｈ）は、本発明の第１の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに低照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図６（Ａ）～（Ｈ）は、本発明の第１の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに中照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図７（Ａ）～（Ｈ）は、本発明の第１の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードに高照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図４（Ａ）はリセットトランジスタＲＳＴ１１－Ｔｒの制御信号ＲＳＴを、図４（Ｂ）は第２のスイッチングトランジスタＳＧ１１－Ｔｒの制御信号ＳＧを、図４（Ｃ）は第１のスイッチングトランジスタＬＧ１１－Ｔｒの制御信号ＬＧを、図４（Ｄ）は転送トランジスタＴＧ１１－Ｔｒの制御信号ＴＧを、図４（Ｅ）はオーバーフローパストランジスタＬＯ１１－Ｔｒの制御信号ＬＯを、それぞれ示している。
なお、画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスは、以下に説明するように、基本的に低照度下、中照度下、高照度下において同様に行われる。
デュアル変換利得読み出しモードＭＤＣＧの処理が開始される前に、制御信号ＲＳＴ、ＳＧ、ＬＧ、ＴＧ、ＬＯが所定期間ハイレベルに設定されて、リセットトランジスタＲＳＴ１１－Ｔｒ、第２のスイッチングトランジスタＳＧ１１－Ｔｒ、第１のスイッチングトランジスタＬＧ１１－Ｔｒ、転送トランジスタＴＧ１１－Ｔｒ、およびオーバーフローパストランジスタＬＯ１１－Ｔｒが所定期間導通状態に保持される。
これにより、フォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１１、第１のキャパシタＣＳ１１、および第２のキャパシタＣＳ１２が固定電位ＶＡＡＰＩＸにリセットされる。すなわち、シャッター動作が行われる（図４（Ａ）～（Ｅ））。
そして、転送トランジスタＴＧ１１－Ｔｒが導通状態から非導通状態に切り換えられたタイミングで露光時間ＰＥＸＰが開始される（図４（Ｄ））。
露光期間ＰＥＸＰを終了後、読み出し期間の最初に制御信号ＲＳＴおよび制御信号ＬＧがハイレベルに切り換えられ、リセットトランジスタＲＳＴ１１－Ｔｒおよび第１のスイッチングトランジスタＬＧ１１－Ｔｒが導通状態に切り換えられる。これにより、フローティングディフュージョンＦＤ１１および第１のキャパシタＣＳ１１がリセットされる。
ここで、制御信号ＲＳＴおよび制御信号ＬＧがハイレベルに切り換えられてから所定期間経過後に制御信号ＲＳＴのみがローレベルに切り換えられてリセットトランジスタＲＳＴ１１－Ｔｒが非導通状態に切り換えられ、第１のリセット信号読み出し期間となる。
このとき、制御信号ＬＧはハイレベルのままに保持され、第１のスイッチングトランジスタＬＧ１１－Ｔｒは導通状態にあることから、フローティングディフュージョンＦＤ１１の電荷と第１のキャパシタＣＳ１１の電荷が共有されて、フローティングディフュージョンＦＤ１１の利得がフローティングディフュージョンＦＤ１１の容量ＣＦＤと第１のキャパシタＣＳ１１の容量ＣＳ１を含む第２容量で決まる第２変換利得ＭＣＧに切り換えられる。
そして、リセット処理後の第１のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＭＣＧで変換した第２の読み出しリセット信号ＭＣＧＲＳＴ（ＡＤＣ）が読み出され、この第２の読み出しリセット信号ＭＣＧＲＳＴ（ＡＤＣ）に対する所定の処理を行う第２変換利得リセット読み出し処理ＭＣＧＲＲＤが行われる。
次いで、第１のリセット信号読み出し期間経過後に、制御信号ＬＧがローレベルに切り換えられ、第１のスイッチングトランジスタＬＧ１１－Ｔｒが非導通状態に切り換えられ、第２のリセット信号読み出し期間となる。
このとき、第１のキャパシタＣＳ１１がフローティングディフュージョンＦＤ１１と切り離されて、フローティングディフュージョンＦＤ１１の電荷と第１のキャパシタＣＳ１１の電荷が分離され、フローティングディフュージョンＦＤ１１（ソースフォロワトランジスタＳＦ１１－Ｔｒ）の利得がフローティングディフュージョンＦＤ１１の第１容量ＣＦＤで決まる第１変換利得ＨＣＧに切り換えられる。
そして、第２のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第１容量で決まる第１変換利得ＨＣＧで変換した第１の読み出しリセット信号ＨＣＧＲＳＴ（ＡＤＣ）が読み出され、この第１の読み出しリセット信号ＨＣＧＲＳＴ（ＡＤＣ）に対する所定の処理を行う第１変換利得リセット読み出し処理ＨＣＧＲＲＤが行われる。
次いで、第２のリセット信号読み出し期間後の第１の転送期間に制御信号ＴＧがハイレベルに切り換えられて転送トランジスタＴＧ１１－Ｔｒが導通状態に保持され、フォトダイオードＰＤ１１の蓄積電荷がフローティングディフュージョンＦＤ１１に転送される。第１の転送期間後、制御信号ＴＧはローレベルに切り換えられ、転送トランジスタＴＧ１１－Ｔｒは非導通状態に切り換えられる。
次いで、第１の転送期間に続く第１の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第１容量で決まる第１変換利得で変換した第１の読み出し信号ＨＣＧＳＩＧ（ＡＤＣ）が読み出され、この第１の読み出し信号ＨＣＧＳＩＧ（ＡＤＣ）に対する所定の処理を行う第１変換利得信号読み出し処理ＨＣＧＳＲＤ行われる。
そして、リセットレベルＨＣＧＲＳＴＡＤＣと信号レベルＨＣＧＳＩＧＡＤＣを保持するか、あるいは、リセットレベルと信号レベルとの差分によりＣＤＳ演算が行われる。
次いで、第１変換利得読み出し処理ＨＣＧＳＲＤ後に、制御信号ＬＧがローレベルからハイレベルに切り換えられて、第１のスイッチングトランジスタＬＧ１１－Ｔｒを導通状態に切り換えられて第１のキャパシタＣＳ１１がフローティングディフュージョンＦＤ１１と接続される。
これにより、フローディングディフュージョンＦＤ１１の電荷と第１のキャパシタＣＳ１１の電荷が共有されてフローティングディフュージョンＦＤ１１の利得が第２容量で決まる第２変換利得ＭＣＧに切り換えられる。
次いで、第１の信号読み出し期間後の第２の転送期間に制御信号ＴＧがハイレベルに切り換えられて転送トランジスタＴＧ１１－Ｔｒが導通状態に保持され、フォトダイオードＰＤ１１の蓄積電荷がフローティングディフュージョンＦＤ１１に転送される。第２の転送期間後、制御信号ＴＧはローレベルに切り換えられ、転送トランジスタＴＧ１１－Ｔｒは非導通状態に切り換えられる。
そして、第１の信号読み出し期間後の第２の転送期間に続く第２の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＭＣＧで変換した第２の読み出し信号ＭＣＧＳＩＧ（ＡＤＣ）が読み出され、この第２の読み出し信号ＭＣＧＳＩＧ（ＡＤＣ）に対する所定の処理を行う第２変換利得信号読み出し処理ＭＣＧＳＲＤが行われる。
そして、リセットレベルＭＣＧＲＳＴＡＤＣと信号レベルＭＣＧＳＩＧＡＤＣを保持するか、あるいは、リセットレベルＭＣＧＲＳＴＡＤＣと信号レベルＭＣＧＳＩＧＡＤＣの差分によりＣＤＳ演算が行われる。
ここで、読み出しモードはデュアル変換利得読み出しモードからＬＯＦＩＣ読み出しモードに切り換わる。
なお、デュアル変換利得読み出し処理はあくまでもフォトダイオードＰＤ１１の蓄積電荷を２つの利得を用いてで読み出すのに対し、ＬＯＦＩＣ読み出し時はフォトダイオードＰＤ１１の飽和を越えて第２のキャパシタＣＳ１２にオーバーフロー蓄積した電荷も読み出す。
上記した第２変換利得読み出し処理ＭＣＧＳＲＤ後に、制御信号ＳＧがローレベルからハイレベルに切り換えられて、第２のスイッチングトランジスタＳＧ１１－Ｔｒが導通状態に切り換えられて第２のキャパシタＣＳ１２がフローティングディフュージョンＦＤ１１と接続される。
これにより、フローディングディフュージョンＦＤ１１の電荷ＦＤＣと第１のキャパシタＣＳ１１と第２のキャパシタＣＳ１２の電荷が共有されてフローティングディフュージョンＦＤ１１の利得が第３容量で決まる第３変換利得ＬＣＧに切り換えられる。
そして、第２の信号読み出し期間後の第３の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第３容量で決まる第３変換利得ＬＣＧで変換した第３の読み出し信号ＬＣＧ（ＬＯＦＩＣ）ＳＩＧ（ＡＤＣ）が読み出され（図４（Ｂ））、この第３の読み出し信号ＬＣＧＳＩＧ（ＡＤＣ）に対する所定の処理を行う第３変換利得信号読み出し処理ＬＣＧＳＲＤが行われる。
次いで、第３の信号読み出し期間後の第２のリセット処理期間に、制御信号ＲＳＴがハイレベルに切り換えられ、リセットトランジスタＲＳＴ１１－Ｔｒが導通状態に切り換えられる。これにより、フローティングディフュージョンＦＤ１１、第１のキャパシタＣＳ１１、および第２のキャパシタＣＳ１２がリセットされる。
ここで、制御信号ＲＳＴがハイレベルに切り換えられてから所定期間経過後に制御信号ＲＳＴがローレベルに切り換えられてリセットトランジスタＲＳＴ１１－Ｔｒが非導通状態に切り換えられ、第３のリセット信号読み出し期間となる。
このとき、制御信号ＬＧおよびＳＧはハイレベルのままに保持され、第１のスイッチングトランジスタＬＧ１１－Ｔｒおよび第２のスイッチングトランジスタＳＧ１１－Ｔｒは導通状態にあることから、フローティングディフュージョンＦＤ１１の電荷と第１のキャパシタＣＳ１１の電荷と第２のキャパシタＣＳ１２が共有されて、フローティングディフュージョンＦＤ１１の利得がフローティングディフュージョンＦＤ１１の容量ＣＦＤと第１のキャパシタＣＳ１１の容量ＣＳ１と第２のキャパシタＣＳ１２の容量ＣＳ２を含む第３容量で決まる第３変換利得ＬＣＧに保持されている。
そして、リセット処理後の第３のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第３容量で決まる第３変換利得ＬＣＧで変換した第３の読み出しリセット信号ＬＯＦＩＣ（ＬＣＧ）ＲＳＴ（ＡＤＣ）が読み出され（図４（Ｂ）、（Ｃ））、この第３の読み出しリセット信号ＬＯＦＩC（ＬＣＧ）ＲＳＴ（ＡＤＣ）に対する所定の処理を行う第３変換利得リセット読み出し処理ＬＣＧＲＲＤが行われる。
そして、リセットレベルＬＣＧＲＳＴＡＤＣと信号レベルＬＣＧＳＩＧＡＤＣを保持するか、あるいは、リセットレベルＬＣＧＲＳＴＡＤＣと信号レベルＬＣＧＳＩＧＡＤＣの差分によりＣＤＳ演算が行われる。
上述したように、本第１の実施形態の固体撮像装置１０においては、図５（Ａ）に示すように、第１の読み出しリセット信号ＨＣＧＲＳＴの読み出し前にフローティングディフュージョンＦＤ１１のリセット処理が行わるため、フローティングディフュージョンＦＤ１１にチャージされるＦＤ暗電流は取り除かれる（ＦＤ暗電流は存在しない）。
また、本第１の実施形態の固体撮像装置１０においては、図６（Ｃ）に示すように、第２の読み出しリセット信号ＭＣＧＲＳＴの読み出し前にフローティングディフュージョンＦＤ１１および第１のキャパシタＣＳ１１のリセット処理が行われるため、フローティングディフュージョンＦＤ１１および第１のキャパシタＣＳ１１にチャージされるＦＤ/ＣＳ暗電流は存在しない。
ただし、第２の容量素子としての第２のキャパシタＣＳ１２は、蓄積期間中に電荷を蓄積するノードになるため、暗電流を除去することができない。
以上説明したように、本第１の実施形態によれば、画素２００は、転送される電荷を電圧信号として読み出すために保持するフローティングディフュージョンＦＤ１１と、露光期間ＰＥＸＰ中に入射光量に応じた電荷を蓄積するフォトダイオードＰＤ１１と、露光期間ＰＥＸＰ中は非導通状態に保持され、転送期間に導通状態に保持されてフォトダイオードＰＤ１１に蓄積された電荷をフローティングディフュージョンＦＤ１１に転送する転送トランジスタＴＧ１１－Ｔｒと、フローティングディフュージョンＦＤ１１の蓄積電荷を排出するリセット処理が可能なリセットトランジスタＲＳＴ１１－Ｔｒと、を含んで構成されている。
さらに、画素２００は、変換利得に応じてフローティングディフュージョンＦＤ１１との接続状態または非接続状態に制御される第１のキャパシタＣＳ１１と、フローティングディフュージョンＦＤ１１と第１のキャパシタＣＳ１１とを選択的に接続する第１のスイッチングトランジスタＬＧ１１－Ｔｒと、フォトダイオードＰＤ１１から溢れ出るオーバーフロー電荷を蓄積可能な第２のキャパシタＣＳ１２と、フローティングディフュージョンＦＤ１１と第２のキャパシタＣＳ１２とを選択的に接続する第２のスイッチングトランジスタＳＧ１１－Ｔｒと、を含んで構成されている。
さらに、画素２００は、フォトダイオードＰＤ１１から溢れ出る電荷を第２のキャパシタＣＳ１２の形成領域方向にオーバーフローさせることが可能なオーバーフローパスＯＶＦＰと、オーバーフローパスＯＶＦＰ上に形成され、オーバーフローパスＯＶＦＰの導通制御を行うためのオーバーフローゲート素子ＬＯ１１－Ｔｒと、フローティングディフュージョンＦＤ１１で変換した電圧信号を増幅して出力するソースフォロワトランジスタＳＦ１１－Ｔｒと、を含んで構成されている。
本第１の実施形態に係る画素２００は、読み出し部７０の制御の下、第１のスイッチングトランジスタＬＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１と第１のキャパシタＣＳ１１を選択的に接続することにより、フローティングディフュージョンＦＤ１１の容量を第１容量または第２容量に変更してフローティングディフュージョンＦＤ１１の変換利得を第１容量で決まる第１変換利得（高変換利得：ＨＣＧ）または第２容量で決まる第２変換利得（中変換利得：ＭＣＧ）に切り換え可能である。
さらに、画素２００は、読み出し部７０の制御の下、第２のスイッチングトランジスタＳＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１と第２のキャパシタＣＳ１２を接続することにより、フローティングディフュージョンＦＤ１１の容量を第３容量に変更して変換利得を第３容量で決まる第３変換利得（低変換利得：ＬＣＧ）に切り換え可能である。
このように、本第１の実施形態において、画素２００は、第１容量に応じた第１変換利得（たとえば高変換利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得モード読み出しと、第２容量（第１容量と異なる）に応じた第２変換利得（たとえば中変換利得：ＭＣＧ）で画素信号の読み出しを行う第２変換利得モード読み出しと、第３容量に応じた第３変換利得（たとえば低変換利得：ＬＣＧ）で画素信号の読み出しを行う第３変換利得モード読み出しを行うトリプル変換利得読み出しが行われることから、分割画素を備えることなく、モード間繋ぎ点での最小のＳＮＲ低下を実現することが可能となる。
換言すれば、本第１の実施形態によれば、光学仕様の影響を受けることなく、変換利得の異なる信号同士の結合点におけるＳＮＲの低下を抑止することが可能となる。
また、本第１の実施形態によれば、小さな画素サイズで所定の読み出しモードによりダイナミックレンジを拡大することが可能となる。
本第１の実施形態によれば、実質的に高ダイナミックレンジ化、高フレームレート化を実現することが可能となる。
さらに、本第１の実施形態によれば、高ダイナミックレンジ信号は、図８（Ａ）～（Ｃ）に示すように、線形応答で読み取ることができ、高感度/低ノイズ信号はＨＣＧ読み出しで読み取ることができる。そして、飽和バラツキによる画素間繋ぎ点信号ばらつきを防止することが可能となる。
（第２の実施形態）
図９は、本発明の第２の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。
図１０（Ａ）～（Ｆ）は、本発明の第２の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスの一例を説明するためのタイミングチャートである。
図１１（Ａ）～（Ｈ）は、本発明の第２の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードの低照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図１２（Ａ）～（Ｈ）は、本発明の第２の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードの中照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図１３（Ａ）～（Ｈ）は、本発明の第２の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードの高照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図９（Ａ）はリセットトランジスタＲＳＴ１１－Ｔｒの制御信号ＲＳＴを、図９（Ｂ）は第３のスイッチングトランジスタＲ＿ＲＤ１１－Ｔｒの制御信号Ｒ＿ＲＤを、図９（Ｃ）は第２のスイッチングトランジスタＳＧ１１－Ｔｒの制御信号ＳＧを、図９（Ｄ）は第１のスイッチングトランジスタＬＧ１１－Ｔｒの制御信号ＬＧを、図９（Ｅ）は転送トランジスタＴＧ１１－Ｔｒの制御信号ＴＧを、図９（Ｆ）はオーバーフローパストランジスタＬＯ１１－Ｔｒの制御信号ＬＯを、それぞれ示している。
本第２の実施形態に係る固体撮像装置１０Ａの画素２００Ａが上述した第１の実施形態に係る固体撮像装置１０の画素２００と異なる点は、次の通りである。
本第２の実施形態に係る固体撮像装置１０Ａの画素２００Ａにおいては、リセットトランジスタＲＳＴ１１－Ｔｒと第２のスイッチングトランジスタＳＧ１１－Ｔｒの接続ノード（第２のノード）ＮＤ１２とフローティングディフュージョンＦＤ１１との間に、制御信号Ｒ＿ＲＤにより導通状態および非導通状態が選択的に制御される第３の接続素子としての第３のスイッチングトランジスタＲ＿ＲＤ１１－Ｔｒが接続されている。
第３のスイッチングトランジスタＲ＿ＲＤ１１－Ｔｒは、図１０（Ａ）～（Ｂ）に示すように、第１のリセット期間においてリセットトランジスタＲＳＴ１１－Ｔｒの制御信号ＲＳＴと同じ期間にハイレベルに切り換えられて、この期間導通状態に保持される。
また、第３のスイッチングトランジスタＲ＿ＲＤ１１－Ｔｒは、図１０（Ａ）～（Ｃ）に示すように、デュアル変換利得読み出しモードからＬＯＦＩＣ読み出しモードに切り換えるときに、第２のスイッチングトランジスタＳＧ１１－Ｔｒの制御信号ＳＧと同じタイミングでハイレベルに切り換えられて、導通状態に保持される。
この構成を除いて、本第２の実施形態に係る固体撮像装置１０Ａにおいて、画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスは、前述した第１の実施形態の固体撮像装置と同様に行われる。
したがって、ここではその詳細な説明は省略する。
その他の構成は上述した第１の実施形態と同様である。
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、以下の効果を得ることができる。
すなわち、本第２の実施形態によれば、第３変換利得ＬＣＧの設定期間のみフローティングディフュージョンＦＤ１１と第２のキャパシタＣＳ１２側と接続することが可能となり、第２のキャパシタＣＳ１２の容量を必要としないとき、不要電荷がフローティングディフュージョンＦＤ１１へ流れ込み、電荷の混合（偽信号となる）が起きることを防止することができ、ひいてはフローティングディフュージョンＦＤ１１の変換利得を決める隣接トランジスタの数を削減して、変換利得を高精度に設置することが可能となる。
（第３の実施形態）
図１４は、本発明の第３の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。
図１５（Ａ）～（Ｄ）は、本発明の第３の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスの一例を説明するためのタイミングチャートである。
図１６（Ａ）～（Ｈ）は、本発明の第３の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードの低照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図１７（Ａ）～（Ｈ）は、本発明の第３の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードの中照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図１８（Ａ）～（Ｈ）は、本発明の第３の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードの高照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図１４（Ａ）はリセットトランジスタＲＳＴ１１－Ｔｒの制御信号ＲＳＴを、図１４（Ｂ）は第２のスイッチングトランジスタＳＧ１１－Ｔｒの制御信号ＳＧを、図１４（Ｃ）は第１のスイッチングトランジスタＬＧ１１－Ｔｒの制御信号ＬＧを、図１４（Ｄ）は転送トランジスタＴＧ１１－Ｔｒの制御信号ＴＧを、それぞれ示している。
本第３の実施形態に係る固体撮像装置１０Ｂの画素２００Ｂが上述した第１の実施形態に係る固体撮像装置１０の画素回路２００と異なる点は、次の通りである。
本第３の実施形態に係る固体撮像装置１０Ｂの画素２００Ｂにおいて、オーバーフローゲート素子としてのオーバーフローパストランジスタＬＯ１１－Ｔｒが第２の接続素子としての第２のスイッチングトランジスタＳＧ１１－Ｔｒと共用されている。また、第３のノードＮＤ１３が第２のノードＮＤ１２と共用されている。
そして、共用されている第２の接続素子としての第２のスイッチングトランジスタＳＧ１１－Ｔｒは、フローティングディフュージョンＦＤ１１とリセット素子としてのリセットトランジスタＲＳＴ１１－Ｔｒとの間に接続され、その接続ノードにより第２のノードＮＤ１２が形成されている。
そして、第２の容量素子としての第２のキャパシタＣＳ１２は、第２の接続素子としての第２のスイッチングトランジスタＳＧ１１－Ｔｒとリセット素子としてリセットトランジスタＲＳＴ１１－Ｔｒとの接続ノードである第２のノードＮＤ１２に接続されている。
また、第１の接続素子としての第１のスイッチングトランジスタＬＯ１１－Ｔｒおよび第１の容量素子として第１のキャパシタＣＳ１１が、第１のノードＮＤ１１に接続されたフローティングディフュージョンＦＤ１１と基準電位ＶＳＳとの間に直列に接続されている。
本第３の実施形態の固体撮像装置１０Ｂにおいては、図１５（Ａ）に示すように、第１の読み出しリセット信号ＨＣＧＲＳＴの読み出し前にフローティングディフュージョンＦＤ１１のリセット処理が行われないため、フローティングディフュージョンＦＤ１１にチャージされるＦＤ暗電流は完全に取り除かれない（ＦＤ暗電流は存在する）。
このように、第１の読み出しリセット信号ＨＣＧＲＳＴの読み出しフェーズにおいてはいくらかのＦＤ暗電流は存在するが、ＣＤＳ処理により取り除くことができる。
この構成を除いて、本第３の実施形態に係る固体撮像装置１０Ｂにおいて、画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスは、基本的に、前述した第１の実施形態の固体撮像装置と同様に行われる。
したがって、ここではその詳細な説明は省略する。
その他の構成は上述した第１の実施形態と同様である。
本第３の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、回路構成の簡略化を図ることが可能となる。
（第４の実施形態）
図１９は、本発明の第４の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。
図２０（Ａ）～（Ｄ）は、本発明の第４の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスの一例を説明するためのタイミングチャートである。
図２１（Ａ）～（Ｘ）は、本発明の第４の実施形態に係る固体撮像装置の画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図２０（Ａ）はリセットトランジスタＲＳＴ１１－Ｔｒの制御信号ＲＳＴを、図２０（Ｂ）は第２のスイッチングトランジスタＳＧ１１－Ｔｒの制御信号ＳＧを、図２０（Ｃ）は第１のスイッチングトランジスタＬＧ１１－Ｔｒの制御信号ＬＧを、図２０（Ｄ）は転送トランジスタＴＧ１１－Ｔｒの制御信号ＴＧを、それぞれ示している。
本第４の実施形態に係る固体撮像装置１０Ｃの画素２００Ｃが上述した第３の実施形態に係る固体撮像装置１０Ｂの画素回路２００Ｂと異なる点は、次の通りである。
本第４の実施形態に係る固体撮像装置１０Ｃの画素２００Ｃにおいて、第１の接続素子としての第１のスイッチングトランジスタＬＧ１１－Ｔｒが、フローティングディフュージョンＦＤ１１と第２の接続素子としての第２のスイッチングトランジスタＳＧ１１－Ｔｒとの間に直列に接続されている。また、第１の接続素子としての第１のスイッチングトランジスタＬＧ１１－Ｔｒと第２の接続素子としての第２のスイッチングトランジスタＳＧ１１－Ｔｒとの接続ノードにより第４のノードＮＤ１４が形成されている。
そして、共用されている第２の接続素子としての第２のスイッチングトランジスタＳＧ１１－Ｔｒは、第２の接続素子としての第２のスイッチングトランジスタＳＧ１１－Ｔｒとリセット素子としてのリセットトランジスタＲＳＴ１１－Ｔｒとの間に接続され、その接続ノードにより第２のノードＮＤ１２が形成されている。
そして、第１の容量素子としての第１のキャパシタＣＳ１１は、第１のスイッチングトランジスタＬＧ１１－Ｔｒと第２のスイッチングトランジスタＳＧ１１－Ｔｒとの接続ノードである第４のノードＮＤ１４に接続されている。
また、第２の容量素子としての第２のキャパシタＣＳ１２は、第２のスイッチングトランジスタＳＧ１１－Ｔｒとリセット素子としてリセットトランジスタＲＳＴ１１－Ｔｒとの接続ノードである第２のノードＮＤ１２に接続されている。
本第４の実施形態の固体撮像装置１０Ｃにおいても、図２０（Ａ）に示すように、第１の読み出しリセット信号ＨＣＧＲＳＴの読み出し前にフローティングディフュージョンＦＤ１１のリセット処理が行われないため、フローティングディフュージョンＦＤ１１にチャージされるＦＤ暗電流は完全に取り除かれない（ＦＤ暗電流は存在する）。
このように、第１の読み出しリセット信号ＨＣＧＲＳＴの読み出しフェーズにおいてはいくらかのＦＤ暗電流は存在するが、ＣＤＳ処理により取り除くことができる。
この構成を除いて、本第４の実施形態に係る固体撮像装置１０Ｃにおいて、画素に対するデュアル変換利得読み出しモードおよびオーバーフロー読み出しモードにおける読み出しシーケンスは、基本的に、前述した第１の実施形態の固体撮像装置と同様に行われる。
したがって、ここではその詳細な説明は省略する。
その他の構成は上述した第３の実施形態と同様である。
本第４の実施形態によれば、上述した第３の実施形態の効果と同様の効果を得ることができることはもとより、回路構成のさらなる簡略化を図ることが可能となる。
（第５の実施形態）
図２２は、本発明の第５の実施形態に係る固体撮像装置１０Ｄの画素回路の構成例を示す回路図である。
本第５の実施形態に係る固体撮像装置１０Ｄの画素２００Ｄが上述した第１の実施形態に係る固体撮像装置１０の画素２００と異なる点は、以下の通りである。
本第５の実施形態に係る固体撮像装置１０Ｄは、隣接する複数（本実施形態では２）の画素２００－１，２００－２で、フローティングディフュージョンＦＤ１１を共有する画素共有構造を有する。
本第５の実施形態に係る固体撮像装置１０Ｄは、隣接する画素２００－１，２００－２で、第１の接続素子としての第１のスイッチングトランジスタＬＧ１１－Ｔｒおよび第１の容量素子としての第１のキャパシタＣＳ１１を共有している。
また、本例の画素共有構造においては、ソースフォロワトランジスタＳＦ１１－Ｔｒおよび選択トランジスタＳＥＬ１１－Ｔｒが共有されている。
その他の構成は上述した第１の実施形態と同様である。
本第５の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、画素サイズの縮小化を図ることができ、回路構成のさらなる簡略化を図ることが可能となる。
（電子機器への適用例）
さらに、以上説明した固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
図２３は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載し
た電子機器の構成の一例を示す図である。
本電子機器３００は、図２３に示すように、本実施形態に係る固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄが適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）４２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)3３０を有する。
信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃ、１０Ｄを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ・・・固体撮像装置、２０・・・画素部、２００，２００Ａ～２００Ｄ，２００－１，２００－２・・・画素、ＰＤ１１・・・フォトダイオード、ＦＤ１１・・・フローティングディフュージョン、ＴＧ１１－Ｔｒ・・・転送トランジスタ、ＲＳＴ１１-Ｔｒ・・・リセットトランジスタ、ＳＦ１１－Ｔｒ・・・ソースフォロワトランジスタ、ＬＧ１１－Ｔｒ・・・第１のスイッチングトランジスタ、ＳＧ１１－Ｔｒ・・・第２のスイッチングトランジスタ、ＣＳ１１・・・第１のキャパシタ、ＣＳ１２・・・第２のキャパシタ、ＬＯ１１－Ｔｒ・・・オーバーフローパストランジスタ、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。

Claims (16)

  1. 光電変換を行い、少なくとも３つの変換利得に応じた信号を読み出し可能な画素を有し、
    前記画素は、
    転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、
    露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、
    前記露光期間中は非導通状態に保持され、転送期間に導通状態に保持されて前記光電変換素子に蓄積された電荷を前記フローティングディフュージョンに転送する転送素子と、
    少なくとも前記フローティングディフュージョンの蓄積電荷を排出するリセット処理が可能なリセット素子と、
    変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される第１の容量素子と、
    前記フローティングディフュージョンと前記第１の容量素子とを選択的に接続する第１の接続素子と、
    前記光電変換素子から溢れ出るオーバーフロー電荷を蓄積可能な第２の容量素子と、
    前記フローティングディフュージョンと前記第２の容量素子とを選択的に接続する第２の接続素子と、
    前記光電変換素子から溢れ出る電荷を前記第２の容量素子の形成領域方向にオーバーフローさせることが可能なオーバーフローパスと、
    前記オーバーフローパス上に形成され、当該オーバーフローパスの導通制御を行うためのオーバーフローゲート素子と、
    前記フローティングディフュージョンで変換した電圧信号を増幅して出力するソースフォロワ素子と、
    を含む
    固体撮像装置。
  2. 前記画素は、
    前記第２の接続素子と前記フローティングディフュージョンとを選択的に接続する第３の接続素子を含む
    請求項１記載の固体撮像装置。
  3. 前記オーバーフローゲート素子は前記第２の接続素子と共用され、
    共用されている前記第２の接続素子は、前記フローティングディフュージョンと前記リセット素子との間に接続され、
    前記第２の容量素子は、前記第２の接続素子と前記リセット素子との接続ノードに接続され、
    前記第１の接続素子および前記第１の容量素子は、前記フローティングディフュージョンと基準電位との間に直列に接続されている
    請求項１記載の固体撮像装置。
  4. 前記オーバーフローゲート素子は前記第２の接続素子と共用され、
    前記第１の接続素子および共用されている前記第２の接続素子は、前記フローティングディフュージョンと前記リセット素子との間に直列に接続され、
    前記第１の容量素子は、前記第１の接続素子と前記第２の接続素子との接続ノードに接続され、
    前記第２の容量素子は、前記第２の接続素子と前記リセット素子との接続ノードに接続されている
    請求項１記載の固体撮像装置。
  5. 前記画素が複数配置された画素部を有し、
    前記画素部は、
    少なくとも隣接する２つの前記画素で前記フローティングディフュージョンを共有する画素共有構造を有する
    請求項１記載の固体撮像装置。
  6. 前記画素部は、
    少なくとも隣接する２つの前記画素で前記リセット素子を共有する
    請求項５記載の固体撮像装置。
  7. 前記画素部は、
    少なくとも隣接する２つの前記画素で前記第１の容量素子および前記第１の接続素子を共有する
    請求項５または６記載の固体撮像装置。
  8. 前記画素が配列された画素部と、
    前記画素部の前記画素から画素信号を読み出す読み出し部を有し、
    前記読み出し部は、
    前記第１の接続素子を通して前記フローティングディフュージョンと前記第１の容量素子を選択的に接続することにより、
    前記フローティングディフュージョンの容量を第１容量または第２容量に変更して変換利得を前記第１容量で決まる第１変換利得または前記第２容量で決まる第２変換利得に切り換え可能であり、
    前記第２の接続素子を通して前記フローティングディフュージョンと前記第２の容量素子を接続することにより、
    前記フローティングディフュージョンの容量を第３容量に変更して変換利得を前記第３容量で決まる第３変換利得に切り換え可能である
    請求項１から７のいずれか一に固体撮像装置。
  9. 前記読み出し部は、
    前記デュアル変換利得読み出しモードにおいては、第２変換利得リセット読み出し処理、第１変換利得リセット読み出し処理、前記第１変換利得信号読み出し処理、および第２変換利得信号読み出し処理を順次行い、
    オーバーフロー電荷に関するオーバーフロー読み出しモードにおいては、第３変換利得信号読み出し処理、および第３変換利得リセット読み出し処理を順次行う
    請求項８記載の固体撮像装置。
  10. 前記読み出し部は、
    前記リセット素子、前記第１の接続素子、前記第２の接続素子、および前記転送素子を所定期間導通状態に保持して前記フォトダイオード、前記フローティングディフュージョン、前記第１の容量素子、および前記第２の容量素子をリセットし、前記転送素子を非導通状態にして露光期間を開始した後、
    前記デュアル変換利得読み出しモードの処理として、第２変換利得リセット読み出し処理、第１変換利得リセット読み出し処理、前記第１変換利得信号読み出し処理、および第２変換利得信号読み出し処理を順次行い、
    続いて、オーバーフロー電荷に関する前記オーバーフロー読み出し処理として、第３変換利得信号読み出し処理、および第３変換利得リセット読み出し処理を順次行う
    請求項９記載の固体撮像装置。
  11. 前記読み出し部は、
    前記デュアル変換利得読み出しモードにおいて、前記第１変換利得リセット読み出し処理の前に、前記リセット素子により前記フローティングディフュージョンのリセット処理を行う
    請求項１０記載の固体撮像装置。
  12. 前記読み出し部は、
    前記露光期間が開始されてから所定期間経過後、
    前記第１の接続素子を所定期間導通状態に切り換えて前記第１の容量素子を前記フローティングディフュージョンと接続し、前記フローディングディフュージョンの電荷と前記第１の容量素子の電荷を共有させて前記フローティングディフュージョンの利得を前記第２容量で決まる第２変換利得に切り換え、
    第１のリセット読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出しリセット信号を読み出し、当該第２の読み出しリセット信号に対する所定の処理を行う第２変換利得リセット読み出し処理と、
    前記第１の接続素子を非導通状態に切り換えて前記第１の容量素子を前記フローティングディフュージョンと切り離し、前記フローディングディフュージョンの電荷と前記第１の容量素子の電荷を分離させて前記フローティングディフュージョンの利得を前記第１容量で決まる第１変換利得に切り換え、
    第１のリセット読み出し期間に続く第２のリセット読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出しリセット信号を読み出し、当該第１の読み出しリセット信号に対する所定の処理を行う第１変換利得リセット読み出し処理と、
    前記第２のリセット読み出し期間後の第１の転送期間に続く第１の読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出し信号を読み出し、当該第１の読み出し信号に対する所定の処理を行う第１変換利得信号読み出し処理と、
    前記第１変換利得信号読み出し処理後に、前記第１の接続素子を導通状態に切り換えて前記第１の容量素子を前記フローティングディフュージョンと接続し、前記フローディングディフュージョンの電荷と前記第１の容量素子の電荷を共有させて前記フローティングディフュージョンの利得を前記第２容量で決まる第２変換利得に切り換え、
    前記第１の読み出し期間後の第２の転送期間に続く第２の読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出し信号を読み出し、当該第２の読み出し信号に対する所定の処理を行う第２変換利得信号読み出し処理と、を行い、
    前記第２変換利得信号読み出し処理後に、前記第２の接続素子を導通状態に切り換えて前記第２の容量素子を前記フローティングディフュージョンと接続し、前記フローディングディフュージョンの電荷と前記第１の容量素子と前記第２の容量素子の電荷を共有させて前記フローティングディフュージョンの利得を前記第３容量で決まる第３変換利得に切り換え、
    前記第２の読み出し期間に続く第３の読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第３容量で決まる第３変換利得で変換した第３の読み出し信号を読み出し、当該第３の読み出し信号に対する所定の処理を行う第３変換利得信号読み出し処理と、
    前記リセット素子により前記フローティングディフュージョンをリセットした後、前記ソースフォロワ素子から前記フローティングディフュージョンの第３容量で決まる第３変換利得で変換した第３の読み出しリセット信号を読み出し、当該第３の読み出しリセット信号に対する所定の処理を行う第３変換利得リセット読み出し処理と、を行うことが可能である
    請求項１０記載の固体撮像装置。
  13. 前記読み出し部は、
    前記露光期間が開始されてから所定期間経過後、
    前記第１の接続素子を所定期間導通状態に切り換えて前記第１の容量素子を前記フローティングディフュージョンと接続し、前記フローディングディフュージョンの電荷と前記第１の容量素子の電荷を共有させて前記フローティングディフュージョンの利得を前記第２容量で決まる第２変換利得に切り換え、
    前記リセット素子により前記フローティングディフュージョンをリセットした後、第１のリセット読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出しリセット信号を読み出し、当該第２の読み出しリセット信号に対する所定の処理を行う第２変換利得リセット読み出し処理と、
    前記第１の接続素子を非導通状態に切り換えて前記第１の容量素子を前記フローティングディフュージョンと切り離し、前記フローディングディフュージョンの電荷と前記第１の容量素子の電荷を分離させて前記フローティングディフュージョンの利得を前記第１容量で決まる第１変換利得に切り換え、
    リセット処理後の第１のリセット読み出し期間に続く第２のリセット読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出しリセット信号を読み出し、当該第１の読み出しリセット信号に対する所定の処理を行う第１変換利得リセット読み出し処理と、
    前記第２のリセット読み出し期間後の第１の転送期間に続く第１の読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出し信号を読み出し、当該第１の読み出し信号に対する所定の処理を行う第１変換利得信号読み出し処理と、
    前記第１変換利得信号読み出し処理後に、前記第１の接続素子を導通状態に切り換えて前記第１の容量素子を前記フローティングディフュージョンと接続し、前記フローディングディフュージョンの電荷と前記第１の容量素子の電荷を共有させて前記フローティングディフュージョンの利得を前記第２容量で決まる第２変換利得に切り換え、
    前記第１の読み出し期間後の第２の転送期間に続く第２の読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出し信号を読み出し、当該第２の読み出し信号に対する所定の処理を行う第２変換利得信号読み出し処理と、を行い、
    前記第２変換利得信号読み出し処理後に、前記第２の接続素子を導通状態に切り換えて前記第２の容量素子を前記フローティングディフュージョンと接続し、前記フローディングディフュージョンの電荷と前記第１の容量素子と前記第２の容量素子の電荷を共有させて前記フローティングディフュージョンの利得を前記第３容量で決まる第３変換利得に切り換え、
    前記第２の読み出し期間に続く第３の読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第３容量で決まる第３変換利得で変換した第３の読み出し信号を読み出し、当該第３の読み出し信号に対する所定の処理を行う第３変換利得信号読み出し処理と、
    前記リセット素子により前記フローティングディフュージョンをリセットした後、前記ソースフォロワ素子から前記フローティングディフュージョンの第２容量で決まる第３変換利得で変換した第３の読み出しリセット信号を読み出し、当該第３の読み出しリセット信号に対する所定の処理を行う第３変換利得リセット読み出し処理と、を行うことが可能である
    請求項１１記載の固体撮像装置。
  14. 前記読み出し部は、
    前記第２変換利得リセット読み出し処理および前記第１変換利得リセット読み出し処理を、前記露光期間中に行う
    請求項１２または１３記載の固体撮像装置。
  15. 光電変換を行い、少なくとも３つの変換利得に応じた信号を読み出し可能な画素を有し、
    前記画素は、
    転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、
    露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、
    前記露光期間中は非導通状態に保持され、転送期間に導通状態に保持されて前記光電変換素子に蓄積された電荷を前記フローティングディフュージョンに転送する転送素子と、
    少なくとも前記フローティングディフュージョンの蓄積電荷を排出するリセット処理が可能なリセット素子と、
    変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される第１の容量素子と、
    前記フローティングディフュージョンと前記第１の容量素子とを選択的に接続する第１の接続素子と、
    前記光電変換素子から溢れ出るオーバーフロー電荷を蓄積可能な第２の容量素子と、
    前記フローティングディフュージョンと前記第２の容量素子とを選択的に接続する第２の接続素子と、
    前記光電変換素子から溢れ出る電荷を前記第２の容量素子の形成領域方向にオーバーフローさせることが可能なオーバーフローパスと、
    前記オーバーフローパス上に形成され、当該オーバーフローパスの導通制御を行うためのオーバーフローゲート素子と、
    前記フローティングディフュージョンで変換した電圧信号を増幅して出力するソースフォロワ素子と、
    を含む
    固体撮像装置の駆動方法であって、
    前記第１の接続素子を通して前記フローティングディフュージョンと前記第１の容量素子を選択的に接続することにより、
    前記フローティングディフュージョンの容量を第１容量または第２容量に変更して変換利得を前記第１容量で決まる第１変換利得または前記第２容量で決まる第２変換利得に切り換え、
    前記第２の接続素子を通して前記フローティングディフュージョンと前記第２の容量素子を接続し、前記第２の接続素子を通して前記フローティングディフュージョンと前記第２の容量素子を接続することにより、
    前記フローティングディフュージョンの容量を第３容量に変更して前記フローティングディフュージョンの変換利得を前記第３容量で決まる第３変換利得に切り換える
    固体撮像装置の駆動方法。
  16. 固体撮像装置と、
    前記固体撮像装置に被写体像を結像する光学系と、を有し、
    前記固体撮像装置は、
    光電変換を行い、少なくとも３つの変換利得に応じた信号を読み出し可能な画素を有し、
    前記画素は、
    転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、
    露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、
    前記露光期間中は非導通状態に保持され、転送期間に導通状態に保持されて前記光電変換素子に蓄積された電荷を前記フローティングディフュージョンに転送する転送素子と、
    少なくとも前記フローティングディフュージョンの蓄積電荷を排出するリセット処理が可能なリセット素子と、
    変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される第１の容量素子と、
    前記フローティングディフュージョンと前記第１の容量素子とを選択的に接続する第１の接続素子と、
    前記光電変換素子から溢れ出るオーバーフロー電荷を蓄積可能な第２の容量素子と、
    前記フローティングディフュージョンと前記第２の容量素子とを選択的に接続する第２の接続素子と、
    前記光電変換素子から溢れ出る電荷を前記第２の容量素子の形成領域方向にオーバーフローさせることが可能なオーバーフローパスと、
    前記オーバーフローパス上に形成され、当該オーバーフローパスの導通制御を行うためのオーバーフローゲート素子と、
    前記フローティングディフュージョンで変換した電圧信号を増幅して出力するソースフォロワ素子と、
    を含む
    電子機器。


JP2021087478A 2021-05-25 2021-05-25 固体撮像装置、固体撮像装置の駆動方法、および電子機器 Pending JP2022180791A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021087478A JP2022180791A (ja) 2021-05-25 2021-05-25 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US17/749,404 US11671730B2 (en) 2021-05-25 2022-05-20 Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN202210578293.6A CN115396611A (zh) 2021-05-25 2022-05-25 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
TW111119546A TWI786021B (zh) 2021-05-25 2022-05-25 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021087478A JP2022180791A (ja) 2021-05-25 2021-05-25 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Publications (1)

Publication Number Publication Date
JP2022180791A true JP2022180791A (ja) 2022-12-07

Family

ID=84117629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021087478A Pending JP2022180791A (ja) 2021-05-25 2021-05-25 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Country Status (4)

Country Link
US (1) US11671730B2 (ja)
JP (1) JP2022180791A (ja)
CN (1) CN115396611A (ja)
TW (1) TWI786021B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11956557B1 (en) * 2022-10-17 2024-04-09 BAE Systems Imaging Solutions Inc. Pixel architecture with high dynamic range
CN116095519A (zh) * 2022-12-30 2023-05-09 维沃移动通信有限公司 图像传感器、传感器架构、摄像模组及电子设备
US20240348946A1 (en) * 2023-04-11 2024-10-17 Omnivision Technologies, Inc. Optimized pixel design for mitigating mim image lag

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
KR20090087644A (ko) * 2008-02-13 2009-08-18 삼성전자주식회사 따른 픽셀 회로 어레이
JP2012257193A (ja) * 2011-05-13 2012-12-27 Sony Corp 画像処理装置、撮像装置、および画像処理方法、並びにプログラム
JP5738080B2 (ja) * 2011-06-09 2015-06-17 キヤノン株式会社 撮像装置及びその制御方法
TWI704811B (zh) 2015-07-27 2020-09-11 日商新力股份有限公司 固體攝像裝置及其控制方法、以及電子機器
US10313600B2 (en) * 2015-10-13 2019-06-04 Canon Kabushiki Kaisha Imaging device capable of simultaneously capturing of a motion image and a static image and imaging method
US10110840B2 (en) * 2016-10-25 2018-10-23 Semiconductor Components Industries, Llc Image sensor pixels with overflow capabilities
US10623728B2 (en) * 2018-07-06 2020-04-14 Stmicroelectronics (Grenoble 2) Sas Image sensors for advanced driver assistance systems utilizing safety pixels to detect malfunctions
US10917596B2 (en) * 2018-08-29 2021-02-09 Himax Imaging Limited Pixel circuit for generating output signals in response to incident radiation
US10791292B1 (en) 2019-04-30 2020-09-29 Semiconductor Components Industries, Llc Image sensors having high dynamic range imaging pixels

Also Published As

Publication number Publication date
CN115396611A (zh) 2022-11-25
US20220385852A1 (en) 2022-12-01
TW202247643A (zh) 2022-12-01
TWI786021B (zh) 2022-12-01
US11671730B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
JP7460345B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7072362B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
KR102211899B1 (ko) 고체 촬상 소자 및 촬상 장치
JP2022180791A (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US11438530B2 (en) Pixel unit with a design for half row reading, an imaging apparatus including the same, and an imaging method thereof
JP6413401B2 (ja) 固体撮像素子
JP6995549B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US12108182B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN115209068A (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
JP2018198441A (ja) 固体撮像素子及び撮像装置
JP6825675B2 (ja) 撮像素子及び撮像装置
JP6217338B2 (ja) 固体撮像素子及び撮像装置
JP7160129B2 (ja) 撮像素子および撮像装置
JP6375613B2 (ja) 固体撮像素子及び撮像装置
JP7156330B2 (ja) 撮像素子及び撮像装置
JP6760907B2 (ja) 撮像素子及び撮像装置
JP2021073772A (ja) 固体撮像素子及び撮像装置
JP2021016201A (ja) 固体撮像素子及び撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240517