WO2005101816A1 - 固体撮像装置、光センサおよび固体撮像装置の動作方法 - Google Patents

固体撮像装置、光センサおよび固体撮像装置の動作方法 Download PDF

Info

Publication number
WO2005101816A1
WO2005101816A1 PCT/JP2005/007066 JP2005007066W WO2005101816A1 WO 2005101816 A1 WO2005101816 A1 WO 2005101816A1 JP 2005007066 W JP2005007066 W JP 2005007066W WO 2005101816 A1 WO2005101816 A1 WO 2005101816A1
Authority
WO
WIPO (PCT)
Prior art keywords
floating diffusion
storage capacitor
photodiode
voltage signal
storage
Prior art date
Application number
PCT/JP2005/007066
Other languages
English (en)
French (fr)
Inventor
Shigetoshi Sugawa
Satoru Adachi
Kyoichi Yahata
Tatsuya Terada
Original Assignee
Texas Instruments Japan Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Limited filed Critical Texas Instruments Japan Limited
Priority to US10/592,590 priority Critical patent/US7800673B2/en
Priority to KR1020067023351A priority patent/KR101201269B1/ko
Priority to EP05730597A priority patent/EP1746820B1/en
Publication of WO2005101816A1 publication Critical patent/WO2005101816A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming

Definitions

  • Solid-state imaging device optical sensor, and operation method of solid-state imaging device
  • the present invention relates to a solid-state imaging device, an optical sensor, and an operation method of a solid-state imaging device, and particularly to a CMOS solid-state imaging device and an optical sensor, and an operation method of the solid-state imaging device.
  • Image input image sensors such as CMOS (Complementary Metal-Oxide-Semiconductor) image sensors or CCD (Charge Coupled Device) image sensors have been improved in their characteristics and used for digital cameras and mobile phones with cameras. Demand is expanding.
  • CMOS Complementary Metal-Oxide-Semiconductor
  • CCD Charge Coupled Device
  • the dynamic range of a conventionally used image sensor is, for example, about 3 to 4 digits (60 to 8 OdB), and extends to the 5 to 6 digits (100 to 120 dB) of the naked eye or silver halide film! What is the current situation?
  • Image sensors with such a wide dynamic range include not only digital cameras and mobile phones with cameras, but also image input cameras for PDAs (Personal Digital Assistants), cameras for advanced traffic management systems, monitoring cameras, FA (Factory Automation) It is expected to be applied to applications such as) cameras or medical cameras.
  • PDAs Personal Digital Assistants
  • FA Vectory Automation
  • Non-Patent Document 1 and the like disclose noise generated in a photodiode of each pixel (pixel) and the noise in order to achieve high sensitivity and a high SZN ratio.
  • a technology called an on-chip noise canceller has been developed which reads out a signal to which an optical signal is added, and removes a noise component by taking a difference between the two to extract only an optical signal.
  • the dynamic range is 80 dB or less, and it is desired to achieve a wider dynamic range.
  • Patent Document 1 discloses that a photodiode PD has a floating diffusion of a small capacitance C on the high sensitivity and low illuminance side and a large capacitance C on the low sensitivity and high illuminance side.
  • a technology has been disclosed in which a single diffusion is connected, and an output out1 on the low illuminance side and an output out2 on the high illuminance side are output to increase the dynamic range.
  • Patent Document 2 discloses that the capacitance of a floating diffusion FD is
  • imaging is performed twice at different exposure times, i.e., imaging corresponding to high illuminance with a short exposure time and imaging corresponding to low illuminance with a long exposure time.
  • Patent Document 3 and Non-Patent Document 2 as shown in FIG. 3, a transistor switch T is provided between a photodiode PD and a capacitor C, and the switch T is turned on in a first exposure period.
  • the photoelectric charge signal is accumulated in both the photodiode PD and the capacitor C, and the switch T is turned off in the second exposure period to accumulate the photoelectric charge signal with the photodiode PD in addition to the former accumulated charge.
  • a technique for performing dynamic range shading is disclosed. Here, it is clarified that in the case of light irradiation exceeding the saturation, excess charges are discharged via the reset transistor R.
  • Patent Document 4 discloses a technology that can support high-illuminance imaging by adopting a photodiode C having a larger capacitance C than before, as shown in FIG. .
  • Non-Patent Document 3 As shown in FIG. 5, a signal from a photodiode PD is output while being logarithmically converted by a logarithmic conversion circuit configured by combining MOS transistors, thereby achieving high illuminance.
  • a technology that can cope with imaging.
  • Patent Document 4 a wide dynamic range can be achieved so as to correspond to imaging on the high illuminance side, but imaging on the low illuminance side is not possible. It has low sensitivity and low SZN ratio and cannot improve image quality.
  • a line sensor having pixels arranged linearly or an optical sensor having no multiple pixels has a wide dynamic range while maintaining high sensitivity and high SZN ratio. Was difficult to achieve.
  • Patent Document 1 JP-A-2003-134396
  • Patent Document 2 JP-A-2000-165754
  • Patent Document 3 JP-A-2002-77737
  • Patent Document 4 JP-A-5-90556
  • Non-Patent Document 1 S. Inoue et al., IEEE Workshop on C and Dsana Advanced image Sensors 2001, page 16-19
  • Patent Document 2 Yoshinori Muramatsu et al., IEEE Journal of Solid-state ireuits, vol.38, No.l, January 2003
  • Non-Patent Document 3 Journal of the Institute of Image Information and Television Engineers, 57 (2003)
  • the present invention has been made in view of the above situation, and an object of the present invention is to provide a solid-state imaging device and an optical sensor that can perform a wide dynamic range while maintaining a high sensitivity and a high SZN ratio.
  • An object of the present invention is to provide a method of operating a solid-state imaging device for performing a wide dynamic range while maintaining a high sensitivity and a high SZN ratio.
  • a solid-state imaging device includes a photodiode that receives light and generates and accumulates a photoelectric charge; a transfer transistor that transfers the photoelectric charge; A photodiode connected to the photodiode via a transfer transistor; In an accumulation period of the storage capacitor element set at a ratio of a predetermined period from the accumulation period of the photodiode, a pixel having a storage capacitor element that accumulates at least the photoelectric charge overflowing from the photodiode through the transfer transistor is formed in an array.
  • the photodiode that receives light and generates and accumulates a photocharge, and the storage capacitor that accumulates the photocharge overflowing from the photodiode are connected via a transfer transistor. Then, the pixels having the following configuration are integrated in an array.
  • the storage capacitor element accumulates the photoelectric charge overflowing from the photodiode during the storage capacitor element storage period set at a predetermined period ratio from within the storage period of the photodiode.
  • the floating diffusion in which the photoelectric charge is transferred through the transfer transistor, between the transfer transistor and the storage capacitor, and the floating diffusion, And a storage transistor for coupling or dividing a potential of the storage capacitor.
  • a photodiode that receives light to generate and accumulate photocharge, a transfer transistor that transfers the photocharge, and the photocharge is transferred through the transfer transistor.
  • the floating diffusion is connected to the floating diffusion so that the potential can be coupled and divided, and the photoelectric charge overflowing from the photodiode during the accumulation period of the photodiode is transmitted through the transfer transistor and the floating diffusion.
  • a plurality of pixels each having an accumulation capacitance element to accumulate, and a storage transistor for coupling or dividing the potential of the floating diffusion and the accumulation capacitance element are integrated in an array. In a state where the storage capacitor element and the potential are divided, in the floating diffusion storage period set at a ratio of a predetermined period from the storage period of the photodiode, the photoelectric charge that overflows the photodiode power is stored.
  • the solid-state imaging device includes a photodiode for receiving light to generate and accumulate photocharges, and a floating diffuser for transferring photocharges through a transfer transistor.
  • the floating diffusion overflows from the photodiode during the floating diffusion accumulation period set at a predetermined ratio from the accumulation period of the photodiode in a state where the storage capacitor element and the potential are divided. Accumulate photocharges.
  • the storage capacitor element is configured such that, in a storage capacitor element accumulation period set at a ratio of a predetermined period of time within an accumulation period of the photodiode, It accumulates photocharges overflowing from the photodiode.
  • the solid-state imaging device of the present invention is preferably formed so as to be connected to the floating diffusion, and is configured to reset a transistor for discharging a photoelectric charge in the floating diffusion, and a light in the floating diffusion. It further includes an amplification transistor that amplifies and converts the electric charge into a voltage signal, and a selection transistor that is formed to be connected to the amplification transistor and that selects the pixel.
  • the difference between the obtained voltage signal and the voltage signal of the reset level of the floating diffusion transferred to the floating diffusion is transferred to the floating diffusion and the storage capacitor.
  • the apparatus further includes a noise canceling unit that calculates a difference between the obtained voltage signal and the voltage signal of the floating diffusion and the reset level of the storage capacitor element, and more preferably, the floating diffusion and the storage.
  • storage means for storing a voltage signal of the reset level of the capacitor.
  • the photocharge transferred to the floating diffusion and the difference between the obtained voltage signal and the voltage signal of the reset level of the floating diffusion are taken, and the light transferred to the floating diffusion and the storage capacitor is calculated.
  • the difference between the voltage signal obtained from the electric charge and the voltage signal of the reset level of the floating diffusion, or the photo signal transferred to the floating diffusion and the storage capacitor element and the voltage signal of the current frame obtained.
  • the floating diffusion and the reset level of the frame next to the storage capacitor element are described.
  • noise canceling means for obtaining a difference from the bell voltage signal.
  • the solid-state imaging device of the present invention is preferably formed so as to be connected to a connection portion between the storage capacitor and the storage transistor, and discharges the photoelectric charge in the storage capacitor and the floating diffusion. Further comprising: a reset transistor for resetting the voltage, an amplifying transistor for amplifying and converting a photocharge in the floating diffusion into a voltage signal, and a selecting transistor formed to be connected to the amplifying transistor and for selecting the pixel. .
  • a noise canceling means for obtaining a difference between the obtained voltage signal transferred to the floating diffusion and the obtained voltage signal of the floating diffusion before the transfer.
  • a noise canceller that calculates a difference between a voltage signal obtained from the photoelectric charge transferred to the floating diffusion and the storage capacitor element and a reset level voltage signal of the floating diffusion and the storage capacitor element. And canceling means.
  • the apparatus further comprises a storage unit for storing a voltage signal of a reset level of the floating diffusion and the storage capacitor.
  • a photodiode that receives light to generate and accumulate photocharges, a transfer transistor that transfers the photocharges, and the photocharges are transferred through the transfer transistors.
  • the floating diffusion is connected to the floating diffusion so that the potential can be coupled and divided, and the photoelectric charge overflowing from the photodiode during the accumulation period of the photodiode is transmitted through the transfer transistor and the floating diffusion.
  • a plurality of pixels each having an accumulation capacitance element to accumulate, and a storage transistor that couples or divides the potential of the floating diffusion and the accumulation capacitance element are integrated in an array, and are converted to the floating diffusion.
  • the difference between the voltage signal obtained from the obtained photocharge and the voltage signal of the reset level of the floating diffusion is obtained, and the photocharge transferred to the floating diffusion and the storage capacitor element is obtained. And a voltage signal of the reset level of the floating diffusion.
  • the difference or the difference between the voltage signal of the current frame obtained from the floating diffusion and the photoelectric charge transferred to the storage capacitor and the voltage signal of the reset level of the next frame of the floating diffusion and the storage capacitor is further provided.
  • the above-described solid-state imaging device of the present invention has a noise canceling unit, and by this, a voltage signal obtained from the photocharge transferred to the floating diffusion and a voltage signal of the reset level of the floating diffusion. And the difference between the obtained voltage signal and the voltage signal at the reset level of the floating diffusion, or transferred to the floating diffusion and the storage capacitor The difference between the obtained voltage signal of the current frame and the voltage signal of the reset level of the next frame of the floating diffusion and the storage capacitor is obtained.
  • the noise canceling means includes an AC coupling circuit, and the photovoltaic force transferred to the floating diffusion and the obtained voltage signal and resetting of the floating diffusion.
  • the difference between the obtained voltage signal of the current frame and the voltage signal of the reset level of the next frame of the floating diffusion and the storage capacitor element obtained as the photo-charge force transferred to the storage capacitor element as an AC component.
  • the noise canceling means includes a two-capacitor type differential amplifier, and a difference between a voltage signal obtained from the photocharge transferred to the floating diffusion and a voltage signal of a reset level of the floating diffusion, Photoelectric force transferred to the floating diffusion and the storage capacitor element The difference between the obtained voltage signal and the reset diffusion voltage signal of the floating diffusion, or transferred to the floating diffusion and the storage capacitor element The voltage signal of the current frame obtained and the floating diffusion And a difference from the reset level voltage signal of the next frame of the storage capacitor element.
  • a photodiode that receives light to generate and accumulate photocharges
  • a transfer transistor that transfers the photocharges
  • the photocharges are transferred through the transfer transistors
  • the floating diffusion is connected to the floating diffusion so that the potential can be coupled and divided, and the photoelectric charge overflowing from the photodiode during the accumulation period of the photodiode is transmitted through the transfer transistor and the floating diffusion.
  • a sensor unit in which a plurality of pixels each having an accumulation capacitor element to accumulate, a pixel having the floating diffusion, and a storage transistor for coupling or dividing the potential of the accumulation capacitor element are integrated in an array; The difference between the obtained voltage signal and the voltage signal obtained from the floating diffusion and the photocharge transferred to the storage capacitance element and the respective reset level or reset equivalent level.
  • a gain table generation unit that generates a gain table for setting the gain of each pixel according to the difference, and video data according to the difference and the data of the gain table. And a video data synthesizing unit.
  • the solid-state imaging device of the present invention includes a sensor unit, a preprocessing unit, a gain table generation unit, and a video data synthesis unit.
  • the sensor section includes a photodiode that receives light to generate and accumulate photocharges, a floating diffusion in which photocharges are transferred through a transfer transistor, and a floating diffusion so that potentials can be coupled and divided. And a storage capacitor that stores the photoelectric charge overflowing from the photodiode and is integrated in an array.
  • the pre-processing unit includes a voltage signal obtained from the photocharge transferred to the floating diffusion, a photocharge force transferred to the floating diffusion and the storage capacitor, and a reset signal corresponding to each reset level or reset. The difference from the level is calculated for each.
  • the gain table generation unit generates a gain table for setting a gain for each pixel according to the difference.
  • the video data synthesizer has a difference and gain table The video data is synthesized according to the data.
  • the pre-processing unit includes, as the difference, a voltage signal obtained from a photocharge transferred to the floating diffusion and a reset level of the floating diffusion. And a voltage signal obtained from the floating diffusion and the storage capacitor element, and a reset level voltage signal of the floating diffusion and the storage capacitor element or the reset differential voltage signal of the floating diffusion and the storage capacitor element. The second difference between the reset signal and the voltage signal of the reset level of the floating diffusion is calculated.
  • the gain table generating unit calculates the ratio of the first difference and the second difference as gain table data for each pixel. Calculate and generate a gain table.
  • the video data synthesizing section obtains and outputs video data from a preset video table in accordance with the sum of the first difference or the second difference and a predetermined threshold.
  • the video data synthesis unit outputs a product of the first difference or the second difference and the gain table data.
  • the present invention provides an optical sensor having one pixel of the above-described solid-state imaging device of the present invention.
  • the operation method of the solid-state imaging device includes a photodiode that receives light to generate and accumulate photocharges, a transfer transistor that transfers the photocharges, A storage transistor, a floating diffusion provided connected to the photodiode via the transfer transistor, and a photoelectric charge overflowing from the photodiode during a storage period of the photodiode through the transfer transistor and the storage transistor.
  • the transfer transistor is used as a drain
  • the storage transistor is used as a drain
  • the floating diffusion and the photoelectric charge in the storage capacitor element are discharged. Read the reset level voltage signal of the storage capacitor.
  • the pre-saturation charge of the photocharge generated in the photodiode is stored in the photodiode, and further, during the storage capacitor element storage period set at a predetermined ratio from the storage period of the photodiode, Thus, supersaturated charges overflowing from the photodiode are accumulated in the floating diffusion and the storage capacitor.
  • the storage transistor is turned off, the potential of the floating diffusion and the potential of the storage capacitor element are divided, the photoelectric charge in the floating diffusion is discharged, and the reset diffusion voltage signal of the floating diffusion is read.
  • the transfer transistor is turned on to transfer the pre-saturation charge to the floating diffusion, and a voltage signal including the pre-saturation charge is read.
  • an operation method of a solid-state imaging device includes a photodiode that receives light to generate and accumulate a photocharge, a transfer transistor that transfers the photocharge, and A storage transistor, a floating diffusion provided connected to the photodiode via the transfer transistor, and a photoelectric charge overflowing from the photodiode during a storage period of the photodiode through the transfer transistor and the storage transistor.
  • a method of operating a solid-state imaging device in which a plurality of pixels each having a storage capacitor element whose potential coupling or division with the floating diffusion is controlled by the storage transistor are integrated in an array. Turn off the transfer transistor before accumulation Turning on the storage transistor to discharge the photoelectric charge from the floating diffusion and the storage capacitor; reading a voltage signal at the reset level of the floating diffusion and the storage capacitor; and Storing the pre-saturation charge of the photocharge generated in the photodiode in the photodiode, and storing the supersaturated charge overflowing from the photodiode in the floating diffusion and the storage capacitance element, and turning off the storage transistor to turn off the floating transistor.
  • the floating diffusion in a state in which the storage capacitor element and the potential are divided from each other in the floating diffusion accumulation period set at a ratio of a predetermined period from the accumulation period of the photodiode. Accumulating the overflowing excess saturated charge, reading the voltage signal containing the excess saturated charge, transferring the pre-saturation charge to the floating diffusion by turning on the transfer transistor, and outputting the voltage signal including the pre-saturation charge. And a step of turning on the storage transistor, coupling the floating diffusion and the potential of the storage capacitor element, and reading a voltage signal including the pre-saturation charge and the supersaturation signal.
  • the floating diffusion and the storage transistor are used before the charge accumulation, and the floating diffusion and the storage transistor are used.
  • the photoelectric charge in the storage capacitor is discharged, and the voltage signal of the floating diffusion and the reset level of the storage capacitor is read.
  • the pre-saturation charge of the photocharge generated in the photodiode is accumulated in the photodiode, and the supersaturated charge that overflows the photodiode power is accumulated in the floating diffusion and the storage capacitor.
  • the storage transistor is turned off, the potential of the floating diffusion and the potential of the storage capacitor element are divided, the photoelectric charge in the floating diffusion is discharged, and the reset diffusion voltage signal of the floating diffusion is read.
  • the excess saturation charge overflowing the photodiode power is discharged in the floating diffusion accumulation period set at a predetermined ratio from within the accumulation period of the photodiode.
  • a voltage signal that accumulates and contains a supersaturated charge is read.
  • the transfer transistor is turned on to transfer the pre-saturation charge to the floating diffusion, and a voltage signal including the pre-saturation charge is read.
  • the storage transistor is turned on, the potential of the floating diffusion and the potential of the storage capacitor element are coupled, and a voltage signal including a pre-saturation charge and a supersaturation signal is read.
  • the solid-state imaging device of the present invention high sensitivity and high SZN ratio are maintained in low illuminance imaging using a photodiode that receives light to generate and accumulate photocharges, and furthermore, a storage capacitor element is used to separate the photodiode from the photodiode.
  • a storage capacitor element is used to separate the photodiode from the photodiode.
  • a wide dynamic range can be achieved while maintaining a high sensitivity and a high SZN ratio.
  • a wide dynamic range can be achieved while maintaining a high sensitivity and a high SZN ratio.
  • FIG. 1 is an equivalent circuit diagram for one pixel of a CMOS image sensor according to a first conventional example.
  • FIG. 2 is an equivalent circuit diagram for one pixel of a CMOS image sensor according to a second conventional example.
  • FIG. 3 is an equivalent circuit diagram for one pixel of a CMOS image sensor according to a third conventional example.
  • FIG. 4 is an equivalent circuit diagram of one pixel of a CMOS image sensor according to a fourth conventional example.
  • FIG. 5 is an equivalent circuit diagram for one pixel of a CMOS image sensor according to a fifth conventional example.
  • FIG. 6 is an equivalent circuit diagram of one pixel of the CMOS image sensor according to the first embodiment of the present invention.
  • FIG. 7A is a schematic sectional view corresponding to a part of each pixel of a CMOS image sensor according to a first embodiment of the present invention
  • FIG. 7B is a schematic potentiometer corresponding to a region in FIG. 7A.
  • FIG. 8 is a diagram illustrating a driving line ( ⁇ ) of a CMOS image sensor according to the first embodiment of the present invention.
  • ⁇ , ⁇ are timing charts of voltages to be applied to the power supply.
  • FIGS. 9A to 9D correspond to potential diagrams at respective timings in the timing chart of FIG.
  • FIGS. 10A to 10D correspond to potential diagrams at each timing of the timing chart of FIG.
  • FIG. 11 is an equivalent circuit diagram showing an overall circuit configuration of a CMOS image sensor according to a first embodiment of the present invention.
  • FIG. 12A and FIG. 12B are circuit diagrams showing a configuration of a row shift register of a CMOS image sensor according to the first embodiment of the present invention.
  • FIGS. 13A and 13B show the ⁇ i) of R ⁇ i) input to the circuit including the row shift register SR V for SZH (left) and the row shift register SR v for reset (right) shown in FIGS. 12A and 12B.
  • the SH RST in waveform is shown in Figure 13C and Figure 13D.
  • Figure 14 shows the pre-saturation charge signal + C noise, C noise, modulated supersaturated charge signal This circuit processes four signals of + C + C noise and C + C noise.
  • FIG. 15 is a graph showing signals (S, + S, + ⁇ ) in the first embodiment of the present invention.
  • FIG. 1 A first figure.
  • FIG. 16 is a diagram illustrating a driving line ( ⁇ ) of a CMOS image sensor according to a second embodiment of the present invention.
  • 5 is a timing chart of a voltage applied to S, ⁇ ).
  • FIG. 17 is a circuit for processing three signals of a pre-saturation charge signal, a pre-saturation charge signal + a supersaturation charge signal, and a restored supersaturation charge signal.
  • FIG. 18 is a diagram showing drive lines ( ⁇ , ⁇ ) of a CMOS image sensor according to the second embodiment of the present invention.
  • 5 is a timing chart of a voltage applied to S, ⁇ ).
  • FIG. 19A is a circuit diagram of a CDS circuit of a CMOS image sensor according to a third embodiment of the present invention
  • FIG. 19B is a timing chart showing applied voltages of driving lines and sampling timing.
  • FIG. 20A is a circuit diagram of a CDS circuit of a CMOS image sensor according to a third embodiment of the present invention
  • FIG. 20B is a timing chart showing applied voltages of driving lines and sampling timing.
  • FIG. 21A is a circuit diagram of a CDS circuit of a CMOS image sensor according to a third embodiment of the present invention
  • FIG. 21B is a timing chart showing an applied voltage of a drive line and a sampling timing.
  • FIG. 22 is a block diagram of signal processing of a CMOS image sensor according to a fourth embodiment of the present invention.
  • FIG. 23A and FIG. 23B are block diagrams showing a configuration of a CMOS image sensor pre-processing unit according to a fourth embodiment of the present invention.
  • FIG. 24 is a block diagram showing a configuration of a gain table generator of a CMOS image sensor according to a fourth embodiment of the present invention.
  • FIG. 25 is a block diagram showing a configuration of a video data synthesizing unit of a CMOS image sensor according to a fourth embodiment of the present invention.
  • FIG. 26 is an equivalent circuit diagram for one pixel of a CMOS image sensor according to a fifth embodiment of the present invention.
  • FIG. 27 is a schematic potentiometer diagram of a main part of a CMOS image sensor according to a fifth embodiment of the present invention.
  • FIG. 28 is a diagram showing a drive line ( ⁇ ) of the CMOS image sensor according to the fifth embodiment of the present invention.
  • ⁇ , ⁇ are timing charts of voltages to be applied to the power supply.
  • FIGS. 29A to 29D are views of a CMOS image sensor according to a fifth embodiment of the present invention.
  • FIGS. 30A to 30C show a CMOS image sensor according to a fifth embodiment of the present invention.
  • FIG. 31 is a diagram in which a graph of a low illuminance signal and a graph of a high illuminance signal of the CMOS image sensor according to the fifth embodiment of the present invention are superimposed.
  • FIG. 32 is an equivalent circuit diagram showing an overall circuit configuration of a CMOS image sensor according to a sixth embodiment of the present invention.
  • FIG. 33 is a diagram in which a graph of a low illuminance signal and a graph of a high illuminance signal of the CMOS image sensor according to the seventh embodiment of the present invention are superimposed.
  • FIG. 34A shows a graph of a low illuminance signal, a graph of a high illuminance signal, and a graph of a high illuminance signal of a CMOS image sensor according to an eighth embodiment of the present invention, with a overlay obtained by restoring a graph with a predetermined gain.
  • FIG. 34B is a graph showing a ratio of mixing a low illuminance signal and a high illuminance signal with respect to a relative light amount.
  • FM Frame memory
  • GND Ground
  • LT Light
  • the solid-state imaging device is a CMOS image sensor, and FIG. 6 is an equivalent circuit diagram for one pixel.
  • Each pixel includes a photodiode PD that receives light to generate and accumulate photocharges, a transfer transistor Trl that transfers photocharges as much as the photodiode PD, a floating diffusion FD that transfers photocharges through the transfer transistors Trl, A storage capacitor C for storing the photoelectric charge overflowing from the photodiode during the storage operation;
  • Storage transistor s that couples or splits the potential of one John FD and the storage capacitor C
  • a reset transistor Tr3 formed to be connected to the floating diffusion FD and discharging the photocharge in the floating diffusion FD; an amplification transistor Tr4 for amplifying and converting the photocharge in the floating diffusion FD into a voltage signal; And a selection transistor formed to be connected to the amplification transistor and for selecting a pixel.
  • the above five transistors are all n-channel MOS transistors.
  • a predetermined reference voltage for example, a power supply voltage Vdd is supplied to the drain of the reset transistor Tr3. Further, for example, the power supply voltage Vdd is supplied to the drain of the amplification transistor Tr4.
  • the power supply voltage Vdd or the reference potential Vss is supplied to the other terminal of the storage capacitor Cs.
  • CMOS image sensor In the CMOS image sensor according to the present embodiment, a plurality of pixels having the above configuration are integrated in an array, and in each pixel, a gate electrode of a transfer transistor Trl, a storage transistor Tr2, and a reset transistor Tr3 is provided. , ⁇ , ⁇ , ⁇ drive lines are connected.
  • a pixel selection line SL ( ⁇ ) driven by a row shift register is connected to the gate electrode of the selection transistor Tr5.
  • the output line out is connected, and is controlled and output by the column shift register.
  • the selection transistor Tr5 and drive line ⁇ can perform pixel selection and non-selection operations.
  • the voltage of the floating diffusion FD can be fixed to an appropriate value as described above, it is possible to omit them.
  • FIG. 7A is a schematic diagram corresponding to a part of each pixel (photodiode PD, transfer transistor Trl, floating diffusion FD, storage transistor Tr2, and storage capacitor C) of the CMOS image sensor according to the present embodiment.
  • FIG. 7A is a schematic diagram corresponding to a part of each pixel (photodiode PD, transfer transistor Trl, floating diffusion FD, storage transistor Tr2, and storage capacitor C) of the CMOS image sensor according to the present embodiment.
  • a p-type well (p-well) 11 is formed on an n-type silicon semiconductor substrate (n-sub) 10, and each element and the storage capacitor element are separated by a LOCOS method or the like.
  • Isolation insulating films (20, 21, 22) are formed, and a P + type isolation region 12 is formed in a p-type well 11 corresponding to a lower portion of the element isolation insulating film 20 for isolating pixels.
  • n-type semiconductor region 13 is formed in the p-type well 11, and ap + -type semiconductor region 14 is formed on the surface of the n-type semiconductor region 13.
  • the pn junction forms a charge transfer embedded photodiode PD.
  • n-type semiconductor region 13 At the end of n-type semiconductor region 13, it is formed so as to protrude from p + -type semiconductor region 14.
  • An n + type semiconductor region 15 that becomes floating diffusion FD is formed on the surface layer of the p-type well 11 at a predetermined distance away from the region force.
  • An n + type semiconductor region 16 is formed on the surface of the well 11.
  • a gate electrode 30 having a force such as polysilicon is formed on the upper surface of the p-type well 11 via a gate insulating film 23 having a force such as silicon oxide.
  • the transfer transistor Trl has the n-type semiconductor region 13 and the n + type semiconductor region 15 as a source and a drain, and has a channel forming region on the surface layer of the p-type transistor 11.
  • a gate electrode 31 having a force such as polysilicon is formed on the upper surface of the p-type well 11 via a gate insulating film 24 having a force such as silicon oxide.
  • An n + type semiconductor region 15 and an n + type semiconductor region 16 are used as a source 'drain, and a storage transistor Tr2 having a channel formation region on the surface of the p-type well 11 is formed.
  • a P + type semiconductor region 17 serving as a lower electrode is formed on the surface layer of the p-type capacitor 11, and a layer such as silicon oxide is formed in the upper layer.
  • An upper electrode 32 which is also made of a force such as polysilicon is formed via a capacitance insulating film 25, and these constitute a storage capacitance element C.
  • the transfer transistor Trl, the storage transistor Tr2 and the storage capacitor C are identical to The transfer transistor Trl, the storage transistor Tr2 and the storage capacitor C.
  • An insulating film made of silicon nitride or the like is formed, an opening reaching the n + type semiconductor region 15, the n + type semiconductor region 16 and the upper electrode 32 is formed, and a wiring 33 connected to the n + type semiconductor region 15; Wirings 34 connecting the n + type semiconductor region 16 and the upper electrode 32 are formed respectively.
  • a drive line ⁇ is connected to the gate electrode 30 of the transfer transistor Trl.
  • a drive line ⁇ is connected to the gate electrode 31 of the storage transistor Tr2.
  • the reset transistor Tr3, the amplification transistor Tr4, the selection transistor Tr5, the respective drive lines ( ⁇ ,,,) and the output line out, which are the other elements, are, for example,
  • the wiring 33 is connected to the amplification transistor Tr4 (not shown). This is configured in a region (not shown) on the semiconductor substrate 10 shown in FIG.
  • the storage capacitor C is a planar type MOS capacitor s
  • capacitors of various shapes such as junction capacitors, stacked capacitors, trench capacitors, or a combination of these, may be used.
  • the capacitor insulating film may be made of a so-called high-k capacitor such as silicon nitride or TaO. Using materials
  • the storage capacitor element C having a larger capacitance can be obtained.
  • FIG. 7B is a schematic diagram of a photodiode s corresponding to the photodiode PD, the transfer transistor Trl, the floating diffusion FD, the storage transistor Tr2, and the storage capacitor C.
  • FIG. 1 A first figure.
  • the photodiode PD forms a capacitance C having a relatively shallow potential
  • Good diffusion FD and storage capacitor C are relatively deep and have a potential capacitance
  • the transfer transistor Trl and the storage transistor Tr2 can take two levels according to on / off of the transistor.
  • Fig. 8 shows the voltage applied to the drive lines ( ⁇ ,,) for the two levels of onZoff, ⁇ .
  • the voltage applied to the drive line ⁇ may be two levels of onZoff, but as shown in this example, three levels
  • the charges overflowing from the photodiode PD can be more efficiently captured and stored in the floating diffusion FD and the storage capacitor C.
  • FIGS. 10A to 10D correspond to potential diagrams at each timing of the timing chart.
  • ⁇ is set to on to discharge all photocharges generated in the previous field and reset.
  • the accumulation period T for C (which roughly corresponds to the video period) is Is turned off (T '), and the accumulation of photocharge starts at C.
  • ⁇ is set to off.
  • the C + C reset level signal is read out as noise N.
  • the noise N is read out and stored in a frame memory (storage means) described later, and the image signal
  • the method that uses the noise N during generation is the operation method that can achieve the best SZN ratio.
  • the noise N is sufficiently smaller than the pre-saturation charge (low illuminance signal) + the supersaturated charge (high illuminance signal), so that a noise N described later may be used instead of the noise N. Also,
  • the noise N of the next frame may be used instead of the noise N of the current frame.
  • FIG. 9C shows that C is saturated, pre-saturation charge Q accumulates in C, and supersaturation
  • ⁇ is returned from the (+ H) level to off, and at the end of the storage capacitor element storage period T, ⁇
  • this C reset level signal is Read as noise.
  • the potential of C is shallower than C, and the level of the transfer transistor is deeper than C.
  • FIG. 10C shows a state before ⁇ is returned to off.
  • the pre-saturation charge Q in C and the supersaturation charge Q in the binding are mixed.
  • FIG. 11 is an equivalent circuit diagram showing the overall circuit configuration of the CMOS image sensor of the present embodiment.
  • a plurality of (four in the drawing) pixels (Pixels) are arranged in an array, and each pixel (Pixel) has an SZH row shift register SR that controls the drive lines ( ⁇ ,,). V and
  • a reset row shift register SR v that controls the drive line ( ⁇ ) is connected, and a power supply
  • VDD and ground GND are connected.
  • Each pixel (Pixel) power is also converted to a column shift register by CDS (correlated double sampling) circuit.
  • SR H and driving lines (phi,,,) are controlled, as described above, saturated
  • the four values of (N) are output to each output line at each timing.
  • the CT may be formed on a CMOS image sensor chip.
  • SZH for row shift register SR V is a circuit for implementing the driving shown in FIG. 8
  • 12A and 12B show circuit diagrams of the reset and row reset register SR V , respectively.
  • the SZH row shift register SR V is connected to the left row shift register SR V by drive lines ( ⁇ , ⁇
  • Star SR V to the drive line (phi) is configured to is connected.
  • the enable signal of the shift register selects one line in one frame, and every time one line is read out. may simply be shifted to configure one line, the line shift register SR V for SZH corresponds to this shift register. In this configuration,
  • a plurality of lines are selected during a frame, and the driving shown in FIG. 8 can be realized.
  • the force at which the start timing is adjusted is determined using the reset row shift register SR V described above.
  • FIGS. 13A and 13B show the row shift register SR V for SZH shown in FIGS. 12A and 12B.
  • ⁇ R waveform input to the circuit including (left) and reset row shift register SR V (right)
  • FIG. @ 13 C 13D is reset line as SZH for row shift register SR V (left) System
  • ⁇ ⁇ (left) is one pulse per frame, so only one line is selected in one frame
  • the floating diffusion and the storage time T to the storage capacitor element will be the storage capacitor element storage period T
  • FIG. 14 shows the charge signal before saturation (S) + C noise (N) and C noise output as described above.
  • This circuit processes four signals of + C noise (N) and C + C noise (N).
  • a charge signal (S) is obtained.
  • C + C noise (N) is smaller than other signals.
  • the signal Since the signal is acquired relatively early, it is stored in the frame memory FM until another signal is acquired, and the frame memory FM power is also read at the timing when the other signal is acquired. To do.
  • the ratio is set at a predetermined period ratio from the accumulation period T for the photodiode PD.
  • the signal can be restored to the signal of the photoelectric charge stored in the storage capacitor C.
  • S and S + S are input to the selector SE and correspond to the output of the comparator CP.
  • the potential before saturation is selected according to the capacitance of the PD, and is set to, for example, about 0.3 V.
  • the PD is determined to be saturated and S + S is output.
  • the circuit after the differential amplifier DA1 and the frame memory FM is externally realized.
  • the differential amplifier DA1 may be formed on the CMOS image sensor chip CH! /.
  • the analog data to be handled will be large, so input to the differential amplifier DA1 and the frame memory FM It is preferable to perform AZD conversion before performing the digital processing on the differential amplifier DA1 and the frame memory FM and thereafter. However, it depends on the ratio of ⁇ / ⁇
  • Performing restoration (amplification) or the like amplifies the discontinuity due to digitalization. Therefore, it is preferable to restore (amplify) as much as possible and to perform digitalization.
  • the signal be amplified in advance by an amplifier (not shown) in accordance with the input range of the AZD converter to be used.
  • a function is added to selectively discharge the photocharge overflowing from the capacitive element C to VDD.
  • the function prevents the storage capacitor c from overflowing even at high illuminance, and the measurable high illuminance range
  • the range can be expanded, and the dynamic range can be expanded.
  • FIG. 15 shows the relationship between the signal (S ′ + S ′ + N) obtained as described above and the amount of light (relative value).
  • the driving method of the present embodiment it is possible to expand the dynamic range without deteriorating the sensitivity and the SZN ratio on the low illuminance side and saturating only the information on the high illuminance side.
  • the storage period T of the storage capacitor element is controlled with respect to the storage period T of the photodiode PD.
  • the photodiode PD (C) must be saturated from the two signals of the sum of the load signals (S + S).
  • the pre-saturation charge signal (S) is used.
  • the photoelectric charge overflowing from the photodiode is accumulated at the above-mentioned predetermined ratio during the accumulation period of the storage capacitor set at a predetermined ratio from the accumulation period of the photodiode.
  • High SZN is maintained by the signal (sum of the pre-saturation charge signal and the supersaturated charge signal (S + S)) obtained by accumulating and incorporating this through the capacitive element and canceling the noise in the same manner as above.
  • the CMOS image sensor of the present embodiment does not reduce the sensitivity on the low illuminance side as described above.
  • the power supply voltage is not increased from a normally used range, so that it is possible to cope with future miniaturization of image sensors.
  • the pixel size does not increase. Further, unlike the conventional image sensor that realizes a wide dynamic range, the accumulation time is not divided on the high illuminance side and the low illuminance side, that is, the accumulation time is stored in the same accumulation time without straddling the frame. , And can also capture moving images.
  • the minimum signal of C + C is the supersaturated charge + the photodiode PD.
  • the CMOS image sensor according to the present embodiment is the same as the CMOS image sensor according to the first embodiment, but the driving method is different.
  • Fig. 16 shows the voltage applied to the drive line ( ⁇ ,,) in two levels of onZoff.
  • the accumulation period T for C starts from when ⁇ was turned off immediately before time T.
  • the binding of C is in the coupled state, and the signal at the reset level of C + C is read as noise N.
  • the noise N is sufficiently smaller than the pre-saturation charge and the supersaturation charge, so that it is possible to use
  • the noise N of the next frame may be used instead of the noise N of the current frame.
  • ⁇ is turned off to set the potential of C and C.
  • ⁇ is turned on to transfer the pre-saturation charge in C to C.
  • the single-diffusion accumulation period T is reached and the floating diffusion FD and
  • the photodiode PD overflows.
  • the accumulated photocharge is stored in the floating diffusion FD.
  • the accumulation in the floating diffusion FD is performed.
  • the period between resetting at time T and resetting again at time T is usually horizontal blanking.
  • the photoelectric charge overflowing from the photodiode PD is accumulated in the floating diffusion FD using a part of the horizontal blanking period to generate an oversaturated charge signal.
  • the floating diffusion accumulation period T can be adjusted in line units.
  • Char is shallower than C.
  • the level of the transfer transistor is deeper than C.
  • C + C contains pre-saturation charge + excess saturation charge + supersaturation charge.
  • Each signal is generated as follows from each charge signal obtained as described above.
  • the cancelled pre-saturation charge signal S is generated.
  • the supersaturated charge signal S obtained as described above is stored in the photodiode PD.
  • the video period (T) is 33 ms and the floating
  • S can be restored by multiplying by the ratio of 33 ms ZlO / z seconds.
  • the three signals (S, S + S, S X ⁇ ) obtained as described above are different from those of the first embodiment.
  • a comparator and a selector are used to select which signal to use.
  • Figure 17 shows a circuit that selects and outputs one of the above three signals (S, S + S, S X ⁇ )
  • FIG. 1 A first figure.
  • S and S + S are input to the selector SE and output to the output of the comparator CP.
  • the potential before saturation is selected according to the capacitance of the PD.
  • the output of the selector SE is input to the comparator CP, and the preset reference potential V,
  • Either the output of the selector SE or S Xy is selected according to the output of the comparator CP.
  • the reference potential V ′ is the potential before saturation according to the capacitance of the storage capacitor C.
  • the high illuminance signal is used to increase the dynamic range by adding the storage capacitor C.
  • FIG. 18 shows a drive for obtaining three signals (S, S + S, SX ⁇ ) of the present embodiment. On the way,
  • the dynamic range is further expanded, and as a result, The deterioration of the SZN ratio when switching to a high illuminance signal can be further suppressed.
  • T is about 10 seconds, and 1Z30 seconds when the storage capacitor C is saturated.
  • Table 2 shows the worst case SZN ratio when the number of generated charges S is 200 ke-, 400 ke-, 800 ke-, and 2000 ke-, respectively.
  • the noise component is 5e—.
  • the method can handle 2 million electrons, it is possible to secure a sufficient SZN by 40 dB or more at the time of signal switching.
  • the expansion of the dynamic range depends on the ratio of the storage period T (10 seconds) to the floating diffusion FD and the storage period T (33 ms) to the photodiode PD.
  • the photoelectric charge overflowing from the photodiode is accumulated in the storage capacitor element, taken in, and a signal obtained by canceling noise as described above (the charge signal before saturation).
  • the CMOS image sensor according to the present embodiment increases the sensitivity on the high illuminance side without lowering the sensitivity on the low illuminance side as described above to achieve a wide dynamic range.
  • the power supply voltage is normally used and is not increased from a certain range, it is possible to cope with future miniaturization of the image sensor.
  • the pixel size does not increase. Further, unlike the conventional image sensor that realizes a wide dynamic range, the accumulation time is not divided on the high illuminance side and the low illuminance side, that is, the accumulation time is stored in the same accumulation time without straddling the frame. , And can also capture moving images.
  • the minimum signal of C + C is the supersaturated charge + the photodiode PD.
  • CMOS image sensor according to the first and second embodiments, or the CMOS image sensor having a pattern in which the storage capacitor element accumulation period T is started from time T in the first embodiment.
  • the sum (S + S) of the pre-saturation charge signal and the supersaturation charge signal is sampled by storing it in FM.
  • the CMOS image sensor according to the present embodiment can reduce the chip cost by not using the frame memory.
  • the frame memory has a C + C reset level signal (N) sampling timing.
  • the C + C reset level signal (N) is a C reset level signal (N).
  • the dynamic range can be increased by more than 20 dB to the high illuminance side, so even if the capacitance of the storage capacitor C is set to 40 fF, the noise will only be equivalent to 82 electrons.
  • the signal charge at the time of switching data from the low illuminance side to the high illuminance side is usually more than 10,000 electrons, depending on the capacity of the light receiving part.
  • the light shot noise is 100 electrons, Sum of 82 electrons of this gives 129 electrons. This is a slight deterioration of 40 dB in SZN ratio to 37.8 dB.
  • the C + C reset level signal (N) will be referred to as the C reset level signal (N).
  • FIG 19A shows the above C + C reset level signal (N) as the C reset level signal.
  • FIG. 9 is a circuit diagram of a CDS circuit for realizing substitution in (N).
  • Figure 19B shows the drive
  • the CDS circuit in FIG. 19A includes an AC coupling circuit as a noise canceling circuit, and when sampling N, the transistors SH1 and SH2 are turned on and input, respectively.
  • Transistor SH2 is turned on at the time of + S, + N sampling, and S, + S, + N and
  • + S, + N and the previously input N are substantially different from S, + S,
  • Fig. 20A shows that the above-mentioned C + C reset level signal (N) is applied to the C + C reset of the next frame.
  • FIG. 20B is a timing chart showing the applied voltage of the drive line and the sampling timing.
  • the CDS circuit of FIG. 20A includes an AC coupling circuit as a noise canceling circuit, and N At the time of sampling, the transistor SHI is turned on and input.
  • the transistor SH2 turns on and enters N" first.
  • Fig. 21A shows that the above-mentioned C + C reset level signal (N) is applied to the next frame C + C
  • FIG. 21B is a timing chart showing the applied voltage of the drive line and the sampling timing.
  • the CDS circuit of FIG. 21A includes a two-capacitor differential amplifier as a noise canceling circuit, and as shown in FIG.
  • the signal sampled at the timing is input to the CDS circuit of Fig. 21A, the difference between S + N and N is output from the differential amplifier DA3, and S, + S, + N is output from the differential amplifier DA4.
  • each of the timing charts corresponds to the storage capacity element from time T in the first embodiment.
  • the present embodiment can be applied to the method of the second embodiment.
  • the dynamic range due to the provision of the storage capacitor element C so as to be connected to the photodiode via the transistor in each pixel is expanded.
  • a dedicated buffer circuit and AD converter only for outputting N can be omitted.
  • the storage capacitor c which is connected to the photodiode via a transistor
  • the tendency of variation is different.
  • FIG. 22 is a block diagram of signal processing of the CMOS image sensor according to the present embodiment.
  • the sensor output from the CMOS image sensor unit 50 is digitized by the pre-processing unit 60, further processed by the gain table generation unit 70 and the video data synthesis unit 80, and output as two video outputs (Video 1 and Video 2). Is done.
  • the CMOS image sensor unit 50 includes a plurality of pixels arranged in a matrix, and corresponds to a circuit for outputting the output of each pixel as a sensor output.
  • FIG. 23A is a block diagram showing a configuration of pre-processing section 60.
  • the differential amplifier 61 the voltage signal (S + N) obtained from the photocharge transferred to the floating diffusion and the voltage of the reset level of the floating diffusion
  • the first difference from the signal (N) is taken and digitally converted by the AD converter ADC3 to the low illuminance side.
  • Gain A1 is within the input voltage range of AD converter ADC3.
  • the element reset level voltage signal (N) is input to the AD converter with a gain of A2.
  • the voltage signal (N) at the reset level of the floating diffusion and the storage capacitor is
  • the signal Since the signal is output one frame ahead of the other signals, it is stored in the frame memory FM, the second difference between S ′ + S ′ + N and N is calculated in the subtraction block 62, and the high illuminance side signal data is obtained.
  • the C + C reset level signal (N) is When using the bell signal (N) or N "in the next frame,
  • the differential amplifier 63 the voltage signal (S) obtained from the floating diffusion and the photocharge transferred to the storage capacitor element.
  • the signal After being adjusted to the input voltage range of the AD converter with the gain A3, the signal is digitally converted by the AD converter ADC6 and output as the high illuminance-side signal data V.
  • V and V obtained as described above are the flow of the CMOS image sensor when the light amount is the same.
  • FIG. 24 is a block diagram showing a configuration of the gain table generation unit 70.
  • the gain table generator 70 calculates the gain of each pixel according to the difference (V and V) obtained above.
  • This is for generating a gain table for setting the gain, and includes a lower limit setting section 71, an upper limit setting section 72, a comparator 73, and a division block 74, and a gain table 75 is created.
  • the value of the low-illuminance side signal data V and the values of the lower limit setting section 71 and the upper limit setting section 72 are
  • the comparator 73 Comparing by the comparator 73, when the value falls within the predetermined range set by the lower limit setting unit 71 and the upper limit setting unit 72, the comparator 73 outputs an enable signal Enable to the division block 74.
  • the division block 74 calculates the V / V ratio and creates and updates the gain table 75.
  • the indicator 76 becomes valid, and the value of the gain table 75 can be used on the application side.
  • the gain table generation unit 70 suppresses the variation of the gain of the floating diffusion FD and suppresses the occurrence of fixed pattern noise when switching between V and V.
  • imaging can be performed without a sense of incongruity.
  • FIG. 25 is a block diagram showing the configuration of the video data synthesizing section 80, and outputs two video outputs (Video 1 and Video 2).
  • the low-illuminance-side signal data V is used to suppress the variation in the saturation level of each pixel.
  • the comparator 82 compares the threshold value preset in the threshold (TH Level) setting unit 83 with the low illuminance side signal data V, and outputs data for the selectors (84, 85).
  • the selector 84 pre-stores the low-illuminance-side signal data V having a higher resolution and the threshold setting unit 83 in advance.
  • the comparator 82 selects the difference between the set threshold level value and the high illuminance side signal data V, which can handle a larger amount of charge information, added by the addition block 86.
  • the selection is made in accordance with the signal and output to the video table 87.
  • the video table 87 stores gamma curves and the like required by the application, and the video signal Video 1 is output with reference to these.
  • the other video output Video2 handles linear data from low illuminance to high illuminance.
  • the gain data is read from the gain table 75 created by the gain table generator 70, and is multiplied by the high illuminance-side signal data V in the multiplication block 88. This is,
  • the high-intensity side signal data V has the same slope as the low-intensity side signal data V, and the CMOS image
  • the selector 85 selects the low illuminance side signal data V with high resolution. The operation of signal selection is the same as Videol
  • the output of the Video2 system is output in a manner that the gain variation for each pixel is the same as that of Videol, so that the discontinuous gain that occurs when the low-illumination signal switches to the high-illumination signal is corrected. In other words, fixed pattern noise that appears when switching between two pieces of information can be removed.
  • the dyna s due to the provision of the storage capacitor C so as to be connected to the photodiode via the transistor in each pixel.
  • the combination of low-illumination side information and high-illumination side information while canceling the floating diffusion gain variation eliminates fixed pattern noise that is visible when switching between two types of information. can do.
  • each of the division block 74 and the multiplication block 88 has an OB level correction. It is possible to include.
  • the solid-state imaging device is a CMOS image sensor similar to that of the first embodiment, and FIG. 26 is an equivalent circuit diagram for one pixel.
  • Each pixel includes a photodiode PD that receives light to generate and accumulate photocharges, a transfer transistor Trl that transfers photocharges as much as the photodiode PD, a floating diffusion FD that transfers photocharges through the transfer transistors Trl, A storage capacitor C for storing the photoelectric charge overflowing from the photodiode during the storage operation;
  • the storage capacitor C and the floating diffusion are formed by connecting to the diffusion FD.
  • This is a so-called five-transistor type CMOS image sensor.
  • the above five transistors are all n-channel MOS transistors.
  • CMOS image sensor In the CMOS image sensor according to the present embodiment, a plurality of pixels having the above configuration are integrated in an array. ⁇
  • the gate electrode of the selection transistor Tr5 is connected to a pixel selection line SL ( ⁇ ) driven by a row shift register.
  • the cullin out is connected and controlled and output by the column shift register.
  • FIG. 27 is a schematic diagram illustrating the photodiode PD, the transfer transistor Trl, the floating diffusion FD, the storage transistor Tr2, and the storage capacitor C.
  • FIG. The photodiode PD forms a capacitance C having a relatively shallow potential
  • Good diffusion FD and storage capacitor C are relatively deep and have a potential capacitance
  • the transfer transistor Trl and the storage transistor Tr2 can take two levels according to on / off of the transistor.
  • Fig. 28 shows the voltage applied to the drive line ( ⁇ ,,) for two levels of onZoff, ⁇ .
  • FIG. 4 is a timing chart showing three levels obtained by further adding the level shown by (+ ⁇ ).
  • the voltage applied to the drive line ⁇ may be two levels of ONZOFF, but as shown in this example, three levels
  • the overflowing charge of the photodiode PD can be more efficiently captured and stored in the floating diffusion FD and the storage capacitor Cs.
  • FIG. 29A to FIG. 29D and FIG. 30A to FIG. 30C correspond to potential diagrams at each timing of the timing chart.
  • the accumulation period T for C (which roughly corresponds to the video period) is
  • T PD PD 0 Starts when T is turned off (T ′), and the accumulation of photocharge starts at C.
  • ⁇ is turned off at time ⁇ ⁇ at which the start time of the video time has also passed a predetermined time.
  • Figure 29C shows that C is saturated, charge before saturation accumulates in C, and supersaturates with C.
  • noise N the signal at the level of C that holds a part of the supersaturated charge Q.
  • the potential of C is shallower than C, and the level of the transfer transistor is deeper than C.
  • A2 A FD S The signal of the sum of the charge Q before saturation and the supersaturated charge Q is held during the initial state.
  • the noise N is read out and stored in the frame memory
  • FIG. 31 shows the CMOS image sensor according to the present embodiment as described above.
  • Graph of low illuminance signal (shown as C) plotting the voltage of the floating diffusion against the relative light amount when using the capacitance, and the floating diffusion when using the capacitance C + C
  • FIG. 1 A first figure.
  • a predetermined threshold voltage is set and the voltage when using C exceeds the threshold value.
  • the low illuminance signal S of the graph indicated by C is used,
  • the correct threshold can be determined only by checking whether the voltage when using C exceeds the threshold.
  • CMOS image sensor of the present embodiment similarly to the first embodiment, it is possible to maintain a high SZN and realize a wide dynamic range on the high illuminance side.
  • the CMOS image sensor according to the present embodiment is the same as the CMOS image sensor according to the first to fifth embodiments described above, except that the output from each pixel Pixel is output in multipletus with a low illuminance signal and a high illuminance signal.
  • FIG. 32 is an equivalent circuit diagram showing the overall circuit configuration of the CMOS image sensor of the present embodiment. Although the configuration is substantially the same as the equivalent circuit diagram shown in FIG. 11 of the first embodiment, each pixel (Pixel) is controlled by a drive line ( ⁇ ,,,).
  • the number of output lines is reduced, so that the circuit of the output system can be simplified.
  • the number of terminals of the external chip is reduced in response to the output. For example, if one external chip has two input terminals, the number of external chips can be reduced from two to one.
  • the CMOS image sensor according to the present embodiment is different from the CMOS image sensor according to the first to sixth embodiments in that gain control for a high-illuminance signal is performed as follows.
  • FIG. 33 shows a CMOS image sensor according to the present embodiment in which a capacitance C is used.
  • a graph of the low illuminance signal (shown as C) plotting the voltage of the rotating diffusion against the relative light intensity, and the power of the floating diffusion when using the capacitance C + C.
  • FIG. 1 A first figure.
  • the pre-saturation charge signal which is a low illuminance signal
  • the ratio A1ZA2 is calculated from the value of the voltage A1 of the low illuminance signal and the value of the high illuminance signal A2 at a certain amount of light in the output section RG in FIG.
  • the gain ratio of the high illuminance signal is controlled by feeding back the obtained ratio as a gain.
  • the gain can be recalculated every time photographing is performed. Therefore, it is possible to always obtain an accurate gain and control the gain of the high illuminance signal.
  • the CMOS image sensor according to the present embodiment is the same as the CMOS image sensor according to the first to seventh embodiments. This is a CMOS image sensor that improves continuity in switching between low and high illuminance signals as described below.
  • FIG. 34A shows a case where the capacitance C is used in the CMOS image sensor of the present embodiment.
  • FIG. 1 A first figure.
  • the low illuminance signal (C) is 100% at the output voltage A
  • the high illuminance signal (C + C) is at the output voltage B.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

高感度高Ｓ／Ｎ比を維持したままで広ダイナミックレンジ化できる固体撮像装置および光センサと、高感度高Ｓ／Ｎ比を維持したままで広ダイナミックレンジ化するための固体撮像装置の動作方法を提供する。光を受光して光電荷を生成および蓄積するフォトダイオードＰＤと、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子ＣSとが、転送トランジスタＴｒ１を介して接続されている構成の画素がアレイ状に集積されている。ここで、蓄積容量素子ＣSは、フォトダイオードＰＤの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄積期間ＴCSにおいて、フォトダイオードＰＤから溢れる光電荷を蓄積する構成などとする。

Description

固体撮像装置、光センサおよび固体撮像装置の動作方法
技術分野
[0001] 本発明は固体撮像装置、光センサおよび固体撮像装置の動作方法に関し、特に C MOS型の固体撮像装置および光センサと、当該固体撮像装置の動作方法に関す る。
背景技術
[0002] CMOS (Complementary Metal-Oxide-Semiconductor)イメージセンサある 、は CC D (Charge Coupled Device)イメージセンサなどの画像入力イメージセンサは、その 特性向上とともに、例えばデジタルカメラやカメラ付き携帯電話などの用途で需要が 拡大してきている。
[0003] 上記のイメージセンサは、さらなる特性向上が望まれており、その一つがダイナミツ クレンジを広くすることである。
従来用いられているイメージセンサのダイナミックレンジは、例えば 3〜4桁（60〜8 OdB)程度に留まっており、肉眼あるいは銀塩フィルムの 5〜6桁（100〜120dB)に は及んで!/ヽな 、のが現状である。
そこで、肉眼ある 、は銀塩フィルムと同等の 5〜6桁（ 100〜 120dB)のダイナミック レンジを持つ高画質イメージセンサの開発が望まれている。このような広いダイナミツ クレンジを持つイメージセンサは、デジタルカメラやカメラ付き携帯電話などの他、 PD A (Personal Digital Assistant)用画像入力カメラ、高度交通管理システム用カメラ、監 視力メラ、 FA (Factory Automation)用カメラあるいは医療用カメラなどの用途への応 用が期待されている。
[0004] 上記のイメージセンサの特性を向上させる技術として、例えば、非特許文献 1など に、高感度および高 SZN比化するために、各画素（ピクセル)のフォトダイオードに 発生するノイズと当該ノイズに光信号が加算された信号とをそれぞれ読み出し、両者 の差分を取ることでノイズ成分を除去して光信号のみを取り出すオンチップノイズキヤ ンセルと呼ばれる技術が開発されて 、る。 しかし、この方法でもダイナミックレンジは 80dB以下であり、これより広ダイナミックレ ンジィ匕することが望まれて 、る。
[0005] 例えば、特許文献 1には、図 1に示すように、フォトダイオード PDに高感度低照度 側の小容量 Cのフローティングディフュージョンと低感度高照度側の大容量 Cのフロ
1 2 一ティングディフュージョンを接続して、低照度側の出力 outlと高照度側の出力 out 2をそれぞれ出力することで広ダイナミック化する技術が開示されている。
また、特許文献 2には、図 2に示すように、フローティングディフュージョン FDの容量
Cを可変とし、低照度力 高照度までをカバーして広ダイナミック化する技術が開示 s
されている。
他には、短い露光時間による高照度に対応した撮像と、長い露光時間により低照 度に対応した撮像の異なる露光時間で 2回撮像する技術も開発されている。
[0006] また、特許文献 3および非特許文献 2には、図 3に示すように、フォトダイオード PD と容量 Cの間にトランジスタスィッチ Tを設け、 1回目の露光期間でスィッチ Tを ONし て光電荷信号をフォトダイオード PDと容量 Cの両方に蓄積し、 2回目の露光期間でス イッチ Tを OFFして前者の蓄積電荷に加えてフォトダイオード PDで光電荷信号を蓄 積することで広ダイナミックレンジィ匕する技術が開示されている。ここで、飽和を上回 る光照射があった場合、過剰電荷はリセットトランジスタ Rを介して排出されることが明 示されている。
[0007] また、特許文献 4には、図 4に示すように、フォトダイオード PDとして容量 Cを従来よ り大きなものを採用することで高照度撮像に対応できるようにする技術が開示されて いる。
また、非特許文献 3には、図 5に示すように、フォトダイオード PDからの信号を、 MO Sトランジスタを組み合わせて構成されている対数変換回路により、対数変換しながら 出力することで、高照度撮像に対応できるようにする技術が開示されている。
[0008] し力しながら、上記の特許文献 1、 2、 3および非特許文献 2に記載の方法あるいは 異なる露光時間で 2回撮像する方法では、低照度側の撮像と高照度側の撮像を異 なる時刻にお!、て行わなければならな!/、ため、動画を撮像すると両照度に対応した 撮像の画像にズレが発生し、両画像を整合させることができなくなってしまうという問 題がある。
[0009] また、上記の特許文献 4および非特許文献 3に記載の方法では、高照度側の撮像 に対応するようにして広ダイナミックレンジを達成できるものの、低照度側の撮像に関 しては低感度、低 SZN比となってしまい、画像の品質を向上させることはできない。
[0010] 上記のように、 CMOSイメージセンサなどのイメージセンサにおいて、高感度高 SZ
N比を維持したままで広ダイナミックレンジィ匕を達成することが困難となっていた。 また、上記のことはイメージセンサに限ったことではなぐ画素を直線状に配したライ ンセンサや複数の画素を持たない光センサとしても、高感度高 SZN比を維持したま まで広ダイナミックレンジィ匕を達成することは困難であった。
特許文献 1 :特開 2003— 134396号公報
特許文献 2 :特開 2000— 165754号公報
特許文献 3：特開 2002— 77737号公報
特許文献 4：特開平 5— 90556号公報
非特干文献 1 : S. Inoue et al., IEEE Workshop on Cし Ds ana Advanced image Sensors 2001, page 16 - 19
特許文献 2 : Yoshinori Muramatsu et al., IEEE Journal of Solid-state し ireuits, vol.38, No.l, January 2003
非特許文献 3：映像情報メディア学会誌、 57 (2003)
発明の開示
発明が解決しょうとする課題
[0011] 本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、高感度高 S ZN比を維持したままで広ダイナミックレンジィ匕できる固体撮像装置および光センサ と、高感度高 SZN比を維持したままで広ダイナミックレンジィ匕するための固体撮像 装置の動作方法を提供することである。
課題を解決するための手段
[0012] 上記の目的を達成するため、本発明の固体撮像装置は、光を受光して光電荷を生 成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタと、少 なくとも前記転送トランジスタを介して前記フォトダイオードに接続して設けられ、前記 フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄 積期間において、前記フォトダイオードから溢れる光電荷を少なくとも前記転送トラン ジスタを通じて蓄積する蓄積容量素子とを有する画素がアレイ状に複数個集積され ている。
[0013] 上記の本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォ トダイオードと、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とが、転 送トランジスタを介して接続されて 、る構成の画素がアレイ状に集積されて 、る。ここ で、蓄積容量素子は、フォトダイオードの蓄積期間内から所定の期間の比率で設定 された蓄積容量素子蓄積期間において、フォトダイオードから溢れる光電荷を蓄積 する。
[0014] 上記の本発明の固体撮像装置は、好適には、前記転送トランジスタと前記蓄積容 量素子の間に、前記転送トランジスタを通じて前記光電荷が転送されるフローテイン グディフュージョンと、前記フローティングディフュージョンと前記蓄積容量素子のポ テンシャルを結合または分割する蓄積トランジスタとをさらに有する。
[0015] また、本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォト ダイオードと、前記光電荷を転送する転送トランジスタと、前記転送トランジスタを通じ て前記光電荷が転送されるフローティングディフュージョンと、ポテンシャルの結合お よび分割が可能となるように前記フローティングディフュージョンに接続して設けられ 、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記 転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容 量素子と、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを 結合または分割する蓄積トランジスタとを有する画素がアレイ状に複数個集積され、 前記フローティングディフュージョン力 前記蓄積容量素子とポテンシャルが分割さ れた状態で、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定され たフローティングディフュージョン蓄積期間において、前記フォトダイオード力も溢れ る光電荷を蓄積する。
[0016] 上記の本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォ トダイオードと、転送トランジスタを通じて光電荷が転送されるフローティングディフユ 一ジョンと、ポテンシャルの結合および分割が可能となるようにフローティングディフユ 一ジョンに接続して設けられ、フォトダイオードから溢れる光電荷を蓄積する蓄積容 量素子とを有する構成の画素がアレイ状に集積されている。ここで、フローティングデ ィフュージョンが、蓄積容量素子とポテンシャルが分割された状態で、フォトダイォー ドの蓄積期間内から所定の期間の比率で設定されたフローティングディフュージョン 蓄積期間にお 、て、フォトダイオードから溢れる光電荷を蓄積する。
[0017] 上記の本発明の固体撮像装置は、好適には、前記蓄積容量素子は、前記フォトダ ィオードの蓄積期間内力 所定の期間の比率で設定された蓄積容量素子蓄積期間 にお 、て、前記フォトダイオードから溢れる光電荷を蓄積する。
[0018] 上記の本発明の固体撮像装置は、好適には、前記フローティングディフュージョン に接続して形成され、前記フローティングディフュージョン内の光電荷を排出するた めのリセットトランジスタと、前記フローティングディフュージョン内の光電荷を電圧信 号に増幅変換する増幅トランジスタと、前記増幅トランジスタに接続して形成され、前 記画素を選択するための選択トランジスタとをさらに有する。
さらに好適には、前記フローティングディフュージョンに転送された光電荷力 得ら れた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との 差分を取り、前記フローティングディフュージョンおよび前記蓄積容量素子に転送さ れた光電荷力 得られた電圧信号と前記フローティングディフュージョンおよび前記 蓄積容量素子のリセットレベルの電圧信号との差分を取る、ノイズキャンセル手段を さらに有し、またさらに好適には、前記フローティングディフュージョンおよび前記蓄 積容量素子のリセットレベルの電圧信号を記憶する記憶手段をさらに有する。
あるいはさらに好適には、前記フローティングディフュージョンに転送された光電荷 力 得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧 信号との差分を取り、前記フローティングディフュージョンおよび前記蓄積容量素子 に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリ セットレベルの電圧信号との差分、または、前記フローティングディフュージョンおよ び前記蓄積容量素子に転送された光電荷力 得られた現フレームの電圧信号と前 記フローティングディフュージョンおよび前記蓄積容量素子の次フレームのリセットレ ベルの電圧信号との差分を取る、ノイズキャンセル手段をさらに有する。
[0019] 上記の本発明の固体撮像装置は、好適には、前記蓄積容量素子と前記蓄積トラン ジスタの接続部に接続して形成され、前記蓄積容量素子および前記フローティング ディフュージョン内の光電荷を排出するためのリセットトランジスタと、前記フローティ ングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタと、前 記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタ とをさらに有する。
さらに好適には、前記フローティングディフュージョンに転送された光電荷力 得ら れた電圧信号と、前記フローティングディフュージョンの前記転送前のレベルの電圧 信号との差分を取るノイズキャンセル手段をさらに有する。
あるいはさらに好適には、前記フローティングディフュージョンおよび前記蓄積容量 素子に転送された光電荷から得られた電圧信号と、前記フローティングディフュージ ヨンおよび前記蓄積容量素子のリセットレベルの電圧信号との差分を取るノイズキヤ ンセル手段をさらに有する。
またさらに好適には、前記フローティングディフュージョンおよび前記蓄積容量素子 のリセットレベルの電圧信号を記憶する記憶手段をさらに有する。
[0020] また、本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォト ダイオードと、前記光電荷を転送する転送トランジスタと、前記転送トランジスタを通じ て前記光電荷が転送されるフローティングディフュージョンと、ポテンシャルの結合お よび分割が可能となるように前記フローティングディフュージョンに接続して設けられ 、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記 転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容 量素子と、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを 結合または分割する蓄積トランジスタとを有する画素がアレイ状に複数個集積され、 前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前 記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フ ローテイングディフュージョンおよび前記蓄積容量素子に転送された光電荷力 得ら れた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との 差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送 された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョ ンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分を取 る、ノイズキャンセル手段をさらに有する。
[0021] 上記の本発明の固体撮像装置はノイズキャンセル手段を有し、これによつてフロー ティングディフュージョンに転送された光電荷カゝら得られた電圧信号とフローティング ディフュージョンのリセットレベルの電圧信号との差分を取り、フローティングディフユ 一ジョンおよび蓄積容量素子に転送された光電荷力 得られた電圧信号とフローテ イングディフュージョンのリセットレベルの電圧信号との差分、または、フローティング ディフュージョンおよび蓄積容量素子に転送された光電荷力 得られた現フレームの 電圧信号とフローティングディフュージョンおよび蓄積容量素子の次フレームのリセッ トレベルの電圧信号との差分を取る。
[0022] 上記の本発明の固体撮像装置は、好適には、前記ノイズキャンセル手段が交流結 合回路を含み、前記フローティングディフュージョンに転送された光電荷力 得られ た電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差 分と、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光 電荷力 得られた電圧信号と前記フローティングディフュージョンのリセットレベルの 電圧信号との差分、または、前記フローティングディフュージョンおよび前記蓄積容 量素子に転送された光電荷力 得られた現フレームの電圧信号と前記フローテイン グディフュージョンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信 号との差分とを、交流成分として出力する。
あるいは好適には、前記ノイズキャンセル手段が 2キャパシタ方式差動アンプを含 み、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と 前記フローティングディフュージョンのリセットレベルの電圧信号との差分と、前記フロ 一ティングディフュージョンおよび前記蓄積容量素子に転送された光電荷力 得られ た電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差 分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送さ れた光電荷力 得られた現フレームの電圧信号と前記フローティングディフュージョ ンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分とを出 力する。
[0023] また、本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォト ダイオードと、前記光電荷を転送する転送トランジスタと、前記転送トランジスタを通じ て前記光電荷が転送されるフローティングディフュージョンと、ポテンシャルの結合お よび分割が可能となるように前記フローティングディフュージョンに接続して設けられ 、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記 転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容 量素子と、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを 結合または分割する蓄積トランジスタとを有する画素がアレイ状に複数個集積された センサ部と、前記フローティングディフュージョンに転送された光電荷力 得られた電 圧信号および前記フローティングディフュージョンおよび前記蓄積容量素子に転送さ れた光電荷から得られた電圧信号と、それぞれのリセットレベルまたはリセット相当レ ベルとの差分を、それぞれ算出する前処理部と、前記差分に応じて各画素毎のゲイ ンを設定するゲインテーブルを生成するゲインテーブル生成部と、前記差分および 前記ゲインテーブルのデータに応じてビデオデータを合成するビデオデータ合成部 とを有する。
[0024] 上記の本発明の固体撮像装置は、センサ部と、前処理部と、ゲインテーブル生成 部と、ビデオデータ合成部とを有する。センサ部は、光を受光して光電荷を生成およ び蓄積するフォトダイオードと、転送トランジスタを通じて光電荷が転送されるフロー ティングディフュージョンと、ポテンシャルの結合および分割が可能となるようにフロー ティングディフュージョンに接続して設けられ、フォトダイオードから溢れる光電荷を蓄 積する蓄積容量素子とを有する構成の画素がアレイ状に集積されて 、る。前処理部 は、フローティングディフュージョンに転送された光電荷から得られた電圧信号およ びフローティングディフュージョンおよび蓄積容量素子に転送された光電荷力 得ら れた電圧信号と、それぞれのリセットレベルまたはリセット相当レベルとの差分を、そ れぞれ算出する。ゲインテーブル生成部は、差分に応じて各画素毎のゲインを設定 するゲインテーブルを生成する。ビデオデータ合成部は、差分およびゲインテーブル のデータに応じてビデオデータを合成する。
[0025] 上記の本発明の固体撮像装置は、好適には、前記前処理部は、前記差分として、 前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前 記フローティングディフュージョンのリセットレベルの電圧信号との第 1差分と、前記フ ローテイングディフュージョンおよび前記蓄積容量素子に転送された光電荷力 得ら れた電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子のリセ ットレベルの電圧信号あるいは前記フローティングディフュージョンのリセットレベルの 電圧信号との第 2差分とを算出する。
さらに好適には、前記ゲインテーブル生成部は、前記第 1差分の値が所定の範囲 内となったときに、各画素毎のゲインテーブルデータとして前記第 1差分と前記第 2差 分の比を算出し、ゲインテーブルを生成する。
さらに好適には、前記ビデオデータ合成部は、予め設定されたビデオテーブルから 、前記第 1差分または前記第 2差分と所定の閾値の和に応じてビデオデータを求め、 出力する。
さらに好適には、前記ビデオデータ合成部は、前記第 1差分または前記第 2差分と 前記ゲインテーブルデータの積を出力する。
[0026] また、上記の目的を達成するため、本発明は、上記の本発明の固体撮像装置の画 素を 1つ有する光センサを提供する。
[0027] また、上記の目的を達成するため、本発明の固体撮像装置の動作方法は、光を受 光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送 トランジスタおよび蓄積トランジスタと、前記転送トランジスタを介して前記フォトダイォ ードに接続して設けられたフローティングディフュージョンと、前記フォトダイオードの 蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前 記蓄積トランジスタを通じて蓄積し、前記蓄積トランジスタにより前記フローティングデ ィフュージョンとのポテンシャルの結合または分割が制御される蓄積容量素子とを有 する画素がアレイ状に複数個集積された固体撮像装置の動作方法であって、電荷 蓄積前において、前記転送トランジスタをオフとし、前記蓄積トランジスタをオンとして 、前記フローティングディフュージョンおよび前記蓄積容量素子内の光電荷を排出す る工程と、前記フローティングディフュージョンと前記蓄積容量素子のリセットレベル の電圧信号を読み出す工程と、前記フォトダイオードで発生する光電荷のうち飽和前 電荷を前記フォトダイオードに蓄積し、前記フォトダイオードの蓄積期間内から所定 の期間の比率で設定された蓄積容量素子蓄積期間において、前記フォトダイオード 力 溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素 子において蓄積する工程と、前記蓄積トランジスタをオフとして、前記フローティング ディフュージョンと前記蓄積容量素子のポテンシャルを分割し、前記フローティングデ ィフュージョン内の光電荷を排出する工程と、前記フローティングディフュージョンのリ セットレベルの電圧信号を読み出す工程と、前記転送トランジスタをオンとして前記 飽和前電荷を前記フローティングディフュージョンに転送し、前記飽和前電荷を含む 電圧信号を読み出す工程と、前記蓄積トランジスタをオンとして、前記フローティング ディフュージョンと前記蓄積容量素子のポテンシャルを結合し、前記飽和前電荷と前 記過飽和信号を含む電圧信号を読み出す工程とを有する。
上記の本発明の固体撮像装置の動作方法は、電荷蓄積前において、転送トランジ スタを才フとし、蓄積トランジスタを才ンとして、フローティングディフュージョンおよび 蓄積容量素子内の光電荷を排出し、フローティングディフュージョンと蓄積容量素子 のリセットレベルの電圧信号を読み出す。
次に、フォトダイオードで発生する光電荷のうち飽和前電荷をフォトダイオードに蓄 積し、さらに、フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄 積容量素子蓄積期間にお 、て、フォトダイオードから溢れる過飽和電荷をフローティ ングディフュージョンおよび蓄積容量素子において蓄積する。
次に、蓄積トランジスタをオフとして、フローティングディフュージョンと蓄積容量素 子のポテンシャルを分割し、フローティングディフュージョン内の光電荷を排出し、フ ローテイングディフュージョンのリセットレベルの電圧信号を読み出す。
次に、転送トランジスタをオンとして飽和前電荷をフローティングディフュージョンに 転送し、飽和前電荷を含む電圧信号を読み出す。
次に、蓄積トランジスタをオンとして、フローティングディフュージョンと蓄積容量素 子のポテンシャルを結合し、飽和前電荷と過飽和信号を含む電圧信号を読み出す。 [0029] また、上記の目的を達成するため、本発明の固体撮像装置の動作方法は、光を受 光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送 トランジスタおよび蓄積トランジスタと、前記転送トランジスタを介して前記フォトダイォ ードに接続して設けられたフローティングディフュージョンと、前記フォトダイオードの 蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前 記蓄積トランジスタを通じて蓄積し、前記蓄積トランジスタにより前記フローティングデ ィフュージョンとのポテンシャルの結合または分割が制御される蓄積容量素子とを有 する画素がアレイ状に複数個集積された固体撮像装置の動作方法であって、電荷 蓄積前において、前記転送トランジスタをオフとし、前記蓄積トランジスタをオンとして 、前記フローティングディフュージョンおよび前記蓄積容量素子内の光電荷を排出す る工程と、前記フローティングディフュージョンと前記蓄積容量素子のリセットレベル の電圧信号を読み出す工程と、前記フォトダイオードで発生する光電荷のうち飽和前 電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから溢れる過飽和電荷を 前記フローティングディフュージョンおよび前記蓄積容量素子において蓄積するェ 程と、前記蓄積トランジスタをオフとして、前記フローティングディフュージョンと前記 蓄積容量素子のポテンシャルを分割し、前記フローティングディフュージョン内の光 電荷を排出する工程と、前記フローティングディフュージョンのリセットレベルの電圧 信号を読み出す工程と、前記蓄積容量素子とポテンシャルが分割された状態の前記 フローティングディフュージョンにより、前記フォトダイオードの蓄積期間内から所定の 期間の比率で設定されたフローティングディフュージョン蓄積期間において、前記フ オトダイオードから溢れる超過飽和電荷を蓄積する工程と、前記超過飽和電荷を含 む電圧信号を読み出す工程と、前記転送トランジスタをオンとして前記飽和前電荷を 前記フローティングディフュージョンに転送し、前記飽和前電荷を含む電圧信号を読 み出す工程と、前記蓄積トランジスタをオンとして、前記フローティングディフュージョ ンと前記蓄積容量素子のポテンシャルを結合し、前記飽和前電荷と前記過飽和信号 を含む電圧信号を読み出す工程とを有する。
[0030] 上記の本発明の固体撮像装置の動作方法は、電荷蓄積前において、転送トランジ スタを才フとし、蓄積トランジスタを才ンとして、フローティングディフュージョンおよび 蓄積容量素子内の光電荷を排出し、フローティングディフュージョンと蓄積容量素子 のリセットレベルの電圧信号を読み出す。
次に、フォトダイオードで発生する光電荷のうち飽和前電荷をフォトダイオードに蓄 積し、さらに、フォトダイオード力も溢れる過飽和電荷をフローティングディフュージョ ンおよび蓄積容量素子において蓄積する。
次に、蓄積トランジスタをオフとして、フローティングディフュージョンと蓄積容量素 子のポテンシャルを分割し、フローティングディフュージョン内の光電荷を排出し、フ ローテイングディフュージョンのリセットレベルの電圧信号を読み出す。
次に、蓄積容量素子とポテンシャルが分割された状態の前記フローティングディフ ユージョンにより、フォトダイオードの蓄積期間内から所定の期間の比率で設定された フローティングディフュージョン蓄積期間において、フォトダイオード力 溢れる超過 飽和電荷を蓄積し、超過飽和電荷を含む電圧信号を読み出す。
次に、転送トランジスタをオンとして飽和前電荷をフローティングディフュージョンに 転送し、飽和前電荷を含む電圧信号を読み出す。
次に、蓄積トランジスタをオンとして、フローティングディフュージョンと蓄積容量素 子のポテンシャルを結合し、飽和前電荷と過飽和信号を含む電圧信号を読み出す。 発明の効果
[0031] 本発明の固体撮像装置によれば、光を受光して光電荷を生成および蓄積するフォ トダイオードによる低照度撮像において高感度高 SZN比を維持し、さらに蓄積容量 素子によりフォトダイオードから溢れる光電荷を蓄積することで高照度撮像における 撮像を行って広ダイナミックレンジィ匕することができる。
[0032] 本発明の光センサによれば、高感度高 SZN比を維持したままで、広ダイナミックレ ンジィ匕することができる。
[0033] 本発明の固体撮像装置の動作方法によれば、高感度高 SZN比を維持したままで 、広ダイナミックレンジィ匕することができる。
図面の簡単な説明
[0034] [図 1]図 1は第 1従来例に係る CMOSイメージセンサの 1画素分の等価回路図である [図 2]図 2は第 2従来例に係る CMOSイメージセンサの 1画素分の等価回路図である
[図 3]図 3は第 3従来例に係る CMOSイメージセンサの 1画素分の等価回路図である
[図 4]図 4は第 4従来例に係る CMOSイメージセンサの 1画素分の等価回路図である
[図 5]図 5は第 5従来例に係る CMOSイメージセンサの 1画素分の等価回路図である
[図 6]図 6は本発明の第 1実施形態に係る CMOSイメージセンサの 1画素分の等価 回路図である。
[図 7]図 7Aは本発明の第 1実施形態に力かる CMOSイメージセンサの各画素の一 部に相当する模式的断面図であり、図 7Bは図 7Aの領域に相当する模式的なポテン シャル図である。
[図 8]図 8は本発明の第 1実施形態に力かる CMOSイメージセンサの駆動ライン（φ
T
、 φ 、 Φ )に印加する電圧のタイミングチャートである。
S R
[図 9]図 9A〜図 9Dは図 8のタイミングチャートの各タイミングにおけるポテンシャル図 に相当する。
[図 10]図 10A〜図 10Dは図 8のタイミングチャートの各タイミングにおけるポテンシャ ル図に相当する。
[図 11]図 11は本発明の第 1実施形態に力かる CMOSイメージセンサの全体の回路 構成を示す等価回路図である。
[図 12]図 12Aおよび図 12Bは本発明の第 1実施形態に力かる CMOSイメージセン サの行シフトレジスタの構成を示す回路図である。
[図 13]図 13Aおよび図 13Bは図 12Aおよび図 12Bに示す SZH用行シフトレジスタ SRV (左）とリセット用行シフトレジスタ SRv (右）を含む回路に入力される <i) Rの
SH RST in 波形を示し、図 13Cおよび図 13Dは、 SZH用行シフトレジスタ SRV (左）とリセット
SH
用行シフトレジスタ SRv (右）へのイニシャル信号の入力を示す。
RST
[図 14]図 14は飽和前電荷信号 +C ノイズ、 C ノイズ、変調された過飽和電荷信号 + C +Cノイズおよび C +Cノイズの 4つの信号の処理を行う回路である。
FD S FD S
[図 15]図 15は本発明の第 1実施形態において信号 (S，+S，+Ν )を光量湘対値
1 2 2
)に対してプロットした図である。
[図 16]図 16は本発明の第 2実施形態に力かる CMOSイメージセンサの駆動ライン（ Φ
T、 Φ
S、 Φ )に印加する電圧のタイミングチャートである。
R
[図 17]図 17は飽和前電荷信号、飽和前電荷信号 +過飽和電荷信号、復元された超 過飽和電荷信号の 3つの信号の処理を行う回路である。
[図 18]図 18は本発明の第 2実施形態に力かる CMOSイメージセンサの駆動ライン（ Φ 、 Φ
S、 Φ )に印加する電圧のタイミングチャートである。
T R
[図 19]図 19Aは本発明の第 3実施形態に力かる CMOSイメージセンサの CDS回路 の回路図であり、図 19Bは駆動ラインの印加電圧およびサンプリングタイミングを示し たタイミングチャートである。
[図 20]図 20Aは本発明の第 3実施形態に力かる CMOSイメージセンサの CDS回路 の回路図であり、図 20Bは駆動ラインの印加電圧およびサンプリングタイミングを示し たタイミングチャートである。
[図 21]図 21Aは本発明の第 3実施形態に力かる CMOSイメージセンサの CDS回路 の回路図であり、図 21Bは駆動ラインの印加電圧およびサンプリングタイミングを示し たタイミングチャートである。
[図 22]図 22は本発明の第 4実施形態に係る CMOSイメージセンサの信号処理のブ ロック図である。
[図 23]図 23Aおよび図 23Bは本発明の第 4実施形態に係る CMOSイメージセンサ 前処理部の構成を示すブロック図である。
[図 24]図 24は本発明の第 4実施形態に係る CMOSイメージセンサのゲインテーブル 生成部の構成を示すブロック図である。
[図 25]図 25は本発明の第 4実施形態に係る CMOSイメージセンサのビデオデータ 合成部の構成を示すブロック図である。
[図 26]図 26は本発明の第 5実施形態に係る CMOSイメージセンサの 1画素分の等 価回路図である。 [図 27]図 27は本発明の第 5実施形態に係る CMOSイメージセンサの要部の模式的 なポテンシャノレ図である。
[図 28]図 28は本発明の第 5実施形態に係る CMOSイメージセンサの駆動ライン（φ
T
、 Φ 、 Φ )に印加する電圧のタイミングチャートである。
S R
[図 29]図 29A〜図 29Dは本発明の第 5実施形態に係る CMOSイメージセンサの図
28のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。
[図 30]図 30A〜図 30Cは本発明の第 5実施形態に係る CMOSイメージセンサの図 2
8のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。
[図 31]図 31は本発明の第 5実施形態に係る CMOSイメージセンサの低照度信号の グラフと高照度信号のグラフを重ねて示した図である。
[図 32]図 32は本発明の第 6実施形態に係る CMOSイメージセンサの全体の回路構 成を示す等価回路図である。
[図 33]図 33は本発明の第 7実施形態に係る CMOSイメージセンサの低照度信号の グラフと高照度信号のグラフを重ねて示した図である。
[図 34]図 34Aは本発明の第 8実施形態に係る CMOSイメージセンサの低照度信号 のグラフ、高照度信号のグラフ、高照度信号のグラフを所定のゲインで復元したダラ フを重ねて示した図であり、図 34Bは低照度信号と高照度信号を混合する比率を相 対光量に対して示したグラフである。
符号の説明
10···η型半導体基板、 11···ρ型ゥエル、 12, 14, 17···ρ+型分離領域、 13···η型半 導体領域、 15, 16···η+型分離領域、 20, 21, 22···素子分離絶縁膜、 23, 24…ゲ ート絶縁膜、 25…容量絶縁膜、 30, 31···ゲート電極、 32···上部電極、 33, 34···配 線、 50· "CMOSイメージセンサ部、 60···前処理部、 61, 63···差動アンプ、 62···減 算ブロック、 70…ゲインテーブル生成部、 71···上限設定部、 72···下限設定部、 73 …コンパレータ、 74···除算ブロック、 75···ゲインテーブル、 76···インジケータ、 80··· ビデオデータ合成部、 81···リミッタ、 82···コンパレータ、 83···閾値設定部、 84, 85 …セレクタ、 86···カロ算ブロック、 87···ビデオテーブル、 88···乗算ブロック、 ADC1〜 6·· -ADコンバータ、 ΑΡ···アンプ、 C…小容量、 C…大容量、 C , C , C…容量、 C…蓄積容量素子、 CDS 'CDS回路、 CH…チップ、 CP, CP , CP…コンパレー
S 1 2
タ、 CT , CT…回路、 DA1〜4…差動アンプ、 FD…フローティングディフュージョン a b
、 FM…フレームメモリ、 GND…グラウンド、 LT…光、 N · C のリセットレベルの信
1 FD
号（ノイズ）、 N · C +Cのリセットレベルの信号（ノイズ）、 out…出力（ライン）、 out
2 FD S
1， out2' "出力、 PD…フォトダイオード、 Pixel…画素、 Q…過飽和電荷、 Q…飽
A B
和前電荷、 R…リセットトランジスタ、 S…飽和前電荷信号、 S '…変調された飽和前
1 1
電荷信号、 s…過飽和電荷信号、 S '…変調された過飽和電荷信号、 S…超過飽
2 2 3 和電荷信号、 SE, SE， SE…セレクタ、 SL…選択ライン、 SRH…列シフトレジスタ、
1 2
SRV "'SZH用行シフトレジスタ、 SRv …リセット用行シフトレジスタ、 Τ···トランジ
SH RST
スタスィッチ、 Τ〜Τ…時刻、 Τ …フォトダイオードの蓄積期間、 Τ …蓄積容量素
0 4 PD CS
子蓄積期間、 Τ …フローティングディフュージョン蓄積期間、 Trl…転送トランジスタ
FD
、 ΤΓ2· · ·蓄積トランジスタ、 ΤΓ3· · ·リセットトランジスタ、 Tr4…増幅トランジスタ、 ΤΓ5· · · 選択トランジスタ、 VDD…電源電圧、 φ ， ，
T φ ，
S φ ，
R φ ， ，
X φ Sl+Nl φ Nl φ Sl，+S2，+N2 , φ
, Φ , Φ
N2 VI V2…駆動ライン
発明を実施するための最良の形態
[0036] 以下に、本発明の固体撮像装置の実施の形態について、図面を参照して説明する
[0037] im mrn
本実施形態に力かる固体撮像装置は CMOSイメージセンサであり、図 6は 1画素（ ピクセル)分の等価回路図である。
各画素は、光を受光して光電荷を生成および蓄積するフォトダイオード PD、フォト ダイオード PD力もの光電荷を転送する転送トランジスタ Trl、転送トランジスタ Trlを 通じて光電荷が転送されるフローティングディフュージョン FD、蓄積動作時に前記フ オトダイオードから溢れる光電荷を蓄積する蓄積容量素子 C、フローティングディフユ
S
一ジョン FDと蓄積容量素子 Cのポテンシャルを結合または分割する蓄積トランジス s
タ Tr2、フローティングディフュージョン FDに接続して形成され、フローティングディフ ユージョン FD内の光電荷を排出するためのリセットトランジスタ Tr3、フローティング ディフュージョン FD内の光電荷を電圧信号に増幅変換する増幅トランジスタ Tr4、お よび、増幅トランジスタに接続して形成され、画素を選択するための選択トランジスタ
Tr5から構成されており、いわゆる 5トランジスタ型の CMOSイメージセンサである。 例えば、上記の 5つのトランジスタはいずれも nチャネル MOSトランジスタからなる。リ セットトランジスタ Tr3のドレインには、所定の基準電圧、例えば、電源電圧 Vddが供 給される。また、増幅トランジスタ Tr4のドレインには、例えば、電源電圧 Vddが供給さ れる。蓄積容量素子 Csの他方の端子には、電源電圧 Vdd又は基準電位 Vssが供給 される。
[0038] 本実施形態に力かる CMOSイメージセンサは、上記の構成の画素がアレイ状に複 数個集積されており、各画素において、転送トランジスタ Trl、蓄積トランジスタ Tr2、 リセットトランジスタ Tr3のゲート電極に、 φ 、 φ 、 φ の各駆動ラインが接続され、ま
T S R
た、選択トランジスタ Tr5のゲート電極には行シフトレジスタ力 駆動される画素選択 ライン SL ( φ )が接続され、さらに、選択トランジスタ Tr5の出力側ソース'ドレインに
X
出力ライン outが接続され、列シフトレジスタにより制御されて出力される。
選択トランジスタ Tr5、駆動ライン φ については、画素の選択、非選択動作ができ
X
るように、フローティングディフュージョン FDの電圧の適宜な値に固定できればよい から、それらを省略することも可能である。
[0039] 図 7Aは、本実施形態に力かる CMOSイメージセンサの各画素の一部（フォトダイ オード PD、転送トランジスタ Trl、フローティングディフュージョン FD、蓄積トランジス タ Tr2および蓄積容量素子 C )に相当する模式的断面図である。
S
例えば、 n型シリコン半導体基板 (n— sub) 10に p型ゥエル (p— well) 11が形成さ れており、各画素および蓄積容量素子 C領域を区分する LOCOS法などによる素子
S
分離絶縁膜 (20, 21, 22)が形成され、さらに画素を分離する素子分離絶縁膜 20の 下方に相当する p型ゥエル 11中には、 P+型分離領域 12が形成されて 、る。
p型ゥエル 11に中に n型半導体領域 13が形成され、その表層に p+型半導体領域 1 4が形成され、この pn接合により電荷転送埋め込み型のフォトダイオード PDが構成さ れている。 pn接合に適当なバイアスを印加して発生させた空乏層中に光 LTが入射 すると、光電効果により光電荷が生じる。
[0040] n型半導体領域 13の端部において p+型半導体領域 14よりはみ出して形成された 領域があり、この領域力 所定の距離を離間して p型ゥエル 11の表層にフローテイン グディフュージョン FDとなる n+型半導体領域 15が形成され、さらにこの領域力も所定 の距離を離間して p型ゥエル 11の表層に n+型半導体領域 16が形成されている。 ここで、 n型半導体領域 13と n+型半導体領域 15にかかる領域において、 p型ゥエル 11上面に酸ィ匕シリコンなど力もなるゲート絶縁膜 23を介してポリシリコンなど力もなる ゲート電極 30が形成され、 n型半導体領域 13と n+型半導体領域 15をソース'ドレイン とし、 p型ゥヱル 11の表層にチャネル形成領域を有する転送トランジスタ Trlが構成さ れている。
また、 n+型半導体領域 15と n+型半導体領域 16にかかる領域において、 p型ゥエル 1 1上面に酸ィ匕シリコンなど力もなるゲート絶縁膜 24を介してポリシリコンなど力もなる ゲート電極 31が形成され、 n+型半導体領域 15と n+型半導体領域 16をソース'ドレイ ンとし、 p型ゥエル 11の表層にチャネル形成領域を有する蓄積トランジスタ Tr2が構 成されている。
また、素子分離絶縁膜 (21, 22)で区分された領域において、 p型ゥヱル 11の表層 に下部電極となる P+型半導体領域 17が形成されており、この上層に酸ィ匕シリコンなど 力もなる容量絶縁膜 25を介してポリシリコンなど力もなる上部電極 32が形成されてお り、これらから蓄積容量素子 Cが構成されている。
S
[0041] 転送トランジスタ Trl、蓄積トランジスタ Tr2および蓄積容量素子 Cを被覆して、酸
S
化シリコンなどからなる絶縁膜が形成されており、 n+型半導体領域 15、 n+型半導体領 域 16および上部電極 32に達する開口部が形成され、 n+型半導体領域 15に接続す る配線 33と、 n+型半導体領域 16および上部電極 32を接続する配線 34がそれぞれ 形成されている。
また、転送トランジスタ Trlのゲート電極 30には駆動ライン φ が接続して設けられ
T
ており、また、蓄積トランジスタ Tr2のゲート電極 31には駆動ライン φ が接続して設け
s
られている。
[0042] 上記の他の要素であるリセットトランジスタ Tr3、増幅トランジスタ Tr4、選択トランジ スタ Tr5、各駆動ライン（φ , , , )および出力ライン outについては、例えば
T S R X
配線 33が不図示の増幅トランジスタ Tr4に接続されるなど、図 6の等価回路図に示 す構成となるように、図 7Aに示す半導体基板 10上の不図示の領域において構成さ れている。
[0043] なお、図 7Aの断面図においては、蓄積容量素子 Cをプレーナ型 MOSキャパシタ s
としている力 この他、ジャンクション型キャパシタ、スタック型キャパシタ、トレンチ型 キャパシタあるいはこれらを複合した形状など、種々の形状のキャパシタとしてもよぐ さらに容量絶縁膜を窒化シリコンあるいは Ta Oなどのいわゆる High— k材料を用い
2 5
てより大きな容量を有する蓄積容量素子 Cとすることができる。
s
[0044] 図 7Bは上記のフォトダイオード PD、転送トランジスタ Trl、フローティングディフユ 一ジョン FD、蓄積トランジスタ Tr2および蓄積容量素子 Cに相当する模式的なポテ s
ンシャル図である。
フォトダイオード PDは相対的に浅いポテンシャルの容量 C を構成し、フローテイン
PD
グディフュージョン FDおよび蓄積容量素子 Cは相対的に深 、ポテンシャルの容量 (
S
c 、c )を構成する。
FD S
ここで、転送トランジスタ Trlおよび蓄積トランジスタ Tr2はトランジスタの on/offに 応じて 2準位を取りうる。
[0045] 図 6の等価回路図、図 7Aの断面図および図 7Bのポテンシャル図で説明される本 実施形態の CMOSイメージセンサの駆動方法について説明する。
図 8は、駆動ライン（φ , , )に印加する電圧を、 onZoffの 2準位、 φ につい
T S R T
てはさらに（+ a )で示す準位を加えた 3準位で示したタイミングチャートである。 駆動ライン Φ に印加する電圧は onZoffの 2準位でもよいが、本例の如く 3準位と
T
した方がフォトダイオード PDカゝら溢れた電荷をより効率的にフローティングディフュー ジョン FDと蓄積容量素子 Cに捕獲して蓄積することができる。
s
[0046] また、図 9A〜図 9Dおよび図 10A〜図 10Dはタイミングチャートの各タイミングにお けるポテンシャル図に相当する。
[0047] まず、図 9Aに示すように、新規のフィールドが始まる時刻 Tにおいて、 φ を off
0 T 、 φ を onとした状態で φ を onとして、前フィールドで生じた光電荷を全て排出してリセッ
S R
トしておく。
C に対する蓄積期間（これは略映像期間に相当する) T は、時刻 Tの直前の φ を offとした時点 (T ' )から始まっており、 C において光電荷の蓄積が開始される。
4 PD
なお、上述の理由から、時刻 Τの直後において、 φ について（+ α )準位としてい
0 Τ
る。
[0048] 次に、映像時間の開始力も所定の時間が経った時刻 Τにおいて、 φ を offとする。
1 R
このとき、図 9Bに示すように、 φ 力 nとなっているので C と Cが結合した状態とな
S FD S
つており、リセット直後にはリセット動作に伴ういわゆる kTCノイズが C +Cに発生す
FD S
る。ここで、この C +Cのリセットレベルの信号をノイズ Nとして読み出す。
FD S 2
ノイズ Nを読み出して後述のフレームメモリ（記憶手段）に蓄積しておき、画像信号
2
生成時にそのノイズ Nを利用する方法が最も SZN比をよくできる動作方法であるが
2
、過飽和時には、飽和前電荷 (低照度信号） +過飽和電荷 (高照度信号）に比べてノ ィズ Nが十分に小さいので、ノイズ Nに代えて後述のノイズ Nを用いてもよい。また、
2 2 1
現フレームのノイズ Nに代えて、次のフレームのノイズ Nを用いてもよい。
2 2
時刻 τにおいて、 cに対する蓄積容量素子蓄積期間 τ が始まっており、フォトダ
1 S CS
ィオード PD力も溢れた光電荷は Cに蓄積され始める。
S
なお、上述のように映像時間の開始力 所定の時間が経っているので、図面上は ある程度の飽和前電荷 Q
Bが C
PDに蓄積していることを示している。
[0049] このようにして、光電荷が C を飽和させる量以下である場合には C のみに光電荷
PD PD
が蓄積し、光電荷が C を飽和させる量以上である場合には C に加えて C とじに
PD PD FD S
も光電荷が蓄積する。
図 9Cは、 C が飽和しており、 C に飽和前電荷 Qが蓄積し、 C とじに過飽和電
PD PD B FD S
荷 Q
Aが蓄積している状態を示す。
[0050] 次に、 φ を（+ひ）準位から offに戻し、蓄積容量素子蓄積期間 T の終了時に φ
T CS S
を offとして、図 9Dに示すように、 C とじのポテンシャルを分割する。これにより、 C
FD S S
への蓄積が終了する。
次に、 φ を onにして、図 10Aに示すように、 C 中の光電荷を排出してリセットする
R FD
[0051] 次に、時刻 Tにおいて、 φ を offとしてリセットを終了した直後には、図 10Bに示す
2 R
ように、 kTCノイズが C に新たに発生する。ここで、この C のリセットレベルの信号を ノイズ として読み出す。
1
[0052] 次に、 φ を onとして、図 IOCに示すように、 C 中の飽和前電荷 Qを C に転送す
T PD B FD
る。ここで、 C のポテンシャルが C よりも浅ぐ転送トランジスタの準位が C より深く
PD FD PD
なっているので、 C 中にあった飽和前電荷 Qを全て C に転送する完全電荷転送
PD B FD
を実現できる。
ここで、時刻 Tにおいて φ を offに戻し、 C に転送された飽和前電荷 Q力 飽和
3 T FD B 前電荷信号 Sを読み出す。但し、ここでは C ノイズが乗っているので、実際に読み
1 FD
だされるのは S +Nとなる。図 10Cは、 φ を offに戻す前の状態を示している。
1 1 T
[0053] 次に、 φ を onとし、続いて φ を onとすることで C と Cのポテンシャルを結合させ、
S T FD S
図 10Dに示すように、 C 中の飽和前電荷 Qとじ中の過飽和電荷 Qを混合する。
FD B S A
ここで、時刻 Tにおいて φ を offに戻し、 C +Cに広がる飽和前電荷 Q +過飽
4 T FD S B 和電荷 Qから飽和前電荷信号 Sと過飽和電荷信号 Sの和の信号を読み出す。但し
A 1 2
、ここでは C +Cノイズが乗っており、さらに C +Cに広がった電荷から読み取つ
FD S FD S
ていることから、実際に読みだされるのは S S ' tS，はそれぞれ C とじ
1，+S
2，+N (
2 1 2 FD の容量比率によって縮小変調された Sと Sの値）となる。図 10Dは、 φ を offに戻す
S 1 2 T
前の状態を示している。
[0054] 次に、上記のように φ を off で φ を onとして、このフィールドで
T 、 φを onとした状態
S R
生じた光電荷を全て排出して、図 9Aに示すようにリセットし、次のフィールドへと移つ ていく。
[0055] 次に、上記の構成の画素をアレイ状に集積した CMOSイメージセンサ全体の回路 構成について説明する。
図 11は本実施形態の CMOSイメージセンサの全体の回路構成を示す等価回路図 である。
複数個（図面上は代表して 4個）の画素（Pixel)がアレイ状に配置されており、各画 素（Pixel)に、駆動ライン（φ , , )を制御する SZH用行シフトレジスタ SRV と
T S R SH
駆動ライン（Φ )を制御するリセット用行シフトレジスタ SRv が接続され、さらに電源
R RST
VDDおよびグラウンド GNDなどが接続されている。
各画素（Pixel)力もは、 CDS (相関二重サンプリング）回路により、列シフトレジスタ SRHおよび駆動ライン（φ , , , )で制御され、上述のように、飽
Sl+Nl Nl Sl，+S2，+N2 N2
和前電荷信号 (S ) + C ノイズ (N )、 C ノイズ (N )、変調された飽和前電荷信号（
1 FD 1 FD 1
S ' ) +変調された過飽和電荷信号（S ' ) + C +Cノイズ (N )および C + Cノイズ
1 2 FD S 2 FD S
(N )の 4つの値がそれぞれのタイミングで各出力ラインに出力される。
2
ここで、飽和前電荷信号 (S ) +C ノイズ (N )とじ ノイズ (N )の各出力端部分 CT
1 FD 1 FD 1
は、以下に説明するようにこれらの差分を取ることから、差動アンプ DA1を含む回路 a
CTを CMOSイメージセンサチップ上に形成しておいてもよい。
b
[0056] 次に、図 8に示す駆動を実現するための回路である SZH用行シフトレジスタ SRV
SH
とリセット用行シフトレジスタ SRV の回路図をそれぞれ図 12Aおよび図 12Bに示す
RST
SZH用行シフトレジスタ SRV は、左側行シフトレジスタ SRVに駆動ライン（φ 、 φ
SH し S
、 φ )が接続されており、一方、リセット用行シフトレジスタ SRv は右側行シフトレジ
R T RST
スタ SRVに駆動ライン（φ )が接続されている構成である。
し R
[0057] 通常の CMOS撮像装置においては、水平ブランキング期間中に画素のリセットと 画素情報の読み出しを同時に行うため、シフトレジスタのィネーブル信号は 1フレー ム中で 1ライン選択し、 1ライン読み出す毎に 1ラインずつ単純にシフトする構成でよく 、 SZH用行シフトレジスタ SRV はこのシフトレジスタに相当する。しカゝし、この構成で
SH
は、図 8に示す駆動を実現することはできない。
[0058] そこで、本実施形態においては、リセットのみを担当するリセット用行シフトレジスタ SRV を新たに設けており、例えばピクセルが配置された受光部を挟むように SZH
RST
用行シフトレジスタ SRv とリセット用行シフトレジスタ SRv を配置する。これ〖こより、 1
SH RST
フレーム中に複数ラインが選択されるようになり、図 8に示す駆動を実現できる。
図 8では、 φ が立ち下がるタイミングが調整されて、蓄積容量素子蓄積期間 T の
R CS
始まるタイミングが調整されている力 上記のリセット用行シフトレジスタ SRV を用い
RST
る場合、蓄積容量素子蓄積期間 T 以外は SZH用行シフトレジスタ SRV の 2回目
CS SH
のリセットパルスに同期してリセット用行シフトレジスタ SRv カ^ライン毎の周期でリセ
RST
ットパルスを送るようにする。
[0059] 図 13Aおよび図 13Bは、図 12Aおよび図 12Bに示す SZH用行シフトレジスタ SRV (左）とリセット用行シフトレジスタ SRV (右）を含む回路に入力される φ Rの波形
SH RST in を示す。
また、図 13Cおよび図 13Dは、 SZH用行シフトレジスタ SRV (左）とリセット用行シ
SH
フトレジスタ SRV (右）へのイニシャル信号の入力を示す。
RST
ここで、 φ ν (左）は 1フレームに 1パルスなので、 1フレーム中に 1ラインしか選択
RST
されない。これは、読み出しを行うラインが複数選択されてはいけないためである。一 方、 φ ν (右）は 1フレーム中に複数入力され、例えば 512ライン CMOSイメージセ
RST
ンサで 256パルス入力すれば、水平ブランキング期間を無視した場合、フローテイン グディフュージョンと蓄積容量素子への蓄積時間 T は、蓄積容量素子蓄積期間 T
CS CS
の始まるタイミングが調整しない場合 (時刻 τから蓄積容量素子蓄積期間 τ が始ま
0 CS る場合)の 256/512、即ち半分となる。
[0060] 図 14は、上記のように出力された飽和前電荷信号（S ) +C ノイズ (N )、C ノィ
1 FD 1 FD ズ (N )、変調された飽和前電荷信号 (S ' ) +変調された過飽和電荷信号 (S ' ) + C
1 1 2
+ Cノイズ (N )および C +Cノイズ (N )の 4つの信号の処理を行う回路である。
FD S 2 FD S 2
上記の出力から、飽和前電荷信号 (S ) +C ノイズ (N )とじ ノイズ (N )を差動ァ
1 FD 1 FD 1
ンプ DA1に入力し、これらの差分を取ることで C ノイズ (N )をキャンセルし、飽和前
FD 1
電荷信号 (S )が得られる。
1
一方、変調された飽和前電荷信号 (S 1 ') +変調された過飽和電荷信号 (s 2 ') +c
+ Cノイズ (N )と C +Cノイズ (N )を差動アンプ DA2に入力し、これらの差分を
FD S 2 FD S 2
取って C +Cノイズ（N )をキャンセルし、さらにアンプ APにより C と Cの容量比率
FD S 2 FD S
によって復元して飽和前電荷信号 (S )と同じゲインに調整することで、飽和前電荷
1
信号と過飽和電荷信号の和（S +S )が得られる。
1 2
[0061] ここで、図 8のタイミングチャートに示すように、 C +Cノイズ (N )は他の信号に比
FD S 2
ベて相対的に早く取得されるので、他の信号が取得されるまでフレームメモリ FMに ー且格納しておき、他の信号が取得されるタイミングでフレームメモリ FM力も読みだ し、以下の処理を行うようにする。
[0062] 上記の変調された飽和前電荷信号 (S ' ) +変調された過飽和電荷信号 (S ' )の復
1 2 元について説明する。 S，、 S，、 a (C から C +Cへの電荷分配比）および j8 (Cから C +Cへの電
1 2 FD FD S S FD S 荷分配比）は以下の数式により表される。
[0063] S ' = S X α (1)
1 1
S，= S X α X j8 (2)
2 2
a =C Z(C +C ) (3)
Figure imgf000026_0001
[0064] 従って、 C とじの値力 上記式（3)および (4)より aおよび |8を求め、それを上記
FD S
式（1)および（2)に代入することで、 S + Sに復元し、別途取得された Sと同じゲイン
1 2 1 に調整することができる。
[0065] さらに、フォトダイオード PDに対する蓄積期間 T 内から所定の期間の比率で設定
PD
された蓄積容量素子蓄積期間 T において蓄積容量素子 Cに蓄積された光電荷の
CS S
信号が Sであるので、 Sに Τ /Ύ の比率を乗ずることで、映像期間全体で捕獲す
2 2 PD CS
る場合に蓄積容量素子 Cに蓄積される光電荷の信号に復元することができる。
S
[0066] 次に、図 14に示すように、上記のように得られた Sと S + Sのどちらか一方を選択
1 1 2
して最終的な出力とする。
これには、まず、 Sをコンパレータ CPに入力し、予め設定した基準電位 Vと比較す
1 0 る。一方、 Sと S + Sはセレクタ SEに入力され、上記のコンパレータ CPの出力に応
1 1 2
じて、 Sと S + Sのどちらかが選択されて出力される。基準電位 Vはフォトダイオード
1 1 2 0
PDの容量に応じて飽和する前の電位が選択され、例えば 0. 3V程度とする。
即ち、 Sから Vを引いて負となれば、即ち、 Sが Vよりも小さければ、フォトダイォー
1 0 1 0
ド PDは飽和していないと判断され、 Sが出力される。
1
逆に、 S力 Vを引いて正となれば、即ち、 Sが Vよりも大きければ、フォトダイォー
1 0 1 0
ド PDは飽和していると判断され、 S + Sが出力される。
1 2
[0067] 例えば、この出力までを CMOSイメージセンサチップ CH上に形成し、差動アンプ DA1およびフレームメモリ FM以降の回路を外付けで実現する。また、上記のように 差動アンプ DA1につ!/ヽては CMOSイメージセンサチップ CH上に形成してもよ!/、。 また、差動アンプ DA1およびフレームメモリ FM以降の回路については、取り扱うァ ナログデータが大きくなることから、差動アンプ DA1およびフレームメモリ FMに入力 する前に AZD変換を行い、差動アンプ DA1およびフレームメモリ FM以降をデジタ ル処理することが好ましい。但し、デジタルィ匕して力 上記の Τ /Ύ の比率による
PD CS
復元 (増幅)などを行うとデジタルィ匕による不連続性まで増幅してしまうので、できるだ け復元 (増幅）して力もデジタルィ匕することが好ましい。例えば、用いる AZDコンパ一 タの入力レンジに合わせて、予め不図示のアンプにより増幅しておくことが好ましい。
[0068] 上記のように、本実施形態の CMOSイメージセンサにおいては、 1つの画素あたり 、 1フィールド毎に、飽和前電荷信号 (S )と飽和前電荷信号と過飽和電荷信号の和（
1
S + S )の 2つの信号が得られることになり、実際にフォトダイオード PD (C )が飽和
1 2 PD あるいはそれに近い状態であったかどうか判断して、 Sと S + Sのどちらかを選択す
1 1 2
ることになる。
[0069] 蓄積容量素子蓄積期間 T の始まるタイミングを調整しない場合 (時刻 Tから蓄積
CS 0 容量素子蓄積期間 T が始まる場合)では、フォトダイオード PDに対する蓄積期間 T
CS
と蓄積容量素子蓄積期間 T はほぼ等しぐ例えば 30fpsの場合、どちらも 33m秒
PD CS
となる。この場合、フォトダイオード PDの飽和量を越えた光電荷は全て蓄積容量素 子 Cへと溢れるものの、高照度時には蓄積容量素子 Cまで溢れてしまい、高照度情
S S
報を得られない場合がある。一方、本実施形態ではフォトダイオード PDに対する蓄 積期間 T 中に φ が onとなっている期間が存在し、露光時間初期に φ を越えて蓄
PD R T
積容量素子 Cに溢れた光電荷を選択的に VDDに排出する機能が付加される。この
S
機能により、高照度時にも蓄積容量素子 cが溢れず、測定可能な高照度領域の範
S
囲を広げることができ、ダイナミックレンジを拡大できる。
[0070] 図 15は上記のようにして得られる信号（S ' + S ' +N )を光量 (相対値）に対してプ
1 2 2
ロットした図であり、リセットを onとしている期間の長さ力 蓄積期間 T の 20/50
PD 、 3
0/50, 40/50, 45Z50の場合をそれぞれ示している。
この図から、 φ を立ち下げるタイミングを遅らせて蓄積容量素子 Cへの蓄積期間 T
R S
を制限することで、高照度側の光量対出力の傾きが緩やかになり、蓄積容量素子 C
CS
Sが溢れず、高照度時の情報を圧縮でき、より高照度の情報が入力されても飽和しに くくなつている。
時刻 Tから蓄積容量素子蓄積期間 T が始まる場合、光量 800の時に 500mVの 出力で飽和するが、蓄積容量素子蓄積期間 T をフォトダイオード PDに対する蓄積
CS
期間 T の 5Z50 (リセットを onとする期間が 45Z50)とした場合、光量 3500でも出
PD
力は飽和していない。この場合でも、低照度時の感度は低下していない。
本実施形態の駆動方法によれば、低照度側の感度と SZN比を劣化させずに、高 照度側の情報のみ飽和しな 、ようにダイナミックレンジを拡大することができる。 フォトダイオード PDに対する蓄積期間 T に対して蓄積容量素子蓄積期間 T を制
PD CS
限することによるダイナミックレンジ拡大の理論値は、以下のようである。
[0071] [表 1]
Figure imgf000028_0001
[0072] 本実施形態の CMOSイメージセンサの構成と上記の動作方法によれば、それぞれ ノイズをキャンセルして得られた飽和前電荷信号 (S )と飽和前電荷信号と過飽和電
1
荷信号の和（S + S )の 2つの信号から、フォトダイオード PD (C )が飽和していなけ
1 2 PD
れば飽和前電荷信号 (S )を採用し、飽和していれば飽和前電荷信号と過飽和電荷
1
信号の和（S + S )を採用する。
1 2
このように、フォトダイオード PDが飽和して ヽな 、低照度撮像にお!ヽてはノイズをキ ヤンセルして得た飽和前電荷信号 (S )により高感度、高 SZN比を維持することがで
1
き、さらにフォトダイオード PDが飽和した高照度撮像においては、フォトダイオードの 蓄積期間から所定の比率で設定された蓄積容量素子蓄積期間において、フォトダイ オードから溢れる光電荷を上記の所定の比率で蓄積容量素子により蓄積してこれを 取り入れ、上記同様にノイズをキャンセルして得た信号 (飽和前電荷信号と過飽和電 荷信号の和（S + S ) )により、高 SZNを維持して、高照度側に広ダイナミックレンジ
1 2
化を実現できる。
[0073] 本実施形態の CMOSイメージセンサは、上記のように低照度側の感度を下げずに 高照度側の感度を上げて広ダイナミックレンジィ匕を図るほか、電源電圧を通常用いら れている範囲から上げないので将来のイメージセンサの微細化に対応することができ る。
素子の追カ卩は極小に抑えられており、画素サイズの拡大を招くことはない。 さらに、従来の広ダイナミックレンジィ匕を実現するイメージセンサのように高照度側と 低照度側で蓄積時間を分割しない、即ち、フレームをまたがずに同一の蓄積時間に 蓄積して 、るので、動画の撮像にも対応することができる。
また、フローテイダディフュージョン FDのリーク電流（FDリーク）についても、本実施 形態のイメージセンサでは C +Cの最小信号が過飽和電荷 +フォトダイオード PD
FD S
力もの飽和電荷となって FDリークの電荷よりも大きな電荷量を取り扱うようになるので 、 FDリークの影響を受け難 、と 、う利点がある。
Figure imgf000029_0001
本実施形態に係る CMOSイメージセンサは、第 1実施形態に係る CMOSイメージ センサと同様であるが、駆動方法が異なる。
図 16は、駆動ライン（φ , , )に印加する電圧を、 onZoffの 2準位で示した
T S R
タイミングチャートである。第 1実施形態と同様に、 φ
Τについてはさらに（+ α )で示 す準位を加えた 3準位としてもょ 、。
[0075] まず、新規のフィールドが始まる時刻 Τにおいて、 φ を off、 φ を onとした状態で
0 T S
Φ を onとして、前フィールドで生じた光電荷を全て排出してリセットしておく。
R
C に対する蓄積期間 T は、時刻 Tの直前の φ を offとした時点から始まっており
PD PD 0 T
、C において光電荷の蓄積が開始される。
PD
[0076] 次に、時刻 Tでのリセットの直後である時刻 Tにおいて、 φ を offとする。このとき、
0 1 R
C とじが結合した状態となり、 C +Cのリセットレベルの信号をノイズ Nとして読み
FD S FD S 2 出し、フレームメモリ FMに蓄積しておく。過飽和時には、飽和前電荷 +過飽和電荷 に比べてノイズ Nが十分に小さいので、ノイズ Nに代えて後述のノイズ Nを用いても
2 2 1 よい。また、現フレームのノイズ Nに代えて、次のフレームのノイズ Nを用いてもよい
2 2 時刻 τにおいて、 cに対する蓄積容量素子蓄積期間 τ が始まっており、 c から 溢れた光電荷は cに蓄積され始める。
S
[0077] このようにして、光電荷が C を飽和させる量以下である場合には C のみに光電荷
PD PD
が蓄積し、光電荷が C を飽和させる量以上である場合には C に加えて C とじに
PD PD FD S
も光電荷が蓄積する。
次に、蓄積容量素子蓄積期間 T の終了時に φ を offとして C と Cのポテンシャ
CS S FD S
ルを分割する。これにより、蓄積容量素子 Cへの蓄積が終了する。
S
次に、 φ を onにして C 中の光電荷を排出してリセットし、その直後の時刻 Tにお
R FD 2 いて Φ を offに戻して、 C のリセットレベルの信号をノイズ Nとして読み出す。
R FD 1
[0078] ここで、時刻 T以降、 C 中の飽和前電荷を C に転送するために φ を onとするま
2 PD FD T
での期間は、 C に対する蓄積期間 T 内から所定の期間の比率で設定されたフロ
PD PD
一ティングディフュージョン蓄積期間 T となり、フローティングディフュージョン FDと
FD
蓄積容量素子 Cとのポテンシャルが分割された状態で、フォトダイオード PD力も溢
S
れる光電荷をフローティングディフュージョン FDで蓄積する。フローティングディフユ 一ジョン蓄積期間 T の終了時である φ を onとする直前である時刻 T において、フ
FD T 2A
ローテイングディフュージョン蓄積期間 T でフローティングディフュージョン FDに蓄
FD
積された超過飽和電荷信号 (超高照度信号) Sを読み出す。但し、ここでは C ノイズ
3 FD が乗っているので、実際に読みだされるのは S +Nとなる。
3 1
時刻 Tでリセットしてから時刻 Tで再びリセットするまでの期間は、通常水平ブラン
2 0
キング期間と称される。本実施形態においては、水平ブランキング期間の一部を使つ てフォトダイオード PD力 溢れる光電荷をフローティングディフュージョン FDで蓄積 し、超過飽和電荷信号を生成するものである。フローティングディフュージョン蓄積期 間 T は 1ライン単位で調整できる。
FD
[0079] 次に、 φ を onとして、 C 中の飽和前電荷を C に転送する。ここで、 C のポテン
T PD FD PD
シャルが C よりも浅ぐ転送トランジスタの準位が C より深くなつているので、 C 中
FD PD PD
にあった飽和前電荷を全て C に転送する完全電荷転送を実現できる。
FD
ここで、時刻 Tにおいて φ を offに戻し、 C に転送された飽和前電荷から飽和前
3 T FD
電荷信号 Sを含む信号読み出す。但し、ここでは、先に超過飽和電荷信号 Sが存在
1 3 しており、さらに C ノイズが乗っているので、実際に読みだされるのは S +S +Nと なる。
[0080] 次に、 φ を onとし、続いて φ を onとすることで、 C と Cのポテンシャルを結合させ
S T FD S
、 C 中の飽和前電荷 +超過飽和電荷と C中の過飽和電荷を混合する。
FD S
ここで、時刻 Tにおいて φ を offに戻し、 C + Cに広がる電荷信号を読み出す。
4 T FD S
このとき、 C + C中には飽和前電荷 +超過飽和電荷 +過飽和電荷が存在しており
FD S
、飽和前電荷信号 S +過飽和電荷信号 S +超過飽和電荷信号 Sの和の信号を読
1 2 3
み出す。但し、ここでは C + Cノイズが乗っており、さらに C + Cに広がった電荷
FD S FD S
力 読み取つていることから、実際に読みだされるのは S ' + S ' + S ' +N (S '
1 2 3 2 1、 S
2
，および S，はそれぞれ C とじの容量比率によって縮小変調された S、 Sおよび S
3 FD S 1 2 3 の値）となる。
[0081] 次に、上記のように φ を off、 φを onとした状態で φ を onとして、このフィールドで
T S R
生じた光電荷を全て排出して、次のフィールドへと移って！/、く。
[0082] 上記のようにして得られた各電荷信号から、次ようにして各信号を生成する。
即ち、まず、時刻 T で得た S +Nと時刻 Tで得た Nとの差分を取り、ノイズキャン
2A 3 1 2 1
セルされた超過飽和電荷信号 Sを生成する。
3
また、時刻 Tで得た S + S +Nと時刻 T で得た S +Nとの差分を取り、ノイズキヤ
3 1 3 1 2A 3 1
ンセルされた飽和前電荷信号 Sを生成する。
1
さら〖こ、時刻 Tで得た S 得た Nとの差分を取り、ノィ
4 1， + S
2， + S
3， +Nと時刻 Tで
2 1 2
ズキャンセルされた S，+ S，+ S，を得て、さらにこれを第 1実施形態と同様の手順
1 2 3
で C とじの容量比率で復元し、 S + S + Sとする。さらに、上記で得た Sとの差分
FD S 1 2 3 3 を取り、飽和前電荷信号 S +過飽和電荷信号 Sを生成する。但し、 S + Sに対して
1 2 1 2
Sが十分小さい場合は、差分を取らずに Sを無視してもよい。
3 3
上記のようにして得た超過飽和電荷信号 Sは、フォトダイオード PDに対する蓄積
3
期間 τ 内から所定の期間の比率で設定されたフローティングディフュージョン蓄積
PD
期間 T にお!/、てフローティングディフュージョン FDに蓄積された光電荷の信号であ
FD
るので、 Sに Τ /Ύ の比率 γを乗ずることで、映像期間全体で捕獲する場合にフ
3 PD FD
ローテイングディフュージョン FDに蓄積される光電荷の信号 (S X γ )に復元すること
3
ができる。 例えば、 30fpsの場合映像期間（T )は 33m秒であり、フローティングディフュージ
PD
ヨン蓄積期間 T は水平ブランキング期間に設けているので長くても 10 秒程度とな
FD
る。この場合、 33m秒 ZlO /z秒の比率を乗ずることで Sを復元できる。
3
[0083] 上記のようにして得た 3つの信号 (S、 S +S、 S X γ )について、第 1実施形態と
1 1 2 3
同様にコンパレータおよびセレクタを用いて、どの信号を採用するか選択する。
図 17は上記の 3つの信号 (S、 S +S、 S X γ )から 1つを選択して出力する回路
1 1 2 3
図である。
これには、まず、 Sをコンパレータ CPに入力し、予め設定した基準電位 Vと比較
1 1 0 する。一方、 Sと S +Sがセレクタ SEに入力され、上記のコンパレータ CPの出力に
1 1 2 1 1 応じて、 Sと S +Sのどちらかが選択されて出力される。基準電位 Vはフォトダイォ
1 1 2 0
ード PDの容量に応じて飽和する前の電位が選択される。
次に、セレクタ SEの出力をコンパレータ CPに入力し、予め設定した基準電位 V，
1 2 0 と比較する。一方、セレクタ SEの出力と S X γがセレクタ SEに入力され、上記のコ
1 3 2
ンパレータ CPの出力に応じて、セレクタ SEの出力と S X yのどちらかが選択され
2 1 3
て出力される。基準電位 V 'は蓄積容量素子 Cの容量に応じて飽和する前の電位が
0 S
選択される。
[0084] 上記の本実施形態の CMOSイメージセンサとその駆動方法では、低照度と高照度 の 2回のサンプリングの他に、さらに超高照度の情報を得るものであり、この方法は高 照度側の短い露光時間でも十分な信号電荷が得られ、かつ、 kTCノイズが除去可能 であることが前提となるので、従来のダイナミックレンジの CMOSイメージセンサでは 信号の切り替え時にノイズが増大して使用できな力つた力 本実施形態においては、 蓄積容量素子 Cを追加したことによるダイナミックレンジの拡大のため、高照度信号
S
力も超高照度信号への信号切り替え時の SZN比の劣化を小さく留めることができる [0085] また、図 18は、本実施形態の 3つの信号 (S、 S +S、 S X γ )を得る駆動方法に、
1 1 2 3
さらに第 1実施形態に示す駆動方法を組み合わせた場合の駆動ラインの電圧のタイ ミングチャートである。 Sを得るための蓄積容量素子蓄積期間 Τ を Τ に対して所定
2 CS PD
の比率とすることで、さらにダイナミックレンジが拡大し、このため高照度信号から超 高照度信号への信号切り替え時の SZN比の劣化をさらに抑制することができる。
[0086] 上記のように T は 10 秒程度であり、蓄積容量素子 Cの飽和時の 1Z30秒間の
FD S
発生電荷数力 Sそれぞれ 200ke―、 400ke―、 800ke―、 2000ke—としたときの最悪のケ ースの SZN比は表 2のようになる。ここで、ノイズの成分は 5e—と仮定している。
[0087] [表 2]
1 / 3 0秒間の発生電荷数 1 0 μ ¾Ji問で C に蓄積される電荷数 s / N ( d B )
2 0 0 k e― 6 0 e " 2 1 6
4 0 0 k e " 1 2 0 e ""■ 2 7 6
S 0 0 k e "" 2 4 0 3 3 6
0 0 0 k e ^
2 6 0 6 e― 4 I 7
[0088] 表 2に示したように、 1Z30秒の露光時間で 20万電子を扱えると SZN比は 21. 6d B程度となり、蓄積容量素子 Cを追加することで 20万電子、さらに第 1実施形態の手
S
法を用いることで 200万電子を扱えるようになれば、信号切り替え時点で 40dB以上 t 、う十分な SZNを確保できる。
[0089] 一方、ダイナミックレンジの拡大は、フローティングディフュージョン FDへの蓄積期 間 T (10 秒）とフォトダイオード PDへの蓄積期間 T (33m秒）の比がそのままダ
FD PD
イナミックレンジの拡大分となり、本実施形態によるダイナミックレンジの拡大は + 70d
Bとなり、蓄積容量素子 Cを追加することによる + 20〜40dBからさらに 30〜50dB s
高照度側に拡大可能となり、トータルのダイナミックレンジは 190dBとなる。
[0090] 本実施形態の CMOSイメージセンサの構成と上記の動作方法によれば、それぞれ ノイズをキャンセルして得られた飽和前電荷信号 (S )と飽和前電荷信号と過飽和電
1
荷信号の和（S +S )および超過飽和電荷信号（S X γ )の 3つの信号から、フォトダ
1 2 3
ィオード PD(C )の飽和と蓄積容量素子 Cの飽和に応じて、それらのな力からいず
PD S
れかを採用する。
このように、フォトダイオード PDが飽和して ヽな 、低照度撮像にお!ヽてはノイズをキ ヤンセルして得た飽和前電荷信号 (S )により高感度、高 SZN比を維持することがで
1
き、さらにフォトダイオード PDが飽和した高照度撮像においては、フォトダイオードか ら溢れる光電荷を蓄積容量素子により蓄積してこれを取り入れ、上記同様にノイズを キャンセルして得た信号 (飽和前電荷信号と過飽和電荷信号の和（S +S ) )により 高照度側にダイナミックレンジを拡大でき、さらに蓄積容量素子が飽和した超高照度 撮像においては、フォトダイオードの蓄積期間から所定の比率で設定されたフローテ イングディフュージョン蓄積期間において、フォトダイオードから溢れる光電荷を上記 の所定の比率で蓄積容量素子により蓄積してこれを取り入れ、上記同様にノイズをキ ヤンセルして所定比率で復元した信号 (超過飽和電荷信号 (S X γ ) )により、高 SZ
3
Νを維持して、さらに高照度側に広ダイナミックレンジィ匕を実現できる。
[0091] 第 1実施形態と同様に、本実施形態の CMOSイメージセンサは、上記のように低照 度側の感度を下げずに高照度側の感度を上げて広ダイナミックレンジィ匕を図るほか
、電源電圧を通常用いられて 、る範囲から上げな 、ので将来のイメージセンサの微 細化に対応することができる。
素子の追カ卩は極小に抑えられており、画素サイズの拡大を招くことはない。 さらに、従来の広ダイナミックレンジィ匕を実現するイメージセンサのように高照度側と 低照度側で蓄積時間を分割しない、即ち、フレームをまたがずに同一の蓄積時間に 蓄積して 、るので、動画の撮像にも対応することができる。
また、フローテイダディフュージョン FDのリーク電流（FDリーク）についても、本実施 形態のイメージセンサでは C +Cの最小信号が過飽和電荷 +フォトダイオード PD
FD S
力もの飽和電荷となって FDリークの電荷よりも大きな電荷量を取り扱うようになるので 、 FDリークの影響を受け難 、と 、う利点がある。
Figure imgf000034_0001
第 1および第 2実施形態の CMOSイメージセンサ、あるいは第 1実施形態において 時刻 Tから蓄積容量素子蓄積期間 T を開始したパターンの CMOSイメージセンサ
0 CS
において、 C +Cのリセットレベルの信号をノイズ Nとして読み出し、フレームメモリ
FD S 2
FMに蓄積しておくことで飽和前電荷信号と過飽和電荷信号の和（S +S )をサンプ
1 2 リングするときのノイズをキャンセルして 、るが、本実施形態に係る CMOSイメージセ ンサではフレームメモリを使わないことでチップコストを低減することができる。
フレームメモリは、 C +Cのリセットレベルの信号（N )のサンプリングタイミングが
FD S 2
変調された飽和前電荷信号および過飽和電荷信号の和（S，+S，+Ν )のサンプリ
1 2 2 ングタイミングより 1フレーム分先行して発生することにより必要となっている。 [0093] ここで、 C +Cのリセットレベルの信号（N )を C のリセットレベルの信号（N )ある
FD S 2 FD 1 いは次フレームの N (N "と表記する）で代用しても、画素内アンプの閾値ばらつきは
2 2
キャンセルできるため、残るのは kTCノイズとなる。
このノイズは (kTC) 1/2の電荷ばらつきとなるため、蓄積容量素子 Cの容量が大きい
S
ほどばたつきも大きくなる力 高照度側にダイナミックレンジが 20dB以上拡大できる ので、蓄積容量素子 Cの容量を 40fFとしても、 82電子相当のノイズにしかならない。
s
一方、低照度側から高照度側にデータを切り替える時点での信号電荷は、受光部 の容量にもよるが、通常 10000電子以上はあり、この場合の光ショットノイズは 100電 子であり、上記の 82電子を二乗和すると 129電子となる。これは、 SZN比にして 40d Bが 37. 8dBにわずかに劣化する程度である。
[0094] 以下に、 C +Cのリセットレベルの信号（N )を C のリセットレベルの信号（N )あ
FD S 2 FD 1 るいは次フレームの Nで代用するための回路の具体例について説明する。
2
図 19Aは上記の C +Cのリセットレベルの信号（N )を C のリセットレベルの信号
FD S 2 FD
(N )で代用するのを実現するための CDS回路の回路図である。また、図 19Bは駆
1
動ラインの印加電圧およびサンプリングタイミングを示したタイミングチャートである。 即ち、図 19Aの CDS回路は、ノイズキャンセル回路として交流結合回路を含み、 N のサンプリング時にトランジスタ SH1および SH2が onとなってそれぞれ入力され、次
1
に S +Nのサンプリング時にトランジスタ SH1が onとなって、 S +Nと先に入力され
1 1 1 1
た Nの差分を交流成分として出力し、 ADコンバータ ADC1に入力する。次に、 S '
1 1
+ S， +Nのサンプリング時にトランジスタ SH2が onとなって、 S， +S， +Nと先に
2 2 1 2 2 入力された Nの差分を交流成分として出力し、 ADコンバータ ADC2に入力する。 S
1 1
， +S， +Nと先に入力された Nの差分は、 kTCノイズを残して、実質的に S， +S，
2 2 1 1 2 となる。
[0095] 図 20Aは上記の C +Cのリセットレベルの信号（N )を次フレームの C +Cのリ
FD S 2 FD S セットレベルの信号 (N ")で代用するのを実現するための CDS回路の回路図である
2
。また、図 20Bは駆動ラインの印加電圧およびサンプリングタイミングを示したタイミン グチャートである。
即ち、図 20Aの CDS回路は、ノイズキャンセル回路として交流結合回路を含み、 N のサンプリング時にトランジスタ SHIが onとなって入力され、次に S +Nのサンプリ
1 1 1 ング時にトランジスタ SH1が onとなって、 S +Nと先に入力された Nの差分を交流
1 1 1
成分として出力し、 ADコンバータ ADC1に入力する。
次に、 S， + S， +Nのサンプリング時にトランジスタ SH2力 onとなって入力され、
1 2 2
次に次フレームの N "のサンプリング時にトランジスタ SH2が onとなって N "と先に入
2 2 力された S， + S， +Nの差分を交流成分として出力し、 ADコンバータ ADC2に入
1 2 2
力する。 N "と先に入力された S， + S， +Nとの差分は、 kTCノイズを残し、反転す
2 1 2 2
るが、実質的に s，+s 'となる。
1 2
[0096] 図 21Aは上記の C +Cのリセットレベルの信号（N )を次フレームの C +Cのリ
FD S 2 FD S セットレベルの信号 (N ")で代用するのを実現するための CDS回路の回路図である
2
。また、図 21Bは駆動ラインの印加電圧およびサンプリングタイミングを示したタイミン グチャートである。
即ち、図 21Aの CDS回路は、ノイズキャンセル回路として 2キャパシタ方式差動ァ ンプを含み、図 21Bに示すように N
1、 S +N
1 1、 S
1， + S ンプリング 2， +N
2、 N "の各サ
2
タイミングでサンプリングした信号を図 21 Aの CDS回路に入力して、差動アンプ DA 3から S +Nと Nとの差分を出力し、また、差動アンプ DA4から S， + S， +Nと次フ
1 1 1 1 2 2 レームの N "との差分を出力する。
2
[0097] 上記において各タイミングチャートは第 1実施形態において時刻 Tから蓄積容量素
0
子蓄積期間 T を開始したパターンに相当するが、これに限らず、本実施形態は第 1
CS
あるいは第 2実施形態の方法に本実施形態を適用することもできる。
[0098] 本実施形態によれば、各画素においてトランジスタを介してフォトダイオードに接続 するように蓄積容量素子 Cを設けたことによるダイナミックレンジが拡大することにカロ
S
えて、 Nを出力するためだけの専用のバッファ回路、 ADコンバータが省略でき、また
2
フレームメモリも不要となり、効率よく固定パターンノイズを除去しながら、回路の単純 化によりチップコストを削減することができる。
[0099] 4実 餱
上記各実施形態、あるいは第 1実施形態において時刻 Tから蓄積容量素子蓄積
0
期間 T を開始したパターンの CMOSイメージセンサにおいて、各画素においてトラ ンジスタを介してフォトダイオードに接続するように設けた蓄積容量素子 cは、フロー
S
ティングディフュージョン容量 C と相関がなぐフローティングディフュージョン容量 C
FD
単独で電圧変換した場合と蓄積容量素子 C込みで電圧変換した場合とでゲイン
FD S
ばらつきの傾向が異なる。
従って、フローティングディフュージョン容量 C のゲイン補正を行う処理系を低照
FD
度の信号と高照度の信号の合成回路に組み込むことで、信号の切り替えに伴う固定 パターンノイズの発生を抑制し、さらなる画質の改善が可能になる。
[0100] 図 22は本実施形態に係る CMOSイメージセンサの信号処理のブロック図である。
CMOSイメージセンサ部 50からのセンサ出力は、前処理部 60においてデジタル 化され、さらにゲインテーブル生成部 70およびビデオデータ合成部 80で信号処理さ れ、 2つのビデオ出力（Video 1, Video2)として出力される。
CMOSイメージセンサ部 50は、マトリクス状に配置された複数の画素を含み、各画 素の出力をセンサ出力として出力するまでの回路に相当する。
[0101] 図 23Aは前処理部 60の構成を示すブロック図である。
差動アンプ 61において、フローティングディフュージョンに転送された光電荷から 得られた電圧信号（S +N )とフローティングディフュージョンのリセットレベルの電圧
1 1
信号 (N )との第 1差分を取り、 ADコンバータ ADC3によりデジタルィ匕して低照度側
1
信号データ Vとして出力する。ゲイン A1は ADコンバータ ADC3の入力電圧範囲に
1
適合させる目的で設けてあるが、差動アンプ 61に含めることもできる。
また、フローティングディフュージョンおよび蓄積容量素子に転送された光電荷から 得られた電圧信号（S，+S
1 2，+Ν )とフローティングディフュージョンおよび蓄積容量
2
素子のリセットレベルの電圧信号（N )は、それぞれゲイン A2で ADコンバータの入
2
力電圧範囲に適合された後、 ADコンバータ (ADC4, 5)でデジタル化される。フロ 一ティングディフュージョンおよび蓄積容量素子のリセットレベルの電圧信号 (N )は
2 他の信号より 1フレーム分先に出力されるので、フレームメモリ FMで記憶しておき、 減算ブロック 62において S ' +S ' +Nと Nとの第 2差分を取り、高照度側信号デー
1 2 2 2
タ Vとして出力する。
2
[0102] 第 3実施形態に示すように、 C +Cのリセットレベルの信号 (N )を C のリセットレ ベルの信号 (N )あるいは次フレームの N "で代用する場合には、図 23Bに示すよう
1 2
に、差動アンプ 63において、フローティングディフュージョンおよび蓄積容量素子に 転送された光電荷から得られた電圧信号 (S
1，+S
2，+Ν )とフローティングディフユ 2
一ジョンのリセットレベルの電圧信号（N )あるいは次フレームのフローティングディフ
1
ユージョンおよび蓄積容量素子のリセットレベルの電圧信号 (N ")との第 2差分を取り
2
、ゲイン A3で ADコンバータの入力電圧範囲に適合された後、 ADコンバータ ADC6 によりデジタルィ匕して高照度側信号データ Vとして出力する。
2
[0103] 上記のようにして得られる Vと Vは、同一光量時、 CMOSイメージセンサのフロー
1 2
ティングディフュージョン FDの C の分だけの差が発生する。
FD
[0104] 図 24はゲインテーブル生成部 70の構成を示すブロック図である。
ゲインテーブル生成部 70は上記で得られた差分 (Vと V )に応じて、各画素毎のゲ
1 2
インを設定するゲインテーブルを生成するものであり、下限設定部 71、上限設定部 7 2、コンパレータ 73および除算ブロック 74を有し、ゲインテーブル 75が作成される。 上記の低照度側信号データ Vの値と下限設定部 71および上限設定部 72の値とを
1
コンパレータ 73で比較し、下限設定部 71および上限設定部 72で設定された所定の 範囲内となったときに、コンパレータ 73は除算ブロック 74にィネーブル信号 Enable を出力する。
このとき、除算ブロック 74は V /Vの比を算出し、ゲインテーブル 75を作成、更新
1 2
する。ゲインテーブル 75が作成、更新されたら、インジケータ 76が有効となり、ゲイン テーブル 75の値をアプリケーション側で使用することができるようになる。
ゲインテーブル生成部 70により、フローティングディフュージョン FDのゲインのばら つきを抑制し、 Vと Vの切り替え時の固定パターンノイズの発生を抑制することがで
1 2
きる。
また、上記のゲインテーブルとしては、予め想定される V /Vの値を書き込んでお
1 2
くことで、電源投入時などのゲインテーブルの作成、更新前においても、違和感なく 撮像が可能となる。
[0105] 図 25はビデオデータ合成部 80の構成を示すブロック図であり、 2系統のビデオ出 力（Video 1, Video 2)を出力する。 まず、低照度側信号データ Vは、画素毎の飽和レベルのばらつきを抑制するため
1
にリミッタ 81に力けられる。コンパレータ 82は、閾値 (TH Level)設定部 83で予め 設定された閾値と低照度側信号データ Vとを比較し、セレクタ（84, 85)のためのデ
1
ータ選択信号を生成する。
セレクタ 84は、より分解能の高い低照度側信号データ Vと、閾値設定部 83で予め
1
設定された閾値レベルの値が加算ブロック 86により加算された、より大量の電荷量情 報を扱える高照度側信号データ Vとの 、ずれかをコンパレータ 82からのデータ選択
2
信号に応じて選択して、ビデオテーブル 87に出力する。
ビデオテーブル 87には、応用により必要とされるガンマ曲線などが記憶されており 、これを参照してビデオ信号 Video 1が出力される。
[0106] もう一方のビデオ出力 Video2は低照度力も高照度までリニアなデータを扱う。
ゲインテーブル生成部 70により作成されたゲインテーブル 75から、ゲインデータが 読み出され、乗算ブロック 88において高照度側信号データ Vと乗算される。これは、
2
高照度側信号データ Vが低照度側信号データ Vと同一の傾きを持ち、 CMOSィメ
2 1
ージセンサが扱うことのできる全光量範囲において直線的な数値を Video2の出力と して与えることを示すものである。撮像対象が低照度であれば、セレクタ 85は分解能 の高い低照度側信号データ Vを選択する。信号選択の動作は Videolと同様である
1
Video2系統の出力は、各画素毎のゲインばらつきを Videolと同じにすることで、 低照度側信号が高照度側信号に切り替わるときに発生する不連続なゲインを補正さ れた形で出力されることになり、 2つの情報の切り替え時に見える固定パターンノイズ を除去することができる。
[0107] 上記の本実施形態の CMOSイメージセンサによれば、各画素においてトランジスタ を介してフォトダイオードに接続するように蓄積容量素子 Cを設けたことによるダイナ s
ミックレンジが拡大することに加えて、フローティングディフュージョンのゲインばらつ きをキャンセルしながら低照度側の情報と高照度側の情報を合成することで、 2つの 情報の切り替え時に見える固定パターンノイズを除去することができる。
[0108] 上記のほか、除算ブロック 74および乗算ブロック 88にはそれぞれ OBレベル補正を 含めることが可能である。
[0109] 5実 餱
本実施形態に係る固体撮像装置は第 1実施形態と同様の CMOSイメージセンサ であり、図 26は 1画素（ピクセル)分の等価回路図である。
各画素は、光を受光して光電荷を生成および蓄積するフォトダイオード PD、フォト ダイオード PD力もの光電荷を転送する転送トランジスタ Trl、転送トランジスタ Trlを 通じて光電荷が転送されるフローティングディフュージョン FD、蓄積動作時に前記フ オトダイオードから溢れる光電荷を蓄積する蓄積容量素子 C、フローティングディフユ
S
一ジョン FDと蓄積容量素子 Cのポテンシャルを結合または分割する蓄積トランジス
S
タ Tr2、蓄積容量素子 Cに直接接続し、蓄積トランジスタ Tr2を介してフローティング
S
ディフュージョン FDに接続して形成され、蓄積容量素子 Cおよびフローティングディ s
フュージョン FD内の光電荷を排出するためのリセットトランジスタ Tr3、フローティング ディフュージョン FD内の光電荷を電圧信号に増幅変換する増幅トランジスタ Tr4、お よび、増幅トランジスタに接続して形成され、画素を選択するための選択トランジスタ Tr5から構成されており、いわゆる 5トランジスタ型の CMOSイメージセンサである。 例えば、上記の 5つのトランジスタはいずれも nチャネル MOSトランジスタからなる。
[0110] 本実施形態に係る CMOSイメージセンサは、上記の構成の画素がアレイ状に複数 個集積されており、各画素において、転送トランジスタ Trl、蓄積トランジスタ Tr2、リ セットトランジスタ Tr3のゲート電極に、 φ れ、また
T、 φ 動ラインが接続さ
S、 φ の各駆
R
、選択トランジスタ Tr5のゲート電極には行シフトレジスタ力 駆動される画素選択ラ イン SL ( φ )が接続され、さらに、選択トランジスタ Tr5の出力側ソース'ドレインに出
X
カライン outが接続され、列シフトレジスタにより制御されて出力される。
選択トランジスタ Tr5,駆動ライン φ については、画素の選択、非選択動作ができ
X
るように、フローティングディフュージョン FDの電圧を適宜な値に固定できればよい から、それらを省略することも可能である。
[0111] 図 27は上記のフォトダイオード PD、転送トランジスタ Trl、フローティングディフュー ジョン FD、蓄積トランジスタ Tr2および蓄積容量素子 Cに相当する模式的なポテン
S
シャル図である。 フォトダイオード PDは相対的に浅いポテンシャルの容量 C を構成し、フローテイン
PD
グディフュージョン FDおよび蓄積容量素子 Cは相対的に深 、ポテンシャルの容量 (
S
c 、 構成する。
FD c S)を
ここで、転送トランジスタ Trlおよび蓄積トランジスタ Tr2はトランジスタの on/offに 応じて 2準位を取りうる。
[0112] 図 26の等価回路図と図 27のポテンシャル図で説明される本実施形態の CMOSィ メージセンサの駆動方法にっ 、て説明する。
図 28は、駆動ライン（φ , , )に印加する電圧を、 onZoffの 2準位、 φ につ
T S R T
いてはさらに（+ α )で示す準位をカ卩えた 3準位で示したタイミングチャートである。 駆動ライン Φ に印加する電圧は ONZOFFの 2準位でもよいが、本例の如く 3準位
Τ
とした方がフォトダイオード PD力も溢れ出た電荷をより効率的にフローティングディフ ユージョン FDと蓄積容量素子 Csに捕獲して蓄積することができる。
[0113] また、図 29A〜図 29Dおよび図 30A〜図 30Cはタイミングチャートの各タイミング におけるポテンシャル図に相当する。
[0114] まず、図 29Aに示すように、新規のフィールドが始まる時刻 Tにおいて、 φ を off、
0 T φ を onとした状態で φ を onとして、前フィールドで生じた光電荷を全て排出してリセ
S R
ッ卜する。
C に対する蓄積期間（これは略映像期間に相当する) T は、時刻 Tの直前の φ
PD PD 0 T を offとした時点 (T ' )から始まっており、 C において光電荷の蓄積が開始される。
4 PD
なお、上述の理由から、時刻 Tの直後において、 φ について（+ α )準位としてい
0 Τ
る。
[0115] 次に、映像時間の開始力も所定の時間が経った時刻 Τにおいて、 φ を offとする。
1 R
このとき、図 29Bに示すように、 φ 力 nとなっているので C と Cが結合した状態と
S FD S
なっており、リセット直後にはリセット動作に伴ういわゆる kTCノイズが C +Cに発生
FD S
する。ここで、この C +Cのリセットレベルの信号をノイズ Nとして読み出す。
FD S 2
時刻 Tにおいて、 Cに対する蓄積容量素子蓄積期間 T が始まっており、フォトダ
1 S CS
ィオード PD力も溢れた光電荷は Cに蓄積され始める。
S
なお、上述のように映像時間の開始力 所定の時間が経っているので、図面上は ある程度の飽和前電荷 Qが C に蓄積していることを示している。
[0116] このようにして、光電荷が C を飽和させる量以下である場合には C のみに光電荷
PD PD
が蓄積し、光電荷が C を飽和させる量以上である場合には C に加えて C とじに
PD PD FD S
も光電荷が蓄積する。
図 29Cは、 C が飽和しており、 C に飽和前電荷 Qが蓄積し、 C とじに過飽和
PD PD B FD S
電荷 Qが蓄積している状態を示す。
A
[0117] 次に、蓄積容量素子蓄積期間 T の終了時に φ を（+ « )準位から offに戻し、さら
CS T
に時刻 Tにおいて、 φを offとして、図 29Dに示すように、 C と Cのポテンシャノレを
2 S FD S 分割する。このとき、過飽和電荷 Qが C とじの容量比に応じて、 Q と Q に分割さ
A FD S Al A2 れる。ここで、過飽和電荷の一部 Q を保持している C のレベルの信号をノイズ Nと
FD
して読み出す。
[0118] 次に、 φ を onとして、図 30Aに示すように、 C 中の飽和前電荷 Qを C に転送し
T PD B FD
、元から C に保持されていた過飽和電荷の一部 Q と混合する。
FD A1
ここで、 C のポテンシャルが C よりも浅ぐ転送トランジスタの準位が C より深くな
PD FD PD
つているので、 C 中にあった飽和前電荷 Qを全て C に転送する完全電荷転送を
PD B FD
実現できる。
次に、時刻 Tにおいて φ を offに戻し、 C に転送された飽和前電荷 Q から飽和
3 T FD B 前電荷信号 Sを読み出す。但し、 C には飽和前電荷 Qと過飽和電荷の一部 Q の
1 FD B A1 和の電荷が存在しており、実際に読みだされるのは S +Nとなる。図 30Aは、 φ を o
1 1 T ffに戻す前の状態を示して 、る。
[0119] 次に、 φ を onとし、続いて φ を onとすることで C と Cのポテンシャルを結合させ、
S T FD S
図 30Bに示すように、 C 中の飽和前電荷 Qと過飽和電荷の一部 Q の和の電荷と
FD B A1
、 C中の過飽和電荷の一部 Q を混合する。過飽和電荷の一部 Q と過飽和電荷の
S A2 A1
一部 Q との和は分割前の過飽和電荷 Qに相当するので、 C と Cの結合したポテ
A2 A FD S ンシャル中に飽和前電荷 Qと過飽和電荷 Qの和の信号が保持された状態となる。
B A
ここで、時刻 Tにおいて φ を offに戻し、 C +Cに広がる飽和前電荷 Q +過飽
4 T FD S B 和電荷 Qから飽和前電荷信号 Sと過飽和電荷信号 Sの和の信号を読み出す。但し
A 1 2
、ここでは C +Cノイズが乗っており、さらに C +Cに広がった電荷から読み取つ ていることから、実際に読みだされるのは S，+S，+N (S ' tS，はそれぞれ C とじ
1 2 2 1 2 FD の容量比率によって縮小変調された Sと Sの値）となる。図 30Bは、 φ を offに戻す
S 1 2 T
前の状態を示している。
[0120] 以上で 1つのフィールドが終了し、次のフィールドに移って、 φ を off、 φを onとし
T S
た状態で Φ を onとして、図 30Cに示すように、前のフィールドで生じた光電荷を全て
R
排出してリセットする。
[0121] 上記のようにして得た 4つの信号 N , N , S +N , S， + S， +Nから、第 1実施形
2 1 1 1 1 2 2
態と同様の手順により、飽和前電荷信号 (S )と飽和前電荷信号と過飽和電荷信号
1
の和（S +S )を得る。飽和前であるか飽和後であるかによって、いずれかの信号を
1 2
選択する。
[0122] 上記の説明においては、ノイズ Nを読み出してフレームメモリに蓄積しておき、画
2
像信号生成時にそのノイズ Nを利用している力 過飽和時には飽和前電荷 +過飽
2
和電荷に比べてノイズ Nが十分に小さいので、現フレームのノイズ Nに代えて、次
2 2
のフレームのノイズ Nを用いてもよい。
2
[0123] 図 31は、本実施形態の CMOSイメージセンサにおいて、上記のようにして容量 C
FD
を用いたときのフローティングディフュージョンの電圧を相対光量に対してプロットした 低照度信号のグラフ（C と表示）と、容量 C +Cを用いたときのフローティングディ
FD FD S
フュージョンの電圧を相対光量に対してプロットした高照度信号のグラフ（C +Cと
FD
表示）を重ねて示した図である。
ただし、容量 C +Cを用いると、同じ光量を照射して同じ電荷数を得ても Cの分
FD S S
容量値が大きくなつているため、変換される電圧はその分低くなる。
例えば、所定の閾値を設定電圧して、 C を用いたときの電圧が閾値を超えるまで
FD
の低照度側では C で表示したグラフの低照度信号 Sを用い、閾値電圧を超える高
FD 1
照度側では、 C +Cと表示したグラフの高照度信号 S +Sに切り替えて用いる。
FD S 1 2
[0124] 但し、本実施形態のように、広ダイナミックレンジィ匕した CMOSイメージセンサにお いては、 C で表示したグラフにおいては、相対光量が増加するに連れて電圧も高く
FD
なり、やがて飽和して電圧は上がらなくなり、その後相対光量が増加すると電圧は寧 ろ下がってくる現象が生じることがある。 これは、図 29Dおよび図 30Aに示すように、飽和前電荷の測定は、過飽和電荷の 一部をノイズとして扱いながら測定しているので、相対光量が増加するにつれてノィ ズレベルが増加してしま 、、飽和前電荷を測定できる範囲が狭くなつてしまうからであ る。
[0125] 上記の現象が生じると、低照度信号と高照度信号で切り替えるための閾値を設定し ても、電圧のピークを超えて下がってきた領域に、上記の閾値となる光量が存在して しまい、 C を用いたときの電圧が閾値を超えるかどうかだけでは正しい閾値の判断
FD
ができなくなる。
そこで、上記の現象が生じるような場合は、低照度側 (C を用いたとき）の信号の
FD
閾値 THと高照度側 (C +Cを用いたとき)の信号の閾値 THをそれぞれ設定し、
L FD S H
両信号がともにそれぞれの閾値を下回っている場合には、 C で表示したグラフの低
FD
照度信号 Sを用い、両信号のいずれか一方が閾値電圧を超える場合には、 C +C
1 FD S と表示したグラフの高照度信号 S +Sを用いる。
1 2
[0126] 本実施形態の CMOSイメージセンサによれば、第 1実施形態と同様に、高 SZNを 維持して、高照度側に広ダイナミックレンジィ匕を実現できる。
[0127]
本実施形態に係る CMOSイメージセンサは、上記の第 1〜第 5実施形態の CMOS イメージセンサにおいて、各画素 Pixelからの出力を低照度信号と高照度信号とでマ ルチプレタスに出力する構成とした CMOSイメージセンサである。
[0128] 図 32は本実施形態の CMOSイメージセンサの全体の回路構成を示す等価回路図 である。実質的に第 1実施形態の図 11に示す等価回路図と同様の構成であるが、各 画素（Pixel)からは、駆動ライン（φ , , , )で制御されて、一方
Sl+Nl Nl Sl，+S2，+N2 N2
の出力ラインから、クロックで制御されたタイミングに従って、飽和前電荷信号 (S ) +
1
C ノイズ (N )および変調された飽和前電荷信号 (S ' ) +変調された過飽和電荷信
FD 1 1
号 (S ' ) +C +Cノイズ (N )がそれぞれ出力され、他方の出力ライン力も C ノイズ
2 FD S 2 FD
(N )および C +Cノイズ )がそれぞれ出力される。
1 FD S 2
[0129] 本実施形態の構成の CMOSイメージセンサでは、出力ラインが減ったことにより、 出力系統の回路を簡略ィ匕できるほか、この出力を受けて外部チップの端子数を減ら すことができ、例えば外部チップ 1枚あたりに 2つの入力端子を持つ場合、外部チッ プを 2枚から 1枚に減らすことが可能となる。
[0130] 7実 餱
本実施形態に係る CMOSイメージセンサは、上記の第 1〜第 6実施形態の CMOS イメージセンサにおいて、下記のようにして高照度信号に対するゲイン制御を行う C
MOSイメージセンサである。
[0131] 図 33は、本実施形態の CMOSイメージセンサにおいて、容量 C を用いたときのフ
FD
ローテイングディフュージョンの電圧を相対光量に対してプロットした低照度信号のグ ラフ（C と表示）と、容量 C +Cを用いたときのフローティングディフュージョンの電
FD FD S
圧を相対光量に対してプロットした高照度信号のグラフ（C +Cと表示)を重ねて示
FD S
した図である。
ただし、容量 C +Cを用いると、同じ光量を照射して同じ電荷数を得ても Cの分
FD S S
容量値が大きくなつているため、変換される電圧はその分低くなる。このため、高照度 信号を用いる場合には、 C
FDとじの
S 容量比率によって復元して低照度信号である飽 和前電荷信号 (S )と同じゲインに調整することで、高照度信号である飽和前電荷信
1
号と過飽和電荷信号の和（S +S )を得る。
1 2
[0132] ここで、上記の高照度信号を復元するためのゲインの値を求める方法として、図 33 に示すように、高照度信号が特定の出力区間 RGにあるときに、この区間における高 照度信号と低照度信号との出力比を算出する。
例えば、図 33における上記の出力区間 RG内のある光量における低照度信号の電 圧 A1と高照度信号 A2の値から、比率 A1ZA2を算出する。
得られた比率をゲインとしてフィードバックして、高照度信号のゲイン制御を行うもの である。
本実施形態の構成の CMOSイメージセンサでは、撮影の度にゲインを算出しなお すことができるので、常に正確なゲインを得て高照度信号のゲイン制御を行うことが できる。
[0133] s rnm
本実施形態に係る CMOSイメージセンサは、上記の第 1〜第 7実施形態の CMOS イメージセンサにおいて、下記のようにして低照度信号と高照度信号の切り替えにお ける連続性を向上させる CMOSイメージセンサである。
図 34Aは、本実施形態の CMOSイメージセンサにおいて、容量 C を用いたときの
FD
フローティングディフュージョンの電圧を相対光量に対してプロットした低照度信号の グラフ（C と表示）と、容量 C +Cを用いたときのフローティングディフュージョンの
FD FD S
電圧を相対光量に対してプロットした高照度信号のグラフ (C +Cと表示)と、高照
FD S
度信号のグラフを所定のゲインで復元したグラフ（（C +C ) 'と表示）を重ねて示し
FD S
た図である。
ゲイン調整がなされていても、低照度信号のグラフと高照度信号のグラフに差があ る場合があり、ある電位を閾値として低照度信号力 高照度信号に切り替えると、そ の切り替え点で段差が生じ、不連続となってしまう。
[0134] 本実施形態においては、図 34Bの相対光量に対する比率のグラフに示すように、 出力電圧 Aでは低照度信号 (C )を 100%、出力電圧 Bでは高照度信号 (C +C )
FD FD S
を 100%使用し、その間の領域では出力に応じて、低照度信号 (C )と高照度信号（
FD
C +C )を所定の比率で混合して使用する。
FD S
[0135] これにより、低照度信号力も高照度信号へと滑らかに切り替えを行うことができ、連 続性を高めることができる。
[0136] 本発明は上記の説明に限定されない。
例えば、実施形態においては、固体撮像装置について説明しているが、これに限ら ず、各固体撮像装置の画素を直線状に配したラインセンサや、各固体撮像装置の画 素をそのまま単独で構成することで得られる光センサについても、従来には得られな 力つた広ダイナミックレンジィ匕と高感度、高 SZN比を達成することができる。
また、蓄積容量素子の形状などは特に限定はなぐ DRAMのメモリキャパシタなど で容量を高めるためにこれまでに開発された種々の方法を採用することができる。 固体撮像装置としては、フォトダイオードとフォトダイオードから溢れる光電荷を蓄積 する蓄積容量素子とが転送トランジスタを介して接続されている構成であればよぐ C MOSイメージセンサの他、 CCDにも適用することができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。 産業上の利用可能性
本発明の固体撮像装置は、デジタルカメラやカメラ付き携帯電話などに搭載される CMOSイメージセンサや CCDイメージセンサなどの広いダイナミックレンジが望まれ て 、るイメージセンサに適用できる。
本発明の光センサは広いダイナミックレンジが望まれている光センサに適用できる。 本発明の固体撮像装置の動作方法は広!、ダイナミックレンジが望まれて ヽるィメー ジセンサの動作方法に適用できる。

Claims

請求の範囲
[1] 光を受光して光電荷を生成および蓄積するフォトダイオードと、
前記光電荷を転送する転送トランジスタと、
少なくとも前記転送トランジスタを介して前記フォトダイオードに接続して設けられ、 前記フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素 子蓄積期間において、前記フォトダイオードから溢れる光電荷を少なくとも前記転送 トランジスタを通じて蓄積する蓄積容量素子と
を有する画素がアレイ状に複数個集積されている固体撮像装置。
[2] 前記転送トランジスタと前記蓄積容量素子の間に、
前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージ ヨンと、
前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合また は分割する蓄積トランジスタと
をさらに有する請求項 1に記載の固体撮像装置。
[3] 光を受光して光電荷を生成および蓄積するフォトダイオードと、
前記光電荷を転送する転送トランジスタと、
前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージ ヨンと、
ポテンシャルの結合および分割が可能となるように前記フローティングディフュージ ヨンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードか ら溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを 通じて蓄積する蓄積容量素子と、
前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合また は分割する蓄積トランジスタと
を有する画素がアレイ状に複数個集積され、
前記フローティングディフュージョン力 前記蓄積容量素子とポテンシャルが分割さ れた状態で、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定され たフローティングディフュージョン蓄積期間において、前記フォトダイオード力も溢れ る光電荷を蓄積する
固体撮像装置。
[4] 前記蓄積容量素子は、前記フォトダイオードの蓄積期間内から所定の期間の比率 で設定された蓄積容量素子蓄積期間において、前記フォトダイオードから溢れる光 電荷を蓄積する
請求項 3に記載の固体撮像装置。
[5] 前記フローティングディフュージョンに接続して形成され、前記フローティングディフ ユージョン内の光電荷を排出するためのリセットトランジスタと、
前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅ト ランジスタと、
前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トラン ジスタと
をさらに有する請求項 2〜4のいずれかに記載の固体撮像装置。
[6] 前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前 記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フ ローテイングディフュージョンおよび前記蓄積容量素子に転送された光電荷力 得ら れた電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子のリセ ットレベルの電圧信号との差分を取る、ノイズキャンセル手段をさらに有する
請求項 5に記載の固体撮像装置。
[7] 前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電 圧信号を記憶する記憶手段をさらに有する
請求項 6に記載の固体撮像装置。
[8] 前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前 記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フ ローテイングディフュージョンおよび前記蓄積容量素子に転送された光電荷力 得ら れた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との 差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送 された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョ ンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分を取 る、ノイズキャンセル手段をさらに有する
請求項 5に記載の固体撮像装置。
[9] 前記蓄積容量素子と前記蓄積トランジスタの接続部に接続して形成され、前記蓄 積容量素子および前記フローティングディフュージョン内の光電荷を排出するための リセットトランジスタと、
前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅ト ランジスタと、
前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トラン ジスタと
をさらに有する請求項 2〜4のいずれかに記載の固体撮像装置。
[10] 前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と、 前記フローティングディフュージョンの前記転送前のレベルの電圧信号との差分を取 るノイズキャンセル手段をさらに有する
請求項 9に記載の固体撮像装置。
[11] 前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷 から得られた電圧信号と、前記フローティングディフュージョンおよび前記蓄積容量 素子のリセットレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する 請求項 9に記載の固体撮像装置。
[12] 前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電 圧信号を記憶する記憶手段をさらに有する
請求項 11に記載の固体撮像装置。
[13] 光を受光して光電荷を生成および蓄積するフォトダイオードと、
前記光電荷を転送する転送トランジスタと、
前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージ ヨンと、
ポテンシャルの結合および分割が可能となるように前記フローティングディフュージ ヨンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードか ら溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを 通じて蓄積する蓄積容量素子と、
前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合また は分割する蓄積トランジスタと
を有する画素がアレイ状に複数個集積され、
前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前 記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フ ローテイングディフュージョンおよび前記蓄積容量素子に転送された光電荷力 得ら れた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との 差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送 された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョ ンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分を取 る、ノイズキャンセル手段をさらに有する
固体撮像装置。
[14] 前記ノイズキャンセル手段が交流結合回路を含み、前記フローティングディフュー ジョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョ ンのリセットレベルの電圧信号との差分と、前記フローティングディフュージョンおよび 前記蓄積容量素子に転送された光電荷カゝら得られた電圧信号と前記フローティング ディフュージョンのリセットレベルの電圧信号との差分、または、前記フローティングデ ィフュージョンおよび前記蓄積容量素子に転送された光電荷力 得られた現フレーム の電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子の次フレ ームのリセットレベルの電圧信号との差分とを、交流成分として出力する
請求項 13に記載の固体撮像装置。
[15] 前記ノイズキャンセル手段が 2キャパシタ方式差動アンプを含み、前記フローテイン グディフュージョンに転送された光電荷から得られた電圧信号と前記フローティング ディフュージョンのリセットレベルの電圧信号との差分と、前記フローティングディフユ 一ジョンおよび前記蓄積容量素子に転送された光電荷力 得られた電圧信号と前記 フローティングディフュージョンのリセットレベルの電圧信号との差分、または、前記フ ローテイングディフュージョンおよび前記蓄積容量素子に転送された光電荷力 得ら れた現フレームの電圧信号と前記フローティングディフュージョンおよび前記蓄積容 量素子の次フレームのリセットレベルの電圧信号との差分とを出力する
請求項 13に記載の固体撮像装置。
[16] 光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送 する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフロ 一ティングディフュージョンと、ポテンシャルの結合および分割が可能となるように前 記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積 期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フ ローテイングディフュージョンを通じて蓄積する蓄積容量素子と、前記フローティング ディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トラ ンジスタとを有する画素がアレイ状に複数個集積されたセンサ部と、
前記フローティングディフュージョンに転送された光電荷から得られた電圧信号お よび前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電 荷から得られた電圧信号と、それぞれのリセットレベルまたはリセット相当レベルとの 差分を、それぞれ算出する前処理部と、
前記差分に応じて各画素毎のゲインを設定するゲインテーブルを生成するゲイン テーブル生成部と、
前記差分および前記ゲインテーブルのデータに応じてビデオデータを合成するビ デォデータ合成部と
を有する固体撮像装置。
[17] 前記前処理部は、前記差分として、前記フローティングディフュージョンに転送され た光電荷力 得られた電圧信号と前記フローティングディフュージョンのリセットレべ ルの電圧信号との第 1差分と、前記フローティングディフュージョンおよび前記蓄積容 量素子に転送された光電荷カゝら得られた電圧信号と前記フローティングディフュージ ヨンおよび前記蓄積容量素子のリセットレベルの電圧信号あるいは前記フローテイン グディフュージョンのリセットレベルの電圧信号との第 2差分とを算出する
請求項 16に記載の固体撮像装置。
[18] 前記ゲインテーブル生成部は、前記第 1差分の値が所定の範囲内となったときに、 各画素毎のゲインテーブルデータとして前記第 1差分と前記第 2差分の比を算出し、 ゲインテーブルを生成する
請求項 17に記載の固体撮像装置。
[19] 前記ビデオデータ合成部は、予め設定されたビデオテーブルから、前記第 1差分ま たは前記第 2差分と所定の閾値の和に応じてビデオデータを求め、出力する 請求項 17に記載の固体撮像装置。
[20] 前記ビデオデータ合成部は、前記第 1差分または前記第 2差分と前記ゲインテープ ルデータの積を出力する
請求項 18に記載の固体撮像装置。
[21] 光を受光して光電荷を生成および蓄積するフォトダイオードと、
前記光電荷を転送する転送トランジスタと、
前記フォトダイオードに少なくとも前記転送トランジスタを介して接続して設けられ、 前記フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素 子蓄積期間において、前記フォトダイオードから溢れる光電荷を少なくとも前記転送 トランジスタを通じて蓄積する蓄積容量素子と
を有する光センサ。
[22] 光を受光して光電荷を生成および蓄積するフォトダイオードと、
前記光電荷を転送する転送トランジスタと、
前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージ ヨンと、
ポテンシャルの結合および分割が可能となるように前記フローティングディフュージ ヨンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードか ら溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを 通じて蓄積する蓄積容量素子と、
前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合また は分割する蓄積トランジスタと
を有し、 前記フローティングディフュージョン力 前記蓄積容量素子とポテンシャルが分割さ れた状態で、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定され たフローティングディフュージョン蓄積期間において、前記フォトダイオード力も溢れ る光電荷を蓄積する
光センサ。
[23] 光を受光して光電荷を生成および蓄積するフォトダイオードと、
前記光電荷を転送する転送トランジスタと、
前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージ ヨンと、
ポテンシャルの結合および分割が可能となるように前記フローティングディフュージ ヨンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードか ら溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを 通じて蓄積する蓄積容量素子と、
前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合また は分割する蓄積トランジスタと
を有し、
前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前 記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フ ローテイングディフュージョンおよび前記蓄積容量素子に転送された光電荷力 得ら れた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との 差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送 された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョ ンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分を取 る、ノイズキャンセル手段をさらに有する
光センサ。
[24] 光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送 する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフロ 一ティングディフュージョンと、ポテンシャルの結合および分割が可能となるように前 記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積 期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フ ローテイングディフュージョンを通じて蓄積する蓄積容量素子と、前記フローティング ディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トラ ンジスタとを有するセンサ咅と、
前記フローティングディフュージョンに転送された光電荷から得られた電圧信号お よび前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電 荷から得られた電圧信号と、それぞれのリセットレベルまたはリセット相当レベルとの 差分を、それぞれ算出する前処理部と、
前記差分に応じて各画素毎のゲインを設定するゲインテーブル生成部と、 前記差分および前記ゲインテーブルのデータに応じてビデオデータを合成するビ デォデータ合成部と
を有する光センサ。
光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送 する転送トランジスタおよび蓄積トランジスタと、前記転送トランジスタを介して前記フ オトダイオードに接続して設けられたフローティングディフュージョンと、前記フォトダイ オードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタ および前記蓄積トランジスタを通じて蓄積し、前記蓄積トランジスタにより前記フロー ティングディフュージョンとのポテンシャルの結合または分割が制御される蓄積容量 素子とを有する画素がアレイ状に複数個集積された固体撮像装置の動作方法であ つて、
電荷蓄積前において、前記転送トランジスタをオフとし、前記蓄積トランジスタをォ ンとして、前記フローティングディフュージョンおよび前記蓄積容量素子内の光電荷 を排出する工程と、
前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信 号を読み出す工程と、
前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに 蓄積し、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄 積容量素子蓄積期間にお!ヽて、前記フォトダイオードから溢れる過飽和電荷を前記 フローティングディフュージョンおよび前記蓄積容量素子において蓄積する工程と、 前記蓄積トランジスタをオフとして、前記フローティングディフュージョンと前記蓄積 容量素子のポテンシャルを分割し、前記フローティングディフュージョン内の光電荷 を排出する工程と、
前記フローティングディフュージョンのリセットレベルの電圧信号を読み出す工程と 前記転送トランジスタをオンとして前記飽和前電荷を前記フローティングディフュー ジョンに転送し、前記飽和前電荷を含む電圧信号を読み出す工程と、
前記蓄積トランジスタをオンとして、前記フローティングディフュージョンと前記蓄積 容量素子のポテンシャルを結合し、前記飽和前電荷と前記過飽和信号を含む電圧 信号を読み出す工程と
を有する固体撮像装置の動作方法。
光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送 する転送トランジスタおよび蓄積トランジスタと、前記転送トランジスタを介して前記フ オトダイオードに接続して設けられたフローティングディフュージョンと、前記フォトダイ オードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタ および前記蓄積トランジスタを通じて蓄積し、前記蓄積トランジスタにより前記フロー ティングディフュージョンとのポテンシャルの結合または分割が制御される蓄積容量 素子とを有する画素がアレイ状に複数個集積された固体撮像装置の動作方法であ つて、
電荷蓄積前において、前記転送トランジスタをオフとし、前記蓄積トランジスタをォ ンとして、前記フローティングディフュージョンおよび前記蓄積容量素子内の光電荷 を排出する工程と、
前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信 号を読み出す工程と、
前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに 蓄積し、前記フォトダイオードから溢れる過飽和電荷を前記フローティングディフュー ジョンおよび前記蓄積容量素子において蓄積する工程と、
前記蓄積トランジスタをオフとして、前記フローティングディフュージョンと前記蓄積 容量素子のポテンシャルを分割し、前記フローティングディフュージョン内の光電荷 を排出する工程と、
前記フローティングディフュージョンのリセットレベルの電圧信号を読み出す工程と 前記蓄積容量素子とポテンシャルが分割された状態の前記フローティングディフユ 一ジョンにより、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定さ れたフローティングディフュージョン蓄積期間において、前記フォトダイオードから溢 れる超過飽和電荷を蓄積する工程と、
前記超過飽和電荷を含む電圧信号を読み出す工程と、
前記転送トランジスタをオンとして前記飽和前電荷を前記フローティングディフュー ジョンに転送し、前記飽和前電荷を含む電圧信号を読み出す工程と、
前記蓄積トランジスタをオンとして、前記フローティングディフュージョンと前記蓄積 容量素子のポテンシャルを結合し、前記飽和前電荷と前記過飽和信号を含む電圧 信号を読み出す工程と
を有する固体撮像装置の動作方法。
PCT/JP2005/007066 2004-04-12 2005-04-12 固体撮像装置、光センサおよび固体撮像装置の動作方法 WO2005101816A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/592,590 US7800673B2 (en) 2004-04-12 2005-04-12 Solid-state imaging device, optical sensor and method of operating solid-state imaging device
KR1020067023351A KR101201269B1 (ko) 2004-04-12 2005-04-12 고체 촬상 장치, 광센서 및 고체 촬상 장치의 동작 방법
EP05730597A EP1746820B1 (en) 2004-04-12 2005-04-12 Solid-state imaging device, optical sensor, and solid-state imaging device operation method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004116906 2004-04-12
JP2004-116906 2004-04-12
JP2004-322768 2004-11-05
JP2004322768A JP4317115B2 (ja) 2004-04-12 2004-11-05 固体撮像装置、光センサおよび固体撮像装置の動作方法

Publications (1)

Publication Number Publication Date
WO2005101816A1 true WO2005101816A1 (ja) 2005-10-27

Family

ID=35150347

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/007066 WO2005101816A1 (ja) 2004-04-12 2005-04-12 固体撮像装置、光センサおよび固体撮像装置の動作方法

Country Status (6)

Country Link
US (1) US7800673B2 (ja)
EP (1) EP1746820B1 (ja)
JP (1) JP4317115B2 (ja)
KR (1) KR101201269B1 (ja)
TW (1) TWI389306B (ja)
WO (1) WO2005101816A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1887626A1 (en) * 2006-08-09 2008-02-13 Tohoku University Optical sensor comprising overflow gate and storage capacitor
US8184191B2 (en) 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
US8203111B2 (en) * 2009-03-23 2012-06-19 Tower Semiconductor Ltd. CMOS image sensor pixel with an NMOS charge amplifier
US9106851B2 (en) 2013-03-12 2015-08-11 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
US9729808B2 (en) 2013-03-12 2017-08-08 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
US10033952B2 (en) 2015-09-10 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, electronic device, and method of operating the imaging device
US10879285B2 (en) 2015-09-11 2020-12-29 Sony Semiconductor Solutions Corporation Solid-state image pickup device to increase an area efficiency of a silicon interface on the transistor element side and electronic apparatus

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP4745735B2 (ja) * 2005-06-30 2011-08-10 キヤノン株式会社 画像入力装置及びその制御方法
KR100658367B1 (ko) * 2005-11-07 2006-12-15 플래닛팔이 주식회사 이미지 센서 및 이미지 데이터 처리 방법
JP2007150818A (ja) * 2005-11-29 2007-06-14 Konica Minolta Holdings Inc 撮像素子および該撮像素子を搭載した撮像装置
JP4745876B2 (ja) * 2006-03-29 2011-08-10 キヤノン株式会社 画像処理装置及び画像処理方法
JP4242880B2 (ja) * 2006-05-17 2009-03-25 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその動作方法
US7821559B2 (en) * 2006-10-04 2010-10-26 Canon Kabushiki Kaisha Photoelectric conversion apparatus provided with arrangement of plurality of pixels each having plurality of photoelectric conversion devices and accumulating unit for temporarily accumulating charges accumulated in plurality of photoelectric conversion devices
US7427790B2 (en) * 2007-01-19 2008-09-23 Eastman Kodak Company Image sensor with gain control
JP2008205639A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
US7674648B2 (en) * 2007-03-21 2010-03-09 Eastman Kodak Company Extended dynamic range using variable sensitivity pixels
JP5167677B2 (ja) * 2007-04-12 2013-03-21 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
US8159585B2 (en) * 2007-05-01 2012-04-17 Omnivision Technologies, Inc. Image sensor pixel with gain control
US8072015B2 (en) 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
JP4931232B2 (ja) * 2007-07-04 2012-05-16 キヤノン株式会社 撮像装置及びその処理方法
JP4931233B2 (ja) * 2007-07-04 2012-05-16 キヤノン株式会社 撮像装置及びその処理方法
KR100898908B1 (ko) * 2007-08-07 2009-05-27 한국과학기술원 능동 픽셀 센서
JP5205155B2 (ja) * 2007-08-31 2013-06-05 パナソニック株式会社 固体撮像素子
JP5142680B2 (ja) * 2007-11-19 2013-02-13 キヤノン株式会社 光電変換装置及び撮像システム
JP4480753B2 (ja) 2007-11-21 2010-06-16 日本テキサス・インスツルメンツ株式会社 固体撮像装置
KR101465667B1 (ko) * 2008-03-25 2014-11-26 삼성전자주식회사 Ｃｍｏｓ 영상 센서 및 그 동작 방법
TWI504256B (zh) * 2008-04-07 2015-10-11 Sony Corp 固態成像裝置，其訊號處理方法，及電子設備
JP4693863B2 (ja) 2008-04-30 2011-06-01 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP4618342B2 (ja) * 2008-05-20 2011-01-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
EP2294455B1 (en) * 2008-06-26 2015-07-22 Philips Intellectual Property & Standards GmbH High dynamic range x-ray detector with improved signal to noise ratio
DE102009004187A1 (de) * 2009-01-09 2010-07-15 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
JP5218122B2 (ja) * 2009-02-06 2013-06-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその駆動方法
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
CN102044548B (zh) * 2009-10-20 2013-01-23 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器
JP5578984B2 (ja) 2009-12-03 2014-08-27 キヤノン株式会社 光電変換装置、焦点検出装置及び撮像システム
JP5688540B2 (ja) * 2010-02-26 2015-03-25 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
JP5521682B2 (ja) * 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US9052381B2 (en) * 2010-05-07 2015-06-09 Flir Systems, Inc. Detector array for high speed sampling of an optical pulse
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
JP5570377B2 (ja) 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
US8723094B2 (en) * 2010-12-21 2014-05-13 Sionyx, Inc. Photodetecting imager devices having correlated double sampling and associated methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
JP5686765B2 (ja) * 2011-07-21 2015-03-18 キヤノン株式会社 撮像装置およびその制御方法
KR101313691B1 (ko) 2011-12-26 2013-10-02 주식회사 동부하이텍 이미지 센서
JP2013162148A (ja) * 2012-02-01 2013-08-19 Sony Corp 個体撮像装置および駆動方法、並びに電子機器
JP5362055B2 (ja) * 2012-02-08 2013-12-11 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の制御方法
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP2014039159A (ja) 2012-08-16 2014-02-27 Sony Corp 固体撮像装置および駆動方法、並びに電子機器
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
JP2014204364A (ja) 2013-04-08 2014-10-27 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
JP5623607B2 (ja) * 2013-08-30 2014-11-12 キヤノン株式会社 撮像装置及び撮像システム
JP2015103958A (ja) 2013-11-25 2015-06-04 ルネサスエレクトロニクス株式会社 撮像装置
US9426395B2 (en) 2014-03-25 2016-08-23 Samsung Electronics Co., Ltd. Methods of calibrating knee-point and logarithmic slope in linear-logarithmic image sensors
US9398237B2 (en) * 2014-04-30 2016-07-19 Sony Corporation Image sensor with floating diffusion interconnect capacitor
JP6700656B2 (ja) * 2014-10-31 2020-05-27 キヤノン株式会社 撮像装置
US10154222B2 (en) 2014-11-17 2018-12-11 Tohoku University Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor
TWI677973B (zh) 2014-11-17 2019-11-21 國立大學法人東北大學 光感測器之訊號讀出方法以及攝像裝置之訊號讀出方法
US9819882B2 (en) * 2015-06-05 2017-11-14 Caeleste Cvba Global shutter high dynamic range sensor
FR3037440B1 (fr) * 2015-06-12 2019-11-08 Teledyne E2V Semiconductors Sas Capteur d'image a haute dynamique, a nœud de stockage en trois parties
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
JP6754157B2 (ja) 2015-10-26 2020-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
EP3386190A4 (en) * 2015-11-30 2019-07-31 Olympus Corporation PICTURE ELEMENT, ENDOSCOPE AND ENDOSCOPY SYSTEM
CN108293099B (zh) 2015-12-07 2020-07-14 松下知识产权经营株式会社 固体摄像装置以及固体摄像装置的驱动方法
JP6727830B2 (ja) * 2016-02-09 2020-07-22 キヤノン株式会社 撮像装置
TWI717450B (zh) 2016-02-18 2021-02-01 日商新力股份有限公司 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器
US10182199B2 (en) * 2016-02-22 2019-01-15 Canon Kabushiki Kaisha Imaging device and reproducing device
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
JP6664259B2 (ja) * 2016-03-31 2020-03-13 キヤノン株式会社 撮像装置、撮像システム、および、移動体
JP2017183563A (ja) 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器
JP6969539B2 (ja) 2016-03-31 2021-11-24 ソニーグループ株式会社 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP6832649B2 (ja) 2016-08-17 2021-02-24 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10720467B2 (en) 2016-10-07 2020-07-21 Tohoku University Optical sensor and signal readout method therefor, and solid-state image pickup device and signal readout method therefor
WO2018069785A1 (en) 2016-10-12 2018-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same
US10917625B1 (en) 2016-10-20 2021-02-09 Facebook Technologies, Llc Time multiplexed dual-band sensor
US10075663B2 (en) * 2017-01-20 2018-09-11 Semiconductor Components Industries, Llc Phase detection pixels with high speed readout
JP6840555B2 (ja) * 2017-01-30 2021-03-10 キヤノン株式会社 固体撮像装置及び撮像システム
WO2018221074A1 (ja) * 2017-05-28 2018-12-06 国立大学法人東北大学 受光デバイスおよび受光デバイスの信号読み出し方法
US10686996B2 (en) * 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US11568609B1 (en) 2017-07-25 2023-01-31 Meta Platforms Technologies, Llc Image sensor having on-chip compute circuit
US10726627B2 (en) 2017-07-25 2020-07-28 Facebook Technologies, Llc Sensor system based on stacked sensor layers
US10103193B1 (en) * 2017-08-03 2018-10-16 Omnivision Technologies, Inc. Apparatus and method for low dark current floating diffusion
US10825854B2 (en) 2017-08-16 2020-11-03 Facebook Technologies, Llc Stacked photo sensor assembly with pixel level interconnect
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
JP7072362B2 (ja) 2017-09-26 2022-05-20 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7100439B2 (ja) * 2017-10-20 2022-07-13 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN111164964B (zh) 2017-10-27 2022-08-16 索尼半导体解决方案公司 摄像装置和摄像方法
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US11057581B2 (en) 2018-01-24 2021-07-06 Facebook Technologies, Llc Digital pixel array with multi-stage readouts
US10827142B2 (en) 2018-03-02 2020-11-03 Facebook Technologies, Llc Digital pixel array with adaptive exposure
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US10923523B2 (en) 2018-04-16 2021-02-16 Facebook Technologies, Llc Multi-photodiode pixel cell
US10848681B2 (en) 2018-04-17 2020-11-24 Facebook Technologies, Llc Image reconstruction from image sensor output
US11233085B2 (en) 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
US10804926B2 (en) 2018-06-08 2020-10-13 Facebook Technologies, Llc Charge leakage compensation in analog-to-digital converter
US10834344B2 (en) 2018-06-09 2020-11-10 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10903260B2 (en) 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US20200027910A1 (en) * 2018-07-17 2020-01-23 Brillnics, Inc. Solid-state imaging device, method for fabricating solid-state imaging device, and electronic apparatus
JP7455525B2 (ja) * 2018-07-17 2024-03-26 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
KR102482883B1 (ko) * 2018-08-23 2022-12-29 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서 및 그 신호 독출 방법, 및 광 에리어 센서 및 그 신호 독출 방법
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) * 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11962928B2 (en) 2018-12-17 2024-04-16 Meta Platforms Technologies, Llc Programmable pixel array
US11888002B2 (en) 2018-12-17 2024-01-30 Meta Platforms Technologies, Llc Dynamically programmable image sensor
JP7341659B2 (ja) 2018-12-25 2023-09-11 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
JP7292990B2 (ja) * 2019-06-17 2023-06-19 キヤノン株式会社 撮像装置、コンピュータプログラム及び記憶媒体
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11935291B2 (en) 2019-10-30 2024-03-19 Meta Platforms Technologies, Llc Distributed sensor system
US11948089B2 (en) 2019-11-07 2024-04-02 Meta Platforms Technologies, Llc Sparse image sensing and processing
US11362121B2 (en) * 2020-01-28 2022-06-14 Omnivision Technologies, Inc. Light attenuation layer fabrication method and structure for image sensor
CN114982224A (zh) 2020-01-29 2022-08-30 索尼半导体解决方案公司 固态成像装置、驱动固态成像装置的方法以及电子装置
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11825228B2 (en) 2020-05-20 2023-11-21 Meta Platforms Technologies, Llc Programmable pixel array having multiple power domains
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
JP2022071317A (ja) 2020-10-28 2022-05-16 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JPWO2022102495A1 (ja) * 2020-11-13 2022-05-19
US11935575B1 (en) 2020-12-23 2024-03-19 Meta Platforms Technologies, Llc Heterogeneous memory system
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer
WO2022153628A1 (ja) 2021-01-15 2022-07-21 パナソニックＩｐマネジメント株式会社 撮像装置及びカメラシステム
JPWO2022196288A1 (ja) * 2021-03-16 2022-09-22
JP2022180791A (ja) 2021-05-25 2022-12-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2023001516A (ja) 2021-06-21 2023-01-06 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN117178564A (zh) * 2022-03-30 2023-12-05 北京小米移动软件有限公司 固体拍摄装置、以及具备固体拍摄装置的拍摄装置
JP2023163742A (ja) 2022-04-28 2023-11-10 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2024010357A (ja) 2022-07-12 2024-01-24 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001186414A (ja) * 1999-10-26 2001-07-06 Eastman Kodak Co ダイナミックレンジを拡大させるｍｏｓ画像形成装置
JP2003018471A (ja) * 2001-07-03 2003-01-17 Sony Corp 固体撮像装置
JP2004111590A (ja) * 2002-09-18 2004-04-08 Sony Corp 固体撮像装置およびその駆動制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590556A (ja) 1990-05-11 1993-04-09 Olympus Optical Co Ltd 固体撮像素子
JP3563743B2 (ja) * 1992-05-01 2004-09-08 オリンパス株式会社 撮像装置
JP3592106B2 (ja) 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
US6486504B1 (en) 1999-10-26 2002-11-26 Eastman Kodak Company CMOS image sensor with extended dynamic range
JP3558589B2 (ja) 2000-06-14 2004-08-25 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓ型イメージセンサ及びその駆動方法
JP3984814B2 (ja) 2001-10-29 2007-10-03 キヤノン株式会社 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム
US6888122B2 (en) * 2002-08-29 2005-05-03 Micron Technology, Inc. High dynamic range cascaded integration pixel cell and method of operation
US6780666B1 (en) * 2003-08-07 2004-08-24 Micron Technology, Inc. Imager photo diode capacitor structure with reduced process variation sensitivity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001186414A (ja) * 1999-10-26 2001-07-06 Eastman Kodak Co ダイナミックレンジを拡大させるｍｏｓ画像形成装置
JP2003018471A (ja) * 2001-07-03 2003-01-17 Sony Corp 固体撮像装置
JP2004111590A (ja) * 2002-09-18 2004-04-08 Sony Corp 固体撮像装置およびその駆動制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1746820A4 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1887626A1 (en) * 2006-08-09 2008-02-13 Tohoku University Optical sensor comprising overflow gate and storage capacitor
US8184191B2 (en) 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
US8203111B2 (en) * 2009-03-23 2012-06-19 Tower Semiconductor Ltd. CMOS image sensor pixel with an NMOS charge amplifier
US9106851B2 (en) 2013-03-12 2015-08-11 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
US9729808B2 (en) 2013-03-12 2017-08-08 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
US10033952B2 (en) 2015-09-10 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, electronic device, and method of operating the imaging device
US10879285B2 (en) 2015-09-11 2020-12-29 Sony Semiconductor Solutions Corporation Solid-state image pickup device to increase an area efficiency of a silicon interface on the transistor element side and electronic apparatus

Also Published As

Publication number Publication date
TWI389306B (zh) 2013-03-11
US20080266434A1 (en) 2008-10-30
JP2005328493A (ja) 2005-11-24
KR20060135941A (ko) 2006-12-29
EP1746820A4 (en) 2010-09-22
US7800673B2 (en) 2010-09-21
KR101201269B1 (ko) 2012-11-14
JP4317115B2 (ja) 2009-08-19
EP1746820A1 (en) 2007-01-24
EP1746820B1 (en) 2012-08-15
TW200537684A (en) 2005-11-16

Similar Documents

Publication Publication Date Title
WO2005101816A1 (ja) 固体撮像装置、光センサおよび固体撮像装置の動作方法
US8222709B2 (en) Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus
JP4855704B2 (ja) 固体撮像装置
US8502886B2 (en) Solid-state image sensing device
US8643756B2 (en) Solid-state image-sensing device having a plurality of controlled pixels, with each pixel having a transfer gate signal that is ternary-voltage signal switched among three levels, and method of operating same
CN100525401C (zh) 固体摄像装置、光传感器及固体摄像装置的动作方法
US8624308B2 (en) Image sensor five transistor pixel element with four control signals
JP4467542B2 (ja) 固体撮像装置
US8093541B2 (en) Anti-blooming protection of pixels in a pixel array for multiple scaling modes
US8743252B2 (en) Solid-state imaging device for high density CMOS image sensor, and driving method thereof
US20080237446A1 (en) Solid-state image pickup device and method
US7864238B2 (en) Solid-state imaging device, driving method thereof, camera, and driving method thereof
US20090045319A1 (en) Optical Sensor, Solid-State Imaging Device, and Operating Method of Solid-State Imaging Device
WO2018190363A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
WO2017141847A1 (ja) 固体撮像装置および撮像装置
US20070046797A1 (en) Solid-state image-sensing device
JP4807014B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2013021471A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2010259109A (ja) 半導体装置の制御方法
JP2010273385A (ja) 半導体装置の制御方法
JP2004007781A (ja) 撮像装置及びそれを用いた撮像システム
JP2008199679A (ja) 半導体装置の制御方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020067023351

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10592590

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2005730597

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200580018434.3

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020067023351

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005730597

Country of ref document: EP