CN111164964B - 摄像装置和摄像方法 - Google Patents

摄像装置和摄像方法 Download PDF

Info

Publication number
CN111164964B
CN111164964B CN201880064204.8A CN201880064204A CN111164964B CN 111164964 B CN111164964 B CN 111164964B CN 201880064204 A CN201880064204 A CN 201880064204A CN 111164964 B CN111164964 B CN 111164964B
Authority
CN
China
Prior art keywords
period
switch
value
state
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880064204.8A
Other languages
English (en)
Other versions
CN111164964A (zh
Inventor
中村良助
坂野頼人
铃木敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202211011274.1A priority Critical patent/CN115483236A/zh
Publication of CN111164964A publication Critical patent/CN111164964A/zh
Application granted granted Critical
Publication of CN111164964B publication Critical patent/CN111164964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本公开的摄像装置包括：将第一光接收器件与第一电荷累积部彼此耦接的第一开关、将预定节点与所述第一电荷累积部彼此耦接的第二开关、将预定电压施加到所述预定节点的第三开关、将第二光接收器件与第二电荷累积部彼此耦接的第四开关、将所述第二电荷累积部与所述预定节点彼此耦接的第五开关、输出像素电压的输出部、驱动部以及确定第一至第四值的处理器。所述驱动部在第一时段中接通所述第二和第三开关并关断所述第一、第四和第五开关，在第二时段中关断所述第三开关并接通所述第五开关，在第三时段中开启所述第四开关，并在第四时段中关断第四开关。所述处理器基于所述第二和第四时段中的所述像素电压确定所述第三值。

Description

摄像装置和摄像方法
技术领域
本公开涉及执行摄像操作的摄像装置以及在这种摄像装置中使用的摄像方法。
背景技术
在摄像装置中，期望较宽的动态范围。例如，专利文献1公开了一种包括光电二极管和存储电容器的摄像装置，该存储电容器累积从光电二极管溢出的光电电荷，并扩大动态范围。
引用文献列表
专利文献
专利文献1：公开号为2005-328493的日本未审查专利申请。
发明内容
在摄像装置中，期望拍摄图像具有较高的图像质量，并期望进一步改善图像质量。
期望提供能够提高拍摄图像的图像质量的摄像装置和摄像方法。
根据本公开实施例的摄像装置包括：第一光接收器件和第二光接收器件；第一电荷累积部和第二电荷累积部；第一开关；第二开关；第三开关；第四开关；第五开关；输出部；驱动部；以及处理器。第一开关通过被置于接通状态将第一光接收器件与第一电荷累积部彼此耦接。第二开关通过被置于接通状态将预定节点与第一电荷累积部彼此耦接。第三开关通过被置于接通状态将预定电压施加到预定节点。第四开关通过被置于接通状态将第二光接收器件与第二电荷累积部彼此耦接。第五开关通过被置于接通状态将第二电荷累积部与预定节点彼此耦接。驱动部驱动各个开关。处理器基于像素电压确定第一值、第二值、第三值和第四值，并基于这些值产生像素值。在第一时段中，上述驱动部将第二开关和第三开关置于接通状态，并将第一开关、第四开关和第五开关置于关断状态。在第一时段之后的第二时段中，驱动部将第三开关置于关断状态，并将第五开关置于接通状态。在第二时段之后的第三时段中，驱动部将第四开关置于接通状态，并在第三时段之后的第四时段中，将第四开关置于关断状态。处理器基于第二时段中的像素电压和第四时段中的像素电压确定第三值。
根据本公开实施例的摄像方法包括：驱动摄像像素的各个开关，该摄像像素包括第一光接收器件和第二光接收器件、第一电荷累积部和第二电荷累积部、第一开关、第二开关、第三开关、第四开关、第五开关和输出部，第一开关通过被置于接通状态将第一光接收器件与第一电荷累积部彼此耦接，第二开关通过被置于接通状态将预定节点与第一电荷累积部彼此耦接，第三开关通过被置于接通状态将预定电压施加到预定节点，第四开关通过被置于接通状态将第二光接收器件与第二电荷累积部彼此耦接，第五开关通过被置于接通状态将第二电荷累积部与预定节点彼此耦接，并且输出部输出与第一电荷积累部中的电压相对应的像素电压；基于像素电压确定第一值、第二值、第三值和第四值；在第一时段中，将第二开关和第三开关置于接通状态，并将第一开关、第四开关和第五开关置于关断状态；在第一时段之后的第二时段中，将第三开关置于关断状态，并将第五开关置于接通状态；在第二时段之后的第三时段中，将第四开关置于接通状态；在第三时段之后的第四时段中，将第四开关置于关断状态；并基于第二时段中的像素电压和第四时段中的像素电压确定第三值。
在根据本公开实施例的摄像装置和摄像方法中，在第一时段中，第二开关和第三开关被置于接通状态，并且第一开关、第四开关和第五开关被置于关断状态。在第一时段之后的第二时段中，第三开关被置于关断状态，且第五开关被置于接通状态。在第二时段之后的第三时段中，第四开关置于接通状态，并且在第三时段之后的第四时段中，第四开关被置于关断状态。然后，基于第二时段中的像素电压和第四时段中的像素电压确定第三值。然后，基于第一值、第二值、第三值和第四值产生像素值。
根据本公开实施例的摄像装置和摄像方法，在第一时段中，第二开关和第三开关被置于接通状态，并且第一开关、第四开关和第五开关被置于关断状态；在第一时段之后的第二时段中，第三开关被置于关断状态，且第五开关被置于接通状态；在第二时段之后的第三时段中，第四开关被置于接通状态；并且在第三时段之后的第四时段中，第四开关被置于关断状态，并且基于第二时段中的像素电压和第四时段中的像素电压确定第三值。这使得可以提高拍摄图像的图像质量。应注意，在此说明的效果不是限制性的，而是可以是本公开中说明的任何效果。
附图说明
图1是示出了根据本公开实施例的摄像装置的构造示例的构造图。
图2是示出了图1所示的读出部的构造示例的框图。
图3是示出了图1所示的摄像装置的操作示例的时序波形图。
图4A是示出了图1所示的摄像装置的操作示例的另一时序波形图。
图4B是示出了图1所示的摄像装置的操作示例的另一时序波形图。
图5A是示出了图1所示的摄像像素的操作状态的电路图。
图5B是示出了图1所示的摄像装置的另一操作状态的电路图。
图5C是示出了图1所示的摄像装置的另一操作状态的电路图。
图6是示出了图1所示的摄像装置的操作示例的说明图。
图7是示出了图1所示的摄像装置的特性示例的特性图。
图8是示出了根据比较例的摄像装置的操作示例的时序波形图。
图9A是示出了根据比较例的摄像装置的操作示例的另一时序波形图。
图9B是示出了根据比较例的摄像装置的操作示例的另一时序波形图。
图10是示出了根据比较例的摄像装置的操作示例的说明图。
图11是示出了根据比较例的摄像装置的特性示例的特性图。
图12是示出了根据变形例的摄像装置的操作示例的时序波形图。
图13是示出了根据变形例的摄像装置的操作示例的说明图。
具体实施方式
在下文中，将参考附图详细说明本公开的实施例。
<实施例>
[构造示例]
图1示出了根据实施例的摄像装置(摄像装置1)的构造示例。摄像装置1是利用用于制造CMOS(互补金属氧化物半导体)集成电路的工艺制造的所谓的CMOS图像传感器。应注意，根据本公开实施例的摄像方法通过本实施例来实施，并因此将一起说明。摄像装置1包括像素阵列11、扫描器12、读出部20、信号处理器14和控制器15。
像素阵列11包括以矩阵形式布置的多个摄像像素10。像素阵列11包括多条控制线TGLL、多条控制线FDGL、多条控制线RSTL、多条控制线FCGL、多条控制线TGSL、多条控制线SELL和多条信号线SGL。控制线TGLL在水平方向(图1中的横向方向)上延伸，并且信号STGL经由扫描器12被施加到控制线TGLL。控制线FDGL在水平方向上延伸，并且信号SFDG经由扫描器12被施加到控制线FDGL。控制线RSTL在水平方向上延伸，并且信号SRST经由扫描器12被施加到控制线RSTL。控制线FCGL在水平方向上延伸，并且信号SFCG通过扫描器12被施加到控制线FCGL。控制线TGSL在水平方向上延伸，并且信号STGS经由扫描器12被施加到控制线TGSL。控制线SELL在水平方向上延伸，并且信号SSEL经由扫描器12被施加到控制线SELL。信号线SGL在垂直方向(图1中的纵向方向)上延伸，并与读出部20耦接。
每个摄像像素10包括电二极管PD1、晶体管TGL、光电二极管PD2、晶体管TGS、电容器FC、晶体管FCG、RST和FDG、浮动扩散部FD以及晶体管AMP和SEL。在该示例中，晶体管TGL、TGS、FCG、RST、FDG、AMP和SEL是N型MOS晶体管。
光电二极管PD1是产生并累积具有与接收的光量相对应的量的电荷的光电转换器。光电二极管PD1的能够接收光的光接收区域大于光电二极管PD2的能够接收光的光接收区域。光电二极管PD1的阳极接地，并且阴极耦接到晶体管TGL的源极。
晶体管TGL的栅极耦接到控制线TGLL，源极耦接到光电二极管PD1的阴极，并且漏极耦接到浮动扩散部FD。
光电二极管PD2是产生并累积具有与接收的光量相对应的量的电荷的光电转换器。光电二极管PD2的能够接收光的光接收区域小于光电二极管PD1的能够接收光的光接收区域。光电二极管PD2的阳极接地，并且阴极耦接到晶体管TGS的源极。
晶体管TGS的栅极耦接到控制线TGSL，源极耦接到光电二极管PD2的阴极，并且漏极耦接到电容器FC的一端以及晶体管FCG的源极。
电容器FC的一端耦接到晶体管TGS漏极和晶体管FCG的源极，并且另一端被提供电源电压VDD。
晶体管FCG的栅极耦接到控制线FCGL，源极耦接到电容器FC的一端和晶体管TGS的漏极，并且漏极耦接到晶体管RST的源极和晶体管FDG的漏极。
晶体管RST的栅极耦接到控制线RSTL，漏极被提供电源电压VDD，并且源极耦接到晶体管FCG和FDG的漏极。
晶体管FDG的栅极耦接到控制线FDGL，漏极耦接到晶体管RST的源极和晶体管FCG的漏极，并且源极耦接到浮动扩散部。
浮动扩散部FD累积从光电二极管PD1和PD2提供的电荷，并且通过例如使用形成在半导体基板表面上的扩散层来构造。图1示出了使用电容器符号的浮动扩散部FD。
晶体管AMP的栅极耦接到浮动扩散部FD、漏极被提供电源电压VDD，并且源极耦接到晶体管SEL的漏极。
晶体管SEL的栅极耦接到控制线SELL，漏极耦接到晶体管AMP的源极，并且源极耦接到信号线SGL。
通过所述构造，在摄像像素10中，晶体管SEL基于施加到控制线SELL的信号SSEL被置于接通状态，由此使摄像像素10电耦接到信号线SGL。因此，晶体管AMP耦接到读出部20的(稍后说明的)电流源23，并用作所谓的源极跟随器。然后，摄像像素10将与浮动扩散部FD中的电压相对应的像素电压VP作为信号SIG输出到信号线SGL。具体地，如下所述，摄像像素10在所谓的水平时段H内的七个时段(转换时段P1至P7)中顺序地输出七个像素电压VP(VP至VP7)。
扫描器12基于来自控制器15的指令以摄像像素10的单个行为单位顺序地驱动多个摄像像素10，并且通过例如使用移位寄存器来构造。应注意，这不是限制性的，并且例如可以替代地使用地址解码器。扫描器12将信号STGL施加到多条控制线TGLL，将信号SFDG施加到多条控制线FDGL，将信号SRST施加到多条控制线RSTL，将信号SFCG施加到多条控制线FCGL，将信号STGS施加到多条控制线TGSL，并且将信号SSEL施加到多条控制线SELL，从而驱动一行的摄像像素10。
读出部20基于通过信号线SGL从像素阵列11提供的信号SIG执行AD(模拟数字)转换，以产生数字值(计数值CNT)。
图2示出了读出部20的构造示例。应注意，除读出部20之外，图2还示出了控制器15和信号处理器14。
读出部20包括读出控制器28、参考信号生成器29和多个AD(模拟数字)转换器ADC。
读出控制器28基于来自控制器15的指令控制读出部20中的读出操作。具体地，读出控制器28将控制信号提供给参考信号生成器29，从而使参考信号生成器29产生(下文说明的)参考信号REF。此外，读出控制器28将时钟信号CLK和控制信号CC提供给多个AD转换器ADC，从而控制多个AD转换器ADC中的A/D转换操作。
参考信号生成器29基于来自读出控制器28的指令产生参考信号REF。如下所述，参考信号REF具有所谓的斜波(ramp waveform)，在该斜坡中，电压电平在七个时段(转换时段P1至P7)中随时间逐渐减小。
每个AD转换器ADC基于通过信号线SGL从像素阵列11提供的信号SIG执行AD转换，以将像素电压VP转换为数字值(计数值CNT)。设置有与像素阵列11的多条信号线SGL相对应的多个AD转换器ADC。
每个AD转换器ADC具有电容器21和22、电流源23、比较器24和计数器25。电容器21的一端被提供参考信号REF，并且另一端耦接到比较器24的正输入端子。电容器22的一端耦接到信号线SGL并且另一端耦接到比较器24的负输入端子。电流源23允许具有预定电流值的电流从信号线SGL流向地。比较器24的正输入端子通过电容器21被提供参考信号REF，且负输入端子通过电容器22被提供信号SIG。随后，比较器24比较正输入端子处的输入电压和负输入端子处的输入电压，并将比较结果作为信号CMP输出。计数器25基于信号CMP、时钟信号CLK和控制信号CC执行计数操作。具体地，读出控制器28开始产生时钟信号CLK，从而使计数器25开始时钟信号CLK中的时钟脉冲的计数并使计数值CNT递增。然后，计数器25基于从比较器24提供的信号CMP终止计数操作。此外，计数器25基于控制信号CC复位计数值CNT。
通过所述构造，在读出部20中，每个AD转换器ADC基于信号SIG执行AD转换并输出计数值CNT。具体地，每个AD转换器ADC在七个转换时段P1至P7中基于信号SIG中包括的七个像素电压VP1至VP7执行AD转换，并且输出七个计数值CNT(计数值CNT1至CNT7)。
信号处理器14基于从读出部20提供的计数值CNT执行预定的信号处理，并且将信号处理结果作为图像信号DATA输出。具体地，信号处理器14基于从读出部20提供的七个计数值CNT1至CNT7产生四个图像PIC(图像PIC1、PIC2、PIC3和PIC4)。然后，信号处理器14合成四个图像PIC以产生一个拍摄图像PICA。随后，信号处理器14输出该拍摄图像PICA作为图像信号DATA。因此，在摄像装置1中，可以如下所述地扩大动态范围。
控制器15将控制信号提供给扫描器12、读出部20和信号处理器14，并控制这些电路的操作，从而控制摄像装置1的操作。
在此，光电二极管PD1对应于本公开的“第一光接收器件”的具体示例。光电二极管PD2对应于本公开的“第二光接收器件”的具体示例。浮动扩散部FD对应于本公开的“第一电荷累积部”的具体示例。电容器FC对应于本公开的“第二电荷累积部”的具体示例。晶体管TGL对应于本公开的“第一开关”的具体示例。晶体管FDG对应于本公开的“第二开关”的具体示例。晶体管RST对应于本公开的“第三开关”的具体示例。晶体管TGS对应于本公开的“第四开关”的具体示例。晶体管FCG对应于本公开的“第五开关”的具体示例。晶体管AMP和SEL对应于本公开的“输出部”的具体示例。扫描器12对应于本公开的“驱动部”的具体示例。读出部20和信号处理器14对应于本公开的“处理器”的具体示例。
[操作和运行]
接下来，将说明根据本实施例的摄像装置1的操作和运行。
(整体操作概况)
首先，参考图1和图2说明摄像装置1的整体操作概况。扫描器12以单个行为单位顺序地驱动多个摄像像素10。摄像像素10在水平时段H中的七个转换时段P1至P7中顺序地输出七个像素电压VP1至VP7。读出部20的AD转换器ADC基于这七个像素电压VP1至VP7执行AD转换，并输出相应的七个计数值CNT1至CNT7。信号处理器14基于读出部20提供的七个计数值CNT1至CNT7产生四个图像PIC(图像PIC1、PIC2、PIC3和PIC4)。然后，信号处理器14合成四个图像PIC以产生一个拍摄图像PICA。
(详细操作)
在摄像装置1中，多个摄像像素10输出像素电压VP作为信号SIG。然后，读出部20的AD转换器ADC基于该信号SIG产生数字值(计数值CNT)。以下将详细地说明特定的目标摄像像素10A的操作。
图3、4A和4B示出了摄像装置1的操作示例，其中，(A)表示水平同步信号HSYNC的波形，(B)表示被提供给摄像像素10A的信号SSEL的波形，(C)表示被提供给摄像像素10A的信号SFDG的波形，(D)表示被提供给摄像像素10A的信号STGL的波形，(E)表示被提供给摄像像素10A的信号SRST的波形，(F)表示被提供给摄像像素10A的信号SFCG的波形，(G)表示被提供给摄像像素10A的信号STGS的波形，(H)表示参考信号REF的波形，(I)表示从摄像像素10A输出的信号SIG的波形，并且(J)表示与摄像像素10A耦接的AD转换器ADC中的计数器25的操作。图4A示出了图3所示的操作的前半部分，且图4B示出了图3所示的操作的后半部分。在图3的(H)和(I)、图4A的(H)和(I)以及图4B的(H)和(I)中，将各个信号的波形绘制在同一电压轴上。另外，在图3的(J)、图4A的(J)以及图4B的(J)中，斜线表示计数器25正在执行计数操作。
图5A至图5C示出了摄像像素10A的状态。在所述图5A至5C中，通过使用与晶体管的操作状态相对应的开关示出晶体管TGL、RST、FDG、TGS、FCG和SEL。
首先，在摄像装置1中，在特定水平时段H中，扫描器12通过使用信号SSEL从像素阵列11中的多个摄像像素10中选择出包括目标摄像像素10A的一行摄像像素10，并且将摄像像素10A电耦接到与摄像像素10A相对应的信号线SGL。然后，扫描器12通过使用信号SFDG、STGL、SRST、SFCG和STGS控制摄像像素10A的操作，并且摄像像素10A在七个转换时段P1至P7中顺序地输出七个像素电压VP1至VP7。然后，读出部20的AD转换器ADC基于所述七个像素电压VP1至VP7执行AD转换并输出七个计数值CNT1至CNT7。以下将详细说明该操作。
首先，在时刻t1处，开始水平时段H，并随后在时刻t2处，扫描器12将信号SSEL的电压从低电平改变成高电平(图4A的(B))。这使得摄像像素10A中的晶体管SEL被置于接通状态，从而将摄像像素10A电耦接到信号线SGL。
(从时刻t11至时刻t16的操作)
接下来，在时刻t11处，扫描器12将信号SFDG的电压从低电平改变成高电平，并将信号SRST的电压从低电平改变成高电平(图4A的(C)和(E))。因此，在摄像像素10A中，晶体管FDG和RST都被置于接通状态，浮动扩散部FD的电压被设定为电源电压VDD并且浮动扩散部FD被复位。另外，在该时刻t11处，参考信号生成器29将参考信号REF的电压改变成电压V1(图4A的(H))。
接下来，在时刻t12处，扫描器12将信号SFDG的电压从高电平改变成低电平，并将信号SRST的电压从高电平改变成低电平(图4A的(C)和(E))。这使得摄像像素10A中的晶体管FDG和RST都被置于关断状态。
接下来，在时刻t13处，扫描器12将信号SFDG的电压从低电平改变成高电平(图4A的(C))。这使得晶体管FDG被置于接通状态。
因此，如图5A所示，在摄像像素10A中，晶体管FDG和SEL被置于接通状态，并且所有其它晶体管被置于关断状态。晶体管FDG处于接通状态，使得浮动扩散部FD和晶体管FDG构成组合电容。该组合电容用作将摄像像素10A中的电荷转换为电压的转换电容。如上所述，在摄像像素10A中，晶体管FDG处于接通状态，因此摄像像素10A的转换电容具有较大电容值。因此，电荷到电压的转换效率较低。该转换电容保持在复位浮动扩散FD在从时刻t11至时刻t12的时段中被复位的情况下的电荷。摄像像素10A输出与浮动扩散部FD中的电压相对应的像素电压VP(像素电压VP1)。
接下来，在从时刻t14至时刻t16的时段(转换时段P1)中，AD转换器ADC基于像素电压VP1执行AD转换。具体地，在时刻t14处，读出控制器28开始产生时钟信号CLK。与此同时，参考信号生成器29开始将参考信号REF的电压从电压V1降低预定的改变程度(图4A的(H))。因此，AD转换器ADC的计数器25开始计数操作(图4A的(J))。
此后，在时刻t15处，参考信号REF的电压降低到信号SIG的电压(像素电压VP1)之下(图4A的(H)和(I))。因此，AD转换器ADC的比较器24改变信号CMP的电压。因此，计数器25停止计数操作(图4A的(J))。此时，计数器25的计数值CNT为计数值CNT1。在此之后，读出部20将该计数值CNT1提供给信号处理器14，并且此后复位计数器25的计数值CNT。
然后，在时刻t16处，在转换时段P1结束时，读出控制器28停止产生时钟信号CLK，并且参考信号生成器29停止改变参考信号REF的电压(图4A的(H))。
(从时刻t21至时刻t24的操作)
接下来，在时刻t21处，扫描器12将信号SFDG的电压从高电平改变成低电平(图4A的(C))。这使得摄像像素10A中的晶体管FDG被置于关断状态。另外，在该时刻t21处，参考信号生成器29将参考信号REF的电压改变成电压V1(图4A的(H))。
因此，如图5B所示，在摄像像素10A中，晶体管SEL被置于接通状态，并且所有其它晶体管被置于关断状态。如上所述，在摄像像素10A中晶体管FDG处于关断状态，因此摄像像素10A的转换电容具有较小电容值。因此，电荷到电压的转换效率较高。该转换电容保持在复位浮动扩散FD在从时刻t11至时刻t12的时段中被复位的情况下的电荷。摄像像素10A输出与浮动扩散部FD中的电压相对应的像素电压VP(像素电压VP2)。
接下来，在从时刻t22至时刻t24的时段(转换时段P2)中，AD转换器ADC基于像素电压VP2执行AD转换。该操作类似于转换时段P1中的操作。AD转换器ADC基于像素电压VP2执行AD转换以获得计数值CNT2(图4A的(J))。在此之后，读出部20将该计数值CNT2提供给信号处理器14，此后复位计数器25的计数值CNT。
(从时刻t31至时刻t35的操作)
接下来，在时刻t31处，扫描器12将信号STGL的电压从低电平改变成高电平(图4A的(D))。这使得摄像像素10A中的晶体管TGL被置于接通状态。因此，在光电二极管PD1中产生的电荷传输到浮动扩散部FD。另外，在该时刻t31，参考信号生成器29将参考信号REF的电压改变成电压V1(图4A的(H))。
接下来，在时刻t32处，扫描器12将信号STGL的电压从高电平改变成低电平(图4A的(D))。这使得摄像像素10A中的晶体管TGL被置于关断状态。
因此，如图5B所示，在摄像像素10A中，晶体管FDG处于关断状态；因此，摄像像素10A中的转换电容具有较小的电容值。因此，电荷到电压的转换效率较高。在从时刻t31至时刻t32的时段中，该转换电容保持从光电二极管PD1传输的电荷。摄像像素10A输出与浮动扩散部FD中的电压相对应的像素电压VP(像素电压VP3)。
接下来，在从时刻t33至时刻t35的时段(转换时段P3)中，AD转换器ADC基于像素电压VP3执行AD转换。该操作类似于转换时段P1中的操作。AD转换器ADC基于像素电压VP3执行AD转换以获得计数值CNT3(图4A的(J))。该计数值CNT3对应于类似在高转换效率的情况下(在转换时段P2中)获得的计数值CNT2。在此之后，读出部20将该计数值CNT3提供给信号处理器14，并且此后复位计数器25的计数值CNT。
(从时刻t41至时刻t44的操作)
接下来，在时刻t41处，扫描器12将信号SFDG的电压从低电平改变成高电平(图4A的(C))。这使得摄像像素10A中的晶体管FDG被置于接通状态。另外，在该时刻t41处，参考信号生成器29将参考信号REF的电压改变成电压V1(图4A的(H))。
因此，如图5A所示，在摄像像素10A中，晶体管FDG处于接通状态，这使得浮动扩散部FD和晶体管FDG构成组合电容(转换电容)。因此，摄像像素10A的转换电容具有较大的电容值；因此，电荷向电压的转换效率较低。转换电容保持在从时刻t31至时刻t32的时段中从光电二极管PD1传输的电荷。摄像像素10A输出与浮动扩散部FD中的电压相对应的像素电压VP(像素电压VP4)。
接下来，在从时刻t42至时刻t44的时段(转换时段P4)中，AD转换器ADC基于像素电压VP4执行AD转换。该操作类似于转换时段P1中的操作。AD转换器ADC基于像素电压VP4执行AD转换以获得计数值CNT4(图4A的(J))。该计数值CNT4对应于类似在低转换效率的情况下(在转换时段P1中)获得的计数值CNT1。在此之后，读出部20将该计数值CNT4提供给信号处理器14，并且此后复位计数器25的计数值CNT。
(从时刻t51至时刻t56的操作)
接下来，在时刻t51处，扫描器12将信号SRST的电压从低电平改变成高电平(图4B的(E))。这使得摄像像素10A中的晶体管RST被置于接通状态。晶体管FDG处于接通状态，使得浮动扩散部FD被设定为电源电压VDD，并且浮动扩散部FD被复位。另外，在该时刻t51处，参考信号生成器29将参考信号REF的电压改变成电压V1(图4B的(H))。
接下来，在时刻t52处，扫描器12将信号SRST的电压从高电平改变成低电平(图4B的(E))。这使得摄像像素10A中的晶体管RST被置于关断状态。
接下来，在时刻t53处，扫描器12将信号SFCG的电压从低电平改变成高电平(图4B的(F))。这使得摄像像素10A中的晶体管FCG被置于接通状态。
因此，如图5C所示，在摄像像素10A中晶体管FDG、FCG和SEL被置于接通状态，并且所有其它晶体管被置于关断状态。晶体管FDG和FCG都处于接通状态，使得浮动扩散部FD、晶体管FDG和FCG以及电容器FC构成组合电容(转换电容)。该转换电容保持在时刻t53之前在光电二极管PD2中产生并通过晶体管TGS累积在电容器FC中的电荷。摄像像素10A输出与浮动扩散部FD中的电压相对应的像素电压VP(像素电压VP5)。
接下来，在从时刻t54至时刻t56的时段(转换时段P5)中，AD转换器ADC基于该像素电压VP5执行AD转换。该操作类似于转换时段P1中的操作。AD转换器ADC基于像素电压VP5执行AD转换以获得计数值CNT5(图4B的(J))。在此之后，读出部20将该计数值CNT5提供给信号处理器14，并且此后复位计数器25的计数值CNT。
(从时刻t61至时刻t65的操作)
接下来，在时刻t61处，扫描器12将信号STGS的电压从低电平改变成高电平(图4B的(G))。这使得摄像像素10A中的晶体管TGS被置于接通状态。另外，在该时刻t61处，参考信号生成器29将参考信号REF的电压改变成电压V1(图4B的(H))。
接下来，在时刻t62处，扫描器12将信号STGS的电压从高电平改变成低电平(图4B的(G))。这使得摄像像素10A中的晶体管TGS被置于关断状态。
因此，如图5C所示，在摄像像素10A中，晶体管FDG和FCG均处于接通状态，使得浮动扩散部FD、晶体管FDG和FCG以及电容器FC构成组合电容(转换电容)。除了在时刻t53之前在光电二极管PD2中产生并通过晶体管TGS累积在电容器FC中的电荷之外，该转换电容还保持在从时刻t61至时刻t62的时段中从光电二极管PD2传输的电荷。摄像像素10A输出与浮动扩散部FD中的电压相对应的像素电压VP(像素电压VP6)。
接下来，在从时刻t63至时刻t65的时段(转换时段P6)中，AD转换器ADC基于像素电压VP6执行AD转换。该操作类似于转换时段P1中的操作。AD转换器ADC基于像素电压VP6执行AD转换以获得计数值CNT6(图4B的(J))。该计数值CNT6对应于在浮动扩散部FD、晶体管FDG和FCG以及电容器FC构成组合电容的情况下获得的计数值CNT5。在此之后，读出部20将该计数值CNT6提供给信号处理器14，并此后复位计数器25的计数值CNT。
(从时刻t71至时刻t77的操作)
接下来，在时刻t71处，扫描器12将信号SRST的电压从低电平改变成高电平(图4B的(E))。这使得摄像像素10A中的晶体管RST被置于接通状态。晶体管FDG和FCG处于接通状态，使得浮动扩散部FD的电压和电容器FC的电压被设定为电源电压VDD，并且浮动扩散部FD和电容器FC被复位。另外，在该时刻t71处，参考信号生成器29将参考信号REF的电压改变成电压V1(图4B的(H))。
接下来，在时刻t72处，扫描器12将信号SFCG的电压从高电平改变成低电平(图4B的(F))。这使得摄像像素10A中的晶体管FCG被置于关断状态。
接下来，在时刻t73处，扫描器12将信号SRST的电压从高电平改变成低电平(图4B的(E))。这使得摄像像素10A中的晶体管RST被置于关断状态。
接下来，在时刻t74处，扫描器12将信号SFCG的电压从低电平改变成高电平(图4B的(F))。这使得摄像像素10A中的晶体管FCG被置于接通状态。
因此，如图5C所示，在摄像像素10A中，晶体管FDG和FCG均处于接通状态，使得浮动扩散部FD、晶体管FDG和FCG以及电容器FC构成组合电容(转换电容)。该转换电容保持在复位浮动扩散部FD和电容器FC在从时刻t71至时刻t72的时段中被复位的情况下的电荷。摄像像素10A输出与浮动扩散部FD中的电压相对应的像素电压VP(像素电压VP7)。
接下来，在从时刻t75至时刻t77的时段(转换时段P7)中，AD转换器ADC基于像素电压VP7执行AD转换。该操作类似于转换时段P1中的操作。AD转换器ADC基于像素电压VP7执行AD转换以获得计数值CNT7(图4B的(J))。该计数值CNT7对应于在浮动扩散部FD、晶体管FDG和FCG以及电容器FC构成组合电容的情况下获得的计数值CNT5。在此之后，读出部20将该计数值CNT7提供给信号处理器14，并此后复位计数器25的计数值CNT。
接下来，在时刻t7处，扫描器12将信号SFDG的电压从高电平改变成低电平，并且将信号SFCG的电压从高电平改变成低电平(图4B的(C)和(F))。这使得摄像像素10A中的晶体管FDG和FCG被置于关断状态。另外，在该时刻t7，参考信号生成器29将参考信号REF的电压改变成电压V2(图4B的(H))。
然后，在时刻t8，扫描器12将信号SSEL的电压从高电平改变成低电平(图4B的(B))。因此，在摄像像素10A中，晶体管SEL被置于关断状态，并且摄像像素10A与信号线SGL电分离。
接下来，说明信号处理器14的操作。信号处理器14基于从读出部20提供的计数值CNT产生四个图像PIC(图像PIC1、PIC2、PIC3和PIC4)。然后，信号处理器14合成这四个图像PIC以产生一个拍摄图像PICA。
图6示意性地示出了信号处理器14的操作。图6的(A)至(G)所示的波形类似于图3的(A)至(G)所示的波形。
如参照图3、4A和4B所述，读出部20基于从时刻t11至时刻t21的时段内的操作产生计数值CNT1，基于从时刻t21至时刻t31的时段内的操作产生计数值CNT2，基于从时刻t31至时刻t41的时段内的操作产生计数值CNT3，基于从时刻t41至时刻t51的时段内的操作产生计数值CNT4，基于从时刻t51至时刻t61的时段内的操作产生计数值CNT5，基于从时刻t61至时刻t71的时段内的操作产生计数值CNT6，并基于从时刻t71至时刻t7的时段内的操作产生计数值CNT7。
信号处理器14基于计数值CNT2和计数值CNT3产生像素值VAL1。具体地，信号处理器14通过从计数值CNT3中减去计数值CNT2计算像素值VAL1(CNT3-CNT2)。也就是说，摄像装置1使用所谓的相关双采样(CDS，Correlation double sample)原理，通过使用对应于P相位(预充相位)数据的计数值CNT2以及对应于D相位(数据相位)数据的计数值CNT3计算像素值VAL1。
类似地，信号处理器14基于计数值CNT1和计数值CNT4产生像素值VAL2。具体地，信号处理器14通过从计数值CNT4中减去计数值CNT1计算像素值VAL2(CNT4-CNT1)。也就是说，摄像装置1使用相关双采样原理，通过使用对应于P相位数据的计数值CNT1以及对应于D相位数据的计数值CNT4计算像素值VAL2。
类似地，信号处理器14基于计数值CNT5和计数值CNT6产生像素值VAL3。具体地，信号处理器14通过从计数值CNT6中减去计数值CNT5计算像素值VAL3(CNT6-CNT5)。也就是说，摄像装置1使用相关双采样原理，通过使用对应于P相位数据的计数值CNT5以及对应于D相位数据的计数值CNT6计算像素值VAL3。
然后，信号处理器14基于计数值CNT5和计数值CNT7产生像素值VAL4。具体地，信号处理器14通过从计数值CNT5中减去计数值CNT7计算像素值VAL4(CNT5-CNT7)。也就是说，摄像装置1使用所谓的相关双采样原理，通过使用在复位浮动扩散部FD和电容器FC之后的计数值CNT7以及在复位浮动扩散部FD之后的计数值CNT5计算像素值VAL4。
在此，像素值VAL1对应于本公开的“第一值”的具体示例。像素值VAL2对应于本公开的“第二值”的具体示例。像素值VAL3对应于本公开的“第三值”的具体示例。像素值VAL4对应于本公开的“第四值”的具体示例。
然后，信号处理器14基于像素阵列11中的所有摄像像素10的像素值VAL1产生图像PIC1，基于像素阵列11中的所有摄像像素10的像素值VAL2产生图像PIC2，基于像素阵列11中的所有摄像像素10的像素值VAL3产生图像PIC3，并且基于像素阵列11中的所有摄像像素10的像素值VAL4产生图像PIC4。然后，信号处理器14合成所述图像PIC1至PIC4以产生拍摄图像PICA。
图7示出了通过摄像装置1合成的拍摄图像PICA中的信噪比(S/N比)的示例。在图7中，水平轴表示照度，并且垂直轴表示S/N比。
在合成四个图像PIC1至PIC4的情况下，信号处理器14随照度的增加而增加图像PIC1至PIC4中的被使用的图像PIC的数量。具体地，在目标像素处的照度低于照度值L1的情况下，信号处理器14基于图像PIC1中的目标像素处的像素值VAL1产生拍摄图像PICA中的目标像素处的像素值。此外，在目标像素处的照度高于照度值L1且低于照度值L2的情况下，信号处理器14基于两个图像PIC1和PIC2中的目标像素处的像素值VAL1和VAL2产生拍摄图像PICA中的目标像素处的像素值。此外，在目标像素处的照度高于照度值L2且低于照度值L3的情况下，信号处理器14基于三个图像PIC1至PIC3中的目标像素处的像素值VAL1至VAL3产生拍摄图像PICA中的目标像素处的像素值。此外，在照度高于照度值L3的情况下，信号处理器14基于四个图像PIC1至PIC4中的目标像素处的像素值VAL1至VAL4产生拍摄图像PICA中的目标像素处的像素值。
如图7所示，在照度超过照度值L2(部分W1)的情况下，S/N比减小，并且在照度超过照度值L3(部分W3)的情况下，S/N比进一步减小。也就是说，在部分W1中，由于将图像PIC3添加到用于合成的图像中而降低了S/N比，并且在部分W2中，由于将图像PIC4添加到用于合成的图像中而降低了S/N比。
如上所述，在摄像装置1中，通过相关双采样确定图像PIC3中包括的像素值VAL3。这使得可以减少摄像装置1中的图像PIC3中包括的噪声；因此如下所述，与比较例相比，可以抑制图7所示的照度值L2中的S/N比的降低。
(比较例)
接下来，将通过对比根据比较例的摄像装置说明根据本实施例的摄像装置1的效果。该比较例的摄像装置包括扫描器、读出部、信号处理器和控制器。在该比较例的摄像装置中，摄像像素10在水平时段H中的六个转换时段P1至P6中顺序地输出六个像素电压VP1至VP4、VP16和VP7。读出部的每个AD转换器ADC基于该六个像素电压VP1至VP4、VP16和VP7执行AD转换，并输出六个计数值CNT1至CNT4、CNT16和CNT7。信号处理器基于从读出部提供的计数值CNT1至CNT4、CNT16和CNT7产生三个图像PIC(图像PIC1、PIC2和PIC13)。然后，信号处理器合成三个图像PIC以产生一个拍摄图像PICR。
图8、9A和9B示出了比较例的摄像装置中的特定的目标摄像像素10A的操作示例。图9A示出了图8所示的操作的前半部分，并且图9B示出了图8所示的操作的后半部分。时刻t51之前的操作和从时刻t71开始的操作与根据本实施例的摄像装置1的操作类似(图3、4A和4B)。下面将说明从时刻t51至时刻t71的操作。
在时刻t51处，扫描器将信号SRST的电压从低电平改变成高电平(图9B的(E))。这使得摄像像素10A中的晶体管RST被置于接通状态。晶体管FDG处于接通状态，使得浮动扩散部FD被设定为电源电压VDD，并且浮动扩散部FD被复位。另外，在该时刻t51处，参考信号生成器29将参考信号REF的电压改变成电压V1(图9B的(H))。
接下来，在时刻t52处，扫描器将信号SRST的电压从高电平改变成低电平(图9B的(E))。这使得摄像像素10A中的晶体管RST被置于关断状态。
接下来，在时刻t53处，扫描器将信号SFCG的电压从低电平改变成高电平(图9B的(F))。这使得摄像像素10A中的晶体管FCG被置于接通状态。
接下来，在时刻t58处，扫描器将信号STGS的电压从低电平改变成高电平(图9B的(G))。这使得摄像像素10A中的晶体管TGS被置于接通状态。
接下来，在时刻t59处，扫描器将信号STGS的电压从高电平改变成低电平(图8B的(G))。这使得摄像像素10A中的晶体管TGS被置于关断状态。
因此，如图5C所示，在摄像像素10A中晶体管FDG和FCG均处于接通状态，使得浮动扩散部FD、晶体管FDG和FCG以及电容器FC构成组合电容(转换电容)。除了在时刻t53之前在光电二极管PD2中产生并通过晶体管TGS累积在电容器FC中的电荷之外，该转换电容还保持在从时刻t58至时刻t59的时段中从光电二极管PD2传输的电荷。摄像像素10A输出与浮动扩散部FD中的电压相对应的像素电压VP(像素电压VP16)。
接下来，在从时刻t63至时刻t65的时段(转换时段P16)中，AD转换器ADC基于像素电压VP16执行AD转换。该操作类似于转换时段P1中的操作。AD转换器ADC基于像素电压VP16执行AD转换以获得计数值CNT16(图9B的(J))。在此之后，读出部将该计数值CNT16提供给信号处理器，并此后复位计数器25的计数值CNT。
图10示意性地示出了比较例的信号处理器的操作。图10的(A)至(G)所示的波形类似于图8的(A)至(G)所示的波形。
如参考图8、9A和9B所述，比较例的读出部基于从时刻t51至时刻t71的时段内的操作产生计数值CNT16，并基于从时刻t71至时刻t7的时段内的操作产生计数值CNT7。
比较例的信号处理器基于计数值CNT16和计数值CNT7产生像素值VAL13。具体地，信号处理器使用双重数据采样(DDS；double data sampling)原理，通过从计数值CNT16中减去计数值CNT7(CNT16-CNT7)计算像素值VAL13。
然后，比较例的信号处理器基于像素阵列11中的所有摄像像素10中的像素值VAL1产生图像PIC1，基于像素阵列11中的所有摄像像素10中的像素值VAL2产生图像PIC2，并基于像素阵列11中的所有摄像像素10中的像素值VAL13产生图像PIC13。然后，比较例的信号处理器合成所述图像PIC1、PIC2和PIC13以产生拍摄图像PICR。
图11示出了通过比较例的摄像装置合成的拍摄图像PICR中的信噪比(S/N比)的示例。
如根据本实施例的信号处理器14所述，在合成三个图像PIC的情况下，比较例的信号处理器随照度的增加而增加图像PIC1、PIC2和PIC13中的被使用的图像PIC的数量。具体地，在目标像素处的照度低于照度值L11的情况下，比较例的信号处理器基于图像PIC1中的目标像素处的像素值VAL1产生拍摄图像PICA中的目标像素处的像素值。此外，在目标像素处的照度高于照度值L11且低于照度值L12的情况下，比较例的信号处理器基于两个图像PIC1和PIC2中的目标像素处的像素值VAL1和VAL2产生拍摄图像PICA中的目标像素处的像素值。此外，在目标像素处的照度高于照度值L12的情况下，比较例的信号处理器基于三个图像PIC1、PIC2、PIC13中的目标像素处的像素值VAL1、VAL2、VAL3产生拍摄图像PICA中的目标像素处的像素值。
如图11所示，在照度超过照度值L12(部分W3)的情况下，S/N比降低。也就是说，在部分W3中，由于将图像PIC13添加到用于合成的图像中而降低了S/N比。也就是说，该图像PIC13是通过双重数据采样(DDS)产生的；因此，不可能如相关双采样一样充分地消除噪声。因此，在比较例的摄像装置中，部分W3中的S/N比显著下降。
与此相反，在根据本实施例的摄像装置1中，图像PIC3是通过相关双采样产生的。也就是说，在图6中，信号处理器14通过以下方式产生图像PIC3：将基于在从时刻t51至时刻t61的时段内的操作产生的计数值CNT5用作P相位数据，并且将基于从时刻t61至时刻t71的时段内的操作产生的计数值CNT6用作D相位数据。这使得可以去除例如暗电流分量并复位摄像装置1中的光电二极管PD2的噪声，从而如图7所示，可以在添加图像PIC3的情况下抑制S/N比的降低。因此，在摄像装置1中，可以改善拍摄图像PICA的图像质量。
[效果]
如上所述，在本实施例中，通过相关双采样产生第三图像PIC3并通过使用该图像PIC3产生拍摄图像，从而可以改善图像质量。
[第一变形例]
在上述实施例中，如图3所示提供了七个转换时段P1至P7，但这不是限制性的。例如，可以在如图12和13所示的摄像装置1B中设置八个转换时段P1至P8。在该摄像装置1B中，在根据上述实施例的摄像装置1中的从时刻t51至时刻t61的时段与从时刻t61至时刻t71的时段之间(图3)添加包括转换时段P15的时段。
在摄像装置1B中，ADC转换器ADC基于在转换时段P5中从摄像像素10A输出的像素电压VP(VP5)产生计数值CNT(计数值CNT5)。然后，在摄像装置1B中，在保持信号SSEL、SFDG、STGL、SRST、SFCG和STGS的同时，ADC转换器ADC在转换时段P15中基于从摄像像素10A输出的像素电压VP随后产生计数值CNT(计数值CNT15)。
然后，信号处理器14基于计数值CNT15和计数值CNT6产生像素值VAL3。具体地，信号处理器14通过从计数值CNT6中减去计数值CNT15(CNT6-CNT15)计算像素值VAL3。也就是说，摄像装置1B使用相关双采样原理，通过使用对应于P相位数据的计数值CNT15和对应于D相位数据的计数值CNT6计算像素值VAL3。另外，如同在上述实施例中，信号处理器14基于计数值CNT5和计数值CNT7产生像素值VAL4。
然后，信号处理器14基于像素阵列11中的所有摄像像素10中的像素值VAL1产生图像PIC1，基于像素阵列11中的所有摄像像素10中的像素值VAL2产生图像PIC2，基于像素阵列11中的所有摄像像素10中的像素值VAL3产生图像PIC3，并基于像素阵列11中的所有摄像像素10中的像素值VAL4产生图像PIC4。然后，信号处理器14合成所述图像PIC1至PIC4以产生拍摄图像PICA。
尽管上面已参考实施例和变形例说明了本技术，但本技术不限于实施例等并且可以以各种方式进行修改。
例如，上述实施例等中的信号SSEL、SFDG、STGL、SRST、SFCG和STGS的波形和转变时序是示例性的，并且可以适当地改变。
应注意，本文说明的效果仅是示例性的而不是限制性的，并且可以提供其它效果。
应注意，本技术可以具有以下构造中的任一种。
(1)一种摄像装置，其包括：
第一光接收器件和第二光接收器件；
第一电荷累积部和第二电荷累积部；
第一开关，其通过被置于接通状态将所述第一光接收器件与所述第一电荷累积部彼此耦接；
第二开关，其通过被置于接通状态将预定节点与所述第一电荷累积部彼此耦接；
第三开关，其通过被置于接通状态将预定电压施加到所述预定节点；
第四开关，其通过被置于接通状态将所述第二光接收器件与所述第二电荷累积部彼此耦接；
第五开关，其通过被置于接通状态将所述第二电荷累积部与所述预定节点彼此耦接；
输出部，其输出与所述第一电荷累积部中的电压相对应的像素电压；
驱动部，其驱动每个所述开关；以及
处理器，其基于所述像素电压确定第一值、第二值、第三值和第四值，并基于这些值产生像素值，
在第一时段中，所述驱动部将所述第二开关和所述第三开关置于接通状态，并将所述第一开关、所述第四开关和所述第五开关置于关断状态，
在所述第一时段之后的第二时段中，所述驱动部将所述第三开关置于关断状态，并将所述第五开关置于接通状态，
在所述第二时段之后的第三时段中，所述驱动部将所述第四开关置于接通状态，
在所述第三时段之后的第四时段中，所述驱动部将所述第四开关置于关断状态，并且
所述处理器基于所述第二时段中的所述像素电压和所述第四时段中的所述像素电压确定所述第三值。
(2)根据(1)的摄像装置，其中，所述处理器通过基于所述第二时段中的所述像素电压执行AD转换产生第一数字值，同时通过基于所述第四时段中的所述像素电压执行AD转换产生第二数字值，并基于所述第一数字值和所述第二数字值确定所述第三值。
(3)根据(1)或(2)的摄像装置，其中，
在所述第四时段之后的第五时段中，所述驱动部将所述第三开关和所述第五开关置于接通状态，
在所述第五时段之后的第六时段中，所述驱动部将所述第三开关和所述第五开关置于关断状态，
在所述第六时段之后的第七时段中，所述驱动部将所述第三开关置于关断状态，并将所述第五开关置于接通状态，并且
所述处理器基于所述第二时段中的所述像素电压和所述第七时段中的所述像素电压确定所述第四值。
(4)根据(1)或(2)的摄像装置，其中，
在所述第四时段之后的第五时段中，所述驱动部将所述第三开关和所述第五开关置于接通状态，
在所述第五时段之后的第六时段中，所述驱动部将所述第三开关和所述第五开关置于关断状态，
在所述第六时段之后的第七时段中，所述驱动部将所述第三开关置于关断状态，并将所述第五开关置于接通状态，
所述第二时段包括第一子时段和在所述第一子时段之后的第二子时段，
所述处理器基于所述第二时段的所述第二子时段中的所述像素电压和所述第四时段中的所述像素电压确定所述第三值，并且
所述处理器基于所述第二时段的所述第一子时段中的所述像素电压和所述第七时段中的所述像素电压确定所述第四值。
(5)根据(1)至(4)中任一项的摄像装置，其中，
在第八时段中，所述驱动部将所述第二开关和所述第三开关置于接通状态，并将所述第一开关、所述第四开关和所述第五开关置于关断状态，
在所述第八时段之后的第九时段中，所述驱动部将所述第二开关置于接通状态，并将所述第三开关置于关断状态，
在所述第九时段之后的第十时段中，所述驱动部将所述第二开关置于关断状态，
在所述第十时段之后的第十一时段中，所述驱动部将所述第一开关置于接通状态，
在所述第十一时段之后的第十二时段中，所述驱动部将所述第一开关置于关断状态，
在所述第十二时段之后且在所述第一时段之前的第十三时段中，所述驱动部将所述第二开关置于接通状态，
所述处理器基于所述第十时段中的所述像素电压和所述第十二时段中的所述像素电压确定所述第一值，
所述处理器基于所述第九时段中的所述像素电压和所述第十三时段中的所述像素电压确定所述第二值。
(6)根据(1)至(5)中任一项的摄像装置，其中，
在照度低于第一照度值的情况下，所述处理器基于所述第一值产生所述像素值，
在所述照度高于所述第一照度值且低于第二照度值的情况下，所述处理器基于所述第一值和所述第二值产生所述像素值，
在所述照度高于所述第二照度值且低于第三照度值的情况下，所述处理器基于所述第一值、所述第二值和所述第三值产生所述像素值，并且
在所述照度高于所述第三照度值的情况下，所述处理器基于所述第一值、所述第二值、所述第三值和所述第四值产生所述像素值。
(7)根据(1)至(6)中的任一项的摄像装置，其中，所述第一光接收器件的光接收区域大于所述第二光接收器件的光接收区域。
(8)根据(1)至(7)中任一项的摄像装置，其中，所述第一电荷累积部包括扩散层。
(9)根据(1)至(8)中任一项的摄像装置，其中，所述处理器包括：
参考信号生成器，其产生电压电平发生变化的参考信号，
比较部，其通过比较所述像素电压与所述参考信号来产生比较信号，以及
计数器，其通过基于所述比较信号执行计数操作来产生数字值。
(10)一种摄像方法，其包括：
驱动摄像像素的各个开关，所述摄像像素包括第一光接收器件和第二光接收器件、第一电荷累积部和第二电荷累积部、第一开关、第二开关、第三开关、第四开关、第五开关以及输出部，所述第一开关通过被置于接通状态将所述第一光接收器件与所述第一电荷累积部彼此耦接，所述第二开关通过被置于接通状态将预定节点与所述第一电荷累积部彼此耦接，所述第三开关通过被置于接通状态将预定电压施加到所述预定节点，所述第四开关通过被置于接通状态将所述第二光接收器件与所述第二电荷累积部彼此耦接，所述第五开关通过被置于接通状态将所述第二电荷累积部与所述预定节点彼此耦接，并且所述输出部输出与所述第一电荷累积部中的电压相对应的像素电压；
基于所述像素电压确定第一值、第二值、第三值和第四值，并基于这些值产生像素值；
在第一时段中，将所述第二开关和所述第三开关置于接通状态，并将所述第一开关、所述第四开关和所述第五开关置于关断状态；
在所述第一时段之后的第二时段中，将所述第三开关置于关断状态并将所述第五开关置于接通状态；
在所述第二时段之后的第三时段中，将所述第四开关置于接通状态；
在所述第三时段之后的第四时段中，将所述第四开关置于关断状态；并且
基于所述第二时段中的所述像素电压和所述第四时段中的所述像素电压确定所述第三值。
本申请要求2017年10月27日向日本专利局提交的日本专利申请JP2017-208118的优先权，其全部内容通过引用合并于此。
本领域技术人员应理解，只要不脱离所附权利要求或与其同等的权利要求范围，可以根据设计要求和其它因素进行各种修改、组合、子组合和改变。

Claims (9)

1.一种摄像装置，其包括：
第一光接收器件和第二光接收器件；
第一电荷累积部和第二电荷累积部；
第一开关，其通过被置于接通状态将所述第一光接收器件与所述第一电荷累积部彼此耦接；
第二开关，其通过被置于接通状态将预定节点与所述第一电荷累积部彼此耦接；
第三开关，其通过被置于接通状态将预定电压施加到所述预定节点；
第四开关，其通过被置于接通状态将所述第二光接收器件与所述第二电荷累积部彼此耦接；
第五开关，其通过被置于接通状态将所述第二电荷累积部与所述预定节点彼此耦接；
输出部，其输出与所述第一电荷累积部中的电压相对应的像素电压；
驱动部，其驱动所述第一开关至所述第五开关中的每一者；以及
处理器，其基于所述像素电压确定第一值、第二值、第三值和第四值，并基于所述第一值至所述第四值产生像素值，
在第一时段中，所述驱动部将所述第二开关和所述第三开关置于接通状态，并将所述第一开关、所述第四开关和所述第五开关置于关断状态，
在所述第一时段之后的第二时段中，所述驱动部将所述第三开关置于关断状态，并将所述第五开关置于接通状态，
在所述第二时段之后的第三时段中，所述驱动部将所述第四开关置于接通状态，
在所述第三时段之后的第四时段中，所述驱动部将所述第四开关置于关断状态，并且
所述处理器通过基于所述第二时段中的所述像素电压执行AD转换产生第一数字值，同时通过基于所述第四时段中的所述像素电压执行AD转换产生第二数字值，并通过所述第二数字值减去所述第一数字值确定所述第三值。
2.根据权利要求1所述的摄像装置，其中，
在所述第四时段之后的第五时段中，所述驱动部将所述第三开关和所述第五开关置于接通状态，
在所述第五时段之后的第六时段中，所述驱动部将所述第三开关和所述第五开关置于关断状态，
在所述第六时段之后的第七时段中，所述驱动部将所述第三开关置于关断状态，并将所述第五开关置于接通状态，并且
所述处理器通过基于所述第七时段中的所述像素电压执行AD转换产生第三数字值，并且通过所述第一数字值减去所述第三数字值确定所述第四值。
3.根据权利要求1所述的摄像装置，其中，
在所述第四时段之后的第五时段中，所述驱动部将所述第三开关和所述第五开关置于接通状态，
在所述第五时段之后的第六时段中，所述驱动部将所述第三开关和所述第五开关置于关断状态，
在所述第六时段之后的第七时段中，所述驱动部将所述第三开关置于关断状态，并将所述第五开关置于接通状态，
所述第二时段包括第一子时段和在所述第一子时段之后的第二子时段，
所述处理器通过所述第二数字值减去所述第一数字值确定所述第三值，并且
所述处理器通过基于所述第七时段中的所述像素电压执行AD转换产生第三数字值，并且通过所述第一数字值减去所述第三数字值确定所述第四值。
4.根据权利要求1所述的摄像装置，其中，
在第八时段中，所述驱动部将所述第二开关和所述第三开关置于接通状态，并将所述第一开关、所述第四开关和所述第五开关置于关断状态，
在所述第八时段之后的第九时段中，所述驱动部将所述第二开关置于接通状态，并将所述第三开关置于关断状态，
在所述第九时段之后的第十时段中，所述驱动部将所述第二开关置于关断状态，
在所述第十时段之后的第十一时段中，所述驱动部将所述第一开关置于接通状态，
在所述第十一时段之后的第十二时段中，所述驱动部将所述第一开关置于关断状态，
在所述第十二时段之后且在所述第一时段之前的第十三时段中，所述驱动部将所述第二开关置于接通状态，
所述处理器通过基于所述第十时段中的所述像素电压执行AD转换产生第四数字值，通过基于所述第十二时段中的所述像素电压执行AD转换产生第五数字值，并通过所述第五数字值减去所述第四数字值确定所述第一值，
所述处理器通过基于所述第九时段中的所述像素电压执行AD转换产生第六数字值，通过基于所述第十二时段中的所述像素电压执行AD转换产生第七数字值，并通过所述第七数字值减去所述第六数字值确定所述第二值，
其中，所述第八时段至所述第十三时段在所述第一时段之前。
5.根据权利要求1至4中任一项所述的摄像装置，其中，
在照度低于第一照度值的情况下，所述处理器基于所述第一值产生所述像素值，
在所述照度高于所述第一照度值且低于第二照度值的情况下，所述处理器基于所述第一值和所述第二值产生所述像素值，
在所述照度高于所述第二照度值且低于第三照度值的情况下，所述处理器基于所述第一值、所述第二值和所述第三值产生所述像素值，并且
在所述照度高于所述第三照度值的情况下，所述处理器基于所述第一值、所述第二值、所述第三值和所述第四值产生所述像素值。
6.根据权利要求1至4中任一项所述的摄像装置，其中，所述第一光接收器件的光接收区域大于所述第二光接收器件的光接收区域。
7.根据权利要求1至4中任一项所述的摄像装置，其中，所述第一电荷累积部包括扩散层。
8.根据权利要求1至4中任一项所述的摄像装置，其中，所述处理器包括：
参考信号生成器，其产生电压电平发生变化的参考信号，
比较部，其通过比较所述像素电压与所述参考信号来产生比较信号，以及
计数器，其通过基于所述比较信号执行计数操作来产生数字值。
9.一种摄像方法，其包括：
驱动摄像像素的各个开关，所述摄像像素包括第一光接收器件和第二光接收器件、第一电荷累积部和第二电荷累积部、第一开关、第二开关、第三开关、第四开关、第五开关以及输出部，所述第一开关通过被置于接通状态将所述第一光接收器件与所述第一电荷累积部彼此耦接，所述第二开关通过被置于接通状态将预定节点与所述第一电荷累积部彼此耦接，所述第三开关通过被置于接通状态将预定电压施加到所述预定节点，所述第四开关通过被置于接通状态将所述第二光接收器件与所述第二电荷累积部彼此耦接，所述第五开关通过被置于接通状态将所述第二电荷累积部与所述预定节点彼此耦接，并且所述输出部输出与所述第一电荷累积部中的电压相对应的像素电压；
基于所述像素电压确定第一值、第二值、第三值和第四值，并基于所述第一值至所述第四值产生像素值；
在第一时段中，将所述第二开关和所述第三开关置于接通状态，并将所述第一开关、所述第四开关和所述第五开关置于关断状态；
在所述第一时段之后的第二时段中，将所述第三开关置于关断状态并将所述第五开关置于接通状态；
在所述第二时段之后的第三时段中，将所述第四开关置于接通状态；
在所述第三时段之后的第四时段中，将所述第四开关置于关断状态；并且
通过基于所述第二时段中的所述像素电压执行AD转换产生第一数字值，同时通过基于所述第四时段中的所述像素电压执行AD转换产生第二数字值，并通过所述第二数字值减去所述第一数字值确定所述第三值。
CN201880064204.8A 2017-10-27 2018-10-02 摄像装置和摄像方法 Active CN111164964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211011274.1A CN115483236A (zh) 2017-10-27 2018-10-02 摄像装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017208118 2017-10-27
JP2017-208118 2017-10-27
PCT/JP2018/036877 WO2019082614A1 (ja) 2017-10-27 2018-10-02 撮像装置および撮像方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211011274.1A Division CN115483236A (zh) 2017-10-27 2018-10-02 摄像装置

Publications (2)

Publication Number Publication Date
CN111164964A CN111164964A (zh) 2020-05-15
CN111164964B true CN111164964B (zh) 2022-08-16

Family

ID=66246454

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880064204.8A Active CN111164964B (zh) 2017-10-27 2018-10-02 摄像装置和摄像方法
CN202211011274.1A Pending CN115483236A (zh) 2017-10-27 2018-10-02 摄像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211011274.1A Pending CN115483236A (zh) 2017-10-27 2018-10-02 摄像装置

Country Status (5)

Country Link
US (1) US11122230B2 (zh)
JP (2) JP7181887B2 (zh)
KR (2) KR102489552B1 (zh)
CN (2) CN111164964B (zh)
WO (1) WO2019082614A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016147885A1 (ja) * 2015-03-16 2016-09-22 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2017141727A1 (ja) * 2016-02-18 2017-08-24 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2017163890A1 (ja) * 2016-03-23 2017-09-28 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP2005332880A (ja) * 2004-05-18 2005-12-02 Sony Corp 撮像素子および画像入力処理装置
CN101164334B (zh) * 2005-04-07 2010-12-15 国立大学法人东北大学 光传感器、固体摄像装置和固体摄像装置的动作方法
JP2011023917A (ja) * 2009-07-15 2011-02-03 Nikon Corp 固体撮像素子
JP2014143508A (ja) * 2013-01-23 2014-08-07 Nippon Hoso Kyokai <Nhk> 撮像装置
JP6158340B2 (ja) * 2013-09-30 2017-07-05 富士フイルム株式会社 画像処理装置、撮像装置、画像処理方法及び画像処理プログラム
JP5897752B1 (ja) 2015-05-14 2016-03-30 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
WO2017010260A1 (ja) * 2015-07-10 2017-01-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および駆動方法、並びに電子機器
JP6558998B2 (ja) 2015-07-28 2019-08-14 キヤノン株式会社 撮像装置
JP6754157B2 (ja) 2015-10-26 2020-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP6937736B2 (ja) 2016-02-15 2021-09-22 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および撮像装置
KR20180079519A (ko) * 2016-12-30 2018-07-11 삼성전자주식회사 이미지 센서
WO2018190363A1 (ja) * 2017-04-12 2018-10-18 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US11350044B2 (en) * 2017-07-07 2022-05-31 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016147885A1 (ja) * 2015-03-16 2016-09-22 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2017141727A1 (ja) * 2016-02-18 2017-08-24 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2017163890A1 (ja) * 2016-03-23 2017-09-28 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器

Also Published As

Publication number Publication date
WO2019082614A1 (ja) 2019-05-02
KR20200073212A (ko) 2020-06-23
JP7439213B2 (ja) 2024-02-27
JP7181887B2 (ja) 2022-12-01
JP2023011858A (ja) 2023-01-24
KR102489552B1 (ko) 2023-01-17
JPWO2019082614A1 (ja) 2020-11-12
CN111164964A (zh) 2020-05-15
CN115483236A (zh) 2022-12-16
KR20220165836A (ko) 2022-12-15
US20210211599A1 (en) 2021-07-08
KR102577163B1 (ko) 2023-09-08
US11122230B2 (en) 2021-09-14

Similar Documents

Publication Publication Date Title
US10771718B2 (en) Imaging device and imaging system
US9661253B2 (en) Solid-state imaging device, driving method, and electronic device
KR101450904B1 (ko) Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치
CN107409179B (zh) 固态成像装置、固态成像装置的驱动方法和电子设备
JP6482186B2 (ja) 撮像装置及びその駆動方法
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
US20140293104A1 (en) Comparator, solid-state imaging device, electronic apparatus, and driving method
CN110858881B (zh) 成像设备、成像系统和可移动体
JP2009049870A (ja) 固体撮像装置、撮像装置
US10630930B2 (en) Solid-state image sensing apparatus, control method, and electronic device
JP2008136042A (ja) 固体撮像装置、撮像装置
KR20170104824A (ko) Led 플리커 완화 기능을 가지는 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
KR101246141B1 (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
CN115209068A (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
US8710422B2 (en) Imaging device
CN111164964B (zh) 摄像装置和摄像方法
JP6213596B2 (ja) 撮像装置
JP2013051497A (ja) 固体撮像装置、撮像装置および撮像方法
JP2022170557A (ja) Ａｄ変換回路の駆動方法、ａｄ変換回路、光電変換装置、機器
CN117678233A (zh) 摄像元件以及摄像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant