JP7439213B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP7439213B2
JP7439213B2 JP2022177131A JP2022177131A JP7439213B2 JP 7439213 B2 JP7439213 B2 JP 7439213B2 JP 2022177131 A JP2022177131 A JP 2022177131A JP 2022177131 A JP2022177131 A JP 2022177131A JP 7439213 B2 JP7439213 B2 JP 7439213B2
Authority
JP
Japan
Prior art keywords
transistor
period
pixel
turned
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022177131A
Other languages
English (en)
Other versions
JP2023011858A (ja
Inventor
良助 中村
頼人 坂野
敦史 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2023011858A publication Critical patent/JP2023011858A/ja
Application granted granted Critical
Publication of JP7439213B2 publication Critical patent/JP7439213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本開示は、撮像動作を行う撮像装置に関する。
撮像装置では、ダイナミックレンジが広いことが望まれている。例えば、特許文献１には、フォトダイオードと、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とを有し、ダイナミックレンジの拡大を図る撮像装置が開示されている。
特開２００５－３２８４９３号公報
撮像装置では、撮像画像の画質が高いことが望まれており、さらなる画質の向上が期待されている。
撮像画像の画質を高めることができる撮像装置を提供することが望ましい。
本開示の一実施の形態における撮像装置は、画素と、信号処理部と、駆動部とを備えている。画素は、第１の光電変換素子と、前記第１の光電変換素子に接続された第１のトランジスタと、第１のトランジスタに接続された第１の容量素子と、第１の容量素子に接続された第２のトランジスタと、第２のトランジスタに接続された第３のトランジスタと、第２の光電変換素子と、第２の光電変換素子に接続された第４のトランジスタと、第４のトランジスタに接続された第２の容量素子と、第２のトランジスタおよび第４のトランジスタの間に接続された第５のトランジスタと、第１の容量素子に接続された第６のトランジスタとを有している。第１の光電変換素子の受光領域は、第２の光電変換素子の受光領域よりも広い。信号処理部は、画素から出力された第１の信号、第２の信号、第３の信号、および第４の信号に基づいて、第１の画像データ、第２の画像データ、第３の画像データ、および第４の画像データをそれぞれ生成し、第１の画像データ、第２の画像データ、第３の画像データ、および第４の画像データを合成することにより撮像画像データを生成するものである。駆動部は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、および第５のトランジスタのそれぞれを駆動するものである。上記駆動部は、第１の期間において、第２のトランジスタおよび第３のトランジスタをオン状態にするとともに、第１のトランジスタ、第４のトランジスタ、および第５のトランジスタをオフ状態にし、第１の期間の後の第２の期間において、第３のトランジスタをオフ状態にするとともに第５のトランジスタをオン状態にし、第２の期間の後の第３の期間において、第４のトランジスタをオン状態にし、第３の期間の後の第４の期間において、第４のトランジスタをオフ状態にする。
本開示の一実施の形態における撮像装置によれば、撮像画像の画質を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
本開示の一実施の形態に係る撮像装置の一構成例を表す構成図である。 図１に示した読出部の一構成例を表すブロック図である。 図１に示した撮像装置の一動作例を表すタイミング波形図である。 図１に示した撮像装置の一動作例を表す他のタイミング波形図である。 図１に示した撮像装置の一動作例を表す他のタイミング波形図である。 図１に示した撮像画素の一動作状態を表す回路図である。 図１に示した撮像装置の他の動作状態を表す回路図である。 図１に示した撮像装置の他の動作状態を表す回路図である。 図１に示した撮像装置の一動作例を表す説明図である。 図１に示した撮像装置の一特性例を表す特性図である。 比較例に係る撮像装置の一動作例を表すタイミング波形図である。 比較例に係る撮像装置の一動作例を表す他のタイミング波形図である。 比較例に係る撮像装置の一動作例を表す他のタイミング波形図である。 比較例に係る撮像装置の一動作例を表す説明図である。 比較例に係る撮像装置の一特性例を表す特性図である。 変形例に係る撮像装置の一動作例を表すタイミング波形図である。 変形例に係る撮像装置の一動作例を表す説明図である。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。
＜実施の形態＞
［構成例］
図１は、一実施の形態に係る撮像装置（撮像装置１）の一構成例を表すものである。撮像装置１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）集積回路の製造プロセスを利用して製造される、いわゆるＣＭＯＳイメージセンサである。なお、本開示の実施の形態に係る撮像方法は、本実施の形態により具現化されるので、併せて説明する。 撮像装置１は、画素アレイ１１と、走査部１２と、読出部２０と、信号処理部１４と、制御部１５とを備えている。
画素アレイ１１は、複数の撮像画素１０がマトリックス状に配置されたものである。画素アレイ１１は、複数の制御線ＴＧＬＬと、複数の制御線ＦＤＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＦＣＧＬと、複数の制御線ＴＧＳＬと、複数の制御線ＳＥＬＬと、複数の信号線ＳＧＬとを有している。制御線ＴＧＬＬは、水平方向（図１における横方向）に延伸するものであり、制御線ＴＧＬＬには、走査部１２により信号ＳＴＧＬが印加される。制御線ＦＤＧＬは、水平方向に延伸するものであり、制御線ＦＤＧＬには、走査部１２により信号ＳＦＤＧが印加される。制御線ＲＳＴＬは、水平方向に延伸するものであり、制御線ＲＳＴＬには、走査部１２により信号ＳＲＳＴが印加される。制御線ＦＣＧＬは、水平方向に延伸するものであり、制御線ＦＣＧＬには、走査部１２により信号ＳＦＣＧが印加される。制御線ＴＧＳＬは、水平方向に延伸するものであり、制御線ＴＧＳＬには、走査部１２により信号ＳＴＧＳが印加される。制御線ＳＥＬＬは、水平方向に延伸するものであり、制御線ＳＥＬＬには、走査部１２により信号ＳＳＥＬが印加される。信号線ＳＧＬは、垂直方向（図１における縦方向）に延伸するものであり、読出部４０に接続されている。
撮像画素１０は、フォトダイオードＰＤ１と、トランジスタＴＧＬと、フォトダイオードＰＤ２と、トランジスタＴＧＳと、容量素子ＦＣと、トランジスタＦＣＧ，ＲＳＴ，ＦＤＧと、フローティングディフュージョンＦＤと、トランジスタＡＭＰ，ＳＥＬとを有している。トランジスタＴＧＬ，ＴＧＳ，ＦＣＧ，ＲＳＴ，ＦＤＧ，ＡＭＰ，ＳＥＬは、この例ではＮ型のＭＯＳトランジスタである。
フォトダイオードＰＤ１は、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤ１が光を受光可能な受光領域は、フォトダイオードＰＤ２が光を受光可能な受光領域よりも広いものである。フォトダイオードＰＤ１のアノードは接地され、カソードはトランジスタＴＧＬのソースに接続されている。
トランジスタＴＧＬのゲートは制御線ＴＧＬＬに接続され、ソースはフォトダイオードＰＤ１のカソードに接続され、ドレインはフローティングディフュージョンＦＤに接続されている。
フォトダイオードＰＤ２は、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤ２が光を受光可能な受光領域は、フォトダイオードＰＤ１が光を受光可能な受光領域よりも狭いものである。フォトダイオードＰＤ２のアノードは接地され、カソードはトランジスタＴＧＳのソースに接続されている。
トランジスタＴＧＳのゲートは制御線ＴＧＳＬに接続され、ソースはフォトダイオードＰＤ２のカソードに接続され、ドレインは容量素子ＦＣの一端、およびトランジスタＦＣＧのソースに接続されている。
容量素子ＦＣの一端はトランジスタＴＧＳのドレインおよびトランジスタＦＣＧのソースに接続され、他端には電源電圧ＶＤＤが供給されている。
トランジスタＦＣＧのゲートは制御線ＦＣＧＬに接続され、ソースは容量素子ＦＣの一端およびトランジスタＴＧＳのドレインに接続され、ドレインはトランジスタＲＳＴのソースおよびトランジスタＦＤＧのドレインに接続されている。
トランジスタＲＳＴのゲートは制御線ＲＳＴＬに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースは、トランジスタＦＣＧ，ＦＤＧのドレインに接続されている。
トランジスタＦＤＧのゲートは制御線ＦＤＧＬに接続され、ドレインはトランジスタＲＳＴのソースおよびトランジスタＦＣＧのドレインに接続され、ソースはフローティングディフュージョンに接続されている。
フローティングディフュージョンＦＤは、フォトダイオードＰＤ１，ＰＤ２から供給された電荷を蓄積するものであり、例えば、半導体基板の表面に形成された拡散層を用いて構成される。図１では、フローティングディフュージョンＦＤを、容量素子のシンボルを用いて示している。
トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはトランジスタＳＥＬのドレインに接続されている。
トランジスタＳＥＬのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰのソースに接続され、ソースは信号線ＳＧＬに接続されている。
この構成により、撮像画素１０では、制御線ＳＥＬＬに印加された信号ＳＳＥＬに基づいてトランジスタＳＥＬがオン状態になることにより、撮像画素１０が信号線ＳＧＬと電気的に接続される。これにより、トランジスタＡＭＰは、読出部２０の電流源２３（後述）に接続され、いわゆるソースフォロワとして動作する。そして、撮像画素１０は、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして、信号線ＳＧＬに出力する。具体的には、撮像画素１０は、後述するように、いわゆる水平期間Ｈ内の７つの期間（変換期間Ｐ１～Ｐ７）において、７つの画素電圧ＶＰ（ＶＰ１～ＶＰ７）を順次出力するようになっている。
走査部１２は、制御部１５からの指示に基づいて、複数の撮像画素１０を、１行分の撮像画素１０を単位として、順次駆動するものであり、例えばシフトレジスタを用いて構成される。なお、これに限定されるものではなく、これに代えて、例えば、アドレスデコーダを用いてもよい。走査部１２は、複数の制御線ＴＧＬＬに対して信号ＳＴＧＬを印加し、複数の制御線ＦＤＧＬに対して信号ＳＦＤＧを印加し、複数の制御線ＲＳＴＬに対して信号ＳＲＳＴを印加し、複数の制御線ＦＣＧＬに対して信号ＳＦＣＧを印加し、複数の制御線ＴＧＳＬに対して信号ＳＴＧＳを印加し、複数の制御線ＳＥＬＬに対して信号ＳＳＥＬを印加することにより、１行分の撮像画素１０を駆動するようになっている。
読出部２０は、画素アレイ１１から信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ（Analog to Digital）変換を行うことにより、デジタル値（カウント値ＣＮＴ）を生成するものである。
図２は、読出部２０の一構成例を表すものである。なお、図２には、読出部２０に加え、制御部１５および信号処理部１４をも描いている。
読出部２０は、読出制御部２８と、参照信号生成部２９と、複数のＡＤ（Analog to Digital）変換部ＡＤＣとを有している。
読出制御部２８は、制御部１５からの指示に基づいて、読出部４０における読出動作を制御するものである。具体的には、読出制御部２８は、参照信号生成部２９に制御信号を供給することにより、参照信号生成部２９に参照信号ＲＥＦ（後述）を生成させる。また、読出制御部２８は、複数のＡＤ変換部ＡＤＣに、クロック信号ＣＬＫおよび制御信号ＣＣを供給することにより、複数のＡＤ変換部ＡＤＣにおけるＡＤ変換動作を制御するようになっている。
参照信号生成部２９は、読出制御部２８からの指示に基づいて参照信号ＲＥＦを生成するものである。参照信号ＲＥＦは、後述するように、７つの期間（変換期間Ｐ１～Ｐ７）において、時間の経過に応じて電圧レベルが徐々に低下する、いわゆるランプ波形を有するものである。
ＡＤ変換部ＡＤＣは、画素アレイ１１から信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画素電圧ＶＰをデジタル値（カウント値ＣＮＴ）に変換するものである。複数のＡＤ変換部ＡＤＣは、画素アレイ１１の複数の信号線ＳＧＬに対応して設けられている。
ＡＤ変換部ＡＤＣは、容量素子２１，２２と、電流源２３と、コンパレータ２４と、カウンタ２５とを有している。容量素子２１の一端には参照信号ＲＥＦが供給され、他端はコンパレータ２４の正入力端子に接続されている。容量素子２２の一端は信号線ＳＧＬに接続され、他端はコンパレータ２４の負入力端子に接続されている。電流源２３は、信号線ＳＧＬから接地に所定の電流値の電流を流すものである。コンパレータ２４の正入力端子には、容量素子２１を介して参照信号ＲＥＦが供給され、負入力端子には、容量素子２２を介して信号ＳＩＧが供給される。そして、コンパレータ２４は、正入力端子における入力電圧と負入力端子における入力電圧とを比較して、その比較結果を信号ＣＭＰとして出力するようになっている。カウンタ２５は、信号ＣＭＰ、クロック信号ＣＬＫ、および制御信号ＣＣに基づいて、カウント動作を行うものである。具体的には、カウンタ２５は、読出制御部２８がクロック信号ＣＬＫの生成を開始することにより、このクロック信号ＣＬＫにおけるクロックパルスのカウント動作を開始し、カウント値ＣＮＴをインクリメントする。そして、カウンタ２５は、コンパレータ２４から供給された信号ＣＭＰに基づいて、このカウント動作を終了する。また、カウンタ２５は、制御信号ＣＣに基づいて、カウント値ＣＮＴをリセットする。
この構成により、読出部２０では、ＡＤ変換部ＡＤＣが、信号ＳＩＧに基づいてＡＤ変換を行い、カウント値ＣＮＴを出力する。具体的には、ＡＤ変換部ＡＤＣは、７つの変換期間Ｐ１～Ｐ７において、信号ＳＩＧに含まれる７つの画素電圧ＶＰ１～ＶＰ７に基づいてそれぞれＡＤ変換を行い、７つのカウント値ＣＮＴ（カウント値ＣＮＴ１～ＣＮＴ７）をそれぞれ出力するようになっている。
信号処理部１４は、読出部２０から供給されたカウント値ＣＮＴに基づいて、所定の信号処理を行い、この信号処理の結果を画像信号ＤＡＴＡとして出力するものである。具体的には、信号処理部１４は、読出部２０から供給された７つのカウント値ＣＮＴ１～ＣＮＴ７に基づいて、４枚の画像ＰＩＣ（画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ３，ＰＩＣ４）を生成する。そして、信号処理部１４は、この４枚の画像ＰＩＣを合成することにより、１枚の撮像画像ＰＩＣＡを生成する。そして、信号処理部１４は、この撮像画像ＰＩＣＡを、画像信号ＤＡＴＡとして出力する。これにより、撮像装置１では、後述するように、ダイナミックレンジを拡大することができるようになっている。
制御部１５は、走査部１２、読出部２０、および信号処理部１４に制御信号を供給し、これらの回路の動作を制御することにより、撮像装置１の動作を制御するものである。
ここで、フォトダイオードＰＤ１は、本開示における「第１の光電変換素子」の一具体例に対応する。フォトダイオードＰＤ２は、本開示における「第２の光電変換素子」の一具体例に対応する。フローティングディフュージョンＦＤは、本開示における「第１の容量素子」の一具体例に対応する。容量素子ＦＣは、本開示における「第２の容量素子」の一具体例に対応する。トランジスタＴＧＬは、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＦＤＧは、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタＲＳＴは、本開示における「第３のトランジスタ」の一具体例に対応する。トランジスタＴＧＳは、本開示における「第４のトランジスタ」の一具体例に対応する。トランジスタＦＣＧは、本開示における「第５のトランジスタ」の一具体例に対応する。トランジスタＡＭＰは、本開示における「第６のトランジスタ」の一具体例に対応する。走査部１２は、本開示における「駆動部」の一具体例に対応する。読出部２０および信号処理部１４は、本開示における「信号処理部」の一具体例に対応する。
［動作および作用］
続いて、本実施の形態の撮像装置１の動作および作用について説明する。
（全体動作概要）
まず、図１，２を参照して、撮像装置１の全体動作概要を説明する。走査部１２は、複数の撮像画素１０を、１行分の撮像画素１０を単位として、順次駆動する。撮像画素１０は、水平期間Ｈにおける７つの変換期間Ｐ１～Ｐ７において、７つの画素電圧ＶＰ１～ＶＰ７を順次出力する。読出部２０のＡＤ変換部ＡＤＣは、これらの７つの画素電圧ＶＰ１～ＶＰ７に基づいてそれぞれＡＤ変換を行い、７つのカウント値ＣＮＴ１～ＣＮＴ７をそれぞれ出力する。信号処理部１４は、読出部２０から供給された７つのカウント値ＣＮＴ１～ＣＮＴ７に基づいて、４枚の画像ＰＩＣ（画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ３，ＰＩＣ４）を生成する。そして、信号処理部１４は、この４枚の画像ＰＩＣを合成することにより、１枚の撮像画像ＰＩＣＡを生成する。
（詳細動作）
撮像装置１において、複数の撮像画素１０は、画素電圧ＶＰを信号ＳＩＧとして出力する。そして、読出部２０のＡＤ変換部ＡＤＣは、この信号ＳＩＧに基づいてデジタル値（カウント値ＣＮＴ）を生成する。以下に、着目したある撮像画素１０Ａに係る動作について詳細に説明する。
図３，４Ａ，４Ｂは、撮像装置１の一動作例を表すものであり、（Ａ）は水平同期信号ＨＳＹＮＣの波形を示し、（Ｂ）は撮像画素１０Ａに供給される信号ＳＳＥＬの波形を示し、（Ｃ）は撮像画素１０Ａに供給される信号ＳＦＤＧの波形を示し、（Ｄ）は撮像画素１０Ａに供給される信号ＳＴＧＬの波形を示し、（Ｅ）は撮像画素１０Ａに供給される信号ＳＲＳＴの波形を示し、（Ｆ）は撮像画素１０Ａに供給される信号ＳＦＣＧの波形を示し、（Ｇ）は撮像画素１０Ａに供給される信号ＳＴＧＳの波形を示し、（Ｈ）は参照信号ＲＥＦの波形を示し、（Ｉ）は撮像画素１０Ａから出力される信号ＳＩＧの波形を示し、（Ｊ）は撮像画素１０Ａに接続されたＡＤ変換部ＡＤＣにおけるカウンタ２５の動作を示す。図４Ａは、図３に示した動作のうちの前半の動作を示し、図４Ｂは、図３に示した動作のうちの後半の動作を示す。図３（Ｈ），（Ｉ）、図４Ａ（Ｈ），（Ｉ）、および図４Ｂ（Ｈ），（Ｉ）では、各信号の波形を同じ電圧軸で示している。また、図３（Ｊ）、図４Ａ（Ｊ）、図４Ｂ（Ｊ）において、斜線は、カウンタ２５がカウント動作を行っていることを示している。
図５Ａ～５Ｃは、撮像画素１０Ａの状態を表すものである。この図５Ａ～５Ｃでは、トランジスタＴＧＬ，ＲＳＴ，ＦＤＧ，ＴＧＳ，ＦＣＧ，ＳＥＬを、そのトランジスタの動作状態に応じたスイッチを用いて示している。
撮像装置１では、ある水平期間Ｈにおいて、まず、走査部１２は、信号ＳＳＥＬを用いて、画素アレイ１１における複数の撮像画素１０のうちの、着目した撮像画素１０Ａを含む１行分の撮像画素１０を選択し、撮像画素１０Ａを、その撮像画素１０Ａに対応する信号線ＳＧＬに電気的に接続させる。そして、走査部１２は、信号ＳＦＤＧ，ＳＴＧＬ，ＳＲＳＴ，ＳＦＣＧ，ＳＴＧＳを用いて、撮像画素１０Ａの動作を制御し、撮像画素１０Ａは、７つの変換期間Ｐ１～Ｐ７において、７つの画素電圧ＶＰ１～ＶＰ７を順次出力する。そして、読出部２０のＡＤ変換部ＡＤＣは、これらの７つの画素電圧ＶＰ１～ＶＰ７に基づいてそれぞれＡＤ変換を行い、７つのカウント値ＣＮＴ１～ＣＮＴ７を出力する。以下にこの動作について詳細に説明する。
まず、タイミングｔ１において、水平期間Ｈが開始すると、走査部１２は、タイミングｔ２において、信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図４Ａ（Ｂ））。これにより、撮像画素１０Ａでは、トランジスタＳＥＬがオン状態になり、撮像画素１０Ａが信号線ＳＧＬと電気的に接続される。
（タイミングｔ１１～ｔ１６の動作）
次に、タイミングｔ１１において、走査部１２は、信号ＳＦＤＧの電圧を低レベルから高レベルに変化させるとともに、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図４Ａ（Ｃ），（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＦＤＧ，ＲＳＴがともにオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤがリセットされる。また、このタイミングｔ１１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ａ（Ｈ））。
次に、タイミングｔ１２において、走査部１２は、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させるとともに、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図４Ａ（Ｃ），（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＦＤＧ，ＲＳＴがともにオフ状態になる。
次に、タイミングｔ１３において、走査部１２は、信号ＳＦＤＧの電圧を低レベルから高レベルに変化させる（図４Ａ（Ｃ））。これにより、トランジスタＦＤＧがオン状態になる。
これにより、撮像画素１０Ａでは、図５Ａに示したように、トランジスタＦＤＧ，ＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。トランジスタＦＤＧがオン状態であるので、フローティングディフュージョンＦＤおよびトランジスタＦＤＧが合成容量を構成する。この合成容量は、撮像画素１０Ａにおいて電荷を電圧へ変換する変換容量として機能する。撮像画素１０Ａでは、このように、トランジスタＦＤＧがオン状態であるので、撮像画素１０Ａにおける変換容量の容量値が大きいため、電荷から電圧への変換効率が低い。この変換容量は、タイミングｔ１１～ｔ１２においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ１）を出力する。
次に、タイミングｔ１４～ｔ１６の期間（変換期間Ｐ１）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ１に基づいてＡＤ変換を行う。具体的には、タイミングｔ１４において、読出制御部２８は、クロック信号ＣＬＫの生成を開始し、これと同時に、参照信号生成部２９は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図４Ａ（Ｈ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ２５は、カウント動作を開始する（図４Ａ（Ｊ））。
そして、タイミングｔ１５において、参照信号ＲＥＦの電圧が信号ＳＩＧの電圧（画素電圧ＶＰ１）を下回る（図４Ａ（Ｈ），（Ｉ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ２４は、信号ＣＭＰの電圧を変化させ、その結果、カウンタ２５は、カウント動作を停止する（図４Ａ（Ｊ））。このときのカウンタ２５のカウント値ＣＮＴは、カウント値ＣＮＴ１である。読出部２０は、これ以降において、このカウント値ＣＮＴ１を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
そして、タイミングｔ１６において、読出制御部２８は、変換期間Ｐ１の終了に伴い、クロック信号ＣＬＫの生成を停止し、参照信号生成部２９は、参照信号ＲＥＦの電圧の変化を停止させる（図４Ａ（Ｈ））。
（タイミングｔ２１～ｔ２４の動作）
次に、タイミングｔ２１において、走査部１２は、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させる（図４Ａ（Ｃ））。これにより、撮像画素１０Ａでは、トランジスタＦＤＧがオフ状態になる。また、このタイミングｔ２１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ａ（Ｈ））。
これにより、撮像画素１０Ａでは、図５Ｂに示したように、トランジスタＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。撮像画素１０Ａでは、このように、トランジスタＦＤＧがオフ状態であるので、撮像画素１０Ａにおける変換容量の容量値が小さいため、電荷から電圧への変換効率が高い。この変換容量は、タイミングｔ１１～ｔ１２においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ２）を出力する。
次に、タイミングｔ２２～ｔ２４の期間（変換期間Ｐ２）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ２に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ２に基づいてＡＤ変換を行い、カウント値ＣＮＴ２を得る（図４Ａ（Ｊ））。読出部２０は、これ以降において、このカウント値ＣＮＴ２を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
（タイミングｔ３１～ｔ３５の動作）
次に、タイミングｔ３１において、走査部１２は、信号ＳＴＧＬの電圧を低レベルから高レベルに変化させる（図４Ａ（Ｄ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＬがオン状態になる。これにより、フォトダイオードＰＤ１で発生した電荷がフローティングディフュージョンＦＤに転送される。また、このタイミングｔ３１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ａ（Ｈ））。
次に、タイミングｔ３２において、走査部１２は、信号ＳＴＧＬの電圧を高レベルから低レベルに変化させる（図４Ａ（Ｄ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＬがオフ状態になる。
これにより、撮像画素１０Ａでは、図５Ｂに示したように、トランジスタＦＤＧがオフ状態であるので、撮像画素１０Ａにおける変換容量の容量値が小さいので、電荷から電圧への変換効率が高い。この変換容量は、タイミングｔ３１～ｔ３２においてフォトダイオードＰＤ１から転送された電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ３）を出力する。
次に、タイミングｔ３３～ｔ３５の期間（変換期間Ｐ３）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ３に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ３に基づいてＡＤ変換を行い、カウント値ＣＮＴ３を得る（図４Ａ（Ｊ））。このカウント値ＣＮＴ３は、同じく変換効率が高い時（変換期間Ｐ２）に得られたカウント値ＣＮＴ２に対応するものである。読出部２０は、これ以降において、このカウント値ＣＮＴ３を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
（タイミングｔ４１～ｔ４４の動作）
次に、タイミングｔ４１において、走査部１２は、信号ＳＦＤＧの電圧を低レベルから高レベルに変化させる（図４Ａ（Ｃ））。これにより、撮像画素１０Ａでは、トランジスタＦＤＧがオン状態になる。また、このタイミングｔ４１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ａ（Ｈ））。
これにより、撮像画素１０Ａでは、図５Ａに示したように、トランジスタＦＤＧがオン状態であるので、フローティングディフュージョンＦＤおよびトランジスタＦＤＧが合成容量（変換容量）を構成する。よって、撮像画素１０Ａにおける変換容量の容量値が大きいので、電荷から電圧への変換効率が低い。この変換容量は、タイミングｔ３１～ｔ３２においてフォトダイオードＰＤ１から転送された電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ４）を出力する。
次に、タイミングｔ４２～ｔ４４の期間（変換期間Ｐ４）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ４に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ４に基づいてＡＤ変換を行い、カウント値ＣＮＴ４を得る（図４Ａ（Ｊ））。このカウント値ＣＮＴ４は、同じく変換効率が低い時（変換期間Ｐ１）に得られたカウント値ＣＮＴ１に対応するものである。読出部２０は、これ以降において、このカウント値ＣＮＴ４を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
（タイミングｔ５１～ｔ５６の動作）
次に、タイミングｔ５１において、走査部１２は、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図４Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオン状態になる。トランジスタＦＤＧはオン状態であるので、これにより、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤがリセットされる。また、このタイミングｔ５１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ｂ（Ｈ））。
次に、タイミングｔ５２において、走査部１２は、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオフ状態になる。
次に、タイミングｔ５３において、走査部１２は、信号ＳＦＣＧの電圧を低レベルから高レベルに変化させる（図４Ｂ（Ｆ））。これにより、撮像画素１０Ａでは、トランジスタＦＣＧがオン状態になる。
これにより、撮像画素１０Ａでは、図５Ｃに示したように、トランジスタＦＤＧ，ＦＣＧ，ＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに蓄積されていた電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ５）を出力する。
次に、タイミングｔ５４～ｔ５６の期間（変換期間Ｐ５）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ５に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ５に基づいてＡＤ変換を行い、カウント値ＣＮＴ５を得る（図４Ｂ（Ｊ））。読出部２０は、これ以降において、このカウント値ＣＮＴ５を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
（タイミングｔ６１～ｔ６５の動作）
次に、タイミングｔ６１において、走査部１２は、信号ＳＴＧＳの電圧を低レベルから高レベルに変化させる（図４Ｂ（Ｇ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＳがオン状態になる。また、このタイミングｔ６１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ｂ（Ｈ））。
次に、タイミングｔ６２において、走査部１２は、信号ＳＴＧＳの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｇ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＳがオフ状態になる。
これにより、撮像画素１０Ａでは、図５Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに蓄積されていた電荷に加え、タイミングｔ６１～ｔ６２においてフォトダイオードＰＤ２から転送された電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ６）を出力する。
次に、タイミングｔ６３～ｔ６５の期間（変換期間Ｐ６）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ６に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ６に基づいてＡＤ変換を行い、カウント値ＣＮＴ６を得る（図４Ｂ（Ｊ））。このカウント値ＣＮＴ６は、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量を構成するときに得られたカウント値ＣＮＴ５に対応するものである。読出部２０は、これ以降において、このカウント値ＣＮＴ６を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
（タイミングｔ７１～ｔ７７の動作）
次に、タイミングｔ７１において、走査部１２は、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図４Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオン状態になる。トランジスタＦＤＧ，ＦＣＧはオン状態であるので、フローティングディフュージョンＦＤの電圧および容量素子ＦＣの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤおよび容量素子ＦＣがリセットされる。また、このタイミングｔ７１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ｂ（Ｈ））。
次に、タイミングｔ７２において、走査部１２は、信号ＳＦＣＧの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｆ））。これにより、撮像画素１０Ａでは、トランジスタＦＣＧがオフ状態になる。
次に、タイミングｔ７３において、走査部１２は、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオフ状態になる。
次に、タイミングｔ７４において、走査部１２は、信号ＳＦＣＧの電圧を低レベルから高レベルに変化させる（図４Ｂ（Ｆ））。これにより、撮像画素１０Ａでは、トランジスタＦＣＧがオン状態になる。
これにより、撮像画素１０Ａでは、図５Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ７１～ｔ７２においてフローティングディフュージョンＦＤおよび容量素子ＦＣがリセットされたときの電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ７）を出力する。
次に、タイミングｔ７５～ｔ７７の期間（変換期間Ｐ７）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ７に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ７に基づいてＡＤ変換を行い、カウント値ＣＮＴ７を得る（図４Ｂ（Ｊ））。このカウント値ＣＮＴ７は、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量を構成するときに得られたカウント値ＣＮＴ５に対応するものである。読出部２０は、これ以降において、このカウント値ＣＮＴ７を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
次に、タイミングｔ７において、走査部１２は、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させるとともに、信号ＳＦＣＧの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｃ），（Ｆ））。これにより、撮像画素１０Ａでは、トランジスタＦＤＧ，ＦＣＧがオフ状態になる。また、このタイミングｔ７において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ２に変化させる（図４Ｂ（Ｈ））。
そして、タイミングｔ８において、走査部１２は、信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｂ））。これにより、撮像画素１０Ａでは、トランジスタＳＥＬがオフ状態になり、撮像画素１０Ａが信号線ＳＧＬから電気的に切り離される。
次に、信号処理部１４の動作について説明する。信号処理部１４は、読出部２０から供給されたカウント値ＣＮＴに基づいて、４枚の画像ＰＩＣ（画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ３，ＰＩＣ４）を生成する。そして、信号処理部１４は、この４枚の画像ＰＩＣを合成することにより、１枚の撮像画像ＰＩＣＡを生成する。
図６は、信号処理部１４の動作を模式的に表すものである。図６（Ａ）～（Ｇ）に示した波形は、図３（Ａ）～（Ｇ）に示した波形と同様である。
読出部２０は、図３，４Ａ，４Ｂを用いて説明したように、タイミングｔ１１～ｔ２１の期間における動作に基づいてカウント値ＣＮＴ１を生成し、タイミングｔ２１～ｔ３１の期間における動作に基づいてカウント値ＣＮＴ２を生成し、タイミングｔ３１～ｔ４１の期間における動作に基づいてカウント値ＣＮＴ３を生成し、タイミングｔ４１～ｔ５１の期間における動作に基づいてカウント値ＣＮＴ４を生成し、タイミングｔ５１～ｔ６１の期間における動作に基づいてカウント値ＣＮＴ５を生成し、タイミングｔ６１～ｔ７１の期間における動作に基づいてカウント値ＣＮＴ６を生成し、タイミングｔ７１～ｔ７の期間における動作に基づいてカウント値ＣＮＴ７を生成する。
信号処理部１４は、カウント値ＣＮＴ２およびカウント値ＣＮＴ３に基づいて、画素値ＶＡＬ１を生成する。具体的には、信号処理部１４は、カウント値ＣＮＴ３からカウント値ＣＮＴ２を減算（ＣＮＴ３－ＣＮＴ２）することにより、画素値ＶＡＬ１を算出する。すなわち、撮像装置１は、いわゆる相関２重サンプリング（ＣＤＳ；Correlated double sampling）の原理を利用し、Ｐ相（Pre-Charge相）データに対応するカウント値ＣＮＴ２、およびＤ相（Data相）データに対応するカウント値ＣＮＴ３を用いて、画素値ＶＡＬ１を算出する。
同様に、信号処理部１４は、カウント値ＣＮＴ１およびカウント値ＣＮＴ４に基づいて、画素値ＶＡＬ２を生成する。具体的には、信号処理部１４は、カウント値ＣＮＴ４からカウント値ＣＮＴ１を減算（ＣＮＴ４－ＣＮＴ１）することにより、画素値ＶＡＬ２を算出する。すなわち、撮像装置１は、相関２重サンプリングの原理を利用し、Ｐ相データに対応するカウント値ＣＮＴ１、およびＤ相データに対応するカウント値ＣＮＴ４を用いて、画素値ＶＡＬ２を算出する。
同様に、信号処理部１４は、カウント値ＣＮＴ５およびカウント値ＣＮＴ６に基づいて、画素値ＶＡＬ３を生成する。具体的には、信号処理部１４は、カウント値ＣＮＴ６からカウント値ＣＮＴ５を減算（ＣＮＴ６－ＣＮＴ５）することにより、画素値ＶＡＬ３を算出する。すなわち、撮像装置１は、相関２重サンプリングの原理を利用し、Ｐ相データに対応するカウント値ＣＮＴ５、およびＤ相データに対応するカウント値ＣＮＴ６を用いて、画素値ＶＡＬ３を算出する。
そして、信号処理部１４は、カウント値ＣＮＴ５およびカウント値ＣＮＴ７に基づいて、画素値ＶＡＬ４を生成する。具体的には、信号処理部１４は、カウント値ＣＮＴ５からカウント値ＣＮＴ７を減算（ＣＮＴ５－ＣＮＴ７）することにより、画素値ＶＡＬ４を算出する。すなわち、撮像装置１は、いわゆる２重データサンプリング（ＤＤＳ；Double Data Sampling）の原理を利用し、フローティングディフュージョンＦＤおよび容量素子ＦＣをリセットした後のカウント値ＣＮＴ７、およびフローティングディフュージョンＦＤをリセットした後のカウント値ＣＮＴ５を用いて、画素値ＶＡＬ４を算出する。
ここで、画素値ＶＡＬ１は、本開示における「第１の値」の一具体例に対応する。画素値ＶＡＬ２は、本開示における「第２の値」の一具体例に対応する。画素値ＶＡＬ３は、本開示における「第３の値」の一具体例に対応する。画素値ＶＡＬ４は、本開示における「第４の値」の一具体例に対応する。
そして、信号処理部１４は、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ１に基づいて画像ＰＩＣ１を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ２に基づいて画像ＰＩＣ２を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ３に基づいて画像ＰＩＣ３を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ４に基づいて画像ＰＩＣ４を生成する。そして、信号処理部１４は、これらの画像ＰＩＣ１～ＰＩＣ４を合成することにより、撮像画像ＰＩＣＡを生成する。
図７は、撮像装置１により合成された撮像画像ＰＩＣＡにおける信号対雑音比（Ｓ／Ｎ比）の一例を表すものである。図７において、横軸は輝度を示し、縦軸はＳ／Ｎ比を示す。
信号処理部１４は、４枚の画像ＰＩＣ１～ＰＩＣ４を合成する際、輝度が高くなるにつれて、画像ＰＩＣ１～ＰＩＣ４のうちの使用する画像ＰＩＣの枚数を増やしていく。具体的には、信号処理部１４は、着目した画素における輝度が輝度値Ｌ１より低い場合には、画像ＰＩＣ１における、その着目した画素での画素値ＶＡＬ１に基づいて、撮像画像ＰＩＣＡにおける、その着目した画素での画素値を生成する。また、信号処理部１４は、着目した画素における輝度が輝度値Ｌ１より高く輝度値Ｌ２より低い場合には、２枚の画像ＰＩＣ１，ＰＩＣ２における、その着目した画素での画素値ＶＡＬ１，ＶＡＬ２に基づいて、撮像画像ＰＩＣＡにおける、その着目した画素での画素値を生成する。また、信号処理部１４は、着目した画素における輝度が輝度値Ｌ２より高く輝度値Ｌ３より低い場合には、３枚の画像ＰＩＣ１～ＰＩＣ３における、その着目した画素での画素値ＶＡＬ１～ＶＡＬ３に基づいて、撮像画像ＰＩＣＡにおける、その着目した画素での画素値を生成する。また、信号処理部１４は、輝度が輝度値Ｌ３より高い場合には、４枚の画像ＰＩＣ１～ＰＩＣ４における、その着目した画素での画素値ＶＡＬ１～ＶＡＬ４に基づいて、撮像画像ＰＩＣＡにおける、その着目した画素での画素値を生成する。
図７に示したように、Ｓ／Ｎ比は、輝度が輝度値Ｌ２を超えると低下し（部分Ｗ１）、輝度が輝度値Ｌ３を超えるとさらに低下する（部分Ｗ３）。すなわち、部分Ｗ１では、合成に使用する画像に画像ＰＩＣ３を加えることにより、Ｓ／Ｎ比が低下し、部分Ｗ２では、合成に使用する画像に画像ＰＩＣ４を加えることにより、Ｓ／Ｎ比が低下する。
上述したように、撮像装置１では、相関２重サンプリングにより、画像ＰＩＣ３を構成する画素値ＶＡＬ３を求めるようにした。これにより、撮像装置１では、画像ＰＩＣ３に含まれるノイズを低減することができるので、以下に、比較例と対比して説明するように、図７に示した輝度値Ｌ２におけるＳ／Ｎ比の低下を改善することができる。
（比較例）
次に、比較例に係る撮像装置１Ｒと対比して、本実施の形態に係る撮像装置１の効果を説明する。撮像装置１Ｒは、走査部１２Ｒと、読出部２０Ｒと、信号処理部１４Ｒと、制御部１５Ｒとを備えている。この撮像装置１Ｒでは、撮像画素１０は、水平期間Ｈにおける６つの変換期間Ｐ１～Ｐ６において、６つの画素電圧ＶＰ１～ＶＰ４，ＶＰ１６，ＶＰ７を順次出力する。読出部２０ＲのＡＤ変換部ＡＤＣは、これらの６つの画素電圧ＶＰ１～ＶＰ４，ＶＰ１６，ＶＰ７に基づいてそれぞれＡＤ変換を行い、６つのカウント値ＣＮＴ１～ＣＮＴ４，ＣＮＴ１６，ＣＮＴ７をそれぞれ出力する。信号処理部１４Ｒは、読出部２０Ｒから供給されたカウント値ＣＮＴ１～ＣＮＴ４，ＣＮＴ１６，ＣＮＴ７に基づいて、３枚の画像ＰＩＣ（画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ１３）を生成する。そして、信号処理部１４Ｒは、この３枚の画像ＰＩＣを合成することにより、１枚の撮像画像ＰＩＣＲを生成する。
図８，９Ａ，９Ｂは、撮像装置１Ｒにおける、着目したある撮像画素１０Ａに係る動作の一例を表すものである。図９Ａは、図８に示した動作のうちの前半の動作を示し、図９Ｂは、図８に示した動作のうちの後半の動作を示す。タイミングｔ５１以前の動作、およびタイミングｔ７１以降の動作は、本実施の形態に係る撮像装置１の動作（図３，４Ａ，４Ｂ）と同様である。以下に、タイミングｔ５１～ｔ７１における動作について説明する。
タイミングｔ５１において、走査部１２Ｒは、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図９Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオン状態になる。トランジスタＦＤＧはオン状態であるので、これにより、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤがリセットされる。また、このタイミングｔ５１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図９Ｂ（Ｈ））。
次に、タイミングｔ５２において、走査部１２Ｒは、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図９Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオフ状態になる。
次に、タイミングｔ５３において、走査部１２Ｒは、信号ＳＦＣＧの電圧を低レベルから高レベルに変化させる（図９Ｂ（Ｆ））。これにより、撮像画素１０Ａでは、トランジスタＦＣＧがオン状態になる。
次に、タイミングｔ５８において、走査部１２Ｒは、信号ＳＴＧＳの電圧を低レベルから高レベルに変化させる（図９Ｂ（Ｇ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＳがオン状態になる。
次に、タイミングｔ５９において、走査部１２Ｒは、信号ＳＴＧＳの電圧を高レベルから低レベルに変化させる（図８Ｂ（Ｇ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＳがオフ状態になる。
これにより、撮像画素１０Ａでは、図５Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに蓄積されていた電荷に加え、タイミングｔ５８～ｔ５９においてフォトダイオードＰＤ２から転送された電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ１６）を出力する。
次に、タイミングｔ６３～ｔ６５の期間（変換期間Ｐ１６）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ１６に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ１６に基づいてＡＤ変換を行い、カウント値ＣＮＴ１６を得る（図９Ｂ（Ｊ））。読出部２０Ｒは、これ以降において、このカウント値ＣＮＴ１６を信号処理部１４Ｒに供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
図１０は、信号処理部１４Ｒの動作を模式的に表すものである。図１０（Ａ）～（Ｇ）に示した波形は、図８（Ａ）～（Ｇ）に示した波形と同様である。
読出部２０Ｒは、図８，９Ａ，９Ｂを用いて説明したように、タイミングｔ５１～ｔ７１の期間における動作に基づいてカウント値ＣＮＴ１６を生成し、タイミングｔ７１～ｔ７の期間における動作に基づいてカウント値ＣＮＴ７を生成する。
信号処理部１４Ｒは、カウント値ＣＮＴ１６およびカウント値ＣＮＴ７に基づいて、画素値ＶＡＬ１３を生成する。具体的には、信号処理部１４Ｒは、２重データサンプリング（ＤＤＳ）の原理を利用し、カウント値ＣＮＴ１６からカウント値ＣＮＴ７を減算（ＣＮＴ１６－ＣＮＴ７）することにより、画素値ＶＡＬ１３を算出する。
そして、信号処理部１４Ｒは、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ１に基づいて画像ＰＩＣ１を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ２に基づいて画像ＰＩＣ２を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ１３に基づいて画像ＰＩＣ１３を生成する。そして、信号処理部１４Ｒは、これらの画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ１３を合成することにより、撮像画像ＰＩＣＲを生成する。
図１１は、撮像装置１Ｒにより合成された撮像画像ＰＩＣＲにおける信号対雑音比（Ｓ／Ｎ比）の一例を表すものである。
信号処理部１４Ｒは、本実施の形態に係る信号処理部１４と同様に、３枚の画像ＰＩＣを合成する際、輝度が高くなるにつれて、画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ１３のうちの使用する画像ＰＩＣの枚数を増やしていく。具体的には、信号処理部１４Ｒは、着目した画素における輝度が輝度値Ｌ１１より低い場合には、画像ＰＩＣ１における、その着目した画素での画素値ＶＡＬ１に基づいて、撮像画像ＰＩＣＲにおける、その着目した画素での画素値を生成する。また、信号処理部１４Ｒは、着目した画素における輝度が輝度値Ｌ１１より高く輝度値Ｌ１２より低い場合には、２枚の画像ＰＩＣ１，ＰＩＣ２における、その着目した画素での画素値ＶＡＬ１，ＶＡＬ２に基づいて、撮像画像ＰＩＣＲにおける、その着目した画素での画素値を生成する。また、信号処理部１４Ｒは、着目した画素における輝度が輝度値Ｌ１２より高い場合には、３枚の画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ１３における、その着目した画素での画素値ＶＡＬ１，ＶＡＬ２，ＶＡＬ１３に基づいて、撮像画像ＰＩＣＲにおける、その着目した画素での画素値を生成する。
図１１に示したように、Ｓ／Ｎ比は、輝度が輝度値Ｌ１２を超えると低下する（部分Ｗ３）。すなわち、部分Ｗ３では、合成に使用する画像に画像ＰＩＣ１３を加えることにより、Ｓ／Ｎ比が低下する。すなわち、この画像ＰＩＣ１３は、２重データサンプリング（ＤＤＳ）により生成したものであるので、相関２重サンプリングのように、ノイズを十分に除去することができない。その結果、撮像装置１Ｒでは、この部分Ｗ３において、Ｓ／Ｎ比が大幅に低下してしまう。
一方、本実施の形態に係る撮像装置１では、相関２重サンプリングにより、画像ＰＩＣ３を生成した。すなわち、信号処理部１４は、図６において、タイミングｔ５１～ｔ６１の期間における動作に基づいて生成したカウント値ＣＮＴ５をＰ相データとして用いるとともに、続くタイミングｔ６１～ｔ７１の期間における動作に基づいて生成したカウント値ＣＮＴ６をＤ相データとして用いることにより、画像ＰＩＣ３を生成するようにした。これにより、撮像装置１では、例えばフォトダイオードＰＤ２における暗電流やリセットノイズの成分を除去することができるので、図７に示したように、合成に使用する画像に画像ＰＩＣ３を加えたときのＳ／Ｎ比の低下を改善することができる。その結果、撮像装置１では、撮像画像ＰＩＣＡの画質を高めることができる。
［効果］
以上のように本実施の形態では、相関２重サンプリングにより、３つめの画像ＰＩＣ３を生成し、この画像ＰＩＣ３を用いて撮像画像を生成するようにしたので、画質を高めることができる。
［変形例１］
上記実施の形態では、図３に示したように、７つの変換期間Ｐ１～Ｐ７を設けたが、これに限定されるものではない。例えば、図１２，１３に示す撮像装置１Ｂのように、８つの変換期間Ｐ１～Ｐ８を設けてもよい。この撮像装置１Ｂは、上記実施の形態に係る撮像装置１（図３）におけるタイミングｔ５１～ｔ６１の期間と、タイミングｔ６１～ｔ７１の期間の間に、変換期間Ｐ１５を含む期間を追加したものである。
撮像装置１Ｂでは、ＡＤＣ変換部ＡＤＣは、変換期間Ｐ５において、撮像画素１０Ａから出力された画素電圧ＶＰ（ＶＰ５）に基づいてカウント値ＣＮＴ（カウント値ＣＮＴ５）を生成する。そして、撮像装置１Ｂでは、その後に、信号ＳＳＥＬ，ＳＦＤＧ，ＳＴＧＬ，ＳＲＳＴ，ＳＦＣＧ，ＳＴＧＳを維持したまま、ＡＤＣ変換部ＡＤＣが、変換期間Ｐ１５において、撮像画素１０Ａから出力された画素電圧ＶＰに基づいてカウント値ＣＮＴ（カウント値ＣＮＴ１５）を生成する。
そして、信号処理部１４は、カウント値ＣＮＴ１５およびカウント値ＣＮＴ６に基づいて、画素値ＶＡＬ３を生成する。具体的には、信号処理部１４は、カウント値ＣＮＴ６からカウント値ＣＮＴ１５を減算（ＣＮＴ６－ＣＮＴ１５）することにより、画素値ＶＡＬ３を算出する。すなわち、撮像装置１Ｂは、相関２重サンプリングの原理を利用し、Ｐ相データに対応するカウント値ＣＮＴ１５、およびＤ相データに対応するカウント値ＣＮＴ６を用いて、画素値ＶＡＬ３を算出する。また、信号処理部１４は、上記実施の形態の場合と同様に、カウント値ＣＮＴ５およびカウント値ＣＮＴ７に基づいて、画素値ＶＡＬ４を生成する。
そして、信号処理部１４は、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ１に基づいて画像ＰＩＣ１を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ２に基づいて画像ＰＩＣ２を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ３に基づいて画像ＰＩＣ３を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ４に基づいて画像ＰＩＣ４を生成する。そして、信号処理部１４は、これらの画像ＰＩＣ１～ＰＩＣ４を合成することにより、撮像画像ＰＩＣＡを生成する。
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の各実施の形態等における信号ＳＳＥＬ，ＳＦＤＧ，ＳＴＧＬ，ＳＲＳＴ，ＳＦＣＧ，ＳＴＧＳの波形および遷移タイミングは、一例であり、適宜変更してもよい。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (14)

  1. 第１の光電変換素子と、前記第１の光電変換素子に接続された第１のトランジスタと、前記第１のトランジスタに接続された第１の容量素子と、前記第１の容量素子に接続された第２のトランジスタと、前記第２のトランジスタに接続された第３のトランジスタと、第２の光電変換素子と、前記第２の光電変換素子に接続された第４のトランジスタと、前記第４のトランジスタに接続された第２の容量素子と、前記第２のトランジスタおよび前記第４のトランジスタの間に接続された第５のトランジスタと、前記第１の容量素子に接続された第６のトランジスタとを有し、前記第１の光電変換素子の受光領域は、前記第２の光電変換素子の受光領域よりも広い画素と、
    前記画素から出力された第１の信号、第２の信号、第３の信号、および第４の信号に基づいて、第１の画像データ、第２の画像データ、第３の画像データ、および第４の画像データをそれぞれ生成し、前記第１の画像データ、前記第２の画像データ、前記第３の画像データ、および前記第４の画像データを合成することにより撮像画像データを生成する信号処理部と、
    前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタ、および前記第５のトランジスタのそれぞれを駆動する駆動部と
    を備え、
    前記駆動部は、
    第１の期間において、前記第２のトランジスタおよび前記第３のトランジスタをオン状態にするとともに、前記第１のトランジスタ、前記第４のトランジスタ、および前記第５のトランジスタをオフ状態にし、
    前記第１の期間の後の第２の期間において、前記第３のトランジスタをオフ状態にするとともに前記第５のトランジスタをオン状態にし、
    前記第２の期間の後の第３の期間において、前記第４のトランジスタをオン状態にし、
    前記第３の期間の後の第４の期間において、前記第４のトランジスタをオフ状態にする
    撮像装置。
  2. 前記第２の容量素子には、所定の直流電圧が供給されている
    請求項１に記載の撮像装置。
  3. 前記第５のトランジスタは、前記第２のトランジスタおよび前記第３のトランジスタの間に接続されている
    請求項１に記載の撮像装置。
  4. 前記第２の容量素子は、前記第４のトランジスタおよび前記第５のトランジスタの間に接続されている
    請求項１に記載の撮像装置。
  5. 前記第２のトランジスタは、前記画素における変換効率を切り替える
    請求項１に記載の撮像装置。
  6. 前記第５のトランジスタは、前記画素における変換効率を切り替える
    請求項１に記載の撮像装置。
  7. 前記第１の容量素子は、前記第６のトランジスタに直接に接続された
    請求項１に記載の撮像装置。
  8. 前記第１の容量素子は、フローティングディフュージョンである
    請求項１に記載の撮像装置。
  9. 前記第６のトランジスタは、前記第１の容量素子における電圧に対応する画素電圧を出力する
    請求項１に記載の撮像装置。
  10. 前記駆動部は、
    前記第４の期間の後の第５の期間において、前記第３のトランジスタおよび前記第５のトランジスタをオン状態にし、
    前記第５の期間の後の第６の期間において、前記第３のトランジスタおよび前記第５のトランジスタをオフ状態にし、
    前記第６の期間の後の第７の期間において、前記第３のトランジスタをオフ状態にするとともに前記第５のトランジスタをオン状態にする
    請求項１に記載の撮像装置。
  11. 前記駆動部は、
    前記第４の期間の後の第５の期間において、前記第３のトランジスタおよび前記第５のトランジスタをオン状態にし、
    前記第５の期間の後の第６の期間において、前記第３のトランジスタおよび前記第５のトランジスタをオフ状態にし、
    前記第６の期間の後の第７の期間において、前記第３のトランジスタをオフ状態にするとともに前記第５のトランジスタをオン状態にし、
    前記第２の期間は、第１のサブ期間と、前記第１のサブ期間の後の第２のサブ期間とを含む
    請求項１に記載の撮像装置。
  12. 前記駆動部は、
    第８の期間において、前記第２のトランジスタおよび前記第３のトランジスタをオン状態にするとともに、前記第１のトランジスタ、前記第４のトランジスタ、および前記第５のトランジスタをオフ状態にし、
    前記第８の期間の後の第９の期間において、前記第２のトランジスタをオン状態にするとともに前記第３のトランジスタをオフ状態にし、
    前記第９の期間の後の第１０の期間において、前記第２のトランジスタをオフ状態にし、
    前記第１０の期間の後の第１１の期間において、前記第１のトランジスタをオン状態にし、
    前記第１１の期間の後の第１２の期間において、前記第１のトランジスタをオフ状態にし、
    前記第１２の期間の後であり前記第１の期間の前の第１３の期間において、前記第２のトランジスタをオン状態にする
    請求項１０に記載の撮像装置。
  13. 前記第１の容量素子は、拡散層を含む
    請求項１に記載の撮像装置。
  14. 前記信号処理部は、
    電圧レベルが変化する参照信号を生成する参照信号生成部と、
    画素電圧と前記参照信号とを比較することにより比較信号を生成する比較部と、
    前記比較信号に基づいてカウント動作を行うことによりデジタル値を生成するカウンタと
    を有する
    請求項１に記載の撮像装置。
JP2022177131A 2017-10-27 2022-11-04 撮像装置 Active JP7439213B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017208118 2017-10-27
JP2017208118 2017-10-27
PCT/JP2018/036877 WO2019082614A1 (ja) 2017-10-27 2018-10-02 撮像装置および撮像方法
JP2019550911A JP7181887B2 (ja) 2017-10-27 2018-10-02 撮像装置および撮像方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019550911A Division JP7181887B2 (ja) 2017-10-27 2018-10-02 撮像装置および撮像方法

Publications (2)

Publication Number Publication Date
JP2023011858A JP2023011858A (ja) 2023-01-24
JP7439213B2 true JP7439213B2 (ja) 2024-02-27

Family

ID=66246454

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019550911A Active JP7181887B2 (ja) 2017-10-27 2018-10-02 撮像装置および撮像方法
JP2022177131A Active JP7439213B2 (ja) 2017-10-27 2022-11-04 撮像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019550911A Active JP7181887B2 (ja) 2017-10-27 2018-10-02 撮像装置および撮像方法

Country Status (5)

Country Link
US (1) US11122230B2 (ja)
JP (2) JP7181887B2 (ja)
KR (2) KR102577163B1 (ja)
CN (2) CN111164964B (ja)
WO (1) WO2019082614A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219857A (ja) 2015-05-14 2016-12-22 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
JP2017034301A (ja) 2015-07-28 2017-02-09 キヤノン株式会社 固体撮像素子、撮像装置、及び固体撮像素子の制御方法
WO2017141847A1 (ja) 2016-02-15 2017-08-24 パナソニックＩｐマネジメント株式会社 固体撮像装置および撮像装置
JP2017175345A (ja) 2016-03-23 2017-09-28 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP2005332880A (ja) * 2004-05-18 2005-12-02 Sony Corp 撮像素子および画像入力処理装置
KR101257526B1 (ko) * 2005-04-07 2013-04-23 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서, 고체 촬상 장치, 및 고체 촬상 장치의 동작 방법
JP2011023917A (ja) 2009-07-15 2011-02-03 Nikon Corp 固体撮像素子
JP2014143508A (ja) 2013-01-23 2014-08-07 Nippon Hoso Kyokai <Nhk> 撮像装置
WO2015045785A1 (ja) * 2013-09-30 2015-04-02 富士フイルム株式会社 画像処理装置、撮像装置、画像処理方法及び画像処理プログラム
US10498983B2 (en) 2015-03-16 2019-12-03 Sony Corporation Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
WO2017010260A1 (ja) 2015-07-10 2017-01-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および駆動方法、並びに電子機器
JP6754157B2 (ja) * 2015-10-26 2020-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
TWI717450B (zh) * 2016-02-18 2021-02-01 日商新力股份有限公司 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器
KR102678455B1 (ko) * 2016-12-30 2024-06-27 삼성전자주식회사 이미지 센서
US11050966B2 (en) * 2017-04-12 2021-06-29 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US11350044B2 (en) * 2017-07-07 2022-05-31 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219857A (ja) 2015-05-14 2016-12-22 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
JP2017034301A (ja) 2015-07-28 2017-02-09 キヤノン株式会社 固体撮像素子、撮像装置、及び固体撮像素子の制御方法
WO2017141847A1 (ja) 2016-02-15 2017-08-24 パナソニックＩｐマネジメント株式会社 固体撮像装置および撮像装置
JP2017175345A (ja) 2016-03-23 2017-09-28 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器

Also Published As

Publication number Publication date
CN111164964B (zh) 2022-08-16
KR20200073212A (ko) 2020-06-23
JP7181887B2 (ja) 2022-12-01
CN115483236A (zh) 2022-12-16
US11122230B2 (en) 2021-09-14
US20210211599A1 (en) 2021-07-08
KR20220165836A (ko) 2022-12-15
JP2023011858A (ja) 2023-01-24
KR102489552B1 (ko) 2023-01-17
KR102577163B1 (ko) 2023-09-08
WO2019082614A1 (ja) 2019-05-02
CN111164964A (zh) 2020-05-15
JPWO2019082614A1 (ja) 2020-11-12

Similar Documents

Publication Publication Date Title
KR101450904B1 (ko) Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치
US9661253B2 (en) Solid-state imaging device, driving method, and electronic device
JP6740067B2 (ja) 固体撮像装置及びその駆動方法
US9479189B2 (en) A/D converter, solid-state imaging device and camera system
JP6874007B2 (ja) 比較器、ａｄ変換器、固体撮像装置、電子機器、および、比較器の制御方法
US10630930B2 (en) Solid-state image sensing apparatus, control method, and electronic device
KR20210102517A (ko) 듀얼 컨버전 게인을 이용하여 hdr 이미지를 구현하기 위한 이미지 센서
JP2008136042A (ja) 固体撮像装置、撮像装置
TW202015396A (zh) 固態攝像裝置
JP7362651B2 (ja) 撮像装置及び電子機器
US11750942B2 (en) Image sensor, an imaging device and a method of operating the same
JP7439213B2 (ja) 撮像装置
US8710422B2 (en) Imaging device
CN112567732A (zh) 固态摄像装置和电子设备
JP6053333B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
JP2010130254A (ja) 固体撮像素子、固体撮像装置及びその駆動方法
JP2013058960A (ja) 固体撮像装置
JP2010226679A (ja) 固体撮像装置
JP2013051497A (ja) 固体撮像装置、撮像装置および撮像方法
WO2023002643A1 (ja) 撮像素子及び撮像装置
JP2022170557A (ja) Ａｄ変換回路の駆動方法、ａｄ変換回路、光電変換装置、機器
JP2023042891A (ja) 光電変換装置及びその駆動方法
JP2017050577A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240214

R150 Certificate of patent or registration of utility model

Ref document number: 7439213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150