JP2005332880A - 撮像素子および画像入力処理装置 - Google Patents
撮像素子および画像入力処理装置 Download PDFInfo
- Publication number
- JP2005332880A JP2005332880A JP2004148079A JP2004148079A JP2005332880A JP 2005332880 A JP2005332880 A JP 2005332880A JP 2004148079 A JP2004148079 A JP 2004148079A JP 2004148079 A JP2004148079 A JP 2004148079A JP 2005332880 A JP2005332880 A JP 2005332880A
- Authority
- JP
- Japan
- Prior art keywords
- sensitivity
- pixel
- light receiving
- signal
- receiving unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】感度が異なる画素を有する撮像素子では、異なる画素からの信号レベルを揃える演算が必要であり、そのためハード的またはソフト的な負担が大きい。
【解決手段】受光部(たとえばフォトダイオードPD)の感度が異なる高感度画素11と低感度画素12を有している。フォトダイオードPDから信号の出力端子までの経路途中で蓄積ノードSNに接続されているアンプトランジスタ15の入力段に、フォトダイオードPDで発生する電子を一時蓄える蓄積容量C1(またはC2)を備えている。高感度画素の蓄積容量C1の大きさを低感度画素12の蓄積容量C2より大きくし、これによって信号レベルを撮像素子内部で揃えている。
【選択図】図3
【解決手段】受光部(たとえばフォトダイオードPD)の感度が異なる高感度画素11と低感度画素12を有している。フォトダイオードPDから信号の出力端子までの経路途中で蓄積ノードSNに接続されているアンプトランジスタ15の入力段に、フォトダイオードPDで発生する電子を一時蓄える蓄積容量C1(またはC2)を備えている。高感度画素の蓄積容量C1の大きさを低感度画素12の蓄積容量C2より大きくし、これによって信号レベルを撮像素子内部で揃えている。
【選択図】図3
Description
本発明は、入射光を受光し光電変換する受光部を画素ごとに有し、光電変換により発生する電荷に基づく信号を増幅して出力する撮像素子と、当該撮像素子を内蔵する画像入力処理装置とに関する。
動画を撮影するビデオカメラ、あるいは、静止画を撮影するスチルカメラなどの画像入力処理装置に内蔵する撮像素子は、CCD、MOSセンサなどであり電子的に画像を撮影することから、一般に、銀塩フィルムなどに撮影する場合に比べると階調表現のダイナミックレンジが狭い。そこで、撮影画像のダイナミックレンジを広げるために、感度が異なる画素を内蔵した撮像素子が知られている(たとえば、特許文献1参照)。
このような撮像素子は、撮像素子の最小単位である画素として、任意の感度の画素と、これよりも相対的に感度の高い(もしくは低い)画素とを交互に配置している。たとえば図2に示す画素構成では、画素11は相対的に感度が高い高感度画素であり、画素12は相対的に感度が低い低感度画素である。
ここで画素の感度を異ならせる方法としては、光を受けるフォトダイオードの感度を隣接画素で変える方法、フォトダイオードの受光面あるいはフォトダイオード上の開口部の面積を隣接画素で変える方法、画素上を覆うオンチップカラーフィルタなどのフィルタの透過率を隣接画素で変える方法、あるいは、受光時間を隣接画素で変えて受光する光の積分値を制御する方法などがある。上記特許文献1では、オンチップカラーフィルタ(NDフィルタ)を画素の配列に対しモザイク状に配置することにより、NDフィルタを配置している画素の感度を、NDフィルタを配置していない隣接画素より低下させている。
ここで画素の感度を異ならせる方法としては、光を受けるフォトダイオードの感度を隣接画素で変える方法、フォトダイオードの受光面あるいはフォトダイオード上の開口部の面積を隣接画素で変える方法、画素上を覆うオンチップカラーフィルタなどのフィルタの透過率を隣接画素で変える方法、あるいは、受光時間を隣接画素で変えて受光する光の積分値を制御する方法などがある。上記特許文献1では、オンチップカラーフィルタ(NDフィルタ)を画素の配列に対しモザイク状に配置することにより、NDフィルタを配置している画素の感度を、NDフィルタを配置していない隣接画素より低下させている。
一般に、暗い画像の場合は感度を高くすると、暗部の階調表現を豊かにし黒つぶれという問題を回避することができる。また、強い光が入力される明るい画像の場合は、入射光量に対する発生電荷量が飽和することから一定以上の光強度部分で画像が白とびする問題があるが、この問題は感度を低くすることにより回避できる。
特許文献1に示す撮像素子のように感度が異なる画素を内蔵した撮像素子10からは、高感度画素11からの信号(高感度画素信号)と低感度画素12からの信号(低感度画素信号)が出力される。撮像素子より後段の画像処理回路において、低感度画素信号を被写体の明るい部分を表現するのに利用し、高感度画素信号を被写体の暗い部分を表現するのに利用する。つまり、撮像素子10から出力される高感度画素信号と低感度画素信号をデジタル信号に変換(A/D変換)した後、両信号を画像処理回路が適当な方法でミックスさせることにより、暗い部分から明るい部分までまんべんなく表現する撮影画像を得ている。これにより得られた撮影画像は、上述した黒つぶれや白とびを防止し、かつ、広いダイナミックレンジの画像となる。
特開2003−324656号公報
高感度画素と低感度画素とを有する撮像素子に同一の明るさの光が入射した場合、その感度差に起因して、高感度画素と低感度画素のそれぞれが出力する信号量(光電変換後の電子数に相当)は異なったものとなる。
たとえば感度比が低感度画素:高感度画素=1:2の場合、光電変換により得られる電子数もこの比となり、この電子数の信号をA/D変換した値も、やはりこの比程度となる。つまり、低感度画素信号から得られるデジタル値が「100」程度であれば、高感度画素信号から得られるデジタル値は「200」程度となる。
しかし、これらのデジタル値「100」と「200」は、実際は同一の入射光から得られたものであり、これらのデジタル値を有する画素信号を後に信号処理する場合は、同じデジタル値の画素信号として扱うためのレベル合わせ用の演算が必要となる。
たとえば感度比が低感度画素:高感度画素=1:2の場合、光電変換により得られる電子数もこの比となり、この電子数の信号をA/D変換した値も、やはりこの比程度となる。つまり、低感度画素信号から得られるデジタル値が「100」程度であれば、高感度画素信号から得られるデジタル値は「200」程度となる。
しかし、これらのデジタル値「100」と「200」は、実際は同一の入射光から得られたものであり、これらのデジタル値を有する画素信号を後に信号処理する場合は、同じデジタル値の画素信号として扱うためのレベル合わせ用の演算が必要となる。
図10のブロック図に、撮像素子より後段の処理回路の一般的な構成を示す。
高感度画素11からの信号(高感度画素信号)と低感度画素12からの信号(低感度画素信号)を、クロックで制御して撮像素子10の別々の端子から外部に出力する場合と、クロック数で規定される画素単位ごとに両画素信号を交互に繰り返して同じ端子から出力する場合がある。いずれにしても、撮像素子10の画素信号の出力端子に対し、A/D変換回路110と、種々のデジタル信号処理の機能を備えた画像処理回路120とが直列に接続されている。画像処理回路120は、デジタル信号レベルを高感度画素信号と低感度画素信号で合わせる信号レベル調整回路121と、他の処理、たとえばホワイトバランス調整、補間処理あるいはγ処理の機能を有する回路部分122とを備える。信号レベル調整回路121でレベルが揃えられたデジタル信号から後段の処理回路部分122でダイナミックレンジが広い画像の生成を行い、RGBまたはYUVの画像信号として出力する。
高感度画素11からの信号(高感度画素信号)と低感度画素12からの信号(低感度画素信号)を、クロックで制御して撮像素子10の別々の端子から外部に出力する場合と、クロック数で規定される画素単位ごとに両画素信号を交互に繰り返して同じ端子から出力する場合がある。いずれにしても、撮像素子10の画素信号の出力端子に対し、A/D変換回路110と、種々のデジタル信号処理の機能を備えた画像処理回路120とが直列に接続されている。画像処理回路120は、デジタル信号レベルを高感度画素信号と低感度画素信号で合わせる信号レベル調整回路121と、他の処理、たとえばホワイトバランス調整、補間処理あるいはγ処理の機能を有する回路部分122とを備える。信号レベル調整回路121でレベルが揃えられたデジタル信号から後段の処理回路部分122でダイナミックレンジが広い画像の生成を行い、RGBまたはYUVの画像信号として出力する。
前述した特許文献1に示すデジタルスチルカメラでは、図10の信号レベル調整回路121に対応する構成として感度均一化部を備え、そこで各画素信号に所定のゲインを乗算して、全ての画素の撮影時における感度を均一化している。
また、特許文献1には、感度均一化部より後段の欠陥画素補間部により、低感度画素信号でノイズに埋もれている低レベル側を、高感度画素信号を用いて補間し、逆に高感度画素信号で飽和する高レベル側を、低感度画素信号を用いて補間することにより、各画素信号のダイナミックレンジを相互に拡大する方法が開示されている。
また、特許文献1には、感度均一化部より後段の欠陥画素補間部により、低感度画素信号でノイズに埋もれている低レベル側を、高感度画素信号を用いて補間し、逆に高感度画素信号で飽和する高レベル側を、低感度画素信号を用いて補間することにより、各画素信号のダイナミックレンジを相互に拡大する方法が開示されている。
本発明が解決しようとする課題は、感度が異なる画素を有する撮像素子を用いることを前提とする画像入力処理装置では、異なる画素からの信号レベルを揃える演算処理を実行する構成、たとえば図10に示す信号レベル調整回路121が必要であり、この演算処理をハード的に処理する場合は回路面積の増大を招き、ソフト的に処理する場合は演算時間の増大を招くことである。
本発明にかかる撮像素子は、入射光を受光し光電変換する受光部を画素ごとに有し、光電変換により発生する電荷に基づく信号を増幅して出力する撮像素子であって、受光部の感度が異なる複数種類の画素を有し、受光部から前記信号の出力端子までの経路に接続されている増幅手段の入力側で電荷を一時蓄える蓄積容量の大きさを、当該蓄積容量に蓄える電荷を生成する受光部の感度ごとに異なる値に設定している。
この撮像素子は、好適に、前記蓄積容量の大きさを、受光部の感度が相対的に高い場合は相対的に大きい値に設定し、受光部の感度が相対的に低い場合は相対的に小さい値に設定している。
さらに好適に、光電変換によって発生する電荷の数あるいは電荷量と前記蓄積容量の大きさとの比が、相対的に感度の高い受光部を有する画素と相対的に感度の低い受光部を有する画素とでほぼ同一となるように、前記蓄積容量の大きさに差を設けている。
さらに好適に、光電変換によって発生する電荷の数あるいは電荷量と前記蓄積容量の大きさとの比が、相対的に感度の高い受光部を有する画素と相対的に感度の低い受光部を有する画素とでほぼ同一となるように、前記蓄積容量の大きさに差を設けている。
本発明にかかる画像入力処理装置は、入射光を受光し光電変換する受光部を画素ごとに有し、光電変換により発生する電荷に基づく信号を出力する撮像素子と、当該撮像素子からの信号を処理する信号処理回路とを備える画像入力処理装置であって、前記撮像素子は受光部の感度が異なる複数種類の画素を有し、前記撮像素子内に、感度が異なる受光部からの電荷に基づく信号のレベルを感度の比率に応じて揃える手段を有し、前記信号処理回路は、信号レベルが揃った複数の信号を前記撮像素子から入力し、内蔵する共通のA/D変換部でデジタル化して所定のデジタル信号処理を施す。
この画像入力処理装置は、好適に、前記画像素子内で、前記受光部から前記信号の出力端子までの経路に接続されている増幅手段の入力側で電荷を一時蓄える蓄積容量を、前記信号レベルを揃える手段として有し、当該蓄積容量の大きさを、当該蓄積容量に一時蓄える電荷を生成する受光部の感度に応じた値に設定している。
この場合、好適に、前記蓄積容量の大きさを、受光部の感度が相対的に高い場合は相対的に大きい値に設定し、受光部の感度が相対的に低い場合は相対的に小さい値に設定している。
さらに好適に、光電変換によって発生する電荷の数あるいは電荷量と前記蓄積容量の大きさとの比が、相対的に感度の高い受光部を有する画素と相対的に感度の低い受光部を有する画素とでほぼ同一となるように、前記蓄積容量の大きさに差を設けている。
この場合、好適に、前記蓄積容量の大きさを、受光部の感度が相対的に高い場合は相対的に大きい値に設定し、受光部の感度が相対的に低い場合は相対的に小さい値に設定している。
さらに好適に、光電変換によって発生する電荷の数あるいは電荷量と前記蓄積容量の大きさとの比が、相対的に感度の高い受光部を有する画素と相対的に感度の低い受光部を有する画素とでほぼ同一となるように、前記蓄積容量の大きさに差を設けている。
以上のように構成する撮像素子および画像入力処理装置において、被写体の撮像時に受光部の感度が異なる複数種類の画素に入射される光は、各画素の受光部で光電変換される。全体の信号の流れを俯瞰すると、光電変換により生じた電荷は感度が異なる画素信号として、それぞれ増幅手段で増幅され、一つのあるいは別々の信号として出力端子から撮像素子の外部に出力される。
より詳細には、撮像素子内で増幅手段の入力側に蓄積容量が設けられている。蓄積容量は送られてくる電荷を一時蓄えた後、増幅手段に送る。本発明では、この蓄積容量の値を、蓄積すべき電荷を生成した受光部の感度ごとに異なる値に設定している。本発明では好適に、蓄積容量の大きさを、受光部の感度が相対的に高い場合は相対的に大きい値に設定し、受光部の感度が相対的に低い場合は相対的に小さい値に設定している。さらに好適に、光電変換によって発生する電荷の数あるいは電荷量と蓄積容量の大きさとの比が、相対的に感度の高い受光部を有する画素と相対的に感度の低い受光部を有する画素とでほぼ同一となるように、前記蓄積容量の大きさに差を設けている。
このため、蓄積容量から増幅手段に送られる電荷数が撮像素子全体で揃えられる。つまり、感度が相対的に低い受光部の画素からの信号を低感度画素信号と称し、感度が相対的に高い受光部の画素からの信号を高感度画素信号と称し、この2つの画素信号を例として比較する場合を例にとると、高感度画素信号と低感度画素信号の信号レベルが撮像素子内で揃えられる。つまり、本発明の撮像素子では信号レベルを揃える機能を撮像素子内に有することになる。
また、本発明の画像入力処理装置では、撮像信号からの感度が異なる画素信号は共通のA/D変換部でデジタル化され、その後段の回路で、信号レベルが既に揃った状態の信号に対し所定の信号処理が実行される。
また、本発明の画像入力処理装置では、撮像信号からの感度が異なる画素信号は共通のA/D変換部でデジタル化され、その後段の回路で、信号レベルが既に揃った状態の信号に対し所定の信号処理が実行される。
本発明にかかる撮像素子および画像入力処理装置によれば、受光部の感度が異なる画素からの信号のレベルを撮像素子内で揃えることが可能であるという利点がある。
そのため、撮像素子からの信号を処理する信号処理回路に、信号レベルを揃える手段をハード的またはソフト的に備える必要がない。信号レベルをハード的に揃える必要がないことにより、信号処理回路の規模をそれだけ小さくできるという利点がある。また、信号レベルをソフト的に備える必要がないことにより、信号処理プログラムの規模をそれだけ小さくでき、また信号処理にかかる時間をそれだけ短くできるという利点がある。
そのため、撮像素子からの信号を処理する信号処理回路に、信号レベルを揃える手段をハード的またはソフト的に備える必要がない。信号レベルをハード的に揃える必要がないことにより、信号処理回路の規模をそれだけ小さくできるという利点がある。また、信号レベルをソフト的に備える必要がないことにより、信号処理プログラムの規模をそれだけ小さくでき、また信号処理にかかる時間をそれだけ短くできるという利点がある。
[第1の実施の形態]
第1の実施の形態は、MOS型の撮像素子(MOSセンサ)を備える画像入力処理装置に関する。画像入力処理装置としては、動画を撮影するビデオカメラ、静止画を撮影するデジタルスチルカメラのいずれでもよい。
第1の実施の形態は、MOS型の撮像素子(MOSセンサ)を備える画像入力処理装置に関する。画像入力処理装置としては、動画を撮影するビデオカメラ、静止画を撮影するデジタルスチルカメラのいずれでもよい。
図1に、画像入力処理装置の基本的構成を示す。
画像入力処理装置は、撮像素子10と光学部品1Aとを備える撮像部1、撮像素子10からの信号をデジタル信号に変換するA/D変換部2、A/D変換後のデジタル信号に各種処理を施す画像処理回路3、および、これらを制御する制御部4を有する。画像処理回路3は各種処理として、たとえばホワイトバランス調整、補間処理、γ処理などを施し、処理後の画像を、たとえばRGBまたはYUVの画像信号として出力する。
なお図示を省略したが、画像入力処理装置は、他の構成として撮影画像をスルーで表示するモニタ、画像処理のための画像メモリ、処理後の画像を保存する記録媒体、電源などを備える。
画像入力処理装置は、撮像素子10と光学部品1Aとを備える撮像部1、撮像素子10からの信号をデジタル信号に変換するA/D変換部2、A/D変換後のデジタル信号に各種処理を施す画像処理回路3、および、これらを制御する制御部4を有する。画像処理回路3は各種処理として、たとえばホワイトバランス調整、補間処理、γ処理などを施し、処理後の画像を、たとえばRGBまたはYUVの画像信号として出力する。
なお図示を省略したが、画像入力処理装置は、他の構成として撮影画像をスルーで表示するモニタ、画像処理のための画像メモリ、処理後の画像を保存する記録媒体、電源などを備える。
本実施の形態の撮像素子10は、詳細は後述するが、各画素からの信号のレベルを揃える機能を有する。そのため図1に示す画像入力処理装置は、図10に示す構成と比較すると画像処理回路3に信号レベルを調整する機能(図10に示す信号レベル調整回路121)を備えていない。
図2に、本実施の形態における撮像素子(MOSセンサ)10の有効画素領域の画素配列構成を示す。図2に示す画素構成では、相対的に感度が高い高感度画素11と、相対的に感度が低い低感度画素12とを行単位で配置している。そのため各画素列で、高感度画素11と低感度画素12を交互に配置している。
なお画素配列構成は、図2とは逆に、高感度画素11と低感度画素12を列単位で配置し、各行で高感度画素11と低感度画素12が交互になるようにしてもよい。また、各行および各列で高感度画素11と低感度画素12が交互になるモザイク状に配置してもよい。
なお画素配列構成は、図2とは逆に、高感度画素11と低感度画素12を列単位で配置し、各行で高感度画素11と低感度画素12が交互になるようにしてもよい。また、各行および各列で高感度画素11と低感度画素12が交互になるモザイク状に配置してもよい。
画素の感度を異ならせる方法としては、前述した種々の方法、すなわち光を受けるフォトダイオードの感度を隣接画素で変える方法、フォトダイオードの受光面あるいはフォトダイオード上の開口部の面積を隣接画素で変える方法、画素上を覆うオンチップカラーフィルタなどのフィルタの透過率を隣接画素で変える方法、あるいは、受光時間を隣接画素で変えて受光する光の積分値を制御する方法などの何れを採用してもよい。
図3に、列方向に隣接する高感度画素11と低感度画素12の一構成例(4トランジスタ型)を等価回路により示す。
高感度画素11と低感度画素12のそれぞれは、入射光を光電変換するフォトダイオードPD、4つのトランジスタ13〜16および1つの蓄積容量C1(またはC2)とを有する。低感度画素12の蓄積容量C2と高感度画素11の蓄積容量C1は、それぞれの感度に応じて異なる値を有する。
高感度画素11と低感度画素12のそれぞれは、入射光を光電変換するフォトダイオードPD、4つのトランジスタ13〜16および1つの蓄積容量C1(またはC2)とを有する。低感度画素12の蓄積容量C2と高感度画素11の蓄積容量C1は、それぞれの感度に応じて異なる値を有する。
4つのトランジスタは、蓄積ノードSNをフローティング状態から電源線17への接続状態に切り替え、蓄積ノードSNに電源電圧を充電して、その蓄積電荷量をリセットするリセットトランジスタ13と、リセット後に再びフローティング状態となった蓄積ノードSNにフォトダイオードPDで発生した電荷(通常、電子)を転送する転送トランジスタ14と、ドレインが電源線18に接続され、蓄積ノードSNに転送した蓄積電荷に応じた画素信号を増幅するアンプトランジスタ15と、アンプトランジスタ15と垂直信号線20との間に接続され、アンプトランジスタ15により増幅された画素信号の垂直信号線20への出力を制御するセレクトトランジスタ16とからなる。
各画素11,12において、リセットトランジスタ13のゲートに、同一行内の画素に共通なリセット制御線21が接続されている。また、転送トランジスタ14のゲートに、同一行内の画素に共通な転送制御線22が接続されている。さらに、セレクトトランジスタ16のゲートに、同一行内の画素に共通なセレクト制御線23が接続されている。
とくに図示していないが、これらのリセット制御線21、転送制御線22およびセレクト制御線23、ならびに、電源線17と18のそれぞれに各種信号または電圧を供給する垂直駆動回路が画素部の周囲に設けられている。また、垂直信号線20に読み出された画素信号を、たとえばノイズ除去のために処理して読み出すための画素信号読み出し回路(水平駆動回路)が画素部の周囲に設けられている。さらに、これらの垂直または水平の駆動回路を制御するタイミング制御回路も画素部に設けられ、その制御により画素信号読み出し回路からの信号(撮影画素信号)が、当該撮像素子の出力端子を介して外部に出力される。
図2に示す撮像素子10は、この撮影画素信号を出力する出力端子10Aを備えている。
高感度画素11からの信号(高感度画素信号)と低感度画素12からの信号(低感度画素信号)を、タイミング制御回路から出力されるクロックで制御して撮像素子10の別々の出力端子10A(この場合、出力端子10Aを2つ有する)から外部に出力してもよいし、あるいは、クロック数で規定される画素単位ごとに両画素信号を交互に繰り返して1つの時系列信号にして、1つの出力端子10Aから出力してもよい。いずれにしても、本実施の形態では、各画素の受光部から出力端子10Aまでの経路に接続されている増幅手段の入力側に蓄積容量を備える。
高感度画素11からの信号(高感度画素信号)と低感度画素12からの信号(低感度画素信号)を、タイミング制御回路から出力されるクロックで制御して撮像素子10の別々の出力端子10A(この場合、出力端子10Aを2つ有する)から外部に出力してもよいし、あるいは、クロック数で規定される画素単位ごとに両画素信号を交互に繰り返して1つの時系列信号にして、1つの出力端子10Aから出力してもよい。いずれにしても、本実施の形態では、各画素の受光部から出力端子10Aまでの経路に接続されている増幅手段の入力側に蓄積容量を備える。
このことを図3に戻って説明すると、各画素のアンプトランジスタ15が本発明の「増幅手段」を構成し、その入力(ゲート)側に蓄積容量C1またはC2が接続されている。また、本発明の「受光部」は、フォトダイオードPDと、フォトダイオードに光を導く部分、すなわち開口部、フィルタ、あるいはオンチップレンズなどの総称である。高感度画素11と低感度画素12では、受光部全体の構成または受光時間の違いによって感度に違いを持たせている。
本実施の形態では、好ましくは、高感度画素11の蓄積容量C1の値を、低感度画素12の蓄積容量C2の値より大きくしている。さらに好ましくは、蓄積容量C1とC2の各値を、感度に応じた値に設定している。より詳細には、蓄積容量C1とC2の各値を、フォトダイオードPDで光電変換により発生した電荷(ここでは電子)の量Qにほぼ比例した値に設定している。
電荷量Qは受光部の感度に比例し、相対的に、高感度画素11で生じた電荷量が低感度画素12で生じた電荷量より大きい。そして、この電荷量Qがアンプトランジスタ15のゲートに接続されている蓄積容量C1またはC2において電圧値に変換され、その変換により生じたアンプトランジスタ15のゲート電圧が、画素信号として垂直信号線20に読み出される。本実施の形態では、高感度画素11からの画素信号(高感度画素信号)と低感度画素12からの画素信号(低感度画素信号)の電圧レベルを揃えるために、蓄積容量C1の値を、感度比とほぼ等しい比率で蓄積容量C2の値より大きくしている。
蓄積容量C1やC2の構造は任意であり、半導体の不純物拡散層あるいは積層型キャパシタなどにより容量差を設けることができる。また、アンプトランジスタ15のゲート容量を変えてもよいが、その場合、アンプトランジスタ15の増幅率が高感度画素11と低感度画素12で違わないようにすることが前提となる。ここで蓄積容量C1とC2の容量比は、容量差を設けるための不純物拡散層やキャパシタなどの各容量に寄生容量(ゲート容量や配線容量など)を加えた、フローティング状態となったときの蓄積ノードSNの全容量の相対的な比率である。
つぎに、この電圧レベルを揃えることを画素信号の読み出し動作において、より具体的に説明する。
最初に高感度画素11を読み出すとした場合、初期状態ではリセットトランジスタ13をオン、転送トランジスタ14をオフさせていることから、蓄積ノードSNはハイレベルの電圧(以下、電源電圧Vccとする)が印加されている。電源電圧Vccの設定が完了するとリセットトランジスタ13をオフさせて蓄積ノードSNをフローティング状態にする。フォトダイオードPDが所定の時間だけ受光し、光電変換により画素電荷(負の電荷量Q1)が発生すると、転送トランジスタ14をオンさせて、画素電荷を蓄積ノードSNに転送する。これにより、画素電荷の負の電荷量Q1が蓄積容量C1に蓄積される。このとき電荷量Q1と蓄積容量C1の値(以下、この容量値も同じ符号C1で表記)で決まる電圧V1(=Q1/C1)だけ、蓄積ノードSNの電位が低下する。その後、セレクトトランジスタ16がオンすると、電源電圧Vccから低下した電圧差V1(=Q1/C1)がアンプトランジスタ15により増幅されて、垂直信号線20の電位変化または電流として現出し、これが高感度画素信号として出力される。
最初に高感度画素11を読み出すとした場合、初期状態ではリセットトランジスタ13をオン、転送トランジスタ14をオフさせていることから、蓄積ノードSNはハイレベルの電圧(以下、電源電圧Vccとする)が印加されている。電源電圧Vccの設定が完了するとリセットトランジスタ13をオフさせて蓄積ノードSNをフローティング状態にする。フォトダイオードPDが所定の時間だけ受光し、光電変換により画素電荷(負の電荷量Q1)が発生すると、転送トランジスタ14をオンさせて、画素電荷を蓄積ノードSNに転送する。これにより、画素電荷の負の電荷量Q1が蓄積容量C1に蓄積される。このとき電荷量Q1と蓄積容量C1の値(以下、この容量値も同じ符号C1で表記)で決まる電圧V1(=Q1/C1)だけ、蓄積ノードSNの電位が低下する。その後、セレクトトランジスタ16がオンすると、電源電圧Vccから低下した電圧差V1(=Q1/C1)がアンプトランジスタ15により増幅されて、垂直信号線20の電位変化または電流として現出し、これが高感度画素信号として出力される。
つぎに低感度画素12を読み出すが、その基本動作は上記高感度画素11の読み出し時と同じである。ただし、低感度画素12で生じる負の電荷量をQ2とし、蓄積容量C2の値を同じ符号C2で表記すると、低感度画素12では、電荷転送時に電源電圧Vccから低下する蓄積ノードSNの電圧差V2がV2=Q2/C2となる。
本実施の形態では、低感度画素12における電圧差V2が、前述した高感度画素11における電圧差V1とほぼ等しくなるように、感度比(電荷量Q1とQ2の比)に応じて、蓄積容量値C1とC2の比が規定されている。
ここで説明を簡便にするため、高感度画素11で発生する電子数(電荷量Q1)は、低感度画素12で発生する電子数(電荷量Q2)の2倍となるように設計したと仮定する(ただし、この比だけに限定されるものではない)。
この場合、高感度画素11内の蓄積容量値C1を、低感度画素12内の蓄積容量値C2の2倍とする。これにより、高感度画素11内における電荷量と蓄積容量値の比(Q1/C1)と、低感度画素12内における電荷量と蓄積容量値の比(Q2/C2)とが等しくなる。その結果、それぞれの画素から出力される高感度画素信号と低感度画素信号の信号レベルが等しくなる。すなわち、受けた光が同じ明るさであれば、高感度画素であろうと低感度画素であろうと画素の出力値は一定となる。
ここで説明を簡便にするため、高感度画素11で発生する電子数(電荷量Q1)は、低感度画素12で発生する電子数(電荷量Q2)の2倍となるように設計したと仮定する(ただし、この比だけに限定されるものではない)。
この場合、高感度画素11内の蓄積容量値C1を、低感度画素12内の蓄積容量値C2の2倍とする。これにより、高感度画素11内における電荷量と蓄積容量値の比(Q1/C1)と、低感度画素12内における電荷量と蓄積容量値の比(Q2/C2)とが等しくなる。その結果、それぞれの画素から出力される高感度画素信号と低感度画素信号の信号レベルが等しくなる。すなわち、受けた光が同じ明るさであれば、高感度画素であろうと低感度画素であろうと画素の出力値は一定となる。
高感度画素信号と低感度画素信号は、図1に示すように撮像素子10から出力されると、A/D変換部2でデジタル化され、画像処理回路3で所定の方法によりミックスされ、かつ種々の処理が施される。画像処理回路3からは、ダイナミックレンジが拡大された撮影画像が出力される。
図4と図5は、信号レベル合わせとダイナミックレンジ拡大を、従来と比較して説明するための図である。図4に高感度画素と低感度画素で蓄積容量値を変えていない従来の場合を示し、図5に本実施の形態の場合を示す。図4と図5においては、入射光強度Lに対する発生電荷数(電荷量)Qを示すグラフと、発生電荷数Qに対する出力信号レベルV(=Q/C)を示すグラフとを、発生電荷数の軸を共通にして重ねている。
図4と図5に示すように、高感度画素11は相対的に大きな感度を有することから、入射光強度Lに対する発生電荷数Qの傾きが大きく、ある程度の入射光強度以上で発生電荷数が飽和する。この飽和領域では入射光量を正しくセンシングできず「白とび」が発生し、そのため飽和領域への推移点が入射光強度の上限となる。一方、低感度画素12は相対的に小さい感度を有することから、入射光強度Lに対する発生電荷数Qの傾きが小さく、かなり強い入射光でも白とびが発生しない。
なお、とくに図解していないが、高感度画素11と低感度画素12のそれぞれで、入射光強度が極めて低い場合は、画素信号がノイズレベルに埋もれることから「黒つぶれ」が発生し、その限界が、それぞれの入射光強度の下限となる。ただし、同じ入射光強度で発生電荷数がより小さい低感度画素信号はノイズに埋もれやすいことから、入射光強度の下限は、高感度画素11側より低感度画素12側で大きい値をとる。
図4に示す従来の場合は、発生電荷数(電荷量)Qが、一つの共通な蓄積容量(容量値:C)により出力信号レベルを規定する電圧Vに変換される。そのときの変換係数は図4に示す1本の直線30の傾き、すなわち発生電荷量Qを横軸とし出力信号レベルVを縦軸とした場合の傾き(1/C)により決定される。
したがって、光強度が比較的低い入射光(暗)を高感度画素11と低感度画素12にともに入射した場合、それによって生じる高感度画素信号(暗)と低感度画素信号(暗)との信号レベルは、図解した出力信号レベルVに応じて異なったものとなる。このことは、光強度が比較的高い入射光(明)を入射した場合も同じであり、常に、高感度画素信号と低感度画素信号に感度比に応じたレベル差が生じる。このため、図10に示すように、後段の回路に信号レベル調整回路121が必須となる。
したがって、光強度が比較的低い入射光(暗)を高感度画素11と低感度画素12にともに入射した場合、それによって生じる高感度画素信号(暗)と低感度画素信号(暗)との信号レベルは、図解した出力信号レベルVに応じて異なったものとなる。このことは、光強度が比較的高い入射光(明)を入射した場合も同じであり、常に、高感度画素信号と低感度画素信号に感度比に応じたレベル差が生じる。このため、図10に示すように、後段の回路に信号レベル調整回路121が必須となる。
これに対し、図5に示す本実施の形態の場合、低感度画素用の電荷量と電圧の変換直線32の傾き(1/C1)と、高感度画素用の電荷量と電圧の変換直線31の傾き(1/C2)とが、感度の違いに合わせて異なっている。
したがって、入射光(暗)であるか入射光(明)であるかにかかわらず、同一強度の光を入射した場合は、常に、それによって生じる高感度画素信号と低感度画素信号とが、ほぼ同一な信号レベルの画素信号となる。このため、図1に示す本実施の形態の構成では、図10に示す信号レベル調整回路121と同じような機能が不要である。
前述したように信号レベル調整の機能は、図10に示すようにハード的に実現する場合とソフト的に実現する場合がある。信号レベルをハード的に揃える必要がないことにより、信号処理回路3(図1)の規模をそれだけ小さくできるという利点がある。また、信号レベルをソフト的に備える必要がないことにより、たとえば制御部4が実行する信号処理プログラムの規模をそれだけ小さくでき、また信号処理にかかる時間をそれだけ短くできるという利点がある。
したがって、入射光(暗)であるか入射光(明)であるかにかかわらず、同一強度の光を入射した場合は、常に、それによって生じる高感度画素信号と低感度画素信号とが、ほぼ同一な信号レベルの画素信号となる。このため、図1に示す本実施の形態の構成では、図10に示す信号レベル調整回路121と同じような機能が不要である。
前述したように信号レベル調整の機能は、図10に示すようにハード的に実現する場合とソフト的に実現する場合がある。信号レベルをハード的に揃える必要がないことにより、信号処理回路3(図1)の規模をそれだけ小さくできるという利点がある。また、信号レベルをソフト的に備える必要がないことにより、たとえば制御部4が実行する信号処理プログラムの規模をそれだけ小さくでき、また信号処理にかかる時間をそれだけ短くできるという利点がある。
図1に示す画像処理回路3では、このようにしてレベルを揃えた隣接画素(高感度画素と低感度画素)の信号を用いて、それぞれのダイナミックレンジの拡大を行う。
ダイナミックレンジの拡大方法は種々あるが、一例を挙げると、相互補間により行う方法がある。この方法では、隣接する高感度画素11と低感度画素12に対しほぼ同一の光が入射されると見做されることから、感度飽和やノイズの影響を受けない情報が存在する画素信号を用いた補間処理により、他の画素信号の感度飽和やノイズの影響を受ける部分の情報を生成する。つまり、図5に示すように、高感度画素信号の飽和領域から得られた情報は信頼性が低く使用できないことから、この部分は、低感度画素信号を用いて補間処理により生成する。逆に、低感度画素信号の低信号レベルの情報はSNRが悪く使用できないことから、この部分は、高感度画素信号を用いて補間処理により生成する。なお、通常は補間処理を、隣接する複数の画素信号を用いた補間演算により実行する。
これにより、解像度を実質的に落とすことなくダイナミックレンジの拡大を図り高品質な撮影画像の生成が可能となる。
ダイナミックレンジの拡大方法は種々あるが、一例を挙げると、相互補間により行う方法がある。この方法では、隣接する高感度画素11と低感度画素12に対しほぼ同一の光が入射されると見做されることから、感度飽和やノイズの影響を受けない情報が存在する画素信号を用いた補間処理により、他の画素信号の感度飽和やノイズの影響を受ける部分の情報を生成する。つまり、図5に示すように、高感度画素信号の飽和領域から得られた情報は信頼性が低く使用できないことから、この部分は、低感度画素信号を用いて補間処理により生成する。逆に、低感度画素信号の低信号レベルの情報はSNRが悪く使用できないことから、この部分は、高感度画素信号を用いて補間処理により生成する。なお、通常は補間処理を、隣接する複数の画素信号を用いた補間演算により実行する。
これにより、解像度を実質的に落とすことなくダイナミックレンジの拡大を図り高品質な撮影画像の生成が可能となる。
[第2の実施形態]
図6に、第2の実施の形態にかかる撮像素子の画素構成を等価回路により示す。
図6に示す画素は、図3に示す第1の実施の形態と異なり、蓄積容量値を電気的制御により変更できる。そのための構成として、蓄積ノードSNと基準電位(接地電位)との間に複数のキャパシタ、ここでは3つのキャパシタC41、C42およびC43を並列接続可能にしている。各キャパシタの容量値は、組み合わせにより得たい蓄積容量の値に応じて任意であるが、ここでは、3つのキャパシタC41、C42およびC43の各容量値は同一である(容量値:C0)と仮定する。また、キャパシタC42と基準電位との間にスイッチとしての容量制御トランジスタ42を接続し、キャパシタC43と基準電位との間にスイッチとしての容量制御トランジスタ43を接続している。容量制御トランジスタ42のゲートに容量制御線44を接続し、容量制御トランジスタ43のゲートに容量制御線45を接続している。2つの容量制御トランジスタ42と43は、容量制御線44と45に印加される電圧の組み合わせに応じてオンとオフが制御される。
なお、もう一つのキャパシタC41は常時接続となっているが、このキャパシタC41を、他の2つのキャパシタC42とC43と同様に容量制御トランジスタによる接続制御を行う構成としてもよい。その場合、最低の蓄積容量値は3つのキャパシタC41〜C43がすべて非接続のときの蓄積ノードSNの寄生容量のみとなる。
図6に、第2の実施の形態にかかる撮像素子の画素構成を等価回路により示す。
図6に示す画素は、図3に示す第1の実施の形態と異なり、蓄積容量値を電気的制御により変更できる。そのための構成として、蓄積ノードSNと基準電位(接地電位)との間に複数のキャパシタ、ここでは3つのキャパシタC41、C42およびC43を並列接続可能にしている。各キャパシタの容量値は、組み合わせにより得たい蓄積容量の値に応じて任意であるが、ここでは、3つのキャパシタC41、C42およびC43の各容量値は同一である(容量値:C0)と仮定する。また、キャパシタC42と基準電位との間にスイッチとしての容量制御トランジスタ42を接続し、キャパシタC43と基準電位との間にスイッチとしての容量制御トランジスタ43を接続している。容量制御トランジスタ42のゲートに容量制御線44を接続し、容量制御トランジスタ43のゲートに容量制御線45を接続している。2つの容量制御トランジスタ42と43は、容量制御線44と45に印加される電圧の組み合わせに応じてオンとオフが制御される。
なお、もう一つのキャパシタC41は常時接続となっているが、このキャパシタC41を、他の2つのキャパシタC42とC43と同様に容量制御トランジスタによる接続制御を行う構成としてもよい。その場合、最低の蓄積容量値は3つのキャパシタC41〜C43がすべて非接続のときの蓄積ノードSNの寄生容量のみとなる。
以上の蓄積容量を変更するための構成以外は、基本的に、図3に示す高感度画素11や低感度画素12と同様である。図6において他の構成は、図3と同一符号を付して、その説明を省略する。
図6に示す構成は、受光部の物理的構造(フォトダイオードPDのサイズ、フィルタの有無による入射光量規制、オンチップレンズ性能や開口部面積による入射光量の違いなど)により、あるいは、受光時間制御により、感度差を設けることができる。ただし、図6に示す画素40は蓄積容量を電気的に変化させることができることから、この画素40に対しては、電気的制御が可能な、受光時間に応じて感度差を持たせる方法の適用が、より望ましい。
これによって、本実施の形態における撮像素子10は、受光時間を任意の時間で画素ごとに変化させることができる。この機能は、撮影の途中で実効的に感度を変えるタイプの可変ダイナミックレンジのカメラシステムにおいて、とくに有効となる。可変ダイナミックレンジのカメラシステムにおいては、被写体の明暗に応じて感度比を、その都度、最適に制御して被写体に適したダイナミックレンジを選択する機能が要求されることがある。その場合、図6に示す画素40の搭載によって、そのようなカメラシステムを実現することが動作的に可能となる。
これによって、本実施の形態における撮像素子10は、受光時間を任意の時間で画素ごとに変化させることができる。この機能は、撮影の途中で実効的に感度を変えるタイプの可変ダイナミックレンジのカメラシステムにおいて、とくに有効となる。可変ダイナミックレンジのカメラシステムにおいては、被写体の明暗に応じて感度比を、その都度、最適に制御して被写体に適したダイナミックレンジを選択する機能が要求されることがある。その場合、図6に示す画素40の搭載によって、そのようなカメラシステムを実現することが動作的に可能となる。
図6に示す画素40の場合、3つのキャパシタC41〜C43が同一の容量値C0を有することから、寄生容量が十分小さい場合は、蓄積ノードSNに接続される蓄積容量値を、容量値C0の約1倍、約2倍または約3倍の任意の値で、かつ任意のタイミングで切り替えることができる。このことは、1対2、1対3、2対3の感度比を持たせた動作に対応することが可能なことを意味する。さらに、感度比1対1を選択すれば、広ダイナミックレンジ動作ではない、通常動作も可能となる。
このような蓄積容量値の変更を実現するには、容量制御トランジスタ42と43のオンとオフを適宜制御すれば良い。感度比が1対2の場合は、感度が低い側の画素では、容量制御トランジスタ42と43をともにオフし、感度が高い側の画素では、容量制御トランジスタ42と43のどちらかをオンにする。これにより、第1の実施の形態と同様に、光電変換で発生する電荷量(発生電子数)Qと蓄積容量Cの比がどちらも等しくなり、それぞれの画素信号の電圧レベルもほぼ同一となる。すなわち、受けた光が同じ明るさであれば、高感度画素であろうと低感度画素であろうと画素の出力値は一定となる。
ダイナミックレンジを拡大する方法としては、たとえば第1の実施の形態と同じ方法が採用できる。
また、ダイナミックレンジを可変とする手段としては、図6に示す容量制御線44と45、および、受光部の受光時間を制御するタイミング制御回路(不図示)、これに指示を与えるCPUなどを備えている。このタイミング制御回路やCPUが本発明の「制御回路」を構成する。なお、このダイナミックレンジの可変制御を行うCPUは、通常、カメラ(画像入力処理装置)全体の制御をつかさどる制御部4により実現される。
また、ダイナミックレンジを可変とする手段としては、図6に示す容量制御線44と45、および、受光部の受光時間を制御するタイミング制御回路(不図示)、これに指示を与えるCPUなどを備えている。このタイミング制御回路やCPUが本発明の「制御回路」を構成する。なお、このダイナミックレンジの可変制御を行うCPUは、通常、カメラ(画像入力処理装置)全体の制御をつかさどる制御部4により実現される。
このように第2の実施の形態は、第1の実施の形態と同様な利点に加えて、ダイナミックレンジが可変なカメラに適した画素を提供できるという利点がある。
[第3の実施の形態]
第3の実施の形態は、撮像素子として電荷結合素子(CCD)を有する画像入力処理装置に関する。画像入力処理装置の基本構成は図1と同じである。以下、図1において撮像素子(MOSセンサ)10と置き換え可能なCCD50の構成と、その構成を用いて信号レベルを揃える動作について主に説明する。
第3の実施の形態は、撮像素子として電荷結合素子(CCD)を有する画像入力処理装置に関する。画像入力処理装置の基本構成は図1と同じである。以下、図1において撮像素子(MOSセンサ)10と置き換え可能なCCD50の構成と、その構成を用いて信号レベルを揃える動作について主に説明する。
図7は、CCD50の基本構成を示すブロック図である。
CCD50は、有効画素領域50Cにマトリクス状に配置されている高感度画素51と低感度画素52、有効画素領域50Cの外部に配置され画素信号の水平転送路を形成している第1および第2の水平レジスタ53と54、および、有効画素領域50C内の各画素列に隣接する位置から第1および第2の水平レジスタ53と54まで画素信号の垂直転送路を形成している垂直レジスタ55を有する。
CCD50は、有効画素領域50Cにマトリクス状に配置されている高感度画素51と低感度画素52、有効画素領域50Cの外部に配置され画素信号の水平転送路を形成している第1および第2の水平レジスタ53と54、および、有効画素領域50C内の各画素列に隣接する位置から第1および第2の水平レジスタ53と54まで画素信号の垂直転送路を形成している垂直レジスタ55を有する。
第1の水平レジスタ53は高感度画素信号の転送用であり、その出力側端と当該CCDの出力端子50Aとの間にフローティング・ディフュージョン(FD)アンプ61が設けられている。第2の水平レジスタ54は低感度画素信号の転送用であり、その出力側端と当該CCDの出力端子50Bとの間にFDアンプ62が設けられている。
FDアンプ61は、さらにFD部61Aとアンプ出力段61Bとを備え、同様に、FDアンプ62はFD部62Aとアンプ出力段62Bとを備える。なお、FDアンプには、通常、リセットゲートとリセットドレインを有するが、ここでは図示を省略している。
FDアンプ61は、さらにFD部61Aとアンプ出力段61Bとを備え、同様に、FDアンプ62はFD部62Aとアンプ出力段62Bとを備える。なお、FDアンプには、通常、リセットゲートとリセットドレインを有するが、ここでは図示を省略している。
図8(A)に、第1の水平レジスタ53の一部の簡略化した断面構成とFDアンプ61の等価回路構成を示す。また、図8(B)に、第2の水平レジスタ54の一部の簡略化した断面構成とFDアンプ62の等価回路構成を示す。
第1および第2の水平レジスタ53と54において、たとえば、N形の半導体基板56に、不図示のPウェルが形成され、Pウェル内にさらにN形の領域が順次形成されている。これにより、図8(A)および図8(B)に示すように、半導体基板56の表面部に転送チャネル57が形成される。
転送チャネル57上に、不図示の絶縁膜を介して所定ピッチの転送電極58A、58Bおよび58Cが形成されている。転送電極58A〜58Cは、通常、2層ポリシリコンから形成され端部同士が重なっている。転送電極58A〜58Cに順次位相が異なるパルス電圧を印加することにより、転送チャネル57のポテンシャル分布が変化し、これによって転送チャネル57内の保持電荷が、画素単位で順送りされる。
第1および第2の水平レジスタ53と54において、たとえば、N形の半導体基板56に、不図示のPウェルが形成され、Pウェル内にさらにN形の領域が順次形成されている。これにより、図8(A)および図8(B)に示すように、半導体基板56の表面部に転送チャネル57が形成される。
転送チャネル57上に、不図示の絶縁膜を介して所定ピッチの転送電極58A、58Bおよび58Cが形成されている。転送電極58A〜58Cは、通常、2層ポリシリコンから形成され端部同士が重なっている。転送電極58A〜58Cに順次位相が異なるパルス電圧を印加することにより、転送チャネル57のポテンシャル分布が変化し、これによって転送チャネル57内の保持電荷が、画素単位で順送りされる。
最後尾の転送電極58Cにより制御される電子に対する電位障壁が下がると、転送チャネル57内の画素電荷(ここでは電子)が、画素単位で隣接するFD部61Aまたは62Aに出力され、ここで電荷量が電圧値に変換される。
FD部61Aと62Aのそれぞれは、半導体基板56に形成されている不純物拡散層から構成されている。本実施の形態では、このFD部61Aと62Aの大きさなどが、転送される電荷を発生した画素の感度に応じて異なっている。
より詳細にFD部61Aと62Aは、そのサイズやポテンシャルの深さなどが異なっている。このため、高感度画素用の第1の水平レジスタ53に接続されている図8(A)に示すFD部61Aが持つ蓄積容量C1が、低感度画素用の第2の水平レジスタ54に接続されている図8(B)に示すFD部62Aが持つ蓄積容量C2より大きく設定されている。しかも、その蓄積容量の比(C1/C2)が感度比、すなわち高感度画素信号の電荷量Q1と低感度画素信号の電荷量Q2との比(Q1/Q2)とほぼ等しくなっている。たとえば、画素の感度比が高感度:低感度=2:1の場合は、蓄積容量C1は、蓄積容量C2の約2倍の値を有する。
なお本実施の形態においても、他の実施の形態と同様に、感度比は2倍に限定されるものではなく任意である。また、画素の感度を調整するための方法は第1の実施の形態で述べた、どの方法を用いても構わない。
より詳細にFD部61Aと62Aは、そのサイズやポテンシャルの深さなどが異なっている。このため、高感度画素用の第1の水平レジスタ53に接続されている図8(A)に示すFD部61Aが持つ蓄積容量C1が、低感度画素用の第2の水平レジスタ54に接続されている図8(B)に示すFD部62Aが持つ蓄積容量C2より大きく設定されている。しかも、その蓄積容量の比(C1/C2)が感度比、すなわち高感度画素信号の電荷量Q1と低感度画素信号の電荷量Q2との比(Q1/Q2)とほぼ等しくなっている。たとえば、画素の感度比が高感度:低感度=2:1の場合は、蓄積容量C1は、蓄積容量C2の約2倍の値を有する。
なお本実施の形態においても、他の実施の形態と同様に、感度比は2倍に限定されるものではなく任意である。また、画素の感度を調整するための方法は第1の実施の形態で述べた、どの方法を用いても構わない。
高感度用のアンプ出力段61Bは、電源電圧の供給線63と共通電位、たとえば接地電位との間に直列接続させた出力アンプトランジスタ64と電流源65を有する。この基本構成は、低感度用のアンプ出力段62Bにおいても同じである。
高感度用のアンプ出力段61Bの出力アンプトランジスタ64のゲートをFD部61Aに接続し、低感度用のアンプ出力段62Bの出力アンプトランジスタ64のゲートをFD部62Aに接続している。また、高感度用のアンプ出力段61Bの出力アンプトランジスタ64のソースから高感度画素信号を取り出すこととし、このソースを出力端子50Aに接続している。同様に、低感度用のアンプ出力段61Bの出力アンプトランジスタ64のソースから低感度画素信号を取り出すこととし、このソースを出力端子50Bに接続している。
高感度用のアンプ出力段61Bの出力アンプトランジスタ64のゲートをFD部61Aに接続し、低感度用のアンプ出力段62Bの出力アンプトランジスタ64のゲートをFD部62Aに接続している。また、高感度用のアンプ出力段61Bの出力アンプトランジスタ64のソースから高感度画素信号を取り出すこととし、このソースを出力端子50Aに接続している。同様に、低感度用のアンプ出力段61Bの出力アンプトランジスタ64のソースから低感度画素信号を取り出すこととし、このソースを出力端子50Bに接続している。
つぎに、このように構成したCCDの撮像動作を、感度比が2の場合を例として説明する。
図7に示すように垂直方向に隣接する2つの高感度画素51と低感度画素52に注目すると、これらの画素には同じ程度の光が入射される。これにより、高感度画素51の受光部において所定の受光時間あたり電荷量Q1の電子(以下、高感度画素電荷)が発生し、低感度画素52の受光部において所定の受光時間あたり電荷量Q2(≒Q1/2)の電子(以下、低感度画素電荷)が発生する。これらの画素電荷を内蔵の読み出しゲートにより垂直レジスタ55に一斉に出力する。
垂直レジスタ55を、たとえば4相の駆動パルスにより駆動して高感度画素電荷と低感度画素電荷を順次転送し、その後、高感度画素電荷を第1の水平レジスタ53に出力し、低感度画素電荷を第2の水平レジスタ54に出力する。
図7に示すように垂直方向に隣接する2つの高感度画素51と低感度画素52に注目すると、これらの画素には同じ程度の光が入射される。これにより、高感度画素51の受光部において所定の受光時間あたり電荷量Q1の電子(以下、高感度画素電荷)が発生し、低感度画素52の受光部において所定の受光時間あたり電荷量Q2(≒Q1/2)の電子(以下、低感度画素電荷)が発生する。これらの画素電荷を内蔵の読み出しゲートにより垂直レジスタ55に一斉に出力する。
垂直レジスタ55を、たとえば4相の駆動パルスにより駆動して高感度画素電荷と低感度画素電荷を順次転送し、その後、高感度画素電荷を第1の水平レジスタ53に出力し、低感度画素電荷を第2の水平レジスタ54に出力する。
第1および第2の水平レジスタ53と54のそれぞれを、たとえば2相の駆動パルスにより駆動する。これにより第1の水平レジスタ53が高感度画素電荷を順次転送し、第2の水平レジスタ54が低感度画素電荷を順次転送し、それぞれ最後尾からFD部に画素ごとに転送電荷を出力し、そこで一時蓄積する。つまり、図8(A)に示すFD部61Aは高感度画素電荷を蓄積し、その蓄積容量C1の大きさに応じて、高感度画素電荷を出力アンプトランジスタ64のゲート電圧に変換する。同様に、図8(B)に示すFD部62Aは低感度画素電荷を蓄積し、その蓄積容量C2(=C1/2)の大きさに応じて、低感度画素電荷を出力アンプトランジスタ64のゲート電圧に変換する。
このとき出力アンプトランジスタ64のソースから画素信号(高感度画素信号または低感度画素信号)を出力するが、前述したように2つの蓄積容量の比が感度比にほぼ等しく設定されていることから、高感度画素信号と低感度画素信号の信号レベルが揃う。すなわち、受けた光が同じ明るさであれば、高感度画素であろうと低感度画素であろうと画素の出力値は一定となる。
このとき出力アンプトランジスタ64のソースから画素信号(高感度画素信号または低感度画素信号)を出力するが、前述したように2つの蓄積容量の比が感度比にほぼ等しく設定されていることから、高感度画素信号と低感度画素信号の信号レベルが揃う。すなわち、受けた光が同じ明るさであれば、高感度画素であろうと低感度画素であろうと画素の出力値は一定となる。
ダイナミックレンジを拡大する方法としては、たとえば第1の実施の形態と同じ方法が採用できる。
ここまでの説明で明らかなように、出力アンプトランジスタ64が本発明の「増幅手段」を構成し、その入力側の蓄積容量C1とC2の値が感度に応じて変えてある。したがって、第3の実施の形態は、第1の実施の形態と同様な利点が得られる。
ここまでの説明で明らかなように、出力アンプトランジスタ64が本発明の「増幅手段」を構成し、その入力側の蓄積容量C1とC2の値が感度に応じて変えてある。したがって、第3の実施の形態は、第1の実施の形態と同様な利点が得られる。
[第4の実施の形態]
第4の実施の形態は、水平レジスタを単一にする第3の実施の形態の変形例である。
図9に、単一の水平レジスタから後段部分の等価回路図を示す。
単一の水平レジスタ59は、第3の実施の形態における第1および第2の水平レジスタ53,54とほぼ同様な構造を有し、転送クロックに制御されて電荷量Q1の高感度画素電荷と電荷量Q2の低感度画素電荷が画素単位で転送チャネル57を順次転送し、共通のFD部60に交互に出力する。なお、第3の実施の形態でも同様であるが、FD部60で一時蓄積され、電荷量と電圧の変換に寄与した後の画素電荷は不図示のリセットゲートから棄てられる。
第4の実施の形態は、水平レジスタを単一にする第3の実施の形態の変形例である。
図9に、単一の水平レジスタから後段部分の等価回路図を示す。
単一の水平レジスタ59は、第3の実施の形態における第1および第2の水平レジスタ53,54とほぼ同様な構造を有し、転送クロックに制御されて電荷量Q1の高感度画素電荷と電荷量Q2の低感度画素電荷が画素単位で転送チャネル57を順次転送し、共通のFD部60に交互に出力する。なお、第3の実施の形態でも同様であるが、FD部60で一時蓄積され、電荷量と電圧の変換に寄与した後の画素電荷は不図示のリセットゲートから棄てられる。
共通のFD部60と、高感度用のアンプ出力段61Bの出力アンプトランジスタ64のゲートとの間に、第1の経路を選択するための経路制御トランジスタ66Aを接続し、かつ、経路制御トランジスタ66Aおよび出力アンプトランジスタ64の接続中点と、接地電位との間に第1のキャパシタ67A(容量値:ΔC1)を接続させている。
同様に、共通のFD部60と、低感度用のアンプ出力段62Bの出力アンプトランジスタ64のゲートとの間に、第2の経路を選択するための経路制御トランジスタ66Bを接続し、かつ、経路制御トランジスタ66Bおよび出力アンプトランジスタ64の接続中点と、接地電位との間に第2のキャパシタ67B(容量値:ΔC2)を接続させている。
同様に、共通のFD部60と、低感度用のアンプ出力段62Bの出力アンプトランジスタ64のゲートとの間に、第2の経路を選択するための経路制御トランジスタ66Bを接続し、かつ、経路制御トランジスタ66Bおよび出力アンプトランジスタ64の接続中点と、接地電位との間に第2のキャパシタ67B(容量値:ΔC2)を接続させている。
2つの経路制御トランジスタ66Aと66Bを、互いに逆位相のパルス信号により制御し、共通のFD部60に画素単位で電荷が送られるごとに交互にオンとオフが切り替える。
このとき共通のFD部60の容量値を「C0」、第1および第2の経路それぞれの寄生容量(トランジスタ寄生容量や配線容量など)を「α」とすると、高感度用の蓄積容量C1は、第1の経路に接続されているキャパシタ67Aの容量ΔC1に応じて(C1=C0+ΔC1+α)で表わすことができる。同様に、低感度用の蓄積容量C2は、第2の経路に接続されているキャパシタ67Bの容量ΔC2に応じて(C2=C0+ΔC2+α)で表わすことができる。
このとき共通のFD部60の容量値を「C0」、第1および第2の経路それぞれの寄生容量(トランジスタ寄生容量や配線容量など)を「α」とすると、高感度用の蓄積容量C1は、第1の経路に接続されているキャパシタ67Aの容量ΔC1に応じて(C1=C0+ΔC1+α)で表わすことができる。同様に、低感度用の蓄積容量C2は、第2の経路に接続されているキャパシタ67Bの容量ΔC2に応じて(C2=C0+ΔC2+α)で表わすことができる。
本実施の形態では、第3の実施の形態と同じように感度比を2とした場合、蓄積容量比(C1/C2)も2となるように、容量値ΔC1とΔC2をそれぞれ規定する。そのため、上述した他の実施の形態と同様、高感度画素信号と低感度画素信号の信号レベルが揃う。すなわち、受けた光が同じ明るさであれば、高感度画素であろうと低感度画素であろうと画素の出力値は一定となる。
ダイナミックレンジを拡大する方法としては第1の実施の形態と同じ方法が採用でき、また、第1の実施の形態と同様な利点が得られる。
ダイナミックレンジを拡大する方法としては第1の実施の形態と同じ方法が採用でき、また、第1の実施の形態と同様な利点が得られる。
以上のように、第1から第4の実施の形態のいずれにおいても、撮像素子10内の異なる感度を有する場合であっても、受光レベルが同じならば出力の信号レベルを1対1の関係となる。これにより、後段の画像処理回路3において出力信号レベルを調整するための回路や工程が不要となり、画像処理回路3のチップ面積縮小、あるいはプログラムの処理速度向上を達成することができる。
また、信号レベルが撮像素子10内で既に揃えられ、A/D変換回路2が高感度画素信号と低感度画素信号で共通に設けられていることから、A/D時の量子化誤差が両画素信号で等しく、その点で、画像のノイズレベルの均一性が高いという利点もある。
また、信号レベルが撮像素子10内で既に揃えられ、A/D変換回路2が高感度画素信号と低感度画素信号で共通に設けられていることから、A/D時の量子化誤差が両画素信号で等しく、その点で、画像のノイズレベルの均一性が高いという利点もある。
1…撮像部、2…A/D変換部、3…画像処理回路、4…制御部、10,50…撮像素子、10A,10B,50A,50B…出力端子、11,51…高感度画素、12,52…低感度画素、15…アンプトランジスタ、42,43…容量制御トランジスタ、53…第1の水平レジスタ、54…第2の水平レジスタ、55…垂直レジスタ、59…共通の水平レジスタ、60,61A,62A…FD部、64…出力アンプトランジスタ、66A,66B…経路制御トランジスタ、C0,C1,C2…蓄積容量またはその値、67A,67B,C41〜C43…蓄積容量の一部を構成するキャパシタ、PD…フォトダイオード、SN…蓄積ノード、Q…電荷量または発生電荷数
Claims (13)
- 入射光を受光し光電変換する受光部を画素ごとに有し、光電変換により発生する電荷に基づく信号を増幅して出力する撮像素子であって、
受光部の感度が異なる複数種類の画素を有し、
受光部から前記信号の出力端子までの経路に接続されている増幅手段の入力側で電荷を一時蓄える蓄積容量の大きさを、当該蓄積容量に蓄える電荷を生成する受光部の感度ごとに異なる値に設定している
撮像素子。 - 前記蓄積容量の大きさを、受光部の感度が相対的に高い場合は相対的に大きい値に設定し、受光部の感度が相対的に低い場合は相対的に小さい値に設定している
請求項1に記載の撮像素子。 - 光電変換によって発生する電荷の数あるいは電荷量と前記蓄積容量の大きさとの比が、相対的に感度の高い受光部を有する画素と相対的に感度の低い受光部を有する画素とでほぼ同一となるように、前記蓄積容量の大きさに差を設けている
請求項2に記載の撮像素子。 - 前記増幅手段としてのアンプトランジスタを画素ごとに有し、
各アンプトランジスタの入力側ノードに接続されているキャパシタの容量を、同一画素内の受光部の感度に応じた値に設定している
請求項1に記載の撮像素子。 - 画素ごとの前記キャパシタを、前記アンプトランジスタの入力側ノードに並列に接続可能な複数のキャパシタから構成し、
各キャパシタと前記入力側ノードとの間にそれぞれスイッチを設け、
当該スイッチの制御により、画素ごとのキャパシタの容量値の変更を可能に構成している
請求項4に記載の撮像素子。 - 前記受光部への光の入射時間に応じて前記スイッチを制御し、前記入力側ノードに並列接続させるキャパシタの組み合わせを変更可能な制御回路をさらに有する
請求項5に記載の撮像素子。 - 転送する電荷を生成する受光部の感度ごとに設けられている複数の電荷転送路を有し、
当該電荷転送路ごとに前記増幅素子としての出力アンプを備え、
各出力アンプの入力側ノードの蓄積容量の大きさを、当該蓄積容量に一時蓄える電荷を生成する受光部の感度に応じた値に設定している
請求項1に記載の撮像素子。 - 受光部の感度が異なる画素からの電荷を画素単位で順番に繰り返し転送する電荷転送路と、
当該電荷転送路の出力端に形成され、異なる感度の受光部からの電荷を別々の出力経路に振り分ける手段とを有し、
当該出力経路ごとに前記増幅素子としての出力アンプを備え、
各出力アンプの入力側ノードの蓄積容量の大きさを、当該蓄積容量に一時蓄える電荷を生成する受光部の感度に応じた値に設定している
請求項1に記載の撮像素子。 - 入射光を受光し光電変換する受光部を画素ごとに有し、光電変換により発生する電荷に基づく信号を出力する撮像素子と、当該撮像素子からの信号を処理する信号処理回路とを備える画像入力処理装置であって、
前記撮像素子は受光部の感度が異なる複数種類の画素を有し、
前記撮像素子内に、感度が異なる受光部からの電荷に基づく信号のレベルを感度の比率に応じて揃える手段を有し、
前記信号処理回路は、信号レベルが揃った複数の信号を前記撮像素子から入力し、内蔵する共通のA/D変換部でデジタル化して所定のデジタル信号処理を施す
画像入力処理装置。 - 前記画像素子内で、前記受光部から前記信号の出力端子までの経路に接続されている増幅手段の入力側で電荷を一時蓄える蓄積容量を、前記信号レベルを揃える手段として有し、
当該蓄積容量の大きさを、当該蓄積容量に一時蓄える電荷を生成する受光部の感度に応じた値に設定している
請求項9に記載の画像入力処理装置。 - 前記蓄積容量の大きさを、受光部の感度が相対的に高い場合は相対的に大きい値に設定し、受光部の感度が相対的に低い場合は相対的に小さい値に設定している
請求項10に記載の画像入力処理装置。 - 光電変換によって発生する電荷の数あるいは電荷量と前記蓄積容量の大きさとの比が、相対的に感度の高い受光部を有する画素と相対的に感度の低い受光部を有する画素とでほぼ同一となるように、前記蓄積容量の大きさに差を設けている
請求項11に記載の画像入力処理装置。 - 前記蓄積容量を、前記増幅手段の入力側ノードに並列に接続可能な複数のキャパシタから構成し、
各キャパシタと前記入力側ノードとの間にそれぞれ接続されている複数のスイッチと、
当該スイッチを制御して、入力側ノードに並列接続させるキャパシタの組み合わせを変更可能な制御回路と
をさらに有する請求項10に記載の画像入力処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004148079A JP2005332880A (ja) | 2004-05-18 | 2004-05-18 | 撮像素子および画像入力処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004148079A JP2005332880A (ja) | 2004-05-18 | 2004-05-18 | 撮像素子および画像入力処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005332880A true JP2005332880A (ja) | 2005-12-02 |
Family
ID=35487328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004148079A Pending JP2005332880A (ja) | 2004-05-18 | 2004-05-18 | 撮像素子および画像入力処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005332880A (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205639A (ja) * | 2007-02-16 | 2008-09-04 | Texas Instr Japan Ltd | 固体撮像装置及びその動作方法 |
JP2008205638A (ja) * | 2007-02-16 | 2008-09-04 | Texas Instr Japan Ltd | 固体撮像装置及びその動作方法 |
JP2011029839A (ja) * | 2009-07-23 | 2011-02-10 | Nikon Corp | 電子カメラ |
US8106981B2 (en) | 2007-05-30 | 2012-01-31 | Samsung Electronics Co., Ltd. | Image photographing apparatus and method using different intensity sensors |
JP2012113291A (ja) * | 2010-11-05 | 2012-06-14 | Semiconductor Energy Lab Co Ltd | 撮像機能付き表示装置及びその駆動方法 |
JP2012256020A (ja) * | 2010-12-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
JP2013102383A (ja) * | 2011-11-09 | 2013-05-23 | Canon Inc | 固体撮像装置 |
JP2013175907A (ja) * | 2012-02-24 | 2013-09-05 | Toshiba Corp | 画像処理装置及び固体撮像装置 |
JP2014115154A (ja) * | 2012-12-07 | 2014-06-26 | Shimadzu Corp | フォトダイオードアレイ検出器 |
WO2015012098A1 (ja) * | 2013-07-22 | 2015-01-29 | ソニー株式会社 | 固体撮像素子および電子機器 |
JP2015087144A (ja) * | 2013-10-29 | 2015-05-07 | セイコーエプソン株式会社 | 分光測定装置及び分光測定方法 |
JP2015204469A (ja) * | 2014-04-10 | 2015-11-16 | キヤノン株式会社 | 撮像素子及び撮像装置 |
WO2017018215A1 (ja) * | 2015-07-27 | 2017-02-02 | ソニー株式会社 | 固体撮像装置およびその制御方法、並びに電子機器 |
JP2017139752A (ja) * | 2016-01-29 | 2017-08-10 | パナソニックIpマネジメント株式会社 | 撮像装置 |
US10063785B2 (en) | 2014-08-20 | 2018-08-28 | Seiko Epson Corporation | Colorimetry method, colorimetry device, spectral measurement method, spectral measurement device and electronic apparatus |
WO2019082614A1 (ja) * | 2017-10-27 | 2019-05-02 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および撮像方法 |
CN110581146A (zh) * | 2018-06-08 | 2019-12-17 | 三星电子株式会社 | 图像传感器和包括该图像传感器的电子设备 |
US10805561B2 (en) | 2015-07-27 | 2020-10-13 | Sony Corporation | Solid-state image pickup device and control method therefor, and electronic apparatus |
-
2004
- 2004-05-18 JP JP2004148079A patent/JP2005332880A/ja active Pending
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205638A (ja) * | 2007-02-16 | 2008-09-04 | Texas Instr Japan Ltd | 固体撮像装置及びその動作方法 |
JP2008205639A (ja) * | 2007-02-16 | 2008-09-04 | Texas Instr Japan Ltd | 固体撮像装置及びその動作方法 |
US8106981B2 (en) | 2007-05-30 | 2012-01-31 | Samsung Electronics Co., Ltd. | Image photographing apparatus and method using different intensity sensors |
JP2011029839A (ja) * | 2009-07-23 | 2011-02-10 | Nikon Corp | 電子カメラ |
US9370074B2 (en) | 2010-11-05 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with imaging function and method for driving the same |
JP2012113291A (ja) * | 2010-11-05 | 2012-06-14 | Semiconductor Energy Lab Co Ltd | 撮像機能付き表示装置及びその駆動方法 |
JP2012256020A (ja) * | 2010-12-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
US9841843B2 (en) | 2010-12-15 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP2013102383A (ja) * | 2011-11-09 | 2013-05-23 | Canon Inc | 固体撮像装置 |
JP2013175907A (ja) * | 2012-02-24 | 2013-09-05 | Toshiba Corp | 画像処理装置及び固体撮像装置 |
US8823825B2 (en) | 2012-02-24 | 2014-09-02 | Kabushiki Kaisha Toshiba | Image processing device, image processing method, and solid-state imaging device |
JP2014115154A (ja) * | 2012-12-07 | 2014-06-26 | Shimadzu Corp | フォトダイオードアレイ検出器 |
JPWO2015012098A1 (ja) * | 2013-07-22 | 2017-03-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
CN105324986B (zh) * | 2013-07-22 | 2020-10-27 | 索尼半导体解决方案公司 | 固态图像拾取元件和电子设备 |
CN105324986A (zh) * | 2013-07-22 | 2016-02-10 | 索尼公司 | 固态图像拾取元件和电子设备 |
WO2015012098A1 (ja) * | 2013-07-22 | 2015-01-29 | ソニー株式会社 | 固体撮像素子および電子機器 |
US9871985B2 (en) | 2013-07-22 | 2018-01-16 | Sony Semiconductor Solutions Corporation | Solid-state image pickup device and electronic apparatus including a solid-state image pickup device having high and low sensitivity pixels |
JP2015087144A (ja) * | 2013-10-29 | 2015-05-07 | セイコーエプソン株式会社 | 分光測定装置及び分光測定方法 |
JP2015204469A (ja) * | 2014-04-10 | 2015-11-16 | キヤノン株式会社 | 撮像素子及び撮像装置 |
US10063785B2 (en) | 2014-08-20 | 2018-08-28 | Seiko Epson Corporation | Colorimetry method, colorimetry device, spectral measurement method, spectral measurement device and electronic apparatus |
US10547802B2 (en) | 2015-07-27 | 2020-01-28 | Sony Corporation | Solid-state image pickup device and control method therefor, and electronic apparatus |
JPWO2017018215A1 (ja) * | 2015-07-27 | 2018-05-17 | ソニー株式会社 | 固体撮像装置およびその制御方法、並びに電子機器 |
WO2017018215A1 (ja) * | 2015-07-27 | 2017-02-02 | ソニー株式会社 | 固体撮像装置およびその制御方法、並びに電子機器 |
US10805561B2 (en) | 2015-07-27 | 2020-10-13 | Sony Corporation | Solid-state image pickup device and control method therefor, and electronic apparatus |
JP2017139752A (ja) * | 2016-01-29 | 2017-08-10 | パナソニックIpマネジメント株式会社 | 撮像装置 |
WO2019082614A1 (ja) * | 2017-10-27 | 2019-05-02 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および撮像方法 |
JP7181887B2 (ja) | 2017-10-27 | 2022-12-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および撮像方法 |
US11122230B2 (en) | 2017-10-27 | 2021-09-14 | Sony Semiconductor Solutions Corporation | Imaging apparatus and imaging method |
JPWO2019082614A1 (ja) * | 2017-10-27 | 2020-11-12 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および撮像方法 |
CN110581146A (zh) * | 2018-06-08 | 2019-12-17 | 三星电子株式会社 | 图像传感器和包括该图像传感器的电子设备 |
US10804303B2 (en) | 2018-06-08 | 2020-10-13 | Samsung Electronics Co., Ltd. | Image sensors comprising an organic photo-detector, a photo-detector array and dual floating diffusion nodes and electronic devices including the same |
KR102129453B1 (ko) * | 2018-06-08 | 2020-07-02 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 전자 장치 |
KR20190139484A (ko) * | 2018-06-08 | 2019-12-18 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 전자 장치 |
CN110581146B (zh) * | 2018-06-08 | 2023-09-19 | 三星电子株式会社 | 图像传感器和包括该图像传感器的电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240006427A1 (en) | Imaging device and imaging system | |
US7978240B2 (en) | Enhancing image quality imaging unit and image sensor | |
KR101424033B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
JP3944829B2 (ja) | 固体撮像装置およびその駆動方法 | |
JP4691930B2 (ja) | 物理情報取得方法および物理情報取得装置、並びに物理量分布検知の半導体装置、プログラム、および撮像モジュール | |
CN111866416B (zh) | 固态成像元件及成像装置 | |
JP2005332880A (ja) | 撮像素子および画像入力処理装置 | |
JP6413401B2 (ja) | 固体撮像素子 | |
WO2011041153A1 (en) | Ccd image sensor with variable output gain | |
JP2001177775A (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
US8149308B2 (en) | Solid-state image pickup device | |
JP2004282552A (ja) | 固体撮像素子および固体撮像装置 | |
US10735676B2 (en) | Solid-state imaging device, method for driving solid-state imaging device and electronic apparatus for extending a dynamic range | |
US8479374B2 (en) | Method of producing an image sensor having multiple output channels | |
JP2001024948A (ja) | 固体撮像装置及びそれを用いた撮像システム | |
JP2006014117A (ja) | 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置 | |
US8643758B2 (en) | Method for processing an image captured by an image sensor having a charge multiplication output channel and a charge sensing output channel | |
JP4940540B2 (ja) | 半導体装置 | |
KR100761376B1 (ko) | 다이내믹 레인지가 넓은 이미지 센서 | |
JP6825675B2 (ja) | 撮像素子及び撮像装置 | |
JP6702371B2 (ja) | 撮像素子及び撮像装置 | |
JP5648222B2 (ja) | 電荷増倍を有する画像センサー | |
JP7160129B2 (ja) | 撮像素子および撮像装置 | |
JP7156330B2 (ja) | 撮像素子及び撮像装置 |