WO2019082614A1 - 撮像装置および撮像方法 - Google Patents

撮像装置および撮像方法

Info

Publication number
WO2019082614A1
WO2019082614A1 PCT/JP2018/036877 JP2018036877W WO2019082614A1 WO 2019082614 A1 WO2019082614 A1 WO 2019082614A1 JP 2018036877 W JP2018036877 W JP 2018036877W WO 2019082614 A1 WO2019082614 A1 WO 2019082614A1
Authority
WO
WIPO (PCT)
Prior art keywords
period
switch
value
turned
pixel
Prior art date
Application number
PCT/JP2018/036877
Other languages
English (en)
French (fr)
Inventor
中村　良助
頼人 坂野
敦史 鈴木
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN201880064204.8A priority Critical patent/CN111164964B/zh
Priority to KR1020207009901A priority patent/KR102489552B1/ko
Priority to KR1020227042410A priority patent/KR102577163B1/ko
Priority to US16/755,397 priority patent/US11122230B2/en
Priority to JP2019550911A priority patent/JP7181887B2/ja
Priority to CN202211011274.1A priority patent/CN115483236A/zh
Publication of WO2019082614A1 publication Critical patent/WO2019082614A1/ja
Priority to JP2022177131A priority patent/JP7439213B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the present disclosure relates to an imaging device performing an imaging operation and an imaging method used in such an imaging device.
  • Patent Document 1 discloses an imaging device that has a photodiode and a storage capacitor element that stores photocharges overflowing from the photodiode, in order to expand the dynamic range.
  • the imaging device it is desirable that the image quality of the captured image is high, and further improvement of the image quality is expected.
  • An imaging device includes a first light receiving element and a second light receiving element; First charge storage unit and second charge storage unit, first switch, second switch, third switch, fourth switch, fifth switch, output unit, and drive And a processing unit.
  • the first switch connects the first light receiving element and the first charge storage unit by being turned on.
  • the second switch connects the predetermined node and the first charge storage unit by being turned on.
  • the third switch applies a predetermined voltage to a predetermined node by being turned on.
  • the fourth switch connects the second light receiving element and the second charge storage unit by being turned on.
  • the fifth switch connects the second charge storage portion to a predetermined node by being turned on.
  • the drive unit drives each switch.
  • the processing unit obtains a first value, a second value, a third value, and a fourth value based on the pixel voltage, and generates a pixel value based on these values.
  • the drive unit turns on the second switch and the third switch and turns off the first switch, the fourth switch, and the fifth switch in the first period. In the second period after the period, the third switch is turned off and the fifth switch is turned on, and in the third period after the second period, the fourth switch is turned on. , And in a fourth period after the third period, the fourth switch is turned off.
  • the processing unit obtains a third value based on the pixel voltage in the second period and the pixel voltage in the fourth period.
  • An imaging method includes: a first light receiving element and a second light receiving element; a first charge storage unit and a second charge storage unit; A first switch connecting the element and the first charge storage unit; a second switch connecting the predetermined node and the first charge storage unit by being turned on; and a predetermined switch by being turned on A third switch for applying a predetermined voltage to the node; a fourth switch for connecting the second light receiving element and the second charge storage unit by being turned on; and a second switch by being turned on.
  • each switch of an imaging pixel including a fifth switch that connects the charge storage unit of the pixel and a predetermined node, and an output unit that outputs a pixel voltage according to a voltage in the first charge storage unit; Based on the first value, the second , A third value, and a fourth value are obtained, and a pixel value is generated based on these values, and the second switch and the third switch are turned on in the first period, and the first The switch, the fourth switch, and the fifth switch are turned off, and the third switch is turned off and the fifth switch is turned on in a second period after the first period. In a third period after the second period, the fourth switch is turned on, and in a fourth period after the third period, the fourth switch is turned off, and the pixel voltage in the second period A third value is determined based on the pixel voltage in the fourth period and
  • the second switch and the third switch are turned on in the first period, and the first switch, the fourth switch, and the fourth switch
  • the fifth switch is turned off, and in the second period after the first period, the third switch is turned off and the fifth switch is turned on, and after the second period In the third period, the fourth switch is turned on, and in the fourth period after the third period, the fourth switch is turned off.
  • a third value is obtained based on the pixel voltage in the second period and the pixel voltage in the fourth period.
  • a pixel value is generated based on the first value, the second value, the third value, and the fourth value.
  • the second switch and the third switch are turned on in the first period, and the first switch, the fourth switch, And the fifth switch is turned off, and in the second period after the first period, the third switch is turned off and the fifth switch is turned on, and the second switch is turned on after the second period.
  • the fourth switch is turned on, and in the fourth period after the third period, the fourth switch is turned off, and the pixel voltage in the second period and the pixel voltage in the fourth period. Since the third value is obtained based on the pixel voltage, the image quality of the captured image can be enhanced. Note that the effects described herein are not necessarily limited, and any of the effects described in the present disclosure may be present.
  • FIG. 1 is a configuration diagram illustrating a configuration example of an imaging device according to an embodiment of the present disclosure. It is a block diagram showing the example of 1 structure of the read-out part shown in FIG.
  • FIG. 7 is a timing waveform chart illustrating an operation example of the imaging device illustrated in FIG. 1.
  • FIG. 7 is another timing waveform diagram showing an operation example of the imaging device shown in FIG.
  • FIG. 7 is another timing waveform diagram showing an operation example of the imaging device shown in FIG.
  • It is a circuit diagram showing one operation state of an image pick-up pixel shown in FIG.
  • It is a circuit diagram showing the other operation state of the imaging device shown in FIG.
  • FIG. 7 is an explanatory diagram illustrating an operation example of the imaging device illustrated in FIG. 1.
  • FIG. 6 is a characteristic diagram illustrating an example of a characteristic of the imaging device illustrated in FIG.
  • FIG. 7 is a timing waveform chart illustrating an operation example of an imaging device according to a comparative example.
  • FIG. 14 is another timing waveform chart illustrating an operation example of the imaging device according to the comparative example.
  • FIG. 14 is another timing waveform chart illustrating an operation example of the imaging device according to the comparative example. It is an explanatory view showing one operation example of an imaging device concerning a comparative example. It is a characteristic view showing an example of one characteristic of an imaging device concerning a comparative example.
  • FIG. 13 is a timing waveform chart illustrating an operation example of an imaging device according to a modification. It is an explanatory view showing one operation example of an imaging device concerning a modification.
  • FIG. 1 shows one configuration example of an imaging device (imaging device 1) according to an embodiment.
  • the imaging device 1 is a so-called CMOS image sensor manufactured using a manufacturing process of a complementary metal oxide semiconductor (CMOS) integrated circuit.
  • CMOS complementary metal oxide semiconductor
  • the imaging device 1 includes a pixel array 11, a scanning unit 12, a reading unit 20, a signal processing unit 14, and a control unit 15.
  • the pixel array 11 has a plurality of imaging pixels 10 arranged in a matrix.
  • the pixel array 11 includes a plurality of control lines TGLL, a plurality of control lines FDGL, a plurality of control lines RSTL, a plurality of control lines FCGL, a plurality of control lines TGSL, a plurality of control lines SELL, and a plurality of signals.
  • the line SGL The control line TGLL extends in the horizontal direction (lateral direction in FIG. 1), and the signal STGL is applied to the control line TGLL by the scanning unit 12.
  • the control line FDGL extends in the horizontal direction, and the signal SFDG is applied to the control line FDGL by the scanning unit 12.
  • the control line RSTL extends in the horizontal direction, and the signal SRST is applied to the control line RSTL by the scanning unit 12.
  • the control line FCGL extends in the horizontal direction, and the signal SFCG is applied to the control line FCGL by the scanning unit 12.
  • the control line TGSL extends in the horizontal direction, and the signal STGS is applied to the control line TGSL by the scanning unit 12.
  • the control line SELL extends in the horizontal direction, and the signal SSEL is applied to the control line SELL by the scanning unit 12.
  • the signal line SGL extends in the vertical direction (vertical direction in FIG. 1), and is connected to the reading unit 40.
  • the imaging pixel 10 includes a photodiode PD1, a transistor TGL, a photodiode PD2, a transistor TGS, a capacitive element FC, transistors FCG, RST, and FDG, a floating diffusion FD, and transistors AMP and SEL.
  • the transistors TGL, TGS, FCG, RST, FDG, AMP, and SEL are N-type MOS transistors in this example.
  • the photodiode PD1 is a photoelectric conversion element that generates charge of an amount according to the amount of received light and stores the charge in the inside.
  • the light receiving area where the photodiode PD1 can receive light is wider than the light receiving area where the photodiode PD2 can receive light.
  • the anode of the photodiode PD1 is grounded, and the cathode is connected to the source of the transistor TGL.
  • the gate of the transistor TGL is connected to the control line TGLL, the source is connected to the cathode of the photodiode PD1, and the drain is connected to the floating diffusion FD.
  • the photodiode PD2 is a photoelectric conversion element that generates an amount of charge corresponding to the amount of received light and stores the charge in the inside.
  • the light receiving area where the photodiode PD2 can receive light is narrower than the light receiving area where the photodiode PD1 can receive light.
  • the anode of the photodiode PD2 is grounded, and the cathode is connected to the source of the transistor TGS.
  • the gate of the transistor TGS is connected to the control line TGSL, the source is connected to the cathode of the photodiode PD2, and the drain is connected to one end of the capacitive element FC and the source of the transistor FCG.
  • One end of the capacitive element FC is connected to the drain of the transistor TGS and the source of the transistor FCG, and the other end is supplied with the power supply voltage VDD.
  • the gate of transistor FCG is connected to control line FCGL, the source is connected to one end of capacitive element FC and the drain of transistor TGS, and the drain is connected to the source of transistor RST and the drain of transistor FDG.
  • the gate of the transistor RST is connected to the control line RSTL, the drain is supplied with the power supply voltage VDD, and the source is connected to the drains of the transistors FCG and FDG.
  • the gate of transistor FDG is connected to control line FDGL, the drain is connected to the source of transistor RST and the drain of transistor FCG, and the source is connected to the floating diffusion.
  • the floating diffusion FD is for storing the charge supplied from the photodiodes PD1 and PD2, and is configured using, for example, a diffusion layer formed on the surface of the semiconductor substrate. In FIG. 1, the floating diffusion FD is shown using a symbol of a capacitive element.
  • the gate of the transistor AMP is connected to the floating diffusion FD, the drain is supplied with the power supply voltage VDD, and the source is connected to the drain of the transistor SEL.
  • the gate of the transistor SEL is connected to the control line SELL, the drain is connected to the source of the transistor AMP, and the source is connected to the signal line SGL.
  • the imaging pixel 10 is electrically connected to the signal line SGL by turning on the transistor SEL based on the signal SSEL applied to the control line SELL.
  • the transistor AMP is connected to the current source 23 (described later) of the reading unit 20, and operates as a so-called source follower.
  • the imaging pixel 10 outputs the pixel voltage VP corresponding to the voltage in the floating diffusion FD to the signal line SGL as a signal SIG.
  • the imaging pixel 10 sequentially outputs seven pixel voltages VP (VP1 to VP7) in seven periods (conversion periods P1 to P7) in a so-called horizontal period H. ing.
  • the scanning unit 12 sequentially drives the plurality of imaging pixels 10 in units of imaging pixels 10 for one row based on an instruction from the control unit 15, and is configured using, for example, a shift register.
  • the present invention is not limited to this, and instead, for example, an address decoder may be used.
  • the scanning unit 12 applies a signal STGL to a plurality of control lines TGLL, applies a signal SFDG to a plurality of control lines FDGL, applies a signal SRST to a plurality of control lines RSTL, and performs a plurality of controls
  • the signal SFCG is applied to the line FCGL
  • the signal STGS is applied to the plurality of control lines TGSL
  • the signal SSEL is applied to the plurality of control lines SELL to drive the imaging pixels 10 for one row. It is supposed to
  • the reading unit 20 generates a digital value (count value CNT) by performing AD (Analog to Digital) conversion based on the signal SIG supplied from the pixel array 11 via the signal line SGL.
  • AD Analog to Digital
  • FIG. 2 shows one configuration example of the reading unit 20. As shown in FIG. In addition to the reading unit 20, FIG. 2 also illustrates a control unit 15 and a signal processing unit 14.
  • the read unit 20 includes a read control unit 28, a reference signal generation unit 29, and a plurality of AD (Analog to Digital) conversion units ADC.
  • AD Analog to Digital
  • the read control unit 28 controls the read operation in the read unit 40 based on an instruction from the control unit 15. Specifically, the read control unit 28 supplies a control signal to the reference signal generation unit 29 to cause the reference signal generation unit 29 to generate a reference signal REF (described later). The read control unit 28 controls the AD conversion operation in the plurality of AD conversion units ADC by supplying the clock signal CLK and the control signal CC to the plurality of AD conversion units ADC.
  • the reference signal generation unit 29 generates the reference signal REF based on an instruction from the read control unit 28. As described later, the reference signal REF has a so-called ramp waveform in which the voltage level gradually decreases with the passage of time in seven periods (conversion periods P1 to P7).
  • the AD conversion unit ADC converts the pixel voltage VP into a digital value (count value CNT) by performing AD conversion based on the signal SIG supplied from the pixel array 11 via the signal line SGL.
  • the plurality of AD conversion units ADC are provided corresponding to the plurality of signal lines SGL of the pixel array 11.
  • the AD conversion unit ADC includes capacitive elements 21 and 22, a current source 23, a comparator 24, and a counter 25.
  • the reference signal REF is supplied to one end of the capacitive element 21, and the other end is connected to the positive input terminal of the comparator 24.
  • One end of the capacitive element 22 is connected to the signal line SGL, and the other end is connected to the negative input terminal of the comparator 24.
  • the current source 23 flows a current having a predetermined current value from the signal line SGL to the ground.
  • the reference signal REF is supplied to the positive input terminal of the comparator 24 via the capacitive element 21, and the signal SIG is supplied to the negative input terminal via the capacitive element 22.
  • the comparator 24 compares the input voltage at the positive input terminal with the input voltage at the negative input terminal, and outputs the comparison result as a signal CMP.
  • the counter 25 performs a counting operation based on the signal CMP, the clock signal CLK, and the control signal CC. Specifically, when the read control unit 28 starts generation of the clock signal CLK, the counter 25 starts counting operation of clock pulses in the clock signal CLK and increments the count value CNT. Then, the counter 25 ends this counting operation based on the signal CMP supplied from the comparator 24. Further, the counter 25 resets the count value CNT based on the control signal CC.
  • the AD conversion unit ADC performs AD conversion based on the signal SIG, and outputs a count value CNT. Specifically, the AD conversion unit ADC performs AD conversion based on the seven pixel voltages VP1 to VP7 included in the signal SIG in seven conversion periods P1 to P7, and seven count values CNT (count value CNT1). Through CNT7) are output respectively.
  • the signal processing unit 14 performs predetermined signal processing based on the count value CNT supplied from the reading unit 20, and outputs the result of the signal processing as an image signal DATA. Specifically, the signal processing unit 14 generates four images PIC (images PIC1, PIC2, PIC3, PIC4) based on the seven count values CNT1 to CNT7 supplied from the reading unit 20. Then, the signal processing unit 14 generates one captured image PICA by combining the four images PIC. Then, the signal processing unit 14 outputs the captured image PICA as an image signal DATA. Thereby, in the imaging device 1, as described later, the dynamic range can be expanded.
  • the control unit 15 supplies control signals to the scanning unit 12, the reading unit 20, and the signal processing unit 14, and controls the operation of these circuits to control the operation of the imaging device 1.
  • the photodiode PD1 corresponds to one specific example of the "first light receiving element” in the present disclosure.
  • the photodiode PD2 corresponds to one specific example of the "second light receiving element” in the present disclosure.
  • the floating diffusion FD corresponds to one specific example of the “first charge storage portion” in the present disclosure.
  • the capacitive element FC corresponds to one specific example of the “second charge storage portion” in the present disclosure.
  • the transistor TGL corresponds to one specific example of the “first switch” in the present disclosure.
  • the transistor FDG corresponds to one specific example of the “second switch” in the present disclosure.
  • the transistor RST corresponds to one specific example of the “third switch” in the present disclosure.
  • the transistor TGS corresponds to one specific example of the “fourth switch” in the present disclosure.
  • the transistor FCG corresponds to one specific example of the “fifth switch” in the present disclosure.
  • the transistors AMP and SEL correspond to one specific example of the “output unit” in the present disclosure.
  • the scan unit 12 corresponds to one specific example of the “drive unit” in the present disclosure.
  • the reading unit 20 and the signal processing unit 14 correspond to a specific example of the “processing unit” in the present disclosure.
  • the scanning unit 12 sequentially drives the plurality of imaging pixels 10 in units of imaging pixels 10 for one row.
  • the imaging pixel 10 sequentially outputs seven pixel voltages VP1 to VP7 in seven conversion periods P1 to P7 in the horizontal period H.
  • the AD conversion unit ADC of the reading unit 20 performs AD conversion based on these seven pixel voltages VP1 to VP7, and outputs seven count values CNT1 to CNT7.
  • the signal processing unit 14 generates four images PIC (images PIC1, PIC2, PIC3, PIC4) based on the seven count values CNT1 to CNT7 supplied from the reading unit 20. Then, the signal processing unit 14 generates one captured image PICA by combining the four images PIC.
  • the imaging device 1 the plurality of imaging pixels 10 output the pixel voltage VP as a signal SIG. Then, the AD conversion unit ADC of the reading unit 20 generates a digital value (count value CNT) based on the signal SIG.
  • a digital value count value CNT
  • FIGS. 3, 4A and 4B show an operation example of the imaging apparatus 1.
  • A shows the waveform of the horizontal synchronization signal HSYNC
  • B shows the waveform of the signal SSEL supplied to the imaging pixel 10A.
  • C shows the waveform of the signal SFDG supplied to the imaging pixel 10A
  • D shows the waveform of the signal STGL supplied to the imaging pixel 10A
  • E shows the signal supplied to the imaging pixel 10A
  • the waveform of SRST is shown
  • (F) shows the waveform of the signal SFCG supplied to the imaging pixel 10A
  • G shows the waveform of the signal STGS supplied to the imaging pixel 10A
  • H shows the waveform of the reference signal REF.
  • FIGS. 5A to 5C show the state of the imaging pixel 10A.
  • the transistors TGL, RST, FDG, TGS, FCG, and SEL are shown using switches corresponding to the operating states of the transistors.
  • the scanning unit 12 uses one signal SSEL to capture imaging pixels for one row including the focused imaging pixel 10 ⁇ / b> A among the plurality of imaging pixels 10 in the pixel array 11. 10 is selected, and the imaging pixel 10A is electrically connected to the signal line SGL corresponding to the imaging pixel 10A. Then, the scanning unit 12 controls the operation of the imaging pixel 10A using the signals SFDG, STGL, SRST, SFCG, and STGS, and the imaging pixel 10A has seven pixel voltages VP1 to VP7 in seven conversion periods P1 to P7. Output VP7 sequentially. Then, the AD conversion unit ADC of the reading unit 20 performs AD conversion based on these seven pixel voltages VP1 to VP7, and outputs seven count values CNT1 to CNT7. The operation will be described in detail below.
  • the scanning unit 12 changes the voltage of the signal SSEL from low level to high level at timing t2 (FIG. 4A (B)).
  • the transistor SEL is turned on, and the imaging pixel 10A is electrically connected to the signal line SGL.
  • the scanning unit 12 changes the voltage of the signal SFDG from the low level to the high level, and changes the voltage of the signal SRST from the low level to the high level (FIG. 4A (C), (E)). ).
  • the voltage of the floating diffusion FD is set to the power supply voltage VDD, and the floating diffusion FD is reset.
  • the reference signal generation unit 29 changes the voltage of the reference signal REF to the voltage V1 (FIG. 4A (H)).
  • the scanning unit 12 changes the voltage of the signal SFDG from the high level to the low level, and changes the voltage of the signal SRST from the high level to the low level (FIG. 4A (C), (E)). ).
  • the imaging pixel 10A both of the transistors FDG and RST are turned off.
  • the scanning unit 12 changes the voltage of the signal SFDG from the low level to the high level (FIG. 4A (C)). Thereby, the transistor FDG is turned on.
  • the transistors FDG and SEL are turned on, and all the other transistors are turned off. Since the transistor FDG is in the on state, the floating diffusion FD and the transistor FDG form a combined capacitance.
  • the combined capacitance functions as a conversion capacitance for converting the charge into a voltage in the imaging pixel 10A.
  • the capacitance value of the conversion capacitance in the imaging pixel 10A is large, so the conversion efficiency from charge to voltage is low.
  • the conversion capacitance holds the charge when the floating diffusion FD is reset at timings t11 to t12.
  • the imaging pixel 10A outputs a pixel voltage VP (pixel voltage VP1) according to the voltage in the floating diffusion FD.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP1. Specifically, at timing t14, the read control unit 28 starts generation of the clock signal CLK, and at the same time, the reference signal generation unit 29 sets the voltage of the reference signal REF to a predetermined change degree from the voltage V1. It begins to lower (FIG. 4A (H)). In response to this, the counter 25 of the AD conversion unit ADC starts the count operation (FIG. 4A (J)).
  • the voltage of the reference signal REF falls below the voltage of the signal SIG (pixel voltage VP1) (FIG. 4A (H), (I)).
  • the comparator 24 of the AD conversion unit ADC changes the voltage of the signal CMP, and as a result, the counter 25 stops the counting operation (FIG. 4A (J)).
  • the count value CNT of the counter 25 at this time is the count value CNT1.
  • the reading unit 20 supplies the count value CNT1 to the signal processing unit 14, and then resets the count value CNT of the counter 25.
  • the read control unit 28 stops the generation of the clock signal CLK with the end of the conversion period P1
  • the reference signal generation unit 29 stops the change of the voltage of the reference signal REF (FIG. H)).
  • the scanning unit 12 changes the voltage of the signal SFDG from the high level to the low level (FIG. 4A (C)). Thereby, in the imaging pixel 10A, the transistor FDG is turned off. Further, at this timing t21, the reference signal generation unit 29 changes the voltage of the reference signal REF to the voltage V1 (FIG. 4A (H)).
  • the transistor SEL is turned on, and all the other transistors are turned off.
  • the capacitance value of the conversion capacitance in the imaging pixel 10A is small, and thus the conversion efficiency from charge to voltage is high.
  • the conversion capacitance holds the charge when the floating diffusion FD is reset at timings t11 to t12.
  • the imaging pixel 10A outputs a pixel voltage VP (pixel voltage VP2) according to the voltage in the floating diffusion FD.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP2. This operation is similar to the operation in the conversion period P1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP2 to obtain a count value CNT2 (FIG. 4A (J)).
  • the reading unit 20 supplies the count value CNT2 to the signal processing unit 14, and then resets the count value CNT of the counter 25.
  • the scanning unit 12 changes the voltage of the signal STGL from low level to high level (FIG. 4A (D)).
  • the transistor TGL is turned on.
  • the reference signal generation unit 29 changes the voltage of the reference signal REF to the voltage V1 (FIG. 4A (H)).
  • the scanning unit 12 changes the voltage of the signal STGL from the high level to the low level (FIG. 4A (D)). Thereby, in the imaging pixel 10A, the transistor TGL is turned off.
  • the imaging pixel 10A since the transistor FDG is in the OFF state, the capacitance value of the conversion capacitance in the imaging pixel 10A is small, so that the conversion efficiency from charge to voltage is high.
  • the conversion capacitance holds the charge transferred from the photodiode PD1 at timings t31 to t32.
  • the imaging pixel 10A outputs the pixel voltage VP (pixel voltage VP3) according to the voltage in the floating diffusion FD.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP3. This operation is similar to the operation in the conversion period P1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP3 to obtain a count value CNT3 (FIG. 4A (J)).
  • the count value CNT3 corresponds to the count value CNT2 obtained during the same high conversion efficiency (conversion period P2).
  • the reading unit 20 supplies the count value CNT3 to the signal processing unit 14, and then resets the count value CNT of the counter 25.
  • the scanning unit 12 changes the voltage of the signal SFDG from the low level to the high level (FIG. 4A (C)).
  • the transistor FDG is turned on.
  • the reference signal generation unit 29 changes the voltage of the reference signal REF to the voltage V1 (FIG. 4A (H)).
  • the transistor FDG is in the on state, so the floating diffusion FD and the transistor FDG form a combined capacitance (conversion capacitance). Therefore, since the capacitance value of the conversion capacitance in the imaging pixel 10A is large, the conversion efficiency from charge to voltage is low.
  • the conversion capacitance holds the charge transferred from the photodiode PD1 at timings t31 to t32.
  • the imaging pixel 10A outputs a pixel voltage VP (pixel voltage VP4) according to the voltage in the floating diffusion FD.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP4. This operation is similar to the operation in the conversion period P1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP4 to obtain a count value CNT4 (FIG. 4A (J)).
  • the count value CNT4 corresponds to the count value CNT1 obtained at the same time when the conversion efficiency is low (conversion period P1).
  • the reading unit 20 supplies the count value CNT4 to the signal processing unit 14, and thereafter resets the count value CNT of the counter 25.
  • the scanning unit 12 changes the voltage of the signal SRST from low to high (FIG. 4B (E)).
  • the transistor RST is turned on. Since the transistor FDG is in the on state, the voltage of the floating diffusion FD is thereby set to the power supply voltage VDD, and the floating diffusion FD is reset.
  • the reference signal generation unit 29 changes the voltage of the reference signal REF to the voltage V1 (FIG. 4B (H)).
  • the scanning unit 12 changes the voltage of the signal SRST from high level to low level (FIG. 4B (E)).
  • the transistor RST is turned off.
  • the scanning unit 12 changes the voltage of the signal SFCG from the low level to the high level (FIG. 4B (F)).
  • the transistor FCG is turned on.
  • the transistors FDG, FCG, and SEL are turned on, and all the other transistors are turned off. Since both of the transistors FDG and FCG are in the on state, the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC constitute a combined capacitance (conversion capacitance).
  • the conversion capacitance is generated in the photodiode PD2 before timing t53, and holds the charge accumulated in the capacitive element FC via the transistor TGS.
  • the imaging pixel 10A outputs the pixel voltage VP (pixel voltage VP5) according to the voltage in the floating diffusion FD.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP5. This operation is similar to the operation in the conversion period P1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP5 to obtain a count value CNT5 (FIG. 4B (J)).
  • the reading unit 20 supplies the count value CNT5 to the signal processing unit 14, and then resets the count value CNT of the counter 25.
  • the scanning unit 12 changes the voltage of the signal STGS from low level to high level (FIG. 4B (G)).
  • the transistor TGS is turned on.
  • the reference signal generation unit 29 changes the voltage of the reference signal REF to the voltage V1 (FIG. 4B (H)).
  • the scanning unit 12 changes the voltage of the signal STGS from the high level to the low level (FIG. 4B (G)).
  • the transistor TGS is turned off.
  • the imaging pixel 10A since both the transistors FDG and FCG are in the on state, the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC form a combined capacitance (conversion capacitance) Do.
  • This conversion capacitance is generated by the photodiode PD2 prior to timing t53, holds the charge transferred from the photodiode PD2 at timings t61 to t62, in addition to the charge accumulated in the capacitive element FC through the transistor TGS. ing.
  • the imaging pixel 10A outputs the pixel voltage VP (pixel voltage VP6) according to the voltage in the floating diffusion FD.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP6. This operation is similar to the operation in the conversion period P1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP6 to obtain a count value CNT6 (FIG. 4B (J)).
  • the count value CNT6 corresponds to the count value CNT5 obtained when the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC constitute a combined capacitance.
  • the reading unit 20 supplies the count value CNT6 to the signal processing unit 14, and then resets the count value CNT of the counter 25.
  • the scanning unit 12 changes the voltage of the signal SRST from low to high (FIG. 4B (E)).
  • the transistor RST is turned on. Since the transistors FDG and FCG are in the on state, the voltage of the floating diffusion FD and the voltage of the capacitive element FC are set to the power supply voltage VDD, and the floating diffusion FD and the capacitive element FC are reset.
  • the reference signal generation unit 29 changes the voltage of the reference signal REF to the voltage V1 (FIG. 4B (H)).
  • the scanning unit 12 changes the voltage of the signal SFCG from the high level to the low level (FIG. 4B (F)). Thereby, in the imaging pixel 10A, the transistor FCG is turned off.
  • the scanning unit 12 changes the voltage of the signal SRST from high level to low level (FIG. 4B (E)).
  • the transistor RST is turned off.
  • the scanning unit 12 changes the voltage of the signal SFCG from low to high (FIG. 4B (F)).
  • the transistor FCG is turned on.
  • the imaging pixel 10A since both the transistors FDG and FCG are in the on state, the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC form a combined capacitance (conversion capacitance) Do.
  • the conversion capacitance holds the charge when the floating diffusion FD and the capacitive element FC are reset at timings t71 to t72.
  • the imaging pixel 10A outputs a pixel voltage VP (pixel voltage VP7) according to the voltage in the floating diffusion FD.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP7. This operation is similar to the operation in the conversion period P1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP7 to obtain a count value CNT7 (FIG. 4B (J)).
  • the count value CNT7 corresponds to the count value CNT5 obtained when the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC constitute a combined capacitance.
  • the reading unit 20 supplies the count value CNT7 to the signal processing unit 14, and then resets the count value CNT of the counter 25.
  • the scanning unit 12 changes the voltage of the signal SFDG from the high level to the low level, and changes the voltage of the signal SFCG from the high level to the low level (FIG. 4B (C), (F)). ).
  • the transistors FDG and FCG are turned off.
  • the reference signal generation unit 29 changes the voltage of the reference signal REF to the voltage V2 (FIG. 4B (H)).
  • the scanning unit 12 changes the voltage of the signal SSEL from high level to low level (FIG. 4B (B)).
  • the transistor SEL is turned off, and the imaging pixel 10A is electrically disconnected from the signal line SGL.
  • the signal processing unit 14 generates four images PIC (images PIC1, PIC2, PIC3, PIC4) based on the count value CNT supplied from the reading unit 20. Then, the signal processing unit 14 generates one captured image PICA by combining the four images PIC.
  • FIG. 6 schematically shows the operation of the signal processing unit 14.
  • the waveforms shown in FIGS. 6A to 6G are the same as the waveforms shown in FIGS. 3A to 3G.
  • reading unit 20 generates count value CNT1 based on the operation in the period of timing t11 to t21, and the count value based on the operation in the period of timing t21 to t31.
  • count value CNT2 is generated, count value CNT3 is generated based on the operation in the period of timing t31 to t41, count value CNT4 is generated based on the operation in the period of timing t41 to t51, and operation in the period of timing t51 to t61 Based on the operation, the count value CNT5 is generated, the count value CNT6 is generated based on the operation in the period of timing t61 to t71, and the count value CNT7 is generated based on the operation in the period of timing t71 to t7.
  • the signal processing unit 14 generates a pixel value VAL1 based on the count value CNT2 and the count value CNT3. Specifically, the signal processing unit 14 subtracts the count value CNT2 from the count value CNT3 (CNT3-CNT2) to calculate the pixel value VAL1. That is, the imaging device 1 utilizes the principle of so-called correlated double sampling (CDS) to generate count value CNT2 corresponding to P-phase (Pre-Charge phase) data and D-phase (Data phase) data. The pixel value VAL1 is calculated using the corresponding count value CNT3.
  • CDS correlated double sampling
  • the signal processing unit 14 generates a pixel value VAL2 based on the count value CNT1 and the count value CNT4. Specifically, the signal processing unit 14 subtracts the count value CNT1 from the count value CNT4 (CNT4-CNT1) to calculate the pixel value VAL2. That is, the imaging device 1 calculates the pixel value VAL2 using the count value CNT1 corresponding to P-phase data and the count value CNT4 corresponding to D-phase data using the principle of correlated double sampling.
  • the signal processing unit 14 generates a pixel value VAL3 based on the count value CNT5 and the count value CNT6. Specifically, the signal processing unit 14 subtracts the count value CNT5 from the count value CNT6 (CNT6-CNT5) to calculate the pixel value VAL3. That is, the imaging device 1 calculates the pixel value VAL3 using the count value CNT5 corresponding to the P phase data and the count value CNT6 corresponding to the D phase data using the principle of correlated double sampling.
  • the signal processing unit 14 generates a pixel value VAL4 based on the count value CNT5 and the count value CNT7. Specifically, the signal processing unit 14 subtracts the count value CNT7 from the count value CNT5 (CNT5-CNT7) to calculate the pixel value VAL4. That is, the imaging device 1 utilizes the principle of so-called double data sampling (DDS), and resets the floating diffusion FD and the count value CNT7 after resetting the capacitive element FC, and the floating diffusion FD after resetting. The pixel value VAL4 is calculated using the count value CNT5.
  • DDS double data sampling
  • the pixel value VAL1 corresponds to one specific example of the “first value” in the present disclosure.
  • the pixel value VAL2 corresponds to one specific example of the “second value” in the present disclosure.
  • the pixel value VAL3 corresponds to one specific example of the “third value” in the present disclosure.
  • the pixel value VAL4 corresponds to one specific example of the “fourth value” in the present disclosure.
  • the signal processing unit 14 generates the image PIC1 based on the pixel values VAL1 in all the imaging pixels 10 in the pixel array 11, and generates the image PIC2 based on the pixel values VAL2 in all the imaging pixels 10 in the pixel array 11.
  • the image PIC3 is generated based on the pixel values VAL3 of all the imaging pixels 10 in the pixel array 11, and the image PIC4 is generated based on the pixel values VAL4 of all the imaging pixels 10 in the pixel array 11.
  • the signal processing unit 14 generates the captured image PICA by combining these images PIC1 to PIC4.
  • FIG. 7 shows an example of the signal-to-noise ratio (S / N ratio) in the captured image PICA synthesized by the imaging device 1.
  • the horizontal axis indicates luminance
  • the vertical axis indicates S / N ratio.
  • the signal processing unit 14 When synthesizing the four images PIC1 to PIC4, the signal processing unit 14 increases the number of the images PIC to be used among the images PIC1 to PIC4 as the luminance becomes higher. Specifically, when the luminance in the focused pixel is lower than the luminance value L1, the signal processing unit 14 focuses on the captured image PICA based on the pixel value VAL1 in the focused pixel in the image PIC1. Generate a pixel value at the selected pixel. Further, when the luminance at the focused pixel is higher than the luminance value L1 and lower than the luminance value L2, the signal processing unit 14 is based on the pixel values VAL1 and VAL2 of the focused pixel in the two images PIC1 and PIC2.
  • the pixel value of the focused pixel in the captured image PICA is generated. Further, when the luminance at the focused pixel is higher than the luminance value L2 and lower than the luminance value L3, the signal processing unit 14 is based on pixel values VAL1 to VAL3 at the focused pixel in the three images PIC1 to PIC3. The pixel value of the focused pixel in the captured image PICA is generated. In addition, when the luminance is higher than the luminance value L3, the signal processing unit 14 focuses on the captured image PICA based on the pixel values VAL1 to VAL4 of the focused pixels in the four images PIC1 to PIC4. Generate a pixel value at the selected pixel.
  • the S / N ratio decreases when the luminance exceeds the luminance value L2 (part W1), and further decreases when the luminance exceeds the luminance value L3 (part W3). That is, in the part W1, the S / N ratio is reduced by adding the image PIC3 to the image used for composition, and in the part W2, the S / N ratio is reduced by adding the image PIC4 to the image used for composition Do.
  • the pixel value VAL3 that constitutes the image PIC3 is obtained by correlated double sampling.
  • noise included in the image PIC3 can be reduced. Therefore, as described below in comparison with the comparative example, the S / N ratio at the luminance value L2 shown in FIG. The drop can be improved.
  • the imaging device 1R includes a scanning unit 12R, a reading unit 20R, a signal processing unit 14R, and a control unit 15R.
  • the imaging pixel 10 sequentially outputs six pixel voltages VP1 to VP4, VP16, and VP7 in six conversion periods P1 to P6 in the horizontal period H.
  • the AD conversion unit ADC of the reading unit 20R performs AD conversion based on the six pixel voltages VP1 to VP4, VP16, and VP7, and outputs six count values CNT1 to CNT4, CNT16, and CNT7, respectively.
  • the signal processing unit 14R generates three images PIC (images PIC1, PIC2, PIC13) based on the count values CNT1 to CNT4, CNT16, and CNT7 supplied from the reading unit 20R. Then, the signal processing unit 14R generates one captured image PICR by combining the three images PIC.
  • FIGS. 8, 9A, and 9B illustrate an example of an operation related to a certain imaging pixel 10A of interest in the imaging device 1R.
  • FIG. 9A shows the first half of the operation shown in FIG. 8, and
  • FIG. 9B shows the second half of the operation shown in FIG.
  • the operation before timing t51 and the operation after timing t71 are the same as the operation (FIG. 3, 4A, 4B) of the imaging device 1 according to the present embodiment.
  • the operation at timings t51 to t71 will be described below.
  • the scanning unit 12R changes the voltage of the signal SRST from low to high (FIG. 9B (E)).
  • the transistor RST is turned on. Since the transistor FDG is in the on state, the voltage of the floating diffusion FD is thereby set to the power supply voltage VDD, and the floating diffusion FD is reset.
  • the reference signal generation unit 29 changes the voltage of the reference signal REF to the voltage V1 (FIG. 9B (H)).
  • the scanning unit 12R changes the voltage of the signal SRST from high level to low level (FIG. 9B (E)).
  • the transistor RST is turned off.
  • the scanning unit 12R changes the voltage of the signal SFCG from the low level to the high level (FIG. 9B (F)).
  • the transistor FCG is turned on.
  • the scanning unit 12R changes the voltage of the signal STGS from low level to high level (FIG. 9B (G)).
  • the transistor TGS is turned on.
  • the scanning unit 12R changes the voltage of the signal STGS from the high level to the low level (FIG. 8B (G)).
  • the transistor TGS is turned off.
  • the imaging pixel 10A since both the transistors FDG and FCG are in the on state, the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC form a combined capacitance (conversion capacitance) Do.
  • the conversion capacitance is generated by the photodiode PD2 before timing t53, and holds the charge transferred from the photodiode PD2 at timings t58 to t59 in addition to the charge accumulated in the capacitive element FC through the transistor TGS. ing.
  • the imaging pixel 10A outputs the pixel voltage VP (pixel voltage VP16) according to the voltage in the floating diffusion FD.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP16. This operation is similar to the operation in the conversion period P1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP16 to obtain a count value CNT16 (FIG. 9B (J)).
  • the reading unit 20R supplies the count value CNT16 to the signal processing unit 14R, and thereafter resets the count value CNT of the counter 25.
  • FIG. 10 schematically shows the operation of the signal processing unit 14R.
  • the waveforms shown in FIGS. 10 (A) to (G) are the same as the waveforms shown in FIGS. 8 (A) to (G).
  • the reading unit 20R generates the count value CNT16 based on the operation in the period of timing t51 to t71 as described with reference to FIGS. 8, 9A and 9B, and the count value based on the operation in the period of timing t71 to t7. Generate CNT7.
  • the signal processing unit 14R generates a pixel value VAL13 based on the count value CNT16 and the count value CNT7. Specifically, the signal processing unit 14R calculates the pixel value VAL13 by subtracting the count value CNT7 from the count value CNT16 (CNT16-CNT7) using the principle of double data sampling (DDS).
  • DDS double data sampling
  • the signal processing unit 14R generates an image PIC1 based on the pixel values VAL1 in all the imaging pixels 10 in the pixel array 11, and generates an image PIC2 based on the pixel values VAL2 in all the imaging pixels 10 in the pixel array 11.
  • the image PIC 13 is generated based on the pixel values VAL 13 of all the imaging pixels 10 in the pixel array 11.
  • the signal processing unit 14R generates the captured image PICR by combining the images PIC1, PIC2, and PIC13.
  • FIG. 11 illustrates an example of a signal-to-noise ratio (S / N ratio) in a captured image PICR synthesized by the imaging device 1R.
  • the signal processing unit 14R mixes the three images PIC, and as the luminance becomes higher, the image PIC to be used among the images PIC1, PIC2, and PIC13 is used. We will increase the number. Specifically, when the luminance at the focused pixel is lower than the luminance value L11, the signal processing unit 14R focuses on the captured image PICR based on the pixel value VAL1 at the focused pixel in the image PIC1. Generate a pixel value at the selected pixel.
  • the signal processing unit 14R is based on the pixel values VAL1 and VAL2 in the focused pixel in the two images PIC1 and PIC2.
  • the pixel value of the focused pixel in the captured image PICR is generated.
  • the signal processing unit 14R determines the pixel values VAL1, VAL2, and VAL13 of the focused pixel in the three images PIC1, PIC2, and PIC13. The pixel value of the focused pixel in the captured image PICR is generated.
  • the S / N ratio decreases when the luminance exceeds the luminance value L12 (part W3). That is, in the part W3, the S / N ratio is reduced by adding the image PIC13 to the image used for composition. That is, since this image PIC13 is generated by double data sampling (DDS), noise can not be sufficiently removed as in correlated double sampling. As a result, in the imaging device 1R, the S / N ratio is significantly reduced in the portion W3.
  • DDS double data sampling
  • the image PIC3 is generated by correlated double sampling. That is, in FIG. 6, the signal processing unit 14 uses the count value CNT5 generated based on the operation in the period of timing t51 to t61 as P phase data, and is generated based on the operation in the subsequent period of timing t61 to t71.
  • An image PIC3 is generated by using the count value CNT6 as D-phase data.
  • the third image PIC3 is generated by correlated double sampling, and a captured image is generated using the image PIC3, so the image quality can be improved.
  • the ADC conversion unit ADC In the imaging device 1B, the ADC conversion unit ADC generates the count value CNT (count value CNT5) based on the pixel voltage VP (VP5) output from the imaging pixel 10A in the conversion period P5. Then, in the imaging device 1B, the ADC conversion unit ADC is subsequently based on the pixel voltage VP output from the imaging pixel 10A in the conversion period P15 while maintaining the signals SSEL, SFDG, STGL, SRST, SFCG, and STGS. The count value CNT (count value CNT15) is generated.
  • the signal processing unit 14 generates a pixel value VAL3 based on the count value CNT15 and the count value CNT6. Specifically, the signal processing unit 14 subtracts the count value CNT15 from the count value CNT6 (CNT6-CNT15) to calculate the pixel value VAL3. That is, the imaging device 1B calculates the pixel value VAL3 using the count value CNT15 corresponding to P-phase data and the count value CNT6 corresponding to D-phase data using the principle of correlated double sampling. Further, the signal processing unit 14 generates the pixel value VAL4 based on the count value CNT5 and the count value CNT7, as in the case of the above-described embodiment.
  • the signal processing unit 14 generates the image PIC1 based on the pixel values VAL1 in all the imaging pixels 10 in the pixel array 11, and generates the image PIC2 based on the pixel values VAL2 in all the imaging pixels 10 in the pixel array 11.
  • the image PIC3 is generated based on the pixel values VAL3 of all the imaging pixels 10 in the pixel array 11, and the image PIC4 is generated based on the pixel values VAL4 of all the imaging pixels 10 in the pixel array 11.
  • the signal processing unit 14 generates the captured image PICA by combining these images PIC1 to PIC4.
  • the waveforms and transition timings of the signals SSEL, SFDG, STGL, SRST, SFCG, and STGS in the above-described embodiments and the like are merely examples, and may be changed as appropriate.
  • the present technology can be configured as follows.
  • the third switch is turned off and the fifth switch is turned on, Turning on the fourth switch in a third period after the second period;
  • the fourth switch is turned off;
  • An imaging device including: the processing unit obtaining the third value based on the pixel voltage in the second period and the pixel voltage in the fourth period.
  • the processing unit generates a first digital value by performing AD conversion based on the pixel voltage in the second period, and performs AD conversion based on the pixel voltage in the fourth period.
  • the image pickup apparatus according to (1), wherein the second digital value is generated by performing the second digital value, and the third value is determined based on the first digital value and the second digital value.
  • the drive unit The third switch and the fifth switch are turned on in a fifth period after the fourth period, In a sixth period after the fifth period, the third switch and the fifth switch are turned off, In a seventh period after the sixth period, the third switch is turned off and the fifth switch is turned on,
  • the imaging device according to (1) or (2), wherein the processing unit obtains the fourth value based on the pixel voltage in the second period and the pixel voltage in the seventh period.
  • the drive unit The third switch and the fifth switch are turned on in a fifth period after the fourth period, In a sixth period after the fifth period, the third switch and the fifth switch are turned off, In a seventh period after the sixth period, the third switch is turned off and the fifth switch is turned on,
  • the second period includes a first sub period and a second sub period after the first sub period
  • the processing unit is The third value is determined based on the pixel voltage in the second sub-period of the second period and the pixel voltage in the fourth period, The imaging according to (1) or (2), wherein the fourth value is determined based on the pixel voltage in the first sub-period of the second period and the pixel voltage in the seventh period. apparatus.
  • the drive unit is In the eighth period, the second switch and the third switch are turned on, and the first switch, the fourth switch, and the fifth switch are turned off.
  • a ninth period after the eighth period the second switch is turned on and the third switch is turned off, Turning off the second switch in a tenth period after the ninth period; Turning on the first switch in an eleventh period after the tenth period; Turning off the first switch in a twelfth period after the eleventh period;
  • the second switch is turned on in a thirteenth period after the twelfth period and before the first period,
  • the processing unit is The first value is determined based on the pixel voltage in the tenth period and the pixel voltage in the twelfth period,
  • the imaging device according to any one of (1) to (4), wherein the second value is obtained based on the pixel voltage in the ninth period and the pixel voltage in the thirteenth period.
  • the processing unit Generating the pixel value based on the first value if the brightness is lower than the first brightness value; And generating the pixel value based on the first value and the second value when the brightness is higher than the first brightness value and lower than a second brightness value.
  • the pixel value is generated based on the first value, the second value, and the third value.
  • the imaging device according to any one of (1) to (5).
  • the imaging device according to any one of (1) to (6), wherein a light receiving area of the first light receiving element is wider than a light receiving area of the second light receiving element.
  • the first charge accumulation unit includes a diffusion layer.
  • the processing unit A reference signal generation unit that generates a reference signal whose voltage level changes; A comparison unit that generates a comparison signal by comparing the pixel voltage with the reference signal;
  • the image pickup apparatus according to any one of (1) to (8), further comprising: a counter that generates a digital value by performing a count operation based on the comparison signal.
  • a first light receiving element and a second light receiving element, a first charge storage unit and a second charge storage unit, and the first light receiving element and the first charge storage by being turned on A second switch connecting a predetermined node and the first charge storage unit by being turned on, and a predetermined voltage at the predetermined node by being turned on And a fourth switch connecting the second light receiving element and the second charge storage unit by being turned on, and a second charge by being turned on
  • Driving each switch of an imaging pixel including a fifth switch connecting an accumulation unit and the predetermined node, and an output unit outputting a pixel voltage according to a voltage in the first charge accumulation unit;
  • a first value, a second value, a third value, and a fourth value are obtained based on the pixel voltage, and a pixel value is generated based on these values.
  • the second switch and the third switch are turned on, and the first switch, the fourth switch, and the fifth switch are turned off.
  • the third switch is turned off and the fifth switch is turned on, Turning on the fourth switch in a third period after the second period;
  • the fourth switch is turned off; An imaging method, wherein the third value is obtained based on the pixel voltage in the second period and the pixel voltage in the fourth period.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示の撮像装置は、第１の受光素子と第１の電荷蓄積部とを接続する第１のスイッチと、所定ノードと第１の電荷蓄積部とを接続する第２のスイッチと、所定ノードに所定の電圧を印加する第３のスイッチと、第２の受光素子と第２の電荷蓄積部とを接続する第４のスイッチと、第２の電荷蓄積部と所定ノードとを接続する第５のスイッチと、画素電圧を出力する出力部と、駆動部と、第１から第４の値を求める処理部とを備える。駆動部は、第１の期間において第２および第３のスイッチをオンにするとともに第１、第４、第５のスイッチをオフにし、第２の期間において第３のスイッチをオフにするとともに第５のスイッチをオンにし、第３の期間において第４のスイッチをオンにし、第４の期間において第４のスイッチをオフにする。処理部は、第２、第４の期間における画素電圧に基づいて第３の値を求める。

Description

撮像装置および撮像方法
　本開示は、撮像動作を行う撮像装置、およびそのような撮像装置における用いられる撮像方法に関する。
　撮像装置では、ダイナミックレンジが広いことが望まれている。例えば、特許文献１には、フォトダイオードと、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とを有し、ダイナミックレンジの拡大を図る撮像装置が開示されている。
特開２００５－３２８４９３号公報
　撮像装置では、撮像画像の画質が高いことが望まれており、さらなる画質の向上が期待されている。
　撮像画像の画質を高めることができる撮像装置、および撮像方法を提供することが望ましい。
　本開示の一実施の形態における撮像装置は、第１の受光素子および第２の受光素子と、
　第１の電荷蓄積部および第２の電荷蓄積部と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第５のスイッチと、出力部と、駆動部と、処理部とを備えている。第１のスイッチは、オン状態になることにより第１の受光素子と第１の電荷蓄積部とを接続するものである。第２のスイッチは、オン状態になることにより所定ノードと第１の電荷蓄積部とを接続するものである。第３のスイッチは、オン状態になることにより所定ノードに所定の電圧を印加するものである。第４のスイッチは、オン状態になることにより第２の受光素子と第２の電荷蓄積部とを接続するものである。第５のスイッチは、オン状態になることにより第２の電荷蓄積部と所定ノードとを接続するものである。駆動部は、各スイッチを駆動するものである。処理部は、画素電圧に基づいて第１の値、第２の値、第３の値、第４の値を求め、これらの値に基づいて画素値を生成するものである。上記駆動部は、第１の期間において、第２のスイッチおよび第３のスイッチをオン状態にするとともに、第１のスイッチ、第４のスイッチ、および第５のスイッチをオフ状態にし、第１の期間の後の第２の期間において、第３のスイッチをオフ状態にするとともに第５のスイッチをオン状態にし、第２の期間の後の第３の期間において、第４のスイッチをオン状態にし、第３の期間の後の第４の期間において、第４のスイッチをオフ状態にする。処理部は、第２の期間における画素電圧と、第４の期間における画素電圧とに基づいて第３の値を求める。
　本開示の一実施の形態における撮像方法は、第１の受光素子および第２の受光素子と、第１の電荷蓄積部および第２の電荷蓄積部と、オン状態になることにより第１の受光素子と第１の電荷蓄積部とを接続する第１のスイッチと、オン状態になることにより所定ノードと第１の電荷蓄積部とを接続する第２のスイッチと、オン状態になることにより所定ノードに所定の電圧を印加する第３のスイッチと、オン状態になることにより第２の受光素子と第２の電荷蓄積部とを接続する第４のスイッチと、オン状態になることにより第２の電荷蓄積部と所定ノードとを接続する第５のスイッチと、第１の電荷蓄積部における電圧に応じた画素電圧を出力する出力部とを備えた撮像画素の各スイッチを駆動し、画素電圧に基づいて第１の値、第２の値、第３の値、第４の値を求め、これらの値に基づいて画素値を生成し、第１の期間において、第２のスイッチおよび第３のスイッチをオン状態にするとともに、第１のスイッチ、第４のスイッチ、および第５のスイッチをオフ状態にし、第１の期間の後の第２の期間において、第３のスイッチをオフ状態にするとともに第５のスイッチをオン状態にし、第２の期間の後の第３の期間において、第４のスイッチをオン状態にし、第３の期間の後の第４の期間において、第４のスイッチをオフ状態にし、第２の期間における画素電圧と、第４の期間における画素電圧とに基づいて第３の値を求める。
　本開示の一実施の形態における撮像装置、および撮像方法では、第１の期間において、第２のスイッチおよび第３のスイッチがオン状態にされるとともに、第１のスイッチ、第４のスイッチ、および第５のスイッチがオフ状態にされ、第１の期間の後の第２の期間において、第３のスイッチがオフ状態にされるとともに第５のスイッチがオン状態にされ、第２の期間の後の第３の期間において、第４のスイッチがオン状態にされ、第３の期間の後の第４の期間において、第４のスイッチがオフ状態にされる。そして、第２の期間における画素電圧と、第４の期間における画素電圧とに基づいて第３の値が求められる。そして、第１の値、第２の値、第３の値、第４の値に基づいて、画素値が生成される。
　本開示の一実施の形態における撮像装置、および撮像方法によれば、第１の期間において、第２のスイッチおよび第３のスイッチをオン状態にするとともに、第１のスイッチ、第４のスイッチ、および第５のスイッチをオフ状態にし、第１の期間の後の第２の期間において、第３のスイッチをオフ状態にするとともに第５のスイッチをオン状態にし、第２の期間の後の第３の期間において、第４のスイッチをオン状態にし、第３の期間の後の第４の期間において、第４のスイッチをオフ状態にし、第２の期間における画素電圧と、第４の期間における画素電圧とに基づいて第３の値を求めるようにしたので、撮像画像の画質を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
本開示の一実施の形態に係る撮像装置の一構成例を表す構成図である。 図１に示した読出部の一構成例を表すブロック図である。 図１に示した撮像装置の一動作例を表すタイミング波形図である。 図１に示した撮像装置の一動作例を表す他のタイミング波形図である。 図１に示した撮像装置の一動作例を表す他のタイミング波形図である。 図１に示した撮像画素の一動作状態を表す回路図である。 図１に示した撮像装置の他の動作状態を表す回路図である。 図１に示した撮像装置の他の動作状態を表す回路図である。 図１に示した撮像装置の一動作例を表す説明図である。 図１に示した撮像装置の一特性例を表す特性図である。 比較例に係る撮像装置の一動作例を表すタイミング波形図である。 比較例に係る撮像装置の一動作例を表す他のタイミング波形図である。 比較例に係る撮像装置の一動作例を表す他のタイミング波形図である。 比較例に係る撮像装置の一動作例を表す説明図である。 比較例に係る撮像装置の一特性例を表す特性図である。 変形例に係る撮像装置の一動作例を表すタイミング波形図である。 変形例に係る撮像装置の一動作例を表す説明図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。
＜実施の形態＞
［構成例］
　図１は、一実施の形態に係る撮像装置（撮像装置１）の一構成例を表すものである。撮像装置１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）集積回路の製造プロセスを利用して製造される、いわゆるＣＭＯＳイメージセンサである。なお、本開示の実施の形態に係る撮像方法は、本実施の形態により具現化されるので、併せて説明する。　撮像装置１は、画素アレイ１１と、走査部１２と、読出部２０と、信号処理部１４と、制御部１５とを備えている。
　画素アレイ１１は、複数の撮像画素１０がマトリックス状に配置されたものである。画素アレイ１１は、複数の制御線ＴＧＬＬと、複数の制御線ＦＤＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＦＣＧＬと、複数の制御線ＴＧＳＬと、複数の制御線ＳＥＬＬと、複数の信号線ＳＧＬとを有している。制御線ＴＧＬＬは、水平方向（図１における横方向）に延伸するものであり、制御線ＴＧＬＬには、走査部１２により信号ＳＴＧＬが印加される。制御線ＦＤＧＬは、水平方向に延伸するものであり、制御線ＦＤＧＬには、走査部１２により信号ＳＦＤＧが印加される。制御線ＲＳＴＬは、水平方向に延伸するものであり、制御線ＲＳＴＬには、走査部１２により信号ＳＲＳＴが印加される。制御線ＦＣＧＬは、水平方向に延伸するものであり、制御線ＦＣＧＬには、走査部１２により信号ＳＦＣＧが印加される。制御線ＴＧＳＬは、水平方向に延伸するものであり、制御線ＴＧＳＬには、走査部１２により信号ＳＴＧＳが印加される。制御線ＳＥＬＬは、水平方向に延伸するものであり、制御線ＳＥＬＬには、走査部１２により信号ＳＳＥＬが印加される。信号線ＳＧＬは、垂直方向（図１における縦方向）に延伸するものであり、読出部４０に接続されている。
　撮像画素１０は、フォトダイオードＰＤ１と、トランジスタＴＧＬと、フォトダイオードＰＤ２と、トランジスタＴＧＳと、容量素子ＦＣと、トランジスタＦＣＧ，ＲＳＴ，ＦＤＧと、フローティングディフュージョンＦＤと、トランジスタＡＭＰ，ＳＥＬとを有している。トランジスタＴＧＬ，ＴＧＳ，ＦＣＧ，ＲＳＴ，ＦＤＧ，ＡＭＰ，ＳＥＬは、この例ではＮ型のＭＯＳトランジスタである。
　フォトダイオードＰＤ１は、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤ１が光を受光可能な受光領域は、フォトダイオードＰＤ２が光を受光可能な受光領域よりも広いものである。フォトダイオードＰＤ１のアノードは接地され、カソードはトランジスタＴＧＬのソースに接続されている。
　トランジスタＴＧＬのゲートは制御線ＴＧＬＬに接続され、ソースはフォトダイオードＰＤ１のカソードに接続され、ドレインはフローティングディフュージョンＦＤに接続されている。
　フォトダイオードＰＤ２は、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤ２が光を受光可能な受光領域は、フォトダイオードＰＤ１が光を受光可能な受光領域よりも狭いものである。フォトダイオードＰＤ２のアノードは接地され、カソードはトランジスタＴＧＳのソースに接続されている。
　トランジスタＴＧＳのゲートは制御線ＴＧＳＬに接続され、ソースはフォトダイオードＰＤ２のカソードに接続され、ドレインは容量素子ＦＣの一端、およびトランジスタＦＣＧのソースに接続されている。
　容量素子ＦＣの一端はトランジスタＴＧＳのドレインおよびトランジスタＦＣＧのソースに接続され、他端には電源電圧ＶＤＤが供給されている。
　トランジスタＦＣＧのゲートは制御線ＦＣＧＬに接続され、ソースは容量素子ＦＣの一端およびトランジスタＴＧＳのドレインに接続され、ドレインはトランジスタＲＳＴのソースおよびトランジスタＦＤＧのドレインに接続されている。
　トランジスタＲＳＴのゲートは制御線ＲＳＴＬに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースは、トランジスタＦＣＧ，ＦＤＧのドレインに接続されている。
　トランジスタＦＤＧのゲートは制御線ＦＤＧＬに接続され、ドレインはトランジスタＲＳＴのソースおよびトランジスタＦＣＧのドレインに接続され、ソースはフローティングディフュージョンに接続されている。
　フローティングディフュージョンＦＤは、フォトダイオードＰＤ１，ＰＤ２から供給された電荷を蓄積するものであり、例えば、半導体基板の表面に形成された拡散層を用いて構成される。図１では、フローティングディフュージョンＦＤを、容量素子のシンボルを用いて示している。
　トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはトランジスタＳＥＬのドレインに接続されている。
　トランジスタＳＥＬのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰのソースに接続され、ソースは信号線ＳＧＬに接続されている。
　この構成により、撮像画素１０では、制御線ＳＥＬＬに印加された信号ＳＳＥＬに基づいてトランジスタＳＥＬがオン状態になることにより、撮像画素１０が信号線ＳＧＬと電気的に接続される。これにより、トランジスタＡＭＰは、読出部２０の電流源２３（後述）に接続され、いわゆるソースフォロワとして動作する。そして、撮像画素１０は、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして、信号線ＳＧＬに出力する。具体的には、撮像画素１０は、後述するように、いわゆる水平期間Ｈ内の７つの期間（変換期間Ｐ１～Ｐ７）において、７つの画素電圧ＶＰ（ＶＰ１～ＶＰ７）を順次出力するようになっている。
　走査部１２は、制御部１５からの指示に基づいて、複数の撮像画素１０を、１行分の撮像画素１０を単位として、順次駆動するものであり、例えばシフトレジスタを用いて構成される。なお、これに限定されるものではなく、これに代えて、例えば、アドレスデコーダを用いてもよい。走査部１２は、複数の制御線ＴＧＬＬに対して信号ＳＴＧＬを印加し、複数の制御線ＦＤＧＬに対して信号ＳＦＤＧを印加し、複数の制御線ＲＳＴＬに対して信号ＳＲＳＴを印加し、複数の制御線ＦＣＧＬに対して信号ＳＦＣＧを印加し、複数の制御線ＴＧＳＬに対して信号ＳＴＧＳを印加し、複数の制御線ＳＥＬＬに対して信号ＳＳＥＬを印加することにより、１行分の撮像画素１０を駆動するようになっている。
　読出部２０は、画素アレイ１１から信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ（Analog to Digital）変換を行うことにより、デジタル値（カウント値ＣＮＴ）を生成するものである。
　図２は、読出部２０の一構成例を表すものである。なお、図２には、読出部２０に加え、制御部１５および信号処理部１４をも描いている。
　読出部２０は、読出制御部２８と、参照信号生成部２９と、複数のＡＤ（Analog to Digital）変換部ＡＤＣとを有している。
　読出制御部２８は、制御部１５からの指示に基づいて、読出部４０における読出動作を制御するものである。具体的には、読出制御部２８は、参照信号生成部２９に制御信号を供給することにより、参照信号生成部２９に参照信号ＲＥＦ（後述）を生成させる。また、読出制御部２８は、複数のＡＤ変換部ＡＤＣに、クロック信号ＣＬＫおよび制御信号ＣＣを供給することにより、複数のＡＤ変換部ＡＤＣにおけるＡＤ変換動作を制御するようになっている。
　参照信号生成部２９は、読出制御部２８からの指示に基づいて参照信号ＲＥＦを生成するものである。参照信号ＲＥＦは、後述するように、７つの期間（変換期間Ｐ１～Ｐ７）において、時間の経過に応じて電圧レベルが徐々に低下する、いわゆるランプ波形を有するものである。
　ＡＤ変換部ＡＤＣは、画素アレイ１１から信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画素電圧ＶＰをデジタル値（カウント値ＣＮＴ）に変換するものである。複数のＡＤ変換部ＡＤＣは、画素アレイ１１の複数の信号線ＳＧＬに対応して設けられている。
　ＡＤ変換部ＡＤＣは、容量素子２１，２２と、電流源２３と、コンパレータ２４と、カウンタ２５とを有している。容量素子２１の一端には参照信号ＲＥＦが供給され、他端はコンパレータ２４の正入力端子に接続されている。容量素子２２の一端は信号線ＳＧＬに接続され、他端はコンパレータ２４の負入力端子に接続されている。電流源２３は、信号線ＳＧＬから接地に所定の電流値の電流を流すものである。コンパレータ２４の正入力端子には、容量素子２１を介して参照信号ＲＥＦが供給され、負入力端子には、容量素子２２を介して信号ＳＩＧが供給される。そして、コンパレータ２４は、正入力端子における入力電圧と負入力端子における入力電圧とを比較して、その比較結果を信号ＣＭＰとして出力するようになっている。カウンタ２５は、信号ＣＭＰ、クロック信号ＣＬＫ、および制御信号ＣＣに基づいて、カウント動作を行うものである。具体的には、カウンタ２５は、読出制御部２８がクロック信号ＣＬＫの生成を開始することにより、このクロック信号ＣＬＫにおけるクロックパルスのカウント動作を開始し、カウント値ＣＮＴをインクリメントする。そして、カウンタ２５は、コンパレータ２４から供給された信号ＣＭＰに基づいて、このカウント動作を終了する。また、カウンタ２５は、制御信号ＣＣに基づいて、カウント値ＣＮＴをリセットする。
　この構成により、読出部２０では、ＡＤ変換部ＡＤＣが、信号ＳＩＧに基づいてＡＤ変換を行い、カウント値ＣＮＴを出力する。具体的には、ＡＤ変換部ＡＤＣは、７つの変換期間Ｐ１～Ｐ７において、信号ＳＩＧに含まれる７つの画素電圧ＶＰ１～ＶＰ７に基づいてそれぞれＡＤ変換を行い、７つのカウント値ＣＮＴ（カウント値ＣＮＴ１～ＣＮＴ７）をそれぞれ出力するようになっている。
　信号処理部１４は、読出部２０から供給されたカウント値ＣＮＴに基づいて、所定の信号処理を行い、この信号処理の結果を画像信号ＤＡＴＡとして出力するものである。具体的には、信号処理部１４は、読出部２０から供給された７つのカウント値ＣＮＴ１～ＣＮＴ７に基づいて、４枚の画像ＰＩＣ（画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ３，ＰＩＣ４）を生成する。そして、信号処理部１４は、この４枚の画像ＰＩＣを合成することにより、１枚の撮像画像ＰＩＣＡを生成する。そして、信号処理部１４は、この撮像画像ＰＩＣＡを、画像信号ＤＡＴＡとして出力する。これにより、撮像装置１では、後述するように、ダイナミックレンジを拡大することができるようになっている。
　制御部１５は、走査部１２、読出部２０、および信号処理部１４に制御信号を供給し、これらの回路の動作を制御することにより、撮像装置１の動作を制御するものである。
　ここで、フォトダイオードＰＤ１は、本開示における「第１の受光素子」の一具体例に対応する。フォトダイオードＰＤ２は、本開示における「第２の受光素子」の一具体例に対応する。フローティングディフュージョンＦＤは、本開示における「第１の電荷蓄積部」の一具体例に対応する。容量素子ＦＣは、本開示における「第２の電荷蓄積部」の一具体例に対応する。トランジスタＴＧＬは、本開示における「第１のスイッチ」の一具体例に対応する。トランジスタＦＤＧは、本開示における「第２のスイッチ」の一具体例に対応する。トランジスタＲＳＴは、本開示における「第３のスイッチ」の一具体例に対応する。トランジスタＴＧＳは、本開示における「第４のスイッチ」の一具体例に対応する。トランジスタＦＣＧは、本開示における「第５のスイッチ」の一具体例に対応する。トランジスタＡＭＰ，ＳＥＬは、本開示における「出力部」の一具体例に対応する。走査部１２は、本開示における「駆動部」の一具体例に対応する。読出部２０および信号処理部１４は、本開示における「処理部」の一具体例に対応する。
［動作および作用］
　続いて、本実施の形態の撮像装置１の動作および作用について説明する。
（全体動作概要）
　まず、図１，２を参照して、撮像装置１の全体動作概要を説明する。走査部１２は、複数の撮像画素１０を、１行分の撮像画素１０を単位として、順次駆動する。撮像画素１０は、水平期間Ｈにおける７つの変換期間Ｐ１～Ｐ７において、７つの画素電圧ＶＰ１～ＶＰ７を順次出力する。読出部２０のＡＤ変換部ＡＤＣは、これらの７つの画素電圧ＶＰ１～ＶＰ７に基づいてそれぞれＡＤ変換を行い、７つのカウント値ＣＮＴ１～ＣＮＴ７をそれぞれ出力する。信号処理部１４は、読出部２０から供給された７つのカウント値ＣＮＴ１～ＣＮＴ７に基づいて、４枚の画像ＰＩＣ（画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ３，ＰＩＣ４）を生成する。そして、信号処理部１４は、この４枚の画像ＰＩＣを合成することにより、１枚の撮像画像ＰＩＣＡを生成する。
（詳細動作）
　撮像装置１において、複数の撮像画素１０は、画素電圧ＶＰを信号ＳＩＧとして出力する。そして、読出部２０のＡＤ変換部ＡＤＣは、この信号ＳＩＧに基づいてデジタル値（カウント値ＣＮＴ）を生成する。以下に、着目したある撮像画素１０Ａに係る動作について詳細に説明する。
　図３，４Ａ，４Ｂは、撮像装置１の一動作例を表すものであり、（Ａ）は水平同期信号ＨＳＹＮＣの波形を示し、（Ｂ）は撮像画素１０Ａに供給される信号ＳＳＥＬの波形を示し、（Ｃ）は撮像画素１０Ａに供給される信号ＳＦＤＧの波形を示し、（Ｄ）は撮像画素１０Ａに供給される信号ＳＴＧＬの波形を示し、（Ｅ）は撮像画素１０Ａに供給される信号ＳＲＳＴの波形を示し、（Ｆ）は撮像画素１０Ａに供給される信号ＳＦＣＧの波形を示し、（Ｇ）は撮像画素１０Ａに供給される信号ＳＴＧＳの波形を示し、（Ｈ）は参照信号ＲＥＦの波形を示し、（Ｉ）は撮像画素１０Ａから出力される信号ＳＩＧの波形を示し、（Ｊ）は撮像画素１０Ａに接続されたＡＤ変換部ＡＤＣにおけるカウンタ２５の動作を示す。図４Ａは、図３に示した動作のうちの前半の動作を示し、図４Ｂは、図３に示した動作のうちの後半の動作を示す。図３（Ｈ），（Ｉ）、図４Ａ（Ｈ），（Ｉ）、および図４Ｂ（Ｈ），（Ｉ）では、各信号の波形を同じ電圧軸で示している。また、図３（Ｊ）、図４Ａ（Ｊ）、図４Ｂ（Ｊ）において、斜線は、カウンタ２５がカウント動作を行っていることを示している。
　図５Ａ～５Ｃは、撮像画素１０Ａの状態を表すものである。この図５Ａ～５Ｃでは、トランジスタＴＧＬ，ＲＳＴ，ＦＤＧ，ＴＧＳ，ＦＣＧ，ＳＥＬを、そのトランジスタの動作状態に応じたスイッチを用いて示している。
　撮像装置１では、ある水平期間Ｈにおいて、まず、走査部１２は、信号ＳＳＥＬを用いて、画素アレイ１１における複数の撮像画素１０のうちの、着目した撮像画素１０Ａを含む１行分の撮像画素１０を選択し、撮像画素１０Ａを、その撮像画素１０Ａに対応する信号線ＳＧＬに電気的に接続させる。そして、走査部１２は、信号ＳＦＤＧ，ＳＴＧＬ，ＳＲＳＴ，ＳＦＣＧ，ＳＴＧＳを用いて、撮像画素１０Ａの動作を制御し、撮像画素１０Ａは、７つの変換期間Ｐ１～Ｐ７において、７つの画素電圧ＶＰ１～ＶＰ７を順次出力する。そして、読出部２０のＡＤ変換部ＡＤＣは、これらの７つの画素電圧ＶＰ１～ＶＰ７に基づいてそれぞれＡＤ変換を行い、７つのカウント値ＣＮＴ１～ＣＮＴ７を出力する。以下にこの動作について詳細に説明する。
　まず、タイミングｔ１において、水平期間Ｈが開始すると、走査部１２は、タイミングｔ２において、信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図４Ａ（Ｂ））。これにより、撮像画素１０Ａでは、トランジスタＳＥＬがオン状態になり、撮像画素１０Ａが信号線ＳＧＬと電気的に接続される。
（タイミングｔ１１～ｔ１６の動作）
　次に、タイミングｔ１１において、走査部１２は、信号ＳＦＤＧの電圧を低レベルから高レベルに変化させるとともに、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図４Ａ（Ｃ），（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＦＤＧ，ＲＳＴがともにオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤがリセットされる。また、このタイミングｔ１１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ａ（Ｈ））。
　次に、タイミングｔ１２において、走査部１２は、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させるとともに、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図４Ａ（Ｃ），（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＦＤＧ，ＲＳＴがともにオフ状態になる。
　次に、タイミングｔ１３において、走査部１２は、信号ＳＦＤＧの電圧を低レベルから高レベルに変化させる（図４Ａ（Ｃ））。これにより、トランジスタＦＤＧがオン状態になる。
　これにより、撮像画素１０Ａでは、図５Ａに示したように、トランジスタＦＤＧ，ＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。トランジスタＦＤＧがオン状態であるので、フローティングディフュージョンＦＤおよびトランジスタＦＤＧが合成容量を構成する。この合成容量は、撮像画素１０Ａにおいて電荷を電圧へ変換する変換容量として機能する。撮像画素１０Ａでは、このように、トランジスタＦＤＧがオン状態であるので、撮像画素１０Ａにおける変換容量の容量値が大きいため、電荷から電圧への変換効率が低い。この変換容量は、タイミングｔ１１～ｔ１２においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ１）を出力する。
　次に、タイミングｔ１４～ｔ１６の期間（変換期間Ｐ１）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ１に基づいてＡＤ変換を行う。具体的には、タイミングｔ１４において、読出制御部２８は、クロック信号ＣＬＫの生成を開始し、これと同時に、参照信号生成部２９は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図４Ａ（Ｈ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ２５は、カウント動作を開始する（図４Ａ（Ｊ））。
　そして、タイミングｔ１５において、参照信号ＲＥＦの電圧が信号ＳＩＧの電圧（画素電圧ＶＰ１）を下回る（図４Ａ（Ｈ），（Ｉ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ２４は、信号ＣＭＰの電圧を変化させ、その結果、カウンタ２５は、カウント動作を停止する（図４Ａ（Ｊ））。このときのカウンタ２５のカウント値ＣＮＴは、カウント値ＣＮＴ１である。読出部２０は、これ以降において、このカウント値ＣＮＴ１を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
　そして、タイミングｔ１６において、読出制御部２８は、変換期間Ｐ１の終了に伴い、クロック信号ＣＬＫの生成を停止し、参照信号生成部２９は、参照信号ＲＥＦの電圧の変化を停止させる（図４Ａ（Ｈ））。
（タイミングｔ２１～ｔ２４の動作）
　次に、タイミングｔ２１において、走査部１２は、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させる（図４Ａ（Ｃ））。これにより、撮像画素１０Ａでは、トランジスタＦＤＧがオフ状態になる。また、このタイミングｔ２１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ａ（Ｈ））。
　これにより、撮像画素１０Ａでは、図５Ｂに示したように、トランジスタＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。撮像画素１０Ａでは、このように、トランジスタＦＤＧがオフ状態であるので、撮像画素１０Ａにおける変換容量の容量値が小さいため、電荷から電圧への変換効率が高い。この変換容量は、タイミングｔ１１～ｔ１２においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ２）を出力する。
　次に、タイミングｔ２２～ｔ２４の期間（変換期間Ｐ２）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ２に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ２に基づいてＡＤ変換を行い、カウント値ＣＮＴ２を得る（図４Ａ（Ｊ））。読出部２０は、これ以降において、このカウント値ＣＮＴ２を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
（タイミングｔ３１～ｔ３５の動作）
　次に、タイミングｔ３１において、走査部１２は、信号ＳＴＧＬの電圧を低レベルから高レベルに変化させる（図４Ａ（Ｄ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＬがオン状態になる。これにより、フォトダイオードＰＤ１で発生した電荷がフローティングディフュージョンＦＤに転送される。また、このタイミングｔ３１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ａ（Ｈ））。
　次に、タイミングｔ３２において、走査部１２は、信号ＳＴＧＬの電圧を高レベルから低レベルに変化させる（図４Ａ（Ｄ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＬがオフ状態になる。
　これにより、撮像画素１０Ａでは、図５Ｂに示したように、トランジスタＦＤＧがオフ状態であるので、撮像画素１０Ａにおける変換容量の容量値が小さいので、電荷から電圧への変換効率が高い。この変換容量は、タイミングｔ３１～ｔ３２においてフォトダイオードＰＤ１から転送された電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ３）を出力する。
　次に、タイミングｔ３３～ｔ３５の期間（変換期間Ｐ３）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ３に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ３に基づいてＡＤ変換を行い、カウント値ＣＮＴ３を得る（図４Ａ（Ｊ））。このカウント値ＣＮＴ３は、同じく変換効率が高い時（変換期間Ｐ２）に得られたカウント値ＣＮＴ２に対応するものである。読出部２０は、これ以降において、このカウント値ＣＮＴ３を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
（タイミングｔ４１～ｔ４４の動作）
　次に、タイミングｔ４１において、走査部１２は、信号ＳＦＤＧの電圧を低レベルから高レベルに変化させる（図４Ａ（Ｃ））。これにより、撮像画素１０Ａでは、トランジスタＦＤＧがオン状態になる。また、このタイミングｔ４１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ａ（Ｈ））。
　これにより、撮像画素１０Ａでは、図５Ａに示したように、トランジスタＦＤＧがオン状態であるので、フローティングディフュージョンＦＤおよびトランジスタＦＤＧが合成容量（変換容量）を構成する。よって、撮像画素１０Ａにおける変換容量の容量値が大きいので、電荷から電圧への変換効率が低い。この変換容量は、タイミングｔ３１～ｔ３２においてフォトダイオードＰＤ１から転送された電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ４）を出力する。
　次に、タイミングｔ４２～ｔ４４の期間（変換期間Ｐ４）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ４に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ４に基づいてＡＤ変換を行い、カウント値ＣＮＴ４を得る（図４Ａ（Ｊ））。このカウント値ＣＮＴ４は、同じく変換効率が低い時（変換期間Ｐ１）に得られたカウント値ＣＮＴ１に対応するものである。読出部２０は、これ以降において、このカウント値ＣＮＴ４を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
（タイミングｔ５１～ｔ５６の動作）
　次に、タイミングｔ５１において、走査部１２は、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図４Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオン状態になる。トランジスタＦＤＧはオン状態であるので、これにより、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤがリセットされる。また、このタイミングｔ５１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ｂ（Ｈ））。
　次に、タイミングｔ５２において、走査部１２は、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオフ状態になる。
　次に、タイミングｔ５３において、走査部１２は、信号ＳＦＣＧの電圧を低レベルから高レベルに変化させる（図４Ｂ（Ｆ））。これにより、撮像画素１０Ａでは、トランジスタＦＣＧがオン状態になる。
　これにより、撮像画素１０Ａでは、図５Ｃに示したように、トランジスタＦＤＧ，ＦＣＧ，ＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに蓄積されていた電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ５）を出力する。
　次に、タイミングｔ５４～ｔ５６の期間（変換期間Ｐ５）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ５に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ５に基づいてＡＤ変換を行い、カウント値ＣＮＴ５を得る（図４Ｂ（Ｊ））。読出部２０は、これ以降において、このカウント値ＣＮＴ５を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
（タイミングｔ６１～ｔ６５の動作）
　次に、タイミングｔ６１において、走査部１２は、信号ＳＴＧＳの電圧を低レベルから高レベルに変化させる（図４Ｂ（Ｇ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＳがオン状態になる。また、このタイミングｔ６１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ｂ（Ｈ））。
　次に、タイミングｔ６２において、走査部１２は、信号ＳＴＧＳの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｇ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＳがオフ状態になる。
　これにより、撮像画素１０Ａでは、図５Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに蓄積されていた電荷に加え、タイミングｔ６１～ｔ６２においてフォトダイオードＰＤ２から転送された電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ６）を出力する。
　次に、タイミングｔ６３～ｔ６５の期間（変換期間Ｐ６）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ６に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ６に基づいてＡＤ変換を行い、カウント値ＣＮＴ６を得る（図４Ｂ（Ｊ））。このカウント値ＣＮＴ６は、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量を構成するときに得られたカウント値ＣＮＴ５に対応するものである。読出部２０は、これ以降において、このカウント値ＣＮＴ６を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
（タイミングｔ７１～ｔ７７の動作）
　次に、タイミングｔ７１において、走査部１２は、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図４Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオン状態になる。トランジスタＦＤＧ，ＦＣＧはオン状態であるので、フローティングディフュージョンＦＤの電圧および容量素子ＦＣの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤおよび容量素子ＦＣがリセットされる。また、このタイミングｔ７１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図４Ｂ（Ｈ））。
　次に、タイミングｔ７２において、走査部１２は、信号ＳＦＣＧの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｆ））。これにより、撮像画素１０Ａでは、トランジスタＦＣＧがオフ状態になる。
　次に、タイミングｔ７３において、走査部１２は、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオフ状態になる。
　次に、タイミングｔ７４において、走査部１２は、信号ＳＦＣＧの電圧を低レベルから高レベルに変化させる（図４Ｂ（Ｆ））。これにより、撮像画素１０Ａでは、トランジスタＦＣＧがオン状態になる。
　これにより、撮像画素１０Ａでは、図５Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ７１～ｔ７２においてフローティングディフュージョンＦＤおよび容量素子ＦＣがリセットされたときの電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ７）を出力する。
　次に、タイミングｔ７５～ｔ７７の期間（変換期間Ｐ７）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ７に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ７に基づいてＡＤ変換を行い、カウント値ＣＮＴ７を得る（図４Ｂ（Ｊ））。このカウント値ＣＮＴ７は、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量を構成するときに得られたカウント値ＣＮＴ５に対応するものである。読出部２０は、これ以降において、このカウント値ＣＮＴ７を信号処理部１４に供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
　次に、タイミングｔ７において、走査部１２は、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させるとともに、信号ＳＦＣＧの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｃ），（Ｆ））。これにより、撮像画素１０Ａでは、トランジスタＦＤＧ，ＦＣＧがオフ状態になる。また、このタイミングｔ７において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ２に変化させる（図４Ｂ（Ｈ））。
　そして、タイミングｔ８において、走査部１２は、信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる（図４Ｂ（Ｂ））。これにより、撮像画素１０Ａでは、トランジスタＳＥＬがオフ状態になり、撮像画素１０Ａが信号線ＳＧＬから電気的に切り離される。
　次に、信号処理部１４の動作について説明する。信号処理部１４は、読出部２０から供給されたカウント値ＣＮＴに基づいて、４枚の画像ＰＩＣ（画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ３，ＰＩＣ４）を生成する。そして、信号処理部１４は、この４枚の画像ＰＩＣを合成することにより、１枚の撮像画像ＰＩＣＡを生成する。
　図６は、信号処理部１４の動作を模式的に表すものである。図６（Ａ）～（Ｇ）に示した波形は、図３（Ａ）～（Ｇ）に示した波形と同様である。
　読出部２０は、図３，４Ａ，４Ｂを用いて説明したように、タイミングｔ１１～ｔ２１の期間における動作に基づいてカウント値ＣＮＴ１を生成し、タイミングｔ２１～ｔ３１の期間における動作に基づいてカウント値ＣＮＴ２を生成し、タイミングｔ３１～ｔ４１の期間における動作に基づいてカウント値ＣＮＴ３を生成し、タイミングｔ４１～ｔ５１の期間における動作に基づいてカウント値ＣＮＴ４を生成し、タイミングｔ５１～ｔ６１の期間における動作に基づいてカウント値ＣＮＴ５を生成し、タイミングｔ６１～ｔ７１の期間における動作に基づいてカウント値ＣＮＴ６を生成し、タイミングｔ７１～ｔ７の期間における動作に基づいてカウント値ＣＮＴ７を生成する。
　信号処理部１４は、カウント値ＣＮＴ２およびカウント値ＣＮＴ３に基づいて、画素値ＶＡＬ１を生成する。具体的には、信号処理部１４は、カウント値ＣＮＴ３からカウント値ＣＮＴ２を減算（ＣＮＴ３－ＣＮＴ２）することにより、画素値ＶＡＬ１を算出する。すなわち、撮像装置１は、いわゆる相関２重サンプリング（ＣＤＳ；Correlated double sampling）の原理を利用し、Ｐ相（Pre-Charge相）データに対応するカウント値ＣＮＴ２、およびＤ相（Data相）データに対応するカウント値ＣＮＴ３を用いて、画素値ＶＡＬ１を算出する。
　同様に、信号処理部１４は、カウント値ＣＮＴ１およびカウント値ＣＮＴ４に基づいて、画素値ＶＡＬ２を生成する。具体的には、信号処理部１４は、カウント値ＣＮＴ４からカウント値ＣＮＴ１を減算（ＣＮＴ４－ＣＮＴ１）することにより、画素値ＶＡＬ２を算出する。すなわち、撮像装置１は、相関２重サンプリングの原理を利用し、Ｐ相データに対応するカウント値ＣＮＴ１、およびＤ相データに対応するカウント値ＣＮＴ４を用いて、画素値ＶＡＬ２を算出する。
　同様に、信号処理部１４は、カウント値ＣＮＴ５およびカウント値ＣＮＴ６に基づいて、画素値ＶＡＬ３を生成する。具体的には、信号処理部１４は、カウント値ＣＮＴ６からカウント値ＣＮＴ５を減算（ＣＮＴ６－ＣＮＴ５）することにより、画素値ＶＡＬ３を算出する。すなわち、撮像装置１は、相関２重サンプリングの原理を利用し、Ｐ相データに対応するカウント値ＣＮＴ５、およびＤ相データに対応するカウント値ＣＮＴ６を用いて、画素値ＶＡＬ３を算出する。
　そして、信号処理部１４は、カウント値ＣＮＴ５およびカウント値ＣＮＴ７に基づいて、画素値ＶＡＬ４を生成する。具体的には、信号処理部１４は、カウント値ＣＮＴ５からカウント値ＣＮＴ７を減算（ＣＮＴ５－ＣＮＴ７）することにより、画素値ＶＡＬ４を算出する。すなわち、撮像装置１は、いわゆる２重データサンプリング（ＤＤＳ；Double Data Sampling）の原理を利用し、フローティングディフュージョンＦＤおよび容量素子ＦＣをリセットした後のカウント値ＣＮＴ７、およびフローティングディフュージョンＦＤをリセットした後のカウント値ＣＮＴ５を用いて、画素値ＶＡＬ４を算出する。
　ここで、画素値ＶＡＬ１は、本開示における「第１の値」の一具体例に対応する。画素値ＶＡＬ２は、本開示における「第２の値」の一具体例に対応する。画素値ＶＡＬ３は、本開示における「第３の値」の一具体例に対応する。画素値ＶＡＬ４は、本開示における「第４の値」の一具体例に対応する。
　そして、信号処理部１４は、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ１に基づいて画像ＰＩＣ１を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ２に基づいて画像ＰＩＣ２を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ３に基づいて画像ＰＩＣ３を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ４に基づいて画像ＰＩＣ４を生成する。そして、信号処理部１４は、これらの画像ＰＩＣ１～ＰＩＣ４を合成することにより、撮像画像ＰＩＣＡを生成する。
　図７は、撮像装置１により合成された撮像画像ＰＩＣＡにおける信号対雑音比（Ｓ／Ｎ比）の一例を表すものである。図７において、横軸は輝度を示し、縦軸はＳ／Ｎ比を示す。
　信号処理部１４は、４枚の画像ＰＩＣ１～ＰＩＣ４を合成する際、輝度が高くなるにつれて、画像ＰＩＣ１～ＰＩＣ４のうちの使用する画像ＰＩＣの枚数を増やしていく。具体的には、信号処理部１４は、着目した画素における輝度が輝度値Ｌ１より低い場合には、画像ＰＩＣ１における、その着目した画素での画素値ＶＡＬ１に基づいて、撮像画像ＰＩＣＡにおける、その着目した画素での画素値を生成する。また、信号処理部１４は、着目した画素における輝度が輝度値Ｌ１より高く輝度値Ｌ２より低い場合には、２枚の画像ＰＩＣ１，ＰＩＣ２における、その着目した画素での画素値ＶＡＬ１，ＶＡＬ２に基づいて、撮像画像ＰＩＣＡにおける、その着目した画素での画素値を生成する。また、信号処理部１４は、着目した画素における輝度が輝度値Ｌ２より高く輝度値Ｌ３より低い場合には、３枚の画像ＰＩＣ１～ＰＩＣ３における、その着目した画素での画素値ＶＡＬ１～ＶＡＬ３に基づいて、撮像画像ＰＩＣＡにおける、その着目した画素での画素値を生成する。また、信号処理部１４は、輝度が輝度値Ｌ３より高い場合には、４枚の画像ＰＩＣ１～ＰＩＣ４における、その着目した画素での画素値ＶＡＬ１～ＶＡＬ４に基づいて、撮像画像ＰＩＣＡにおける、その着目した画素での画素値を生成する。
　図７に示したように、Ｓ／Ｎ比は、輝度が輝度値Ｌ２を超えると低下し（部分Ｗ１）、輝度が輝度値Ｌ３を超えるとさらに低下する（部分Ｗ３）。すなわち、部分Ｗ１では、合成に使用する画像に画像ＰＩＣ３を加えることにより、Ｓ／Ｎ比が低下し、部分Ｗ２では、合成に使用する画像に画像ＰＩＣ４を加えることにより、Ｓ／Ｎ比が低下する。
　上述したように、撮像装置１では、相関２重サンプリングにより、画像ＰＩＣ３を構成する画素値ＶＡＬ３を求めるようにした。これにより、撮像装置１では、画像ＰＩＣ３に含まれるノイズを低減することができるので、以下に、比較例と対比して説明するように、図７に示した輝度値Ｌ２におけるＳ／Ｎ比の低下を改善することができる。
（比較例）
　次に、比較例に係る撮像装置１Ｒと対比して、本実施の形態に係る撮像装置１の効果を説明する。撮像装置１Ｒは、走査部１２Ｒと、読出部２０Ｒと、信号処理部１４Ｒと、制御部１５Ｒとを備えている。この撮像装置１Ｒでは、撮像画素１０は、水平期間Ｈにおける６つの変換期間Ｐ１～Ｐ６において、６つの画素電圧ＶＰ１～ＶＰ４，ＶＰ１６，ＶＰ７を順次出力する。読出部２０ＲのＡＤ変換部ＡＤＣは、これらの６つの画素電圧ＶＰ１～ＶＰ４，ＶＰ１６，ＶＰ７に基づいてそれぞれＡＤ変換を行い、６つのカウント値ＣＮＴ１～ＣＮＴ４，ＣＮＴ１６，ＣＮＴ７をそれぞれ出力する。信号処理部１４Ｒは、読出部２０Ｒから供給されたカウント値ＣＮＴ１～ＣＮＴ４，ＣＮＴ１６，ＣＮＴ７に基づいて、３枚の画像ＰＩＣ（画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ１３）を生成する。そして、信号処理部１４Ｒは、この３枚の画像ＰＩＣを合成することにより、１枚の撮像画像ＰＩＣＲを生成する。
　図８，９Ａ，９Ｂは、撮像装置１Ｒにおける、着目したある撮像画素１０Ａに係る動作の一例を表すものである。図９Ａは、図８に示した動作のうちの前半の動作を示し、図９Ｂは、図８に示した動作のうちの後半の動作を示す。タイミングｔ５１以前の動作、およびタイミングｔ７１以降の動作は、本実施の形態に係る撮像装置１の動作（図３，４Ａ，４Ｂ）と同様である。以下に、タイミングｔ５１～ｔ７１における動作について説明する。
　タイミングｔ５１において、走査部１２Ｒは、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図９Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオン状態になる。トランジスタＦＤＧはオン状態であるので、これにより、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤがリセットされる。また、このタイミングｔ５１において、参照信号生成部２９は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図９Ｂ（Ｈ））。
　次に、タイミングｔ５２において、走査部１２Ｒは、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図９Ｂ（Ｅ））。これにより、撮像画素１０Ａでは、トランジスタＲＳＴがオフ状態になる。
　次に、タイミングｔ５３において、走査部１２Ｒは、信号ＳＦＣＧの電圧を低レベルから高レベルに変化させる（図９Ｂ（Ｆ））。これにより、撮像画素１０Ａでは、トランジスタＦＣＧがオン状態になる。
　次に、タイミングｔ５８において、走査部１２Ｒは、信号ＳＴＧＳの電圧を低レベルから高レベルに変化させる（図９Ｂ（Ｇ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＳがオン状態になる。
　次に、タイミングｔ５９において、走査部１２Ｒは、信号ＳＴＧＳの電圧を高レベルから低レベルに変化させる（図８Ｂ（Ｇ））。これにより、撮像画素１０Ａでは、トランジスタＴＧＳがオフ状態になる。
　これにより、撮像画素１０Ａでは、図５Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに蓄積されていた電荷に加え、タイミングｔ５８～ｔ５９においてフォトダイオードＰＤ２から転送された電荷を保持している。撮像画素１０Ａは、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ１６）を出力する。
　次に、タイミングｔ６３～ｔ６５の期間（変換期間Ｐ１６）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ１６に基づいてＡＤ変換を行う。この動作は、変換期間Ｐ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ１６に基づいてＡＤ変換を行い、カウント値ＣＮＴ１６を得る（図９Ｂ（Ｊ））。読出部２０Ｒは、これ以降において、このカウント値ＣＮＴ１６を信号処理部１４Ｒに供給し、その後にカウンタ２５のカウント値ＣＮＴをリセットする。
　図１０は、信号処理部１４Ｒの動作を模式的に表すものである。図１０（Ａ）～（Ｇ）に示した波形は、図８（Ａ）～（Ｇ）に示した波形と同様である。
　読出部２０Ｒは、図８，９Ａ，９Ｂを用いて説明したように、タイミングｔ５１～ｔ７１の期間における動作に基づいてカウント値ＣＮＴ１６を生成し、タイミングｔ７１～ｔ７の期間における動作に基づいてカウント値ＣＮＴ７を生成する。
　信号処理部１４Ｒは、カウント値ＣＮＴ１６およびカウント値ＣＮＴ７に基づいて、画素値ＶＡＬ１３を生成する。具体的には、信号処理部１４Ｒは、２重データサンプリング（ＤＤＳ）の原理を利用し、カウント値ＣＮＴ１６からカウント値ＣＮＴ７を減算（ＣＮＴ１６－ＣＮＴ７）することにより、画素値ＶＡＬ１３を算出する。
　そして、信号処理部１４Ｒは、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ１に基づいて画像ＰＩＣ１を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ２に基づいて画像ＰＩＣ２を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ１３に基づいて画像ＰＩＣ１３を生成する。そして、信号処理部１４Ｒは、これらの画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ１３を合成することにより、撮像画像ＰＩＣＲを生成する。
　図１１は、撮像装置１Ｒにより合成された撮像画像ＰＩＣＲにおける信号対雑音比（Ｓ／Ｎ比）の一例を表すものである。
　信号処理部１４Ｒは、本実施の形態に係る信号処理部１４と同様に、３枚の画像ＰＩＣを合成する際、輝度が高くなるにつれて、画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ１３のうちの使用する画像ＰＩＣの枚数を増やしていく。具体的には、信号処理部１４Ｒは、着目した画素における輝度が輝度値Ｌ１１より低い場合には、画像ＰＩＣ１における、その着目した画素での画素値ＶＡＬ１に基づいて、撮像画像ＰＩＣＲにおける、その着目した画素での画素値を生成する。また、信号処理部１４Ｒは、着目した画素における輝度が輝度値Ｌ１１より高く輝度値Ｌ１２より低い場合には、２枚の画像ＰＩＣ１，ＰＩＣ２における、その着目した画素での画素値ＶＡＬ１，ＶＡＬ２に基づいて、撮像画像ＰＩＣＲにおける、その着目した画素での画素値を生成する。また、信号処理部１４Ｒは、着目した画素における輝度が輝度値Ｌ１２より高い場合には、３枚の画像ＰＩＣ１，ＰＩＣ２，ＰＩＣ１３における、その着目した画素での画素値ＶＡＬ１，ＶＡＬ２，ＶＡＬ１３に基づいて、撮像画像ＰＩＣＲにおける、その着目した画素での画素値を生成する。
　図１１に示したように、Ｓ／Ｎ比は、輝度が輝度値Ｌ１２を超えると低下する（部分Ｗ３）。すなわち、部分Ｗ３では、合成に使用する画像に画像ＰＩＣ１３を加えることにより、Ｓ／Ｎ比が低下する。すなわち、この画像ＰＩＣ１３は、２重データサンプリング（ＤＤＳ）により生成したものであるので、相関２重サンプリングのように、ノイズを十分に除去することができない。その結果、撮像装置１Ｒでは、この部分Ｗ３において、Ｓ／Ｎ比が大幅に低下してしまう。
　一方、本実施の形態に係る撮像装置１では、相関２重サンプリングにより、画像ＰＩＣ３を生成した。すなわち、信号処理部１４は、図６において、タイミングｔ５１～ｔ６１の期間における動作に基づいて生成したカウント値ＣＮＴ５をＰ相データとして用いるとともに、続くタイミングｔ６１～ｔ７１の期間における動作に基づいて生成したカウント値ＣＮＴ６をＤ相データとして用いることにより、画像ＰＩＣ３を生成するようにした。これにより、撮像装置１では、例えばフォトダイオードＰＤ２における暗電流やリセットノイズの成分を除去することができるので、図７に示したように、合成に使用する画像に画像ＰＩＣ３を加えたときのＳ／Ｎ比の低下を改善することができる。その結果、撮像装置１では、撮像画像ＰＩＣＡの画質を高めることができる。
［効果］
　以上のように本実施の形態では、相関２重サンプリングにより、３つめの画像ＰＩＣ３を生成し、この画像ＰＩＣ３を用いて撮像画像を生成するようにしたので、画質を高めることができる。
［変形例１］
　上記実施の形態では、図３に示したように、７つの変換期間Ｐ１～Ｐ７を設けたが、これに限定されるものではない。例えば、図１２，１３に示す撮像装置１Ｂのように、８つの変換期間Ｐ１～Ｐ８を設けてもよい。この撮像装置１Ｂは、上記実施の形態に係る撮像装置１（図３）におけるタイミングｔ５１～ｔ６１の期間と、タイミングｔ６１～ｔ７１の期間の間に、変換期間Ｐ１５を含む期間を追加したものである。
　撮像装置１Ｂでは、ＡＤＣ変換部ＡＤＣは、変換期間Ｐ５において、撮像画素１０Ａから出力された画素電圧ＶＰ（ＶＰ５）に基づいてカウント値ＣＮＴ（カウント値ＣＮＴ５）を生成する。そして、撮像装置１Ｂでは、その後に、信号ＳＳＥＬ，ＳＦＤＧ，ＳＴＧＬ，ＳＲＳＴ，ＳＦＣＧ，ＳＴＧＳを維持したまま、ＡＤＣ変換部ＡＤＣが、変換期間Ｐ１５において、撮像画素１０Ａから出力された画素電圧ＶＰに基づいてカウント値ＣＮＴ（カウント値ＣＮＴ１５）を生成する。
　そして、信号処理部１４は、カウント値ＣＮＴ１５およびカウント値ＣＮＴ６に基づいて、画素値ＶＡＬ３を生成する。具体的には、信号処理部１４は、カウント値ＣＮＴ６からカウント値ＣＮＴ１５を減算（ＣＮＴ６－ＣＮＴ１５）することにより、画素値ＶＡＬ３を算出する。すなわち、撮像装置１Ｂは、相関２重サンプリングの原理を利用し、Ｐ相データに対応するカウント値ＣＮＴ１５、およびＤ相データに対応するカウント値ＣＮＴ６を用いて、画素値ＶＡＬ３を算出する。また、信号処理部１４は、上記実施の形態の場合と同様に、カウント値ＣＮＴ５およびカウント値ＣＮＴ７に基づいて、画素値ＶＡＬ４を生成する。
　そして、信号処理部１４は、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ１に基づいて画像ＰＩＣ１を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ２に基づいて画像ＰＩＣ２を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ３に基づいて画像ＰＩＣ３を生成し、画素アレイ１１における全ての撮像画素１０における画素値ＶＡＬ４に基づいて画像ＰＩＣ４を生成する。そして、信号処理部１４は、これらの画像ＰＩＣ１～ＰＩＣ４を合成することにより、撮像画像ＰＩＣＡを生成する。
　以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
　例えば、上記の各実施の形態等における信号ＳＳＥＬ，ＳＦＤＧ，ＳＴＧＬ，ＳＲＳＴ，ＳＦＣＧ，ＳＴＧＳの波形および遷移タイミングは、一例であり、適宜変更してもよい。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成とすることができる。
（１）第１の受光素子および第２の受光素子と、
　第１の電荷蓄積部および第２の電荷蓄積部と、
　オン状態になることにより前記第１の受光素子と前記第１の電荷蓄積部とを接続する第１のスイッチと、
　オン状態になることにより所定ノードと前記第１の電荷蓄積部とを接続する第２のスイッチと、
　オン状態になることにより前記所定ノードに所定の電圧を印加する第３のスイッチと、
　オン状態になることにより前記第２の受光素子と前記第２の電荷蓄積部とを接続する第４のスイッチと、
　オン状態になることにより前記第２の電荷蓄積部と前記所定ノードとを接続する第５のスイッチと、
　前記第１の電荷蓄積部における電圧に応じた画素電圧を出力する出力部と、
　各スイッチを駆動する駆動部と、
　前記画素電圧に基づいて第１の値、第２の値、第３の値、第４の値を求め、これらの値に基づいて画素値を生成する処理部と
　を備え、
　前記駆動部は、
　第１の期間において、前記第２のスイッチおよび前記第３のスイッチをオン状態にするとともに、前記第１のスイッチ、前記第４のスイッチ、および前記第５のスイッチをオフ状態にし、
　前記第１の期間の後の第２の期間において、前記第３のスイッチをオフ状態にするとともに前記第５のスイッチをオン状態にし、
　前記第２の期間の後の第３の期間において、前記第４のスイッチをオン状態にし、
　前記第３の期間の後の第４の期間において、前記第４のスイッチをオフ状態にし、
　前記処理部は、前記第２の期間における前記画素電圧と、前記第４の期間における前記画素電圧とに基づいて前記第３の値を求める
　を備えた撮像装置。
（２）前記処理部は、前記第２の期間における前記画素電圧に基づいてＡＤ変換を行うことにより第１のデジタル値を生成するとともに、前記第４の期間における前記画素電圧に基づいてＡＤ変換を行うことにより第２のデジタル値を生成し、前記第１のデジタル値および前記第２のデジタル値に基づいて前記第３の値を求める
　前記（１）に記載の撮像装置。
（３）前記駆動部は、
　前記第４の期間の後の第５の期間において、前記第３のスイッチおよび前記第５のスイッチをオン状態にし、
　前記第５の期間の後の第６の期間において、前記第３のスイッチおよび前記第５のスイッチをオフ状態にし、
　前記第６の期間の後の第７の期間において、前記第３のスイッチをオフ状態にするとともに前記第５のスイッチをオン状態にし、
　前記処理部は、前記第２の期間における前記画素電圧と、前記第７の期間における前記画素電圧とに基づいて前記第４の値を求める
　前記（１）または（２）に記載の撮像装置。
（４）前記駆動部は、
　前記第４の期間の後の第５の期間において、前記第３のスイッチおよび前記第５のスイッチをオン状態にし、
　前記第５の期間の後の第６の期間において、前記第３のスイッチおよび前記第５のスイッチをオフ状態にし、
　前記第６の期間の後の第７の期間において、前記第３のスイッチをオフ状態にするとともに前記第５のスイッチをオン状態にし、
　前記第２の期間は、第１のサブ期間と、前記第１のサブ期間の後の第２のサブ期間とを含み、
　前記処理部は、
　前記第２の期間の前記第２のサブ期間における前記画素電圧と、前記第４の期間における前記画素電圧とに基づいて前記第３の値を求め、
　前記第２の期間の前記第１のサブ期間における前記画素電圧と、前記第７の期間における前記画素電圧とに基づいて前記第４の値を求める
　前記（１）または（２）に記載の撮像装置。
（５）前記駆動部は、
　第８の期間において、前記第２のスイッチおよび前記第３のスイッチをオン状態にするとともに、前記第１のスイッチ、前記第４のスイッチ、および前記第５のスイッチをオフ状態にし、
　前記第８の期間の後の第９の期間において、前記第２のスイッチをオン状態にするとともに前記第３のスイッチをオフ状態にし、
　前記第９の期間の後の第１０の期間において、前記第２のスイッチをオフ状態にし、
　前記第１０の期間の後の第１１の期間において、前記第１のスイッチをオン状態にし、
　前記第１１の期間の後の第１２の期間において、前記第１のスイッチをオフ状態にし、
　前記第１２の期間の後であり前記第１の期間の前の第１３の期間において、前記第２のスイッチをオン状態にし、
　前記処理部は、
　前記第１０の期間における前記画素電圧と、前記第１２の期間における前記画素電圧とに基づいて前記第１の値を求め、
　前記第９の期間における前記画素電圧と、前記第１３の期間における前記画素電圧とに基づいて前記第２の値を求める
　前記（１）から（４）のいずれかに記載の撮像装置。
（６）前記処理部は、
　輝度が第１の輝度値より低い場合には、前記第１の値に基づいて前記画素値を生成し、
　前記輝度が前記第１の輝度値よりも高く第２の輝度値よりも低い場合には、前記第１の値および前記第２の値に基づいて前記画素値を生成し、
　前記輝度が前記第２の輝度値よりも高く第３の輝度値よりも低い場合には、前記第１の値、前記第２の値、および前記第３の値に基づいて前記画素値を生成し、
　前記輝度が前記第３の輝度値よりも高い場合には、前記第１の値、前記第２の値、前記第３の値、および前記第４の値に基づいて前記画素値を生成する
　前記（１）から（５）のいずれかに記載の撮像装置。
（７）前記第１の受光素子の受光領域は、前記第２の受光素子の受光領域よりも広い
　前記（１）から（６）のいずれかに記載の撮像装置。
（８）前記第１の電荷蓄積部は、拡散層を有する
　前記（１）から（７）のいずれかに記載の撮像装置。
（９）前記処理部は、
　電圧レベルが変化する参照信号を生成する参照信号生成部と、
　前記画素電圧と前記参照信号とを比較することにより比較信号を生成する比較部と、
　前記比較信号に基づいてカウント動作を行うことによりデジタル値を生成するカウンタと
　を有する
　前記（１）から（８）のいずれかに記載の撮像装置。
（１０）第１の受光素子および第２の受光素子と、第１の電荷蓄積部および第２の電荷蓄積部と、オン状態になることにより前記第１の受光素子と前記第１の電荷蓄積部とを接続する第１のスイッチと、オン状態になることにより所定ノードと前記第１の電荷蓄積部とを接続する第２のスイッチと、オン状態になることにより前記所定ノードに所定の電圧を印加する第３のスイッチと、オン状態になることにより前記第２の受光素子と前記第２の電荷蓄積部とを接続する第４のスイッチと、オン状態になることにより前記第２の電荷蓄積部と前記所定ノードとを接続する第５のスイッチと、前記第１の電荷蓄積部における電圧に応じた画素電圧を出力する出力部とを備えた撮像画素の各スイッチを駆動し、
　前記画素電圧に基づいて第１の値、第２の値、第３の値、第４の値を求め、これらの値に基づいて画素値を生成し、
　第１の期間において、前記第２のスイッチおよび前記第３のスイッチをオン状態にするとともに、前記第１のスイッチ、前記第４のスイッチ、および前記第５のスイッチをオフ状態にし、
　前記第１の期間の後の第２の期間において、前記第３のスイッチをオフ状態にするとともに前記第５のスイッチをオン状態にし、
　前記第２の期間の後の第３の期間において、前記第４のスイッチをオン状態にし、
　前記第３の期間の後の第４の期間において、前記第４のスイッチをオフ状態にし、
　前記第２の期間における前記画素電圧と、前記第４の期間における前記画素電圧とに基づいて前記第３の値を求める
　撮像方法。
　本出願は、日本国特許庁において２０１７年１０月２７日に出願された日本特許出願番号２０１７－２０８１１８号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (10)

  1. 　第１の受光素子および第２の受光素子と、
    　第１の電荷蓄積部および第２の電荷蓄積部と、
    　オン状態になることにより前記第１の受光素子と前記第１の電荷蓄積部とを接続する第１のスイッチと、
    　オン状態になることにより所定ノードと前記第１の電荷蓄積部とを接続する第２のスイッチと、
    　オン状態になることにより前記所定ノードに所定の電圧を印加する第３のスイッチと、
    　オン状態になることにより前記第２の受光素子と前記第２の電荷蓄積部とを接続する第４のスイッチと、
    　オン状態になることにより前記第２の電荷蓄積部と前記所定ノードとを接続する第５のスイッチと、
    　前記第１の電荷蓄積部における電圧に応じた画素電圧を出力する出力部と、
    　各スイッチを駆動する駆動部と、
    　前記画素電圧に基づいて第１の値、第２の値、第３の値、第４の値を求め、これらの値に基づいて画素値を生成する処理部と
    　を備え、
    　前記駆動部は、
    　第１の期間において、前記第２のスイッチおよび前記第３のスイッチをオン状態にするとともに、前記第１のスイッチ、前記第４のスイッチ、および前記第５のスイッチをオフ状態にし、
    　前記第１の期間の後の第２の期間において、前記第３のスイッチをオフ状態にするとともに前記第５のスイッチをオン状態にし、
    　前記第２の期間の後の第３の期間において、前記第４のスイッチをオン状態にし、
    　前記第３の期間の後の第４の期間において、前記第４のスイッチをオフ状態にし、
    　前記処理部は、前記第２の期間における前記画素電圧と、前記第４の期間における前記画素電圧とに基づいて前記第３の値を求める
    　を備えた撮像装置。
  2. 　前記処理部は、前記第２の期間における前記画素電圧に基づいてＡＤ変換を行うことにより第１のデジタル値を生成するとともに、前記第４の期間における前記画素電圧に基づいてＡＤ変換を行うことにより第２のデジタル値を生成し、前記第１のデジタル値および前記第２のデジタル値に基づいて前記第３の値を求める
    　請求項１に記載の撮像装置。
  3. 　前記駆動部は、
    　前記第４の期間の後の第５の期間において、前記第３のスイッチおよび前記第５のスイッチをオン状態にし、
    　前記第５の期間の後の第６の期間において、前記第３のスイッチおよび前記第５のスイッチをオフ状態にし、
    　前記第６の期間の後の第７の期間において、前記第３のスイッチをオフ状態にするとともに前記第５のスイッチをオン状態にし、
    　前記処理部は、前記第２の期間における前記画素電圧と、前記第７の期間における前記画素電圧とに基づいて前記第４の値を求める
    　請求項１に記載の撮像装置。
  4. 　前記駆動部は、
    　前記第４の期間の後の第５の期間において、前記第３のスイッチおよび前記第５のスイッチをオン状態にし、
    　前記第５の期間の後の第６の期間において、前記第３のスイッチおよび前記第５のスイッチをオフ状態にし、
    　前記第６の期間の後の第７の期間において、前記第３のスイッチをオフ状態にするとともに前記第５のスイッチをオン状態にし、
    　前記第２の期間は、第１のサブ期間と、前記第１のサブ期間の後の第２のサブ期間とを含み、
    　前記処理部は、
    　前記第２の期間の前記第２のサブ期間における前記画素電圧と、前記第４の期間における前記画素電圧とに基づいて前記第３の値を求め、
    　前記第２の期間の前記第１のサブ期間における前記画素電圧と、前記第７の期間における前記画素電圧とに基づいて前記第４の値を求める
    　請求項１に記載の撮像装置。
  5. 　前記駆動部は、
    　第８の期間において、前記第２のスイッチおよび前記第３のスイッチをオン状態にするとともに、前記第１のスイッチ、前記第４のスイッチ、および前記第５のスイッチをオフ状態にし、
    　前記第８の期間の後の第９の期間において、前記第２のスイッチをオン状態にするとともに前記第３のスイッチをオフ状態にし、
    　前記第９の期間の後の第１０の期間において、前記第２のスイッチをオフ状態にし、
    　前記第１０の期間の後の第１１の期間において、前記第１のスイッチをオン状態にし、
    　前記第１１の期間の後の第１２の期間において、前記第１のスイッチをオフ状態にし、
    　前記第１２の期間の後であり前記第１の期間の前の第１３の期間において、前記第２のスイッチをオン状態にし、
    　前記処理部は、
    　前記第１０の期間における前記画素電圧と、前記第１２の期間における前記画素電圧とに基づいて前記第１の値を求め、
    　前記第９の期間における前記画素電圧と、前記第１３の期間における前記画素電圧とに基づいて前記第２の値を求める
    　請求項１に記載の撮像装置。
  6. 　前記処理部は、
    　輝度が第１の輝度値より低い場合には、前記第１の値に基づいて前記画素値を生成し、
    　前記輝度が前記第１の輝度値よりも高く第２の輝度値よりも低い場合には、前記第１の値および前記第２の値に基づいて前記画素値を生成し、
    　前記輝度が前記第２の輝度値よりも高く第３の輝度値よりも低い場合には、前記第１の値、前記第２の値、および前記第３の値に基づいて前記画素値を生成し、
    　前記輝度が前記第３の輝度値よりも高い場合には、前記第１の値、前記第２の値、前記第３の値、および前記第４の値に基づいて前記画素値を生成する
    　請求項１に記載の撮像装置。
  7. 　前記第１の受光素子の受光領域は、前記第２の受光素子の受光領域よりも広い
    　請求項１に記載の撮像装置。
  8. 　前記第１の電荷蓄積部は、拡散層を有する
    　請求項１に記載の撮像装置。
  9. 　前記処理部は、
    　電圧レベルが変化する参照信号を生成する参照信号生成部と、
    　前記画素電圧と前記参照信号とを比較することにより比較信号を生成する比較部と、
    　前記比較信号に基づいてカウント動作を行うことによりデジタル値を生成するカウンタと
    　を有する
    　請求項１に記載の撮像装置。
  10. 　第１の受光素子および第２の受光素子と、第１の電荷蓄積部および第２の電荷蓄積部と、オン状態になることにより前記第１の受光素子と前記第１の電荷蓄積部とを接続する第１のスイッチと、オン状態になることにより所定ノードと前記第１の電荷蓄積部とを接続する第２のスイッチと、オン状態になることにより前記所定ノードに所定の電圧を印加する第３のスイッチと、オン状態になることにより前記第２の受光素子と前記第２の電荷蓄積部とを接続する第４のスイッチと、オン状態になることにより前記第２の電荷蓄積部と前記所定ノードとを接続する第５のスイッチと、前記第１の電荷蓄積部における電圧に応じた画素電圧を出力する出力部とを備えた撮像画素の各スイッチを駆動し、
    　前記画素電圧に基づいて第１の値、第２の値、第３の値、第４の値を求め、これらの値に基づいて画素値を生成し、
    　第１の期間において、前記第２のスイッチおよび前記第３のスイッチをオン状態にするとともに、前記第１のスイッチ、前記第４のスイッチ、および前記第５のスイッチをオフ状態にし、
    　前記第１の期間の後の第２の期間において、前記第３のスイッチをオフ状態にするとともに前記第５のスイッチをオン状態にし、
    　前記第２の期間の後の第３の期間において、前記第４のスイッチをオン状態にし、
    　前記第３の期間の後の第４の期間において、前記第４のスイッチをオフ状態にし、
    　前記第２の期間における前記画素電圧と、前記第４の期間における前記画素電圧とに基づいて前記第３の値を求める
    　撮像方法。
PCT/JP2018/036877 2017-10-27 2018-10-02 撮像装置および撮像方法 WO2019082614A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201880064204.8A CN111164964B (zh) 2017-10-27 2018-10-02 摄像装置和摄像方法
KR1020207009901A KR102489552B1 (ko) 2017-10-27 2018-10-02 촬상 장치 및 촬상 방법
KR1020227042410A KR102577163B1 (ko) 2017-10-27 2018-10-02 촬상 장치 및 촬상 방법
US16/755,397 US11122230B2 (en) 2017-10-27 2018-10-02 Imaging apparatus and imaging method
JP2019550911A JP7181887B2 (ja) 2017-10-27 2018-10-02 撮像装置および撮像方法
CN202211011274.1A CN115483236A (zh) 2017-10-27 2018-10-02 摄像装置
JP2022177131A JP7439213B2 (ja) 2017-10-27 2022-11-04 撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017208118 2017-10-27
JP2017-208118 2017-10-27

Publications (1)

Publication Number Publication Date
WO2019082614A1 true WO2019082614A1 (ja) 2019-05-02

Family

ID=66246454

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/036877 WO2019082614A1 (ja) 2017-10-27 2018-10-02 撮像装置および撮像方法

Country Status (5)

Country Link
US (1) US11122230B2 (ja)
JP (2) JP7181887B2 (ja)
KR (2) KR102489552B1 (ja)
CN (2) CN111164964B (ja)
WO (1) WO2019082614A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332880A (ja) * 2004-05-18 2005-12-02 Sony Corp 撮像素子および画像入力処理装置
WO2017010260A1 (ja) * 2015-07-10 2017-01-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2017084892A (ja) * 2015-10-26 2017-05-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
CN101164334B (zh) * 2005-04-07 2010-12-15 国立大学法人东北大学 光传感器、固体摄像装置和固体摄像装置的动作方法
JP2011023917A (ja) 2009-07-15 2011-02-03 Nikon Corp 固体撮像素子
JP2014143508A (ja) 2013-01-23 2014-08-07 Nippon Hoso Kyokai <Nhk> 撮像装置
WO2015045785A1 (ja) * 2013-09-30 2015-04-02 富士フイルム株式会社 画像処理装置、撮像装置、画像処理方法及び画像処理プログラム
US10498983B2 (en) 2015-03-16 2019-12-03 Sony Corporation Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP5897752B1 (ja) 2015-05-14 2016-03-30 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
JP6558998B2 (ja) 2015-07-28 2019-08-14 キヤノン株式会社 撮像装置
JP6937736B2 (ja) 2016-02-15 2021-09-22 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および撮像装置
TWI717450B (zh) 2016-02-18 2021-02-01 日商新力股份有限公司 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器
JP2017175345A (ja) * 2016-03-23 2017-09-28 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
KR20180079519A (ko) * 2016-12-30 2018-07-11 삼성전자주식회사 이미지 센서
EP3611918B1 (en) * 2017-04-12 2023-08-23 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN110832844B (zh) * 2017-07-07 2021-11-09 普里露尼库斯新加坡私人有限公司 固态摄像装置、固态摄像装置的驱动方法、以及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332880A (ja) * 2004-05-18 2005-12-02 Sony Corp 撮像素子および画像入力処理装置
WO2017010260A1 (ja) * 2015-07-10 2017-01-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2017084892A (ja) * 2015-10-26 2017-05-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Also Published As

Publication number Publication date
JP2023011858A (ja) 2023-01-24
JP7439213B2 (ja) 2024-02-27
US11122230B2 (en) 2021-09-14
US20210211599A1 (en) 2021-07-08
KR20200073212A (ko) 2020-06-23
KR102577163B1 (ko) 2023-09-08
CN111164964B (zh) 2022-08-16
KR20220165836A (ko) 2022-12-15
CN111164964A (zh) 2020-05-15
KR102489552B1 (ko) 2023-01-17
CN115483236A (zh) 2022-12-16
JP7181887B2 (ja) 2022-12-01
JPWO2019082614A1 (ja) 2020-11-12

Similar Documents

Publication Publication Date Title
KR101450904B1 (ko) Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치
US9661253B2 (en) Solid-state imaging device, driving method, and electronic device
US9479189B2 (en) A/D converter, solid-state imaging device and camera system
JP6874007B2 (ja) 比較器、ａｄ変換器、固体撮像装置、電子機器、および、比較器の制御方法
US10630930B2 (en) Solid-state image sensing apparatus, control method, and electronic device
JP2008136042A (ja) 固体撮像装置、撮像装置
TW202015396A (zh) 固態攝像裝置
WO2011083541A1 (ja) 固体撮像装置および撮像装置
JP2023171452A (ja) 光検出装置
CN113259606A (zh) 用于使用双转换增益实现高动态范围图像的图像传感器
US11750942B2 (en) Image sensor, an imaging device and a method of operating the same
US8710422B2 (en) Imaging device
JP7439213B2 (ja) 撮像装置
CN112567732A (zh) 固态摄像装置和电子设备
JP6053333B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
JP2010130254A (ja) 固体撮像素子、固体撮像装置及びその駆動方法
JP2013058960A (ja) 固体撮像装置
JP2013051497A (ja) 固体撮像装置、撮像装置および撮像方法
WO2023002643A1 (ja) 撮像素子及び撮像装置
JP2022170557A (ja) Ａｄ変換回路の駆動方法、ａｄ変換回路、光電変換装置、機器
WO2015111370A1 (ja) 固体撮像装置及び撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18871692

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019550911

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18871692

Country of ref document: EP

Kind code of ref document: A1