CN107409179B - 固态成像装置、固态成像装置的驱动方法和电子设备 - Google Patents

固态成像装置、固态成像装置的驱动方法和电子设备 Download PDF

Info

Publication number
CN107409179B
CN107409179B CN201680014442.9A CN201680014442A CN107409179B CN 107409179 B CN107409179 B CN 107409179B CN 201680014442 A CN201680014442 A CN 201680014442A CN 107409179 B CN107409179 B CN 107409179B
Authority
CN
China
Prior art keywords
section
signal
photoelectric conversion
transfer gate
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680014442.9A
Other languages
English (en)
Other versions
CN107409179A (zh
Inventor
坂野赖人
广田功
鸟居元展
滝沢正明
蓟纯一郎
本桥裕一
铃木敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107409179A publication Critical patent/CN107409179A/zh
Application granted granted Critical
Publication of CN107409179B publication Critical patent/CN107409179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请涉及能够在不劣化图像质量的情况下扩展动态范围的固态成像装置、用于驱动固态成像装置的方法和电子设备。固态成像装置包括：像素阵列部，在像素阵列部中布置有多个单元像素；和驱动部，其用于控制单元像素的操作。每个单元像素包括：第一光电转换部；灵敏度比第一光电转换部低的第二光电转换部；存储由第二光电转换部产生的电荷的电荷存储部；电荷电压转换部；第一传输栅极部，其被配置成将来自第一光电转换部的电荷传输到电荷电压转换部；以及第二传输栅极部，其被配置成组合电荷电压转换部的电位和电荷存储部的电位。例如，本发明适用于固态成像装置。

Description

固态成像装置、固态成像装置的驱动方法和电子设备
技术领域
本发明涉及固态成像装置、用于驱动固态成像装置的方法及电子设备。更特别地，本发明涉及被设计成具有扩展的动态范围的固态成像装置、用于驱动固态成像装置的方法和电子设备。
背景技术
目前存在多种用于扩大固态成像装置的动态范围的技术。
这些技术中的一种已知的技术例如是时间划分系统(time-sharing system)，时间划分系统以一定的时间间隔和不同的灵敏度拍摄多个图像并然后将由此拍摄的图像合成为单个图像。
另一已知的技术例如是空间划分系统(space-sharing system)，空间划分系统提供灵敏度彼此不同的光接收元件，使灵敏度彼此不同的光接收元件拍摄多个图像，并然后将由此拍摄的图像合成为单个图像，由此扩展了动态范围(例如，参见专利文献1和2)。
此外，存在已知的用于扩展动态范围的像素内存储器系统(in-pixel memorysystem)。根据该系统，在每个像素中设置有存储器，存储器存储从光电二极管溢出的电荷，以增加在一个曝光时段中能够存储的电荷量(例如，参见专利文献3)。
引用列表
专利文献
专利文献1：JP 3071891B
专利文献2：JP 2006-253876A
专利文献3：JP 4317115B
发明内容
本发明要解决的问题
虽然上面提到的时间划分系统和空间划分系统允许动态范围随着划分数量的增加而扩展，但是增加的划分数量由于伪影的进行和分辨率的降低而趋于使图像质量劣化。
此外，像素内存储器系统的缺点在于存储器的容量是有限的，这限制了动态范围的扩展。
因此，本发明的目的在于在不使图像质量劣化的情况下增加固态成像装置的动态范围。
问题的解决方案
根据本发明的第一方面的固态成像装置包括：像素阵列部，其被配置成布置有多个单元像素；驱动部，其被配置成控制所述单元像素的操作。每个所述单元像素包括：第一光电转换部；第二光电转换部，其灵敏度低于所述第一光电转换部的灵敏度；电荷存储部，其被配置成存储由所述第二光电转换部产生的电荷；电荷电压转换部；第一传输栅极部，其被配置成将电荷从所述第一光电转换部传输到所述电荷电压转换部；以及第二传输栅极部，其被配置成组合所述电荷电压转换部的电位和所述电荷存储部的电位。
所述单元像素还可包括：第三传输栅极部，其被配置成将电荷从所述第二光电转换部传输到所述电荷存储部；以及溢出路径，其形成在所述第三传输栅极部的栅电极的下方，并将来自所述第二光电转换部的溢出电荷传输到所述电荷存储部。
所述第二光电转换部和所述电荷存储部可以不通过传输栅极部的方式彼此连接。
所述单元像素可进一步包括：第四传输栅极部，其连接在所述第二传输栅极部和所述电荷电压转换部之间。
所述驱动部可被配置成当基于由所述第一光电转换部产生的电荷的信号被读取时控制所述第四传输栅极部导通或不导通。
所述驱动部可被配置成当读取基于由所述第一光电转换部产生的电荷的第一数据信号时使所述第二传输栅极部不导通，并且当读取基于由所述第二光电转换部产生的电荷的第二数据信号时使所述第二传输栅极部导通。
当读取所述第一数据信号时，所述驱动部可在所述电荷电压转换部保持复位的情况下读取第一复位信号之后读取所述第一数据信号，并且当读取所述第二数据信号时，所述驱动部可在读取所述第二数据信号之后在用于组合所述电荷电压转换部的电位和所述电荷存储部的电位的区域保持复位的情况下读取第二复位信号。
所述固态成像装置可进一步包括：信号处理部，其被配置成产生第一差异信号和第二差异信号，所述第一差异信号表示所述第一数据信号和所述第一复位信号之间的差异，所述第二差异信号表示所述第二数据信号和所述第二复位信号之间的差异，所述信号处理部在所述第一差异信号具有等于或小于给定阈值的值的情况下将所述第一差异信号用于所述单元像素的像素信号，且在所述第一差异信号具有超过所述阈值的值的情况下将所述第二差异信号用于所述单元像素的像素信号。
所述固态成像装置可进一步包括：信号处理部，其被配置成产生第一差异信号和第二差异信号，并接着根据基于所述第一差异信号的值设定的合成比率来合成所述第一差异信号和所述第二差异信号，由此产生所述单元像素的像素信号，所述第一差异信号表示所述第一数据信号和所述第一复位信号之间的差异，所述第二差异信号表示所述第二数据信号和所述第二复位信号之间的差异。
所述电荷存储部具有连接到可变电压源的对向电极，并且所述驱动部使在电荷被存储在所述电荷存储部中的时段中被施加到所述对向电极的电压低于在基于所述电荷存储部中存储电荷的信号被读取的时段中被施加到所述对向电极的电压。
在根据本发明的第二方面的用于驱动固态成像装置方法中，固态成像装置包括：像素阵列部，其被配置成布置有多个单元像素，其中，每个所述单元像素包括：第一光电转换部；第二光电转换部，其灵敏度低于所述第一光电转换部的灵敏度；电荷存储部；电荷电压转换部；第一传输栅极部，其被配置成将电荷从所述第一光电转换部传输到所述电荷电压转换部；以及第二传输栅极部，其被配置成组合所述电荷电压转换部的电位和所述电荷存储部的电位。所述方法包括：将由所述第二光电转换部产生的电荷存储在所述电荷存储部中；当读取基于由所述第一光电转换部产生的电荷的第一数据信号时，使所述第二传输栅极部不导通，并将存储在所述第一光电转换部中的电荷传输到所述电荷电压转换部；以及当读取基于由所述第二光电转换部产生的电荷的第二数据信号时，使所述第二传输栅极部导通，并组合所述电荷电压转换部的电位和所述电荷存储部的电位。
根据本发明的第三方面的电子设备包括：固态成像装置，其包括：像素阵列部，其被配置成布置有多个单元像素；驱动部，其被配置成控制所述单元像素的操作，其中，每个所述单元像素包括：第一光电转换部；第二光电转换部，其灵敏度低于所述第一光电转换部的灵敏度；电荷存储部，其被配置成存储由所述第二光电转换部产生的电荷；电荷电压转换部；第一传输栅极部，其被配置成将电荷从所述第一光电转换部传输到所述电荷电压转换部；以及第二传输栅极部，其被配置成组合所述电荷电压转换部的电位和所述电荷存储部的电位。
根据本发明的第一和第三方面，电荷被从所述第一光电转换部传输到所述电荷电压转换部，由所述第二光电转换部产生的电荷存储在所述电荷存储部中，并且所述电荷电压转换部的电位与所述电荷存储部的电位组合。
根据本发明的第二方面，由所述第二光电转换部产生的电荷存储在所述电荷存储部中，基于由所述第一光电转换部产生的电荷的所述第一数据信号以如下方式被读取：所述第二传输栅极部保持不导通，使得存储在所述第一光电转换部中的电荷被传输到所述电荷电压转换部；而且，基于由所述第二光电转换部产生的电荷的所述第二数据信号以如下方式被读取：所述第二传输栅极部分保持导通，使得所述电荷电压转换部的电位与所述电荷存储部的电位组合。
本发明的效果
通过本发明的第一至第三方面，能够提供在具有图像质量劣化的情况下具有扩展的动态范围的固态成像装置。
附图说明
图1是示出本发明的CMOS(互补金属氧化物半导体)图像传感器的系统结构的示意图。
图2是示出本发明的CMOS图像传感器的第一结构示例的示意图。
图3是示出本发明的CMOS图像传感器的第二结构示例的示意图。
图4是示出根据本发明的第一实施例的单元像素的结构示例的电路图。
图5是解释(图4示出的)单元像素在曝光开始时的操作的时序图。
图6是解释(图4示出的)单元像素在读取时的操作的时序图。
图7是示出根据本发明的第一实施例的单元像素的另一结构示例的电路图。
图8是示出根据本发明的第二实施例的单元像素的结构示例的电路图。
图9是解释(图8示出的)单元像素在曝光开始时的操作的时序图。
图10是解释(图8示出的)单元像素在读取时的操作的时序图。
图11是示出根据本发明的第三实施例的单元像素的结构示例的电路图。
图12是解释(图11示出的)单元像素在曝光开始时的操作的时序图。
图13是解释(图11示出的)单元像素在读取时的操作的时序图。
图14是示出根据本发明的第四实施例的单元像素的结构示例的电路图。
图15是解释(图14示出的)单元像素在曝光开始时的操作的时序图。
图16是解释(图14示出的)单元像素在读取时的操作的时序图。
图17是示出根据本发明的第五实施例的单元像素的结构示例的电路图。
图18是解释(图17示出的)单元像素在曝光开始时的操作的时序图。
图19是解释(图17示出的)单元像素在读取时的操作的时序图。
图20是入射光量和输出之间的关系的特征曲线(部分1)。该图用于解释信号处理。
图21是入射光量和输出之间的关系的特征曲线(部分2)。该图用于解释信号处理。
图22是示出固态成像装置的应用示例的示图。
图23是示出电子设备的结构示例的框图。
实施例的说明
接下来，将参照附图详细地说明本发明的实施例。将以下面的顺序进行说明。
1.本发明的固态成像装置
2.第一实施例
3.第二实施例(其中，电荷存储部的对向电极被施加可变电压)
4.第三实施例(其中，省略第三传输栅极部)
5.第四实施例(其中，以可变转换效率读取高灵敏度数据信号)
6.第五实施例(其中，以可变转换效率读取高灵敏度数据信号，并且省略第三传输栅极部)
7.去噪处理及算法处理的说明
8.变形例
9.固态成像装置的用途示例
1.本发明的固态成像装置
{1-1.基本系统结构}
图1是本发明的固态成像装置的系统结构的示意图，其中，作为X-Y寻址型固态成像装置，固态成像装置通常包括CMOS图像传感器。这里，CMOS图像传感器被定义为完全或部分地由CMOS工艺生产的图像传感器。
与本应用示例相关的CMOS图像传感器10包括像素阵列部11和外围电路部，像素阵列部形成在半导体基板或芯片(未示出)上，外围电路部可通过集成而与像素阵列部11形成在同一半导体基板上。例如，外围电路部包括垂直驱动部12、列处理部13、水平驱动部14和系统控制部15。
CMOS图像传感器10还包括信号处理部18和数据存储部19。信号处理部18和数据存储部19可与CMOS图像传感器10安装在同一基板或者不同基板上。顺便说一下，由信号处理部18和数据存储部19执行的处理可被DSP(数字信号处理器)电路或者软件替代。DSP是外部信号处理部，其与CMOS图像传感器10形成在不同的基板上。
像素阵列部11包括单元像素(在下文有时简称为“像素”)，这些像素布置在行方向和列方向上，或二维地布置成矩阵模式。每个单元像素具有光电转换部，光电转换部响应接收的光量而产生电荷，并然后存储由此产生的电荷。这里，行方向是指水平方向，即像素行中的像素的布置方向，且列方向是指垂直方向，即像素列中的像素的布置方向。后面将详细说明单元像素的具体电路结构和单元像素的具体像素结构。
像素阵列部11设置有像素驱动线16和垂直信号线17。对于具有矩阵模式的像素阵列，像素驱动线16针对各个像素行布置在行方向上，并且垂直信号线17针对各个像素列布置在列方向上。像素驱动线16发送驱动信号以从像素读取信号。在图1中，每条像素驱动线16都被示出成单条线，但并不限于单条线。像素驱动线16的一端连接到垂直驱动部12的(对应于每一行的)输出端子。
垂直驱动部12包括移位寄存器和地址译码器，并一次性同时地或逐行地驱动像素阵列部11的各个像素。换句话说，以与用于控制垂直驱动部12的系统控制部15组合的方式，垂直驱动部12构成用于控制像素阵列部11的每个像素的操作的驱动部。虽然没有详细描述垂直驱动部12的详细结构，但它通常包括两个扫描系统(一个是读取扫描系统，且另一个是清除(sweep out)扫描系统)。
读取扫描系统对像素阵列部的单元像素逐行地并顺序地进行扫描，以从单元像素读取信号。从单元像素读取的信号是模拟信号。清除扫描系统对被读取扫描系统执行读取扫描的行执行清除扫描。由清除扫描系统执行的扫描比读取扫描领先曝光时段。
清除扫描系统地执行清除扫描，以从读取行中的单元像素的光电转换部中清除不必要的电荷，并由此复位光电转换部。清除扫描系统对不必要电荷的清除(或复位)使所谓的电子快门操作。电子快门的操作意味着丢弃光电转换部中的电荷并再次开始曝光(或者再次开始存储电荷)。
读取扫描系统的读取操作读取与就在读取操作之前或就在电子快门操作之后接收的光量相对应的信号。前一读取操作的读取时间(或电子快门操作的清除时间)和读取操作的读取时间(刚刚发生)之间的时段对应于单元像素中的电荷的曝光时段。
垂直驱动部12选择性地扫描像素行中的所有单元像素，从而输出信号，这些信号随后通过每个像素行的垂直信号线17进入列处理部13。列处理部13对通过垂直信号线17从所选的行的各个像素输出的信号执行规定的信号处理。该步骤适用于像素阵列部11中的每个像素列。在信号处理之后，像素信号被临时地存储。
更具体地，列处理部13执行至少包括去噪处理、相关双采样(CDS，correlateddouble sampling)处理和双数据采样(DDS，double data sampling)处理在内的信号处理。CDS处理去除像素固有的固定模式噪声(该噪声由复位噪声和像素中的放大晶体管的阈值的波动导致)。除了去噪功能之外，列处理部13还可具有AD(模拟-数字)转换功能，从而能够将模拟像素信号转换成作为输出的数字像素信号。
水平驱动部14包括移位寄存器和地址译码器；它顺序地选择与列处理部13的像素列相对应的单元电路。水平驱动部14执行选择性扫描，以便顺序地输出列处理部13中的单元电路的已被处理的像素信号。
系统控制部15包括用于产生各种时序信号的时序发生器，时序发生器产生各种定时信号，这些信号是驱动和控制垂直驱动部12、列处理部13和水平驱动部14所必需的。
信号处理部18至少具有算法处理功能；它对从列处理部13输出的像素信号执行各种信号处理(包括算法处理)。数据存储部19临时地存储信号处理部18的信号处理所需的数据。
{1-2.另一系统结构}
本发明的CMOS图像传感器10不限于上述的系统结构的CMOS图像传感器。另一系统结构包括以下内容。
如图2示出CMOS图像传感器10A的示例。CMOS图像传感器10A具有数据存储部19，数据存储部19位于列处理部13的后面，使得从列处理部13输出的像素信号通过数据存储部19被发送到信号处理部18。
如图3示出CMOS传感器10B的另一示例。列处理部13被变形为具有AD转换功能(对像素阵列部11中的每个行或多个行执行AD转换)，并且数据存储部19和信号处理部18彼此平行布置以用于列处理部13。
2.第一实施例
下面将参照图4至7对本发明的第一实施例进行说明。
{单元像素100A的电路结构}
图4是示出布置在图1至3所示的像素阵列部11中的单元像素100A的结构示例的电路图。
单元像素100A包括第一光电转换部101、第一传输栅极部102、第二光电转换部103、第二传输栅极部104、第三传输栅极部105、电荷存储部106、复位栅极部107、浮动扩散(FD)部108、放大晶体管109和选择晶体管110。
包括多个单元像素100A的每个行设置有在图1至3中被示为像素驱动线16的驱动线。此外，通过多条驱动线供应来自图1至3所示的垂直驱动部12的诸如TGL、TGS、FCG、RST和SEL等各种驱动信号。因为单元像素100A中的每个晶体管是NMOS(N沟道金属氧化物半导体)晶体管，所以这些驱动信号在高电平(例如，电源电压VDD)时有效且在低电平(例如，负电位)时无效的脉冲信号。
第一光电转换部101是PN(正/负)结型光电二极管。它根据所接收的光量产生并存储电荷。
第一传输栅极部102连接在第一光电转换部101和FD部108之间。第一传输栅极部102的栅电极被供应驱动信号TGL。当驱动信号TGL变为有效时，第一传输栅极部102将会导通，使得存储在第一光电转换部101中的电荷通过第一传输栅极部102被传输到FD部108。
如同第一光电转换部101的情况，第二光电转换部103是PN结型光电二极管。第二光电转换部103根据所接收的光量产生并存储电荷。
通过第一光电转换部101和第二光电转换部103的比较发现，第一光电转换部101具有大的光接收区域和高的灵敏度，而第二光电转换部103具有小的光接收区域和低的灵敏度。
第二传输栅极部104连接在电荷存储部106和FD部108之间。第二传输栅极部104的栅电极被供应驱动信号FCG。当驱动信号FCG变为有效时，第二传输栅极部104将会导通，以便将电荷存储部106的电位和FD部108的电位组合在一起。
第三传输栅极部105连接在第二光电转换部103和电荷存储部106之间。第三传输栅极部105的栅电极被供应驱动信号TGS。当驱动信号TGS变为有效时，第三传输栅极部105将会导通，使得存储在第二光电转换部103中的电荷通过第三传输栅极部105被传输到电荷存储部106或被传输到将电荷存储部106的电位和FD部108的电位组合在一起的区域。
第三传输栅极部105的栅电极的下部具有稍微深的电位，使得其形成溢出路径，该溢出路径将超过第二光电转换部103的饱和电荷量并从第二光电转换部103溢出的电荷传输到电荷存储部106。顺便说一下，在下文中，将形成在第三传输栅极部105的栅电极下方的溢出路径简称为第三传输栅极部105的溢出路径。
例如，电荷存储部106是电容器；它连接在第二传输栅极部104和第三传输栅极部105之间。电荷存储部106具有与用于提供电源电压VDD的电源电压VDD连接的对向电极。电荷存储部106存储从第二光电转换部103传输的电荷。
复位栅极部107连接在电源电压VDD和FD部108之间。复位栅极部107的栅电极被供应驱动信号RST。当驱动信号RST变为有效时，复位栅极部107将会导通，并且FD部108的电位被复位到电源电压VDD的电平。
FD部108执行电荷电压转换或将电荷转换为电压信号，并输出转换结果。
放大晶体管109的栅电极连接到FD部108，且漏电极连接到电源电压VDD，因此，它充当所谓的源极跟随器电路的输入部，源极跟随器电路是读取FD部108中保持的电荷的电路。换句话说，由于源极通过选择晶体管110连接到垂直信号线17，所以放大晶体管109与连接到垂直信号线17的一端的恒流源111一起构成源极跟随器电路。
选择晶体管110连接在放大晶体管109的源电极和垂直信号线17之间。选择晶体管110的栅极被供应驱动信号SEL。当驱动信号SEL变为有效时，选择性晶体管110将会导通，且单元像素100A处于被选状态。因此，从放大晶体管109输出的像素信号通过选择晶体管110被输出到垂直信号线17。
顺便提一下，以下定义适用于下文。术语“各驱动信号接通”意味着各驱动信号变为有效。术语“各驱动信号关断”意味着各驱动信号变为无效。另外，术语“每个栅极部或每个晶体管接通”意味着每个栅极部或每个晶体管变得导通。术语“每个栅极部或每个晶体管关断”意味着每个栅极部或每个晶体管变得不导通。
{单元像素100A的操作}
下面将参照图5和6所示的时序图来说明单元像素100A的操作。
(单元像素100A在开始曝光时进行的操作)
通过参照图5所示的时序图对单元像素100A在开始曝光时进行的操作进行说明。此过程是根据规定的扫描顺序针对像素序列部11的每个像素行或多个像素行进行的。顺便说一下，图5示出水平同步信号XHS和驱动信号SEL、RST、TGS、FCG和TGL的时序图。
首先，在时间t1处，水平同步信号XHS被输入，使得单元像素100A的曝光过程开始。
接着，在时间t2处，驱动信号RST接通，使得复位栅极部107接通。此步骤将FD部108的电位复位成电源电压VDD的电平。
接着，在时间t3处，驱动信号TGL、FCG和TGS接通，使得第一传输栅极部102、第二传输栅极部104和第三传输栅极部105接通。此步骤将电荷存储部106的电位和FD部108的电位组合在一起。此步骤也会将存储在第一光电转换部101的电荷通过第一传输栅极部102传输到组合区域，且将存储在第二光电转换部103的电荷通过第三传输栅极部105传输到组合区域。然后，组合区域被复位。
接着，在时间t4处，驱动信号TGL和TGS关断，使得第一传输栅极部102和第三传输栅极部105关断。此步骤使第一光电转换部101和第二光电转换部103开始存储电荷。因此，曝光时段开始。
接着，在时间t5处，驱动信号RST关断，使得复位栅极部107关断。
接着，在时间t6处，驱动信号FCG关断，使得第二传输栅极部104关断。因此，电荷存储部106开始存储从第二光电转换部103溢出并通过第三传输栅极部105的溢出路径传输的电荷。
最后，在时间t7处，水平同步信号XHS被输入。
(单元像素100A在读取时进行的操作)
参照图6所示的时序图来说明单元像素100A在读取时进行的操作。此过程是在图5所示的过程之后的规定时段之后根据规定的扫描顺序针对像素阵列部11的每个像素行或多个像素行进行的。顺便说一下，图6示出水平同步信号XHS和驱动信号SEL、RST、TGS、FCG和TGL的时序图。
首先，在时间t21处，水平同步信号XHS被输入，使得单元像素100A的读取时段开始。
接着，在时间t22处，驱动信号SEL接通，使得选择性晶体管110接通。因此，单元像素100A处于被选状态。
接着，在时间t23处，驱动信号RST接通，使得复位栅极部107接通。因此，FD部108的电位被复位到电源电压VDD的电平。
接着，在时间t24处，驱动信号RST关断，使得复位栅极部107关断。
接着，在时间t25处，驱动信号FCG和TGS接通，使得第二传输栅极部104和第三传输栅极部105接通。该步骤将电荷存储部106的电位和浮动扩散108的电位组合在一起，并同时将存储在第二光电转换部103的电荷传输到组合区域。因此，第二光电转换部103和电荷存储部106中的在曝光时段期间存储的电荷被传输到组合区域。
在时间t25处，像素信号的读取开始，且曝光时段结束。
接着，在时间t26处，驱动信号TGS关断，使得第三传输栅极部105关断。因此，从第二光电转换部103的电荷传输停止。
接着，在时间t26和t27之间的中间时间ta处，(基于将电荷存储部106的电位和FD部108的电位组合在一起的区域中的电位的)信号SL通过放大晶体管109和选择晶体管110被输出到垂直信号线17。在曝光时段期间，第二光电转换部103产生信号SL；信号SL是基于存储在第二光电转换部103和电荷存储部106中的电荷的信号。此外，信号SL是基于组合区域中的电位的信号，其中，该组合区域中，第二光电转换部103和电荷存储部106中的在曝光时段期间存储的电荷组合在一起，且电荷存储部106的电位和浮动扩散108的电位组合在一起。因此，在读取信号SL时可用于电荷电压转换的容量等于通过电荷存储部106的容量和浮动扩散108的容量的组合而产生的容量。
顺便说一下，在下文中将信号SL称为低灵敏度数据信号SL。
接着，在时间t27处，驱动信号RST接通，使得复位栅极部107接通。由此复位将电荷存储部106的电位和FD部108的电位组合在一起的区域。
接着，在时间t28处，选择信号SEL关断，使得选择晶体管110关断。因此，单元像素100A处于未被选状态。
接着，在时间t29处，驱动信号RST关断，使得复位栅极部107关断。
接着，在时间t30处，选择性信号SEL接通，使得选择晶体管110接通。因此，单元像素100A处于被选状态。
接着，在时间t30和t31之间的中间时间tb处，(基于将电荷存储部106的电位和FD部108的电位组合在一起的区域中的电位的)信号NL通过放大晶体管109和选择晶体管110被输出到垂直信号线17。信号NL是基于(处于复位状态的)组合区域的电位的信号，其中，在该组合区域中，电荷存储部106的电位和FD部108的电位组合在一起。
顺便说一下，在下文中有时将信号NL称为低灵敏度复位信号NL。
接着，在时间t31处，驱动信号FCG关断，使得第二传输栅极部104关断。
接着，在时间t31和t32之间的中间时间tc处，(基于FD部108的电位的)信号NH通过放大晶体管109和选择晶体管110被输出到垂直信号线17。信号NH是基于处于复位状态的FD部108的电位的信号。
顺便说一下，在下文中有时将信号NH称为高灵敏度复位信号NH。
接着，在时间t32处，驱动信号TGL接通，使得第一传输栅极部102接通。因此，由第一光电转换部101在曝光时段期间生成并存储的电荷通过第一传输栅极部102被传输到FD部108。
接着，在时间t33处，驱动信号TGL关断，使得第一传输栅极部102关断。因此，从第一光电转换部101到FD部108的电荷传输停止。
接着，在时间t33和t34之间的中间时间td处，(基于FD部108的电位的)信号SH通过放大晶体管109和选择晶体管110被输出到垂直信号线17。信号SH是基于第一光电转换部101在曝光时段期间产生并存储的电荷的信号。另外，信号SH成为基于处于如下状态的FD部108的电位的信号：第一光电转换部101在曝光时段期间存储的电荷已被存储在FD部108中。因此，在读取信号SH时的电荷电压转换容量变成FD部108的容量，且其比在时间ta处读取低灵敏度数据信号SL时的容量小。
顺便说一下，在下文中有时将信号SH称为高灵敏度数据信号SH。
接着，在时间t34处，选择信号SEL关断，使得选择晶体管110关断。因此，单元像素100A处于未被选状态。
接着，在时间t35处，水平同步信号XHS被输入，并且单元像素100A的像素信号的读取时段结束。
{单元像素100B的电路结构}
图7是示出作为图4所示的单元像素100A的变形例的单元像素100B的结构示例的电路图。顺便说一下，那些与图4相对应的部分被给予相同的标记，且省略对这些元件的说明。
通过单元像素100B与图4所示的单元像素100A的比较发现，电荷存储部106的对向电极位于不同的位置。即，在单元像素100B中，电荷存储部106的对向电极接地。
顺便说一下，如同单元像素100A的情况，单元像素100B根据图5和6所示的时序图操作。
3.第二实施例
接下来，将参照图8至10来说明本发明的第二实施例。
{单元像素100C的电路结构}
图8是示出布置在图1至3所示的像素阵列部11中的单元像素100C的结构示例的电路图。顺便说一下，图8中的那些与图4相对应的部分被给予相同的标记，且省略对这些元件的说明。
通过单元像素100C与图4所示的单元像素100A的比较发现，电荷存储部106的对向电极和复位栅极部107连接至可变电源VCB，而不是电源电压VDD。例如，可变电源VCB的电源电压VCB被设置成高电平电压VH或低电平电压VL。例如，可以将电压VH设定为与电源电压VDD相同的电平，并且可以将电压VL设定为地电平。
{单元像素100C的操作}
将参照图9-10所示的时序图说明单元像素100C的操作。
{单元像素100C在曝光开始时进行的操作}
下面说明了单元像素100C在曝光开始如何操作。该说明参照了图9所示的时序图。该过程是根据规定的扫描顺序针对像素阵列部11的每个像素行或多个像素行进行的。顺便说一下，图9示出水平同步信号XHS、驱动信号SEL、电源电压VCB和驱动信号RST、TGS、FCG及TGL的时序图。
首先，在时间t1处，水平同步信号XHS被输入，使得单元像素100C的曝光过程开始。
接着，在时间t2处，电源电压CVB从电压VL变化到电压VH。
然后，在时间t3到时间t7处，以同样的方式进行图5所示的时间t2到时间t6处的操作。在时间t8处，电源电压VCB从电压VH变化到电压Vl。最后，在时间t9处，水平同步信号XHS被输入。
(单元像素100C在读取时进行的操作)
将参照图10所示的时序图来说明单元像素100C在读取时进行的操作。该过程是在图9所示的过程之后的规定时段之后根据规定的扫描顺序针对像素阵列部11的每个像素行或多个像素行进行的。顺便说一下，图10示出水平同步信号XHS、驱动信号SEL、电源电压VCB和驱动信号RST、TGS、FCG及TGL的时序图。
首先，在时间t21处，水平同步信号XHS被输入，使得单元像素100C的读取时段开始。
然后，在时间t22处，驱动信号SEL接通，使得选择晶体管110接通。因此，单元像素100C处于被选状态。此外，电源电压VCB从电压VL变化到电压VH。
然后，在时间t23至时间td处，以相同的方式进行图6所示的时间t23到时间td处进行的操作。接着，在时间t34处，选择信号SEL关断，使得选择晶体管110关断。因此，单元像素100C处于未被选状态，且电源电压VCB从电压VH变化到电压VL。
接着，在时间t35处，水平同步信号XHS被输入，并且单元像素100C的像素信号的读取时段结束。
在单元像素100C中，在电荷存储部106在曝光开始之后直到开始读取存储电荷的整个时段内，电源电压VCB被设定为电压VL。因此，在电荷存储部106中存储电荷的时段期间被施加到电荷存储部106的电场被减缓，从而导致对电荷存储部106中出现的暗电流的抑制。
4.第三实施例
接下来，将参考图11至13来说明本发明的第三实施例。
{单元像素100D的电路结构}
图11是示出布置在图1至3所示的像素阵列部11中的单元像素100D的结构示例的电路图。顺便说一下，图11中的那些与图4中相对应的部分被给予相同的标记，且省略了对它们的说明。
通过单元像素100D与图4所示的单元像素100A的比较发现，省略了第三传输栅极部105。换句话说，第二光电转换部103没有通过第三传输栅极部105而是直接连接到电荷存储部106。因此，由第二光电转换部103产生的电荷被传输到电荷存储部106并存储在那里。
另外，若驱动信号TGR和驱动信号TGL相同，那么取代驱动信号TGL的驱动信号TRG被施加到第一传输栅极部102。
{单元像素100D的操作}
参照图12和13所示的时序图来说明单元像素100D的操作。
{单元像素100D在曝光开始时进行的操作}
下面说明了单元像素100D在曝光开始时如何操作。该说明参照了图12所示的时序图。该过程是根据规定的扫描顺序针对像素阵列部11的每个像素行或多个像素行进行的。顺便说一下，图12示出水平同步信号XHS和驱动信号SEL、RST、FCG及TRG的时序图。
首先，在时间t1处，水平同步信号XHS被输入，使得单元像素100D的曝光过程开始。
接着，在时间t2处，驱动信号RST接通，使得复位栅极部107接通。因此，FD部108的电位被复位到电源电压VDD的电平。
接着，在时间t3处，驱动信号FCG和TRG接通，使得第一传输栅极部102和第二传输栅极部104接通。因此，电荷存储部106的电位和FD部108的电位组合在一起。另外，存储在第一光电转换部101中的电荷通过第一传输栅极部102被传输到组合区域。然后，组合区域被复位。
接着，在时间t4处，驱动信号TRG关断，使得第一传输栅极部102关断。因此，第一光电转换部101和第二光电转换部103开始存储电荷。此时，曝光时段开始。
接着，在时间t5处，驱动信号RST关断，使得复位栅极部107关断。
接着，在时间t6时，驱动信号FCG关断，使得第二传输栅极部104关断。因此，电荷存储部106开始存储从第二光电转换部103传输的电荷。
最后，在时间t7处，水平同步信号XHS被输入。
{单元像素100D在读取时进行的操作}
接下来，将参照图13所示的时序图来说明单元像素100D在读取时进行的操作。该过程是在图12所示的过程之后的规定时间段之后根据规定的扫描顺序针对像素阵列部11的每个像素行或多个像素行进行的。顺便说一下，图13示出水平同步信号XHS和驱动信号SEL、RST、FCG及TRG的时序图。
首先，在时间t21处，水平同步信号XHS被输入，使得单元像素100D的读取时段开始。
接着，在时间t22处，驱动信号SEL接通，使得选择晶体管110接通。因此，单元像素100D被选择。
接着，在时间t23处，驱动信号RST接通，使得复位栅极部107接通。因此，FD部108的电位被复位到电源电压VDD的电平。
接着，在时间t24处，驱动信号RST关断，使得复位栅极部107关断。
接着，在时间t25处，驱动信号FCG接通，使得第二传输栅极部104接通。因此，电荷存储部106的电位与FD部108的电位组合，且在组合区域中存储第二光电转换部103在曝光时段期间产生并存储在电荷存储部106中的电荷。
在时间t25处，像素信号的读取开始，且曝光时段结束。
接着，在时间ta至tc处，进行与图6所示的时间ta到tc处进行的操作相同的操作。
接着，在时间t31处，驱动信号TRG接通，使得第一传输栅极部102接通。因此，第一光电转换部101在曝光时段期间产生并存储的电荷经由第一传输栅极部102被传输到FD部108。
接着，在时间t32处，驱动信号TRG关断，使得第一传输栅极部102关断。因此，从第一光电转换部101到FD部108的电荷传输结束。
最后，在时间td到t34处，进行与图6所示的时间td到t35处进行的操作相同的操作，并且然后单元像素100D的像素信号读取时段结束。
在没有第三传输栅极部105的情况下，单元像素100D可使其各个元件有效地布置在其可用区域中。例如，可以增加第一光电转换部101的光接收表面的面积，从而提高第一光电转换部101的灵敏度。
5.第4实施例
在下文中，将参照图14至16来说明本发明的第四实施例。
{单元像素100E的电路结构}
图14是示出布置在图1至3所示的像素阵列部11中的单元像素100E的结构示例的电路图。顺便说一下，图14中的那些与图4中相对应的部分被给予相同的标记，且省略了对它们的说明。
通过图14所示的单元像素100E和图4所示的单元像素100A的比较发现，在单元像素100E中额外地设置有第四传输栅极部151。第四传输栅极部151连接在第二传输栅极部104、复位栅极部107与FD部108之间。第四传输栅极部151的栅电极被施加驱动信号FDG。当驱动信号FDG变为有效时，第四传输栅极部151将会导通，从而第二传输栅极部104及复位栅极部107与第四传输栅极部151之间的节点152处的电位和FD部108处的电位组合在一起。
{单元像素100E的操作}
将参照图15和16所示的时序图来说明单元像素100E的操作。
{单元像素100E在曝光开始时进行的操作}
下面说明了单元像素100E在曝光开始时如何操作。该说明参照了图15所示的时序图。例如，该过程是根据规定的扫描顺序针对像素阵列11的每个像素行或多个像素行进行的。顺便说一下，图15示出水平同步信号XHS和驱动信号SEL、FDG、RST、TGS、FCG及TGL的时序图。
首先，在时间t1处，水平同步信号XHS被输入，使得单元像素100E的曝光过程开始。
接着，在时间t2处，驱动信号FDG接通，使得第四传输栅极部151接通。
接着，在时间t3处，驱动信号RST接通，使得复位栅极部107接通。因此，FD部108和节点152处的电位被复位为电源电压VDD的电平。
接着，在时间t4处，驱动信号TGL、FCG和TGS接通，使得第一传输栅极部102、第二传输栅极部104和第三传输栅极部105接通。因此，电荷存储部106、FD部108和节点152处的电位组合在一起。另外，存储在第一光电转换部101中的电荷通过第一传输栅极部102被传输到组合区域，并且存储在第二光电转换部103中的电荷通过第三传输栅极部105被传输到组合区域。然后，组合区域被复位。
接着，在时间t5处，驱动信号TGL和TGS关断，使得第一传输栅极部102和第三传输栅极部105关断。因此，第一光电转换部101和第二光电转换103开始存储电荷。因此，曝光时段开始。
接着，在时间t6处，驱动信号RST关断，使得复位栅极部107关断。
接着，在时间t7处，驱动信号FCG和FDG关断，使得第二传输栅极部104和第四传输栅极部151关断。因此，电荷存储部106开始存储从第二光电转换部103溢出并通过第三传输栅极部105的溢出路径传输的电荷。
最后，在时间t8处，水平同步信号XHS被输入。
(单元像素100E在读取时进行的操作)
将参照图16所示的时序图来说明单元像素100E在读取像素信号时进行的操作。该过程是在图15所示的过程之后的规定时间段之后按照规定的扫描顺序针对像素阵列部11的每个像素行或多个像素行进行的。顺便说一下，图16示出水平同步信号XHS和驱动信号SEL、FDG、RST、TGS、FCG及TGL的时序图。
首先，在时间t21处，水平同步信号XHS被输入，使得单元像素100E的读取时段开始。
接着，在时间t22处，驱动信号SEL接通，使得选择晶体管110接通。因此，单元像素100E被选择。然后，驱动信号FDG接通，使得第四传输栅极部151接通。因此，FD部108处的电位和节点152处的电位组合在一起。
接着，在时间t23至tb处，进行与图6所示的时间t23至tb处进行的操作相同的操作。在时间t31处，驱动信号FCG和FDG关断，且第二传输栅极部104和第四传输栅极部151关断。
接着，在时间tc至t35处，进行与图6所示的时间tc至t35处进行的操作相同的操作。然后，单元像素100E的读取时段结束。
如图16中的虚线所示，还可存在替代方式。它旨在在时间t34处关断驱动信号FDG，而不是在时间t31处关断驱动信号FDG。
在驱动信号FDG在时间t31处关断的情况下，在没有将FD部108处的电位和节点152处的电位组合在一起的条件下读取高灵敏度数据信号SH和高灵敏度复位信号NH。因此，在读取高灵敏度数据信号SH和高灵敏度复位信号NH时的容量仅限于FD部108的容量。
另一方面，在驱动信号FDG在时间t31处不关断的情况下，在将FD部108处的电位和节点152处的电位通过第四传输栅极部151组合在一起的条件下读取高灵敏度数据信号SH和高灵敏度复位信号NH。因此，在读取高灵敏度数据信号SH和高灵敏度复位信号NH时的容量等于FD部108的容量、第四传输栅极部151的容量和节点152的容量的总和。
因此，可以通过控制驱动信号FDG的接通/关断来调整在读取高灵敏度数据信号SH和高灵敏度复位信号NH时的转换效率。例如，在低照度的情况下关断驱动信号FDG会导致转换效率增加，从而提高高灵敏度数据信号的SN比。此外，例如，在高照度时关断驱动信号FDG会使转换效率降低，从而抑制高灵敏度数据信号的动态范围的减小。
顺便说一下，可以针对各帧或各行来控制驱动信号FDG的接通/关断。例如，可以通过针对颜色矩阵的每个单位行交替地接通和关断驱动信号FDG来获得图像，并可将由此获得的图像进行补全和合成，这尽管牺牲了分辨率，但是扩展了高灵敏度数据信号的动态范围。
6.第五实施例
在下文中，将参照图17至19来说明本发明的第五实施例。
{单元像素100F的电路结构}
图17是示出布置在图1至3所示的像素阵列部11中的单元像素100F的结构示例的电路图。顺便说一下，图17中的那些与图14中相对应的部分被给予相同的标记，因此省略了对它们的说明。
通过单元像素100F和图14所示的单元像素100E的比较发现，在单元像素100F中不存在第三传输栅极部105。换句话说，第二光电转换部103直接连接到电荷存储部106，而没有连接有第三传输栅极部105。因此，单元像素100F被构造成使得第四传输栅极部151被添加到图11所示的单元像素100D中。
{单元像素100F的操作}
参照图18和19所示的时序图来说明单元像素100F的操作。
{单元像素100F在曝光开始时进行的操作}
下面说明单元像素100F在曝光开始时进行的操作。该说明参照了图18所示的时序图。该过程是根据规定的扫描顺序针对像素阵列11的每个像素行或多个像素行进行的。顺便说一下，图18示出水平同步信号XHS和驱动信号SEL、FDG、RST、FCG及TRG的时序图。
首先，在时间t1处，水平同步信号XHS被输入，使得单元像素100F的曝光过程开始。
接着，在时间t2处，驱动信号FDG接通，使得第四传输栅极部151接通。
接着，在时间t3处，驱动信号RST接通，使得复位栅极部107接通。因此，FD部108和节点152处的电位被复位为电源电压VDD的电平。
接着，在时间t4处，驱动信号TRG和FCG接通，使得第一传输栅极部102和第二传输栅极部104接通。由此，电荷存储部106、FD部108和节点152处的电位组合在一起。而且，存储在第一光电转换部101中的电荷通过第一传输栅极部102被传输到组合区域。然后，组合区域被复位。
接着，在时间t5处，驱动信号TRG关断，使得第一传输栅极部102关断。因此，第一光电转换部101和第二光电转换部103开始存储电荷。因此，曝光时段开始。
接着，在时间t6处，驱动信号RST关断，使得复位栅极部107关断。
接着，在时间t7处，驱动信号FCG和FDG关断，使得第二传输栅极部104和第四传输栅极部151关断。由此，电荷存储部106开始存储从第二光电转换部103传输的电荷。
然后，在时间t8处，水平同步信号XHS被输入。
(单元像素100F在读取时进行的操作)
将参照图19所示的时序图来说明单元像素100F在读取像素信号时进行的操作。该过程是在图18所示的过程之后的规定时间段之后按照规定的扫描顺序针对像素阵列部11的每个像素行或多个像素行进行的。顺便说一下，图19示出水平同步信号XHS和驱动信号SEL、FDG、RST、FCG及TRG的时序图。
首先，在时间t21处，水平同步信号XHS被输入，使得单元像素100F的读取时段开始。
接着，在时间t22处，驱动信号SEL接通，使得选择性晶体管110接通。因此，单元像素100F被选择。此外，驱动信号FDG接通，使得第四传输栅极部151接通。由此，FD部108处的电位和节点152处的电位组合在一起。
接着，在时间t23至tb处，进行与图13所示的时间t23至tb处进行的操作相同的操作。
接着，在时间t30处，驱动信号FCG和FDG关断，并且第二传输栅极部104和第四传输栅极部151关断。
接着，在时间tc至t34处，进行与图13所示的时间tc至t34处进行的操作相同的操作。然后，单元像素100F的读取时段结束。
如图19中的虚线所示，还可存在替代方式。它旨在在时间t33处将驱动信号FDG关断，而不是在时间t30处关断驱动信号FDG。因此，如同图14所示的单元像素100E，单元像素100F可以调整在读取高灵敏度数据信号SH和高灵敏度复位信号NH时的转换效率。
7.去噪处理及算法处理的说明
上述的单元像素100A至100F按照低灵敏度数据信号SL、低灵敏度复位信号NL、高灵敏度复位信号NH和高灵敏度数据信号SH的次序顺序地向垂直信号线17输出信号。在诸如图1至3所示的列处理部13和信号处理部18等随后的信号处理部中，对低灵敏度数据信号SL、低灵敏度复位信号NL、高灵敏度复位信号NH和高灵敏度数据信号SH执行规定的去噪处理和信号处理。下面说明了由随后的列处理部13执行的去噪处理和由随后的信号处理部18执行的算法处理。
{去噪处理}
首先将说明由列处理部13执行的去噪处理。
(去噪处理的示例1)
首先给出的是去噪处理的示例1。
首先，列处理部13获取低灵敏度数据信号SL和低灵敏度复位信号NL之间的差异，从而产生低灵敏度差异信号SNL。这意味着“低灵敏度差异信号SNL”＝“低灵敏度数据信号“SL”–“低灵敏度复位信号NL”。
接着，列处理部13获取高灵敏度数据信号SH和高灵敏度复位信号NH之间的差异，从而产生高灵敏度差异信号SNH。这意味着“高灵敏度差异信号SNH”＝“高灵敏度数据信号SH”-“高灵敏度复位信号NH”
以这种方式，在示例1中，对于低灵敏度信号SL和NL，执行用于去除像素固有的固定模式噪声(例如像素中的放大晶体管的阈值波动)但没有去除复位噪声的DDS处理。对于高灵敏度信号SH和NH，执行用于去除像素固有的固定模式噪声(例如像素中的放大晶体管的阈值波动)以及复位噪声的CDS处理。
上面作为示例1说明的处理提供了简化电路结构并降低生产成本的优点，因为它是不需要任何帧存储器的算法处理。
(去噪处理的示例2)
下面说明了去噪处理的示例2。
示例2采用使用前一帧的信息，并因此它需要诸如帧存储器等存储器装置。因此，例如，示例2中的算法处理采用数据存储部19作为信号处理部18中的存储器装置，或者采用外部DSP电路中的帧存储器。
更具体地，列处理部13首先获取低灵敏度数据信号SL和前一帧中的低灵敏度复位信号NLA之间的差异，从而产生低灵敏度差异信号SNL。这意味着“低灵敏度差异信号SNL”＝“低灵敏度数据信号SL”–“低灵敏度复位信号NLA”。
接着，列处理部13获取高灵敏度数据信号SH和高灵敏度复位信号NH之间的差异，从而产生高灵敏度差异信号SNH。这意味着“高灵敏度差异信号SNH”＝“高灵敏度数据信号SH”-“高灵敏度复位信号NH”。
以这种方式，在示例2中，也针对低灵敏度信号SL和NL，执行用于去除像素固有的固定模式噪声(例如像素中放大晶体管的阈值波动)以及复位噪声的CDS处理。因此，尽管它需要诸如帧存储器等存储器装置，但它与示例1相比提供了较大地抑制复位噪声的优点。
{像素信号的算法处理}
下面说明了上述的第一到第三实施例中的信号处理部18对像素信号的算法处理。
(像素信号的算法处理的示例1)
下面说明了像素信号的算法处理的示例1。
首先，当低灵敏度差异信号SNL落入规定范围内时，信号处理部18在低灵敏度差异信号SNL和高灵敏度差异信号SNH之间的比率的方面计算增益，从而产生增益表。该处理是针对每个像素、针对每个像素组、针对每种颜色、针对公共单元像素中的每个特定像素或者等同地针对所有像素执行的。然后，信号处理部18计算低灵敏度差异信号SNL和增益表的乘积，且该乘积用于校正低灵敏度差异信号SNL。
如果增益被定义为G且低灵敏度差异信号SNL的校正值(以下简称为校正低灵敏度差异信号)被定义为SNL'，则增益G和校正低灵敏度差异信号SNL'可以由下面的公式(1)和(2)表示。
G＝SNH/SNL＝(Cfd+Cfc)/Cfd …(1)
SNL′＝G×SNL …(2)
这里，Cfd表示FD部108的容量值，且Cfc表示电荷存储部106的容量值。因此，增益G相当于容量比。
图20示出低灵敏度差异信号SNL、高灵敏度差异信号SNH和校正低灵敏度差异信号SNL'中的每者与入射光的量之间的关系。
接下来，如图21中的A所示，信号处理部18采用预先确定的规定阈值Vt。在光学响应特性的方面，阈值Vt是在高灵敏度差异信号SNH尚未饱和且光学响应特性为线性的区域中预先确定的。
然后，只要高灵敏度差异信号SNH不超过规定的阈值Vt，信号处理部18输出高灵敏度差异信号SNH，以作为正被处理的像素的像素信号SN。换句话说，“像素信号SN＝高灵敏度差异信号SNH”在“SNH＜Vt”的情况下成立。
另一方面，在高灵敏度差异信号SNH超过规定阈值Vt的情况下，信号处理部18输出低灵敏度差异信号SNL的校正值SNL'，以作为正被处理的像素的像素信号SN。换句话说，在“Vt≤SNH”的情况下，“像素信号SN＝校正低灵敏度差异信号SNL'”成立。
(像素信号的算法处理的示例2)
下面说明了像素信号的算法处理的示例2。
更具体地，如图21中的B所示，在高灵敏度差异信号SNH被限制在规定范围内的情况下，信号处理部18以预定比率将校正低灵敏度差异信号SNL'和高灵敏度差异信号SNH进行合成，并输出合成信号，以作为像素信号SN。
例如，在根据作为标准的规定阈值Vt测量的范围内，信号处理部18按如下所述的方式来逐步地改变校正低灵敏度差异信号SNL'和高灵敏度差异信号SNH的合成比率。如上所述，在光学响应特性的方面，规定阈值Vt是在高灵敏度差异信号SNH尚未饱和且光响应特性为线性的区域中预先确定的。
在SNH＜Vt×0.90的情况下，SN＝SNH。
在Vt×0.90≤SNH＜Vt×0.94的情况下，SN＝0.9×SNH+0.1×SNL'。
在Vt×0.94≤SNH＜Vt×0.98的情况下，SN＝0.7×SNH+0.3×SNL'。
在Vt×0.98≤SNH＜Vt×1.02的情况下，SN＝0.5×SNH+0.5×SNL'。
在Vt×1.02≤SNH＜Vt×1.06的情况下，SN＝0.3×SNH+0.7×SNL'。
在Vt×1.06≤SNH＜Vt×1.10的情况下，SN＝0.1×SNH+0.9×SNL'。
在Vt×1.10≤SNH的情况下，SN＝SNL'。
顺便说一下，上述的第四和第五实施例的特点在于：高灵敏度数据信号SH和高灵敏度复位信号NH在读取时的容量方面是可变的，使得上述公式(1)中的增益G的值随着容量的值而发生变化。
上述的算法处理允许从低照度信号平稳切换到高照度信号。
在CMOS图像传感器10、10A和10B，低灵敏度的第二光电转换部103可以设置有电荷存储部106，从而可以提高低灵敏度数据信号SL的饱和电平。这有助于扩大动态范围的最大值，并同时保持动态范围的最小值。由此，使动态范围得以扩展。
例如，在车载图像传感器中，有时会出现被称为LED(发光二极管)闪烁的现象，其中，不能够对诸如LED光源等闪烁物体进行成像，这取决于闪烁时序。例如，因为传统的图像传感器具有低的动态范围且需要针对各物体调整曝光时间，所以出现这种LED闪烁。
换言之，传统的图像传感器被设计成针对低照度物体具有较长的曝光时间而针对高照度物体具有较短的曝光时间，使得它能够处理不同照度的物体。因此所设计的图像传感器尽管具有低的动态范围，但它能处理各种照度的物体。另一方面，它具有由如下事实引起的缺点：读取速率是恒定的，而不管曝光时间如何。缺点在于，如果曝光时间被设定成短于读取时间，则在曝光时间之外的时间处进入光电转换部的光被光电转换成电荷，但电荷会被丢弃而不被读取。
相比之下，CMOS图像传感器10、10A和10B可具有如上所述的扩大动态范围。这可使它们延长曝光时间并抑制LED闪烁。
此外，CMOS图像传感器10、10A和10B能免除伪影和降低的分辨率。如上文所述，在时间划分系统或空间划分系统的划分数增加时，发生伪影。
8.变形例
在上述说明所涉及的示例中，一个像素具有灵敏度不同的两个光电转换部。它们可以被变形为使得一个像素具有三个以上的光电转换部。在这种情况下，具有最高灵敏度的光电转换部不具有电荷存储部，但是至少具有最低灵敏度的光电转换部具有电荷存储部。而且，只要满足这个条件，一个像素可以具有两个以上的灵敏度相同的光电转换部。
另外，上面说明涉及具有布置成矩阵模式的单元像素的CMOS图像传感器的实施例。本发明的应用并不局限于CMOS图像传感器。也就是说，本发明可以应用于具有二维地布置成矩阵模式的单元像素的一般X-Y寻址型固态成像装置。
此外，本发明的应用并不局限于通过检测入射可见光的量的分布来拍摄图像的固态成像装置。它也可以应用于通过检测入射的红外线、X射线或粒子等的量的分布来拍摄图像的一般固态成像装置。
顺便说一下，固态成像装置可以采用单芯片形式或模块形式，其中在单芯片形式或模块形式中，成像部、信号处理部和光学系统被组合成封装，并且单芯片形式或模块形式具有成像功能。
9.固态成像装置的用途示例
图22示出上述的固态成像装置的用途示例。
上面提到的固态成像装置将如下所列的用作可见光、红外线、紫外线、X射线等的传感器。
·用于拍摄图像以用于鉴赏用途的装置，例如数码相机和具有照相机功能的便携式设备
·用于交通用途的装置，例如，用于对车辆的前侧、后侧、周围、内部等进行成像的车载传感器、用于监控行驶车辆或道路的监控相机、用于对车辆之间的距离等进行测量的测距传感器以及用于诸如自动车辆停止、驾驶员状态的识别之类的安全驾驶目的的传感器等。
·出于对用户的姿态进行成像并根据姿态执行设备操作的目的而用于诸如电视机、冰箱和空调器等之类的家用电器的装置。
·用于医疗或保健用途的装置，例如，内窥镜以及通过接收的红外线对血管成像的装置
·用于安全用途的装置，例如，安全监控摄像机和个人认证摄像机
·用于美容用途的装置，例如，用于对皮肤成像的皮肤测量仪器和用于对头皮成像的显微镜
·用于体育用途的装置，例如，用于体育用途等的运动摄像机和可佩戴摄像机
·用于农业用途的装置，例如，用于监视农田和/或农产品的状况的摄像机
{成像装置}
图23是示出作为本发明的电子设备的示例的成像装置(摄像机装置)301的结构示例的方框图。
如图23所示，成像装置301包括具有透镜组等的光学系统、成像元件302、作为相机信号处理部的DSP电路303、帧存储器304、显示单元305、记录单元306、操作系统307、电源系统308等。DSP电路303、帧存储器304、显示单元305、记录单元306、操作系统307和电源系统308通过总线309相互连接。
透镜组允许入射光(图像光)从物体进入并在成像元件302的成像平面上形成图像。成像元件302将每个像素的入射光量转换为电信号，其中，入射光通过透镜组在成像平面上形成图像。随后，电信号被作为像素信号输出。
显示单元305是平面板型液晶或有机EL(电致发光)显示单元，它显示由成像元件302拍摄的动态图像或静态图像。记录单元306将成像元件302拍摄的动态图像或静态图像记录在诸如存储卡、录像带和DVD(数字多用途磁盘)等记录介质中。
操作系统307使成像装置301响应于用户的操作而发挥不同的功能。电源系统308适当地向DSP电路303、帧存储器304、显示单元305、记录单元306和操作系统307供电。
上述的成像装置301可应用于摄像机、数字静止摄像机和用于移动设备(例如智能电话和便携式电话)的照相机模块。成像装置301可设置有上述实施例中例示的固态成像装置以作为成像元件302。以此方式，成像装置301在图像质量上得到了提高。
本发明的实施例不限于上文提到的实施例。它们可在不偏离本发明的范围内进行不同的变形。
例如，上述实施例可以适当地组合在一起。例如，第二实施例可以与第三至第五实施例中的任一者组合在一起。
此外，本发明可以以下面例示的方式构成。
(1)一种固态成像装置，其包括：
像素阵列部，其被配置成布置有多个单元像素；
驱动部，其被配置成控制所述单元像素的操作，
其中，每个所述单元像素包括：
第一光电转换部；
第二光电转换部，其灵敏度低于所述第一光电转换部的灵敏度；
电荷存储部，其被配置成存储由所述第二光电转换部产生的电荷；
电荷电压转换部；
第一传输栅极部，其被配置成将电荷从所述第一光电转换部传输到所述电荷电压转换部；以及
第二传输栅极部，其被配置成组合所述电荷电压转换部的电位和所述电荷存储部的电位。
(2)根据上面的(1)所述的固态成像装置，其中，所述单元像素进一步包括：
第三传输栅极部，其被配置成将电荷从所述第二光电转换部传输到所述电荷存储部；以及
溢出路径，其形成在所述第三传输栅极部的栅电极的下方，并将来自所述第二光电转换部的溢出电荷传输到所述电荷存储部。
(3)根据上面的(1)所述的固态成像装置，其中，
所述第二光电转换部和所述电荷存储部以不通过传输栅极部的方式彼此连接。
(4)根据上面的(1)到(3)中任一项所述的固态成像装置，其中，所述单元像素进一步包括：
第四传输栅极部，其连接在所述第二传输栅极部和所述电荷电压转换部之间。
(5)根据上面的(4)所述的固态成像装置，其中，
所述驱动部被配置成当基于由所述第一光电转换部产生的电荷的信号被读取时控制所述第四传输栅极部导通或不导通。
(6)根据上面的(1)到(5)中的任一项所述的固态成像装置，其中，
所述驱动部被配置成当读取基于由所述第一光电转换部产生的电荷的第一数据信号时使所述第二传输栅极部不导通，并且当读取基于由所述第二光电转换部产生的电荷的第二数据信号时使所述第二传输栅极部导通。
(7)根据上面的(6)所述的固态成像装置，其中，
当读取所述第一数据信号时，所述驱动部在所述电荷电压转换部保持复位的情况下读取第一复位信号之后读取所述第一数据信号，并且当读取所述第二数据信号时，所述驱动部在读取所述第二数据信号之后在用于组合所述电荷电压转换部的电位和所述电荷存储部的电位的区域保持复位的情况下读取第二复位信号。
(8)根据上面的(7)所述的固态成像装置，其进一步包括：
信号处理部，其被配置成产生第一差异信号和第二差异信号，所述第一差异信号表示所述第一数据信号和所述第一复位信号之间的差异，所述第二差异信号表示所述第二数据信号和所述第二复位信号之间的差异，所述信号处理部在所述第一差异信号具有等于或小于给定阈值的值的情况下将所述第一差异信号用于所述单元像素的像素信号，且在所述第一差异信号具有超过所述阈值的值的情况下将所述第二差异信号用于所述单元像素的像素信号。
(9)根据上面的(7)所述的固态成像装置，其进一步包括：
信号处理部，其被配置成产生第一差异信号和第二差异信号，并接着根据基于所述第一差异信号的值设定的合成比率来合成所述第一差异信号和所述第二差异信号，由此产生所述单元像素的像素信号，所述第一差异信号表示所述第一数据信号和所述第一复位信号之间的差异，所述第二差异信号表示所述第二数据信号和所述第二复位信号之间的差异。
(10)根据上面的(1)到(9)中任一项所述的固态成像装置，其中，
所述电荷存储部具有连接到可变电压源的对向电极，并且
所述驱动部使在电荷被存储在所述电荷存储部中的时段中被施加到所述对向电极的电压低于在基于所述电荷存储部中存储电荷的信号被读取的时段中被施加到所述对向电极的电压。
(11)一种用于驱动固态成像装置的方法，所述固态成像装置包括：
像素阵列部，其被配置成布置有多个单元像素，
其中，每个所述单元像素包括：
第一光电转换部；
第二光电转换部，其灵敏度低于所述第一光电转换部的灵敏度；
电荷存储部；
电荷电压转换部；
第一传输栅极部，其被配置成将电荷从所述第一光电转换部传输到所述电荷电压转换部；以及
第二传输栅极部，其被配置成组合所述电荷电压转换部的电位和所述电荷存储部的电位，
所述方法包括：
将由所述第二光电转换部产生的电荷存储在所述电荷存储部中；
当读取基于由所述第一光电转换部产生的电荷的第一数据信号时，使所述第二传输栅极部不导通，并将存储在所述第一光电转换部中的电荷传输到所述电荷电压转换部；以及
当读取基于由所述第二光电转换部产生的电荷的第二数据信号时，使所述第二传输栅极部导通，并组合所述电荷电压转换部的电位和所述电荷存储部的电位。
(12)一种电子设备，其包括：
固态成像装置，其包括：
像素阵列部，其被配置成布置有多个单元像素；
驱动部，其被配置成控制所述单元像素的操作，
其中，每个所述单元像素包括：
第一光电转换部；
第二光电转换部，其灵敏度低于所述第一光电转换部的灵敏度；
电荷存储部，其被配置成存储由所述第二光电转换部产生的电荷；
电荷电压转换部；
第一传输栅极部，其被配置成将电荷从所述第一光电转换部传输到所述电荷电压转换部；以及
第二传输栅极部，其被配置成组合所述电荷电压转换部的电位和所述电荷存储部的电位。
[附图标记列表]
10、10A、10B CMOS图像传感器 11 像素阵列部
12 垂直驱动部 13 列处理部
14 水平驱动部 15 系统控制部
16 像素驱动线 17 垂直信号线
18 信号处理部 19 数据存储部
100A至100F 单元像素 101 第一光电转换部
102 第一传输栅极部 103 第二光电转换部
104 第二传输栅极部 105 第三传输栅极部
106 电荷存储部 107 复位栅极部
108 FD部 109 放大晶体管
110 选择晶体管 151 第四传输栅极部
152 节点 301 成像装置
302 成像元件

Claims (10)

1.一种固态成像装置，其包括：
像素阵列部，其被配置成布置有多个单元像素；
驱动部，其被配置成控制所述单元像素的操作，
其中，所述单元像素包括：
第一光电转换部；
第二光电转换部，其灵敏度低于所述第一光电转换部的灵敏度；
电荷存储部，其被配置成存储由所述第二光电转换部产生的电荷；
电荷电压转换部；
第一传输栅极部，其被配置成将电荷从所述第一光电转换部传输到所述电荷电压转换部；以及
第二传输栅极部，其被配置成组合所述电荷电压转换部的电位和所述电荷存储部的电位，
其中，所述驱动部被配置成当读取基于由所述第一光电转换部产生的电荷的第一数据信号时使所述第二传输栅极部不导通，并且当读取基于由所述第二光电转换部产生的电荷的第二数据信号时使所述第二传输栅极部导通，
其中，当读取所述第一数据信号时，所述驱动部在所述电荷电压转换部保持复位的情况下读取第一复位信号之后读取所述第一数据信号，并且当读取所述第二数据信号时，所述驱动部在读取所述第二数据信号之后在用于组合所述电荷电压转换部的电位和所述电荷存储部的电位的区域保持复位的情况下读取第二复位信号。
2.根据权利要求1所述的固态成像装置，其中，所述单元像素进一步包括：
第三传输栅极部，其被配置成将电荷从所述第二光电转换部传输到所述电荷存储部；以及
溢出路径，其形成在所述第三传输栅极部的栅电极的下方，并将来自所述第二光电转换部的溢出电荷传输到所述电荷存储部。
3.根据权利要求1所述的固态成像装置，其中，
所述第二光电转换部和所述电荷存储部以不通过传输栅极部的方式彼此连接。
4.根据权利要求1所述的固态成像装置，其中，所述单元像素进一步包括：
第四传输栅极部，其连接在所述第二传输栅极部和所述电荷电压转换部之间。
5.根据权利要求4所述的固态成像装置，其中，
所述驱动部被配置成当基于由所述第一光电转换部产生的电荷的信号被读取时控制所述第四传输栅极部导通或不导通。
6.根据权利要求1所述的固态成像装置，其进一步包括：
信号处理部，其被配置成产生第一差异信号和第二差异信号，所述第一差异信号表示所述第一数据信号和所述第一复位信号之间的差异，所述第二差异信号表示所述第二数据信号和所述第二复位信号之间的差异，所述信号处理部在所述第一差异信号具有等于或小于给定阈值的值的情况下将所述第一差异信号用于所述单元像素的像素信号，且在所述第一差异信号具有超过所述阈值的值的情况下将所述第二差异信号用于所述单元像素的像素信号。
7.根据权利要求1所述的固态成像装置，其进一步包括：
信号处理部，其被配置成产生第一差异信号和第二差异信号，并接着根据基于所述第一差异信号的值设定的合成比率来合成所述第一差异信号和所述第二差异信号，由此产生所述单元像素的像素信号，所述第一差异信号表示所述第一数据信号和所述第一复位信号之间的差异，所述第二差异信号表示所述第二数据信号和所述第二复位信号之间的差异。
8.根据权利要求1-5中任一项所述的固态成像装置，其中，
所述电荷存储部具有连接到可变电压源的对向电极，并且
所述驱动部使在电荷被存储在所述电荷存储部中的时段中被施加到所述对向电极的电压低于在基于所述电荷存储部中存储电荷的信号被读取的时段中被施加到所述对向电极的电压。
9.一种用于驱动固态成像装置的方法，所述固态成像装置包括：
像素阵列部，其被配置成布置有多个单元像素；和
驱动部，其被配置成控制所述单元像素的操作，
其中，所述单元像素包括：
第一光电转换部；
第二光电转换部，其灵敏度低于所述第一光电转换部的灵敏度；
电荷存储部；
电荷电压转换部；
第一传输栅极部，其被配置成将电荷从所述第一光电转换部传输到所述电荷电压转换部；以及
第二传输栅极部，其被配置成组合所述电荷电压转换部的电位和所述电荷存储部的电位，
所述方法包括：
将由所述第二光电转换部产生的电荷存储在所述电荷存储部中；
当读取基于由所述第一光电转换部产生的电荷的第一数据信号时，使所述第二传输栅极部不导通，并将存储在所述第一光电转换部中的电荷传输到所述电荷电压转换部；以及
当读取基于由所述第二光电转换部产生的电荷的第二数据信号时，使所述第二传输栅极部导通，并组合所述电荷电压转换部的电位和所述电荷存储部的电位，
其中，所述驱动部被配置成当读取基于由所述第一光电转换部产生的电荷的第一数据信号时使所述第二传输栅极部不导通，并且当读取基于由所述第二光电转换部产生的电荷的第二数据信号时使所述第二传输栅极部导通，
其中，当读取所述第一数据信号时，所述驱动部在所述电荷电压转换部保持复位的情况下读取第一复位信号之后读取所述第一数据信号，并且当读取所述第二数据信号时，所述驱动部在读取所述第二数据信号之后在用于组合所述电荷电压转换部的电位和所述电荷存储部的电位的区域保持复位的情况下读取第二复位信号。
10.一种电子设备，其包括根据权利要求1-8中任一项所述的固态成像装置。
CN201680014442.9A 2015-03-16 2016-03-03 固态成像装置、固态成像装置的驱动方法和电子设备 Active CN107409179B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015052344 2015-03-16
JP2015-052344 2015-03-16
PCT/JP2016/056613 WO2016147885A1 (ja) 2015-03-16 2016-03-03 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器

Publications (2)

Publication Number Publication Date
CN107409179A CN107409179A (zh) 2017-11-28
CN107409179B true CN107409179B (zh) 2020-06-16

Family

ID=56920059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680014442.9A Active CN107409179B (zh) 2015-03-16 2016-03-03 固态成像装置、固态成像装置的驱动方法和电子设备

Country Status (4)

Country Link
US (2) US10498983B2 (zh)
JP (1) JPWO2016147885A1 (zh)
CN (1) CN107409179B (zh)
WO (1) WO2016147885A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782431B2 (ja) * 2016-01-22 2020-11-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN112788224B (zh) 2016-01-29 2023-04-04 松下知识产权经营株式会社 摄像装置
TWI717450B (zh) * 2016-02-18 2021-02-01 日商新力股份有限公司 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
WO2018096955A1 (ja) * 2016-11-25 2018-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、駆動方法、および電子機器
JP7068796B2 (ja) * 2016-11-25 2022-05-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、駆動方法、および電子機器
JP7014734B2 (ja) * 2016-12-08 2022-02-01 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および撮像装置
EP3579548B1 (en) * 2017-02-01 2021-09-22 Sony Semiconductor Solutions Corporation Imaging system, imaging device, and control device
WO2018155297A1 (ja) * 2017-02-27 2018-08-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2018152696A (ja) * 2017-03-13 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、その駆動方法および電子機器
WO2018221261A1 (ja) * 2017-06-02 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
US11122230B2 (en) * 2017-10-27 2021-09-14 Sony Semiconductor Solutions Corporation Imaging apparatus and imaging method
JP7249552B2 (ja) 2017-11-30 2023-03-31 パナソニックＩｐマネジメント株式会社 撮像装置
CN108270981B (zh) * 2017-12-19 2021-05-14 思特威(上海)电子科技股份有限公司 像素单元及其成像方法和成像装置
WO2019130731A1 (en) * 2017-12-28 2019-07-04 Sony Semiconductor Solutions Corporation Imaging device and diagnosis method
CN111971952B (zh) * 2018-04-04 2024-06-18 索尼半导体解决方案公司 固态摄像元件和摄像装置
US10923523B2 (en) * 2018-04-16 2021-02-16 Facebook Technologies, Llc Multi-photodiode pixel cell
JP7391041B2 (ja) * 2018-12-11 2023-12-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN112640433B (zh) * 2019-01-08 2024-07-12 松下知识产权经营株式会社 摄像装置
CN109889735B (zh) * 2019-04-22 2021-01-26 Oppo广东移动通信有限公司 像素电路及图像传感器
JP7535525B2 (ja) * 2019-09-05 2024-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
US11362121B2 (en) * 2020-01-28 2022-06-14 Omnivision Technologies, Inc. Light attenuation layer fabrication method and structure for image sensor
CN114982224A (zh) * 2020-01-29 2022-08-30 索尼半导体解决方案公司 固态成像装置、驱动固态成像装置的方法以及电子装置
JP7459739B2 (ja) 2020-09-17 2024-04-02 株式会社デンソー 固体撮像素子
CN116547813A (zh) * 2020-11-13 2023-08-04 松下知识产权经营株式会社 摄像装置
KR20220144222A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 이미지 센서
KR20230036720A (ko) * 2021-09-08 2023-03-15 삼성전자주식회사 단위 픽셀, 이미지 센서 및 차량
KR20230041388A (ko) * 2021-09-17 2023-03-24 삼성전자주식회사 단위 픽셀, 이미지 센서 및 차량
CN115278100B (zh) * 2022-07-19 2023-10-17 杭州海康微影传感科技有限公司 一种像素单元电路、信号采集装置和信号采集方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870729A (zh) * 2005-05-26 2006-11-29 索尼株式会社 固态成像装置、其驱动方法、和成像设备
CN101237531A (zh) * 2006-11-13 2008-08-06 三星电子株式会社 互补金属氧化物半导体图像传感器像素电路及结构和操作
JP2012090144A (ja) * 2010-10-21 2012-05-10 Sony Corp 撮像素子
JP2013211615A (ja) * 2012-03-30 2013-10-10 Sony Corp 固体撮像素子、固体撮像素子の駆動方法、および電子機器
CN103489886A (zh) * 2013-08-29 2014-01-01 中国科学院长春光学精密机械与物理研究所 一种可提高成像质量的tdi-ccd像元结构
CN104079903A (zh) * 2014-07-16 2014-10-01 上海集成电路研发中心有限公司 高动态范围的彩色及灰度图像传感器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8184191B2 (en) * 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
JP5040960B2 (ja) 2009-06-04 2012-10-03 株式会社ニコン 電子カメラ
JP2012199489A (ja) * 2011-03-23 2012-10-18 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2013055500A (ja) 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
US20130256510A1 (en) * 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870729A (zh) * 2005-05-26 2006-11-29 索尼株式会社 固态成像装置、其驱动方法、和成像设备
CN101237531A (zh) * 2006-11-13 2008-08-06 三星电子株式会社 互补金属氧化物半导体图像传感器像素电路及结构和操作
JP2012090144A (ja) * 2010-10-21 2012-05-10 Sony Corp 撮像素子
JP2013211615A (ja) * 2012-03-30 2013-10-10 Sony Corp 固体撮像素子、固体撮像素子の駆動方法、および電子機器
CN103489886A (zh) * 2013-08-29 2014-01-01 中国科学院长春光学精密机械与物理研究所 一种可提高成像质量的tdi-ccd像元结构
CN104079903A (zh) * 2014-07-16 2014-10-01 上海集成电路研发中心有限公司 高动态范围的彩色及灰度图像传感器

Also Published As

Publication number Publication date
US10498983B2 (en) 2019-12-03
US11050955B2 (en) 2021-06-29
WO2016147885A1 (ja) 2016-09-22
US20200059615A1 (en) 2020-02-20
JPWO2016147885A1 (ja) 2017-12-28
US20180241955A1 (en) 2018-08-23
CN107409179A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
CN107409179B (zh) 固态成像装置、固态成像装置的驱动方法和电子设备
CN108605107B (zh) 固态成像装置、固态成像装置的驱动方法以及电子设备
US11818487B2 (en) Imaging apparatus, driving method, and electronic device
US10771718B2 (en) Imaging device and imaging system
JP6969539B2 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP6754157B2 (ja) 撮像装置
US20120188392A1 (en) Imaging system with multiple sensors for producing high-dynamic-range images
JP2017175345A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US10694132B2 (en) Solid-state imaging device, signal processing method, and electronic device
JP6740230B2 (ja) 固体撮像装置および電子機器
JP2016208402A (ja) 固体撮像素子およびその駆動方法、並びに電子機器
JP2020141146A (ja) 撮像装置
CN110383825B (zh) 固态成像装置和固态成像装置的控制方法以及电子设备
KR20240109985A (ko) 고체 촬상 장치 및 그 구동 방법, 그리고 전자 기기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant