JPH0590556A

JPH0590556A - 固体撮像素子

Info

Publication number: JPH0590556A
Application number: JP3101579A
Authority: JP
Inventors: Tatsuo Nagasaki; 達夫長崎; Takeshi Mori; 健森
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1990-05-11
Filing date: 1991-05-07
Publication date: 1993-04-09

Abstract

(57)【要約】【目的】本発明は、画素容量を大きくしてダイナミック
レンジを拡大でき、出力映像信号のＳ／Ｎを改善できる
固体撮像素子を提供することを目的とする。【構成】本発明は、半導体基板上に形成され受光量に応
じた電荷を発生させる複数の受光部と、これら受光部に
発生した電荷を読出すための複数の読出しスイッチと、
これら読出しスイッチによって読出された電荷を映像信
号に変換して出力する出力アンプとを備えた固体撮像素
子において、各受光部に隣接形成される電荷蓄積部を強
誘電体で構成したものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＯＳ型撮像素子等の
ＸＹアドレス方式の撮像素子におけるダイナミックレン
ジ拡大の改良に関する。

【０００２】

【従来の技術】従来、固体撮像素子においては被写体の
広い輝度範囲に対応するために、ダイナミックレンジの
拡大が行われている。

【０００３】固体撮像素子のダイナミックレンジを拡大
する装置としては、特願昭63-232591 号に示されている
ようなものがある。これは非破壊読出し型の撮像素子か
ら露光時間の異なる複数の画像を読出し、これらの画像
を撮像素子外で加算することによって、ダイナミックレ
ンジを拡大し、低輝度から高輝度までの範囲の広い輝度
情報を１枚の画像で得ている。

【０００４】

【発明が解決しようとする課題】しかしながら、この様
な手法によってダイナミックレンジを拡大すると、露光
時間を順次変化させる駆動回路や複数の画像を加算する
ための加算手段が必要となるため、回路が複雑化し回路
規模が大きくなるといった問題がある。

【０００５】本発明は以上のような実情に鑑みてなされ
たもので、画素容量を大きくできて、複雑な読出しや画
像の加算を行うことなしにダイナミックレンジを拡大で
きる固体撮像素子を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は上記課題を解決
するために、半導体基板上に形成され受光輝度に応じた
電荷を発生させる複数の受光部と、これら受光部に発生
した電荷を読出すための複数の読出しスイッチと、これ
ら読出しスイッチによって読出された電荷を映像信号に
変換して出力する出力アンプとを備えた固体撮像素子に
おいて、前記受光部に隣接形成され、前記受光部で発生
した電荷が蓄積され、その蓄積電荷が前記読出しスイッ
チによって読出される強誘電体からなる電荷蓄積部を設
けた。

【０００７】また上記課題を解決するために、半導体基
板上に形成され受光量に応じた電荷を発生させる複数の
受光部と、これら受光部毎に設けられ対応する受光部で
発生した電荷が蓄積される受光容量部と、水平方向に配
列されている前記各受光部に対して各列毎に水平線を介
して接続され、垂直方向に配列されている前記各受光部
に対してはその対応する受光容量部に各列毎に垂直線を
介して接続されたＸＹアドレス手段と、前記各垂直線毎
に設けられ対応する前記受光容量部から読出された電荷
が蓄積される垂直線容量部と、前記ＸＹアドレス手段で
選択された垂直線の前記垂直線容量部から読出された電
荷を映像信号に変換して出力する出力アンプとを備えた
固体撮像素子において、前記各受光容量部および前記垂
直線容量部が強誘電体で構成され、かつ前記各受光容量
部から読出される電荷を増幅して対応する前記垂直線へ
出力する増幅回路が前記各受光部毎に設けられた構成と
した。なお、上記強誘電体とはマイカ、プラスチック
（ポリスチレン、ポリプロピレン等）に代表される比誘
電率の高い物質である。

【０００８】

【作用】本発明の固体撮像素子によれば、受光部に隣接
して強誘電体からなる電荷蓄積部が形成されているの
で、受光部で発生した電荷が逐次電荷蓄積部に蓄積され
ていく。この電荷蓄積部は強誘電体を用いたことによ
り、従来のようにＳｉＯ₂等の材質を用いたのに比べて
大容量化される。したがって、画素容量を増大でき、画
像を加算することなくダイナミックレンジが拡大され
る。

【０００９】また、本発明の固体撮像素子によれば、受
光部で発生した電荷が蓄積される受光容量部および出力
アンプへ転送される電荷がそれぞれ蓄積された垂直線容
量部が強誘電体で構成されているので、上記したように
画素容量を増大でき、画像を加算することなくダイナミ
ックレンジが拡大されるものとなる。しかも、受光部で
発生した電荷は受光容量部から読出される際に増幅され
るので、素子外へ出力される映像信号のＳ／Ｎを改善す
ることができる。次に、上記電荷蓄積部、上記受光容量
部、上記垂直線容量部に強誘電体を用いることによる画
素容量の拡大原理について説明する。

【００１０】蓄積電荷量Ｑと容量Ｃとの間には、Ｑ＝Ｃ
Ｖなる関係式があることは一般に知られているところで
あり、蓄積電荷量Ｑを増大させるためには容量Ｃを大き
くすれば良いことになる。ここで、容量Ｃの単位面積当
りの容量Ｃｏは次式にて示される。Ｃ_o＝（Ｋ_o・ε_o）／Ｘ_o …（１）ただし、Ｋ_oは絶縁酸化膜となるＳｉＯ₂の比誘電率，
εｏは真空の誘電率，Ｘ_oはＳｉＯ₂の厚さを示してい
る。

【００１１】一般のＭＯＳ型撮像素子は絶縁酸化膜にＳ
ｉＯ₂を使用しているため、単位面積当りの容量Ｃ_oは
（１）式で示される。（１）式より、容量Ｃ_oを増大さ
せるためには比誘電率Ｋ_oの大きい材質を使用すれば良
いことがわかる。

【００１２】容量を増大させたときの光電変換特性を図
６に示す。通常のＭＯＳ型撮像素子の光電変換特性は実
線で示す曲線となるのに対して、容量を増加させた場合
には一点破線で示す特性となる。すなわち、容量が増加
することによって、飽和レベルを上昇させることができ
る。そこで、本発明では素子を構成している半導体基板
上に強誘電体を配置して、誘電率を増加させることによ
り容量の増大を図っている。

【００１３】

【実施例】以下、本発明の実施例について説明する。

【００１４】図１は本発明の第１実施例となるＭＯＳ型
固体撮像素子の１画素の構成を示す断面図である。この
撮像素子は、Ｐ型シリコン基板１上に２つのｎ層２，３
が形成されていて、さらにその上面に強誘電体層４が形
成されている。この強誘電体層４上には、２つのｎ層
２，３間をオン，オフするＭＯＳトランジスタ５のゲー
ト電極６と、読出し側のｎ層３に接続されたドレイン電
極７とがそれぞれ形成されている。ｎ層２の上部に形成
された強誘電体４上面の一部は受光面となっていて、こ
の受光面の下方に位置するｎ層２とｐ型シリコン基板１
とからフォトダイオード８が構成されている。ｎ層２が
形成されている上面に強誘電体層４が形成されていて、
この強誘電体層４の上面にポリシリコンからなる電極９
が設けられていて、この電極９の下方部に電荷蓄積部１
０が形成される。

【００１５】そして、このように構成される画素がシリ
コン基板１上にマトリクス状に形成されていて、各画素
の電荷が垂直転送スイッチ，水平転送スイッチにより転
送される構成となっている。

【００１６】図５は以上のように構成された固体撮像素
子の等価回路を示す図である。ＭＯＳトランジスタ５の
ドレイン電極７は、垂直転送スイッチ，水平転送スイッ
チを介して出力アンプ１１に接続されている。この出力
アンプ１１は、転送電荷を電流−電圧変換し、映像信号
として素子外へ出力する。次に、このように構成された
本実施例の動作について説明する。

【００１７】フォトダイオード８の受光面に光が入射す
ると、フォトダイオード８に受光量に応じた電荷が生じ
電荷蓄積部１０に蓄積される。なお、このとき電極９と
Ｐ型シリコン基板１とは同電位に保たれているものとす
る。

【００１８】次に、ゲート電極６に駆動パルスが印加さ
れると、ＭＯＳトランジスタ５のゲートがオンして電荷
蓄積部１０に蓄積されていた電荷がドレイン電極７より
読出される。この読出された電荷は垂直転送スイッチ，
水平転送スイッチによって他の画素と同期して転送され
た後、出力アンプ１１に入力し、ここで電流−電圧変換
された映像信号として素子外へ出力される。

【００１９】このような本実施例によれば、フォトダイ
オード８に隣接して形成した電荷蓄積部１０に強誘電体
４を用いたので、電荷蓄積部１０を大容量とすることが
できる。そして、このような電荷蓄積部１０にフォトダ
イオード８に生じた電荷を蓄積するようにしたので、画
素容量を増大することができ、露光時間を変化させる駆
動回路や複数の画像を加算するメモリを設けなくてもダ
イナミックレンジを拡大することができ、素子構成を簡
素化できる。

【００２０】例えば、強誘電体の誘電率は従来用いられ
ていたＳｉＯ₂に比べて数十から数百倍と大きくなるの
で、電荷蓄積部１０の容量も比例して数十から数百倍に
増大できる。以下、電荷蓄積部の変形例について図２〜
図４を参照して説明する。図２に示す変形例は、強誘電
体を用いた電荷蓄積部２０を、基板１に形成したＶ字状
の溝に作り込んだ例である。

【００２１】この様な変形例によれば、電荷蓄積部２０
の電極９が強誘電体層４上に占める割合を小さくするこ
とができるので、開口率の低下を抑えることができる。
しかも、小さな平面積で大きな電荷蓄積面積を得ること
ができるので、素子の小形化を図ることもできる。図３
に示す変形例は、フォトダイオード８に隣接して形成さ
れた電荷蓄積部の電極として透明電極２１を形成した例
である。この様な変形例によれば、光が透明電極２１を
透過するので、電荷蓄積部を基板に埋め込まなくても開
口率の低下を防ぐことができる。

【００２２】図４に示す変形例は、ｎ層２上の一部に強
誘電体層４、電極９を積層して電荷蓄積部を形成し、受
光部とＭＯＳスイッチにはＳｉＯ₂からなる酸化膜２２
を強誘電体層４に隣接させて形成した例である。なお、
この変形例において、電荷蓄積部を基板中に埋め込むこ
とにより、開口率の低下を抑えた構成とすることもでき
る。次に本発明の第２実施例について説明する。

【００２３】図７は第２実施例に係るＸＹアドレス方式
の固体撮像素子の回路構成を示している。本実施例は、
受光部と蓄積部とが別々に設けられていて、受光容量部
に蓄積された電荷はソースホロワ構造のＳＩＴ（Static
Induced Transistor)によって読出されて容量部（垂直
線容量部）に蓄積されるＳＩＴ型固体撮像デバイスの例
である。なお、図７には４つの画素のみを代表して示し
ている。

【００２４】各受光部のそれぞれの受光容量部２３は強
誘電体で構成されていて、その一方の端子が対応する水
平線Ｌ１，Ｌ２に接続され、その他方の端子が対応する
垂直線Ｌ３，Ｌ４にＳＩＴ２４を介してそれぞれ接続さ
れている。なお、受光部はＳＩＴのｐｎ接合を利用して
いるので図示されていない。各水平線Ｌ１，Ｌ２の一端
は垂直シフトレジスタ２５にそれぞれ接続されている。
一方、垂直線Ｌ３，Ｌ４の一端は各々対応するＭＯＳス
イッチ２６ａ，２６ｂのドレインに接続されている。こ
のＭＯＳスイッチ２６ａ，２６ｂはゲートが水平シフト
レジスタ２７に接続され、ソースが出力アンプ２８に接
続されている。また、この垂直線Ｌ３，Ｌ４の他端は、
ソースが接地されたＭＯＳスイッチ２９ａ，２９ｂのド
レインに接続されている。さらに、この垂直線Ｌ３，Ｌ
４には、強誘電体から構成された垂直線容量部３１ａ，
３１ｂの一方の電極がそれぞれ接続されている。以上の
ように構成された本実施例の動作について説明する。

【００２５】各受光部では入力光量に比例した電荷が発
生し、その電荷はそれぞれ対応する受光容量部２３に蓄
積される。受光容量部２３に蓄えられた電荷は、垂直シ
フトレジスタ２５によって選択された水平線毎にＳＩＴ
２４を介して対応する垂直線容量部３１ａ，３１ｂに蓄
積される。

【００２６】即ち、図１０に示すタイミングで、水平ブ
ランキング期間に、ＭＯＳスイッチ２９ａ，２９ｂに印
加されるリセット信号によって各受光容量部２３がリセ
ットされ、次にＳＩＴ２４のゲートに垂直ゲートパルス
ｃを印加することによって、受光容量部２３に蓄積され
た電荷のうち１水平ライン分の電荷がＳＩＴ２４により
電流増幅されて、垂直線容量部３１ａ，３１ｂへそれぞ
れ転送される。次に、垂直ゲートパルスｃが立下がって
ＳＩＴ２４がＯＦＦし、水平ブランキング期間が終了し
た時点で、ＭＯＳスイッチ２６ａ，２６ｂが高速で順次
ＯＮして、垂直線容量部３１ａ，３１ｂに蓄積されてい
た電荷が素子外に転送され、出力アンプによって電圧信
号に変換される。

【００２７】ところで、本実施例ではＳＩＴ２４はソー
スホロワ構造になっており、スイッチとして動作するだ
けでなく電流増幅回路としても動作する。つまり、ＳＩ
Ｔ２４のゲートに図１０に示す垂直ゲートパルスｃを印
加することによって、ソースホロワ回路として能動状態
となり、受光容量部２３から読出された電荷が電流増幅
されて垂直線容量部３１ａ，３１ｂに蓄積される。この
電流増幅によって蓄積した電荷をＳ／Ｎの劣化を最小限
に抑えた状態で素子外へ読出すことができるものとな
る。これは、以下のような理由による。

【００２８】図１１に示す直列の回路では、各ブロック
における利得をＧｍ（ｍは回路系のブロックの順位を示
す）とし、各ブロックの雑音係数をＦｍとすると、回路
系の総合的な雑音係数Ｆは（２）式で表せる。Ｆ＝Ｆ１＋（Ｆ２−１）／Ｇ１＋（Ｆ３−１）／（Ｇ１・Ｇ２）＋… …＋（Ｆｍ−１）／（Ｇ１・Ｇ２・Ｇ３…Ｇｍ_-1） …（２）なお、雑音係数とは各ブロックの入力信号のＳ／Ｎを、
出力信号のＳ／Ｎで割ったものであるとする。

【００２９】（２）式によれば、最前段の回路ブロック
の利得を大きくすることにより、回路系全体の雑音係数
は小さくなる。つまり、本実施例のように受光容量部２
３の電荷をＳＩＴ２４で電流増幅してから次段の回路系
となる垂直線容量部３１ａ，３１ｂへ転送することによ
り、蓄積電荷のＳ／Ｎの劣化は最小限に抑えられること
になる。

【００３０】また、受光容量部２３および垂直線容量部
３１は、誘電体に強誘電体を用いているため、受光容量
部２３、垂直線容量部３１の容量が増大して負荷インピ
ーダンスが低下することになる。この結果、ＳＩＴ２４
の電流増幅度が向上し、上述した理由から雑音係数も低
減される。

【００３１】一方、垂直線容量部３１ａ，３１ｂに蓄積
された電荷は、水平シフトレジスタ２７によって選択さ
れたＭＯＳスイッチ２６のＯＮ抵抗により熱雑音が発生
するが、上記（２）式に示されるように、この雑音によ
るＳ／Ｎの劣化は無視することができる。しかし、発生
した熱雑音はＭＯＳスイッチ２６が開いた時（導通が解
除された時）に垂直線容量部３１に蓄積される。垂直線
容量部３１は受光容量部２３に比べて容量が大きいため
受光信号に対しては大きな雑音エネルギーとして蓄積さ
れることになる。そして、１水平期間後のＭＯＳスイッ
チ２６が閉じた時に雑音として水平ライン信号に重畳す
ることとなる。

【００３２】そこで、本実施例では、垂直線Ｌ３，Ｌ４
の他端にＭＯＳスイッチ２９が設けられている。すなわ
ち、図１０に示すように水平ブランキング期間におい
て、受光信号を読出すために垂直ゲートパルスｃを印加
する直前に、ＭＯＳスイッチ２９から垂直線容量部３１
にリセットパルスｂを印加して上記熱雑音を取除くよう
にしている。

【００３３】また、ＭＯＳスイッチ２９の導通によって
も熱雑音が発生する。熱雑音を小さくするにはＯＮ抵抗
を小さくする必要がある。また、ＯＮ抵抗を小さくする
にはＭＯＳトランジスタのゲート面積を大きくすること
が有効である。ゲート面積を大きくした場合にはスイッ
チング速度が低下するが、本実施例では水平ブランキン
グ期間内にリセット動作を行えばよいので、そのための
スイッチング速度としては十分である。

【００３４】この様に本実施例によれば、受光容量部２
３および垂直線容量部３１に誘電体として強誘電体を用
い、しかも受光容量部２３の電荷をソースホロワ構造の
ＳＩＴ２４で電流増幅して垂直線容量部３１へ蓄積する
ようにしたので、映像信号のダイナミックレンジを拡大
できると共に、しかも雑音係数を低減できて高いＳ／Ｎ
で電荷を出力することができる。

【００３５】また、水平ブランキング期間の前半で受光
信号を読出すための垂直ゲートパルスｃを印加する直前
に、ＭＯＳスイッチ２９から垂直線容量部３１にリセッ
トパルスｂを印加するようにしたので、ＭＯＳスイッチ
２６が閉じた時の熱雑音を取除くことができる。

【００３６】なお、上記第２実施例では、ＳＩＴによっ
てソースホロワ回路を実現しているが、ＭＯＳトランジ
スタによっても同様の機能を持たせることができる。な
お、ソースホロワ回路にＭＯＳトランジスタを用いる場
合には、受光容量部２３に蓄積した電荷をリセットする
ためのスイッチを設ける必要がある。

【００３７】この様な変形例を図８に示す。本変形例で
は、同図に示すように、受光部と蓄積部は一体として構
成され、ソースホロワ回路はＭＯＳトランジスタ３３で
構成されている。このＭＯＳトランジスタ３３は、図９
に示すように、ＭＯＳ構造の酸化膜部分に強誘電体３４
が用いられていて、これによって受光部と蓄積部の一体
構成を実現している。また、上述したようにＭＯＳトラ
ンジスタ３３にはリセットスイッチが必要となるが、図
８には図示されていない。この様な変形例によっても、
前記第２実施例と同様に動作して雑音係数を低減できて
Ｓ／Ｎの改善を図ることができる。

【００３８】

【発明の効果】以上詳記したように本発明によれば、複
雑な読出しや画像の加算を行うことなく画素容量を大き
くしてダイナミックレンジを拡大でき、出力される映像
信号のＳ／Ｎを向上することのできる固体撮像素子を提
供できる。また、本発明によれば、

【図面の簡単な説明】

【図１】本発明の第１実施例となる固体撮像素子の１画
素当たりの断面図。

【図２】第１実施例の変形例であって埋込み型の電荷蓄
積部を用いた固体撮像素子の１画素当たりの断面図。

【図３】第１実施例の変形例であって電荷蓄積部の上部
電極に透明電極を用いた固体撮像素子の１画素当たりの
断面図。

【図４】第１実施例の変形例であって受光部およびスイ
ッチ部には従来通りの酸化膜を用い電荷蓄積部には強誘
電体を用いた固体撮像素子の１画素当たりの断面図。

【図５】図１に示す固体撮像素子の等価回路図。

【図６】光電変換特性を示す図。

【図７】本発明の第２実施例となる固体撮像素子の回路
構成図。

【図８】第２実施例の変形例となる固体撮像素子の回路
構成図。

【図９】図８に示す変形例の受光容量部の素子構成図。

【図１０】第２実施例の電荷転送動作タイミングを示す
図。

【図１１】雑音係数の軽減原理を説明するための図。

【符号の説明】

１…ｐ型シリコン基板、２，３…ｎ層、４…強誘電体
層、５…ＭＯＳトランジスタ、６…ゲート電極、７…ド
レイン電極、８…フォトダイオード、９…電極、１０，
２０…電荷蓄積部、２３…受光容量部、２４…ＳＩＴ、
２５…垂直シフトレジスタ、２７…水平シフトレジス
タ、３１…垂直線容量部。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年８月８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正内容】

【０００７】また上記課題を解決するために、半導体基
板上に形成され受光量に応じた電荷を発生させる複数の
受光部と、これら受光部毎に設けられ対応する受光部で
発生した電荷が蓄積される受光容量部と、水平方向に配
列されている前記各受光部に対して各列毎に水平線を介
して接続され、垂直方向に配列されている前記各受光部
に対してはその対応する受光容量部に各列毎に垂直線を
介して接続されたＸＹアドレス手段と、前記各垂直線毎
に設けられ対応する前記受光容量部から読出された電荷
が蓄積される垂直線容量部と、前記ＸＹアドレス手段で
選択された垂直線の前記垂直線容量部から読出された電
荷を映像信号に変換して出力する出力アンプとを備えた
固体撮像素子において、前記各受光容量部および前記垂
直線容量部が強誘電体で構成され、かつ前記各受光容量
部から読出される電荷を増幅して対応する前記垂直容量
へ出力する増幅回路が前記各受光部毎に設けられた構成
とした。なお、上記強誘電体とはマイカ、プラスチック
（ポリスチレン、ポリプロピレン等）に代表される比誘
電率の高い物質である。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】ところで、本実施例ではＳＩＴ２４はドレ
インに低電圧Ｖｃが印加されるソースホロワ構造になっ
ており、スイッチとして動作するだけでなく電流増幅回
路としても動作する。つまり、ＳＩＴ２４のゲートに図
１０に示す垂直ゲートパルスｃを印加することによっ
て、ソースホロワ回路として能動状態となり、受光容量
部２３から読出された電荷が電流増幅されて垂直線容量
部３１ａ，３１ｂに蓄積される。この電流増幅によって
蓄積した電荷をＳ／Ｎの劣化を最小限に抑えた状態で素
子外へ読出すことができるものとなる。これは、以下の
ような理由による。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００３１

【補正方法】変更

【補正内容】

【００３１】一方、垂直線容量部３１ａ，３１ｂに蓄積
された電荷は、水平シフトレジスタ２７によって選択さ
れたＭＯＳスイッチ２６のＯＮ抵抗により熱雑音が発生
するが、上記（２）式に示されるように、この雑音によ
るＳ／Ｎの劣化は無視することができる。しかし、発生
した熱雑音はＭＯＳスイッチ２６が開いた時（導通が解
除された時）に垂直線容量部３１に蓄積される。垂直線
容量部３１は受光容量部２３に比べて容量が大きいため
微小な受光信号に対しては大きな雑音エネルギーとして
蓄積されることになる。そして、１水平期間後のＭ０Ｓ
スイッチ２６が閉じた時に雑音として水平ライン信号に
重畳することとなる。

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図８

【補正方法】変更

【補正内容】

【図８】

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成され受光量に応じた
電荷を発生させる複数の受光部と、これら受光部に発生
した電荷を読出すための複数の読出しスイッチと、これ
ら読出しスイッチによって読出された電荷を映像信号に
変換して出力する出力アンプとを備えた固体撮像素子に
おいて、前記受光部に隣接形成され、前記受光部で発生した電荷
が蓄積され、その蓄積電荷が前記読出しスイッチによっ
て読出される強誘電体からなる電荷蓄積部を具備したこ
とを特徴とする固体撮像素子。
【請求項２】半導体基板上に形成され受光量に応じた
電荷を発生させる複数の受光部と、これら受光部毎に設
けられ対応する受光部で発生した電荷が蓄積される受光
容量部と、水平方向に配列されている前記各受光部に対
して各列毎に水平線を介して接続され、垂直方向に配列
されている前記各受光部に対してはその対応する受光容
量部に各列毎に垂直線を介して接続されたＸＹアドレス
手段と、前記各垂直線毎に設けられ対応する前記受光容
量部から読出された電荷が蓄積される垂直線容量部と、
前記ＸＹアドレス手段で選択された垂直線の前記垂直線
容量部から読出された電荷を映像信号に変換して出力す
る出力アンプとを備えた固体撮像素子において、前記各受光容量部および前記垂直線容量部が強誘電体で
構成され、かつ前記各受光容量部から読出される電荷を
増幅して対応する前記垂直線へ出力する増幅回路が前記
各受光部毎に設けられたことを特徴とする固体撮像素
子。
【請求項３】前記垂直線容量部に蓄積した雑音電荷を
除去するために設けられたＯＮ抵抗の小さいスイッチを
垂直線上に配置することを特徴とする請求項２記載の固
体撮像素子。