JP2714293B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2714293B2 JP2714293B2 JP3329131A JP32913191A JP2714293B2 JP 2714293 B2 JP2714293 B2 JP 2714293B2 JP 3329131 A JP3329131 A JP 3329131A JP 32913191 A JP32913191 A JP 32913191A JP 2714293 B2 JP2714293 B2 JP 2714293B2
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- solid
- state imaging
- gate
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、高い輝度のバックグラ
ンドの中で低いコントラストの対象を撮像する固体撮像
装置に関する。
ンドの中で低いコントラストの対象を撮像する固体撮像
装置に関する。
【０００２】近年、赤外線センサ等の高輝度の背景を撮
像する固体撮像装置において大規模化の要求が高まって
いる。装置が大規模化すると、高速で駆動する必要を生
じ、消費電力の増加と外部回路規模の増加を引き起こし
ている。そのため、これらを低減させると共に、ＳＮ比
を向上させる必要がある。
像する固体撮像装置において大規模化の要求が高まって
いる。装置が大規模化すると、高速で駆動する必要を生
じ、消費電力の増加と外部回路規模の増加を引き起こし
ている。そのため、これらを低減させると共に、ＳＮ比
を向上させる必要がある。
【０００３】
【従来の技術】図４に、従来の固体撮像装置の構成図を
示す。図４（Ａ）は水平ラインのマルチプレクサにＣＣ
Ｄ（Charge Coupled Device ）を用いたもので、図４
（Ｂ）はＭＯＳ（Metal Oxide Semiconductor ）スイッ
チを用いたものである。
示す。図４（Ａ）は水平ラインのマルチプレクサにＣＣ
Ｄ（Charge Coupled Device ）を用いたもので、図４
（Ｂ）はＭＯＳ（Metal Oxide Semiconductor ）スイッ
チを用いたものである。
【０００４】図４（Ａ）の固体撮像装置１０は、一画素
を構成するホトダイオード１１とスイッチング素子１２
がマトリクス状に配列されたもので、スイッチング素子
１２のゲートＧが行ごとに垂直シフトレジスタ１３に接
続される。また、スイッチング素子１２のドレインＤは
列ごとに水平ＣＣＤ１４に接続される。この水平ＣＣＤ
１４はＣＣＤ部１４ａと出力アンプ１４ｂとにより構成
される。
を構成するホトダイオード１１とスイッチング素子１２
がマトリクス状に配列されたもので、スイッチング素子
１２のゲートＧが行ごとに垂直シフトレジスタ１３に接
続される。また、スイッチング素子１２のドレインＤは
列ごとに水平ＣＣＤ１４に接続される。この水平ＣＣＤ
１４はＣＣＤ部１４ａと出力アンプ１４ｂとにより構成
される。
【０００５】この固体撮像装置１０は、垂直シフトレジ
スタ１３により選択された水平ラインの画素の電荷を水
平ＣＣＤ１４に蓄えるものである。
スタ１３により選択された水平ラインの画素の電荷を水
平ＣＣＤ１４に蓄えるものである。
【０００６】また、図４（Ｂ）の固体撮像装置２０
A は、一画素を構成するホトダイオード２１とＭＯＳ型
のスイッチング素子２２がマトリクス状に配列されたも
のである。スイッチング素子２２のゲートＧは行ごとに
インタレース回路２３を介して垂直走査回路２４に接続
され、順次選択される。一方、水平走査回路２５より各
画素の列に対応する水平走査用のスイッチング素子２６
が駆動され、画素で発生した電荷を出力端子２７より電
流として読出す。この場合、出力端子２７には負荷抵抗
ＲL を介してビデオ電圧ＶV が印加される。なお、出力
信号は、出力アンプ（図５参照）により増幅される。
A は、一画素を構成するホトダイオード２１とＭＯＳ型
のスイッチング素子２２がマトリクス状に配列されたも
のである。スイッチング素子２２のゲートＧは行ごとに
インタレース回路２３を介して垂直走査回路２４に接続
され、順次選択される。一方、水平走査回路２５より各
画素の列に対応する水平走査用のスイッチング素子２６
が駆動され、画素で発生した電荷を出力端子２７より電
流として読出す。この場合、出力端子２７には負荷抵抗
ＲL を介してビデオ電圧ＶV が印加される。なお、出力
信号は、出力アンプ（図５参照）により増幅される。
【０００７】この固体撮像装置２０は、スイッチング素
子２２に蓄積した電荷を電流として読出すもので、低消
費電力化が可能となる。
子２２に蓄積した電荷を電流として読出すもので、低消
費電力化が可能となる。
【０００８】
【発明が解決しようとする課題】しかし、図４（Ａ）に
示すＣＣＤ型のものは高輝度の背景下では転送電荷量、
すなわち電極容量が増加することから、大規模化に対応
して高速で駆動した場合に消費電力が増加する。
示すＣＣＤ型のものは高輝度の背景下では転送電荷量、
すなわち電極容量が増加することから、大規模化に対応
して高速で駆動した場合に消費電力が増加する。
【０００９】また、図４（Ｂ）に示すＭＯＳ型のもの
は、容量の大きな垂直信号線をスイッチングすることか
ら、いわゆるｋＴＣ雑音が増加してＳＮ比が低下する。
は、容量の大きな垂直信号線をスイッチングすることか
ら、いわゆるｋＴＣ雑音が増加してＳＮ比が低下する。
【００１０】ここで、図５に、ｋＴＣ雑音を説明するた
めの図を示す。図５（Ａ）は、図４（Ｂ）の垂直信号線
と水平スイッチＭＯＳトランジスタの等価回路である。
Ｃ1 は垂直信号線の容量、Ｒ1 は水平スイッチＭＯＳト
ランジスタのオン抵抗、Ｃ2 は出力線の容量、Ｒ2 はプ
リアンプの入力インピーダンス、ｅ1 はオン抵抗が発生
する熱雑音である。この容量Ｃ1 が並列している場合の
熱雑音はＲ1 に関係なく、容量Ｃ1 に依存する。
めの図を示す。図５（Ａ）は、図４（Ｂ）の垂直信号線
と水平スイッチＭＯＳトランジスタの等価回路である。
Ｃ1 は垂直信号線の容量、Ｒ1 は水平スイッチＭＯＳト
ランジスタのオン抵抗、Ｃ2 は出力線の容量、Ｒ2 はプ
リアンプの入力インピーダンス、ｅ1 はオン抵抗が発生
する熱雑音である。この容量Ｃ1 が並列している場合の
熱雑音はＲ1 に関係なく、容量Ｃ1 に依存する。
【００１１】水平スイッチをオフした瞬間にＲ1 の両端
の容量Ｃ1 ，Ｃ2 に大きさが等しく逆符号の雑音電荷Ｑ
1 （＝（ｋＴＣ1 ）1/2 ），Ｑ2 （−Ｑ1 ）が発生す
る。そしてＣ1 に誘起された雑音電荷による電流が引き
続く時間に図５（Ｂ）の（III）に示すように負荷抵抗
Ｒ2 を通じて外部に読み出される。
の容量Ｃ1 ，Ｃ2 に大きさが等しく逆符号の雑音電荷Ｑ
1 （＝（ｋＴＣ1 ）1/2 ），Ｑ2 （−Ｑ1 ）が発生す
る。そしてＣ1 に誘起された雑音電荷による電流が引き
続く時間に図５（Ｂ）の（III）に示すように負荷抵抗
Ｒ2 を通じて外部に読み出される。
【００１２】次に、水平走査期間後に容量Ｃ1 に誘起さ
れたまま残された雑音電荷が今度は逆特性の電荷として
信号と一緒に読み出される（Ｉ）。なお、全雑音電荷に
はこの他にも水平スイッチがオン状態で発生する雑音
（II）もあるが、この成分は通常小さいために無視でき
る。
れたまま残された雑音電荷が今度は逆特性の電荷として
信号と一緒に読み出される（Ｉ）。なお、全雑音電荷に
はこの他にも水平スイッチがオン状態で発生する雑音
（II）もあるが、この成分は通常小さいために無視でき
る。
【００１３】このように容量の大きい信号線をスイッチ
ングすることにより、その容量の大きさに依存したｋＴ
Ｃ雑音が発生する。このｋＴＣ雑音ｉnkTCは(1) 式で表
わされる。
ングすることにより、その容量の大きさに依存したｋＴ
Ｃ雑音が発生する。このｋＴＣ雑音ｉnkTCは(1) 式で表
わされる。
【００１４】 ｉnkTC 2 ＝４ｋＴＣ1 ｆＢ … (1) この場合、ｆは水平スイッチＭＯＳトランジスタのスイ
ッチ周波数、Ｂは帯域幅である。また、このスイッチン
グ雑音の他にも図４（Ｂ）のアンプの入力に接続された
入力容量が大きいためプリアンプの入力雑音が容量に比
例して増加する。このプリアンプの雑音ｉnCは(2) 式で
表わされる。
ッチ周波数、Ｂは帯域幅である。また、このスイッチン
グ雑音の他にも図４（Ｂ）のアンプの入力に接続された
入力容量が大きいためプリアンプの入力雑音が容量に比
例して増加する。このプリアンプの雑音ｉnCは(2) 式で
表わされる。
【００１５】 ｉnC 2 ＝（１６／３）π2 ・Ｃ1 2 ・ｋ・Ｔ・Ｒe ・Ｂ3 … (2) この場合、Ｃinはプリアンプの入力容量、Ｒe はプリア
ンプの等価雑音抵抗である。
ンプの等価雑音抵抗である。
【００１６】図４（Ｂ）では入力容量が約３０pFと大き
く、入力雑音がｋＴＣ雑音と同程度大きくなる。
く、入力雑音がｋＴＣ雑音と同程度大きくなる。
【００１７】このように、ＣＣＤ型では消費電力が増加
し、ＭＯＳ型では低雑音化が困難であるという問題があ
る。
し、ＭＯＳ型では低雑音化が困難であるという問題があ
る。
【００１８】そこで、本発明は上記課題に鑑みなされた
もので、ＭＯＳ型の場合のｋＴＣ雑音を低下させて低雑
音かつ低消費電力の固体撮像装置を提供することを目的
とする。
もので、ＭＯＳ型の場合のｋＴＣ雑音を低下させて低雑
音かつ低消費電力の固体撮像装置を提供することを目的
とする。
【００１９】
【課題を解決するための手段】上記課題は、受光素子が
二次元に配列され、一方の一ライン分の該受光素子で発
生した電荷を電圧に変換し、それぞれスイッチング素子
を介して該一ライン分の信号で多重化する固体撮像装置
において、前記受光素子の他方の一ラインに対応してそ
れぞれ設けられ、該受光素子で発生した電荷を、入力ゲ
ートを常時開放状態として蓄積領域に蓄積し、移送ゲー
トを介して浮動拡散層に送出し、該浮動拡散層で該電荷
を電圧に変換する蓄積部と、該蓄積部に対応してそれぞ
れ設けられ、該蓄積部からの電圧を増幅する増幅手段
と、該増幅手段に対応してそれぞれ設けられ、該増幅手
段から出力される信号電圧を多重化するスイッチング手
段と、で構成することにより解決される。
二次元に配列され、一方の一ライン分の該受光素子で発
生した電荷を電圧に変換し、それぞれスイッチング素子
を介して該一ライン分の信号で多重化する固体撮像装置
において、前記受光素子の他方の一ラインに対応してそ
れぞれ設けられ、該受光素子で発生した電荷を、入力ゲ
ートを常時開放状態として蓄積領域に蓄積し、移送ゲー
トを介して浮動拡散層に送出し、該浮動拡散層で該電荷
を電圧に変換する蓄積部と、該蓄積部に対応してそれぞ
れ設けられ、該蓄積部からの電圧を増幅する増幅手段
と、該増幅手段に対応してそれぞれ設けられ、該増幅手
段から出力される信号電圧を多重化するスイッチング手
段と、で構成することにより解決される。
【００２０】
【作用】上述のように、固体撮像装置は、各受光素子か
らの信号電荷は、一旦蓄積部の蓄積領域に蓄えられ、そ
の後移送ゲートを開放することにより浮動拡散層に転送
することで電荷を電圧に変換する。
らの信号電荷は、一旦蓄積部の蓄積領域に蓄えられ、そ
の後移送ゲートを開放することにより浮動拡散層に転送
することで電荷を電圧に変換する。
【００２１】そして、入力ゲートは常時開放状態として
おり、容量の大きな垂直信号線はスイッチングせず、容
量の小さい増幅手段の出力をスイッチング手段でスイッ
チングする。これにより、前述のｋＴＣ雑音を低減する
ことが可能となる。
おり、容量の大きな垂直信号線はスイッチングせず、容
量の小さい増幅手段の出力をスイッチング手段でスイッ
チングする。これにより、前述のｋＴＣ雑音を低減する
ことが可能となる。
【００２２】また、蓄積部の浮動拡散層は、移送ゲート
により垂直信号線と分離されている。これにより、増幅
手段の入力雑音を低減することが可能となる。
により垂直信号線と分離されている。これにより、増幅
手段の入力雑音を低減することが可能となる。
【００２３】すなわち、ＭＯＳ型特有の雑音が低減さ
れ、低消費電力で低雑音とすることが可能となる。
れ、低消費電力で低雑音とすることが可能となる。
【００２４】
【実施例】図１に、本発明の一実施例の構成図を示す。
図１の固体撮像装置３０において、受光素子であるホト
ダイオード３１及びスイッチング素子３２で構成された
画素が二次元に配列される。
図１の固体撮像装置３０において、受光素子であるホト
ダイオード３１及びスイッチング素子３２で構成された
画素が二次元に配列される。
【００２５】各スイッチング素子３２のゲートＧは垂直
走査シフトレジスタ３３からの垂直ゲート線（垂直走査
信号φ1V，φ2V，φ3V…）に接続され、ドレインＤは垂
直信号線３４ａ，３４ｂ，３４ｃ…に接続される。
走査シフトレジスタ３３からの垂直ゲート線（垂直走査
信号φ1V，φ2V，φ3V…）に接続され、ドレインＤは垂
直信号線３４ａ，３４ｂ，３４ｃ…に接続される。
【００２６】垂直信号線３４ａ，３４ｂ，３４ｃ…は蓄
積部３５に接続される。蓄積部３５は、垂直信号線３４
ａ，３４ｂ，３４ｃ…ごとに、入力ゲート（ＩＧ）３
６，蓄積領域である蓄積ゲート（ＳＧ）３７，トランス
ファ（移送）ゲート（ＴＧ）３８，出力ゲート（ＯＧ）
３９ａ及び浮動拡散層３９ｂの直列接続で構成され、浮
動拡散層３９ｂからの出力信号は増幅手段であるアンプ
ドライバＭＯＳ４０に入力される。
積部３５に接続される。蓄積部３５は、垂直信号線３４
ａ，３４ｂ，３４ｃ…ごとに、入力ゲート（ＩＧ）３
６，蓄積領域である蓄積ゲート（ＳＧ）３７，トランス
ファ（移送）ゲート（ＴＧ）３８，出力ゲート（ＯＧ）
３９ａ及び浮動拡散層３９ｂの直列接続で構成され、浮
動拡散層３９ｂからの出力信号は増幅手段であるアンプ
ドライバＭＯＳ４０に入力される。
【００２７】蓄積ゲート（蓄積領域）３７にはオーバフ
ロースイッチング素子であるオーバフローゲート４１の
ソースＳが接続され、ドレインＤがオーバフロードレイ
ン（電源）ＯＦＤに接続される。また、出力ゲート（浮
動拡散層）３９のドレインにはリセット用スイッチング
素子４２のソースＳが接続され、ドレインＤがリセット
ドレイン（電源）に接続される。
ロースイッチング素子であるオーバフローゲート４１の
ソースＳが接続され、ドレインＤがオーバフロードレイ
ン（電源）ＯＦＤに接続される。また、出力ゲート（浮
動拡散層）３９のドレインにはリセット用スイッチング
素子４２のソースＳが接続され、ドレインＤがリセット
ドレイン（電源）に接続される。
【００２８】アンプドライバＭＯＳ４０のドレインＤは
アンプドレイン（電源）ＡＤに接続され、該アンプドラ
イバＭＯＳ４０と直列にスイッチングＭＯＳ４３が接続
される。スイッチング手段であるスイッチングＭＯＳ４
３のソースＳが共通して出力信号線４４に接続され、出
力アンプ４５を介して出力される。そして、出力信号線
４４に負荷ＭＯＳ４６が接続される。そして、スイッチ
ングＭＯＳ４３のゲートＧには水平走査シフトレジスタ
４７より水平走査信号φ1H，φ2H，φ3H…が出力され
る。
アンプドレイン（電源）ＡＤに接続され、該アンプドラ
イバＭＯＳ４０と直列にスイッチングＭＯＳ４３が接続
される。スイッチング手段であるスイッチングＭＯＳ４
３のソースＳが共通して出力信号線４４に接続され、出
力アンプ４５を介して出力される。そして、出力信号線
４４に負荷ＭＯＳ４６が接続される。そして、スイッチ
ングＭＯＳ４３のゲートＧには水平走査シフトレジスタ
４７より水平走査信号φ1H，φ2H，φ3H…が出力され
る。
【００２９】ここで、図２に、図１の一ラインを説明す
るための図を示す。図２では、垂直信号線３４ａに、接
続される画素数により容量ＣLiを有する。また、蓄積部
３５の電位の井戸の状態を流体モデルで示している。
るための図を示す。図２では、垂直信号線３４ａに、接
続される画素数により容量ＣLiを有する。また、蓄積部
３５の電位の井戸の状態を流体モデルで示している。
【００３０】図２において、ホトトランジスタ３１で発
生した電荷が垂直走査信号φ1V，φ 2V，…で駆動するス
イッチング素子３２により、垂直信号線３４ａを通って
蓄積部３５の入力ゲート３６に入力される。この入力ゲ
ート（ＩＧ）３６は常時開放状態であり、電荷はそのま
ま蓄積ゲート（ＳＧ）３７に蓄えられる。その場合、蓄
えられる電荷量は、オーバフローゲート４１を信号φ
OFG によりオン、オフして規定し、出力後の残った電荷
は排棄される。
生した電荷が垂直走査信号φ1V，φ 2V，…で駆動するス
イッチング素子３２により、垂直信号線３４ａを通って
蓄積部３５の入力ゲート３６に入力される。この入力ゲ
ート（ＩＧ）３６は常時開放状態であり、電荷はそのま
ま蓄積ゲート（ＳＧ）３７に蓄えられる。その場合、蓄
えられる電荷量は、オーバフローゲート４１を信号φ
OFG によりオン、オフして規定し、出力後の残った電荷
は排棄される。
【００３１】蓄積ゲート（ＳＧ）３７に蓄えられた電荷
は、トランスファゲート（ＴＧ）３８がハイ状態の信号
φTGが加えられている間開放状態となり、出力ゲート
（ＯＧ）３９ａを通り、浮動拡散層３９ｂに転送され
る。この浮動拡散層３９ｂで電荷が電圧に変換され、ア
ンプ４０で増幅される。
は、トランスファゲート（ＴＧ）３８がハイ状態の信号
φTGが加えられている間開放状態となり、出力ゲート
（ＯＧ）３９ａを通り、浮動拡散層３９ｂに転送され
る。この浮動拡散層３９ｂで電荷が電圧に変換され、ア
ンプ４０で増幅される。
【００３２】この場合、浮動拡散層３９ｂの容量を
ＣFD，蓄えられる電荷をＱとすると、アンプドライバＭ
ＯＳ４０の出力Ｖout は、Ｖout ＝Ｑ／ＣFDとなる。
ＣFD，蓄えられる電荷をＱとすると、アンプドライバＭ
ＯＳ４０の出力Ｖout は、Ｖout ＝Ｑ／ＣFDとなる。
【００３３】アンプドライバＭＯＳ４０の出力はスイッ
チングＭＯＳ４３を介して出力信号線４４で他のライン
からの信号と多重化され、出力アンプ４５で増幅されて
出力される。
チングＭＯＳ４３を介して出力信号線４４で他のライン
からの信号と多重化され、出力アンプ４５で増幅されて
出力される。
【００３４】また、一ラインの信号がアンプドライバＭ
ＯＳ４３と負荷ＭＯＳ４６のインバータアンプにより出
力された後、浮動拡散層３９ｂに残った電荷はリセット
信号φR をハイ状態にしてリセット用スイッチング素子
４２を駆動して該電荷を排棄するものである。
ＯＳ４３と負荷ＭＯＳ４６のインバータアンプにより出
力された後、浮動拡散層３９ｂに残った電荷はリセット
信号φR をハイ状態にしてリセット用スイッチング素子
４２を駆動して該電荷を排棄するものである。
【００３５】次に、図３に、図１の動作のタイムチャー
トを示し、図１及び図２の動作を説明する。図３におい
て、垂直走査信号φ1V，φ2V，φ3Vは垂直走査シフトレ
ジスタ３３の出力パルスであり、信号φ1Vがハイレベル
のとき第一行のフォトダイオードからの信号電荷が常時
開放状態の入力ゲート（ＩＧ）３６を通じて蓄積ゲート
（ＳＧ）３８に蓄積される。このとき蓄積される期間は
蓄積ゲート（ＳＧ）３７に接続しているオーバフローゲ
ート４１のオン、オフで規定され、オーバフロー信号φ
OFG がローレベルが蓄積期間となる。蓄積期間の最後に
トランスファゲート（ＴＧ）３８が開き、移送信号φTG
がハイレベルの期間で電荷が出力ゲート（ＯＧ）３９ａ
を通り、浮動拡散層３９ｂに送られる。ここで発生した
各列の信号電圧は第２行の信号が送られてくるまでに水
平走査シフトレジスタ４７の出力パルスφ1H〜φ3Hによ
りアンプ４０の出力に現れる（図３の出力）。
トを示し、図１及び図２の動作を説明する。図３におい
て、垂直走査信号φ1V，φ2V，φ3Vは垂直走査シフトレ
ジスタ３３の出力パルスであり、信号φ1Vがハイレベル
のとき第一行のフォトダイオードからの信号電荷が常時
開放状態の入力ゲート（ＩＧ）３６を通じて蓄積ゲート
（ＳＧ）３８に蓄積される。このとき蓄積される期間は
蓄積ゲート（ＳＧ）３７に接続しているオーバフローゲ
ート４１のオン、オフで規定され、オーバフロー信号φ
OFG がローレベルが蓄積期間となる。蓄積期間の最後に
トランスファゲート（ＴＧ）３８が開き、移送信号φTG
がハイレベルの期間で電荷が出力ゲート（ＯＧ）３９ａ
を通り、浮動拡散層３９ｂに送られる。ここで発生した
各列の信号電圧は第２行の信号が送られてくるまでに水
平走査シフトレジスタ４７の出力パルスφ1H〜φ3Hによ
りアンプ４０の出力に現れる（図３の出力）。
【００３６】なお、図３中、水平走査信号φ1H〜φ3H及
び出力は、移送信号φTGのパルス間での拡大した状態を
示している。
び出力は、移送信号φTGのパルス間での拡大した状態を
示している。
【００３７】また、図１及び図２のアンプドライバＭＯ
Ｓ４０と負荷ＭＯＳ４６はインバータアンプを構成し、
水平走査信号φ1Hがハイレベルのときは第一列のドライ
バＭＯＳ４３と負荷ＭＯＳ４６によりインバータアンプ
が構成される。この場合、第２列、３列のアンプドライ
バＭＯＳ４０はオフ状態となっており、水平走査中イン
バータアンプは等価的に一つのみ動作することになり、
インバータアンプによる消費電力の増加はない構造とな
っている。
Ｓ４０と負荷ＭＯＳ４６はインバータアンプを構成し、
水平走査信号φ1Hがハイレベルのときは第一列のドライ
バＭＯＳ４３と負荷ＭＯＳ４６によりインバータアンプ
が構成される。この場合、第２列、３列のアンプドライ
バＭＯＳ４０はオフ状態となっており、水平走査中イン
バータアンプは等価的に一つのみ動作することになり、
インバータアンプによる消費電力の増加はない構造とな
っている。
【００３８】そして、水平走査信号φ1H〜φ3Hが出力さ
れた後リセット信号φR によりリセット用スイッチング
素子４２が駆動されて、浮動拡散層３９ｂに残った電荷
がリセットされる。
れた後リセット信号φR によりリセット用スイッチング
素子４２が駆動されて、浮動拡散層３９ｂに残った電荷
がリセットされる。
【００３９】このように、ＭＯＳ型で固体撮像装置３０
を構成した場合、蓄積部３５の入力ゲート（ＩＧ）３６
を常時開放状態として容量の大きい垂直信号線３４ａ，
３４ｂ…をスイッチングせず、容量の小さなアンプ４０
の出力をスイッチングすることから、前述のｋＴＣ雑音
を低減することができる。
を構成した場合、蓄積部３５の入力ゲート（ＩＧ）３６
を常時開放状態として容量の大きい垂直信号線３４ａ，
３４ｂ…をスイッチングせず、容量の小さなアンプ４０
の出力をスイッチングすることから、前述のｋＴＣ雑音
を低減することができる。
【００４０】また、垂直信号線３４ａ，３４ｂ…からの
信号電荷を一旦蓄積ゲート（ＳＧ）３７に蓄え、その電
荷をトランスファゲート（ＴＧ）３８により出力ゲート
（ＯＧ）３９ａを介して浮動拡散層３９ｂに転送して、
該垂直信号線３４ａ，３４ｂ…と分離することから、ア
ンプ４０の入力雑音も低減することができる。
信号電荷を一旦蓄積ゲート（ＳＧ）３７に蓄え、その電
荷をトランスファゲート（ＴＧ）３８により出力ゲート
（ＯＧ）３９ａを介して浮動拡散層３９ｂに転送して、
該垂直信号線３４ａ，３４ｂ…と分離することから、ア
ンプ４０の入力雑音も低減することができる。
【００４１】なお、リセット用スイッチング素子４２で
浮動拡散層３９ｂの容量をスイッチングすることから、
ｋＴＣ雑音が発生するが、従来に比べて容量が約２桁レ
ベルで小さいことから、雑音は極めて小さいものであ
る。
浮動拡散層３９ｂの容量をスイッチングすることから、
ｋＴＣ雑音が発生するが、従来に比べて容量が約２桁レ
ベルで小さいことから、雑音は極めて小さいものであ
る。
【００４２】
【発明の効果】以上のように本発明によれば、蓄積部の
入力を常時開放状態として蓄積領域の電荷を移送ゲート
を介して浮動拡散層に転送し、変換した電圧を増幅手段
で増幅することにより、ＭＯＳ型で構成した場合にｋＴ
Ｃ雑音を低下させて、低雑音かつ低消費電力化を図るこ
とができる。
入力を常時開放状態として蓄積領域の電荷を移送ゲート
を介して浮動拡散層に転送し、変換した電圧を増幅手段
で増幅することにより、ＭＯＳ型で構成した場合にｋＴ
Ｃ雑音を低下させて、低雑音かつ低消費電力化を図るこ
とができる。
【図１】本発明の一実施例の構成図である。
【図２】図１の一ラインを説明するための図である。
【図３】図１の動作のタイムチャートである。
【図４】従来の固体撮像装置の構成図である。
【図５】ｋＴＣ雑音を説明するための図である。
３０ 固体撮像装置 ３１ ホトダイオード ３３ 垂直走査レジスタ ３５ 蓄積部 ３６ 入力ゲート ３７ 蓄積ゲート（蓄積領域） ３８ トランスファ（移送）ゲート ３９ａ 出力ゲート ３９ｂ 浮動拡散層 ４０ アンプ ４１ オーバフローゲート ４２ リセット用スイッチング素子 ４３ ドライバＭＯＳ ４６ 負荷ＭＯＳ ４７ 水平走査シフトレジスタ
Claims (3)
- 【請求項１】 受光素子（３１）が二次元に配列され、
一方の一ライン分の該受光素子で発生した電荷を電圧に
変換し、それぞれスイッチング素子（４３）を介して該
一ライン分の信号を多重化する固体撮像装置において、 前記受光素子（３１）の他方の一ラインに対応してそれ
ぞれ設けられ、該受光素子（３１）で発生した電荷を、
入力ゲート（２６）を常時開放状態として蓄積領域（３
７）に蓄積し、移送ゲート（３８）を介して浮動拡散層
（３９ｂ）に送出し、該浮動拡散層（３９ｂ）で該電荷
を電圧に変換する蓄積部（３５）と、 該蓄積部（３５）に対応してそれぞれ設けられ、該蓄積
部（３５）からの電圧を増幅する増幅手段（４０）と、 該増幅手段（４０）に対応してそれぞれ設けられ、該増
幅手段（４０）から出力される信号電圧を多重化するス
イッチング手段（４３）と、 を有することを特徴とする固体撮像装置。 - 【請求項２】 前記蓄積部（３５）の浮動拡散層（３９
ｂ）の電荷をリセットするリセット用スイッチング素子
（４２）を設けることを特徴とする請求項１記載の固体
撮像装置。 - 【請求項３】 前記蓄積部（３５）の蓄積領域（３７）
に蓄積される電荷を制御するオーバフロースイッチング
素子（４１）を設けることを特徴とする請求項１又は２
記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329131A JP2714293B2 (ja) | 1991-12-12 | 1991-12-12 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329131A JP2714293B2 (ja) | 1991-12-12 | 1991-12-12 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167933A JPH05167933A (ja) | 1993-07-02 |
| JP2714293B2 true JP2714293B2 (ja) | 1998-02-16 |
Family
ID=18217974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3329131A Expired - Lifetime JP2714293B2 (ja) | 1991-12-12 | 1991-12-12 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714293B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2589747B2 (ja) * | 1988-03-30 | 1997-03-12 | 浜松ホトニクス株式会社 | 固体撮像素子およびその駆動方法 |
-
1991
- 1991-12-12 JP JP3329131A patent/JP2714293B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05167933A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11765473B2 (en) | Solid-state image sensor and image-capturing device | |
| JP4340660B2 (ja) | 増幅型固体撮像装置 | |
| JP4828914B2 (ja) | 固体撮像装置およびその駆動方法 | |
| KR101027664B1 (ko) | 고체 촬상 장치 및 전자 정보 기기 | |
| JP4340640B2 (ja) | 増幅型固体撮像装置 | |
| JP4074599B2 (ja) | 増幅型固体撮像装置 | |
| US20070109437A1 (en) | Solid state image sensing device | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| JP4666383B2 (ja) | 増幅型固体撮像装置および電子情報機器 | |
| KR20070063451A (ko) | 고체 촬상장치 및 그 구동방법 | |
| KR100775009B1 (ko) | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 | |
| US8264582B2 (en) | Solid-state image capturing apparatus and electronic information device | |
| JP2714293B2 (ja) | 固体撮像装置 | |
| JP2007096791A (ja) | 増幅型固体撮像装置 | |
| KR100544224B1 (ko) | 고체촬상소자 및 전자정보장치 | |
| JP4453306B2 (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
| JP4269957B2 (ja) | 直流レベル変換回路および直流レベル変換回路を制御する方法 | |
| JPH08251488A (ja) | 固体撮像装置 | |
| JP2003283929A (ja) | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 | |
| JP3658266B2 (ja) | 信号転送方法と該信号転送方法を用いた固体撮像装置の信号転送方法、信号転送装置及び該信号転送装置を用いた固体撮像装置 | |
| JP2002077732A (ja) | 固体撮像装置 | |
| JPH08251490A (ja) | 固体撮像装置 | |
| JP2003158683A (ja) | 固体撮像装置およびそれを用いた固体撮像システム | |
| JPH05153498A (ja) | 固体撮像装置 | |
| JPH02199973A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971021 |