JPH08251490A

JPH08251490A - 固体撮像装置

Info

Publication number: JPH08251490A
Application number: JP7080850A
Authority: JP
Inventors: Hitoshi Nomura; 仁野村
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1995-03-14
Filing date: 1995-03-14
Publication date: 1996-09-27

Abstract

(57)【要約】【目的】映像信号のＳ／Ｎ比が良好で、映像信号の読
出し動作が速く、誘導ノイズの低減を図ることができる
固体撮像装置を得る。【構成】複数の画素から出力される入射光量と暗出力
の和に応じた第１成分の電圧信号と暗出力に応じた第２
成分の電圧信号のいずれか一方を記憶する第１の記憶手
段と、第１の記憶手段の記憶動作とリセット動作を制御
する第１のスイッチング手段と、複数の画素から出力さ
れる第１成分の電圧信号と第２成分の電圧信号のいずれ
か他方と既に第１の記憶手段に記憶されている電圧信号
の減算による入射光量に応じた成分の電圧信号に対応す
る電流信号を出力する電圧電流変換手段と、各電圧電流
変換手段の固有のオフセット電流を記憶する電流記憶手
段と、電流信号とオフセット電流との和に応じた合成電
流信号と電流記憶手段に記憶されたオフセット電流の減
算による電流信号を順次水平読出し線に読み出すための
第２のスイッチング手段とを備えた固体撮像装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像装置に関する
ものである。

【０００２】

【従来の技術】図６は、従来の一般的な固体撮像装置
（増幅型固体撮像装置を含む）の概略構成を示す模式回
路図である。図６の固体撮像装置では、説明のために４
つの画素が、２行２列のマトリクス状に配置された場合
を例示しており、ここでは、光電変換部を備えたＭＯＳ
型静電誘導トランジスタ（ＭＯＳＳＩＴ（以下、単に
「ＳＩＴトランジスタ」という。））Ｓ₁₁，Ｓ₁₂，
Ｓ₂₁，Ｓ₂₂を用いて、ソースフォロワによる信号読み出
し方式を用いている。

【０００３】各ＳＩＴトランジスタＳ₁₁，Ｓ₁₂，Ｓ₂₁，
Ｓ₂₂のソースは、マトリクス配置の各列毎に垂直ソース
ライン（垂直読出し線）２ａ，２ｂに共通に接続されて
おり、ドレインには、電源電圧ＶＤＳが共通に接続され
ている。また、各ＳＩＴトランジスタＳ₁₁，Ｓ₁₂，
Ｓ₂₁，Ｓ₂₂のゲート電極は、マトリクス配置の各行毎に
垂直走査回路６によって走査されるクロックライン１３
ａ，１３ｂに共通接続され、前記垂直走査回路６から送
出される電圧駆動パルスφG1，φG2によって行単位で動
作するようになっている。

【０００４】前記垂直ソースライン２ａと２ｂは、一方
において、各列毎に光信号出力転送用ＭＯＳトランジス
タＴＳ₁ ，ＴＳ₂ 及び暗出力転送用ＭＯＳトランジスタ
ＴＤ ₁ ，ＴＤ₂ を介して光信号出力蓄積用コンデンサＣ
Ｓ₁ ，ＣＳ₂ 及び暗出力蓄積用コンデンサＣＤ₁ ，ＣＤ
₂ に接続されており、これら蓄積用コンデンサ（ＣＳ
₁ ，ＣＳ₂ ，ＣＤ₁ ，ＣＤ₂ ）は、水平読出し選択用Ｍ
ＯＳトランジスタＴＨ_S1，ＴＨ_S2，ＴＨ_D1，ＴＨ_D2を経
て信号出力線（水平読出し線）１６ａ及び暗出力線（水
平読出し線）１６ｂに接続されている。

【０００５】尚、一般的に、前記信号出力線１６ａ及び
暗出力線１６ｂには、寄生容量Ｃ_HS，Ｃ_HDが存在する。
また、この信号出力線１６ａ及び暗出力線１６ｂの一方
には、バッファアンプ１７ａ，１７ｂが接続されてい
る。

【０００６】また、前記信号出力線１６ａ及び暗出力線
１６ｂの他方には、残留する映像信号をリセットする水
平読み出しリセット用ＭＯＳトランジスタＴＲ_HS，ＴＲ
_HDのドレインが接続されており、この水平読み出しリセ
ット用ＭＯＳトランジスタＴＲ_HS，ＴＲ_HDのゲート電極
にクロックライン１８ａを介して駆動パルス発生回路１
８から送出される駆動パルスφRSH が供給されたとき
に、該水平読み出しリセット用ＭＯＳトランジスタＴＲ
_HS，ＴＲ_HDが動作するようになっている。

【０００７】前記水平読出し選択用ＭＯＳトランジスタ
ＴＨ_S1，ＴＨ_D1のゲート電極は水平駆動回路７の水平選
択信号ライン７ａに、また前記水平読出し選択用ＭＯＳ
トランジスタＴＨ_S2，ＴＨ_D2のゲート電極は水平駆動回
路７の水平選択信号ライン７ｂにそれぞれ共通接続さ
れ、該水平駆動回路７から送出される駆動パルスφH1，
φH2によって水平読出しが制御されるようになってい
る。

【０００８】前記光信号出力転送用ＭＯＳトランジスタ
ＴＳ₁ ，ＴＳ₂ の各ゲート電極には光信号用クロックラ
イン１４ａを介して駆動パルス発生回路１４から送出さ
れる駆動パルスφTSが、又前記暗出力転送用ＭＯＳトラ
ンジスタＴＤ₁ ，ＴＤ₂ の各ゲート電極には暗出力用ク
ロックライン１５ａを介して駆動パルス発生回路１５か
ら送出される駆動パルスφTDが供給されるようになって
おり、それぞれの駆動パルスφTS，φTDによって、前記
光信号出力転送用ＭＯＳトランジスタＴＳ₁ ，ＴＳ₂ 及
び暗出力転送用ＭＯＳトランジスタＴＤ₁ ，ＴＤ₂ が各
々予め定められた順序で交互に動作するようになってい
る。

【０００９】前記垂直ソースライン２ａ及び２ｂは、他
方において、各列毎にリセット用ＭＯＳトランジスタＴ
Ｒ_V1，ＴＲ_V2のドレインと、定電流源１２ａ，１２ｂと
に接続されており、各リセット用ＭＯＳトランジスタＴ
Ｒ_V1，ＴＲ_V2のソースは接地され、各定電流源１２ａ，
１２ｂには電源電圧ＶＣが供給されている。

【００１０】尚、前記リセット用ＭＯＳトランジスタＴ
Ｒ_V1，ＴＲ_V2のゲート電極は、クロックライン１１ａを
介して駆動パルス発生回路１１に接続されており、該駆
動パルス発生回路１１から送出される駆動パルスφRSV
が、前記リセット用ＭＯＳトランジスタＴＲ_V1，ＴＲ_V2
のゲート電極に供給されると、このリセット用ＭＯＳト
ランジスタＴＲ_V1，ＴＲ_V2が動作して、前記垂直ソース
ライン２ａ，２ｂ及び光信号出力蓄積用コンデンサＣＳ
₁ ，ＣＳ₂ 及び暗出力蓄積用コンデンサＣＤ₁，ＣＤ₂
のリセットを行うようになっている。

【００１１】次に、図７に示すタイミングチャートを参
照しながら、図６において示した従来の固体撮像装置の
動作について説明する。先ず、図７に示すように、期間
ｔ₁₁において、駆動パルスφTSをハイレベルにする。こ
の結果、既にハイレベルとなっている駆動パルスφRSV
によって導通状態にされているリセット用ＭＯＳトラン
ジスタＴＲ_V1，ＴＲ_V2と同様に、光信号出力転送用ＭＯ
ＳトランジスタＴＳ₁，ＴＳ₂ も導通状態とされる。

【００１２】この結果、これらリセット用ＭＯＳトラン
ジスタＴＲ_V1，ＴＲ_V2及び光信号出力転送用ＭＯＳトラ
ンジスタＴＳ₁ ，ＴＳ₂ が導通し、光信号出力蓄積用コ
ンデンサＣＳ₁ ，ＣＳ₂ に残留する信号電荷が垂直ソー
スライン２ａ，２ｂを介してリセット用ＭＯＳトランジ
スタＴＲ_V1，ＴＲ_V2のソースから排出され、この光信号
出力蓄積用コンデンサＣＳ₁ ，ＣＳ₂ は接地レベルにリ
セット（初期化）される。尚、このとき、ＳＩＴトラン
ジスタＳ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂のゲートは、光電変換部
によって光電変換された電荷が蓄積される状態となって
いる。

【００１３】次に、期間ｔ₁₂において、駆動パルスφRS
V をローレベルにしてリセット用ＭＯＳトランジスタＴ
Ｒ_V1，ＴＲ_V2を遮断状態にするとともに、駆動パルスφ
G1の電圧を読出しレベルＶＧ₂ にして第１行目のＳＩＴ
トランジスタＳ₁₁，Ｓ₁₂を読み出し状態にする。

【００１４】この結果、ＳＩＴトランジスタＳ₁₁，Ｓ₁₂
がソースフォロワ動作を行い、該ＳＩＴトランジスタＳ
₁₁，Ｓ₁₂のゲートに蓄積された電荷が垂直ソースライン
２ａ，２ｂに読み出されるとともに、既にハイレベルと
なっている駆動パルスφTSにより導通状態にある光信号
出力転送用ＭＯＳトランジスタＴＳ₁ ，ＴＳ₂ を介し
て、前記電荷（映像信号）が光信号出力蓄積用コンデン
サＣＳ₁ ，ＣＳ₂ に蓄積される。尚、この映像信号に
は、暗成分（Ｄ）と光信号成分（Ｓ）とを合わせた成分
が含まれており、以下、この映像信号を「合成電圧信号
（ＶＤ＋ＶＳ）」と称す。

【００１５】次に、期間ｔ₁₃において、駆動パルスφTS
をローレベルにして、光信号出力転送用ＭＯＳトランジ
スタＴＳ₁ ，ＴＳ₂ を遮断状態にする。この結果、前記
合成電圧信号（ＶＤ＋ＶＳ）が、前記光信号出力蓄積用
コンデンサＣＳ₁ ，ＣＳ₂ に保持されたままの状態とな
る。

【００１６】また、このとき（期間ｔ₁₃）、駆動パルス
φG1の電圧を設定レベルＶＧ₁ にして、第１行目のＳＩ
ＴトランジスタＳ₁₁，Ｓ₁₂の読み出し動作を停止する。
また、駆動パルスφRSV をハイレベルにして、リセット
用ＭＯＳトランジスタＴＲ_V1，ＴＲ_V2を導通状態にす
る。この結果、垂直ソースライン２ａ，２ｂが接地され
る。

【００１７】次に、期間ｔ₁₄において、駆動パルスφG1
の電圧をリセットレベルＶＧ₃ にする。この結果、既に
ハイレベルとなって導通状態とされているリセット用Ｍ
ＯＳトランジスタＴＲ_V1，ＴＲ_V2によって、第１行目の
ＳＩＴトランジスタＳ₁₁，Ｓ₁₂のリセット（初期化）が
行われる。尚、第１行目のＳＩＴトランジスタＳ₁₁，Ｓ
₁₂のリセットが行われた後、駆動パルスφG1の電圧を設
定レベルＶＧ₁ にして、第１行目のＳＩＴトランジスタ
Ｓ₁₁，Ｓ₁₂の動作を停止する。

【００１８】次に、期間ｔ₁₅において、駆動パルスφTD
をハイレベルにして、暗出力転送用ＭＯＳトランジスタ
ＴＤ₁ ，ＴＤ₂ を導通状態にする。この結果、既にハイ
レベルとなって導通状態とされているリセット用ＭＯＳ
トランジスタＴＲ_V1，ＴＲ_V2と暗出力転送用ＭＯＳトラ
ンジスタＴＤ₁ ，ＴＤ₂ が導通し、暗出力蓄積用コンデ
ンサＣＤ₁ ，ＣＤ₂ に残留する信号電荷が垂直ソースラ
イン２ａ，２ｂを介してリセット用ＭＯＳトランジスタ
ＴＲ_V1，ＴＲ_V2のソースから排出され、この暗出力蓄積
用コンデンサＣＤ₁ ，ＣＤ₂ は接地レベルにリセット
（初期化）される。

【００１９】次に、期間ｔ₁₆において、駆動パルスφRS
V をローレベルにして、リセット用ＭＯＳトランジスタ
ＴＲ_V1，ＴＲ_V2を遮断状態にするとともに、駆動パルス
φG1の電圧を読出しレベルＶＧ₂ にして第１行目のＳＩ
ＴトランジスタＳ₁₁，Ｓ₁₂を読み出し状態にする。

【００２０】この結果、ＳＩＴトランジスタＳ₁₁，Ｓ₁₂
がソースフォロワ動作を行い、ＳＩＴトランジスタ
Ｓ₁₁，Ｓ₁₂のリセット後の映像信号が、垂直ソースライ
ン２ａ，２ｂに読み出され、既にハイレベルとなってい
る駆動パルスφTDにより導通状態にある暗出力転送用Ｍ
ＯＳトランジスタＴＤ₁ ，ＴＤ₂ を介して、前記映像信
号が暗出力蓄積用コンデンサＣＤ₁ ，ＣＤ₂ に蓄積され
る。尚、この映像信号には、暗成分（Ｄ）のみが含まれ
ており、以下、この映像信号を「暗電圧信号ＶＤ」と称
す。

【００２１】次に、期間ｔ₁₆の終了時において、前記駆
動パルスφG1が設定レベルＶＧ₁ に、駆動パルスφTDが
ローレベルにされるとともに、駆動パルスφRSV がハイ
レベルにされる。この結果、第１行目のＳＩＴトランジ
スタＳ₁₁，Ｓ₁₂が、再び光入射による電荷をゲートに蓄
積する状態にされるとともに、暗出力蓄積用コンデンサ
ＣＤ₁ ，ＣＤ₂ が遮断状態にされ、該暗出力蓄積用コン
デンサＣＤ₁ ，ＣＤ₂に前記暗電圧信号ＶＤが保持され
た状態のままににされる。また、リセット用ＭＯＳトラ
ンジスタＴＲ_V1，ＴＲ_V2は導通状態とされる。

【００２２】次に、期間ｔ₁₇において、先ず、水平駆動
回路６から水平読出し選択用ＭＯＳトランジスタＴ
Ｈ_S1，ＴＨ_D1のゲート電極に駆動パルスφH1が印加され
る。この結果、水平読出し選択用ＭＯＳトランジスタＴ
Ｈ_S1，ＴＨ_D1が動作し、光信号出力蓄積用コンデンサＣ
Ｓ₁ に蓄積された合成電圧信号（ＶＤ＋ＶＳ）は信号出
力線１６ａに、又暗出力蓄積用コンデンサＣＤ₁ に蓄積
された暗電圧信号ＶＤは暗出力線１６ｂに、それぞれ読
み出され、バッファアンプ１７ａ及び１７ｂを介して出
力端子ＶＯに出力される。

【００２３】尚、一般的に、信号出力線１６ａ及び暗出
力線１６ｂには寄生容量Ｃ_HS，Ｃ_HDが存在するため、合
成電圧信号（ＶＤ＋ＶＳ）が信号出力線１６ａに、又暗
電圧信号ＶＤが暗出力線１６ｂに読み出されたとき、そ
れぞれの電圧信号（（ＶＤ＋ＶＳ），ＶＤ）の一部がこ
れら寄生容量Ｃ_HS，Ｃ_HDに保持され、前記信号出力線１
６ａ及び暗出力線１６ｂに残留する。そのため、水平読
み出しリセット用ＭＯＳトランジスタＴＲ_HS，ＴＲ_HDに
駆動パルスφRSH を印加して、前記信号出力線１６ａ及
び暗出力線１６ｂの各々に残留する電圧信号（（ＶＤ＋
ＶＳ），ＶＤ）を排出し、前記信号出力線１６ａ及び暗
出力線１６ｂを接地レベルにリセット（初期化）する。

【００２４】次に、再び水平駆動回路６から水平読出し
選択用ＭＯＳトランジスタＴＨ_S2，ＴＨ_D2のゲート電極
に駆動パルスφH2が印加される。この結果、水平読出し
選択用ＭＯＳトランジスタＴＨ_S2，ＴＨ_D2が動作し、光
信号出力蓄積用コンデンサＣＳ₂ に蓄積された合成電圧
信号（ＶＤ＋ＶＳ）は信号出力線１６ａに、又暗出力蓄
積用コンデンサＣＤ₂ に蓄積された暗電圧信号ＶＤは暗
出力線１６ｂに、それぞれ読み出され、バッファアンプ
１７ａ及び１７ｂを介して出力端子ＶＯに出力される。

【００２５】そして、水平読み出しリセット用ＭＯＳト
ランジスタＴＲ_HS，ＴＲ_HDに駆動パルスφRSH を印加し
て、前記信号出力線１６ａ及び暗出力線１６ｂに残留す
る電圧信号（（ＶＤ＋ＶＳ）、ＶＤ）を排出し、前記信
号出力線１６ａ及び暗出力線１６ｂを接地レベルにリセ
ット（初期化）する。

【００２６】以上のように、期間ｔ₁₇においては、水平
駆動回路６から送出される駆動パルス（φH1，φH2）と
駆動パルスφRSH を順次交互にハイレベル，ローレベル
にして、水平読出し選択用ＭＯＳトランジスタＴＨ_S1，
ＴＨ_D1，ＴＨ_S2，ＴＨ_D2を動作させ、光信号出力蓄積用
コンデンサＣＳ₁ ，ＣＳ₂ 及び暗出力蓄積用コンデンサ
ＣＤ₁ ，ＣＤ₂ の各々に蓄積された電圧信号（（ＶＤ＋
ＶＳ），ＶＤ）を信号出力線１６ａ，暗出力線１６ｂ及
びバッファアンプ１７ａ，１７ｂを介して出力端子ＶＯ
に出力し、その後に、水平読み出しリセット用ＭＯＳト
ランジスタＴＲ_HS，ＴＲ_HDを動作させ、前記信号出力線
１６ａ及び暗出力線１６ｂをリセット（初期化）してい
る。

【００２７】尚、出力端子ＶＯとバッファアンプ１７ａ
及び１７ｂの間には、減算処理アンプ１７ｃが設けられ
ている。これは、信号出力線１６ａには合成電圧信号
（ＶＳ＋ＶＤ）が読み出され、又暗出力線１６ｂには暗
電圧信号ＶＤが読み出されるため、これらを減算処理
（（ＶＳ＋ＶＤ）−ＶＤ）することによって、真の映像
信号（光電圧信号ＶＳ）のみを抽出するためである。

【００２８】以上の動作を第２行目のＳＩＴトランジス
タＳ₂₁，Ｓ₂₂について、同様に行うことにより（ｔ₂₁〜
ｔ₂₇）、所謂ラスタースキャンが行われる。

【００２９】このようなソースフォロワによる読み出し
動作を行う固体撮像装置では、電荷をソースフォロワア
ンプで増幅して読み出すためＳ／Ｎ比が高く、映像信号
のリニアリティが良いほか、固定パターンノイズ（ＦＰ
Ｎ）の主原因である画素（ＳＩＴトランジスタＳ₁₁，Ｓ
₁₂，Ｓ₂₁，Ｓ₂₂）毎の閾値のばらつきが、暗電圧信号Ｖ
Ｄを記憶する（ＣＤ₁ ，ＣＤ₂ ）ことにより、合成電圧
信号（ＶＳ＋ＶＤ）からなる映像信号との差を取って簡
単に除去できるという利点を有している。

【００３０】

【発明が解決しようとする課題】しかしながら、上記従
来の固体撮像装置においては、トランジスタ（Ｓ₁₁，Ｓ
₁₂，Ｓ₂₁，Ｓ₂₂）によって増幅した電荷を電圧として、
そのまま水平読出し線（１６ａ，１６ｂ）に読出してい
たため、以下に示すような問題点が生じている。

【００３１】第１に、増幅した電荷（映像信号）の読出
し動作に時間がかかるという問題点がある。これは、水
平読出し線に寄生容量（Ｃ_HS，Ｃ_HD）が存在するため、
映像信号（合成電圧信号（ＶＤ＋ＶＳ）、暗電圧信号
（ＶＤ））を出力線に読み出す際に、前記寄生容量を充
電しなければならず、更にその後に、該寄生容量をリセ
ットしなければならないため、読出し動作速度が遅くな
るのである。

【００３２】第２に、合成電圧信号（ＶＤ＋ＶＳ）と、
暗電圧信号（ＶＤ）とをそれぞれ別々に出力するために
水平読出し線（１６ａ，１６ｂ）が２系統（２本）設け
られているが、このためにバッファアンプ（１７ａ，１
７ｂ）を２つ設けなければならず、高価になるのみなら
ず、実効的なランダム雑音が、√２倍になるという問題
点が生じている。

【００３３】第３に、従来の固体撮像装置においては、
水平読出し線（１６ａ，１６ｂ）に寄生容量（Ｃ_HS，Ｃ
_HD）が存在するため、この寄生容量による電荷分配によ
って、信号線に読み出される映像信号（合成電圧信号
（ＶＤ＋ＶＳ）、暗電圧信号ＶＤ）の電圧が低下してし
まうという問題点がある。

【００３４】第４に、従来の固体撮像装置に設けられて
いるバッファアンプ（１７ａ，１７ｂ）は、一般的に、
コンデンサ（ＣＳ₁ ，ＣＳ₂ ，ＣＤ₁ ，ＣＤ₂ ）に蓄積
された電荷（映像信号）が減衰しないようにするため、
入力インピーダンスは高く設計されている。即ち、従来
の固体撮像装置に備えられているバッファアンプ（１７
ａ，１７ｂ）は、映像信号のＳ／Ｎ比を良好にするため
に、入力インピーダンスは高くされている。

【００３５】しかし、バッファアンプは、その性能を高
インピーダンスにすると外部からの誘導ノイズを受け易
くなり、結果的に映像信号のＳ／Ｎが悪くなり易いとい
う問題点が生じる。

【００３６】本発明は、上記課題を鑑みて成されたもの
であり、映像信号のＳ／Ｎ比を良好にすることができる
固体撮像装置を得ることである。

【００３７】また、本発明の別の目的は、映像信号の読
出し動作が速い固体撮像装置を得ることである。

【００３８】また、本発明の別の目的は、誘導ノイズを
受けにくくすることができる固体撮像装置を得ることを
目的とする。

【００３９】

【課題を解決するための手段】請求項１に記載の発明に
係る固体撮像装置は、上記目的を達成するために、２次
元マトリクス状に配列され、入射光に応じた電荷を電圧
信号に変換して出力する複数の画素と、前記画素を前記
マトリクス配列の各行毎に共通に順次列方向に走査して
各画素からの電圧信号を列毎に取り出すための複数の垂
直読出し線と、前記複数の垂直読出し線を行方向に走査
して各行毎の時系列的な電圧信号を順次取り出すための
水平読出し線と、を備えた固体撮像装置であって、各垂
直読出し線には、各々に接続された画素が走査されたと
きに該画素から出力される電圧信号を記憶する第１の記
憶手段がそれぞれ設けられ、前記第１の記憶手段の各々
は、全ての記憶手段の記憶動作とリセット動作とを制御
するための第１のスイッチング手段に接続され、第１の
スイッチング手段および各行毎の各画素を順次制御する
ことにより、各画素から入射光量及び暗出力の和に応じ
た第１成分からなる電圧信号と暗出力に応じた第２成分
からなる電圧信号とを別々の時点で出力させると共に、
前記第１の記憶手段に前記第１成分からなる電圧信号と
第２成分からなる電圧信号とのいずれか一方を記憶さ
せ、次いで画素から出力される第１成分からなる電圧信
号と第２成分からなる電圧信号とのいずれか他方と既に
前記第１の記憶手段に記憶されている電圧信号との減算
による入射光量に応じた成分からなる電圧信号に対応す
る電流信号を出力する電圧電流変換手段とが設けられ、
各電圧電流変換手段の出力側には、電圧電流変換手段の
固有のオフセット電流を記憶する電流記憶手段が更に設
けられ、各電圧電流変換手段と水平読出し線との間に
は、前記電流信号と前記オフセット電流との和に応じた
合成電流信号と前記電流記憶手段に記憶されたオフセッ
ト電流との減算による電流信号を順次前記水平読出し線
に読み出すための第２のスイッチング手段がそれぞれ設
けられていることを特徴とするものである。

【００４０】また、請求項２に記載の発明に係る固体撮
像装置では、請求項１に記載の固体撮像装置において、
前記画素が、入射光に応じた電荷を生じて蓄積する光電
変換素子と、制御領域に受け取った電荷に応じた電圧信
号を生じる増幅素子と、光電変換素子で発生・蓄積され
た電荷を増幅素子の制御領域へ選択的に転送する転送制
御素子と、増幅素子の制御領域の電荷を選択的にリセッ
トするリセット制御素子とを含むことを特徴とするもの
である。

【００４１】

【作用】請求項１に記載の発明による固体撮像装置は、
複数の画素と、複数の垂直読出し線と、水平読出し線
と、第１の記憶手段と、第１のスイッチング手段と、電
圧電流変換手段と、電流記憶手段と、第２のスイッチン
グ手段とから主に構成されている。

【００４２】ここで、複数の画素は、２次元マトリクス
状に配列され、入射光に応じた電荷を電圧信号に変換し
て出力する。複数の垂直読出し線は、前記画素を前記マ
トリクス配列の各行毎に共通に順次列方向に走査して各
画素からの電圧信号を列毎に取り出す。水平読出し線
は、前記複数の垂直読出し線を行方向に走査して各行毎
の時系列的な電流信号を順次取り出す。

【００４３】また、第１の記憶手段は、各垂直読出し線
に設けられ、各垂直読出し線の各々に接続された画素が
走査されたときに該画素から出力される電圧信号を記憶
する。第１のスイッチング手段は、前記第１の記憶手段
の各々と接続され、全ての第１の記憶手段の記憶動作と
リセット動作とを制御する。

【００４４】また、電圧電流変換手段は、前記第１のス
イッチング手段および各行毎の各画素が順次制御される
ことにより、各画素から入射光量及び暗出力の和に応じ
た第１成分からなる電圧信号と暗出力に応じた第２成分
からなる電圧信号とが別々の時点で出力され、前記第１
の記憶手段が前記第１成分からなる電圧信号と第２成分
からなる電圧信号とのいずれか一方を記憶し、次いで画
素から出力される第１成分からなる電圧信号と第２成分
からなる電圧信号とのいずれか他方と既に前記第１の記
憶手段に記憶されている電圧信号との減算による入射光
量に応じた成分からなる電圧信号に対応する電流信号を
出力する。

【００４５】また、電流記憶手段は、各電圧電流変換手
段の出力側に設けられ、電圧電流変換手段の固有のオフ
セット電流を記憶する。第２のスイッチング手段は、各
電圧電流変換手段と水平読出し線との間にそれぞれ設け
られ、前記電圧電流変換手段から出力される電流信号と
前記オフセット電流の和に応じた合成電流信号と前記電
流記憶手段に記憶されたオフセット電流との減算による
電流信号を順次前記水平読出し線に読み出す。

【００４６】つまり、本発明においては、複数の画素か
ら、入射光量と暗出力との和に応じた第１成分からなる
電圧信号と暗出力に応じた第２成分からなる電圧信号と
のいずれか一方が出力され、出力された電圧信号は第１
のスイッチング手段によって制御される第１の記憶手段
に記憶される。

【００４７】その後、続いて複数の画素から、入射光量
と暗出力との和に応じた第１成分からなる電圧信号と暗
出力に応じた第２成分からなる電圧信号とのいずれか他
方が出力されると、この出力された電圧信号と前記第１
の記憶手段に記憶されている電圧信号とが、前記第１の
スイッチング手段の制御動作に伴って減算されるように
合成され、これにより入射光のみに応じた成分からなる
電圧信号のみが、電圧電流変換手段に印加される。

【００４８】即ち、第１の記憶手段に記憶された電圧信
号を入射光量（Ｓ）と暗出力（Ｄ）との和に応じた第１
成分からなる電圧信号（ＶＳ＋ＶＤ）と、その後に画素
から出力される電圧信号を暗出力（Ｄ）に応じた第２成
分からなる電圧信号（ＶＤ）と仮定すると、第１のスイ
ッチング手段の制御動作に伴って、（ＶＳ＋ＶＤ）−
（ＶＤ）＝（ＶＳ）なる減算が行われ、入射光にのみ応
じた成分（Ｓ）からなる電圧信号（ＶＳ）のみが、電圧
電流変換手段に印加されるのである。

【００４９】そして、電圧電流変換手段に印加された電
圧信号（ＶＳ）は、該電圧信号（ＶＳ）に対応する電流
信号（ＩＳ）に変換される出力されるが、このとき、電
圧電流変換手段自身に流れる固有のオフセット電流（Ｉ
_off ）が前記電流信号（ＩＳ）に重畳される場合が考え
られる。即ち、電圧電流変換手段から出力される電流信
号は、（ＩＳ＋Ｉ_off ）なる電流信号が出力される場合
が考えられるのある。

【００５０】従って、このような場合も考えられるた
め、本発明においては、各電圧電流変換手段の出力側に
電流記憶手段を設け、この電流記憶手段に予め電圧電流
変換手段自身に流れる固有のオフセット電流（Ｉ_off ）
を記憶させる。

【００５１】そして、第２のスイッチング手段が動作す
ることにより、電流記憶手段に記憶された電圧電流変換
手段自身に流れる固有のオフセット電流（Ｉ_off ）と電
圧電流変換手段から出力される電流信号（ＩＳ＋Ｉ
_off ）とが、水平読出し線に読み出されるようになる
が、このとき、電流記憶手段に記憶されたオフセット電
流（Ｉ_off ）と電圧電流変換手段から出力される電流信
号（ＩＳ＋Ｉ_off ）とが減算されるように合成され、こ
れにより入射光量のみに応じた成分（Ｓ）からなる電流
信号（ＩＳ）のみが前記水平読出し線に読み出される。
即ち、（ＩＳ＋Ｉ_off）−（Ｉ_off ）＝ＩＳなる減算が
行われるのである。

【００５２】従って、第２のスイッチング手段の動作に
よって、水平読出し線には、入射光量に応じた成分から
なる電流信号（ＩＳ）のみが読み出される。

【００５３】従って、水平読出し線に読み出される映像
信号が電流信号として読み出されるため、水平読出し線
に存在する寄生容量による電荷分配がなくなり、映像信
号のＳ／Ｎ比を向上させることが可能になるとともに、
水平読出し線に低入力インピーダンスの出力回路を用い
ることが可能となり、出力される映像信号が外部からの
誘導ノイズの影響を受けることがなくなる。

【００５４】また、本発明においては、水平読出し線に
読み出される映像信号が電流信号であるため、映像信号
の読出し動作を速くすることが可能になる。

【００５５】つまり、従来の固体撮像装置においては、
水平読出し線に読み出す映像信号を電圧として読み出す
ようにしていたため、水平読出し線の寄生容量を無視す
ることができず、例えば映像信号を水平読出し線に読み
出す際には前記寄生容量を充電した後、該寄生容量に蓄
積された電荷をリセットしなければならないため、読出
し動作速度が遅くなるという問題点が生じていたが、本
発明においては、水平読出し線に読み出される映像信号
を電流信号に変換した後に、該水平読出し線に読み出す
ようにしたため、寄生容量が存在しても、この寄生容量
の充電やリセット動作を行う必要がなくなり、映像信号
の読出し動作を速くすることが可能になる。

【００５６】請求項２に記載の発明による固体撮像装置
では、請求項１に記載の固体撮像装置において、前記画
素は、例えば光電変換素子と、増幅素子と、転送制御素
子と、リセット制御素子とから構成される。

【００５７】ここで、光電変換素子は、入射光に応じた
電荷を生じて蓄積する。増幅素子は、制御領域に受け取
った電荷に応じた電圧信号を生じる。転送制御素子は、
前記光電変換素子で発生・蓄積された電荷を前記増幅素
子の制御領域へ選択的に転送する。リセット素子は、前
記増幅素子の制御領域の電荷を選択的にリセットする。

【００５８】つまり、従来例において示したＭＯＳ型静
電誘導トランジスタ（ＭＯＳＳＩＴ）などでは、画素構
造上、合成電圧信号（ＶＤ＋ＶＳ）と暗電圧信号（Ｖ
Ｄ）とを出力する間に画素のリセット（初期化）動作を
行うため、このリセット動作を行う時間だけ、映像信号
の読出し動作が遅くなるが、請求項２に記載の構成の画
素においては、入射光量及び暗出力の和に応じた第１成
分からなる電圧信号（映像信号）と暗出力に応じた第２
成分からなる電圧信号（映像信号）とを出力する間に、
いわゆる画素のリセット（初期化）動作をしなくても前
記両信号を出力することができるため、更に高速で、映
像信号を読み出すことが可能になる。

【００５９】

【実施例】図１は、本発明の一実施例に係る固体撮像装
置の概略構成を示す模式回路図である。図１に示す固体
撮像装置では、説明のために４つの画素１が、２行２列
のマトリクス状に配置された場合を例示している。各画
素１は、入射光に応じた電荷を生成して蓄積するフォト
ダイオードＰＤと、制御領域に受け取った電荷に応じた
信号を電圧信号として出力する増幅用トランジスタ（本
実施例においてはＮチャネル型ＪＦＥＴ）ＱＡと、前記
フォトダイオードＰＤで生成・蓄積された電荷を増幅用
トランジスタＱＡの制御領域へ選択的に転送する転送用
ＭＯＳトランジスタ（Ｐチャネル型）ＱＴと、前記増幅
用トランジスタＱＡの制御領域の電荷を選択的に初期化
するためのリセット用ＭＯＳトランジスタ（Ｐチャネル
型）ＱＰとから構成され、前記増幅用トランジスタＱＡ
によるソースフォロワ動作によって信号が読み出される
ようになっている。

【００６０】各増幅用トランジスタＱＡのソースは、マ
トリクス配置の各列毎に垂直ソースライン２ａ，２ｂに
共通に接続されており、また、各増幅用トランジスタＱ
Ａのドレイン及びフォトダイオードＰＤのカソード側に
は電源電圧VDS が各画素毎に共通に印加されている。ま
た、各フォトダイオードＰＤのアノード側及び各増幅用
トランジスタＱＡのゲート（制御領域）は、それぞれ転
送用ＭＯＳトランジスタＱＴのソース・ドレインに接続
されている。

【００６１】転送用ＭＯＳトランジスタＱＴの転送用ゲ
ート電極は、マトリクス配置の各行毎に垂直走査回路６
に接続されたクロックライン３ａあるいは３ｂに共通接
続され、前記垂直走査回路６から送出される駆動パルス
φTG1 あるいはφTG2 が与えられると、該転送用ＭＯＳ
トランジスタＱＴが各行毎に順次動作するようになって
いる。

【００６２】リセット用ＭＯＳトランジスタＱＰのドレ
インは、マトリクス配置の各行毎に垂直走査回路６に接
続されたクロックライン５ａあるいは５ｂに共通接続さ
れており、また、該リセット用ＭＯＳトランジスタＱＰ
のゲート電極は、行ライン４ａを介して駆動パルス発生
回路４に各画素毎に共通に接続されている。また、リセ
ット用ＭＯＳトランジスタＱＰのソースは、転送用ＭＯ
ＳトランジスタＱＴのドレインと共有になっている。そ
して、このリセット用ＭＯＳトランジスタＱＰのゲート
電極に前記駆動パルス発生回路４から送出される駆動パ
ルスφRGが与えられると、該リセット用ＭＯＳトランジ
スタＱＰが動作するようになっている。

【００６３】前記垂直ソースライン２ａ，２ｂは、一方
において、各列毎に出力信号蓄積用コンデンサＣＤ₁ ，
ＣＤ₂ と接続しており、更に、これら出力信号蓄積用コ
ンデンサＣＤ₁ ，ＣＤ₂ は、該コンデンサ（ＣＤ₁ ，Ｃ
Ｄ₂ ）の動作を制御するためのスイッチ用ＭＯＳトラン
ジスタ（Ｎチャネル型）ＱＯ₁ ，ＱＯ₂ のドレイン、及
び電圧−電流変換用ＭＯＳトランジスタ（デプレッショ
ン型Ｎチャネル）ＱＲ₁ ，ＱＲ₂ のゲート電極と接続し
ている。

【００６４】前記スイッチ用ＭＯＳトランジスタＱＯ
₁ ，ＱＯ₂ のゲート電極は、クロックライン１０ａを介
して駆動パルス発生回路１０に接続されており、該駆動
パルス発生回路１０から送出される駆動パルスφT が、
前記スイッチ用ＭＯＳトランジスタＱＯ₁ ，ＱＯ₂ のゲ
ート電極に与えられると、このスイッチ用ＭＯＳトラン
ジスタＱＯ₁ ，ＱＯ₂ が動作するようになっている。ま
た、このスイッチ用ＭＯＳトランジスタＱＯ₁ ，ＱＯ₂
のソースは接地されている。

【００６５】各電圧−電流変換用ＭＯＳトランジスタＱ
Ｒ₁ ，ＱＲ₂ のソースはそれぞれ抵抗Ｒ₁ あるいはＲ₂
を介して定電圧源ＶＳに接続され、又ドレインは分離ス
イッチ用ＭＯＳトランジスタ（Ｎチャネル型）ＱＢ₁ ，
ＱＢ₂ のソースに接続されるとともに、水平読み出しス
イッチ用ＭＯＳトランジスタ（Ｎチャネル型）ＱＨ₁₁，
ＱＨ₁₂及びシャント用ＭＯＳトランジスタ（Ｎチャネル
型）ＱＨ₂₁，ＱＨ₂₂を各々経て、水平読出しライン８ａ
及びバイアスライン８ｂに接続されている。

【００６６】尚、水平読出しライン８ａ及びバイアスラ
イン８ｂには、入力が定電源VRに仮想接地された電流−
電圧変換増幅回路９が設けられている。そして、水平読
出しライン８ａに読み出された映像信号電流は、前記電
流−電圧変換回路９によっ映像信号電圧に変換された
後、出力端子ＶＯから順次出力されるようになってい
る。

【００６７】前記各分離スイッチ用ＭＯＳトランジスタ
ＱＢ₁ ，ＱＢ₂ のゲート電極は、クロックライン２３ａ
を介して駆動パルス発生回路２３に共通接続されてお
り、駆動パルス発生回路２３から送出される駆動パルス
φD が与えられると、各分離スイッチ用ＭＯＳトランジ
スタＱＢ₁ ，ＱＢ₂ が動作（開閉）するようになってい
る。

【００６８】尚、前記分離スイッチ用ＭＯＳトランジス
タＱＢ₁ ，ＱＢ₂ は、負荷側と前記電圧−電流変換用Ｍ
ＯＳトランジスタＱＲ₁ ，ＱＲ₂ とを分離（絶縁）する
ために設けられたものである。

【００６９】前記水平読み出しスイッチ用ＭＯＳトラン
ジスタＱＨ₁₁，ＱＨ₁₂の各ゲート電極は、水平走査回路
７に接続された水平選択信号ライン７ａ₁ ，７ａ₂ に接
続されており、前記水平走査回路７から送出される駆動
パルスφH1，φH2によって水平読出しが制御されるよう
になっている。

【００７０】尚、前記水平選択信号ライン７ａ₁ ，７ａ
₂ には、前記シャント用ＭＯＳトランジスタＱＨ₂₁，Ｑ
Ｈ₂₂のゲート電極と接続した反転用インバータ２１ａ，
２１ｂが接続されており、この反転用インバータ２１
ａ，２１ｂは、前記水平走査回路７から駆動パルスφH
1，φH2が送出されていないときに、前記シャント用Ｍ
ＯＳトランジスタＱＨ₂₁，ＱＨ₂₂のゲート電極に電圧を
与えて、該シャント用ＭＯＳトランジスタＱＨ₂₁，ＱＨ
₂₂を動作させるようになっている。即ち、水平読み出し
スイッチ用ＭＯＳトランジスタＱＨ₁₁，ＱＨ₁₂とシャン
ト用ＭＯＳトランジスタＱＨ₂₁，ＱＨ₂₂とは相補的に動
作するようになっている。

【００７１】また、前記各電圧−電流変換用ＭＯＳトラ
ンジスタＱＲ₁ ，ＱＲ₂ のドレインには、接続ライン２
０ａ₁ ，２０ｂ₁ を介してこれら電圧−電流変換用ＭＯ
ＳトランジスタＱＲ₁ ，ＱＲ₂ の固有のオフセット電流
Ｉ_off を記憶して、該オフセット電流Ｉ_off を出力する
電流記憶回路（電流記憶手段）２０ａ，２０ｂが接続さ
れている。

【００７２】また、前記各電流記憶回路２０ａ，２０ｂ
は、クロックライン２２ａを介して駆動パルス発生回路
２２に共通に接続されており、この駆動パルス発生回路
２２から送出される駆動パルスφD が与えられると、各
電流記憶回路２０ａ，２０ｂが動作するようになってい
る。

【００７３】また、前記垂直ソースライン２ａ，２ｂ
は、他方において、各列毎にリセットスイッチ用ＭＯＳ
トランジスタ（Ｎチャネル型）ＴＲ_V1，ＴＲ_V2のドレイ
ンと、定電流源１２ａ，１２ｂとに接続され、各リセッ
トスイッチ用ＭＯＳトランジスタＴＲ_V1，ＴＲ_V2のソー
スは接地され、各定電流源１２ａ，１２ｂには電源電圧
ＶＣ（負）が供給されている。

【００７４】尚、前記リセットスイッチ用ＭＯＳトラン
ジスタＴＲ_V1，ＴＲ_V2のゲート電極は、クロックライン
１１ａを介して駆動パルス発生回路１１に接続されてお
り、該駆動パルス発生回路１１から送出される駆動パル
スφRSV が、リセットスイッチ用ＭＯＳトランジスタＴ
Ｒ_V1，ＴＲ_V2のゲート電極に与えられると、このリセッ
トスイッチ用ＭＯＳトランジスタＴＲ_V1，ＴＲ_V2が動作
するようになっている。

【００７５】次に、図２に示すパルスタイミングチャー
トを参照しながら、図１に示す固体撮像装置の動作につ
いて説明する。尚、図２において、期間ｔ₁₀〜ｔ₁₈は、
第１行目の画素１の読み出し動作を示しており、期間ｔ
₂₀〜ｔ₂₈は、第２行目の画素１の読み出し動作を示して
いる。

【００７６】図２に示すように、期間ｔ₁₀においては、
駆動パルスφTG1 ，φTG2 がハイレベルのため各転送用
ＭＯＳトランジスタＱＴは非導通状態（オフ）となって
いる。また、駆動パルスφRGがローレベルのため各リセ
ット用ＭＯＳトランジスタＱＰは導通状態（オン）とな
っている。また、駆動パルスφRSV がハイレベルのため
リセットスイッチ用ＭＯＳトランジスタＴＲ_V1，ＴＲ_V2
は導通状態（オン）となっている。また、駆動パルスφ
T がハイレベルのためスイッチ用ＭＯＳトランジスタＱ
Ｏ₁ ，ＱＯ₂ は導通状態（オン）となっている。また、
駆動パルスφSがローレベルのため各分離スイッチ用Ｍ
ＯＳトランジスタＱＢ₁ ，ＱＢ₂ は非導通状態（開状
態）となっており、駆動パルスφD がハイレベルのため
各電流記憶回路２０ａ，２０ｂは非動作状態（オフ）と
なっている。

【００７７】また、図２に示すように、期間ｔ₁₀におい
ては、駆動パルスφRD1 ，φRD2 がローレベル（電圧レ
ベルが設定レベルVRSG）となっており、駆動パルスφRG
がローレベルのため導通状態となっている各リセット用
ＭＯＳトランジスタＱＰのゲート（制御領域）を介して
前記電圧（設定レベルVRSG）が各増幅用トランジスタＱ
Ａのゲート（制御領域）に伝わり、これら増幅用トラン
ジスタＱＡのゲート（制御領域）は設定レベルVRSGにバ
イアスされる。

【００７８】また、この期間ｔ₁₀においては、リセット
スイッチ用ＭＯＳトランジスタＴＲ_V1，ＴＲ_V2が導通状
態となっているため、各増幅用トランジスタＱＡのソー
スは接地されている。更に、スイッチ用ＭＯＳトランジ
スタＱＯ₁ ，ＱＯ₂ が導通状態となっているため、各出
力信号蓄積用コンデンサＣＤ₁ ，ＣＤ₂ に残留する信号
電荷が排出されるとともに、各電圧−電流変換用ＭＯＳ
トランジスタＱＲ₁ ，ＱＲ₂ のゲート（制御領域）は接
地されている。尚、この期間ｔ₁₀において、各フォトダ
イオードＰＤでは入射光に応じた電荷（信号電荷）が生
成され、蓄積されている。

【００７９】次に、期間ｔ₁₁において、駆動パルスφRD
1 がハイレベル（電圧レベルが読み出しレベルVRDG）に
されると、既に導通状態となっている第１行目の各リセ
ット用ＭＯＳトランジスタＱＰのゲート（制御領域）を
介して、前記電圧（読み出しレベルVRDG）が第１行目の
各画素１の増幅用トランジスタＱＡのゲート（制御領
域）に伝わり、第１行目の増幅用トランジスタＱＡが選
択（オン）されるとともに、該増幅用トランジスタＱＡ
のゲート（制御領域）が読み出しレベルVRDGにバイアス
される。尚、第２行目の各増幅用トランジスタＱＡは、
駆動パルスφRD2がローレベル（電圧レベルが設定レベ
ルVRSG）であるため、これら第２行目の各増幅用トラン
ジスタＱＡのゲート（制御領域）が設定レベルVRSGにバ
イアスされ、非選択（オフ）とされる。

【００８０】次に、期間ｔ₁₂において、駆動パルスφRG
がハイレベルにされると、リセット用ＭＯＳトランジス
タＱＰは非導通状態（オフ）となり、第１行目の各増幅
用トランジスタＱＡはフローティング状態とされるが、
第１行目の各増幅用トランジスタＱＡのゲート（制御領
域）は、寄生容量の効果によって、前記読み出しレベル
VRDGにバイアスされたままの状態を保持する。

【００８１】このように、増幅トランジスタＱＡのゲー
ト（制御領域）を読み出しレベルVRDGにバイアスして、
リセット用ＭＯＳトランジスタＱＰを非導通状態にして
も、増幅用トランジスタＱＡのゲート（制御領域）が読
み出しレベルVRDGにバイアスされたままの状態のことを
一般に画素１の「リセット（初期化）」と称するが、リ
セット用ＭＯＳトランジスタＱＰを非道導状態にしたと
き、増幅用トランジスタＱＡのゲート（制御領域）に
は、リセット用ＭＯＳトランジスタＱＰの熱雑音がリセ
ット雑音（いわゆるＫＴＣ雑音）として加算される。

【００８２】即ち、各増幅用トランジスタＱＡのゲート
（制御領域）がリセットされたとき、各増幅用トランジ
スタＱＡのゲート電圧Ｖ_GDは、以下の式のように表さ
れる。Ｖ_GD＝VRDG＋ＶＮ… 但し、ＶＮ＝（ＫＴ／Ｃ）^1/2 Ｋ：ボルツマン定数Ｔ：絶対温度Ｃ：ゲート容量

【００８３】次に、期間ｔ₁₃において、駆動パルスφRS
V をローレベルにして、リセットスイッチ用ＭＯＳトラ
ンジスタＴＲ_V1，ＴＲ_V2を非導通状態（オフ）にする
と、期間ｔ₁₁において選択された第１行目の各増幅用ト
ランジスタＱＡがソースフォロワ動作をして、これら増
幅用トランジスタＱＡのソースの電位Ｖ_SDは、ソース・
ドレイン間に流れる電流（ドレイン電流）が、ＩＢ（定
電流源１２ａ，１２ｂに流れる電流値）になるまで上昇
する。

【００８４】尚、ソースフォロワ動作によってソース・
ドレイン間に流れる電流がＩＢになったときの各増幅用
トランジスタＱＡのソースの電位Ｖ_SDは、以下の式の
ように表される。Ｖ_SD＝Ｖ_GD−ＶＴ… 但し、Ｖ_GD：第１行目の各増幅用トランジスタＱＡのゲ
ート（制御領域）が、読み出しレベルVRDGにバイアスさ
れたときのゲート電圧（式参照）。ＶＴ：各増幅用トランジスタＱＡのドレイン電流がＩＢ
のときのゲート・ソース間電圧。

【００８５】従って、前記式は、前記式を用いて更
に以下の式のように表される。Ｖ_SD＝Ｖ_GD−ＶＴ… ＝VRDG＋ＶＮ−ＶＴ… （∵Ｖ_GD＝VRDG＋ＶＮ。式参照。）

【００８６】この結果、垂直ソースライン２ａ，２ｂに
は、前記各増幅用トランジスタＱＡのソースの電位Ｖ_SD
（式）に応じた電圧が、電圧信号として出力される。
そして、この出力された電圧信号は、既に残留電荷が放
出されている出力信号蓄積用コンデンサＣＤ₁ ，ＣＤ₂
に蓄積される状態となる。

【００８７】尚、一般に、前記ゲート・ソース間電圧Ｖ
Ｔ（式又は式参照）の値は、各増幅用トランジスタ
ＱＡ毎にばらつくことが知られている。従って、前記出
力信号蓄積用コンデンサＣＤ₁ ，ＣＤ₂ に蓄積された電
圧信号には、前記ばらついた電圧ＶＴと前記リセット雑
音（いわゆるＫＴＣ雑音）などの暗成分（Ｄ（第２成
分））が含まれているため、この電圧信号は、一般に、
暗電圧信号と称され、固定パターンノイズ（ＦＰＮ）の
主原因となることが知られている。また、以下、説明の
便宜上、前記暗電圧信号を「暗電圧信号（ＶＤ）」と称
す。

【００８８】次に、期間ｔ₁₄において、駆動パルスφT
がローレベルにされ、スイッチ用ＭＯＳトランジスタＱ
Ｏ₁ ，ＱＯ₂ が非導通状態（オフ）にされる。この結
果、出力信号蓄積用コンデンサＣＤ₁ ，ＣＤ₂ はフロー
ティング状態にされるとともに、前記暗電圧信号（Ｖ
Ｄ）は、出力信号蓄積用コンデンサＣＤ₁ ，ＣＤ₂ に蓄
積（保持）される。

【００８９】尚、駆動パルスφT がローレベルにされ、
スイッチ用ＭＯＳトランジスタＱＯ₁ ，ＱＯ₂ が非導通
状態（オフ）にされても、各電圧−電流変換用ＭＯＳト
ランジスタＱＲ₁ ，ＱＲ₂ のゲート（制御領域）は接地
レベルを保持しており、各電圧−電流変換用ＭＯＳトラ
ンジスタＱＲ₁ ，ＱＲ₂ のドレインから、これら電圧−
電流変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ の固有の
オフセット電流Ｉ_offが接続ライン２０ａ₁ ，２０ｂ₁
に流れる。

【００９０】これは、駆動パルスφS がローレベルで、
各分離スイッチ用ＭＯＳトランジスタＱＢ₁ ，ＱＢ₂ が
非導通状態（開状態）であるため、前記各電圧−電流変
換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ の固有のオフセ
ット電流Ｉ_off は、接続ライン２０ａ₁ ，２０ｂ₁ に流
れるのである。

【００９１】また、この期間ｔ₁₄においては、駆動パル
スφD がローレベルにされ、各電流記憶回路２０ａ，２
０ｂが動作して、接続ライン２０ａ₁ ，２０ｂ₁ に流さ
れた電圧−電流変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ
₂ の固有のオフセット電流Ｉ_off が、各電流記憶回路２
０ａ，２０ｂに取り込まれるようになる。

【００９２】次に、期間ｔ₁₅において、駆動パルスφD
がハイレベルにされると、各電流記憶回路２０ａ，２０
ｂに取り込まれていたオフセット電流Ｉ_off が、各電流
記憶回路２０ａ，２０ｂに記憶される。そして、記憶さ
れたオフセット電流Ｉ_off は各電流記憶回路２０ａ，２
０ｂから各接続ライン２０ａ₁ ，２０ｂ₁ へ流される。
尚、電流記憶回路２０ａ，２０ｂの具体的な構成及び動
作については後述する。

【００９３】また、この期間ｔ₁₅においては、駆動パル
スφTG1 がローレベルにされ、第１行目の各画素１の転
送用ＭＯＳトランジスタＱＴが導通状態（オン）にされ
る。この結果、第１行目の各画素１のフォトダイオード
ＰＤにおいて生成され、蓄積された入射光に応じた電荷
（信号電荷）が、第１行目の各画素１の増幅用トランジ
スタＱＡのゲート（制御領域）に転送され、第１行目の
各増幅用トランジスタＱＡのソースフォロワ動作をし
て、ゲート（制御領域）に受け取った電荷（信号電荷）
に応じた電圧信号が垂直ソースライン２ａ，２ｂへ出力
される。

【００９４】尚、各増幅用トランジスタＱＡのゲート
（制御領域）に前記電荷（入射光に応じた電荷）が転送
されると、各増幅用トランジスタＱＡのゲート電位は、
転送された電荷の分だけ上昇する。即ち、各増幅用トラ
ンジスタＱＡのゲート（制御領域）に前記電荷が転送さ
れると、該増幅用トランジスタＱＡのゲート電位Ｖ
_GSは、以下の式のように表される。Ｖ_GS＝Ｖ_GD＋Ｖ_S … ここで、Ｖ_GD：増幅用トランジスタＱＡのゲート（制御
領域）に電荷を転送する前のゲート電圧（式参照。）Ｖ_S ＝入射光に応じた電荷／ゲート容量

【００９５】また、第１行目の各増幅用トランジスタＱ
Ａがソースフォロワ動作をすることにより、各増幅用ト
ランジスタＱＡのソースの電位は、ゲートの電位Ｖ_GSと
同じだけ上昇する。即ち、各増幅用トランジスタＱＡの
ソース電位Ｖ_SSは、以下の式のように表される。Ｖ_SS＝Ｖ_GS−ＶＴ… 但し、Ｖ_GS：第１行目の各増幅用トランジスタＱＡの制
御領域に入射光に応じた電荷を転送した後の各増幅用ト
ランジスタＱＡのゲート電位（式参照）。ＶＴ：各増幅用トランジスタＱＡのドレイン電流がＩＢ
のときのゲート・ソース間電圧。

【００９６】従って、前記式は、更に式のように表
される。Ｖ_SS＝Ｖ_GS−ＶＴ… ＝Ｖ_GD＋Ｖ_S −ＶＴ（∵Ｖ_GS＝Ｖ_GD＋Ｖ_S 。式参照。）＝VRDG＋ＶＮ＋Ｖ_S −ＶＴ…（∵Ｖ_GD＝VRDG＋ＶＮ。式参照。）

【００９７】この結果、垂直ソースライン２ａ，２ｂに
は、前記各増幅用トランジスタＱＡのソースの電位Ｖ_SS
（式）に応じた電圧信号が出力される。

【００９８】尚、前記式（又は式）におけるゲート
・ソース間電圧ＶＴの値は、上述したように、各増幅用
トランジスタＱＡ毎にばらつくことが知られている。従
って、前記各増幅用トランジスタＱＡのソースから垂直
ソースライン２ａ，２ｂに出力された電圧信号には、前
記ばらついた電圧ＶＴと前記リセット雑音（いわゆるＫ
ＴＣ雑音）などによる暗成分（Ｄ）と転送された電荷に
よる信号成分（Ｓ）との和に応じた合成成分（Ｄ＋Ｓ
（第１成分））が含まれているため、この電圧信号は、
一般に、合成電圧信号と称される。尚、以下、説明の便
宜上、前記合成電圧信号を「合成電圧信号（ＶＤ＋Ｖ
Ｓ）」と称す。

【００９９】従って、出力信号蓄積用コンデンサＣＤ
₁ ，ＣＤ₂ には暗電圧信号（ＶＤ）が蓄積されており、
又この期間ｔ₁₅において、第１行目の各増幅用トランジ
スタＱＡのソースフォロワ動作によって合成電圧信号
（ＶＤ＋ＶＳ）が垂直ソースライン２ａ，２ｂに出力さ
れるため、前記暗電圧信号（ＶＤ）が前記合成電圧信号
（ＶＤ＋ＶＳ）から減算されて、信号成分（Ｓ）に応じ
た光電圧信号（ＶＳ）のみが各電圧−電流変換用ＭＯＳ
トランジスタＱＲ₁ ，ＱＲ₂ のゲート電極に印加され
る。即ち、単純に両信号の重畳を行うことによって合成
電圧信号（ＶＤ＋ＶＳ）−暗電圧信号（ＶＤ）＝光電圧
信号（ＶＳ）なる減算が行われる。

【０１００】つまり、暗電圧信号（ＶＤ）とは、第１行
目の各増幅用トランジスタＱＡの制御領域に入射光に応
じた電荷が転送される前のソースの電位（Ｖ_SD）であ
る。即ち、Ｖ_SD＝VRDG＋ＶＮ−ＶＴ（式参照。）であ
る。

【０１０１】また、合成電圧信号（ＶＤ＋ＶＳ）とは、
第１行目の各増幅用トランジスタＱＡの制御領域に入射
光に応じた電荷が転送された後のソースの電位（Ｖ_SS）
である。即ち、Ｖ_SS＝VRDG＋ＶＮ＋Ｖ_S −ＶＴ（式参
照。）である。

【０１０２】従って、暗電圧信号（ＶＤ）と合成電圧信
号（ＶＤ＋ＶＳ）との減算は、以下の式のように表さ
れる。合成電圧信号（ＶＤ＋ＶＳ）−暗電圧信号（ＶＤ）＝式−式＝（VRDG＋ＶＮ＋Ｖ_S −ＶＴ）−（VRDG＋ＶＮ−ＶＴ）… ＝Ｖ_S （＝入射光に応じた電荷／ゲート容量）

【０１０３】この結果、各電圧−電流変換用ＭＯＳトラ
ンジスタＱＲ₁ ，ＱＲ₂ のゲート電極には、結局、リセ
ットノイズＶＮや各増幅用トランジスタＱＡ毎のばらつ
いた電圧ＶＴ（暗成分（Ｄ））が除去され、入射光に応
じた電荷（信号成分（Ｓ））による光電圧信号（ＶＳ）
のみが印加される。

【０１０４】そして、各電圧−電流変換用ＭＯＳトラン
ジスタＱＲ₁ ，ＱＲ₂ のゲート電極に印加された光電圧
信号（ＶＳ）は、光電流信号（ＩＳ）に変換されて、各
電圧−電流変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ の
ドレインから出力されるが、このとき、変換された光電
流信号（ＩＳ）に、電圧−電流変換用ＭＯＳトランジス
タＱＲ₁ ，ＱＲ₂ の固有のオフセット電流（Ｉ_off ）が
重畳され、合成電流信号（ＩＳ＋Ｉ_off ）として出力さ
れる。

【０１０５】ここで、各電流記憶回路２０ａ，２０ｂに
は、前記オフセット電流（Ｉ_off ）が記憶されており、
記憶したオフセット電流（Ｉ_off ）を各接続ライン２０
ａ₁，２０ｂ₁ へ流している。

【０１０６】従って、電流記憶回路２０ａ，２０ｂから
接続ライン２０ａ₁ ，２０ｂ₁ を介して電圧−電流変換
用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ のドレインへ流れ
るオフセット電流（Ｉ_off ）が、電圧−電流変換用ＭＯ
ＳトランジスタＱＲ₁ ，ＱＲ₂ のドレインから出力され
る合成電流信号（ＩＳ＋Ｉ_off ）から減算（合成電流信
号（ＩＳ＋Ｉ_off ）−オフセット電流（Ｉ_off ）＝光電
流信号（ＩＳ））され、光電流信号（ＩＳ）のみが各分
離スイッチ用ＭＯＳトランジスタＱＢ₁ ，ＱＢ ₂ へ出力
される。

【０１０７】即ち、電圧−電流変換用ＭＯＳトランジス
タＱＲ₁ ，ＱＲ₂ のドレインからは、光電流信号（Ｉ
Ｓ）にオフセット電流（Ｉ_off ）が重畳されて出力され
る。即ち、合成電流信号（ＩＳ＋Ｉ_off ）が出力されて
いる。また、電流記憶回路２０ａ，２０ｂからは、オフ
セット電流（Ｉ_off ）が出力されている。

【０１０８】従って、単純に両信号の重畳を行うことに
よって合成電流信号（ＩＳ＋Ｉ_off）−オフセット電流
（Ｉ_off ）＝光電流信号（ＩＳ）なる減算が行われ、オ
フセット電流（Ｉ_off ）が除去された電荷による信号成
分（Ｓ）に応じた光電流信号（ＩＳ）（映像信号）のみ
が各分離スイッチ用ＭＯＳトランジスタＱＢ₁ ，ＱＢ₂
へ出力される。

【０１０９】また、この期間ｔ₁₅においては、駆動パル
スφS がハイレベルにされ、各分離スイッチ用ＭＯＳト
ランジスタＱＢ₁ ，ＱＢ₂ が導通状態（閉状態）にさ
れ、前記光電流信号（ＩＳ）が水平読み出しスイッチ用
ＭＯＳトランジスタＱＨ₂₁，ＱＨ₂₂へ出力される。

【０１１０】そして、期間ｔ₁₅の終了時において、駆動
パルスφTG1 がハイレベルにされ、第１行目の各転送用
ＭＯＳトランジスタＱＴが非導通状態（オフ）にされ
る。

【０１１１】次に、期間ｔ₁₆においては、水平走査回路
７から駆動パルスφH1，φH2が順次送出（ハイレベル
に）され、水平読み出しスイッチ用ＭＯＳトランジスタ
ＱＨ₁₁，ＱＨ₁₂が順次導通状態（オン）にされ、前記光
電流信号（ＩＳ）（映像信号）が、順次水平読出しライ
ン８ａに読み出される。

【０１１２】尚、水平読み出しスイッチ用ＭＯＳトラン
ジスタＱＨ₁₁が駆動パルスφH1によって走査されている
時には、反転用インバータ２１ｂが動作して、シャント
用ＭＯＳトランジスタＱＨ₂₂がバイアス電源ＶＲと導通
し、分離スイッチ用ＭＯＳトランジスタＱＢ₂ を介して
オフセット電流（Ｉ_off ）が除去された光電流信号（Ｉ
Ｓ）を出力している電圧−電流変換用ＭＯＳトランジス
タＱＲ₂ の飽和を防止している。

【０１１３】勿論、水平読み出しスイッチ用ＭＯＳトラ
ンジスタＱＨ₁₂が駆動パルスφH2によって走査されてい
る時には、反転用インバータ２１ａが動作して、シャン
ト用ＭＯＳトランジスタＱＨ₂₁がバイアス電源ＶＲと導
通し、分離スイッチ用ＭＯＳトランジスタＱＢ₁ を介し
てオフセット電流（Ｉ_off ）が除去された光電流信号
（ＩＳ）を出力している電圧−電流変換用ＭＯＳトラン
ジスタＱＲ₁ の飽和が防止される。

【０１１４】このように、水平読出しライン８ａに出力
される映像信号が、光電流信号（ＩＳ）であるため、従
来の固体撮像装置のように、水平読出しライン８ａに寄
生容量が存在してもこの寄生容量を充電し、更にその
後、該寄生容量をリセットする必要がないため、映像信
号の読出し動作を高速にすることができる。

【０１１５】また、水平読出しライン８ａに寄生容量が
存在しても、該出力される映像信号が電流であるため、
寄生容量による電荷分配がなくなり、該映像信号のＳ／
Ｎ比が悪くなることがなくなる。

【０１１６】尚、前記光電流信号（ＩＳ）は、各電圧−
電流変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ のドレイ
ン電流として出力されており、また、一般的に、前記光
電圧信号（ＶＳ）が光電流信号（ＩＳ）に変換される
際、飽和領域で動作するＭＯＳトランジスタ（電圧−電
流変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ ）の電圧−
電流特性は２乗特性になることが知られている。

【０１１７】このため、各電圧−電流変換用ＭＯＳトラ
ンジスタＱＲ₁ ，ＱＲ₂ のドレイン電流（光電流信号
（ＩＳ））も、各電圧−電流変換用ＭＯＳトランジスタ
ＱＲ₁，ＱＲ₂ のゲート・ソース間電圧の上昇に応じて
増大（２乗に比例）することとなるが、各電圧−電流変
換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ のソースは、そ
れぞれ抵抗Ｒ₁ ，Ｒ₂ を介して交流的に接地されている
ため、各電圧−電流変換用ＭＯＳトランジスタＱＲ₁ ，
ＱＲ₂ のゲート電圧が上昇しても、抵抗Ｒ₁ ，Ｒ₂ にお
ける電圧降下によって、各電圧−電流変換用ＭＯＳトラ
ンジスタＱＲ₁ ，ＱＲ₂ のゲート・ソース間電圧の増加
が抑圧される。即ち、いわゆる負帰還の効果が働くので
ある。

【０１１８】この結果、各電圧−電流変換用ＭＯＳトラ
ンジスタＱＲ₁ ，ＱＲ₂ のドレイン電流（光電流信号
（ＩＳ））とゲート電圧（光電圧信号（ＶＳ））の関係
は近似的に線形となり、光電圧信号（ＶＳ）に比例した
光電流信号（ＩＳ）（映像信号）を得ることができる。
即ち、電圧−電流変換用ＭＯＳトランジスタＱＲ₁ ，Ｑ
Ｒ₂ のゲート電圧が一定ならば、ドレイン電流（光電流
信号（ＩＳ））も一定になるのである。

【０１１９】また、水平読出しライン８ａに順次出力さ
れた光電流信号（ＩＳ）は、電流−電圧変換増幅回路９
によって、光電圧信号（ＶＳ’）に変換されつつ、増幅
されて出力されるが、この電流−電圧変換回路９の入力
は、定電源VRに仮想接地されているため、映像信号が出
力端子ＶＯから出力される際、水平読出しライン８ａの
電位は変動しない。

【０１２０】また、本実施例においては、水平読出しラ
イン８ａに読み出される映像信号を電流として扱うた
め、電流−電圧変換増幅回路９を低入力インピーダンス
とすることができ、出力される映像信号が外部からの誘
導ノイズの影響を抑制することができる。

【０１２１】次に、期間ｔ₁₇において、駆動パルスφRS
V がハイレベルにされると、リセットスイッチ用ＭＯＳ
トランジスタＴＲ_V1，ＴＲ_V2が導通状態（オン）にされ
る。この結果、各増幅用トランジスタＱＡのソース及び
垂直ソースライン２ａ，２ｂが、リセットスイッチ用Ｍ
ＯＳトランジスタＴＲ_V1，ＴＲ_V2を介して接地される。

【０１２２】また、この期間ｔ₁₇においては、駆動パル
スφT もハイレベルにされ、スイッチ用ＭＯＳトランジ
スタＱＯ₁ ，ＱＯ₂ が導通状態（オン）にされる。この
結果、このスイッチ用ＭＯＳトランジスタＱＯ₁ ，ＱＯ
₂ を介して、各出力信号蓄積用コンデンサＣＤ₁ ，ＣＤ
₂ に残留する信号電荷が排出されるとともに、各電圧−
電流変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ のゲート
（制御領域）は接地される。

【０１２３】次に、期間ｔ₁₈において、駆動パルスφRD
1 ，φRG，φTG1 が順次ローレベルにされると、各リセ
ット用ＭＯＳトランジスタＱＰ及び各転送用ＭＯＳトラ
ンジスタＱＴが導通状態（オン）にされる。この結果、
これら各リセット用ＭＯＳトランジスタＱＰ及び転送用
ＭＯＳトランジスタＱＴを介して、各フォトダイオード
ＰＤがリセットされる。

【０１２４】また、期間ｔ₁₈の終了時において、駆動パ
ルスφTG1 が再びハイレベルにされ、各フォトダイオー
ドＰＤは、再び入射光に応じた電荷を生成して、蓄積す
る状態となり、第１行目の画素１の走査が終了する。

【０１２５】以上に示した期間ｔ₁₁〜ｔ₁₈に対する第１
行目の画素の読み出し動作は、期間ｔ₂₁〜ｔ₂₈におい
て、第２行目の画素に対して同様に繰り返して行われ
る。尚、この実施例においては、容量結合によって前記
増幅用トランジスタＱＡの制御領域を制御するためのゲ
ート電極を備えていない画素を例として説明したが、容
量結合によって前記増幅用トランジスタＱＡの制御領域
を制御するためのゲート電極を備えている画素も同様に
適用できることは言うまでもない。

【０１２６】図３は、図１において示した電流記憶回路
２０ａ，２０ｂの内部の一例を示す概略構成模式回路図
である。尚、図３においては、説明を容易にするため、
図１において示した２つの電流記憶回路２０ａ，２０ｂ
のうちの２０ａのみを示す。また、図１と同一部分につ
いては同一符号を付し説明を省略する。

【０１２７】図３に示すように、電流記憶回路２０ａ
は、定電流用ＭＯＳトランジスタＱＤ（Ｐチャネル）
と、電流記憶スイッチ用ＭＯＳトランジスタＱＳ（Ｐチ
ャネル）と、電圧蓄積用コンデンサＣＬとから主に構成
されている。

【０１２８】電流記憶スイッチ用ＭＯＳトランジスタＱ
Ｓのゲート電極は、クロックライン２２ａを介して駆動
パルス発生回路２２に接続されており、ドレインは定電
流用ＭＯＳトランジスタＱＤのドレイン接続され、ソー
スは定電流用ＭＯＳトランジスタＱＤのゲート電極と電
圧蓄積用コンデンサＣＬの一方の電極に接続されてい
る。

【０１２９】また、定電流用ＭＯＳトランジスタＱＤの
ソースは、電源電圧ＶＤＤ（正）に接続されており、電
圧蓄積用コンデンサＣＬの他方の電極は接地されてい
る。

【０１３０】次に、図３を参照しながら、電流記憶回路
２０ａの動作について説明する。尚、説明の便宜上、電
圧−電流変換回路ＱＲ₁ から接続ライン２０ａ₁ へ固有
のオフセット電流（Ｉ_off ）が流された後から説明す
る。即ち、図２における期間ｔ₁₄において、駆動パルス
φT がローレベルにされ、スイッチ用ＭＯＳトランジス
タＱＯ₁ ，ＱＯ₂ が非導通状態（オフ）にされるが、各
電圧−電流変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ の
ゲート（制御領域）は接地レベルを保持しており、各電
圧−電流変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ のド
レインから、これら電圧−電流変換用ＭＯＳトランジス
タＱＲ₁ ，ＱＲ₂ の固有のオフセット電流（Ｉ_off ）が
接続ライン２０ａ₁ ，２０ｂ₁ へ流された後から説明す
る。

【０１３１】図２において、期間ｔ₁₄では、駆動パルス
φD はローレベルにされている。これは、図３におい
て、駆動パルス発生回路２２から駆動パルスφD を送出
され、電流記憶スイッチ用ＭＯＳトランジスタＱＳゲー
ト電極に駆動パルスφD が与えられた状態である。

【０１３２】そして、電流記憶スイッチ用ＭＯＳトラン
ジスタＱＳゲート電極に前記駆動パルスφD が与えられ
ると、該電流記憶スイッチ用ＭＯＳトランジスタＱＳが
導通状態（閉状態）にされ、電圧−電流変換回路ＱＲ₁
から接続ライン２０ａ₁ へ流されていた前記オフセット
電流（Ｉ_off ）が、電流記憶スイッチ用ＭＯＳトランジ
スタＱＳ及び定電流用ＭＯＳトランジスタＱＤのそれぞ
れのドレインに向かって流れる（取り込まれる）ように
なる。

【０１３３】また、電流記憶スイッチ用ＭＯＳトランジ
スタＱＳのドレインに向かって流れたオフセット電流
（Ｉ_off ）は、ソースへ流れる。電流記憶スイッチ用Ｍ
ＯＳトランジスタＱＳが導通状態（閉状態）となってい
るからである。

【０１３４】従って、前記オフセット電流（Ｉ_off ）
は、結局、定電流用ＭＯＳトランジスタＱＤと電流記憶
スイッチ用ＭＯＳトランジスタＱＳの両方に流される。
しかしながら、電流記憶スイッチ用ＭＯＳトランジスタ
ＱＳのソースは、定電流用ＭＯＳトランジスタＱＤのゲ
ート電極と、電圧蓄積用コンデンサＣＬに接続されてい
る。そのため、定常状態では、電流記憶スイッチ用ＭＯ
ＳトランジスタＱＳには電流は流れず、定電流用ＭＯＳ
トランジスタＱＤにのみ前記オフセット電流（Ｉ_off ）
が流れるように、定電流用ＭＯＳトランジスタＱＤのゲ
ート（制御領域）は自動的にバイアスされて平衡状態と
なる。また、このときの定電流用ＭＯＳトランジスタＱ
Ｄのゲート電圧は電圧蓄積用コンデンサＣＬに蓄積され
る。

【０１３５】従って、電流記憶スイッチ用ＭＯＳトラン
ジスタＱＳのゲート電極に駆動パルスφD を与えること
を停止して、電流記憶スイッチ用ＭＯＳトランジスタＱ
Ｓを非導通状態（開状態）にしても（図２においては期
間ｔ₁₅）、定電流用ＭＯＳトランジスタＱＤのゲート電
圧は変化しないため、該定電流用ＭＯＳトランジスタＱ
Ｄのドレインから接続ライン２０ａ₁ へ前記オフセット
電流（Ｉ_off ）を流し続けるようになる。

【０１３６】つまり、一般に、電界効果トランジスタ
（ＦＥＴ）のゲート・ソース間電圧が一定であるなら
ば、ドレイン電流の値は変化することはない。ここで、
定電流用ＭＯＳトランジスタＱＤのゲート電圧は電圧蓄
積用コンデンサＣＬによって一定に保持され、定電流用
ＭＯＳトランジスタＱＤのソースは電源電圧ＶＤＤ
（正）によって一定に保持されるため、定電流用ＭＯＳ
トランジスタＱＤのゲート・ソース間電圧は一定であ
る。

【０１３７】従って、このときの定電流用ＭＯＳトラン
ジスタＱＤのドレイン電流の値は変化しない。ここで、
定電流用ＭＯＳトランジスタＱＤのドレイン電流は、接
続ライン２０ａ₁ を介して流されたオフセット電流（Ｉ
_off ）である。

【０１３８】また、定電流用ＭＯＳトランジスタＱＤの
ソースは電源電圧ＶＤＤ（正）に接続されているため、
定電流用ＭＯＳトランジスタＱＤのソース側は該トラン
ジスタＱＤのドレイン側よりも電位が高くなっている。

【０１３９】この結果、電圧−電流変換回路ＱＲ₁ のド
レインから接続ライン２０ａ₁ を介して流されたオフセ
ット電流（Ｉ_off ）は、この定電流用ＭＯＳトランジス
タＱＤのドレイン電流として、該トランジスタＱＤのド
レインから接続ライン２０ａ₁ へ、そして、電圧−電流
変換回路ＱＲ₁ のドレインへ流れる。即ち、オフセット
電流（Ｉ_off ）は、定電流用ＭＯＳトランジスタＱＤの
ドレイン電流として電流記憶回路２０ａに記憶されたの
である。

【０１４０】次に、図２に示す期間ｔ₁₅において、駆動
パルスφTG1 がローレベルにされ、増幅用トランジスタ
ＱＡのゲート（制御領域）へフォトダイオードＰＤにお
いて生成され、蓄積された入射光に応じた電荷が転送さ
れ、ソースフォロワ動作によって合成電圧信号ＶＤ＋Ｖ
Ｓが垂直ソースライン２ａ，２ｂへ出力されると、この
合成電圧信号（ＶＤ＋ＶＳ）から、出力信号蓄積用コン
デンサＣＤ₁ ，ＣＤ₂に蓄積されている暗電圧信号（Ｖ
Ｄ）が減算され、入射光に応じた電荷（信号成分
（Ｓ））に応じた光電圧信号（ＶＳ）のみが各電圧−電
流変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ のゲート電
極に印加され、光電流信号（ＩＳ）に変換されて、オフ
セット電流（Ｉ_off ）が重畳されて、各電圧−電流変換
用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ のドレインから合
成電流信号（ＩＳ＋Ｉ_off ）が出力される。

【０１４１】そして、図３に示すように、電流記憶回路
２０ａから接続ライン２０ａ₁ を介して電圧−電流変換
用ＭＯＳトランジスタＱＲ₁ のドレインへ流されている
記憶されたオフセット電流（Ｉ_off ）が、電圧−電流変
換用ＭＯＳトランジスタＱＲ₁ のドレインから出力され
る合成電流信号（ＩＳ＋Ｉ_off ）から減算（（ＩＳ＋Ｉ
_off ）−（Ｉ_off ）＝（ＩＳ））され、図２に示す期間
ｔ₁₆において、水平走査回路７から駆動パルスφH1，φ
H2が順次送出され、水平読み出しスイッチ用ＭＯＳトラ
ンジスタＱＨ₁₁，ＱＨ₁₂が順次走査（オン）されると、
減算後の光電流信号（ＩＳ）のみが分離スイッチ用ＭＯ
ＳトランジスタＱＢ₁ ，ＱＢ₂ 及び水平読み出しスイッ
チ用ＭＯＳトランジスタＱＨ₁₁，ＱＨ₁₂を介して水平読
出しライン８ａ出力される。

【０１４２】尚、上記実施例においては、画素１の増幅
部（増幅用トランジスタＱＡ）をＪＦＥＴとして用いた
場合を例として説明したが、本発明はこれに限定される
ものではなく、ＭＯＳトランジスタや、バイポーラトラ
ンジスタであっても、ゲートやベースなどの制御電極の
電圧でドレインあるいはコレクタ、ソースあるいはエミ
ッタなどの出力電圧を制御できる素子であれば同様に適
用でき、それらを混在使用しても良い。

【０１４３】従って、従来例において示したＭＯＳ型静
電誘導トランジスタ（ＳＩＴ）を画素としたり、ＡＭ
Ｉ，ＣＭＤなどの増幅型固体撮像装置も同様に適用する
ことができるが、ＭＯＳ型静電誘導トランジスタ（ＳＩ
Ｔ）を画素としたり、ＡＭＩ，ＣＭＤなどの増幅型固体
撮像装置に上記実施例を適用した場合には、光電変換素
子と増幅素子とを分離した構造の画素とすることができ
ないので、上記実施例において説明したのと同様なやり
方、即ち、先ず最初に暗電圧信号（ＶＤ）を出力させ、
次いで合成電圧信号（ＶＤ＋ＶＳ）を出力させ、前者を
後者から減算するというやり方は採用できない。

【０１４４】そこで、ＭＯＳ型静電誘導トランジスタ
（ＳＩＴ）を画素としたり、ＡＭＩ，ＣＭＤなどの増幅
型固体撮像装置を用いた場合には、従来例において説明
した固体撮像装置と同様に、最初に合成電圧信号ＶＤ＋
ＶＳを出力させて、この合成電圧信号ＶＤ＋ＶＳを蓄積
容量（コンデンサー）に蓄積し、次に暗電圧信号ＶＤを
出力させて、前者から後者が減算されるように信号の重
ね合わせを行う。これにより、固定パターンノイズ（Ｆ
ＰＮ）が除去された映像信号を高速に読み出すことがで
きる。

【０１４５】図４は、本発明の第２の実施例に係る固体
撮像装置の概略構成を示す模式回路図である。上記第１
の実施例との相違点は、各画素を従来例において示した
光電変換部を備えたＭＯＳ型静電誘導トランジスタ（Ｍ
ＯＳＳＩＴ（以下、単に「ＳＩＴトランジスタ」とい
う。））Ｓ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂としている点である。
尚、重複した説明を省略するため、上記第１の実施例
（図１）と、従来例（図６）において説明した固体撮像
装置と同一部分については同一符号を付し説明を省略す
る。

【０１４６】尚、この場合にも、電圧−電流変換用ＭＯ
ＳトランジスタＱＲ₁ ，ＱＲ₂ において、光電圧信号Ｖ
Ｓを光電流信号（ＩＳ）に変換する際に、オフセット電
流（Ｉ_off ）が重畳される場合も考えられるので、前記
オフセット電流（Ｉ_off ）を電流記憶回路２０ａ，２０
ｂに予め記憶させ、水平読出しライン８ａに電流信号を
出力する際に、重畳されたオフセット電流（Ｉ_off ）を
減算することにより、更に映像信号のＳ／Ｎ比を向上さ
せることができる。

【０１４７】図４に示す固体撮像装置では、画素Ｓ₁₁，
Ｓ₁₂，Ｓ₂₁，Ｓ₂₂がＳＩＴトランジスタであるため、上
記第１の実施例（図１）のように、暗電圧信号（ＶＤ）
を出力した後に、合成電圧信号（ＶＤ＋ＶＳ）を出力す
ることは困難である。そこで、ＳＩＴトランジスタを画
素とした場合には、従来例（図６）と同様に、先ず、垂
直走査回路６によって選択された行の画素に対して読出
しレベルＶＧ₂ の駆動パルスφＧを与えて、選択された
画素から合成電圧信号（ＶＤ＋ＶＳ）を垂直ソースライ
ン２ａ，２ｂに出力して、出力信号蓄積用コンデンサＣ
₁ ，Ｃ₂ に蓄積させる。

【０１４８】次に、垂直駆動回路６によって選択された
行の画素に対してリセットレベルＶＧ₃ の駆動パルスφ
Ｇを与えるとともに、駆動パルスφＲＶを高レベルにし
てリセット用ＭＯＳトランジスタＴＲ_V1，ＴＲ_V2を導通
状態（オン状態）にして、ソースライン２ａ，２ｂを接
地し、前記画素（選択された行の画素）のリセットを行
う。尚、このとき、各電圧−電流変換用ＭＯＳトランジ
スタＱＲ₁ ，ＱＲ₂ のゲートがフローティング状態のた
め、出力信号蓄積用コンデンサＣ₁ ，Ｃ₂ には合成電圧
信号（ＶＤ＋ＶＳ）が蓄積されたままの状態になってい
る。

【０１４９】次に、リセット用ＭＯＳトランジスタＴＲ
_V1，ＴＲ_V2を遮断状態（オフ）にして駆動パルスφＧを
再び読出しレベルＶＧ₂ にして、画素のリセット後の暗
電圧ＶＤを出力する。この結果、画素Ｓ₁₁，Ｓ₁₂，
Ｓ₂₁，Ｓ₂₂から暗電圧信号（ＶＤ）が出力される。

【０１５０】従って、出力信号蓄積用コンデンサＣ₁ ，
Ｃ₂ には合成電圧信号（ＶＤ＋ＶＳ）が蓄積されている
ため、単純な信号の重畳のみで暗電圧信号（ＶＤ）−合
成電圧信号（ＶＤ＋ＶＳ）＝光電圧信号（−ＶＳ）なる
減算が行われ、光電圧信号（−ＶＳ）が、各電圧−電流
変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ のゲート電極
に印加される。

【０１５１】そして、各電圧−電流変換用ＭＯＳトラン
ジスタＱＲ₁ ，ＱＲ₂ のゲート電極に印加された光電圧
信号（−ＶＳ）は光電流信号（ＩＳ）に変換されるが、
このとき前記オフセット電流（Ｉ_off ）が光電流信号
（ＩＳ）に重畳され、合成電流信号（ＩＳ＋Ｉ_off ）と
して出力される。

【０１５２】しかし、電流記憶回路２０ａ，２０ｂに
は、前記オフセット電流（Ｉ_off ）が記憶されて出力さ
れているため、前記合成電流信号（ＩＳ＋Ｉ_off ）から
前記オフセット電流（Ｉ_off ）が減算（（ＩＳ＋Ｉ
_off ）−（Ｉ_off ）＝（ＩＳ））され、減算後の光電流
信号（ＩＳ）のみが、分離スイッチ用ＭＯＳトランジス
タＱＢ₁ ，ＱＢ₂ 及び水平走査回路７から順次送出され
る駆動パルスφH1，φH2によって順次走査（オン）され
る水平読み出しスイッチ用ＭＯＳトランジスタＱＨ₁₁，
ＱＨ₁₂を介して水平読出しライン８ａ出力される。

【０１５３】この結果、第１の実施例と同様に、水平読
出しライン８に出力される映像信号が、光電流信号（Ｉ
Ｓ）であるため、水平読出しライン８に寄生容量が存在
しても、この寄生容量を充電し、更にその後、リセット
する必要がなくなり、映像信号の読出し動作を高速にす
ることができる。

【０１５４】また、映像信号が電流信号であるため、該
寄生容量による電荷分配がなくなり、映像信号の出力レ
ベルが低下して、該映像信号のＳ／Ｎ比が悪くなること
もない。

【０１５５】また、この第２の実施例においても、入力
が定電源VRに仮想接地された電流−電圧変換増幅回路９
が水平読出しライン８に備えられているため、映像信号
が出力端子ＶＯから出力される際、水平読出しライン８
の電位は変動しない。

【０１５６】また、この第２の実施例においても、水平
読出しライン８に読み出される映像信号を電流として扱
うため、電流−電圧変換回路９を低入力インピーダンス
とすることができ、出力される映像信号が外部からの誘
導ノイズの影響を抑制することができる。

【０１５７】図５は、本発明の第３の実施例に係る固体
撮像装置の概略構成を示す模式回路図である。図１を用
いて説明した第１の実施例に係る固体撮像装置との相違
点は、垂直ソースライン２ａ，２ｂに、一方の電極が接
地された合成電圧信号蓄積用コンデンサＣＳ₁ ，ＣＳ₂
と、これら合成電圧信号蓄積用コンデンサＣＳ₁ ，ＣＳ
₂ の充放電を制御するためのスイッチ用ＭＯＳトランジ
スタＱＷ₁ ，ＱＷ₂ を設けた点である。尚、図１と同一
部分については同一符号を付し、説明を省略する。

【０１５８】このように、合成電圧信号蓄積用コンデン
サＣＳ₁ ，ＣＳ₂ とスイッチ用ＭＯＳトランジスタＱＷ
₁ ，ＱＷ₂ を設けたのは、図１を用いて説明した固体撮
像装置では、フォトダイオードＰＤから電圧増幅用トラ
ンジスタＱＡのゲート（制御領域）に電荷が転送された
後、各電圧増幅用トランジスタＱＡのゲート（制御領
域）に保持された電荷が同時に合成電圧信号（ＶＤ＋Ｖ
Ｓ）として出力されることを前提として説明したが、実
際には、映像信号出力時（図２に示す期間ｔ₁₆あるいは
期間ｔ₂₆）に垂直走査回路６に近い画素から垂直ソース
ラインを介して順次出力される。

【０１５９】従って、垂直走査回路６から最も離れた位
置に配置された画素の電圧増幅用トランジスタＱＡのゲ
ート（制御領域）に転送された電荷が、合成電圧信号
（ＶＤ＋ＶＳ）として出力されるまで、この電圧増幅用
トランジスタＱＡのゲート（制御領域）に保持されてい
る時間が最も長い。

【０１６０】このため、垂直走査回路６に最も近い画素
の電圧増幅用トランジスタＱＡから出力される合成電圧
信号（ＶＤ＋ＶＳ）と、垂直走査回路６から最も離れた
位置に配置された画素の電圧増幅用トランジスタＱＡか
ら出力される合成電圧信号（ＶＤ＋ＶＳ）の値が異なる
場合が考えられるのである。

【０１６１】即ち、各電圧増幅用トランジスタＱＡ自身
にも暗電流が流れていることが考えられ、この暗電流が
電圧増幅用トランジスタＱＡのゲート電圧を異ならせて
しまい、合成電圧信号（ＶＤ＋ＶＳ）の値を異ならせる
場合が考えられるのである。

【０１６２】そして、もし、垂直走査回路６に最も近い
画素の電圧増幅用トランジスタＱＡから出力される合成
電圧信号（ＶＤ＋ＶＳ）と、垂直走査回路６から最も離
れた位置に配置された画素の電圧増幅用トランジスタＱ
Ａから出力される合成電圧信号（ＶＤ＋ＶＳ）の値が異
なってしまうと、出力信号蓄積用コンデンサＣＤ₁ ，Ｃ
Ｄ₂ に蓄積された暗電圧信号（ＶＤ）を合成電圧信号
（ＶＤ＋ＶＳ）から減算しても、映像信号のＳ／Ｎ比が
劣化してしまうことが考えられる。

【０１６３】そこで、垂直ソースライン２ａ，２ｂに、
合成電圧信号蓄積用コンデンサＣＳ₁ ，ＣＳ₂ とスイッ
チ用ＭＯＳトランジスタＱＷ₁ ，ＱＷ₂ を設け、フォト
ダイオードＰＤから電圧増幅用トランジスタＱＡのゲー
ト（制御領域）に電荷が転送された直後に、各電圧増幅
用トランジスタＱＡから合成電圧信号（ＶＤ＋ＶＳ）を
出力させ、前記合成電圧信号蓄積用コンデンサＣＳ₁ ，
ＣＳ₂ に蓄積させる。

【０１６４】このようにすると、映像信号出力時（図２
に示す期間ｔ₁₆あるいは期間ｔ₂₆）に垂直走査回路６に
近い画素の垂直ソースラインから順次読出しても、合成
電圧信号（ＶＤ＋ＶＳ）の値が変化することがないの
で、映像信号のＳ／Ｎ比の劣化を防止することができ
る。

【０１６５】また、合成電圧信号（ＶＤ＋ＶＳ）を合成
電圧信号蓄積用コンデンサＣＳ₁ ，ＣＳ₂ に蓄積した後
に、スイッチ用ＭＯＳトランジスタＱＷ₁ ，ＱＷ₂ を遮
断状態（オフ）にすると、合成電圧信号蓄積用コンデン
サＣＳ₁ ，ＣＳ₂ がフローティング状態になるため、こ
の間、各定電流源１２ａ，１２ｂを遮断状態（オフ）に
して、消費電力の軽減を図ることもできる。

【０１６６】尚、上記各実施例においては、電圧−電流
変換用ＭＯＳトランジスタＱＲ₁ ，ＱＲ₂ をデプレッシ
ョン型ＭＯＳトランジスタとして説明したが、エンハン
スメント型ＭＯＳトランジスタ、あるいは接合形電界効
果トランジスタとしても良い。

【０１６７】

【発明の効果】本発明は以上説明したとおり、複数の画
素から出力される第１成分からなる電圧信号と第２成分
からなる電圧信号のいずれか一方を記憶手段に記憶さ
せ、続いて前記画素から出力される第１成分からなる電
圧信号と第２成分からなる電圧信号のいずれか他方と既
に記憶手段に記憶されている電圧信号との減算による入
射光量に応じた成分からなる電圧信号（映像信号）を電
流信号に変換して出力するため、水平読出し線に寄生容
量が存在しても、この寄生容量を充電したり、リセット
するための時間を省略することができるため、映像信号
の読出し動作を速くすることができるという効果があ
る。

【０１６８】また、本発明では、水平読出し線に読み出
される映像信号が電流信号であるため、寄生容量による
電荷分配がされないため、映像信号のＳ／Ｎ比を良好に
することができるという効果もある。

【０１６９】また，本発明では、水平読出し線の寄生容
量の影響を受けないため、多画素化しても性能が劣化す
ることがなく、多画素化が容易であるという効果もあ
る。

【０１７０】また、本発明では、出力回路を低入力イン
ピーダンスとすることができるので、誘導ノイズの低減
を図ることができるという効果もある。

【０１７１】また、本発明では、電流記憶手段を備えた
ため、電圧電流変換手段から流れる固有のオフセット電
流が、第１成分からなる電圧信号と第２成分からなる電
圧信号とを減算した後の電流信号に重畳されても、この
重畳されたオフセット電流を除去することができるの
で、更に映像信号のＳ／Ｎ比を向上させることができる
という効果もある。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る固体撮像装置の概
略構成を示す模式回路図である。

【図２】図１に示す本発明の第１の実施例に係る固体撮
像装置の動作を説明するためのパルスタイミングチャー
トである。

【図３】本発明の第１の実施例に係る電流記憶手段の内
部の一例を示す概略構成模式回路図である。

【図４】本発明の第２の実施例に係る固体撮像装置の概
略構成を示す模式回路図である。

【図５】本発明の第３の実施例に係る固体撮像装置の概
略構成を示す模式回路図である。

【図６】従来の一般的な固体撮像装置の概略構成を示す
模式回路図である。

【図７】図６に示す従来の固体撮像装置の動作を説明す
るためのパルスタイミングチャートである。

【符号の説明】

ＰＤ：フォトダイオード（光電変換素子）ＱＡ：電圧増幅用トランジスタ（増幅素子）ＱＴ：転送用ＭＯＳトランジスタ（転送制御素子）ＱＰ：リセット用ＭＯＳトランジスタ（リセット素子）ＣＤ₁ ，ＣＤ₂ ：出力信号蓄積用コンデンサ（記憶手
段）Ｃ₁ ，Ｃ₂ ：出力信号蓄積用コンデンサ（記憶手段）ＱＲ₁ ，ＱＲ₂ ：電圧−電流変換用ＭＯＳトランジスタ
（電圧電流変換手段）ＱＯ₁ ，ＱＯ₂ ：スイッチ用ＭＯＳトランジスタ（第１
のスイッチング手段）ＱＨ₁₁，ＱＨ₁₂：水平読み出しスイッチ用ＭＯＳトラン
ジスタ（第２のスイッチング手段）ＱＨ₂₁，ＱＨ₂₂：シャント用ＭＯＳトランジスタ（第２
のスイッチング手段）ＱＢ₁ ，ＱＢ₂ ：分離スイッチ用
ＭＯＳトランジスタ（第２のスイッチング手段）２ａ，２ｂ：垂直ソースライン（垂直読出し線）８ａ：水平読出しライン（水平読出し線）８ｂ：バイアスライン（水平読出し線）２０ａ，２０ｂ：電流記憶回路（電流記憶手段）

Claims

【特許請求の範囲】

【請求項１】２次元マトリクス状に配列され、入射光
に応じた電荷を電圧信号に変換して出力する複数の画素
と、前記画素を前記マトリクス配列の各行毎に共通に順次列
方向に走査して各画素からの電圧信号を列毎に取り出す
ための複数の垂直読出し線と、前記複数の垂直読出し線を行方向に走査して各行毎の時
系列的な電圧信号を順次取り出すための水平読出し線
と、を備えた固体撮像装置であって、各垂直読出し線には、各々に接続された画素が走査され
たときに該画素から出力される電圧信号を記憶する第１
の記憶手段がそれぞれ設けられ、前記第１の記憶手段の各々は、全ての記憶手段の記憶動
作とリセット動作とを制御するための第１のスイッチン
グ手段に接続され、第１のスイッチング手段および各行毎の各画素を順次制
御することにより、各画素から入射光量及び暗出力の和
に応じた第１成分からなる電圧信号と暗出力に応じた第
２成分からなる電圧信号とを別々の時点で出力させると
共に、前記第１の記憶手段に前記第１成分からなる電圧
信号と第２成分からなる電圧信号とのいずれか一方を記
憶させ、次いで画素から出力される第１成分からなる電
圧信号と第２成分からなる電圧信号とのいずれか他方と
既に前記第１の記憶手段に記憶されている電圧信号との
減算による入射光量に応じた成分からなる電圧信号に対
応する電流信号を出力する電圧電流変換手段とが設けら
れ、各電圧電流変換手段の出力側には、電圧電流変換手段の
固有のオフセット電流を記憶する電流記憶手段が更に設
けられ、各電圧電流変換手段と水平読出し線との間には、前記電
流信号と前記オフセット電流との和に応じた合成電流信
号と前記電流記憶手段に記憶されたオフセット電流との
減算による電流信号を順次前記水平読出し線に読み出す
ための第２のスイッチング手段がそれぞれ設けられてい
ることを特徴とする固体撮像装置。
【請求項２】前記画素が、入射光に応じた電荷を生じて蓄積する光電変換素子と、制御領域に受け取った電荷に応じた電圧信号を生じる増
幅素子と、光電変換素子で発生・蓄積された電荷を増幅素子の制御
領域へ選択的に転送する転送制御素子と、増幅素子の制御領域の電荷を選択的にリセットするリセ
ット制御素子と、を含むことを特徴とする請求項１に記
載の固体撮像装置。