JP2002543683A - 線形モード電圧／電流変換を有するアクティブピクセル画像検出装置 - Google Patents

Abstract

(57)【要約】 アクティブピクセルを備える画像検出装置が開示され、各ピクセルは、フォトダイオードのような光電性素子によって生成される電荷を収集するために電荷蓄積領域を有する。線形電圧／電流変換器、電流ミラー、および差動増幅器が出力信号を生成し、固定パターンノイズを最小化し、そして信号対ノイズ比を改善する。ピクセルをＶ_ddよりも小さなバイアス電圧基準にリセットする方法を用いてピクセルの焦点ぼけおよび画像のスメアを低減することによって、画像の質が向上する。アクティブ回路および物理機器のレイアウトにより、マッシブピクセルアレイにおけるバスラインに沿った抵抗降下の影響を低減する。

Description

【発明の詳細な説明】

【０００１】 本発明は、半導体電子画像処理装置、より具体的には、改良された画質を有し
、ＣＭＯＳプロセスを用いて製造される、アクティブピクセル画像検出装置に関
する。

【０００２】 入射光放射を検出するステップ、放射を電荷キャリアに変換するステップ、お
よび電荷キャリアを光電材料に格納するステップを実行することにより、動作す
る画像検出装置が、当該分野で公知である。従来の画像検出装置のほとんどが、
電荷結合装置（ＣＣＤ）技術に基づいている。ＣＣＤに基づく画像装置（ｉｍａ
ｇｅｒ）を製造するためには、他の一般的に用いられる半導体構成要素を製造す
る場合と比べて、専門的な製造作業が多く必要である。さらに、ＣＣＤに基づく
画像装置は、複雑な出力供給および関連付けられる配電回路部を必要とする、他
の一般的に用いられる半導体構成要素によって用いられる電圧について、非標準
電圧を利用する。これらの必要条件によって、電子システムに、ＣＣＤを利用す
る回路を集積することがますます困難になり、製造プロセスがますます複雑にな
る。

【０００３】 ＣＣＤに基づく画像検出装置に関連付けられる、ある特定の設計および製造上
の難点は、ＣＭＯＳトランジスタから作られ、ＣＭＯＳ処理を用いて製造される
画像装置によって、克服され得る。しかし、同じ基板上でのＣＭＯＳデバイスの
間の電圧閾値の変動は、ピクセルの均一および正確なリセットを達成することを
困難にし、出力信号において固定パターンのノイズを生成する。ピクセル間の電
圧閾値の変動に起因する固定パターンのノイズが実質的に除去される、ＣＭＯＳ
に基づく画像検出装置が所望される。固定パターンのノイズの減少は、改良され
た信号対ノイズ比（信号／ノイズ）に関連する。

【０００４】 いくつかの公知のＣＭＯＳ画像検出装置は、電流モードで動作し、電流仲介（
ｍｅｄｉａｔｅｄ）ピクセルを組み込み、基準電流でピクセルをリセットし、電
流出力を生成する。基準値および信号値の両方を測定する技術である、相関二重
サンプリングは、固定パターンのノイズを減少させるために用いられ得る。あい
にく、固定パターンのノイズを減少することは、電流モードピクセルの非線形二
次電流モード伝達関数に起因して、制限される。他の公知のＣＭＯＳ画像検出装
置は、フォトダイオード、リセットスイッチ、能動素子、ロウ選択トランジスタ
、出力選択トランジスタを含む、電圧モードで動作するアクティブピクセルを用
いる。電圧モードピクセルは、基準電圧でリセットされ、電圧信号を出力として
生成する。これらの公知のデバイスは、アクティブピクセル上の電圧を、Ｖ_dd供
給電圧にリセットして、前のフレームからピクセル上で遅れる部分的な信号に起
因して、移動物体を画像処理する場合、ピクセルがスメアーな画像を示すように
する。この影響は、遅れと呼ばれる。公知のデバイスは、また、１つのピクセル
上の高い照度から近接するピクセル上にあふれる過剰電荷によって起こる画質ア
ーティファクトである、焦点ぼけとなりがちである。いくつかの従来技術による
デバイスが、ソースホロワー電圧出力を用いるが、固定パターンのノイズを効率
的に除去することができない。他の公知のデバイスは、出力バス上の電圧信号を
用いるが、本発明と比較して、同等の速度性能レベルで動作する場合に、より多
くの出力を必要とする。出力バス上の電圧信号を用いることについてのさらなる
問題点は、出力増幅器回路部におけるより正確なキャパシタが必要であることで
ある。より正確なキャパシタは、典型的には、さらなる製造ステップを追加する
ことである、製造プロセスのエンハンスメントを必要とする。改良された信号対
ノイズ比を含む、改良された画質を有するＣＭＯＳ画像処理装置用の技術が必要
とされる。

【０００５】 本発明の目的は、ＣＭＯＳプロセスを用いて製造され得、カラムおよび出力バ
ス上の電圧変動を含むパラメータを操作する際にピクセル間の変動によって起こ
る、固定パターンの低ノイズレベルの信号を生じる、多数のピクセルのアレイを
含む、半導体画像処理装置を提供することである。

【０００６】 本発明のさらなる目的は、固定パターンのノイズを最小化するように、相関二
重サンプリングの使用を可能にする電流変換器に、高い線形電圧を提供すること
である。

【０００７】 本発明の他の目的は、フィールド間のピクセル上の一部分の遅れによって起こ
る画像のスメアーを減少し、高レベルの照度がある場合に過剰な光キャリアの生
成に起因するピクセル焦点ぼけアーティファクトを減少するために、ピクセルリ
セットプロセスを制御することによって画質を改善することである。

【０００８】 本発明によると、前述の目的は、ピクセルバイアス基準電圧が、バス電圧から
独立してバイアスすることにより、Ｖ_dd供給電圧および線形電圧の代わりに、電
流変換回路にピクセルをリセットするように用いられる、ＣＭＯＳ構成要素を有
する、１つ以上のピクセルを含む画像検出装置によって達成される。画像検出装
置は、さらに、ソースホロワー増幅器を用いて、出力信号に寄与するピクセル出
力電圧を生成するように電圧モードで動作するアクティブピクセル、出力電圧レ
ベルをより高い電圧にシフトするレベルシフタ、基準電流を生成し、より高い電
圧をバッファデバイスに結合するように定期的にクランピングされる結合装置を
含む。バッファデバイスの出力は、電圧入力を電流ミラーに格納される電流に線
形に変換するようにバイアスされた線形モード電流制御装置を駆動させる。この
ような構成によって、ピクセルの大量アレイの変換は、ロウおよびカラム出力バ
スに沿った抵抗降下に起因する、さらなるノイズおよび信号変動を減少する様式
で起こる。さらに、画像検出装置は、所定のクランプ電圧に比例する基準電流を
格納する基準電流ミラー、および、アクティブピクセルからの出力電圧信号を示
す、信号電流を格納する信号電流ミラーを含む。基準電流ミラーおよび信号電流
ミラーの両方は、出力信号から固定パターンのノイズの大部分を除去するように
電流入力を差動増幅器に供給する。

【０００９】 本発明によると、前述の目的は、画像検出装置におけるアクティブピクセルか
らの出力電圧を、電流に変換する方法によって達成される。この方法は、線形モ
ード電流制御装置を線形モードにバイアスするバイアス電圧を提供するステップ
と、所定のクランプ電圧にバッファデバイスへの入力を定期的にクランピングす
るステップと、出力電圧レベルをより高い電圧にシフトするステップと、より高
い電圧をバッファデバイスに結合するステップと、線形モード電流制御デバイス
を制御するためにバッファデバイスからの出力信号を生成するステップと、アク
ティブピクセルからの出力信号を示す線形モード電流制御装置を流れる電流信号
を生成するステップとを含む。

【００１０】 本発明のこれらおよび他の特徴は、詳細な説明および図面において十分に述べ
られる。

【００１１】 図１を参照して概要を簡単に述べると、マイクロコントローラタイミングおよ
び制御回路３１０、半導体画像処理装置３２０、メモリ３３０、アドレス、デー
タおよび制御バス３４０、ＤＭＡ制御回路部３５０、アナログ処理回路部３６０
、およびリムーバブルメモリ／インターフェース回路３７０を含む、画像取得シ
ステム３００の実施形態の全体のアーキテクチャが示されている。当該技術にお
いて公知であるように、マイクロコントローラタイミングおよび制御回路３１０
は、アドレス、データおよび制御バス３４０によって、メモリ３３０、リムーバ
ブルメモリおよびインターフェース回路部３７０、ＤＭＡ制御回路部３５０、な
らびに半導体画像処理装置３２０と通信する。アナログ処理回路部３６０は、半
導体画像処理装置３２０と通信して、半導体画像処理装置３２０に供給され、半
導体画像処理装置３２０から生成される信号のアナログ処理を提供する。

【００１２】 図２に、テストロウ５１０およびテストカラム５１２を有する、ロウおよびカ
ラム状に配置されたピクセルのアレイを含む、半導体画像処理装置３２０のさら
なる細部をいくつか示す。テストロウ５１０およびテストカラムは、デバイスを
テストする外部アナログ電圧に接続され得る。好適な実施形態において、図に示
す半導体画像処理装置３２０は、１３０５個のカラム（１２３８個のアクティブ
なカラム、２１個のダークカラム、および１個のテストカラム）×４９０個のロ
ウ（４８０個のアクティブロウ、９個のダークロウ、および１個のテストロウ）
の３つのアレイを含み、３つのアレイは、原色（赤、緑、および青）の各々につ
いてまとめられる。３色アナログ出力バス上のアナログ信号は、デジタル化され
、デジタル３バイトカラーピクセルに合わせられる。

【００１３】 図３を参照すると、本発明の動作全体が、画像取得アレイのブロック図に示さ
れている。カメラ（図示せず）の光学機器、フィンガープリントスキャナ（図示
せず）、または任意の他の画像取得システムにより受け取る周辺光は、各ピクセ
ル１０の光収集領域において光キャリアを生成する。マイクロコントローラタイ
ミングおよび制御回路３１０は、マイクロコントローラタイミングおよび制御回
路３１０に供給されるアドレシング可能なアレイパラメータによって、ロウおよ
びカラムからピクセルのサブセットを選択する。

【００１４】 露光期間中、ピクセル１０が、周辺光に露光されるので、アクティブピクセル
上の電圧が、周辺光信号に比例して減少する。電圧モードアクティブピクセル１
２０上の減少された電圧は、ソースホロワーおよびロウ選択スイッチの動作によ
ってさらに下げられる。ソースホロワー負荷１４０上のより低い電圧信号は、レ
ベルシフタ１４２によってより高い電圧にレベルシフトされ、線形モード電圧−
電流変換１５０（以下では、線形Ｖ−Ｉ変換１５０と呼ぶ）を制御するバッファ
１４４と通信する。定期的に、クランプ１４６は、各ロウが処理される際、バッ
ファ１４４への入力を所定の電圧に設定する。

【００１５】 バッファ１４４に対する入力がクランピングされる間、線形Ｖ−Ｉ変換１５０
は、バッファ１４４上の電圧信号を基準電流ミラー１３２に格納される、所定の
クランプ電圧Ｖ_clampに比例する、基準電流に変換する。クランプが解放された
後、電圧モードアクティブピクセル１２０がリセットされる。リセット動作によ
り選択されたピクセル１０上の信号出力電圧から得られる電圧信号が、バッファ
上に表れる。線形Ｖ−Ｉ変換１５０は、電圧信号を、バッファ１４４から、信号
電流ミラー１３０に格納される電流信号に変換する。電圧モードアクティブピク
セル１２０は、オンチップ電圧生成器１７０によって基板上に生じるＶ_ddおよび
Ｖ_ss以外の電圧を用いて、遅れコントロール１２２による遅れおよび対焦点ぼけ
コントロール１２４による焦点ぼけを減少させるプロセスにおいてリセットされ
る。クランピングおよびリセット動作は、選択されたロウにおいて各ピクセルに
ついて平行して起こる。最終的にマイクロコントローラタイミングおよび制御回
路３１０は、電流ミラーの各対を選択されたカラムについて連続的にスキャンし
て、選択されたロウについて出力信号を生成する。半導体画像処理装置３２０内
のスキャンされるピクセル１０のサブセットは、マイクロコントローラタイミン
グおよび制御回路３１０によって制御される。マイクロコントローラタイミング
および制御回路３１０は、信号電流ミラー１３０および基準電流ミラー１３２に
格納された電流信号を、差動出力増幅器１６０の入力に接続される電流信号とし
て、信号出力バス１３４および基準出力バス１３６を介して通信される基準電流
および信号電流に変換することを制御する。

【００１６】 各ロウにおけるピクセルは、各カラムにおいて、カラム処理回路１０５によっ
て平行して処理され、各ピクセル１０からの信号は、信号および基準カラム出力
バス１３４、１３６上で、差動出力増幅器１６０に多重送信されて、選択された
ロウについて出力信号を生成する。差動出力増幅器１６０は、信号電流ミラー１
３０の信号から基準電流ミラー１３２に格納される基準信号を減算する。

【００１７】 ２つの電流ミラーの出力電流は、差動増幅器１６０によって減算されて、ピク
セル１０によって受信される信号Ｖ_signalに比例する出力電流Ｉ_diffampoutを生
成する。カラム出力バス１３４、１３６上の電流信号の使用は、電圧信号の場合
と比較してよりノイズの影響を受けにくく、選択されたバス速度についてより低
い出力を用いる。マイクロコントローラタイミングおよび制御回路３１０は、ア
レイ全体をスキャンし得るか、またはロウおよびカラムのサブセットを処理し得
る。ローカルＶ_ss補正１５４は、線形Ｖ−Ｉ変換１５０が、カラム処理回路１０
５、および出力バス上の個々の素子の物理的位置から独立して、線形モードで動
作することを確実にする。各カラム用のローカルＶ_ss補正１５４は、出力をカラ
ム処理回路１０５に印加する前に、バイアスコントロール１５２にバイアス電圧
を初期的に印加することによって、Ｖ_ssバスに沿った電圧変化を処理する。出力
が印加される場合、バイアス電圧は、Ｖ_ssバスに沿った変化をトラッキングする
ようにローカルに調節する。バイアスコントロール１５２は、線形Ｖ−Ｉ変換１
５０が、出力がカラム処理回路１０５に印加された後に線形モードで動作するこ
とを可能にするためにバイアス電圧を提供する。

【００１８】 本発明の画像処理装置における画質の改善は、フレーム間の信号遅れによって
起こるスメアー、ピクセル焦点ぼけ、および固定パターンのノイズを減少する画
像処理装置および方法を特徴とする。本発明による画像処理装置は、基準電圧、
電圧出力、および固定パターンのノイズを減少し、信号対ノイズ比を改良するた
めの線形電圧−電流変換器を有する電圧モードで動作する。本発明のピクセルの
動作は、２つの点で公知の画像処理装置と異なる。第１に、同じトランジスタ機
能が用いられるが、本発明のトランジスタの動作は、バイアス電圧、およびピク
セル１０をリセットする方法について異なる。第２に、公知のデバイスは、固定
パターンのノイズを減少するために、基準レベルの決定、またはキャパシタ上の
基準および信号電荷の格納にダークフレームを用いることを教示する。本発明は
、固定パターンのノイズを減少するために、２段階（ｓａｇｅ）相関二重サンプ
リング技術を用いる。２段階相関二重サンプリングは、線形Ｖ−Ｉ変換１５０へ
の入力を最適な電圧に定期的にクランピングし、入力がクランプされた時の基準
電流を格納し、そしてピクセル１０がリセットされる時の信号値を反射する電流
値を格納することによって、Ｖ−Ｉ変換の前および後に、ピクセル出力信号の変
換において線形性を維持する。好適な実施形態において、最適な電圧は、Ｖ_ssに
設定される。

【００１９】 次に図４を参照すると、好適な本発明による、アクティブピクセル１０および
関連付けられたカラム処理回路１０５の簡略化された電気的模式図が示されてい
る。アクティブピクセル１０は、ｎＭＯＳトランジスタリセットスイッチ１７、
ｎＭＯＳトランジスタソースホロワー１８、およびｎＭＯＳトランジスタロウ選
択スイッチ２２を含む。リセットスイッチ１７のソースは、ソースホロワー１８
のゲート、およびフォトダイオード１１のフォトダイオードカソード１４に接続
される。リセットスイッチ１７、ソースホロワー１８、ロウ選択スイッチ２２、
およびフォトダイオード１１は、各ピクセルで再現され、ピクセルに入る信号ラ
インは、リセットラインＲＳＴ９１、およびピクセルロウ選択ラインＳＥＬ９３
、出力ソースＶ_pixelbiasおよびＶ_ssである。アクティブピクセル１０の電圧出
力は、ｎＭＯＳトランジスタソースホロワー負荷２３のドレイン、およびｐＭＯ
Ｓトランジスタレベルシフタ２４のゲートと通信する。レベルシフタ２４の出力
は、ｎＭＯＳトランジスタから形成される、結合装置２６を通じて、ｐＭＯＳト
ランジスタバッファ３６のゲートに接続される。バッファ３６のゲートは、また
、クランプ２７のドレインに接続される。バッファ３６のソースは、ｎＭＯＳト
ランジスタ線形モード電流制御装置３８のゲートに接続される。

【００２０】 ｎＭＯＳトランジスタ４２および４４、ならびにｐＭＯＳトランジスタ４６お
よび４８を含むアクティブ回路は、バスに沿った電圧降下が存在する場合に線形
モード電流制御装置にかかるバイアス電圧を維持するために、線形モード電流制
御装置３８のドレインおよびバイアス調整器４０ｎＭＯＳトランジスタのゲート
に接続されている。バスに沿った電圧降下が存在する場合に線形モード電流制御
装置にかかるバイアス電圧を維持するためのアクティブ回路は、また、Ｖ_ss供給
を提供するローカルバスに接続されるｎＭＯＳトランジスタから形成されるキャ
パシタ５４に接続され、Ｖ_biasを基準バイアス電圧として提供するスイッチ５６
にも接続される。

【００２１】 バイアス供給ｐＭＯＳトランジスタレベルシフタバイアス２８、バッファバイ
アス３０、ダイオードバイアス３２、およびシャントバイアス３４のゲート端子
は、出力スイッチ５２に接続されるバイアスシンク３７に接続される。バイアス
供給トランジスタシャントバイアス３４のドレインは、アクティブ回路ｎＭＯＳ
トランジスタ４２のゲート、バイアス調整器４０のソース、およびトランジスタ
線形モード電流制御装置３８のドレインに接続される。

【００２２】 カラム処理回路１０５は、各カラムにつき１度複製される。Ｖ_ddは、カラム処
理回路１０５において用いられるが、本発明は、Ｖ_ddがピクセル１０において用
いられることを必要としない。複数のアクティブピクセルが、半導体画像処理装
置３２０の各ロウを構成する。

【００２３】 （ピクセルリセット動作） 半導体画像処理装置３２０の動作中、ピクセル１０は、露光および信号読み出
しの後、所定の電圧Ｖ_pixelbiasにリセットされる。オンチップ電圧生成器１７
０は、基準電圧１５Ｖ_pixelbiasを提供して、ピクセル１０をリセットする。テ
ストロウ５１０およびテストカラム５１２において、リセットスイッチ１７のド
レインは、外部電圧に接続され得る、基板上の入力接続に接続される。マイクロ
コントローラタイミングおよび制御回路３１０による読み出しについて選択され
る場合、テストピクセルは、画像取得装置３００の様々な局面を、選択されたピ
クセル上で正確な照明信号を光学的に提供する必要なしに、テストするために用
いられ得る。画像検出は、入射光学放射１２を取得することによって獲得されて
、ピクセル１０の電子的な特徴に変化をもたらす。本発明の実施形態において、
スキャンされるべき各アクティブピクセル１０についての基準電圧１５は、Ｖ_{pi xelbias} 、約２．７ボルトに設定される。０．５ミクロンのプロセスジオメトリ
ーを有する好適な実施形態において、Ｖ_pixelbiasは、Ｖ_ddから得られ、約３．
３ボルトのＶ_ddより低い電圧に設定される。Ｖ_ddより低いこの基準電圧は、Ｖ_{pi xelbias} をリセットするプロセスが非常に速いプロセスなので、遅れることなく
より速いリセットを可能にする。なぜなら、Ｖ_pixelbiasをリセットするプロセ
スは、リセットトランジスタが、ハイになることによって、オンになる場合、ト
ランジスタの下で形成される電荷のチャネルがあり、このトランジスタの抵抗が
非常に低いことによりフォトダイオードカソード１４上の電圧が素早くＶ_{pixelb ias} に安定するからである。Ｖ_pixelbiasがＶ_dd−Ｖ_thresholdより大きい場合、
フォトダイオード１４上の電圧がＶ_dd−Ｖ_thresholdを越えるにつれて、トラン
ジスタの下のチャネルは、非常に少ないキャリア、および高い抵抗を有し、電圧
が安定するまで、利用可能な時間より長い時間がかかり得、ピクセル上で設定さ
れた電圧のレベルに影響する前のフレームからの電荷に起因する遅れを生じさせ
る。大きなリセット電流が必要となり得る電流モードピクセルの動作とは違い、
電圧モードでピクセルのアレイを操作することは、各ピクセルが、基準電圧１５
Ｖ_pixelbiasに同時にリセットされることを可能にする。

【００２４】 リセット信号ＲＳＴ９１は、リセットスイッチ１７のゲートに印加され、Ｖ_dd とＶ_resetoffとの間でクロックされる。リセット信号ＲＳＴ９１がリセットスイ
ッチ１７のゲートに印加される場合、トランジスタは、オンに切り替わり、Ｖ_{pi xelbias} に設定される基準電圧１５は、フォトダイオードカソード１４に印加さ
れる。リセットスイッチ１７は、Ｖ_resetoffがリセットトランジスタのゲートに
印加される場合にオフに切り替わる。リセットスイッチ１７に形成されるチャネ
ルは、側面（ｌａｔｅｒａｌ）対焦点ぼけドレインとして機能を果たす。リセッ
トスイッチ１７は、チャネルの電位がＶ_ddより低く、Ｖ_ssより大きいので、入射
放射がフォトダイオード１１を飽和する場合に過剰な電荷、即ち、光電子が流れ
るパスを残し、側面対焦点ぼけチャネルを設ける。このチャネルがない場合にお
いては、極度に明るい光源は過剰な電荷を生成し、フォトダイオード１１はつぶ
れ、光キャリアは、隣接するピクセル１０を通じて拡散して、焦点ぼけの原因と
なり得る。好適な実施形態において、Ｖ_resetoff電圧は、０．８Ｖに設定されて
、過剰な電荷を排出し、フォトダイオード１１が順方向にバイアスされることを
防ぐチャネルを作成する。好適な実施形態において、Ｖ_pixelbiasは、また、性
能を大きく下げることなく、Ｖ_dd供給を各ピクセルにさらにもたらす必要をなく
すことによって、ピクセル１０の配置を簡略化するために、ソースホロワー１８
のドレインに結合され得る。減少された電圧は、リセット動作が素早く起こるこ
とを可能にし、前のフィールドにおける信号からのあらゆるメモリ効果を減少す
る。ソースホロワー１８は、フォトダイオードカソードでの電圧がＶ_ssより上の
Ｖ_threshold（約１ボルト）に下がる場合、オフになる。減少された遅れおよび
対焦点ぼけの改善は、オンチップ電圧生成器１７０を用いてデバイスで生成され
る過剰な電圧供給を必要とする。Ｖ_pixelbiasは、Ｖ_ddからの電圧降下である。
Ｖ_resetoffおよび他のバイアス電圧は、接地されている。これにより、Ｖ_{pixelb ias} は、プラスまたはマイナス１０パーセント変動し得るＶ_ddに関連して浮動し
得る。オンチップ電圧レギュレーション１７０は、各ピクセルをリセットするた
めに用いる電圧、Ｖ_pixelbiasおよびＶ_resetoffを生成する。好適な実施形態に
おいて、Ｖ_pixelbiasは、約２．３ボルトである。従来技術によるＣＭＯＳデバ
イスは、Ｖ_ddおよびＶ_ssのみを用い、専用画像検出器においてさらなる電圧を用
いることは、製造上の責任だった。本発明の集積のレベルは、Ｖ_ddから直接得る
か、またはＶ_ssに関連する基板上の他の電圧の生成を容易にする。

【００２５】 代替の実施形態において、ＰＭＯＳトランジスタは、リセットスイッチとして
用いられ得、Ｖ_ddは、遅れによる影響を全く受けることなくピクセルをリセット
するために用いられ得る。ｐＭＯＳトランジスタを用いることには、製造上の問
題点があるが、Ｖ_ddが基準電圧として用いられ得るので、利点がある。

【００２６】 （ローカルＶｓｓの変化の下で線形モード動作を維持するアクティブ回路） 線形モード電流制御装置３８のソースとドレインとの間の電圧が、線形範囲内
で線形モード電流制御装置３８が動作するように、十分に低いことが重要である
。好適な実施形態において、線形モード電流制御装置３８にかかるバイアス電圧
は、Ｖ_biasであり、約０．６ボルトである。線形モード電流制御装置３８にかか
る電圧を一定に保持し、線形モード電流制御装置３８のソースをＶ_sslocalの近
くに保持することによって、線形モード電流制御装置３８は、線形モードで動作
して、線形モード電流制御装置３８を流れる電流は、線形モード電流制御装置３
８のゲート上の電圧に線形的に依存する。アクティブ回路は、出力がカラム処理
回路１０５に印加される前に、Ｖ_ssのローカル値を測定する。線形モード電流制
御装置３８を流れるバイアス電流は、出力がカラム処理回路１０５に印加される
場合に補正されて、同じバイアス動作条件下で、各カラムのアレイにおいて線形
モード電流制御装置３８全てを動作させる。

【００２７】 カラム処理回路１０５がオンにされ、電流がこの回路を流れ始める前に、マイ
クロコントローラタイミングおよび制御回路３１０は、ローカルＶ_ss電圧、Ｖ_{ss local} およびＶ_biasに渡って、ｎＭＯＳトランジスタ（大きな１２×１２μｍ²Ｃ
ＭＯＳトランジスタ）５４によって形成されるキャパシタをクランピングして、
Ｖ_strをローカルＶ_ss電圧に結合する。これにより、トランジスタ４４のゲート
上の電圧は、Ｖ_sslocalより上のＶ_biasボルトに設定される。

【００２８】 ロウが露光されたピクセル信号を出力信号に変換するプロセスは、ＰＯＷＥＲ
信号を出力スイッチ５２のゲートに印加することによって開始し、出力スイッチ
５２は、カラムプロセッサ回路部をオンにする出力スイッチとして機能を果たす
。バスに沿って流れる電流から得られるＶ_ssレールに沿った抵抗変化は、レール
に沿ったＶ_ssのローカル値の変化の原因となる。

【００２９】 ローカルＶ_ss電圧の変化は、ｎＭＯＳトランジスタ４２、４４、４６、および
４８によって形成されるアクティブ回路によって補正される。その目的は、トラ
ンジスタ４２のゲート上のＶ_biasを維持し、その後、線形モード電流制御装置３
８にかかる一定の電圧を維持することである。カラム処理回路１０５において、
出力がオンになる場合、スイッチ５６がオフになり、トランジスタ４４のゲート
をキャパシタ５６の結果としてＶ_sslocalをトラッキングする、Ｖ_strまで充電さ
せる。トランジスタ４２、４４、４６、および４８によって形成されるアクティ
ブ回路は、線形モード電流制御装置３８のドレイン上でＶ_strが反射されるよう
にする。線形モード電流制御装置３８上のドレイン電圧がＶ_strから外れようと
する場合、トランジスタ４２およびトランジスタ４４を通じて電流の不整合が生
じ、この不整合によってバイアス調整器４０上のバイアスが変化する。バイアス
調整器４０は、制御素子として機能して、トランジスタ４２のゲート上の電圧が
一定になり、Ｖ_biasと一致するようにする。この動作方法は、Ｖ_ssレールに沿っ
た電圧変化がある場合において、線形モード電流制御装置３８にかかる補正バイ
アス電圧を維持する。

【００３０】 （ピクセル動作、出力オン、バイアス生成） バイアス電圧、Ｖ_bias2は、１０マイクロアンペアの電流源を形成する、ｎＭ
ＯＳバイアスシンクトランジスタ３７のゲートに、出力スイッチ５２によってオ
ンに切り替わった後、印加される。バイアスシンク３７がオンになった後、トラ
ンジスタダイオードバイアス３２、シャントバイアス３４、バッファバイアス３
０、およびレベルシフタバイアス２８は、オンになって、バイアス電流をカラム
処理回路に提供する。ダイオードバイアス３２は、電流源のセットについて、電
圧を設定する。レベルシフタバイアス２８は、レベルシフタ２４にバイアス電流
を提供し、バッファバイアス３０は、バッファ３６にバイアス電流を提供する。
シャントバイアス３４は、高い周辺光がある場合において、バイアス電流を提供
して、線形モード電流制御装置３８を線形領域内に維持する。

【００３１】 シャントバイアス３４は、約３０〜５０マイクロアンペアのバイアス電流オフ
セット提供して、高い周辺光がある（電圧信号レベルが低い）場合において線形
性を維持するように、線形モード電流制御装置３８を通じて、十分な電流を提供
する。シャントバイアス３４は、シャントバイアス３４によって供給される量で
バイアス調整器４０から流出する電流をオフセットするために、電流が線形モー
ド電流制御装置３８のドレインに流れるようにする。このステップにより、信号
電流ミラー１３０および基準電流ミラー１３２から流れる電流の量が減少し、線
形動作が維持される。

【００３２】 （アクティブピクセル画像検出装置露光） リセットスイッチ１７は、基準電圧１５で、ソースホロワー１８のゲート端子
およびフォトダイオードカソード１４を絶縁させるように開かれる。リセットス
イッチが開くことに続いて、ロウ選択スイッチ２２が開いて、画像取得システム
３００を露光段階に進める。露光段階において、ピクセル１０を入射放射１２に
露光することによって画像が検出される。ピクセル１０上の入射放射１２が与え
る影響として、フォトダイオードカソード１４上の電圧を変化させる光電子を生
成することがある。好適な実施形態において、入射放射１２の取得は、リセット
段階でＶ_pixelbiasに設定される基準電圧１５から、ソースホロワー１８にかか
る電圧を減少させる。露光段階に続いて、画像取得システム３００は、読み出し
段階に移る。

【００３３】 （電圧信号読み出しおよび線形Ｖ−Ｉ変換） 好適な実施形態において、カラム処理回路１０５が出力スイッチ５２によって
オンにされた後、クランプ２７が、バッファ３６のゲートからの過剰な電荷を流
して、Ｖ_clinをＶ_ssに設定する。バッファ３６のゲートは、自然にドリフトしな
いようにすべてのロウを定期的にクランプする。クランプ動作は、信号電圧と基
準電圧の両方を正確に測定するために、２段階二重補正プロセスの第１のステッ
プとして必要である。微小電流によりバッファ３６のゲート電圧が自然に変化さ
れ得るので、そのレベルを所定の電圧に設定することが重要である。ピクセル上
の電圧信号を読み出す際の第１のステップとして、マイクロコントローラタイミ
ングおよび制御回路３１０によりクランプ２７が、バッファ３６のゲートＶ_clin をクランプする。クランプステップの間、リセットされた状態から次に露光され
る（ｅｘｐｏｓｅｄ）ピクセルの電圧信号Ｖ_colが、ロウ選択スイッチ２２のソ
ース上に現れ、上述のように結合装置２６のゲートＶ_lvioutに伝搬する。

【００３４】 マイクロコントローラタイミングおよび制御回路３１０は、選択されたロウ内
のすべてのピクセル１０用のロウ選択スイッチ２２をオンにして一度に１つのロ
ウを選択する。クランプステップにより基準電流が生成され得、基準電流ミラー
１３２内に格納され得る。好適な実施形態において、Ｖ_clampはＶ_ssに等しく、
その値は約ゼロボルトである。レベルシフタ２４のゲート上の電圧が、フォトダ
イオードカソード１４上の電圧に続き、露光されたピクセル１０上の信号を反射
する。ソースホロワー１８全体に亘って０．６ボルトの電圧降下が起こり、これ
により電圧信号範囲を０．４ボルトから１．４ボルトに低下させる。レベルシフ
タ２４は、出力電圧レベルをアクティブピクセル１０からより１〜２ボルトの範
囲内でより高い電圧へとシフトする。結合装置２６を線形キャパシタとして用い
て、レベルシフタ２４からのより高い電圧をバッファ３６のゲートにおけるより
低い電圧Ｖ_clinとＡＣ結合する。アクティブピクセル１０がリセットされた後、
バッファ３６のゲート上に現れる電圧を増加させ、フォトダイオード１１上に入
射する光の露光による電圧信号を正確に反射する。

【００３５】 動作信号は、以下に示す通りである。ここでＴ_clampは、クランプが適用され
る時間、Ｔ_resetは、ピクセル１０がリセットされる時間である。Ｉ_tclampは、
バッファ３６のゲートがクランプされた時（時間＝Ｔ_clamp）の基準電流ミラー
１３２に格納された電流である。Ｉ_tresetは、アクティブピクセル１０がリセッ
トされた時（時間＝Ｔ_reset）の信号電流ミラー１３０に格納された電流である
。Ｖ_refはピクセルのリセット基準電圧であり、Ｖ_signalは周辺光の入射による
ピクセル１０上の電圧変化である。Ｖ_lvioutは結合装置２６の上部プレート上の
電圧、およびＶ_clinはバッファ３６のゲート上の電圧である。

【００３６】 時間＝Ｔ_clampにて、クランプ２７がオンとなり以下の信号を生成する： Ｖ_lviout＝α（Ｖ_ref−Ｖ_signal） ここでαはアクティブピクセル１０およびレベルシフタ２４の利得である。

【００３７】 Ｖ_clin＝Ｖ_clamp Ｉ_tclamp＝η（Ｖ_clamp）は、基準電流ミラー１３２に格納されるオフセット
電流であり、 ここでηは線形Ｖ−Ｉ変換のトランスコンダクタンスである。

【００３８】 時間＝Ｔ_resetにて、ピクセル１０がリセットされ、以下の信号を生成する： Ｖ_lvlout＝αＶ_ref Ｖ_clin＝Ｖ_clamp＋αＶ_signal Ｉ_treset＝η（Ｖ_clamp＋αＶ_signal）は信号電流ミラー１３０に格納される
。

【００３９】 Ｉ_diffampout＝（Ｉ_treset−Ｉ_tclamp）＝ηα（Ｖ_signal） 好適な実施形態において、α＝０．８およびＶ_clamp＝Ｖ_ssである。クランプ
２７がオンになり、Ｖ_clinが所定のクランプ電圧にクランプされる。マイクロコ
ントローラタイミングおよび制御回路３１０は基準電流ミラー１３２を選択し、
基準電流値を基準電流ミラー１３２に格納する。クランプ２７がオンになると、
基準電圧に比例する、電圧Ｖ_lviout引く入射周辺光、によって生成した電圧信号
が結合器２６に常駐する。基準電流を格納した後、ピクセル１０は上述のように
リセットされる。

【００４０】 ピクセル１０がより高い基準電圧にリセットされると、結合器２６の上部プレ
ート上の電圧が引き上げられ、ピクセル上のより高い基準電圧を反射し、そして
結合器２６の下部プレート上の電圧Ｖ_clinが、露光中にピクセル１０への入射周
辺光に比例する信号を反射するように比例して引き下げられる。バッファ３６が
、線形モード電流制御デバイス３８のゲートに伝えられる出力を生成する。マイ
クロコントローラタイミングおよび制御回路３１０は、信号電流ミラー１３０を
選択する。線形モード電流制御デバイス３８が、信号電流ミラー１３０からの電
流をある量だけ流出する（ｓｉｎｋ）。その電流は、フォトダイオード１１への
入射周辺光からの、電圧信号足すオフセット電流、に線形に比例する。バッファ
３６のソースにおける電圧信号Ｖ_lininが、線形モード電流制御デバイス３８の
ゲートに印加される。Ｖ_lininは、線形モード電流制御デバイス３８によって生
成される電流フロー信号Ｉ_linoutを制御する。電流フローＩ_linoutが定常状態（
これに達するために数ナノ秒を要する）に達した後、線形モード電流制御デバイ
ス３８によって制御される電流（アクティブピクセル上に入射する信号を表す）
が、信号電流ミラーに格納される。電流を電流ミラーにおけるｐＭＯＳトランジ
スタのゲート上の電流に対応する電圧として格納する方法は、当該分野において
公知である。

【００４１】 信号電流足すオフセット電流が、信号電流ミラー１３０に格納された後、電流
が、オフセット電流を減算し、かつ出力信号への寄与を生成する差動出力回路へ
入力されつつ、続いてマイクロコントローラタイミングおよび制御回路３１０が
、基準電流ミラー１３２および信号電流ミラー１３０を各カラムについて読み出
す。

【００４２】 マイクロコントローラタイミングおよび制御回路３１０が、信号電流ミラー１
３０および基準電流ミラー１３２の動作を制御する。カラム処理回路１０５をオ
フにする出力スイッチ５２をオフにして、その後カラム読み出しライン上に信号
電流ミラー１３０および基準電流ミラー１３２を同時に走査することによって、
電流ミラーに格納された信号および基準が読み出される。赤、緑、青の信号ライ
ンからなる各三重線について、この走査を１回につき３回繰り返す。電流ミラー
の異なる動作モードの特定の別の好適な実施形態を以下に詳細に記述する。

【００４３】 （ピクセルの電圧出力およびソースホロワー負荷の物理的位置） 一方のロウから他方のロウへの信号変化の原因は、カラムバス上のピクセルの
位置による。次に図５を参照して、ソースホロワー１８ａおよび１８ｂに対する
ソースホロワー負荷２３’の典型的な配置により、カラム内のピクセルの物理的
位置に依存して、カラム内の各ピクセルの異なる抵抗降下を引き起こす。

【００４４】 図６を参照して、好適な実施形態において、ソースホロワー１８ｃおよび１８
ｄに対するソースホロワー負荷２３’’は、各ピクセルの電圧出力Ｖ_colに電流
が流れないように物理的に配置される。ソースホロワー負荷２３’’は、カラム
出力バス４００に接続されたバイアスデバイスとして機能する。レベルシフタ２
４への入力が、出力バス４００およびソースホロワー負荷２３’’のドレインに
接続される。典型的なピクセルアレイにおける抵抗降下が、相関二重サンプリン
グによって部分的に取り除かれ得るが、本発明による配置および方法は、電圧降
下の変化により生じるエラーをピクセルの物理的位置によって最小化する。

【００４５】 （信号電流出力を有する電流ミラー） 別の好適な実施形態において、信号値を反射する信号電流ミラー１３０および
基準電流ミラー１３２は、信号出力を生成するように動作し得る。この実施形態
において、基準値が基準電流ミラー１３２に格納される。信号電流が線形モード
電流制御デバイス３８を流れている場合、基準電流ミラー１３２がアクティブに
され、その結果差動信号が信号電流ミラー１３０に記憶される。ロウが読み出さ
れる場合、信号電流ミラー１３０は、信号電流出力を出力バス増幅器に供給する
。この動作方法の利点は、ダウンストリーム差動出力増幅器１６０を必要とせず
、各々個別のカラムにおいて電流ミラーの電流ドメインで減算を局所的に実行す
るので、不完全な減算ダウンストリームによる問題が生じない点にある。

【００４６】 （単一段階相関二重サンプリングを有する線形Ｖ−Ｉ変換） 図７を参照して、さらに別の実施形態を示す。この実施形態において、単一段
階相関二重サンプリングが、図４に示す結合装置２６またはクランプ２７を必要
とすることなく固定パターンノイズを除去し得る。線形モード電流制御デバイス
３８を流れる電流は、フォトダイオードカソード１４上の電圧に比例する。マイ
クロコントローラタイミングおよび制御回路３１０は、基準電圧引く信号電圧、
に比例する電流を格納するために信号電流ミラー１３０を選択し、ピクセル１０
をリセットし、次いで基準電圧に比例する電流を格納するために基準電流ミラー
１３２を選択する。マイクロコントローラタイミングおよび制御回路３１０は、
出力信号を生成するために、信号電流ミラー１３０および基準電流ミラー１３２
に格納された電流信号を差動出力増幅器１６０の入力への電流信号として、信号
出力バス１３４および基準出力バス１３６を介して伝えられる基準電流および信
号電流に変換することを制御する。この別の実施形態はまた、信号値を反射する
信号電流ミラー１３０の信号出力を生成するように動作し得る。

【００４７】 別のリムーバブルメモリ／インターフェースは、ＰＣＭインターフェース、パ
ラレルポートインターフェースまたはＵＳＢ（ユニバーサルシリアルバス）イン
ターフェースを含み得る。

【００４８】 別の実施形態において、電流ミラーは、ｎＭＯＳまたはｐＭＯＳトランジスタ
のいずれかから形成され得る。ｎＭＯＳトランジスタが使用される場合、電流ミ
ラーは、電流のソースとしてではなく電流を流出する。

【００４９】 別の実施形態において、画像取得システム３００の構成要素のすべてまたはい
くつかが、単一の基板上に含まれてもよい。

【００５０】 本発明は、入射、照射に応答し、かつ従来のＣＭＯＳ画像処理デバイスにおい
て現在利用可能であるよりも少ない固定パターンノイズを示す電流信号出力を提
供するように有利に適応される。

【図面の簡単な説明】

【図１】 図１は、半導体画像処理装置、マイクロコントローラ、メモリ、およびリムー
バブルメモリ／インターフェース回路を含む、画像取得システムの実施形態のシ
ステムブロック図である。

【図２】 図２は、本発明による、テストロウおよびテストカラムを有する画像検出器ア
レイ、ならびに制御信号および回路部を含む、半導体画像処理装置の概略図であ
る。

【図３】 図３は、本発明による、画像取得装置の機能的ブロック図である。

【図４】 図４は、本発明による、アクティブピクセルおよびカラム処理回路部を含む画
像検出アレイのブロック図である。

【図５】 図５は、複数のピクセルを含む本発明の実施形態、ならびに、ロウ位置に依存
するカラムバスに沿った電圧降下を示すアクティブピクセルにおけるソースホロ
ワーについての負荷を表す、簡略化された模式図および配置である。

【図６】 図６は、複数のピクセルを含む本発明の実施形態、ならびに、ロウに依存する
カラムバスに沿った電圧降下を減少するために、アクティブピクセルにおけるソ
ースホロワーについての負荷を表す、簡略化された模式図および配置である。

【図７】 図７は、アクティブピクセル、ならびにクランプおよび結合装置を有すること
なく動作するカラム処理回路部を含む本発明による、画像検出アレイの代替的な
実施形態のブロック図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ワシュクラック， ウイリアム ディー． アメリカ合衆国 マサチューセッツ 01720， アクトン， シャディー レー ン ５ Ｆターム(参考） 4M118 AA05 AB01 BA14 CA02 FA06 FA50 5C024 CX04 CX13 GY31 HX09

Claims (27)

【特許請求の範囲】
1. 【請求項１】 半導体画像検出装置（３２０）内のアクティブピクセルから
   の出力電圧を電流に変換する方法であって、 線形モード電流制御デバイスをバイアスするために線形モードにバイアス電圧
   を供給するステップ（１５２）と、 電圧シフトデバイスへの入力上の出力電圧レベルをより高い電圧にシフトする
   ステップ（１４２）と、 バッファデバイスへの入力を所定のクランプ電圧に定期的にクランプするステ
   ップ（１４６）と、 該より高い電圧を該バッファデバイスと結合するステップ（１４４）と、 該線形モード電流制御デバイスを制御するために、該バッファデバイスから出
   力信号を生成するステップと、 該アクティブピクセルからの該出力電圧を示す該線形モード電流制御デバイス
   を流れる電流信号を生成する（１５０）ステップと、 を包含する、方法。
2. 【請求項２】 前記アクティブピクセルの相対距離の関数として電圧出力の
   変化を前記電圧シフトデバイス（１５４）の前記入力まで低下させるステップを
   さらに包含する、請求項１に記載の方法。
3. 【請求項３】 電圧供給バスに従って電圧変化の存在する間、共通電圧ソー
   スに接続された複数の前記線形モード電流制御デバイスの線形モード動作を維持
   するステップをさらに包含する、請求項１に記載の方法。
4. 【請求項４】 前記電流信号を電流ミラー回路（１３０）に格納するステッ
   プをさらに包含する、請求項１に記載の方法。
5. 【請求項５】 第１の電流を第１の電流ミラー回路（１３２）に格納するス
   テップであって、該第１の電流が前記所定のクランプ電圧（１４６）から供給さ
   れる、ステップと、 第２の電流を第２の電流ミラー回路（１３０）に格納するステップであって、
   該第２の電流が周辺光を受け取る前記アクティブピクセル（１０）から供給され
   る、ステップと、 該第１の電流ミラー回路（１３２）の出力および該第２の電流ミラー回路（１
   ３０）の出力に応答して差動信号を供給するステップと、 をさらに包含する、請求項１に記載の方法。
6. 【請求項６】 前記第１の電流ミラー回路（１３２）の出力と前記第２の電
   流ミラー回路（１３０）の出力との間の差動信号を供給するステップは、 該第１の電流ミラー回路（１３２）から基準出力バス（１３６）を介して電流
   ベース型差動回路（１６０）へ前記第１の電流信号を供給するステップと、 該第２の電流ミラー回路から信号出力バス（１３４）を介して該電流ベース型
   差動回路（１６０）へ前記第２の電流信号（１３０）を供給するステップと、 をさらに包含する、請求項５に記載の方法。
7. 【請求項７】 第１の電流を第１の電流ミラー回路（１３２）に格納するス
   テップであって、該第１の電流は前記所定のクランプ電圧から供給される、ステ
   ップ、 該第１の電流ミラー回路をアクティブにしつつ、差動電流を第２の電流ミラー
   回路（１３０）に格納するステップであって、該差動電流は、周辺光を受け取る
   前記アクティブピクセル（１０）と該第１の電流との差から供給される、ステッ
   プと、 該差動電流を読み出すステップと、 をさらに包含する、請求項１に記載の方法。
8. 【請求項８】 半導体画像検出装置内のアクティブピクセルからの出力電圧
   を電流に変換する方法であって、 線形モード電流制御デバイスをバイアスするために線形モードにバイアス電圧
   を供給するステップと、 電圧シフトデバイスの入力からの出力電圧レベルをバッファデバイスの入力上
   のより高い電圧にシフトするステップと、 該線形モード電流制御デバイスを制御するために、該バッファデバイスから出
   力信号を生成するステップと、 該アクティブピクセルからの該出力電圧を示す該線形モード電流制御デバイス
   を流れる電流信号を生成するステップと、 を包含する、方法。
9. 【請求項９】 前記アクティブピクセルの相対距離の関数として電圧出力の
   変化を前記電圧シフトデバイスの前記入力まで低下させるステップをさらに包含
   する、請求項８に記載の方法。
10. 【請求項１０】 電圧供給バスに従って電圧変化の存在する間、共通電圧ソ
    ースに接続された複数の前記線形モード電流制御デバイスの線形モード動作を維
    持するステップをさらに包含する、請求項８に記載の方法。
11. 【請求項１１】 前記信号電流を電流ミラー回路に格納するステップをさら
    に包含する、請求項８に記載の方法。
12. 【請求項１２】 第１の電流を第１の電流ミラー回路に格納するステップで
    あって、該第１の電流が前記周辺光を受け取る前記アクティブピクセルから供給
    される、ステップと、 第２の電流を第２の電流ミラー回路に格納するステップであって、該第２の電
    流が周辺光から遮蔽された該アクティブピクセルから供給されるステップと、 該第１の電流ミラー回路（１３２）の出力および該第２の電流ミラー回路（１
    ３０）の出力に応答して差動信号を供給するステップと、 をさらに包含する、請求項８に記載の方法。
13. 【請求項１３】 前記第１の電流ミラー回路（１３２）の出力と前記第２の
    電流ミラー回路（１３０）の出力との間の差動信号を供給するステップは、 該第１の電流ミラー回路から基準出力バス（１３６）を介して電流ベース型差
    動回路（１６０）へ前記第１の電流信号を供給するステップと、 該第２の電流ミラー回路（１３０）から信号出力バス（１３４）を介して該電
    流ベース型差動回路（１６０）へ前記第２の電流信号を供給するステップと、 をさらに包含する、請求項１２に記載の方法。
14. 【請求項１４】 第１の電流を第１の電流ミラー回路（１３２）に格納する
    ステップであって、該第１の電流は前記所定のクランプ電圧から供給される、ス
    テップ、 該第１の電流ミラー回路（１３２）をアクティブにしつつ、差動電流を第２の
    電流ミラー回路（１３０）に格納するステップであって、該差動電流は、周辺光
    を受け取る前記アクティブピクセルと該第１の電流（１３２）との差から供給さ
    れる、ステップと、 該差動電流を読み出すステップと、 をさらに包含する、請求項８に記載の方法。
15. 【請求項１５】 半導体画像処理装置のアクティブピクセルにおいて焦点ぼ
    けを低減する方法であって、ソース電圧より高い基本量電圧を有するリセット信
    号により該アクティブピクセルを所定のピクセルバイアス電圧にリセットするス
    テップを包含する、方法。
16. 【請求項１６】 半導体画像処理装置のアクティブピクセルにおいて画像ス
    メア（１２２）を低減する方法であって、該アクティブピクセルをドレイン電圧
    より低い動作電圧の所定のピクセルバイアス電圧にリセットするステップを包含
    する、方法。
17. 【請求項１７】 前記リセット信号は、ｐＭＯＳデバイスの出力により供給
    され、ｎＭＯＳデバイスからなる前記アクティブピクセルをリセットする、請求
    項１５に記載の方法。
18. 【請求項１８】 前記リセット信号は、ｎＭＯＳデバイスの出力により供給
    され、ｐＭＯＳデバイスからなる前記アクティブピクセルをリセットする、請求
    項１５に記載の方法。
19. 【請求項１９】 半導体画像処理デバイス（３２０）であって、 ロウおよびカラム状に配列された複数のアクティブピクセルであって、各ピク
    セル（１０）が出力電圧を生成する、アクティブピクセルと、 一度に１つのロウを該アクティブピクセル（１０）からの出力に接続されるレ
    ベルシフタ（２４）と、 該レベルシフタ（２４）の出力に接続された結合装置（２６）と、 該結合装置（２６）に接続された入力および出力を有するバッファ（３６）と
    、 該バッファ（３６）の該入力に接続されたクランプ（２７）と、 該バッファ（３６）の該出力に接続された線形モード電流制御デバイス（３８
    ）と、 バイアス電流を該線形モード電流制御デバイス（３８）に供給する電流ソース
    （３７）と、 を備える半導体画像検出装置。
20. 【請求項２０】 カラム出力バスに接続されたバイアスデバイス（２３）と
    、 該出力バスに接続された前記レベルシフタ（２４）への入力であって、前記ピ
    クセルの出力電圧が該バイアスデバイス（２３）と該レベルシフタ（２４）への
    入力との間の該カラム出力バスに接続される、レベルシフタへの入力と、 をさらに備える、請求項１９に記載の半導体画像処理装置。
21. 【請求項２１】 一度に電圧ソースを１つのロウに供給するバスと、 該バスに従って電圧降下の存在下にて前記線形モード電流制御デバイスに印加
    されるバイアス電圧を維持する手段と、 をさらに備える、請求項１９に記載の半導体画像検出装置。
22. 【請求項２２】 ロウおよびカラム状に配列された出力電圧を生成する複数
    のアクティブピクセル（１０）と、 外部からの試験電圧を１つのロウ（５１０）および１つのカラム（５１２）に
    選択的に接続する手段と、 を備える、半導体画像処理デバイス。
23. 【請求項２３】 前記線形モード電流制御デバイス（３８）、バッファ（３
    ６）、およびレベルシフタ（２４）の各々がＣＭＯＳトランジスタである、請求
    項１９に記載の半導体画像処理デバイス。
24. 【請求項２４】 半導体画像処理デバイス（３２０）であって、 ロウおよびカラム状に配列された複数のアクティブピクセルであって、各ピク
    セル（１０）が出力電圧を生成する、アクティブピクセルと、 一度に１つのロウを該アクティブピクセル（１０）からの出力に接続されるレ
    ベルシフタ（２４）と、 該レベルシフタ（２４）の出力に接続され、出力を有するバッファ（３６）と
    、 該バッファ（３６）の該出力に接続された線形モード電流制御デバイス（３８
    ）と、 バイアス電流を該線形モード電流制御デバイス（３８）に供給する電流ソース
    （３７）と、 を備える半導体画像検出装置。
25. 【請求項２５】 カラム出力バス（４００）に接続されたバイアスデバイス
    （２３’’）と、 該出力バス（４００）に接続された前記レベルシフタ（２４）への入力であっ
    て、前記ピクセルの出力電圧が該バイアスデバイス（２３’’）と該レベルシフ
    タ（２４）への入力との間の該カラム出力バス（４００）に接続される、レベル
    シフタへの入力と、 をさらに備える、請求項２４に記載の半導体画像処理装置。
26. 【請求項２６】 一度に電圧ソースを１つのロウに供給するバスと、 該バスに従って電圧降下の存在下にて前記線形モード電流制御デバイスに印加
    されるバイアス電圧を維持する手段と、 をさらに備える、請求項２４に記載の半導体画像処理装置。
27. 【請求項２７】 前記線形モード電流制御デバイス（３８）、バッファ（３
    ６）、およびレベルシフタ（２４）の各々がＣＭＯＳトランジスタである、請求
    項２４に記載の半導体画像処理デバイス。