JPH1013746A

JPH1013746A - 固体撮像装置

Info

Publication number: JPH1013746A
Application number: JP8166524A
Authority: JP
Inventors: Kazuya Yonemoto; 和也米本; Ryoji Suzuki; 亮司鈴木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-06-27
Filing date: 1996-06-27
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】信号用とノイズ用の読み出し系が別々であっ
たため、これら読み出し系を構成する素子の特性のバラ
ツキに起因する固定パターンノイズを除去することがで
きなかった。【解決手段】水平走査回路２４を信号成分およびノイ
ズ成分に対して共通に設け、垂直信号線１３の各々に共
通動作スイッチとしてのＮＭＯＳトランジスタ１７-1の
ドレイン電極を接続し、このＮＭＯＳトランジスタ１７
-1のソース電極とグランドとの間に信号用動作スイッチ
としてのＮＭＯＳトランジスタ１８-1とキャパシタ２０
-1およびノイズ用動作スイッチとしてのＮＭＯＳトラン
ジスタ１９-1とキャパシタ２１-1を接続し、さらにＮＭ
ＯＳトランジスタ１７-1のソース電極と水平信号線２３
との間に水平スイッチとしてのＮＭＯＳトランジスタ２
２-1を接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置に関
し、特に各画素において光電変換によって生成された信
号電荷に応じた画素情報を画素単位で読み出すことが可
能なＸ‐Ｙアドレス型固体撮像装置に関する。

【０００２】

【従来の技術】Ｘ‐Ｙアドレス型固体撮像装置の一種で
ある増幅型固体撮像装置では、画素それぞれに増幅機能
を持たせるために、ＭＯＳ構造等の能動素子（ＭＯＳト
ランジスタ）を用いて画素を構成していることから、能
動素子の特性のバラツキがそのまま映像信号に乗ってき
てしまう。この特性のバラツキは、画素それぞれに固定
の値を持つため、画面上に固定パターンノイズ（ＦＰ
Ｎ；Fixed Patern Noise）として現れる。この固定パタ
ーンノイズは、入射光に対する感度のバラツキではな
く、入射光に応じた信号量に画素のしきい値のバラツキ
が加算される性質のものである。

【０００３】この画素の特性バラツキに起因する固定パ
ターンノイズを除去するために、従来の増幅型固体撮像
装置では、図１０に示すように、多数の画素が行列状に
配列されてなる画素部１０１に対して、その側方に画素
部１０１の各行を順に選択するための垂直走査回路１０
２を設けるとともに、その上下に画素部１０１の各列を
順に選択するためのノイズ用水平走査回路１０３および
信号用水平走査回路１０４を別々に設けた構成を採って
いた。

【０００４】そして、各画素の信号の読み出しに当たっ
ては、先ず、垂直走査回路１０２によって選択されたあ
る行の１ライン分の画素の信号成分（ノイズ成分を含
む）を信号用水平走査回路１０４による水平走査によっ
て順に読み出し、続いて画素リセットを行った後、同じ
行の１ライン分の画素のノイズ成分をノイズ用水平走査
回路１０３による水平走査によって順に読み出し、しか
る後外部の信号処理回路（図示せず）において、信号成
分からノイズ成分を減ずる信号処理を行うことにより、
信号成分中に含まれる固定パターンノイズをキャンセル
するようにしていた。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た従来の固体撮像装置では、ノイズ用水平走査回路１０
３および信号用水平走査回路１０４を画素部１０１の上
下に設け、各画素の信号成分およびノイズ成分を別々の
信号読み出し系を介して読み出すようにしていたので、
画素を構成する能動素子の特性バラツキに起因する固定
パターンノイズを除去することはできるものの、各々の
信号読み出し系や水平走査回路１０３，１０４を構成す
る素子の特性のバラツキなどに起因するノイズ成分を除
去することはできず、このノイズ成分が画面上に縦筋状
の固定パターンノイズとなって現れるという問題があっ
た。

【０００６】本発明は、上述した点に鑑みてなされたも
ので、その目的とするところは、信号読み出し系や水平
走査回路を構成する素子の特性のバラツキなどに起因す
る固定パターンノイズをも確実に除去することが可能な
固体撮像装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明による固体撮像装
置は、行列状に配列された複数の画素からなる画素部
と、垂直選択線で共通に接続された画素部の同一行の画
素の制御電極を制御する垂直走査回路と、画素部の同一
列の画素から信号を読み出す複数本の垂直信号線の各々
に一端が接続された共通動作スイッチと、垂直信号線ご
とに設けられた第１，第２のキャパシタと、共通動作ス
イッチの他端に得られる信号成分を第１のキャパシタに
蓄積しかつこれを読み出す信号用動作スイッチと、共通
動作スイッチの他端に得られるノイズ成分を第２のキャ
パシタに蓄積しかつこれを読み出すノイズ用動作スイッ
チと、第１，第２のキャパシタから読み出された信号成
分およびノイズ成分を水平信号線に出力する水平スイッ
チと、信号用動作スイッチ、ノイズ用動作スイッチおよ
び水平スイッチに対して駆動パルスを与える水平走査回
路とを備えた構成となっている。

【０００８】上記構成の固体撮像装置において、先ず、
共通動作スイッチと信号用動作スイッチがオン状態とな
ることで、垂直走査回路によって選択されたある行の画
素の信号成分が垂直信号線を介して読み出され、第１の
キャパシタに蓄積される。次に、画素リセット後、共通
動作スイッチとノイズ用動作スイッチがオン状態となる
ことで、同じ行の画素のノイズ成分が垂直信号線を介し
て読み出され、第２のキャパシタに蓄積される。この第
１，第２のキャパシタに蓄積された信号成分およびノイ
ズ成分は、順に水平スイッチを介して水平信号線に読み
出されて出力回路へ供給される。この信号成分およびノ
イズ成分を読み出すための駆動は水平走査回路によって
行われる。そして、外部の信号処理回路において、信号
成分からノイズ成分を減ずる処理を行うことで、画素を
構成する能動素子の特性のバラツキや、信号読み出し系
や水平走査回路を構成する素子の特性のバラツキに起因
する固定パターンノイズが除去される。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。なお、各実施形態
では、インターレース方式に適応させた場合を例に採っ
て説明するものとする。

【００１０】図１は、本発明の第１実施形態を示すブロ
ック図である。図１において、画素トランジスタ（本例
では、ＮＭＯＳトランジスタを示す）１１が行列状に多
数配列されて画素部１０を構成している。この画素部１
０において、各画素トランジスタ１１のゲート電極が行
単位で垂直選択線１２に、各ソース電極が列単位で垂直
信号線１３にそれぞれ接続され、各ドレイン電極には電
源線１４を介して所定の電圧が印加されている。また、
垂直信号線１３と電源線１４との間には、リセット用の
ＮＭＯＳトランジスタ１５が各列ごとに接続され、この
ＮＭＯＳトランジスタ１５のゲート電極にはリセットパ
ルスφＲＳＴが印加される。

【００１１】垂直選択線１２の各々は垂直走査回路１６
の各行の出力端に接続されている。垂直走査回路１６は
シフトレジスタ等によって構成され、垂直走査しつつ各
行ごとに画素情報を順に読み出すために各垂直選択線１
２に対して垂直選択パルスφＶｉ（…，φＶｍ−１，φ
Ｖｍ，…）を与える。垂直信号線１３の各々は、共通動
作スイッチとして機能するＮＭＯＳトランジスタ１７-
1，１７-2の各ドレイン電極に接続されている。これら
ＮＭＯＳトランジスタ１７-1，１７-2の各ゲート電極に
は動作パルスφＯＰ１，φＯＰ２が印加される。

【００１２】ＮＭＯＳトランジスタ１７-1のソース電極
には、信号用，ノイズ用の動作スイッチとして機能する
２つのＮＭＯＳトランジスタ１８-1，１９-1の各ドレイ
ン電極が共通に接続されている。これらＮＭＯＳトラン
ジスタ１８-1，１９-1は同一サイズにて形成されてお
り、ＮＭＯＳトランジスタ１８-1のゲート電極には信号
用動作パルスφＳ１ｉ（…，φＳ１ｎ−１，φＳ１ｎ，
…）が印加され、ＮＭＯＳトランジスタ１９-1のゲート
電極にはノイズ用動作パルスφＮ１ｉ（…，φＮ１ｎ−
１，φＮ１ｎ，…）が印加される。

【００１３】同様に、ＮＭＯＳトランジスタ１７-2のソ
ース電極には、信号用，ノイズ用の動作スイッチとして
機能する２つのＮＭＯＳトランジスタ１８-2，１９-2の
各ドレイン電極が共通に接続されている。これらＮＭＯ
Ｓトランジスタ１８-2，１９-2は同一サイズにて形成さ
れており、ＮＭＯＳトランジスタ１９-2のゲート電極に
は信号用動作パルスφＳ２ｉ（…，φＳ２ｎ−１，φＳ
２ｎ，…）が、ＮＭＯＳトランジスタ１９-2のゲート電
極にはノイズ用動作パルスφＮ２ｉ（…，φＮ２ｎ−
１，φＮ２ｎ，…）がそれぞれ印加される。これら信号
用動作パルスφＳ１ｉ，φＳ２ｉおよびノイズ用動作パ
ルスφＮ１ｉ，φＮ２ｉは、後述する水平走査回路２４
で発生される。

【００１４】ＮＭＯＳトランジスタ１８-1，１９-1の各
ソース電極には、２つのキャパシタ２０-1，２１-1の各
一端が接続されている。キャパシタ２０-1，２１-1の各
他端は接地されている。同様に、ＮＭＯＳトランジスタ
１８-2，１９-2の各ソース電極には、２つのキャパシタ
２０-2，２１-2の各一端が接続されている。キャパシタ
２０-2，２１-2の各他端は接地されている。ＮＭＯＳト
ランジスタ１７-1，１７-2の各ソース電極にはさらに、
水平スイッチとして機能するＮＭＯＳトランジスタ２２
-1，２２-2の各ドレイン電極が接続されている。これら
ＮＭＯＳトランジスタ２２-1，２２-2の各ソース電極は
水平信号線２３に接続され、各ゲート電極は水平走査回
路２４の各列の出力端に接続されている。

【００１５】水平走査回路２４は、水平走査しつつ各列
ごとに信号用動作パルスφＳ１ｉ，φＳ２ｉおよびノイ
ズ用動作パルスφＮ１ｉ，φＮ２ｉを発生し、ＮＭＯＳ
トランジスタ１８-1，１８-2およびＮＭＯＳトランジス
タ１９-1，１９-2の各ゲート電極に印加するとともに、
キャパシタ２０-1，２０-2に保持された電荷とキャパシ
タ２１-1，２１-2に保持された電荷とを読み出すための
水平走査パルスφＨｉ（…，φＨｎ−１，φＨｎ，…）
を発生し、ＮＭＯＳトランジスタ２２-1，２２-2の各ゲ
ート電極に与える。この水平走査回路２４の具体的な回
路構成については、後で詳細に説明する。

【００１６】水平信号線２３は、出力回路２５を構成す
る差動アンプ２６の反転（−）入力端に接続されてい
る。差動アンプ２６の非反転（＋）入力端には、水平信
号線２３の動作電位を決める所定のバイアス電圧ＶＢが
印加されている。出力回路２５は、差動アンプ２６と、
この差動アンプ２６の反転入力端と出力端との間に接続
されたキャパシタ２７と、このキャパシタ２７に対して
並列に接続されたＮＭＯＳトランジスタ２８とから構成
されている。そして、ＮＭＯＳトランジスタ２８のゲー
ト電極には、リセットパルスφＲが印加される。

【００１７】次に、上記構成の第１実施形態に係る増幅
型固体撮像装置において、垂直方向にて隣り合う２ライ
ン分の信号成分、例えばｍ−１行の信号成分とｍ行の信
号成分とを加算して読み出すインターレース出力時の回
路動作について、図２のタイミングチャートに基づいて
説明する。

【００１８】先ず、動作パルスφＯＰ１が“Ｈ”レベル
となり、その“Ｈ”レベルの期間にリセットパルスφＲ
ＳＴおよび信号用動作パルスφＳ１ｉが“Ｈ”レベルと
なることで、ＮＭＯＳトランジスタ１７-1がオン状態と
なり、続いてＮＭＯＳトランジスタ１５，１８-1がオン
状態となる。これにより、リセット電圧ＲＢがＮＭＯＳ
トランジスタ１５を介して垂直信号線１３に印加され、
さらにこの垂直信号線１３およびＮＭＯＳトランジスタ
１７-1，１８-1を介してキャパシタ２０-1に印加され、
よって垂直信号線１３およびキャパシタ２０-1がリセッ
トされる。

【００１９】その後、リセットパルスφＲＳＴが“Ｌ”
レベルとなり、ＮＭＯＳトランジスタ１５がオフ状態と
なることで、ｍ−１行の画素トランジスタ１１から光量
に応じた信号成分がＮＭＯＳトランジスタ１７-1，１８
-1を介して読み出され、キャパシタ２０-1に蓄積され
る。この信号成分には、画素トランジスタ１１の特性の
バラツキに起因するノイズ成分が含まれている。

【００２０】続いて、動作パルスφＯＰ１が“Ｌ”レベ
ルとなった後、基板に対して“Ｌ”レベルの基板パルス
φＳＵＢが印加されることにより、垂直走査回路１６に
より選択されているｍ−１行の画素トランジスタ１１が
リセットされる。この画素リセット後、動作パルスφＯ
Ｐ１が再び“Ｈ”レベルとなり、その“Ｈ”レベルの期
間にリセットパルスφＲＳＴおよびノイズ用動作パルス
φＮ１ｉが“Ｈ”レベルとなることで、ＮＭＯＳトラン
ジスタ１７-1がオン状態となり、続いてＮＭＯＳトラン
ジスタ１５，１９-1がオン状態となる。

【００２１】これにより、リセット電圧ＲＢがＮＭＯＳ
トランジスタ１５を介して垂直信号線１３に印加され、
さらにこの垂直信号線１３およびＮＭＯＳトランジスタ
１７-1，１９-1を介してキャパシタ２１-1に印加され、
よって垂直信号線１３およびキャパシタ２１-1がリセッ
トされる。その後、リセットパルスφＲＳＴが“Ｌ”レ
ベルとなり、ＮＭＯＳトランジスタ１５がオフ状態とな
ることで、ｍ−１行の画素トランジスタ１１からノイズ
成分がＮＭＯＳトランジスタ１７-1，１９-1を介して読
み出され、キャパシタ２１-1に蓄積される。

【００２２】次に、動作パルスφＯＰ２が“Ｈ”レベル
となり、その“Ｈ”レベルの期間にリセットパルスφＲ
ＳＴおよび信号用動作パルスφＳ２ｉが“Ｈ”レベルと
なることで、ＮＭＯＳトランジスタ１７-2がオン状態と
なり、続いてＮＭＯＳトランジスタ１５，１８-2がオン
状態となる。これにより、リセット電圧ＲＢがＮＭＯＳ
トランジスタ１５を介して垂直信号線１３に印加され、
さらにこの垂直信号線１３およびＮＭＯＳトランジスタ
１７-2，１８-2を介してキャパシタ２０-2に印加され、
よって垂直信号線１３およびキャパシタ２０-2がリセッ
トされる。

【００２３】その後、リセットパルスφＲＳＴが“Ｌ”
レベルとなり、ＮＭＯＳトランジスタ１５がオフ状態と
なることで、ｍ行の画素トランジスタ１１から光量に応
じた信号成分がＮＭＯＳトランジスタ１７-2，１８-2を
介して読み出され、キャパシタ２０-2に蓄積される。こ
の信号成分には、画素トランジスタ１１の特性のバラツ
キに起因するノイズ成分が含まれている。

【００２４】続いて、動作パルスφＯＰ２が“Ｌ”レベ
ルとなった後、基板に対して“Ｌ”レベルの基板パルス
φＳＵＢが印加されることにより、垂直走査回路１６に
より選択されているｍ行の画素トランジスタ１１がリセ
ットされる。この画素リセット後、動作パルスφＯＰ２
が再び“Ｈ”レベルとなり、その“Ｈ”レベルの期間に
リセットパルスφＲＳＴおよびノイズ用動作パルスφＮ
２ｉが“Ｈ”レベルとなることで、ＮＭＯＳトランジス
タ１７-2がオン状態となり、続いてＮＭＯＳトランジス
タ１５，１９-2がオン状態となる。

【００２５】これにより、リセット電圧ＲＢがＮＭＯＳ
トランジスタ１５を介して垂直信号線１３に印加され、
さらにこの垂直信号線１３およびＮＭＯＳトランジスタ
１７-2，１９-2を介してキャパシタ２１-2に印加され、
よって垂直信号線１３およびキャパシタ２１-2がリセッ
トされる。その後、リセットパルスφＲＳＴが“Ｌ”レ
ベルとなり、ＮＭＯＳトランジスタ１５がオフ状態とな
ることで、ｍ行の画素トランジスタ１１からノイズ成分
がＮＭＯＳトランジスタ１７-2，１９-2を介して読み出
され、キャパシタ２１-2に蓄積される。

【００２６】そして、１フィールドの１行分について信
号成分およびノイズ成分の読み出しが完了した後、例え
ばｎ列の水平走査パルスφＨｎおよび信号用動作パルス
φＳ１ｎ，φＳ２ｎが共に“Ｈ”レベルとなることで、
ＮＭＯＳトランジスタ２２-1，２２-2およびＮＭＯＳト
ランジスタ１８-1，１８-2がオン状態となる。これによ
り、キャパシタ２０-1，２０-2から信号成分がＮＭＯＳ
トランジスタ１８-1，１８-2およびＮＭＯＳトランジス
タ２２-1，２２-2を介して水平信号線２３に読み出さ
れ、この水平信号線２３上で加算されて出力回路２５へ
供給される。

【００２７】続いて、水平走査パルスφＨｎおよび信号
用動作パルスφＳ１ｎ，φＳ２ｎが共に“Ｌ”レベルと
なった後、出力回路２５において、リセットパルスφＲ
が“Ｈ”レベルとなることで、ＮＭＯＳトランジスタ２
８がオン状態となり、これによりキャパシタ２７がリセ
ットされる。そして、リセットパルスφＲが“Ｌ”レベ
ルとなり、ＮＭＯＳトランジスタ２８がオフ状態となっ
た後、ｎ列の水平走査パルスφＨｎが再び“Ｈ”レベル
となり、同時にノイズ用動作パルスφＮ１ｎ，φＮ２ｎ
も“Ｈ”レベルとなる。

【００２８】これにより、ＮＭＯＳトランジスタ２２-
1，２２-2およびＮＭＯＳトランジスタ１９-1，１９-2
がオン状態となり、キャパシタ２１-1，２１-2からノイ
ズ成分がＮＭＯＳトランジスタ１９-1，１９-2およびＮ
ＭＯＳトランジスタ２２-1，２２-2を介して水平信号線
２３に読み出され、この水平信号線２３上で加算されて
出力回路２５へ供給される。以上の繰り返しにより、信
号成分およびノイズ成分が順次出力端子２９から外部の
信号処理回路（図示せず）へ出力される。

【００２９】この信号処理回路では、この信号成分とノ
イズ成分で相関２重サンプリングを行うことにより、ノ
イズ成分を含む信号成分からノイズ成分が減ぜられるた
め、固定パターンノイズが除去される。ここで、本実施
形態においては、水平走査回路２４を信号成分およびノ
イズ成分に対して共通に設けるとともに、信号成分およ
びノイズ成分を同一の信号読み出し系を介して読み出す
ようにしたので、固定パターンノイズの除去に際して
は、画素トランジスタ１１の特性のバラツキに起因する
固定パターンノイズのみならず、水平スイッチとしての
ＮＭＯＳトランジスタ２２-1，２２-2などを含む信号読
み出し系および水平走査回路２４を構成する素子の特性
バラツキに起因する固定パターンノイズをも除去でき
る。

【００３０】図３は、本発明の第２実施形態を示すブロ
ック図である。図３において、画素トランジスタ（本例
では、ＮＭＯＳトランジスタを示す）３１が行列状に多
数配列されて画素部３０を構成している。この画素部３
０において、各画素トランジスタ３１のゲート電極が行
単位で垂直選択線３２に、各ソース電極が列単位で垂直
信号線３３にそれぞれ接続され、各ドレイン電極には電
源線３４を介して所定の電圧が印加されている。また、
垂直信号線３３と電源線３４との間には、リセット用の
ＮＭＯＳトランジスタ３５が各列ごとに接続され、この
ＮＭＯＳトランジスタ３５のゲート電極にはリセットパ
ルスφＲＳＴが印加される。

【００３１】垂直選択線３２の各々は垂直走査回路３６
の各行の出力端に接続されている。垂直走査回路３５は
シフトレジスタ等によって構成され、垂直走査しつつ各
行ごとに画素情報を順に読み出すために各垂直選択線３
２に対して垂直選択パルスφＶｉ（…，φＶｍ−１，φ
Ｖｍ，…）を与える。垂直信号線３３の各々は、共通動
作スイッチとして機能するＮＭＯＳトランジスタ３７-
1，３７-2の各ドレイン電極に接続されている。これら
ＮＭＯＳトランジスタ３７-1，３７-2の各ゲート電極に
は動作パルスφＯＰ１，φＯＰ２が印加される。

【００３２】ＮＭＯＳトランジスタ３７-1のソース電極
には、信号用，ノイズ用の動作スイッチとして機能する
２つのダイオード３８-1，３９-1の各アノード電極が共
通に接続されている。これらダイオード３８-1，３９-1
の各カソード電極にはキャパシタ４０-1，４１-1の各一
端が接続されている。そして、キャパシタ４０-1の他端
には信号用動作パルスφＳ１ｉ（…，φＳ１ｎ−１，φ
Ｓ１ｎ，…）が、キャパシタ４１-1の他端にはノイズ用
動作パルスφＮ１ｉ（…，φＮ１ｎ−１，φＮ１ｎ，
…）がそれぞれ印加される。

【００３３】同様に、ＮＭＯＳトランジスタ３７-2のソ
ース電極には、信号用，ノイズ用の動作スイッチとして
機能する２つのダイオード３８-2，３９-2の各アノード
電極が共通に接続されている。これらダイオード３８-
2，３９-2の各カソード電極にはキャパシタ４０-2，４
１-2の各一端が接続されている。そして、キャパシタ４
０-2の他端には信号用動作パルスφＳ２ｉ（…，φＳ２
ｎ−１，φＳ２ｎ，…）が、キャパシタ４１-2の他端に
はノイズ用動作パルスφＮ２ｉ（…，φＮ２ｎ−１，φ
Ｎ２ｎ，…）がそれぞれ印加される。

【００３４】これら信号用動作パルスφＳ１ｉ，φＳ２
ｉおよびノイズ用動作パルスφＮ１ｉ，φＮ２ｉは、後
述する水平走査回路４４で発生される。ＮＭＯＳトラン
ジスタ３７-1，３７-2の各ソース電極にはさらに、水平
スイッチとして機能するＮＭＯＳトランジスタ４２-1，
４２-2の各ソース電極が接続されている。これらＮＭＯ
Ｓトランジスタ４２-1，４２-2の各ドレイン電極は水平
信号線４３に接続され、各ゲート電極は水平走査回路４
４の各列の出力端に接続されている。

【００３５】水平走査回路４４は、水平走査しつつ各列
ごとに信号用動作パルスφＳ１ｉ，φＳ２ｉおよびノイ
ズ用動作パルスφＮ１ｉ，φＮ２ｉを発生し、キャパシ
タ４０-1，４０-2およびキャパシタ４１-1，４１-2の各
他端に印加するとともに、キャパシタ４０-1，４０-2に
保持された電荷とキャパシタ４１-1，４１-2に保持され
た電荷とを読み出すための水平走査パルスφＨｉ（…，
φＨｎ−１，φＨｎ，…）を発生し、ＮＭＯＳトランジ
スタ４２-1，４２-2の各ゲート電極に与える。この水平
走査回路４４の具体的な回路構成については、後で詳細
に説明する。

【００３６】水平信号線４３は、出力回路４５を構成す
る差動アンプ４６の反転（−）入力端に接続されてい
る。差動アンプ４６の非反転（＋）入力端には、水平信
号線４３の動作電位を決める所定のバイアス電圧ＶＢが
印加されている。出力回路４５は、差動アンプ４６と、
この差動アンプ４６の反転入力端と出力端との間に接続
されたキャパシタ４７と、このキャパシタ４７に対して
並列に接続されたＮＭＯＳトランジスタ４８とから構成
されている。そして、ＮＭＯＳトランジスタ４８のゲー
ト電極には、リセットパルスφＲが印加される。

【００３７】次に、上記構成の第２実施形態に係る増幅
型固体撮像装置において、垂直方向にて隣り合う２ライ
ン分の信号成分、例えばｍ−１行の信号成分とｍ行の信
号成分とを加算して読み出すインターレース出力時の回
路動作について、図２のタイミングチャートに基づいて
説明する。

【００３８】先ず、動作パルスφＯＰ１が“Ｈ”レベル
となり、その“Ｈ”レベルの期間にリセットパルスφＲ
ＳＴが“Ｈ”レベル、信号用動作パルスφＳ１ｉが
“Ｌ”レベルとなることで、ＮＭＯＳトランジスタ３７
-1がオン状態となり、続いてＮＭＯＳトランジスタ３５
およびダイオード３８-1がオン状態となる。これによ
り、リセット電圧ＲＢがＮＭＯＳトランジスタ３５を介
して垂直信号線３３に印加され、さらにこの垂直信号線
３３、ＮＭＯＳトランジスタ３７-1およびダイオード３
８-1を介してキャパシタ４０-1に印加され、よって垂直
信号線３３およびキャパシタ４０-1がリセットされる。

【００３９】その後、リセットパルスφＲＳＴが“Ｌ”
レベルとなり、ＮＭＯＳトランジスタ３５がオフ状態と
なることで、ｍ−１行の画素トランジスタ３１から光量
に応じた信号成分がＮＭＯＳトランジスタ３７-1および
ダイオード３８-1を介して読み出され、キャパシタ４０
-1に蓄積される。この信号成分には、画素トランジスタ
３１の特性のバラツキに起因するノイズ成分が含まれて
いる。

【００４０】続いて、動作パルスφＯＰ１が“Ｌ”レベ
ルとなった後、基板に対して“Ｌ”レベルの基板パルス
φＳＵＢが印加されることにより、垂直走査回路３６に
より選択されているｍ−１行の画素トランジスタ３１が
リセットされる。この画素リセット後、動作パルスφＯ
Ｐ１が再び“Ｈ”レベルとなり、その“Ｈ”レベルの期
間にリセットパルスφＲＳＴが“Ｈ”レベル、ノイズ用
動作パルスφＮ１ｉが“Ｌ”レベルとなることで、ＮＭ
ＯＳトランジスタ３７-1がオン状態となり、続いてＮＭ
ＯＳトランジスタ３５およびダイオード３９-1がオン状
態となる。

【００４１】これにより、リセット電圧ＲＢがＮＭＯＳ
トランジスタ３５を介して垂直信号線３３に印加され、
さらにこの垂直信号線３３、ＮＭＯＳトランジスタ３７
-1およびダイオード３９-1を介してキャパシタ４１-1に
印加され、よって垂直信号線３３およびキャパシタ４１
-1がリセットされる。その後、リセットパルスφＲＳＴ
が“Ｌ”レベルとなり、ＮＭＯＳトランジスタ３５がオ
フ状態となることにより、ｍ−１行の画素トランジスタ
３１からノイズ成分がＮＭＯＳトランジスタ３７-1およ
びダイオード３９-1を介して読み出され、キャパシタ４
１-1に蓄積される。

【００４２】次に、動作パルスφＯＰ２が“Ｈ”レベル
となり、その“Ｈ”レベルの期間にリセットパルスφＲ
ＳＴが“Ｈ”レベル、信号用動作パルスφＳ２ｉが
“Ｌ”レベルとなることで、ＮＭＯＳトランジスタ３７
-2がオン状態となり、続いてＮＭＯＳトランジスタ３５
およびダイオード３８-2がオン状態となる。これによ
り、リセット電圧ＲＢがＮＭＯＳトランジスタ３５を介
して垂直信号線３３に印加され、さらにこの垂直信号線
３３およびＮＭＯＳトランジスタ３７-2およびダイオー
ド３８-2を介してキャパシタ４０-2に印加され、よって
垂直信号線３３およびキャパシタ４０-2がリセットされ
る。

【００４３】その後、リセットパルスφＲＳＴが“Ｌ”
レベルとなり、ＮＭＯＳトランジスタ３５がオフ状態と
なることで、ｍ行の画素トランジスタ３１から光量に応
じた信号成分がＮＭＯＳトランジスタ３７-2およびダイ
オード３８-2を介して読み出され、キャパシタ４０-2に
蓄積される。この信号成分には、画素トランジスタ３１
の特性のバラツキに起因するノイズ成分が含まれてい
る。

【００４４】続いて、動作パルスφＯＰ２が“Ｌ”レベ
ルとなった後、基板に対して“Ｌ”レベルの基板パルス
φＳＵＢが印加されることにより、垂直走査回路３６に
より選択されているｍ行の画素トランジスタ３１がリセ
ットされる。この画素リセット後、動作パルスφＯＰ２
が再び“Ｈ”レベルとなり、その“Ｈ”レベルの期間に
リセットパルスφＲＳＴが“Ｈ”レベル、ノイズ用動作
パルスφＮ２ｉが“Ｌ”レベルとなることで、ＮＭＯＳ
トランジスタ３７-2がオン状態となり、続いてＮＭＯＳ
トランジスタ３５およびダイオード３９-2がオン状態と
なる。

【００４５】これにより、リセット電圧ＲＢがＮＭＯＳ
トランジスタ３５を介して垂直信号線３３に印加され、
さらにこの垂直信号線３３およびＮＭＯＳトランジスタ
３７-2およびダイオード３９-2を介してキャパシタ４１
-2にそれぞれ印加され、よって垂直信号線３３およびキ
ャパシタ４１-2がリセットされる。その後、リセットパ
ルスφＲＳＴが“Ｌ”レベルとなり、ＮＭＯＳトランジ
スタ３５がオフ状態となることで、ｍ行の画素トランジ
スタ３１からノイズ成分がＮＭＯＳトランジスタ３７-2
およびダイオード３９-2を介して読み出され、キャパシ
タ４１-2に蓄積される。

【００４６】そして、１フィールドの１行分について信
号成分およびノイズ成分の読み出しが完了した後、例え
ばｎ列の水平走査パルスφＨｎが“Ｈ”レベル、信号用
動作パルスφＳ１ｎ，φＳ２ｎが“Ｌ”レベルとなるこ
とで、ＮＭＯＳトランジスタ４２-1，４２-2およびダイ
オード３８-1，３８-2がオン状態となる。これにより、
キャパシタ４０-1，４０-2から信号成分がダイオード３
８-1，３８-2およびＮＭＯＳトランジスタ４２-1，４２
-2を介して水平信号線４３に読み出され、この水平信号
線４３上で加算されて出力回路４５へ供給される。

【００４７】続いて、水平走査パルスφＨｎが“Ｌ”レ
ベル、信号用動作パルスφＳ１ｎ，φＳ２ｎが“Ｈ”レ
ベルとなった後、出力回路４５において、リセットパル
スφＲが“Ｈ”レベルとなることで、ＮＭＯＳトランジ
スタ４８がオン状態となり、これによりキャパシタ４７
がリセットされる。そして、リセットパルスφＲが
“Ｌ”レベルとなり、ＮＭＯＳトランジスタ４８がオフ
状態となった後、ｎ列の水平走査パルスφＨｎが再び
“Ｈ”レベルとなり、ノイズ用動作パルスφＮ１ｎ，φ
Ｎ２ｎが“Ｌ”レベルとなる。

【００４８】これにより、ＮＭＯＳトランジスタ４２-
1，４２-2およびダイオード３９-1，３９-2がオン状態
となり、キャパシタ４１-1，４１-2からノイズ成分がダ
イオード３９-1，３９-2およびＮＭＯＳトランジスタ４
２-1，４２-2を介して水平信号線４３に読み出され、こ
の水平信号線４３上で加算されて出力回路４５へ供給さ
れる。以上の繰り返しにより、信号成分およびノイズ成
分が順次出力端子４９から外部の信号処理回路（図示せ
ず）へ出力される。

【００４９】この信号処理回路では、この信号成分とノ
イズ成分で相関２重サンプリングを行うことにより、ノ
イズ成分を含む信号成分からノイズ成分が減ぜられるた
め、固定パターンノイズが除去される。ここで、本実施
形態においては、水平走査回路４４を信号成分およびノ
イズ成分に対して共通に設けるとともに、信号成分およ
びノイズ成分を同一の信号読み出し系を介して読み出す
ようにしたので、固定パターンノイズの除去に際して
は、画素トランジスタ３１の特性のバラツキに起因する
固定パターンノイズのみならず、水平スイッチとしての
ＮＭＯＳトランジスタ４２-1，４２-2などを含む信号読
み出し系および水平走査回路４４を構成する素子の特性
バラツキに起因する固定パターンノイズをも除去でき
る。

【００５０】以上の説明から明かなように、第１，第２
実施形態に係る増幅型固体撮像装置における動作では、
各列ごとにシフトしていくパルスとして、５種類のパル
ス、即ち動作パルスφＨｉ、信号用動作パルスφＳ１
ｉ，φＳ２ｉおよびノイズ用動作パルスφＮ１ｉ，φＮ
２ｉが必要となる。これらのパルスは、水平走査回路２
４，４４で生成される。この水平走査回路２４，４４の
回路構成の一例を図５に示す。

【００５１】図５に示す水平走査回路は、基本的に、７
段の論理回路構成となっている。その１段目は、シフト
レジスタ段である。すなわち、複数の１／２シフトレジ
スタ（１／２Ｓ．Ｒ．）５１-1，５１-2，……が縦続接
続されてシフトレジスタ段を構成している。そして、１
段目の１／２シフトレジスタ５１-1にシフトパルスφＨ
Ｓが入力される。

【００５２】これらの１／２シフトレジスタ５１-1，５
１-2，……は、図６に示すように、ソース電極が電源Ｖ
ｄｄに接続されたＰＭＯＳトランジスタＱ１１と、ソー
ス電極が接地されたＮＭＯＳトランジスタＱ１２と、こ
れらＭＯＳトランジスタＱ１１，Ｑ１２の各ドレイン電
極間に直列接続されたＰＭＯＳトランジスタＱ１３およ
びＮＭＯＳトランジスタＱ１４とからなり、ＭＯＳトラ
ンジスタＱ１１，Ｑ１２の各ゲート電極が回路入力端子
ＩＮに接続され、ＭＯＳトランジスタＱ１３，Ｑ１４の
ドレイン共通接続点が回路出力端子ＯＵＴに接続された
構成となっている。また、ＭＯＳトランジスタＱ１３，
Ｑ１４の各ゲート電極には、互いに逆相のパルスＨ１，
Ｈ２が与えられる。

【００５３】複数段の１／２シフトレジスタ５１-1，５
１-2，……のうち、奇数段の１／２シフトレジスタ５１
-1，５１-3，５１-5，……には、インバータ５２で反転
された駆動パルスφＨＣＬＫ２がパルスＨ１として、イ
ンバータ５３でさらに反転された駆動パルスφＨＣＬＫ
２がパルスＨ２として与えられ、偶数段の１／２シフト
レジスタ５１-2，５１-4，５１-6，……には、インバー
タ５２で反転された駆動パルスφＨＣＬＫ２がパルスＨ
２として、インバータ５３でさらに反転された駆動パル
スφＨＣＬＫ２がパルスＨ１として与えられる。

【００５４】２段目は、１段目のシフトレジスタ段の段
数に対応した数のＮＡＮＤゲート５４-1，５４-2，……
によって構成されている。これらＮＡＮＤゲート５４-
1，５４-2，……は、駆動パルスφＨＣＬＫ２の２倍の
周波数を有し、インバータ５５で反転されて与えられる
駆動パルスφＨＣＬＫ１（Ｄ）を各一方の入力としてい
る。また、ＮＡＮＤゲート５４-1は２段目の１／２シフ
トレジスタ５１-2の出力パルス（Ｂ）を他方の入力し、
ＮＡＮＤゲート５４-2は４段目の１／２シフトレジスタ
５１-4の出力パルスを他方の入力としている。

【００５５】３段目は、ＮＯＲゲート５６-1，５６-2，
５６-3，５６-4，……によって構成されている。ＮＯＲ
ゲート５６-1は、１／２シフトレジスタ５１-1の出力パ
ルス（Ａ）およびＮＡＮＤゲート５４-1の出力パルス
（Ｅ）を２入力としている。ＮＯＲゲート５６-2は、Ｎ
ＡＮＤゲート５４-1の出力パルス（Ｅ）および１／２シ
フトレジスタ５１-3の出力パルス（Ｃ）を２入力として
いる。ＮＯＲゲート５６-3は、１／２シフトレジスタ５
１-3の出力パルス（Ｃ）およびＮＡＮＤゲート５４-2の
出力パルスを２入力としている。ＮＯＲゲート５６-4
は、ＮＡＮＤゲート５４-2の出力パルスおよび１／２シ
フトレジスタ５１-5の出力パルスを２入力としている。

【００５６】４段目も、３段目と同様に、ＮＯＲゲート
５７-1，５７-2，５７-3，５７-4，……によって構成さ
れている。ＮＯＲゲート５７-1，５７-3，……は信号用
動作パルスφＳ１を各一方の入力とし、ＮＯＲゲート５
７-2，５７-4，……はノイズ用動作パルスφＮ１を各一
方の入力としている。また、ＮＯＲゲート５７-1はＮＯ
Ｒゲート５６-1の出力パルス（Ｆ）を、ＮＯＲゲート５
７-2はＮＯＲゲート５６-2の出力パルス（Ｇ）を、ＮＯ
Ｒゲート５７-3はＮＯＲゲート５６-3の出力パルスを、
ＮＯＲゲート５７-4はＮＯＲゲート５６-4の出力パルス
を他方の入力としている。

【００５７】５段目も、４段目と同様に、ＮＯＲゲート
５８-1，５８-2，５８-3，５８-4，……によって構成さ
れている。これらＮＯＲゲート５８-1，５８-3，……
は、信号用動作パルスφＳ２を各一方の入力とし、ＮＯ
Ｒゲート５８-2，５８-4，……は、ノイズ用動作パルス
φＮ２を各一方の入力としている。また、ＮＯＲゲート
５８-1はＮＯＲゲート５６-1の出力パルスを、ＮＯＲゲ
ート５８-2はＮＯＲゲート５６-2の出力パルスを、ＮＯ
Ｒゲート５８-3はＮＯＲゲート５６-3の出力パルスを、
ＮＯＲゲート５８-4はＮＯＲゲート５６-4の出力パルス
を他方の入力としている。

【００５８】６段目は、インバータ５９-1，５９-2，５
９-3，５９-4，……によって構成されている。インバー
タ５９-1はＮＯＲゲート５７-1の出力パルス（Ｈ）を反
転してｎ−１列の信号用動作パルスφＳ１ｎ−１とし
て、インバータ５９-2はＮＯＲゲート５７-2の出力パル
ス（Ｉ）を反転してｎ−１列のノイズ用動作パルスφＮ
１ｎ−１として、インバータ５９-3はＮＯＲゲート５７
-3の出力パルスを反転してｎ列の信号用動作パルスφＳ
１ｎとして、インバータ５９-4はＮＯＲゲート５７-4の
出力パルスを反転してｎ列のノイズ用動作パルスφＮ１
ｎとしてそれぞれ出力する。

【００５９】７段目は、インバータ６０-1，６０-2，６
０-3，６０-4，６０-5，６０-6，……によって構成され
ている。インバータ６０-1はＮＯＲゲート５８-1の出力
パルスを反転してｎ−１列の信号用動作パルスφＳ２ｎ
−１として、インバータ６０-2はＮＯＲゲート５８-2の
出力パルスを反転してｎ−１列のノイズ用動作パルスφ
Ｎ２ｎ−１として、インバータ６０-3はＮＡＮＤゲート
５４-1の出力パルス（Ｅ）を反転してｎ−１列の水平走
査パルスφＨｎ−１として、インバータ６０-4はＮＯＲ
ゲート５８-3の出力パルスを反転してｎ列の信号用動作
パルスφＳ２ｎとして、インバータ６０-5はＮＯＲゲー
ト５８-4の出力パルスを反転してｎ列のノイズ用動作パ
ルスφＮ２ｎとして、インバータ６０-6はＮＡＮＤゲー
ト５４-2の出力パルスを反転してｎ列の水平走査パルス
φＨｎとしてそれぞれ出力する。

【００６０】上記構成の水平走査回路においては、１段
目にシフトレジスタを、２段目にＮＡＮＤゲートを、３
段目，４段目および５段目にそれぞれＮＯＲゲートを、
６段目および７段目にそれぞれインバータを配した構成
となっているため、最小限のゲート数でかつ狭い繰り返
しピッチにて回路を組み込むことができる。しかも、各
段が全て同じ論理回路で構成できるため、規定の幅でレ
イアウトを行う際に非常に有利である。

【００６１】この水平走査回路のシミュレーション結果
を図７、図８および図９に示す。図７は水平走査回路の
入力パルスの波形を、図８は水平走査回路の出力パルス
の波形を、図９は水平走査回路の途中のパルスの波形を
それぞれ示している。以下、これらの波形図を参照しつ
つ上記構成の水平走査回路の回路動作について説明す
る。

【００６２】“Ｈ”レベルのシフトパルスφＨＳが初段
の１／２シフトレジスタ５１-1に入力されると、１／２
シフトレジスタ５１-1，５１-2，５１-3，５１-4，５１
-5，５１-6，……が駆動パルスφＨＣＬＫ２に同期して
シフト動作を行い、これによりシフトパルスφＨＳが順
にシフトされる。そして、駆動パルスφＨＣＬＫ２の２
倍の周波数の駆動パルスφＨＣＬＫ１（Ｄ）と、偶数段
の１／２シフトレジスタ５１-2，５１-4，……（以下、
１／２シフトレジスタ５１-2を例にとって説明するもの
とする）の出力パルス（Ｂ）との論理積をＮＡＮＤゲー
ト５４-1でとり、さらにその出力パルス（Ｅ）をインバ
ータ６０-3で反転することで、水平走査パルスφＨｎ−
１（φＨｉ）が得られる。

【００６３】ＮＡＮＤゲート５４-1の出力パルス（Ｅ）
は、図９の波形図から明らかなように、２つのパルスが
立ち下がる形の波形なので、この２つのパルスを分離す
るために、１／２シフトレジスタ５１-2の１段前の１／
２シフトレジスタ５１-1の出力パルス（Ａ）と、１段後
の１／２シフトレジスタ５１-3の出力パルス（Ｃ）を用
い、この２つの出力パルス（Ａ），（Ｃ）をＮＯＲゲー
ト５６-1，５６-2を通すことによって２つのパルスを分
離し、２つのパルス（Ｆ），（Ｇ）を得る。

【００６４】この分離された２つのパルス（Ｆ）と、水
平帰線期間中（ＨＢＬＫ）の信号用動作パルスφＳ１お
よびφＳ２をＮＯＲゲート５７-1，５８-1に入力し、そ
れらの出力パルス（Ｈ），（Ｉ）をインバータ５９-1，
６０-1で反転することで、信号用動作パルスφＳ１ｎ−
１（φＳ１ｉ）およびφＳ２ｎ−１（φＳ２ｉ）が得ら
れる。同様にして、ノイズ用動作パルスφＮ１およびφ
Ｎ２から、ノイズ用動作パルスφＮ１ｎ−１（φＮ１
ｉ）およびφＮ２ｎ−１（φＮ２ｉ）が得られる。

【００６５】なお、図５に示した回路構成は、第１実施
形態の増幅型固体撮像装置における水平走査回路２４の
回路例であるが、第２実施形態の増幅型固体撮像装置に
おける水平走査回路４４の回路例も基本的には同じであ
る。ただし、図２および図４のタイミングチャートの対
比から明らかなように、水平走査回路２４と水平走査回
路４４では、信号用動作パルスφＳ１ｉ，φＳ２ｉおよ
びノイズ用動作パルスφＮ１ｉ，φＮ２ｉの極性が異な
っている。

【００６６】したがって、水平走査回路４４の場合に
は、図５に示した回路構成に加えて、信号用動作パルス
φＳ１ｉ，φＳ２ｉおよびノイズ用動作パルスφＮ１
ｉ，φＮ２ｉの系に、８段目としてインバータを追加す
れば良い。これにより、ダイオード方式の第２実施形態
の増幅型固体撮像装置に適用可能な水平走査回路４４を
構成することができる。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
水平走査回路を信号成分およびノイズ成分に対して共通
に設けるとともに、信号成分およびノイズ成分を同一の
信号読み出し系を介して読み出すようにしたので、固定
パターンノイズの除去に際しては、画素を構成する能動
素子の特性のバラツキに起因する固定パターンノイズの
みならず、信号読み出し系および水平走査回路を構成す
る素子の特性バラツキに起因する固定パターンノイズを
も除去できることになる。しかも、信号用動作スイッチ
およびノイズ用動作スイッチをレイアウト的に隣接した
箇所に設けることができることから、ウェハプロセス中
に受ける影響がほぼ等しく、素子の特性のばらつく要素
が少ないため、より確実に固定パターンノイズを除去で
きることになる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示す構成図である。

【図２】第１実施形態の動作説明のためのタイミングチ
ャートである。

【図３】本発明の第２実施形態を示す構成図である。

【図４】第２実施形態の動作説明のためのタイミングチ
ャートである。

【図５】水平走査回路の構成の一例を示すブロック図で
ある。

【図６】１／２シフトレジスタの回路構成を示す回路図
である。

【図７】水平走査回路の入力パルスの波形図である。

【図８】水平走査回路の出力パルスの波形図である。

【図９】水平走査回路の途中のパルスの波形図である。

【図１０】従来例を示す概略構成図である。

【符号の説明】

１１，３１，画素トランジスタ１３，３３垂直信
号線１６，３６垂直走査回路２３，４３水平信号線２４，４４水平走査回路２５，４５出力回路

Claims

【特許請求の範囲】

【請求項１】行列状に配列された複数の画素からなる
画素部と、垂直選択線で共通に接続された前記画素部の同一行の画
素の制御電極を制御する垂直走査回路と、前記画素部の同一列の画素から信号を読み出す複数本の
垂直信号線の各々に一端が接続された共通動作スイッチ
と、前記垂直信号線ごとに設けられた第１，第２のキャパシ
タと、前記共通動作スイッチの他端に得られる信号成分を前記
第１のキャパシタに蓄積しかつこれを読み出す信号用動
作スイッチと、前記共通動作スイッチの他端に得られるノイズ成分を前
記第２のキャパシタに蓄積しかつこれを読み出すノイズ
用動作スイッチと、前記第１，第２のキャパシタから読み出された信号成分
およびノイズ成分を水平信号線に出力する水平スイッチ
と、前記信号用動作スイッチ、前記ノイズ用動作スイッチお
よび前記水平スイッチに対して駆動パルスを与える水平
走査回路とを備えたことを特徴とする固体撮像装置。