JPH08171373A

JPH08171373A - カラー液晶表示装置

Info

Publication number: JPH08171373A
Application number: JP6332875A
Authority: JP
Inventors: Seiji Hashimoto; 誠二橋本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-12-15
Filing date: 1994-12-15
Publication date: 1996-07-02
Anticipated expiration: 2016-12-04
Also published as: JP3234965B2

Abstract

(57)【要約】【目的】双方向水平走査を行い且つ画像信号に忠実な
高解像度の表示を行い得るカラー液晶表示装置を提供す
る。【構成】Ｒ・Ｇ・Ｂの各画素を所定の順序で行方向に
順次繰り返し配置した行画素を複数行配置した液晶パネ
ルと、上記繰り返し単位の３画素分の入力画像信号を同
一タイミングでサンプリングして各行画素に書き込む信
号供給手段とを備え、双方向水平走査を行うカラー液晶
表示装置において、繰り返し単位を構成している３画素
相互の空間的位置ずれを補償する信号遅延回路１５と、
水平走査方向に応じて信号遅延回路１５の接続を切り換
える切換回路７０を備えたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマトリックス型カラー液
晶表示装置に関し、特に双方向水平走査を行って画像を
表示するマトリックス型カラー液晶表示装置に関する。

【０００２】

【従来の技術】図１５はカラー液晶表示装置の従来例を
示すブロック構成図である。図中、１０は表示画素部、
２０は表示画素部１０の垂直走査を行うための垂直走査
回路、３０は入力画像信号をサンプリングして表示画素
部１０に出力するサンプリング回路、４０はサンプリン
グ回路３０におけるサンプリングのための双方向水平走
査回路である。双方向水平走査回路４０は、例えば走査
方向の異なる２つの走査回路の出力パルスの切り換えを
行うものや、あるいは転送方向切換スイッチ内蔵型等が
ある。

【０００３】表示画素部１０の単位画素は、スイッチン
グトランジスタ１１、および液晶と画素保持容量１２か
らなり、スイッチングトランジスタ１１のゲートはゲー
ト線１３により垂直走査回路２０に接続され、スイッチ
ングトランジスタ１１の入力端子は垂直方向データ線１
４によりサンプリング回路３０に接続されている。画素
容量１２の他端は、共通電極線１２−Ａに接続されてお
り、共通電極電圧Ｖ_LCが印加される。

【０００４】サンプリング回路３０の入力には、信号処
理回路５０からのカラー信号（赤、青、緑）が供給され
る。信号処理回路５０は、入力画像信号に対し、液晶特
性を考慮したガンマ処理や、液晶の長寿命化のための反
転信号処理などを施す。制御回路６０では、入力画像信
号に基づき、垂直走査回路２０、水平走査回路４０、信
号処理回路５０等に供給する必要なパルスが形成され
る。

【０００５】制御回路６０に接続された正逆反転スイッ
チＳＷは、水平走査方向を変える切換パルスを制御回路
６０から水平走査回路４０へ送るためのものである。例
えば、液晶パネルを直視光学系で観察する時は“Ｈ”、
反射光学系を通して観察する時は“Ｌ”にすることによ
り走査方向を反転させる。

【０００６】図１６は表示画素部１０とサンプリング回
路３０の等価回路図である。表示画素部１０には、異な
る３つの色、赤、緑および青に対応するＲ、Ｇ、Ｂの画
素がＲ、Ｇ、Ｂの順序で横方向（水平方向）に順次繰り
返し並べて画素行が構成され、この画素行が縦方向（垂
直方向）に配列されている。各隣接行間では、同一色の
画素位置が１．５画素分の距離だけずれている。すなわ
ち、各画素（Ｒ、Ｇ、Ｂ）はデルタ状に配置され、各デ
ータ線１４（ｄ１，ｄ２，・・・）には、行毎に、両サ
イドに、同一色の画素が接続されている。サンプリング
回路３０は、スイッチングトランジスタＳＷ１，ＳＷ
２，・・・と、容量（垂直方向データ線の寄生容量と画
素容量）とから構成され、スイッチングトランジスタＳ
Ｗ１，ＳＷ２，・・・のゲートがそれぞれ水平走査回路
４０からのパルスｈ１，ｈ２，・・・によって点順次駆
動されることにより、入力信号線１６の各色の信号を、
データ線１４（ｄ１，ｄ２，・・・）を経て各画素へ転
送し書き込む。その際の行の選択は、垂直走査回路２０
からの垂直パルスφｇ１，φｇ２，・・・によって制御
される。

【０００７】図１６の点順次駆動では、正逆反転スイッ
チを切り換えて走査方向を変えても、空間的画素配置に
合ったサンプリングがなされるので、画質は正常であ
る。

【０００８】しかし、図１６の点順次駆動では、水平走
査パルスｈ１、ｈ２、ｈ３は３色（Ｂ，Ｇ，Ｒ）の画素
を点順次にサンプリングするために、高画素数のパネル
では、駆動周波数が非常に高くなる。例えば、ＮＴＳＣ
方式で、水平画素数６００個のパネルでは、画素ずれ配
置を考慮した２行分のサンプリング周波数は約２０ＭＨ
ｚになる。ハイビジョンの表示では水平画素数１５００
個以上が必要とされており、その場合サンプリング周波
数は約５０ＭＨｚ以上となる。現状のＴＦＴ液晶でも、
駆動可能な周波数は十数ＭＨｚである。したがって、高
画素のパネルを駆動するには複数の走査回路が必要であ
る。

【０００９】そこで、駆動周波数を下げるために、３つ
の色信号毎に同時にサンプリングをすることが考えられ
る。この時の回路構成は図１７の様なものとなり、図
中、２Ｔと４Ｔは水平画素行上でそれぞれ１画素分の遅
延時間と２画素分の遅延時間を持った信号遅延回路であ
る。表示すべき画素はパネル上異なる位置にあるため、
その空間的位置ずれの位相差を補償するために、正方向
走査ではＢ信号は２画素分の遅延回路（４Ｔ）を通し、
Ｒ信号は１画素分の遅延回路（２Ｔ）を通す。これらの
遅延回路により、Ｂ，Ｒ，Ｇ信号の同時サンプリングを
行っても、サンプリングされた信号はＢ，Ｒ，Ｇの順に
点順次化された信号と同等になり、正しい画像を表示す
る。

【００１０】図１８は、テレビジョンの垂直走査線数と
同等の垂直方向画素数を有する従来の液晶表示装置にお
けるインターレース走査の様子を示す説明図である。表
示画素部の各行の画素（以下、画素行という）を垂直走
査パルスφｇ１，φｇ２，・・・に対応させ、記号ｇ
１，ｇ２，・・・で示す。奇数フィールドでは、水平走
査線ｏｄｄ１の信号は、行画素ｇ２とｇ３に書き込ま
れ、同様に、ｏｄｄ２の信号は行画素ｇ４とｇ５に書き
込まれる。ｏｄｄ３以降も２行毎に駆動される。また、
偶数フィールドでは、走査の組合せが一行ずれて、ｅｖ
ｅｎ１の信号は行画素ｇ１とｇ２に書き込まれ、ｅｖｅ
ｎ２の信号は行画素ｇ３とｇ４に書き込まれ、以降の信
号も同様に２行毎に書き込まれる。

【００１１】この図１８の走査例を図１６の従来例に応
用した場合の駆動タイミング例を図１９に示す（この駆
動法を２線同時駆動とする。）奇数フィールドのｏｄｄ
１では、行画素ｇ２とｇ３に対応する垂直パルスφｇ２
とφｇ３が“Ｈ”（ハイ状態）となってその行画素の各
画素トランジスタ１１（図１５参照）は導通状態とな
り、サンプリング回路３０で順次サンプリングされた画
像信号が、行画素ｇ２とｇ３の各画素に書き込まれる。
このサンプリングが、水平走査パルスｈ１，ｈ２，・・
・の“Ｈ”期間でなされる。ｏｄｄ２以降の走査でも、
同様の駆動が行われる。

【００１２】

【発明が解決しようとする課題】しかしながら、図１７
に示したような従来の回路構成では、水平走査方向を反
転（逆方向走査）させると、正しい画像を表示すること
ができない。即ち、逆方向走査の場合、パネル上の空間
的位相はＧ，Ｒ，Ｂの順になっているが、サンプリング
された信号は遅延回路によってＢ，Ｒ，Ｇの順になって
おり、ＢとＧの空間的サンプリングが異なるので、画像
の高周波領域で画像がギザギザで且つ色モアレが目立つ
ようになる。

【００１３】また、従来の２線同時駆動によれば、同時
に駆動される２つの行画素の空間的に１．５画素分離れ
た画素に同一サンプリング信号が書き込まれるので、駆
動法は簡単であるが、サンプリング周波数の向上はな
く、低解像度で色モアレが発生する。また、水平方向に
１．５画素分ずれた画素ずれ配置が、奇数フィールドと
偶数フィールドとで１行ずらした行画素の組合せによる
駆動により、画像のエッジ部分がジグザグに表示される
という悪影響を及ぼす。

【００１４】本発明は上述の従来技術の問題点に鑑みて
なされたものであり、テレビジョンと同等以上の走査線
数の画素に、低水平駆動周波数のパルスで画像信号をサ
ンプリングし、高解像度な画像表示を行ったまま、水平
走査方向の切換が可能なカラー画像表示装置を提供する
ことを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成すべく成
された本発明の構成は以下の通りである。

【００１６】即ち、本発明の第一は、少なくとも、３つ
の異なる色に対応する画素を所定の順序で行方向に順次
繰り返し配置した行画素を縦方向に複数行配置した画素
群を有する液晶パネルと、上記繰り返し単位を構成して
いる３画素分の入力画像信号を同一タイミングで順次サ
ンプリングして上記各行画素に書き込む信号供給手段と
を備え、双方向水平走査を行うカラー液晶表示装置にお
いて、上記繰り返し単位を構成している３画素相互の空
間的位置ずれを補償する信号遅延回路と、水平走査方向
に応じて該信号遅延回路の接続を切り換える切換手段と
を備えたことを特徴とするカラー液晶表示装置にある。

【００１７】また、本発明の第二は、少なくとも、３つ
の異なる色に対応する画素を所定の順序で行方向に順次
繰り返し配置した行画素を縦方向に複数行配置した画素
群を有する液晶パネルと、上記繰り返し単位を構成して
いる３画素分の入力画像信号を同一タイミングで順次サ
ンプリングして上記各行画素に書き込む信号供給手段と
を備え、双方向水平走査を行うカラー液晶表示装置にお
いて、上記３つの異なる色の入力信号線の各々に接続さ
れるＡ／Ｄ変換器，メモリ，Ｄ／Ａ変換器を有する信号
処理回路と、水平走査方向に応じて、該Ａ／Ｄ変換器に
送られるＡ／Ｄ変換パルスを切り換える切換手段とを備
えたことを特徴とするカラー液晶表示装置にある。

【００１８】また、本発明の第三は、少なくとも、３つ
の異なる色に対応する画素を所定の順序で行方向に順次
繰り返し配置した行画素を縦方向に複数行配置した画素
群を有する液晶パネルと、上記繰り返し単位を構成して
いる３画素分の入力画像信号を同一タイミングで順次サ
ンプリングして上記各行画素に書き込む信号供給手段と
を備え、左右反転表示を行うカラー液晶表示装置であっ
て、上記３つの異なる色の入力信号線の各々に接続され
るＡ／Ｄ変換器，メモリ，Ｄ／Ａ変換器を有する信号処
理回路と、該メモリのアドレスをカウントし、カウント
されたアドレスに従って順次メモリからの信号読み出し
を行う手段と、アドレスのカウント方向を切り換える切
換手段とを備えたことを特徴とするカラー液晶表示装置
にある。

【００１９】上記本発明第一〜第三は、さらにその特徴
として、前記繰り返し単位が、ライン型ＲＧＢの並びで
あること、前記繰り返し単位が、デルタ型ＲＧＢの並び
であることをも含む。

【００２０】

【実施例及び作用】

［実施例１］本実施例の表示装置の部分回路構成を図１
に示す。

【００２１】本実施例では、各ライン型ＲＧＢの３画素
に接続されたスイッチングトランジスタのゲートが、水
平走査回路からのパルスによって同時に駆動される。

【００２２】そして、正方向走査では、パルスｈ_n ，ｈ
_n+1 ，ｈ_n+2 ，・・・によって順次サンプリングされ、
逆方向走査では、パルスｈ_m ，ｈ_m+1 ，ｈ_m+2 ，・・・
によって順次サンプリングされる。

【００２３】表示すべき画素はパネル上異なる点にある
ため、その空間的位置ずれの位相差を補償するために、
正方向走査では、Ｂ信号は２画素分の遅延回路（２Ｔ）
を通し、Ｒ信号は１画素分の遅延回路（１Ｔ）を通す。
一方、逆方向走査では、切換回路７０からの切換信号φ
ＳＷによって２つのスイッチＳＷの接続を切り換え、Ｂ
信号は遅延回路を通さず、Ｇ信号を２画素分の遅延回路
（２Ｔ）に通す。なお、図１には、逆方向走査における
スイッチング状態を示している。

【００２４】このように、水平走査方向を切り換えた
時、同時サンプリングするＲ，Ｇ，Ｂ画素の配列に対応
して遅延回路を切り換えることにより、色信号の空間的
サンプリングが正常になる。このため、双方向水平走査
を行って画像表示を行う場合においても、高周波領域の
画像入力信号で表示画像がギザギザにならず、且つ色モ
アレを目立たなくすることができる。

【００２５】［実施例２］本実施例の表示装置の部分模
式構成図を図２に示す。同図において、３１，３２，３
３および３１’，３２’，３３’は夫々各色Ｒ，Ｇ，Ｂ
の画素のフィルタに対応する色情報を有する信号線、１
００および２００は夫々各信号線３１，３２，３３およ
び３１’，３２’，３３’の信号をサンプリングして記
憶するメモリ回路、３００はインターレース回路であ
る。これらにより各画素に駆動信号が供給される。各画
素には液晶に駆動信号を印加するためのスイッチングト
ランジスタや画素電極、およびフィルタが設けられてい
る。１５は遅延回路である。遅延時間２Ｔは１行の画素
間の空間サンプリング周期であり、水平画素数６００ケ
の場合、約９０ｎｓである。Ｇ信号に対してＢ、Ｒ信号
の位相を合わせるために、Ｂ信号の遅延は画素２ケ分の
４Ｔ、Ｒ信号の遅延は画素１ケ分の２Ｔとなる。走査反
転の場合は、Ｂ信号に対してＧ信号の遅延は４Ｔとな
る。

【００２６】図２に示すように、各行の画素はＢ、Ｒ、
Ｇの順で順次繰り返して配置されており、隣接する行の
画素はこの繰り返しピッチの１／２だけ相互にずらして
配置されている。すなわち上記したデルタ型の配列とさ
れている。したがって、同一色の画素は隣接行間で１．
５画素分相互にずれた配置となる。列データ線Ｄ１，Ｄ
２，・・・Ｄｊにはそれぞれ、各行の対応する画素の色
がＢとＧ、ＲとＢ、ＧとＲのいずれかの組合せとなるよ
うに画素が接続される。

【００２７】また、図２においては、列データ線Ｄ１〜
Ｄｊに対して、ＢとＧ、ＲとＢ、ＧとＲのいずれかの組
のうちのいずれか一方の色の画素が左側、他方が右側と
なるように振り分けてある。また、列データ線Ｄ１〜Ｄ
ｊにはそれぞれ、列データ線の残留電荷をリセットする
リセットスイッチＴｒ−ｃが接続され、そのゲート線に
はリセットパルスφｃ、ソースにはリセット電位Ｖｃが
印加される。さらに列データ線Ｄ１〜Ｄｊは各色信号を
供給するためのメモリ回路１００および２００に接続さ
れている。メモリ回路１００および２００は蓄積手段で
あるコンデンサＣ１１〜Ｃ１ｎおよびＣ２１〜Ｃ２ｎ
と、スイッチング手段であるトランスファスイッチ群Ｔ
ｒ−Ｔ１およびＴｒ−Ｔ２とをそれぞれ有する。

【００２８】メモリ回路１００および２００から列デー
タ線Ｄ１〜Ｄｊへの信号転送は、トランスファスイッチ
群Ｔｒ−Ｔ１およびＴｒ−Ｔ２の各ゲートに印加される
トランスファパルスφＴ１およびφＴ２により制御され
る。列データ線Ｄ１に連なるメモリＣ１１にはＢ信号
が、メモリＣ２１にはＧ信号が蓄積される。同様に列デ
ータ線Ｄ２のメモリＣ１２にはＲ信号、Ｃ２２にはＢ信
号・・・が蓄積される。信号線３１，３２，３３と３
１’，３２’，３３’から各メモリ回路１００および２
００への信号取込みは、水平シフトレジスタからのビッ
トパルスＨ１１〜Ｈ１ｎおよびＨ２１〜Ｈ２ｎにより制
御される。パルスＨ１１〜Ｈ１およびＨ２１〜Ｈ２ｎは
それぞれ３つのサンプリングトランジスタのゲートに並
列的に印加され、このパルスによりＲ，Ｇ，Ｂの信号を
同時にサンプリングし、メモリに一時蓄積する。例え
ば、コンデンサＣ１１，Ｃ１２，Ｃ１３にはそれぞれＢ
１，Ｒ１，Ｇ１の信号が、コンデンサＣ２２，Ｃ２３，
Ｃ２４にはそれぞれＢ２，Ｒ２，Ｇ２の信号が蓄積され
る。

【００２９】各画素のスイッチングトランジスタのゲー
トに接続された行制御線Ｖ１〜Ｖｎは、インターレース
制御回路３００に導かれる。インターレース制御回路３
００のスイッチトランジスタのゲート電極は垂直走査回
路２０に導かれ、ソース電極にはそれぞれゲートパルス
φＧｏ，φＧｅ，φＧが印加される。

【００３０】図３は本実施例の表示装置の概略的ブロッ
ク図である。図２に示したような配列の画素群を有する
液晶パネル１０の上下に、水平走査回路３０−１および
３０−２と、メモリ回路１００および２００を設けてい
る。図３に示されるように、録画再生器６０からの信号
は信号処理回路４０と制御回路５０に各々入力され、制
御回路５０からの信号は２つに振り分けられた水平走査
回路３０−１および３０−２に各々入力される。また、
信号処理回路４０からの信号は同様に２つに振り分けら
れたメモリ回路１００および２００に各々入力される。
制御回路５０からは更に垂直走査回路２０と信号処理回
路４０にも信号が供給されるように構成される。

【００３１】図４は本実施例における各信号のタイミン
グ図である。図示Ｒ（Ｇ，Ｂ）は、信号線３１〜３３、
３１’〜３３’に入力された信号である。各色信号は水
平走査回路３０−１および３０−２からのパルスＨ１１
〜Ｈ１ｎおよびＨ２１〜Ｈ２ｎによりメモリ１００およ
び２００に一時蓄積される。パルスＨ１１〜Ｈ１ｎおよ
びＨ２１〜Ｈ２ｎでそれぞれＢ，Ｒ，Ｇ信号が同時にサ
ンプリングされる。図示のように、Ｈ１１〜Ｈ１ｎとＨ
２１〜Ｈ２ｎは位相が１８０度異なる。このようにして
水平有効走査期間が終了すると、ブランキング期間（Ｈ
・ＢＬＫ）で行制御線（ゲート線）Ｖ１にゲートパルス
φＧｏ（Ｐ２）が印加されるとともにリセットパルスφ
ｃ（Ｐ１）が同時に印加される。したがって、ゲート線
Ｖ１に連なる画素と列データ線は電位Ｖｃにリセットさ
れる。このリセット電位Ｖｃは色信号の黒電位が望まし
いが、反転信号の中間電位でも良い。次にパルスφｃが
オフするとともにトランスファパルスφＴ１（Ｐ３）が
オンし、メモリ回路１００の信号電荷はゲート線Ｖ１に
連なる画素に書き込まれる。引き続いてゲート線Ｖ２に
ゲートパルスφＧｅ（Ｐ５）が印加されるとともにリセ
ットパルスφｃ（Ｐ４）が印加され、対応する画素と列
データ線はリセットされる。そしてパルスφＴ２（Ｐ
６）がオンし、メモリ回路２００の信号電荷はゲート線
Ｖ２に連なる画素に書き込まれる。同様な動作が１フィ
ールド期間繰り返される。次のフィールドでは、ゲート
パルスφＧｅおよびφＧがインターレース制御回路３０
０に印加され（図省略）インターレース駆動が行われ
る。

【００３２】同時サンプリングされるＢ，Ｒ，Ｇの３画
素は、パネル上異なる点にあるため、その空間的位置ず
れの位相差を補償するために、正方向走査では、Ｂ信号
は２画素分の遅延回路（４Ｔ）を通し、Ｒ信号は１画素
分の遅延回路（２Ｔ）を通す。一方、逆方向走査では、
切換回路７０からの切換信号φＳＷによって３つのスイ
ッチＳＷの接続を切り換え、Ｂ信号は遅延回路を通さ
ず、Ｇ信号を２画素分の遅延回路（４Ｔ）に通す。な
お、図２には、正方向走査におけるスイッチング状態を
示している。

【００３３】また、図４で説明したように、本実施例で
は、１水平期間（１Ｈ）内に隣接する奇数行と偶数行の
２つの画素行に書き込みを行うものであり、この２つの
画素行の色信号の空間的サンプリングを水平走査方向に
よらず正常に行い得るように、図２に示されるように奇
数行（Ｖ１，Ｖ３，・・・）が偶数行（Ｖ２，Ｖ４，・
・・）よりもＲ，Ｇ，Ｂの繰り返し単位が多くなる画素
配置及び配線接続としている。

【００３４】図４にも示したように正方向走査における
サンプリングパルスのタイミングは、Ｈ１１，Ｈ２１，
Ｈ１２，Ｈ２２，・・・，Ｈ２（ｎ−１），Ｈ１ｎの順
となる。この時、例えばパルスＨ１１に対応する３画素
Ｂ１１，Ｒ１１，Ｇ１１は、パルスＨ２１に対応する３
画素Ｂ２１，Ｒ２１，Ｇ２１よりも空間的位相が１８０
度先行しているため、空間的画素配置に対応したサンプ
リングがなされることになり、正しい画像を表示するこ
とができる。

【００３５】一方、逆方向走査におけるサンプリングパ
ルスのタイミングは図には示していないが、Ｈ１ｎ，Ｈ
２（ｎ−１），Ｈ１（ｎ−１），Ｈ２（ｎ−２），・・
・，Ｈ２１，Ｈ１１の順となる。この時、例えばパルス
Ｈ１ｎに対応する３画素Ｇ１ｎ，Ｒ１ｎ，Ｂ１ｎは、パ
ルスＨ２（ｎ−１）に対応する３画素Ｇ２（ｎ−１），
Ｒ２（ｎ−１），Ｂ２（ｎ−１）よりも空間的位相が１
８０度先行しているため、空間的画素配置に対応したサ
ンプリングがなされることになり、正しい画像を表示す
ることができる。

【００３６】また、パルス番号は異なるものの、水平走
査方向によらず、水平走査回路の駆動パルスＨ１１〜Ｈ
１ｎ及びＨ２１〜Ｈ２ｎを変更することなく使うことが
できる。

【００３７】本発明に関わる遅延回路は小型の表示装置
ではＩＣ化され、このＩＣ化された回路では素子特性の
バラツキを補償するために、周波数特性を調整する必要
がある。実施例１においては、３つの遅延回路と２つの
切換スイッチにより、双方向水平走査に対応できるよう
にしたが、本実施例では２つの遅延回路と３つの切換ス
イッチでそれを実現しているため、上記調整工数を低減
することができる。遅延回路は具体的には、ディスクリ
ート部品ではＬＣ回路により、ＩＣではｇｍの制御によ
る時定数回路やサンプルホールド回路等で構成すること
ができる。

【００３８】以上説明した本実施例の構成によって、水
平解像度、垂直解像度ともに優れ、かつフリッカの生じ
ない画像表示を行うことができる。

【００３９】なお、画素の空間的位相とサンプリングパ
ルスの位相との関係は、上記２つの画素行の両端近傍で
の画素と水平走査回路及びサンプリング回路（メモリ回
路）との配線接続で決まるものであり、単にＲ，Ｇ，Ｂ
の３画素の繰り返し単位数のみで決まるものではない。

【００４０】また、図２では１／２画素ずらし配置であ
るが、図５のように画素ずらしをしない整列配置であっ
てもよい。この場合、サンプリングパルスＨ１１〜Ｈ１
ｎとＨ２１〜Ｈ２ｎを同相にすればよい。

【００４１】［実施例３］本実施例の表示装置の概略的
ブロック図を図６に示す。本実施例は、パネル構成、信
号遅延回路及び水平駆動パルスに関する配線については
実施例２と同じであるが、入力信号が異なる。すなわ
ち、実施例２では、Ｒ，Ｇ，Ｂの同一信号よりサンプリ
ング位相を変えて２行の画素に書き込みを行ったが、本
実施例ではフレームメモリ８０により奇数フィールド信
号はメモリ回路１００に、偶数フィールド信号はメモリ
回路２００に取り込み、奇数、偶数両フィールドの信号
を同時に表示するものである。この駆動により、水平解
像度・垂直解像度ともにフリッカのない極めて優れた画
像性能を得ることができる。

【００４２】上記説明においては特に触れなかったが、
液晶の劣化を防止するために、液晶に印加される極性を
交互に逆極性にすること（反転駆動すること）は好まし
い。この場合、上下に振り分けた信号に対応してそれぞ
れ逆極性となるようにしても良いし、１フレーム毎に極
性を反転させても良い。また、上記説明においてはＲ，
Ｇ，Ｂの３色を用いた例を示したが、必要に応じて他の
色を更に組み合わせても良い。

【００４３】なお、上記各実施例において示したたとえ
ばメモリ回路などの構成は一例であって、同様な機能を
有するものであれば適宜変形できることはいうまでもな
い。例えば列データ線をもう一系統増し、各行毎の画素
をそれぞれ接続すればメモリ回路は必要ない。一水平走
査と同じ時間内に２つの画素行に連続して書込む倍速走
査であってもよい。また、本発明の主旨の範囲内におい
て、適宜変形し得ることもまた当然である。

【００４４】［実施例４〜６］図７〜図９を用いて別の
実施例を説明する。これらの図においても、パネル構
成、信号遅延回路及び水平駆動パルスに関する配線につ
いての考え方は実施例２と同じである。

【００４５】図７は画素の列データ線への接続を変えた
ものであり、一つの列データ線には同色の画素を行毎に
左右交互に接続するようにしたものである。

【００４６】図８は、色信号のサンプリングを２行の画
素列で同時に行うようにしたものである。この例では２
行の画素信号Ｂ１，Ｒ１，Ｇ１（Ｂ２，Ｒ２，Ｇ２・・
・）は同時にサンプリングされ、水平方向の空間的サン
プリング周期が実施例２の１／２になるので、遅延回路
１５の遅延時間は１／２となる（ただし２行の実質的な
空間サンプリング周期は実施例２の場合と等しい）。し
たがって、遅延回路１５をアナログ回路で構成した場
合、遅延時間が短い方が位相特性は良いので高画質にな
る。

【００４７】図９は図５の画素接続方法と同じである
が、２行の画素列について色信号を同時にサンプリング
するので、図８の場合と同じ効果がある。

【００４８】［実施例７］上記実施例１〜６では、双方
向水平走査を行う際の３画素Ｒ，Ｇ，Ｂの空間的位相と
サンプリング位相を同相とするために、信号遅延回路
と、水平走査方向に応じて信号遅延回路の接続を切り換
える手段を備える装置を示したが、信号遅延回路に相当
する回路をメモリ（アナログ，ディジタル）を用いて構
成することもできる。

【００４９】本実施例では、ディジタル処理における例
を説明するが、アナログ処理に置き換えることも可能で
ある。

【００５０】本実施例のカラー液晶表示装置における双
方向水平走査の為の概略ブロック構成を図１０に示す。
同図において、４０１はＡ／Ｄ変換器、４０２はディジ
タルメモリ、４０３はＤ／Ａ変換器、４０４はドライバ
であり、これらは一般的であるのでその構成は省略す
る。

【００５１】正方向走査の場合、同一タイミングのサン
プリングスイッチ入力での各信号線の信号は、位相関係
から言えば例えばＢ_n ，Ｒ_n+1 ，Ｇ_n+2 とする必要があ
り、逆方向走査の場合にはＧ_n ，Ｒ_n+1 ，Ｂ_n+2 とする
必要がある。このため本実施例では、図１０に示される
ように、ＢとＧ信号のＡ／Ｄ変換パルスφ_B/G ，φ_G/B
を、走査方向反転時に切り換えることで対応している。

【００５２】本実施例におけるＡ／Ｄ変換タイミング図
を図１１に、Ｄ／Ａ変換時の出力信号を図１２に示す。

【００５３】本実施例ではディジタル処理系を有する表
示装置において、水平走査方向の切り換えに応じてＡ／
Ｄ変換パルスを切り換えるという簡単な操作によって、
液晶パネルの空間的画素配置に対応したサンプリングが
可能となる。また、前述したような遅延回路が不要であ
るため、これらの遅延量の調整が不要となる効果も有
る。

【００５４】［実施例８］メモリを利用して左右反転表
示を行うカラー液晶表示装置の例を説明する。

【００５５】本実施例は、左右反転時、パネルの水平走
査方向は切り換えず、メモリの読み出しを変える方法を
採用したものであって、Ａ／Ｄ変換タイミング図を図１
３に、左右反転時の出力信号を図１４に示す。

【００５６】本実施例におけるメモリへの書き込みは実
施例７と同じであるが、メモリからの信号読出しをアド
レスを逆方向にカウントアップして読出す。

【００５７】パネルは常に正方向走査なので、メモリか
らの信号を逆方向に読出し、図１４に示されるようにＢ
_n+1 ，Ｒ_n ，Ｇ_n-1 の信号を同時サンプリングすること
により、左右反転の画像を表示する。このようにメモリ
のアドレスをカウントし、カウントされたアドレスに従
って順次メモリからの信号読み出しを行う手段と、正表
示或は反転表示に応じて、アドレスのカウント方向を切
り換える手段を設けることにより、左右反転対応の双方
向水平走査回路は不要となる。従って、水平走査回路は
簡単になるとともに、その回路の占有面積も小さくな
り、パネルの収容率，歩留りも向上する効果がある。

【００５８】

【発明の効果】以上説明したように、本発明のカラー液
晶表示装置によれば、双方向水平走査を行って画像表示
を行う場合、或は左右反転表示を行う場合において、液
晶パネルの空間的画素配置に対応した同時サンプリング
を行い得るため、画像信号に忠実な高解像度の表示が可
能である。

【００５９】また、本発明のカラー液晶表示装置は、テ
レビジョンと同等以上の走査線数の画素に、低水平駆動
周波数のパルスで画像信号をサンプリングし、高解像度
な画像表示を行ったまま、双方向水平走査或は左右反転
表示の切換が可能である。

【００６０】また、本発明第一のカラー液晶表示装置で
は、水平走査方向によらず、水平走査回路の駆動パルス
の切り換えも必要とせず、パネルや周辺ＩＣの共用化が
可能となり低コスト化が実現される。

【図面の簡単な説明】

【図１】実施例１にて示す表示装置の部分回路構成図で
ある。

【図２】実施例２にて示す表示装置の模式的構成図であ
る。

【図３】図２に示した実施例の概略的ブロック図であ
る。

【図４】図２に示される実施例おける各信号のタイミン
グ図である。

【図５】本発明に適用される画素配列の一例を示す図で
ある。

【図６】実施例３にて示す表示装置の概略的ブロック図
である。

【図７】図２の実施例に対し画素の垂直信号線への接続
を変えた実施例の模式的構成図である。

【図８】色信号のサンプリングを２行の画素列で同時に
行うようにした実施例の模式的構成図である。

【図９】色信号のサンプリングを２行の画素列で同時に
行うようにした他の実施例の模式的構成図である。

【図１０】実施例７にて示す表示装置における双方向水
平走査の為の概略的ブロック図である。

【図１１】実施例７にて示す表示装置におけるＡ／Ｄ変
換タイミング図である。

【図１２】実施例７にて示す表示装置におけるＤ／Ａ変
換時の出力信号を示す図である。

【図１３】実施例８におけるＡ／Ｄ変換タイミング図で
ある。

【図１４】実施例８における左右反転時の出力信号を示
す図である。

【図１５】カラー液晶表示装置の従来例を示すブロック
構成図である。

【図１６】図１５の表示装置における表示画素部１０と
サンプリング回路３０の等価回路図である。

【図１７】同時サンプリングを行うカラー液晶表示装置
の従来例を示す模式的構成図である。

【図１８】従来の液晶表示装置におけるインターレース
走査の様子を示す説明図である。

【図１９】図１８の走査例を図１６の従来例に応用した
場合の駆動タイミング例を示すタイミング図である。

【符号の説明】

１０液晶パネル１１スイッチングトランジスタ１２画素電極１３行制御線１４列制御線１５遅延回路２０垂直走査回路３０，３０−１，３０−２水平走査回路３１，３２，３３，３１’，３２’，３３’ 信号線４０信号処理回路５０制御回路６０録画再生器７０切換回路１００，２００メモリ回路（サンプリング回路）３００インターレース回路４０１Ａ／Ｄ変換器４０２ディジタルメモリ４０３Ｄ／Ａ変換器４０４ドライバ

Claims

【特許請求の範囲】

【請求項１】少なくとも、３つの異なる色に対応する
画素を所定の順序で行方向に順次繰り返し配置した行画
素を縦方向に複数行配置した画素群を有する液晶パネル
と、上記繰り返し単位を構成している３画素分の入力画
像信号を同一タイミングで順次サンプリングして上記各
行画素に書き込む信号供給手段とを備え、双方向水平走
査を行うカラー液晶表示装置において、上記繰り返し単位を構成している３画素相互の空間的位
置ずれを補償する信号遅延回路と、水平走査方向に応じ
て該信号遅延回路の接続を切り換える切換手段とを備え
たことを特徴とするカラー液晶表示装置。
【請求項２】少なくとも、３つの異なる色に対応する
画素を所定の順序で行方向に順次繰り返し配置した行画
素を縦方向に複数行配置した画素群を有する液晶パネル
と、上記繰り返し単位を構成している３画素分の入力画
像信号を同一タイミングで順次サンプリングして上記各
行画素に書き込む信号供給手段とを備え、双方向水平走
査を行うカラー液晶表示装置において、上記３つの異なる色の入力信号線の各々に接続されるＡ
／Ｄ変換器，メモリ，Ｄ／Ａ変換器を有する信号処理回
路と、水平走査方向に応じて、該Ａ／Ｄ変換器に送られ
るＡ／Ｄ変換パルスを切り換える切換手段とを備えたこ
とを特徴とするカラー液晶表示装置。
【請求項３】少なくとも、３つの異なる色に対応する
画素を所定の順序で行方向に順次繰り返し配置した行画
素を縦方向に複数行配置した画素群を有する液晶パネル
と、上記繰り返し単位を構成している３画素分の入力画
像信号を同一タイミングで順次サンプリングして上記各
行画素に書き込む信号供給手段とを備え、左右反転表示
を行うカラー液晶表示装置であって、上記３つの異なる色の入力信号線の各々に接続されるＡ
／Ｄ変換器，メモリ，Ｄ／Ａ変換器を有する信号処理回
路と、該メモリのアドレスをカウントし、カウントされ
たアドレスに従って順次メモリからの信号読み出しを行
う手段と、アドレスのカウント方向を切り換える切換手
段とを備えたことを特徴とするカラー液晶表示装置。
【請求項４】前記繰り返し単位が、ライン型ＲＧＢの
並びであることを特徴とする請求項１〜３のいずれかに
記載のカラー液晶表示装置。
【請求項５】前記繰り返し単位が、デルタ型ＲＧＢの
並びであることを特徴とする請求項１〜３のいずれかに
記載のカラー液晶表示装置。