JP2004529397A - Ｌｃｄ画素をアドレスする装置及び方法 - Google Patents

Abstract

ＬＣＤ表示素子のマトリックスアレイを具える電光学装置であって、該装置は隣接する行においてソースを共有する隣接トランジスタを有し、これによって、前記表示素子を変調する電圧信号を与えるドライバにおける容量性負荷を減少する。加えて、非隣接多数行アドレッシング及びソース共有トランジスタを使用する方法を提供する。前記装置及び方法は、多い画素総数を有し、それにもかかわらず高い表示解像度及び品質を有する表示装置を提供する。

Description

【技術分野】
【０００１】
本発明は、電子−光学表示装置の分野に関する。
【背景技術】
【０００２】
高精細テレビジョンの用途において使用されるＬＣＤ装置は、当業者に既知である。このような装置、特に、アクティブマトリックス表示装置の例は、米国特許第４２３９３４６号及び第５０５６８９５号明細書によって与えられる。簡潔さのために、これらの装置に精通しているとし、上述した特許は、これらの全体における参照によってここに含まれる。
【０００３】
高精細テレビジョンのような、ＬＣＤ装置の近年の使用において、より高い表示精細度及び性能に対する必要性が増大している。精細度を増す１つの方法は、一定表示面積中の画素数を増すことである。しかしながら、先行技術の装置における画素数の増加は、ディスプレイの性能を低下させる傾向がある。
【０００４】
この性能低下が生じる１つの理由は、追加する画素が、１行ずつの走査シーケンスにおいて、マトリックス全体を走査するのに必要な時間とくらべて、１行の画素に関して利用可能な走査移動時間Ｔ_ａを減少させることである。あいにく、画素は、完全に充電するのにいくらかの時間を必要とする蓄積キャパシタＣ_ｐｉｘに接続されるため、Ｔａにおけるどんな減少も、表示性能を低下させるおそれがある。
【０００５】
他の理由は、追加の画素が、前記画素を駆動する列ドライバによって認められる合計の容量性負荷を増加させることである。トランジスタスイッチを使用する代表的なＬＣＤマトリックスアレイにおいて、列ドライバを各々のトランジスタソースｓと関連する基板キャパシタンスＣ_ｓに電気的に接続する。したがって、列ドライバは、目標画素の蓄積キャパシタＣ_ｐｉｘと、並列結合においてある列において位置するすべてのＣ_ｓキャパシタとを認める。すべてのＣ_ｓキャパシタの結合は、単独のＣ_ｐｉｘの値に実質的に関係がある。画素キャパシタＣ_ｐｉｘに関する充電速度は、列内のＣ_ｓキャパシタの数が増加すると、遅くなるおそれがある。したがって、追加する画素は、利用可能な走査移動時間Ｔ_ａを減少させるだけでなく、列ドライバによって認識される容量性負荷が増加することによる問題を悪化させる。双方の影響が結合し、ＬＣＤ画素への電圧信号の移動が遅くなるおそれがある。
【０００６】
高い表示解像度及び多い画素数を要求する現在の用途の観点において、列ドライバによって認識される容量性負荷を減少するアレイ表示装置と、さらに、走査時間Ｔ_ａを増加する方法とを提供し、したがって表示性能を改善することが望ましい。
【０００７】
発明の要約
本発明の一態様は、Ｍ行Ｎ列の表示素子のマトリックスアレイと、共有ソースを有する複数のトランジスタスイッチの対であって、前記ソースを前記表示素子の複数の対に動作的に接続し、前記２つの素子が隣接する行において別々に配置された、複数のトランジスタスイッチの対と、表示素子のＱ本の非隣接行に動作的に接続された複数の駆動コネクタと、表示素子のＱ本の非隣接行に動作的に接続され、列ドライバからの駆動信号との電気的接続を可能にする複数のスイッチコネクタとを含んでもよい、電子−光学表示装置を提供する。Ｑを、２以上の整数とすることができる。前記トランジスタソースを共有することは、基板キャパシタンスＣ_ｓの半分を除去することができ、複数のスイッチコネクタは、素子の非隣接行の同時多数行アドレッシングを可能にする。
【０００８】
加えて、前記表示装置は、トランジスタソースと前記画素蓄積キャパシタＣ_ｐｉｘとの間の接続を可能にするスイッチング信号を発生する列ドライバのような手段を含んでもよい。そしてさらに、前記装置は、Ｃ_ｐｉｘを充電すると共に前記ＬＣＤ画素における光を変調するアナログ電圧信号を出力するＡ／Ｄコンバータを有する列ドライバのような駆動信号を発生する手段を含んでもよい。
【０００９】
好適実施例において、Ｍ個の行ドライバの各々を、トランジスタゲートのＱ本の非隣接行に電気的に接続してもよく、Ｎ個の列ドライバの各々を、トランジスタソースのＭ／Ｑ×２本の行に電気的に接続してもよい。
【００１０】
本発明の他の態様は、Ｍ×Ｎの表示素子のアレイをアドレスする方法を提供する。本方法は、前記表示素子に対するスイッチとして作用し、ソースを共有し、隣接する行において対になったトランジスタを与えるステップと、数Ｑの同時許可スイッチング信号を、隣接しないＱ行の素子に電気的接続を経て供給するステップと、独立信号を非隣接行における各々の許可された素子に供給するステップと、前記信号を各々の許可された表示素子に供給し、光を変調するステップとを含むことができる。本方法は、さらに、上記ステップを、まだ許可されていない素子を有するＱ本の非隣接行の他のグループに対し、前記アレイ全体がアドレスされ、各々の素子が少なくとも一回許可されるようになるまで連続的に繰り返すステップを具えてもよい。Ｑを、全体数２又はそれ以上として選択することができる。
【００１１】
目下の好適実施例の簡単な説明
図１は、表示アレイの隣接する行においてソースを共有するトランジスタを有するＡＭＬＣＤ装置の図式的な図を示す。アレイパネル１０は、Ｍ行Ｎ列の表示素子２０を含む。前記パネルの１画素を表す各々の表示素子を、スイッチング素子として作用するＩＧＦＥＴＳトランジスタ３０又は３５に接続することができる。隣接する行（１，２），（３，４）．．．（Ｍ−１，Ｍ）における隣接する対を成すトランジスタは、ソースｓを共有する。トランジスタソースｓを、電極６０を経て列ドライバ４０の出力部に電気的に接続することができる。
【００１２】
トランジスタがソースを共有しない慣例的なアレイパネル（図示しないパネル）において、列ドライバは、１列のトランジスタにおけるすべてのＣｓキャパシタの並列結合によって表される負荷を認識する。これらのＣ_ｓキャパシタ及び補助キャパシタ（図示せず）は、目標Ｃ_ｐｉｘを充電することができる速度を低下させる重大な容量性負荷を与える。しかしながら、図１に示すソース共有トランジスタはいちは、１列におけるＣ_ｓキャパシタの数を半分にする。
【００１３】
図１において、列ドライバ７０を出力電極５０に接続することができ、出力電極５０を特定の行におけるすべてのトランジスタのゲートＧに接続することができる。トランジスタドレインＤをＣ_ｐｉｘ２５に接続することができる。ＬＣＤであってもよい画素２０は、種々の電圧がＣ_ｐｉｘの両端間に印加されるため、光を変調することができる。
【００１４】
動作において、１フレームのビデオ情報をビデオソース７５によって発生することができる。アナログ情報のこのフレームをディジタル形式に変換し、ディジタルピクチャメモリ８０に格納することができる。前記ピクチャメモリにおけるビデオフレーム情報を前記ＬＣＤ画素に移動するために、コントローラ回路９０は、アドレスデコーダ１００を行ドライバ１に関して許可することができる。これは、行１におけるすべてのトランジスタをスイッチオンし、当該行における各々のＬＣＤ画素２０はその関連する列ドライバ４０からのビデオ信号を受け取ることができるようになる。許可された行１に関して、前記コントローラは、前記画素メモリに命令し、行１全体に関するビデオデータを、列ドライバ４０の各々に接続するデータバス１１０を経て移動することができる。前記ディジタルデータを、列ドライバ１からＮにおいて格納し、アナログデータ電圧に変換することができる。
【００１５】
次に、前記アナログ電圧を、行１内における各々のＣ_ｐｉｘ２５に供給することができる。次に、コントローラ９０は、行１におけるすべてのトランジスタスイッチ３０をターンオフし、行２におけるすべてのトランジスタスイッチ３５をターンオンすることができる。しかしながら、行１におけるトランジスタはスイッチオフするが、電圧は各々の関連する画素キャパシタＣ_ｐｉｘと補助格納キャパシタンス（図示せず）によって保持されるため、行１における画素２０にすでに供給された画像は持続する。したがって、前記トランジスタの行を、行１から行Ｍまで順次にアドレスし、前記ＬＣＤマトリックスアレイ全体に関して１行ずつの走査を行うことができる。このようにして、Ｍ×Ｎアレイ全体の完了した走査は、１フレームのビデオ情報を表すことができる。ビデオ情報のその後のフレームを、前記ＬＣＤ装置によって、行１からＭを再アドレスすることによって表示することができる。
【００１６】
図２は、他のＡＭＬＣＤ装置の図式的な図を示す。１行ずつのアドレスの代わりに、このＡＭＬＣＤ装置は、同時多数行アドレス処理を用いる。加えて、図２の装置は、ソース共有トランジスタを使用しない。図２において、隣接する行の対（１，２)，（３，４）．．．（Ｍ−１，Ｍ）を、同時にスイッチオン又は“許可”することができる。多数行アドレッシングを可能にするために、前記装置は、２倍の数の列ドライバ４０を用いる。各々の列ドライバ４０を、２つの別個の列サブドライバＡ及びＢから構成してもよく、サブドライバＡ及びＢは、単一の列内のアドレッシング負荷を分割する。
【００１７】
動作において、行（１，２）を同時にスイッチオンすることができる。次に行（３，４）をスイッチオンし、次に（５，６）をスイッチオンし、以後、最終行（Ｍ−１，Ｍ）がスイッチオンされるまで続ける。列サブドライバＡ及びＢの双方は、ユニークな電圧信号を、これらの許可された目標画素に同時に伝えることができる。したがって、図２における装置に関して説明したような多数行アドレッシングの用途は、対になった隣接行を同時にアドレスすることを必要とする。図２は、同時に２行をアドレスする装置を示すが、多数行アドレッシングを、一度に３、４又はそれ以上の行を同時にアドレスすることによって成し遂げてもよい。
【００１８】
図３は、本発明によるＭ×Ｎマトリックスディスプレイの好適実施例を与え、ソース共有トランジスタ３００、３５と、非隣接行の多数行アドレッシングとを結合する。前記トランジスタをＩＧＦＥＴＳとすることができ、前記表示素子をＬＣＤとすることができる。この実施例において、Ｎ個の列ドライバ４０が存在し、３個の列サブドライバＡ、Ｂ及びＣが各々の列ドライバを構成する。各々のサブドライバを前記対になったトランジスタのソースｓに取り付けることができる。
【００１９】
許可信号を行ドライバ７０によって発生することができ、各々のドライバは、多数の出力接続部７１、７２及び７３を有し、これらの出力接続部は、それぞれの目標トランジスタ行のゲートＧに接続する。この例において、行ドライバは非隣接行にのみ接続し、１個の行ドライバの出力接続部の数は３であり、Ａ、Ｂ及びＣによって表される列サブドライバの数に等しい。
【００２０】
図３に示す好例の装置において、対になった行（３，４），（５，６）．．．（Ｍ−１，Ｍ）におけるトランジスタは、共通ソースｓを共有する。列サブドライバＡを、対になった行（１，２），（１１，１２），（１３，１４），（２３，２４）．．．のトランジスタの共通ソースに接続することができ、サブドライバＢを、対になった行（３，４），（９，１０），（１５，１６），（２１，２２）のトランジスタのソースに接続することができ、サブドライバＣを、対になった行（５，６），（７，８），（１７，１８），（１９，２０）のトランジスタのソースに接続することができる。行ドライバ１は行（１，３，５）のトランジスタのゲートＧに接続し、行ドライバ２は行（２，４，６）に接続し、行ドライバ３は行（７，９，１１）に接続し、行ドライバ４は行（８，１０，１２）に接続する。
【００２１】
動作において、多数行アドレッシングを、各々の行ドライバ１，２，３．．．Ｍを順次にアドレスすることによって行う。すなわち、最初のＴ_ａにおいて、行（１，２，３）を同時に許可してもよく、次のＴ_ａにおいて、行（２，４，６）を同時に許可してもよく、次のＴ_ａにおいて、行（７，９，１１）を許可してもよく、これを、前記表示マトリックスにおけるすべての行がアドレスされ、許可されるまで続ける。
【００２２】
この多数行アドレッシング方法の用途を、図３の好例の装置において示すようなもの以外のソース共有トランジスタを有する他の装置と共に用いてもよい。Ｑが同時にアドレスされた行の数を表す場合、Ｑは、列サブドライバの数も表す。図３は、Ｑが３に等しい好例の場合を表す。
【００２３】
本発明によれば、３以外のＱを有するＭ×Ｎマトリックスアレイの他の実施例を構成することができる。一般に、Ｑを２又はそれ以上の整数としなければならず、Ｑの選択は、利用可能な集積技術と、所望のＬＣＤ装置のサイズとにもっぱら依存する。前記表示装置は、多数行アドレッシングとの組み合わせにおいて、隣接行におけるソース共有トランジスタを有するマトリックスアレイを含むことができる。Ｑが３である場合において、列ドライバ１からＮの各々に関する出力接続部の数をＭ／２として表してもよく、したがって、１個のサブドライバに関する出力接続部の数をＭ／６とすることができる。一般に、Ｍ個の行ドライバの各々を、Ｑ本の非隣接行のトランジスタゲートに電気的に接続することができ、Ｎ個の列ドライバの各々を、Ｍ／Ｑ×２本の行のトランジスタソースに電気的に接続することができる。
【００２４】
同時多数行アドレッシングを用いる本発明の方法の結果、１行に利用可能な走査時間Ｔ_ａが増加する。特に、Ｑ個の列サブドライバと、Ｑ個の行接続部を有する各々の行ドライバとに関して、行ごとの走査時間Ｔ_ａを、Ｔ_ａ＝（合計フレーム時間）／Ｍ×Ｑにしたがって延長することができる。したがって、多数行アドレッシングは、一行に関して利用可能な走査時間を増加することができ、これによって、表示性能を改善する。本発明の付随する利益は、各々の列サブドライバがＮ／Ｑ×２個のＣ_ｓキャパシタンスを認識し、したがって、全体の容量性負荷減少することができ、表示性能を改善することである。このように説明した本発明は、高い表示性能を維持しながら、高い画素総数を可能にすることができる。
【００２５】
しかしながら、前記アドレッシング方法の他の実施例は、“事前書き込み”戦略を用いることによってさらに進む。再び図３を参照し、このアドレッシング方法を以下のようにすることができる。最初のＴ_ａにおいて、行ドライバ１、２及び３を同時にターンオンする。これは、行（１，３，５）、（２，４，６）及び（７，９，１１）を各々許可し、前記列ドライバから信号を受けることを可能にする。次に、列サブドライバＡ、Ｂ及びＣは、前記アレイの行（１，３，５）に予定された電圧信号を与えることができる。他の許可された行（２，４，６）、（７，９，１１）もこの第１ステップにおいて同じ電圧情報を受けるが、“事前書き込み”の目的のためのみであることに注意されたい。
【００２６】
第２のＴ_ａにおいて、行ドライバ１をスイッチオフすることができ、行ドライバ２及び４はスイッチオンしたままであり、行ドライバ４も同時にスイッチオンすることができる。次に、前記列ドライバは、行（２，４，６）に予定された電圧信号を与える。再び、行ドライバ２に接続された行（７，９，１１）と、行ドライバ４に接続された行（８，１０，１２）とは、事前書き込みデータを受けることができる。次のＴ_ａにおいて、行ドライバ１及び２をターンオフすることができ、行ドライバ３、４及び５をスイッチオンすることができる。このパターンを前記アレイ全体に関し、１フレームが完了するまで繰り返す。事前書き込みは、隣接行におけるソース共有トランジスタ間のクロストークを減少することができ、したがって、行に基づくアーティファクトを除去することができる。
【００２７】
本発明を、好適実施例によって説明した。しかしながら本発明は、図示し説明した実施例に限定されず、ここに記載した教えに基づいて当業者によって容易に考案することができる他の実施例は、本発明の範囲に入ることを意図する。
【図面の簡単な説明】
【００２８】
【図１】隣接行においてソースを共有するトランジスタを有するアクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）装置の一実施例の図式的な図である。
【図２】２倍の数の列ドライバと、多数行アドレッシング機構とを有するＡＭＬＣＤ装置の一実施例の図式的な図である。
【図３】本発明によるＡＭＬＣＤ装置の一実施例の図式的な図である。

Claims (17)

1. Ｍ行Ｎ列の表示素子のマトリックスアレイと、
   各対が共通ソースに動作的に接続し、各々が前記アレイの１個の表示素子に動作的に接続する、トランジスタスイッチの複数の対と、
   各々が１つのソースに動作的に接続する複数の駆動コネクタと、
   Ｑ本の非隣接行の前記表示素子に動作的に接続し、列ドライバからの駆動信号との電気的接続を可能にする、複数のスイッチコネクタとを具え、
   Ｑを２又はそれ以上の整数としたことを特徴とする電子−光学表示装置。
2. 請求項１に記載の表示装置において、前記トランジスタをＩＧＦＥＴＳとしたことを特徴とする表示装置。
3. 請求項１に記載の表示装置において、前記表示素子をＬＣＤとしたことを特徴とする表示装置。
4. 請求項１に記載の表示装置において、
   前記複数の駆動コネクタがＭ個の行ドライバに動作的に接続し、
   前記複数のスイッチコネクタがＮ個の列ドライバに動作的に接続し、
   Ｍ個の行ドライバの各々をＱ本の非隣接行のトランジスタゲートに電気的に接続し、Ｎ個の列ドライバの各々をＭ／２個のトランジスタソースに電気的に接続し、Ｑ個の列サブドライバの各々をＭ／（２×Ｑ）個のソースに接続したことを特徴とする表示装置。
5. 請求項４に記載の表示装置において、前記行ドライバをＤ／Ａコンバータとしたことを特徴とする表示装置。
6. 請求項４に記載の表示装置において、Ｑを３とし、前記行ドライバの数をＭ／Ｑとし、これらのドライバを、以下の順序、すなわち、行ドライバ１（行１，３，５）、行ドライバ２（行２，４，６）、行ドライバ３、行ドライバ４（行８，１０，１２）．．．行ドライバＭ／Ｑ（行Ｍ−４，Ｍ−２，Ｍ）の順序において前記行におけるトランジスタのゲートに電気的に接続し、列ドライバを各々３個のサブドライバＡ、Ｂ及びＣに再分し、これらのサブドライバを以下のように列ソースに接続し、すなわち、列１のサブドライバＡを行（１，２），（１１，１２），（１３，１４）．．．の間のトランジスタのソースに接続し、サブドライバＢを行（３，４），（９，１０），（１５，１６）．．．の間のトランジスタのソースに接続し、サブドライバＣを行（５，６），（７，８），（１７，１８）の間のトランジスタのソースに接続したことを特徴とする表示装置。
7. Ｍ×Ｎの表示素子のアレイをアドレスする方法において、
   （ａ）前記表示素子に対するスイッチとして作用する対となるトランジスタを与えるステップであって、前記対となるトランジスタがソースを共有し、前記対となるトランジスタが隣接行においてある、ステップと、
   （ｂ）数Ｑの同時許可スイッチング信号をＱ行の素子に電気的接続を経て供給するステップであって、前記素子の行が隣接しておらず、Ｑが２又はそれ以上の整数である、ステップと、
   （ｃ）独立信号を前記非隣接行における各々の許可された素子に供給するステップと、
   （ｄ）前記信号を各々の許可された表示素子に送るステップとを含むことを特徴とする方法。
8. 請求項７に記載の方法において、
   ステップ（ｂ）−（ｄ）を、未だ許可されていない素子を有するＱ本の非隣接行の他の組に対して、前記アレイ全体がアドレスされるまで連続的に繰り返すステップをさらに含むことを特徴とする方法。
9. 請求項７に記載の方法において、前記数Ｑの許可信号を供給するステップ（ｂ）を、行ドライバが数Ｑの電気信号を個々のトランジスタゲートに同時に供給し、これによって前記接続された表示素子を許可することによって成し遂げることを特徴とする方法。
10. 請求項９に記載の方法において、前記独立信号を供給するステップ（ｃ）をＮ個の列ドライバによって成し遂げ、各々の列ドライバはＱ個の列サブドライバから成り、各々のサブドライバは独立信号を供給し、前記独立信号を表示素子に関係する前記トランジスタのソースに電気的に供給し、供給する前記独立信号の合計数をＱ×Ｎとしたことを特徴とする方法。
11. 請求項７に記載の方法において、前記表示素子を、前記トランジスタのドレインに接続した蓄積キャパシタに接続したＬＣＤとしたことを特徴とする方法。
12. 請求項１１に記載の方法において、前記トランジスタをＩＧＦＥＴＳとしたことを特徴とする方法。
13. Ｍ×Ｎの表示素子のアレイをアドレスする装置において、
    前記表示素子に対するスイッチとして作用し、ソースを共有し、隣接する行において対を成すトランジスタと、
    ２又はそれ以上の整数Ｑの同時許可スイッチング信号を隣接しないＱ行の素子に電気的接続を経て供給する手段と、
    独立信号を前記非隣接行における各々の許可された素子に供給する手段と、
    前記信号を各々の許可された表示素子に伝送する手段とを具えることを特徴とする装置。
14. 請求項１３に記載の装置において、数Ｑの許可信号を供給する手段を、行ドライバが数Ｑの電気信号を個々のトランジスタゲートに同時に供給し、これによって前記接続された表示素子を許可することによって成し遂げることを特徴とする装置。
15. 請求項１４に記載の装置において、前記独立信号を供給する手段をＮ個の列ドライバによって成し遂げ、各々の列ドライバがＱ個の列サブドライバから成り、各々のサブドライバは独立信号を供給し、前記独立信号を表示素子に関係する前記トランジスタのソースに電気的に供給し、供給する前記独立信号の合計数をＱ×Ｎとしたことを特徴とする装置。
16. 請求項１３に記載の装置において、前記表示素子を、前記トランジスタドレインに接続した蓄積キャパシタに接続したＬＣＤとしたことを特徴とする装置。
17. 請求項１３に記載の装置において、前記トランジスタをＩＧＦＥＴＳとしたことを特徴とする装置。