WO2022138372A1 - 駆動回路及び表示装置 - Google Patents

Abstract

［課題］信号線の書き込み不足が生じないようにした駆動回路及び表示装置を提供する。 ［解決手段］駆動回路は、信号線に供給可能な複数の階調電圧を生成する階調電圧生成部と、前記複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を信号線に供給するか、又は前記想定階調電圧に近接する階調電圧を信号線に供給するかを選択する電圧選択器と、を備える。

Description

駆動回路及び表示装置

　本開示は、駆動回路及び表示装置に関する。

　ＬＣＯＳ（Liquid Crystal On Silicon、登録商標）技術を利用した投射型の表示装置が提案されている（特許文献１参照）。ＬＣＯＳ技術の表示装置には、３つのＬＣＯＳを利用した３板方式の表示装置の他に、１つのＬＣＯＳを利用した単板方式の表示装置がある。単板方式の表示装置は、３板方式の表示装置に比べて、構成を簡略化できるという利点がある。単板方式の表示装置では、複数色の画像を時分割で順次表示する、カラーシーケンシャル駆動と呼ばれる駆動方式を採用することがある。

　カラーシーケンシャル駆動では、１フレームを色ごとに複数のサブフレームに分けて駆動する。また、４Ｋや８Ｋなどの高解像度の表示装置を駆動する場合、一つの色を低解像度の複数のサブフレームに分けて順繰りに表示することで、高解像度の表示を行う場合もある。したがって、ＬＣＯＳを用いた単板方式の表示装置で高解像度の表示を行うには、サブフレームの数を増やして各サブフレームを高速に駆動する必要がある。

特開２０１９－５３２３９号公報

　しかしながら、単板方式の表示装置で高速に駆動しようとすると、各サブフレーム内の信号線の書き込み不足が生じ、画質が低下してしまう。

　そこで、本開示では、信号線の書き込み不足が生じないようにした駆動回路及び表示装置を提供するものである。

　上記の課題を解決するために、本開示によれば、信号線に供給可能な複数の階調電圧を生成する階調電圧生成部と、
　前記複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を信号線に供給するか、又は前記想定階調電圧に近接する階調電圧を信号線に供給するかを選択する電圧選択器と、を備える、駆動回路が提供される。

　第１方向に離隔して複数の前記信号線が配置されており、
　前記電圧選択器は、第１方向に配置された２本の信号線のうち一方には前記想定階調電圧に等しい前記階調電圧を供給し、他方には前記想定階調電圧とは異なる前記階調電圧を供給してもよい。

　前記電圧選択器は、連続した２つのフレーム期間の一方では、前記想定階調電圧と同一の電圧レベルの階調電圧を供給した信号線に対して、他方のフレーム期間では、前記想定階調電圧に近接する階調電圧を供給してもよい。

　前記電圧選択器は、前記複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を信号線に供給するか、又は前記想定階調電圧に近接する２以上の階調電圧を切り替えて信号線に供給するかを選択してもよい。

　前記想定階調電圧に近接する２以上の階調電圧は、前記想定階調電圧より電圧レベルが大きい階調電圧と、前記想定階調電圧より電圧レベルが小さい階調電圧とを含んでもよい。

　前記電圧選択器は、１水平ライン期間内に継続して前記同一のレベルの階調電圧を信号線に供給するか、又は前記１水平ライン期間内に前記２以上の階調電圧を切り替えて信号線に供給するかを選択してもよい。

　１水平ライン期間内に切り替えて供給された前記２以上の階調電圧を合成した電圧を生成して、対応する前記信号線に供給する電圧合成器を備えてもよい。

　前記電圧合成器は、
　前記信号線に接続され、前記信号線の電圧を増幅するアンプと、
　前記アンプの入力ノードと前記電圧選択器の出力ノードとの間に並列接続される第１キャパシタ、及び前記第１キャパシタの両端を短絡するか否かを切り替える第１切替器と、を有し、
　前記電圧選択器は、１水平ライン期間内に、前記第１切替器にて前記第１キャパシタの両端を短絡した状態で第１階調電圧を選択し、続いて前記第１切替器にて前記第１キャパシタの両端の短絡を解除した状態で第２階調電圧を選択してもよい。

　前記アンプの入力ノードと基準電圧ノードとの間に接続される第２キャパシタを備えてもよい。

　前記信号線ごとに、複数の前記電圧選択器が設けられ、
　前記複数の電圧選択器が選択した複数の前記階調電圧を切り替えて前記信号線に供給する電圧切替器をさらに備えてもよい。

　前記電圧切替器は、連続した２つのフレーム期間の一方と他方では、互いに異なる前記電圧選択器が選択した階調電圧を、対応する信号線に供給してもよい。

　前記階調電圧生成部は、２つ以上の基準電圧を抵抗分圧した前記複数の階調電圧を出力する複数の出力ノードを有するラダー抵抗を備え、
　前記電圧選択器は、階調信号に基づいて、前記ラダー抵抗の前記複数の出力ノードと前記信号線とを接続するか、又は遮断するかを切り替える複数の第２切替器を有してもよい。

　本開示の他の一態様では、信号線の電圧に応じた輝度で変調される輝度変調素子を有する画素と、
　前記画素に階調電圧を供給する信号線と、
　前記階調電圧を生成する駆動回路と、を備え、
　前記駆動回路は、
　前記信号線に供給可能な複数の階調電圧を生成する階調電圧生成部と、
　前記複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を前記信号線に供給するか、又は前記想定階調電圧に近接する階調電圧を前記信号線に供給するかを選択する電圧選択器と、を有する、表示装置が提供される。

　第１方向及び第２方向に配置された複数の前記画素を有する画素アレイ部を備え、
　前記第１方向に離隔して複数の前記信号線が配置されており、
　前記電圧選択器は、前記第１方向に隣接する２本の前記信号線に対して、それぞれ異なる前記階調電圧を供給してもよい。

　前記電圧選択器は、第１方向に隣接する２本の信号線のうち一方には前記想定階調電圧に等しい前記階調電圧を供給し、他方には前記想定階調電圧とは異なる前記階調電圧を供給してもよい。

　前記電圧選択器は、前記２本の信号線のうち他方には、前記想定階調電圧とは異なる２以上の前記階調電圧を１水平ライン期間内に切り替えて供給してもよい。

　前記画素アレイ部は、１水平ライン期間内に切り替えて供給された前記２以上の階調電圧を合成した電圧を生成して、対応する前記信号線に供給する電圧合成器を有してもよい。

　前記電圧合成器は、前記画素内に設けられてもよい。

　前記電圧合成器は、
　前記信号線と前記輝度変調素子との間に直列に接続される第３切替器及び第４切替器と、
　前記信号線と、前記第３切替器及び前記第４切替器の接続ノードとの間に接続される第３キャパシタと、
　前記第４切替器と前記輝度変調素子との間に一端が接続され、基準電圧ノードに他端が接続される第４キャパシタと、を有してもよい。

　前記電圧合成器は、
　前記信号線と前記輝度変調素子との間に直列に接続される第５切替器及び第６切替器と、
　前記信号線と、前記第５切替器及び第６切替器の接続ノードとの間に接続される第７切替器と、
　前記接続ノードと基準電圧ノードとの間に接続される第５キャパシタと、
　前記接続ノードと前記基準電圧ノードとの間に接続される第６キャパシタと、を有してもよい。

単板方式の表示装置の原理を説明する図。 １フレーム内の複数のサブフレームを模式的に示す図。 フレームとサブフレームのタイミングを示す波形図。 一実施形態による表示装置と駆動ＩＣとを備えた表示システムのブロック図。 一変形例による駆動ＩＣとソースドライバＩＣと表示装置とを備えた表示システムのブロック図。 第１の実施形態によるソースドライバの内部構成を示すブロック図。 ラダー抵抗の一変形例を示す回路図。 １水平ライン期間に図６Ａの偶数列の信号線への階調電圧の書き込み手順を説明する図。 図７Ａに続く図。 図７Ｂに続く図。 図６Ａのソースドライバのタイミング図。 サブフレームごとに、隣接する２本の信号線の階調電圧の駆動手法を逆にする例を示す図。 図６Ａのソースドライバの一変形例のブロック図。 図１０のソースアンプの入出力ノードの電圧変化を示す図。 第２の実施形態によるソースドライバと画素アレイ部の要部を示す回路図。 図１２の表示装置のタイミング図。 図１２の画素アレイ部の一変形例のブロック図。 図１４の表示装置のタイミング図。 第３の実施形態による表示装置内のソースドライバの内部構成を示す回路図。 図１６のソースドライバのタイミング図。 階調電圧の種類を切り換える信号線の組合せ候補を説明する図。

　以下、図面を参照して、駆動回路及び表示装置の実施形態について説明する。以下では、駆動回路及び表示装置の主要な構成部分を中心に説明するが、駆動回路及び表示装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

　図１は単板方式の表示装置１の原理を説明する図である。図１の表示装置１は、光源２と、光学系３と、光変調素子４とを備えている。

　光源２は、ＲＧＢそれぞれの色成分の光を時分割で順繰りに照射する。光源２から出射された光は、光学系３を通って光変調素子４に入射される。光変調素子４は、例えばＬＣＯＳチップを有する。光変調素子４は、光源２から出射された光の色に同期して、液晶素子を駆動する。これにより、図１の表示装置１は、ＲＧＢそれぞれの色成分の画像光を時分割で投射する。投射された画像光は、スクリーン上で合成されてカラー画像が生成される。光変調素子４は、信号線の電圧に応じて液晶の回転量を制御して、入射光に対する反射量や透過量を制御する。あるいは、光変調素子４は、信号線の電圧に応じて輝度変調を行う。本明細書では、光変調素子４を輝度変調素子と呼ぶことがある。

　図２は１フレームＦＲ内の複数のサブフレームＳｕｂ＿ＦＲを模式的に示す図である。図２の各サブフレームＳｕｂ＿ＦＲの画像光は、順繰りに表示装置１から投射されて、スクリーン５上で合成されて１つのフレーム画像（カラー画像）が得られる。各サブフレームＳｕｂ＿ＦＲは、別々のタイミングでスクリーン５に投射されるが、人間の目には、残像があるため、複数のサブフレームＳｕｂ＿ＦＲを合成したカラー画像が視認されることになる。図２では、ＲＧＢのサブフレームを順繰りに表示する例を示すが、ＲＧＢ以外の色（例えば白色など）のサブフレームを設けてもよい。

　図３はフレームＦＲとサブフレームＳｕｂ＿ＦＲのタイミングを示す波形図である。各フレームＦＲはｍ個（ｍは２以上の整数）のサブフレームＳｕｂ＿ＦＲで構成される。１つのサブフレームＳｕｂ＿ＦＲ期間内に、ｎライン（ｎは２以上の整数）が駆動され、各ラインではｐ本（ｐは２以上の整数）の信号線が駆動される。また、１つのフレーム期間内に、ｍ個のサブフレームＳｕｂ＿ＦＲが駆動される。

　図４は一実施形態による表示装置１と駆動ＩＣ６とを備えた表示システム１０のブロック図である。表示装置１は、例えば、ガラス基板等の絶縁基板上に形成される。駆動ＩＣ６は、表示装置１と同じ絶縁基板上に実装されてもよいし、表示装置１とは別の基板に実装されて、ＦＰＣ（Flexible Printed Circuit board）などで表示装置１と各種信号の送受を行ってもよい。駆動ＩＣ６は、映像信号生成部６ａとフレームメモリ６ｂを有する。映像信号生成部６ａは、デジタルの映像信号を生成する。フレームメモリ６ｂは、例えば１フレームＦＲ分の映像信号を格納するフレームメモリ６ｂを有する。駆動ＩＣ６は、映像信号と制御信号を表示装置１に供給する。制御信号にはクロック信号が含まれており、このクロック信号に基づいて表示装置１は、表示タイミングを制御する。

　表示装置１は、ＩＦ部１１と、信号処理部１２と、ガンマ電圧生成回路１３と、画素アレイ部１４と、ソースドライバ１５と、ゲートドライバ１６と、タイミングコントローラ１７とを有する。

　駆動ＩＣ６から出力された映像信号は、ＩＦ部１１を介して信号処理部１２に入力される。信号処理部１２は、映像信号に基づいて、階調電圧を決定する。より詳細には、信号処理部１２は、階調電圧に応じた複数ビットからなる階調信号を生成する。

　ガンマ電圧生成回路１３は、後述する図６Ａに示すようにアンプ１８とラダー抵抗１９を有する。アンプ１８は、ラダー抵抗１９に供給される基準電圧を生成する。ラダー抵抗１９は、２つの基準電圧ノードの間に直列接続された複数の抵抗Ｒを有する。ラダー抵抗１９は、複数の抵抗Ｒの合間から複数のガンマ電圧を出力する。複数のガンマ電圧は、各信号線に書き込まれる電圧である。複数のガンマ電圧は、ソースドライバ１５に入力される。

　画素アレイ部１４は、水平方向及び垂直方向にマトリクス状に配置された複数の画素２０と、それぞれが垂直方向に延びて水平方向に離隔して配置される複数の信号線Ｓｉｇと、それぞれが水平方向に延びて垂直方向に離隔して配置される複数のゲート線Ｇａｔｅとを有する。

　ソースドライバ１５は、複数の信号線Ｓｉｇを駆動する。また、ソースドライバ１５は、信号処理部１２から出力された階調電圧を表す階調信号に基づいて、ガンマ電圧生成回路１３で生成された複数のガンマ電圧のうち一つを選択する。ソースドライバ１５は、信号線ごとにデコーダを有している。各デコーダは、信号処理部１２からの複数ビットからなる階調信号に基づいて、複数のスイッチのうち一つをオンする。複数のスイッチは、複数のガンマ電圧に対応して設けられており、いずれか一つのスイッチがオンすると、オンしたスイッチに接続されたガンマ電圧が、対応する信号線に供給される。本明細書では、後述するようにデコーダを電圧選択器と呼ぶことがある。

　ゲートドライバ１６は、駆動ＩＣ６から出力される制御信号に基づいて、複数のゲート線Ｇａｔｅを順繰りに駆動する。これにより、水平ラインごとに表示駆動が行われる。

　タイミングコントローラ１７は、駆動ＩＣ６からのクロック信号に基づいて、ソースドライバ１５とゲートドライバ１６を同期して動作させるためのクロック信号を生成する。

　図４の表示装置１の内部構成は、少なくとも一部を変更することができる。図５は一変形例による駆動ＩＣ６と、ソースドライバＩＣ３０と、表示装置１ａとを備えた表示システム１０ａのブロック図である。図５の表示装置１ａは、ソースドライバ１５をＩＣ化して、表示装置１の外部に設けている。

　図５の表示システム１０ａは、表示装置１ａと、駆動ＩＣ６と、ソースドライバＩＣ３０とを備えている。駆動ＩＣ６の内部構成は、図４と同じである。なお、複数のソースドライバＩＣ３０で画素アレイ部１４内の信号線を駆動してもよい。

　図５の表示装置１ａは、画素アレイ部１４と、ゲートドライバ１６と、タイミングコントローラ１７ａとを有する。ソースドライバＩＣ３０は、ＩＦ部１１と、信号処理部１２と、ガンマ電圧生成回路１３と、ソースドライバ１５と、タイミングコントローラ１７とを有する。駆動ＩＣ６から出力されたクロック信号は、ＩＦ部１１を介して、ソースドライバＩＣ３０内のタイミングコントローラ１７に入力される。このタイミングコントローラ１７は、表示装置１内のタイミングコントローラ１７ａにクロック信号を供給する。これにより、駆動ＩＣ６、ソースドライバＩＣ３０及び表示装置１は、共通のクロック信号に同期して動作する。

　本実施形態による表示装置１は、ソースドライバ１５の内部構成に特徴がある。本実施形態によるソースドライバ１５は、信号線の書き込み不足が生じさせずに信号線の高速駆動を行う機能を備えている。

　（第１の実施形態）
　図６Ａは第１の実施形態によるソースドライバ１５の内部構成を示すブロック図である。図６Ａのソースドライバ１５は、階調電圧生成部２１と、電圧選択器２２とを有する。

　階調電圧生成部２１は、信号線に供給可能な複数の階調電圧を生成する。階調電圧生成部２１は、図４のガンマ電圧生成回路１３に対応しており、それぞれ異なる基準電圧を出力する複数のアンプ１８と、垂直方向に隣接する２つのアンプ１８の出力ノード間に接続されるラダー抵抗１９とを用いて構成される。

　図６Ａの例では、ラダー抵抗１９は、２つのアンプ１８から出力される基準電圧ノード間に６つの抵抗Ｒを直列接続して構成されている。ラダー抵抗１９は、２つの基準電圧を出力する２つの出力ノードの他、直列接続された６つの抵抗Ｒの段間に接続される５つの出力ノードを有する。図６Ａの階調電圧生成部２１は、ラダー抵抗１９における上から３つ目の抵抗Ｒと４つ目の抵抗Ｒとの間の出力ノードから階調電圧Ｖ１を出力し、上から２つ目の抵抗Ｒと３つ目の抵抗Ｒとの間の出力ノードから階調電圧Ｖ２Ａを出力し、上から４つ目の抵抗Ｒと５つ目の抵抗Ｒとの間の出力ノードから階調電圧Ｖ２Ｂを出力する。また、図６Ａの階調電圧生成部２１は、ラダー抵抗１９における上から１つ目の抵抗Ｒと二つ目の抵抗Ｒとの間の出力から階調電圧Ｖ３Ａを出力し、上から５つ目の抵抗Ｒと６つ目の抵抗Ｒとの間の出力ノードから階調電圧Ｖ３Ｂを出力する。

　なお、ラダー抵抗１９を構成する直列接続された複数の抵抗Ｒの数は任意である。本明細書では、ラダー抵抗１９の各抵抗Ｒ間の出力ノードに繋がる配線を階調電圧線と呼ぶ。

　図６Ａでは、複数の抵抗Ｒが直列接続された一つのラダー抵抗１９のみを図示しているが、アンプ１８を増やしてその間をラダー抵抗１９で接続しても良い。アンプ間のラダー抵抗の個数や抵抗値は、アンプ間ごとに異なるものとしても良い。例えば、図６Ｂはラダー抵抗１９の一変形例を示す回路図である。図６Ｂは、ラダー抵抗１９に３つのアンプ１８を接続して、各アンプ１８の出力ノードからそれぞれ異なる基準電圧を出力し、各アンプ１８の出力ノード間に直列に接続される抵抗Ｒの数を、２つのアンプ１８同士の組合せごとに相違させた例を示している。このように、複数のラダー抵抗１９が直列接続されていてもよい。ラダー抵抗１９を一つ増やすたびに、アンプ１８を一つ追加する必要がある。

　電圧選択器２２は、複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を信号線に供給するか、又は想定階調電圧に近接する階調電圧を信号線に供給するかを選択する。例えば、電圧選択器は、第１方向に隣接する２本の信号線のうち一方には想定階調電圧に等しい階調電圧を供給し、他方には想定階調電圧とは異なる階調電圧を供給する。

　より具体的には、電圧選択器は、複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を信号線に供給するか、又は想定階調電圧に近接する２以上の階調電圧を切り替えて信号線に供給するかを選択してもよい。想定階調電圧に近接する２以上の階調電圧は、想定階調電圧より電圧レベルが大きい階調電圧と、想定階調電圧より電圧レベルが小さい階調電圧とを含む。また、電圧選択器は、１水平ライン期間内に継続して同一のレベルの階調電圧を信号線に供給するか、又は１水平ライン期間内に２以上の階調電圧を切り替えて信号線に供給するかを選択してもよい。電圧選択器２２は、デコーダ２４で構成される。

　図６Ａのデコーダ２４は、各信号線に接続された７つのスイッチ（第２切替器）ＳＷ１～ＳＷ７を有する。図６Ａのデコーダ２４は、駆動ＩＣ６からの階調信号に基づいて、スイッチＳＷ１～ＳＷ７のいずれか一つをオンにする。７つのスイッチＳＷ１～ＳＷ７のうち３つのスイッチＳＷ４、ＳＷ３、ＳＷ５は、ラダー抵抗１９から出力された階調電圧Ｖ１、Ｖ２Ａ、Ｖ２Ｂのうち一つを選択するものである。ラダー抵抗１９における直列接続された複数の抵抗Ｒの抵抗Ｒ値が等しい場合、Ｖ１＝（Ｖ２Ａ＋Ｖ２Ｂ）／２となる。

　本実施形態によるデコーダ２４は、隣接する２本の信号線に同一の階調電圧を供給する場合に、２本のうち１本には、想定階調電圧と同一の電圧レベルの階調電圧Ｖ１を供給し、残り１本には、想定階調電圧に近接する階調電圧Ｖ２ＡとＶ２Ｂを１水平ライン期間内に切り替えて供給する。これにより、１本の階調電圧線により駆動される信号線の本数を減らすことができ、信号線の書き込み不足を低減することができる。

　各信号線には、対応するソースアンプ２３が接続されている。デコーダ２４内のスイッチＳＷ１～ＳＷ７の一端側ノードはいずれもソースアンプ２３の非反転入力ノードに接続されている。これら一端側ノードとソースアンプ２３の非反転入力ノードとの間には、キャパシタ（第１キャパシタ）Ｃ＿ｍｉｘとスイッチ（第１切替器）ＳＷ１１が並列に接続されている。キャパシタＣ＿ｍｉｘは、保持容量とも呼ばれる。ソースアンプ２３の反転入力ノードはソースアンプ２３の出力ノードと短絡されている。ソースアンプ２３の出力ノードは、ソースドライバ１５の出力ノードであり、画素アレイ部１４の信号線に接続されている。

　図６Ａのソースドライバ１５内のデコーダ２４は、少なくとも一部の信号線に対して、１水平ライン期間内に２以上の階調電圧を切り替えて供給する。また、デコーダ２４は、連続した２つのサブフレームＳｕｂ＿ＦＲ期間の一方と他方では、同一の信号線に供給される階調電圧の種類を切り替えてもよい。より具体的には、デコーダ２４は、第１方向に隣接する２本の信号線のうち一方には想定階調電圧に等しい階調電圧を供給し、他方には想定階調電圧とは異なる階調電圧を供給する。デコーダ２４は、２本の信号線のうち他方には、想定階調電圧とは異なる２以上の階調電圧を１水平ライン期間内に切り替えて供給してもよい。

　図６Ａの例では、奇数列の信号線には、スイッチＳＷ４がオンして、階調電圧Ｖ１が供給される。また、偶数列の信号線には、１水平ライン期間内に、スイッチＳＷ３がオンして階調電圧Ｖ２Ａが供給された後、スイッチＳＷ５がオンして階調電圧Ｖ２Ｂが供給される。

　より詳細には、奇数列の信号線を駆動する場合、スイッチＳＷ１１をオンした状態で、デコーダ２４がスイッチＳＷ４をオンする。これにより、キャパシタ（保持容量）Ｃ＿ｍｉｘの一端に、階調電圧Ｖ１が供給される。次に、スイッチＳＷ４をオンにしたまま、スイッチＳＷ１１をオフすることで、１水平ライン期間の間、継続して、対応する信号線に階調電圧Ｖ１を書き込むことができる。

　図７Ａ～図７Ｃは、１水平ライン期間に図６Ａの偶数列の信号線への階調電圧Ｖ２Ａ、Ｖ２Ｂの書き込み手順を説明する図である。まず、図７Ａに示すように、スイッチＳＷ１１をオンした状態で、デコーダ２４は、スイッチＳＷ３をオンして階調電圧Ｖ２Ａをキャパシタ（保持容量）Ｃ＿ｍｉｘの一端に供給する。この電圧は、スイッチＳＷ１１がオンであることから、ソースアンプ２３の非反転入力ノードにも供給される。これにより、キャパシタ（保持容量）Ｃ＿ｍｉｘの両端側ノードが同一の電圧レベルである階調電圧Ｖ２Ａになる。このとき、キャパシタ（保持容量）Ｃ＿ｍｉｘとソースアンプ２３の寄生容量Ｃ＿ａｍｐの一端側電圧は階調電圧Ｖ２Ａになる。

　次に、図７Ｂに示すように、スイッチＳＷ１１をオフした状態で、デコーダ２４は、スイッチＳＷ４をオンして階調電圧Ｖ２Ｂをキャパシタ（保持容量）Ｃ＿ｍｉｘの一端に供給する。これにより、キャパシタ（保持容量）Ｃ＿ｍｉｘの他端側の電圧がΔだけ上昇する。Δ＝Ｖ２Ｂ－Ｖ２Ａである。

　このとき、キャパシタ（保持容量）Ｃ＿ｍｉｘとソースアンプ２３の寄生容量Ｃ＿ａｍｐが同じ容量であった場合、ソースアンプ２３に入力される階調電圧は、以下の式（１）のようになる。
　Ｖ２Ａ＋Δ／２＝（Ｖ２Ａ＋Ｖ２Ｂ）／２　　…（１）

　式（１）に示す電圧は、階調電圧Ｖ１とほぼ同じ電圧レベルの電圧であり、奇数列の信号線と偶数列の信号線では、別々の階調電圧線を用いながら、ほぼ同じ電圧レベルに設定できる。

　このように、図６Ａのソースドライバ１５は、奇数列の信号線には特定の階調電圧を１水平ライン期間の間継続して書き込み、偶数列の信号線には１水平ライン期間内に２種類の階調電圧を切り替えて供給して合成電圧を書き込む。図６Ａのソースアンプ２３、キャパシタ（保持容量）Ｃ＿ｍｉｘ、スイッチＳＷ１１は電圧合成器を構成している。電圧合成器は、１水平ライン期間内に切り替えて供給された２以上の階調電圧を合成した電圧を生成して、対応する信号線に供給する。

　なお、すべての信号線に、デコーダ２４が選択した階調電圧を１水平ライン期間の間継続して供給するモードを設けてもよい。この場合、スイッチＳＷ１１を１水平ライン期間の間、継続してオンにしてもよい。

　図８は図６Ａのソースドライバ１５のタイミング図である。図８は、水平方向に隣接する２本の信号線Ｓｉｇ＿１、Ｓｉｇ＿２の駆動タイミングを示している。図８では、信号線Ｓｉｇ＿１に対応する階調信号をＤａｔａ＿１とし、信号線Ｓｉｇ＿２に対応する階調信号をＤａｔａ＿２としている。また、図８には、スイッチＳＷ１１の論理と、信号線Ｓｉｇ＿１のキャパシタ（保持容量）Ｃ＿ｍｉｘ＿１と信号線Ｓｉｇ＿２のキャパシタ（保持容量）Ｃ＿ｍｉｘ＿２が保持するデータが図示されている。

　図８の時刻ｔ１～ｔ３は、先頭ラインの１水平ライン期間である。信号線Ｓｉｇ＿１に対応するデコーダ２４は、１水平ライン期間（時刻ｔ１～ｔ３）の間、継続して、階調信号Ｄ（１）1に応じた階調電圧を選択する。この電圧に応じた電荷が、キャパシタ（保持容量）Ｃ＿ｍｉｘ＿１に保持される。信号線Ｓｉｇ＿２に対応するデコーダ２４は、１水平ライン期間の前半（時刻ｔ１～ｔ２）では、階調信号Ｄ（１）2Aに応じた階調電圧Ｖ２Ａを選択し、後半（時刻ｔ２～ｔ３）では、階調信号Ｄ（１）2Bに応じた階調電圧Ｖ２Ｂを選択する。キャパシタ（保持容量）Ｃ＿ｍｉｘは、１水平ライン期間の前半（時刻ｔ１～ｔ２）では、階調信号Ｄ（１）2Aに応じた電荷を保持し、後半（時刻ｔ２～ｔ３）では、階調信号Ｄ（１）2Bに応じた電荷を保持する。

　これにより、信号線Ｓｉｇ＿１、Ｓｉｇ＿２の階調信号が同一の場合には、両信号線ともに、同じ電圧レベルの電圧Ｖ１が保持される。ただし、信号線Ｓｉｇ＿１には階調電圧Ｖ１を供給する階調電圧線が接続され、信号線Ｓｉｇ＿２には階調電圧Ｖ２Ａを供給する階調電圧線と階調電圧Ｖ２Ｂを供給する階調電圧線が交互に接続される。これにより、各階調電圧線の負荷容量を抑制でき、信号線Ｓｉｇ＿１、Ｓｉｇ＿２の書き込み不足が生じなくなる。

　以上の動作が、１水平ラインごとに繰り返される。時刻ｔ３～ｔ５は２番目の水平ライン、時刻ｔ５～ｔ６は３番目の水平ライン、時刻ｔn-1～ｔnは（ｎ－１）番目の水平ライン、時刻ｔn～ｔn+1はｎ案目の水平ラインの駆動タイミングをそれぞれ示している。
　図８のタイミング図は、１つのサブフレームＳｕｂ＿ＦＲ内に、１水平ラインごとに全信号線を同時に駆動する例を示している。図６Ａのソースドライバ１５は、１つのサブフレームＳｕｂ＿ＦＲの表示が終わると、次のサブフレームＳｕｂ＿ＦＲについて、図８と同様のタイミングで、１水平ラインごとに全信号線を同時に駆動する。

　図６Ａのソースドライバ１５は、奇数列の信号線については、階調電圧を切り替えずに、１水平ライン期間の間、継続して同一の階調電圧を信号線に供給するのに対し、偶数列の信号線については、１水平ライン期間の間に階調電圧を切り替えて、２つの階調電圧の合成電圧を信号線に供給している。階調電圧Ｖ１と、階調電圧（Ｖ２Ａ＋Ｖ２Ｂ）／２は理想的には同じ電圧レベルになるはずであるが、ラダー抵抗１９内の各抵抗Ｒの抵抗Ｒばらつきや、各階調電圧線の寄生容量のばらつきなどで、階調電圧Ｖ１と階調電圧（Ｖ２Ａ＋Ｖ２Ｂ）／２にずれが生じることがありうる。

　同一の階調電圧であるにもかかわらず、信号線電圧にずれが生じると、色ムラが生じて画質が劣化してしまう。そこで、フレームＦＲあるいはサブフレームＳｕｂ＿ＦＲごとに、隣接した２本の信号線Ｓｉｇ＿１と信号線Ｓｉｇ＿２の階調電圧の駆動手法を逆にしてもよい。

　図９はサブフレームＳｕｂ＿ＦＲごとに、隣接する２本の信号線の階調電圧の駆動手法を逆にする例を示す図である。図９の左側は図６Ａと同様であり、信号線Ｓｉｇ＿１には、１水平ライン期間の間、継続して想定階調電圧である階調電圧Ｖ１を供給し、信号線Ｓｉｇ＿２には、１水平ライン期間の間に、想定階調電圧に近似する２つの階調電圧Ｖ２ＡとＶ２Ｂを切り替えて供給する。

　図９の左側の手法で１サブフレームＳｕｂ＿ＦＲ分の表示を行うと、次の１サブフレームＳｕｂ＿ＦＲでは、図９の右側の手法で表示を行う。図９の右側では、図９の左側とは逆に、信号線Ｓｉｇ＿１には、１水平ライン期間の間に、想定階調電圧に近似する２つの階調電圧Ｖ２ＡとＶ２Ｂを切り替えて供給し、信号線Ｓｉｇ＿２には、１水平ライン期間の間、継続して想定階調電圧である階調電圧Ｖ１を供給する。

　このように、図９では、サブフレームＳｕｂ＿ＦＲごとに、各信号線に固定の階調電圧を供給するか、又は２つの階調電圧の合成電圧を供給するかを切り替えるため、隣接する２本の信号線同士での階調電圧のばらつきが目立たなくなる。

　図６Ａのソースドライバ１５では、ソースアンプ２３の寄生容量Ｃ＿ａｍｐとキャパシタ（保持容量）Ｃ＿ｍｉｘに階調電圧に応じた電荷を蓄積しているが、追加のキャパシタＣ＿ｍｉｘ＿ｅｘを設けてもよい。

　図１０は図６Ａのソースドライバ１５の一変形例のブロック図である。図１０のソースドライバ１５は、ソースアンプ２３の非反転入力ノードと接地ノードとの間に接続されるキャパシタ（第２キャパシタ）Ｃ＿ｍｉｘ＿ｅｘを有する。このキャパシタＣ＿ｍｉｘ＿ｅｘを新たに設けることで、信号線の電圧を調整することができる。キャパシタＣ＿ｍｉｘ＿ｅｘとソースアンプ２３の寄生容量Ｃ＿ａｍｐとの合成容量がキャパシタ（合成容量）Ｃ＿ｍｉｘに等しくなるようにするのが望ましい。

　図１１は図１０のソースアンプ２３の入出力ノードの電圧変化を示す図である。まず、スイッチＳＷ１１をオフした状態で、デコーダ２４が階調電圧Ｖ２Ａを選択すると、キャパシタ（保持容量）Ｃ＿ｍｉｘの一端側電圧とソースアンプ２３の非反転入力ノードはいずれもＶ２Ａになる。その後、スイッチＳＷ１１をオフした状態で、デコーダ２４が階調電圧Ｖ２Ｂを選択すると、キャパシタ（保持容量）Ｃ＿ｍｉｘの一端側電圧は、Ｖ２Ａ＋Ｖ２Ｂになる。よって、Δ＝Ｖ２Ｂ－Ｖ２Ａとすると、ソースアンプ２３の出力は、式（１）と同様に、Ｖ２Ａ＋Δ／２＝（Ｖ２Ａ＋Ｖ２Ｂ）／２になる。

　図６Ａでは、６つの抵抗Ｒが直列接続されたラダー抵抗１９のうち、特定の階調電圧Ｖ１、Ｖ２Ａ、Ｖ２Ｂのいずれかをデコーダ２４が選択する例を示したが、デコーダ２４は、他の階調電圧を選択してもよい。例えば、偶数列の信号線については、図６Ａに示すように、階調電圧Ｖ２Ａよりも一段上の階調電圧Ｖ３Ａと、階調電圧Ｖ３Ｂより一段下の階調電圧Ｖ３Ｂを用いて、合成電圧を生成してもよい。この場合、１水平ライン期間内に、階調電圧Ｖ３Ａ、Ｖ２Ａ、Ｖ２Ｂ、Ｖ３Ｂの計４つの電圧を切り替えて選択して合成電圧を生成してもよいし、あるいは、１水平ライン期間内に階調電圧Ｖ３ＡとＶ３Ｂを切り替えて選択して合成電圧を生成してもよい。

　また、図６Ａでは、奇数列の信号線と偶数列の信号線で、階調電圧の駆動手法を相違させているが、ｎ本（ｎは３以上の整数）の信号線を単位として、ｎ本を構成する各信号線の階調電圧の駆動手法を相違させてもよい。例えば、３本の信号線を単位として、そのうちの１本には想定階調電圧を１水平ライン期間の間継続して供給し、残りの１本には１水平ライン期間内に階調電圧Ｖ２ＡとＶ２Ｂを切り替えて供給し、最後の１本には１水平ライン期間内に階調電圧Ｖ３ＡとＶ３Ｂを切り替えて供給してもよい。

　このように、第１の実施形態では、隣接する２本の信号線のうち１本には、１水平ライン期間の間、継続して、想定階調電圧と同じ電圧レベルの階調電圧を供給し、残りの１本には、想定階調電圧に近接する複数の階調電圧を１水平ライン期間の間に切り替えて供給する。これにより、ラダー抵抗１９から出力される複数の階調電圧線のうち一部の階調電圧線のみで多数の信号線を駆動することが生じなくなり、各階調電圧線で分散して各信号線を駆動することができる。よって、各階調電圧線の負荷容量を小さくでき、信号線の書き込み不足が生じなくなる。これにより、各信号線への高速書き込みが可能になり、高解像度の表示装置１の画質向上が図れる。

　（第２の実施形態）
　第１の実施形態によるソースドライバ１５は、１水平ライン期間内に複数の階調電圧を切り替えて信号線に供給し、ソースアンプ２３に接続されるキャパシタ（保持容量）Ｃ＿ｍｉｘと寄生容量で複数の階調電圧を合成した合成電圧を生成して、信号線に供給するが、合成電圧の生成は、ソースドライバ１５ではなく、画素アレイ部１４で行ってもよい。

　第２の実施形態による表示装置１は、図４又は図５と同様のブロック構成を備えている。第２の実施形態による表示装置１は、その内部のソースドライバ１５と画素アレイ部１４の内部構成の一部が第１の実施形態とは異なっている。

　図１２は第２の実施形態によるソースドライバ１５と画素アレイ部１４の要部を示す回路図である。図１２のソースドライバ１５内のアンプ１８の非反転入力ノードには、図６Ａのようなキャパシタ（保持容量）Ｃ＿ｍｉｘとスイッチＳＷ１１は接続されていない。また、ソースドライバ１５の出力ノードに接続される信号線は、画素アレイ部１４内の対応する画素２０に接続されている。画素２０は、スイッチＳＷ２１、ＳＷ２２、ＳＷ２３と、キャパシタＣ＿ｍｉｘと、キャパシタＣ＿ｓｔと、トランスファゲート２５と、液晶素子２６とを有する。スイッチＳＷ２３は、画素２０を信号線Ｓｉｇに接続するか否かを切り換える。スイッチＳＷ２３の一端は信号線Ｓｉｇに接続され、他端はスイッチＳＷ２１の一端及びキャパシタＣ＿ｍｉｘの一端に接続されている。スイッチＳＷ２１の他端及びキャパシタＣ＿ｍｉｘの他端はスイッチＳＷ２２の一端に接続されている。スイッチＳＷ２２の他端はトランスファゲート２５の入力ノードとキャパシタＣ＿ｓｔの一端に接続されている。キャパシタＣ＿ｓｔの他端は接地されている。トランスファゲート２５の他端には液晶素子２６が接続されている。

　デコーダ２４が書き込むべき行の階調データを信号線Ｓｉｇに出力したときに、その行に対応するスイッチＳＷ２３がオンする。これにより、信号線Ｓｉｇ上の階調データを行単位で、対応する行の画素２０に書き込むことができる。このように、書き込むべき行の画素２０に繋がるスイッチＳＷ２３のみがオンする。スイッチＳＷ２１～ＳＷ２３の挙動は、行ごとに変わる。

　また、例えば、奇数列の信号線では、デコーダ２４は、１水平ライン期間の間、継続して想定階調電圧と同一電圧レベルの階調電圧を選択する。この階調電圧は、対応するアンプ１８を介して、対応する信号線に供給される。画素２０内のスイッチＳＷ２１、ＳＷ２３をともにオンすることで、信号線に供給された階調電圧に応じた電荷がキャパシタＣ＿ｍｉｘに蓄積される。その後、スイッチＳＷ２３をオフして、スイッチＳＷ２１、ＳＷ２２をオンすることで、キャパシタＣ＿ｍｉｘの蓄積電荷がキャパシタＣ＿ｓｔに転送され、キャパシタＣ＿ｓｔに蓄積された電荷により液晶素子２６が駆動される。

　偶数列の信号線では、デコーダ２４は、１水平ライン期間の間に、想定階調電圧に近似する２つの階調電圧Ｖ２Ａ、Ｖ２Ｂの選択を切り替える。階調電圧Ｖ２Ａを選択している間は、例えばスイッチＳＷ２１とＳＷ２２をいずれもオンすることで、階調電圧Ｖ２Ａに対応する電荷がキャパシタＣ＿ｓｔに蓄積される。次に、スイッチ切替器が階調電圧Ｖ２Ｂを選択すると、スイッチＳＷ２１をオフしてスイッチＳＷ２２をオンすることで、階調電圧Ｖ２ＡとＶ２Ｂの合成電圧に応じた電荷がキャパシタＣ＿ｓｔに蓄積される。

　図１３は図１２の表示装置１のタイミング図である。図１３では、奇数列と偶数列の信号線に繋がる画素２０内のキャパシタＣ＿ｓｔをそれぞれＣ＿ｓｔ1、Ｃ＿ｓｔ2と表記している。時刻ｔ１～ｔ３は、１水平ライン期間である。時刻ｔ１～ｔ３の１水平ライン期間には、ｙ行目の階調データＤ（１）1が表示装置１に供給され、階調データＤ（１）1に対応する階調電圧Ｖ１が信号線Ｓｉｇ＿１に書き込まれる。また、この１水平ライン期間の前半（時刻ｔ１～ｔ２）では、信号線Ｓｉｇ＿１に隣接する信号線Ｓｉｇ＿２には、階調データＤ（１）2Aに対応する階調電圧Ｖ２Ａが書き込まれる。続いて、１水平ライン期間の後半（時刻ｔ２～ｔ３）では、階調データＤ（１）2Bに対応する階調電圧Ｖ２Ｂが信号線Ｓｉｇ＿２に書き込まれる。これにより、液晶素子２６には、階調電圧Ｖ２ＡとＶ２Ｂを合成した合成電圧が印加される。

　一方、時刻ｔ３～ｔ４には、ｙ＋１行目の階調データＤ（２）2が表示装置１に供給される。この場合、ｙ行目のスイッチＳＷ２３はオフになり、ｙ行目の画素２０には階調データは書き込まれない。このように、スイッチＳＷ２３は、該当する行の画素２０に階調データを書き込む場合だけオンする。

　時刻ｔ３以降も同様であり、１水平ライン期間ごとに、奇数列の信号線は１水平ライン期間内の階調電圧を固定にして駆動し、偶数列の信号線は１水平ライン期間内に階調電圧を切り替えて駆動する。

　図１２の画素アレイ部１４内の画素２０の内部構成は一例にすぎず、種々の変形例が考えられる。図１４は図１２の画素アレイ部１４の一変形例のブロック図である。図１４の画素アレイ部１４内の各画素２０は、スイッチＳＷ３１～ＳＷ３３と、キャパシタＣ＿ｍｉｘ_aと、キャパシタＣ＿ｍｉｘ_bと、トランスファゲート２５と、液晶素子２６とを有する。スイッチＳＷ３１とＳＷ３３は、信号線Ｓｉｇとトランスファゲート２５の入力ノードとの間に直列に接続されている。また、スイッチＳＷ３２は、信号線とトランスファゲート２５の入力ノードとの間に接続されている。キャパシタＣ＿ｍｉｘ_aは、スイッチＳＷ３１、ＳＷ３３の接続ノードと接地ノードの間に接続されている。キャパシタＣ＿ｍｉｘ_bは、スイッチＳＷ３２とトランスファゲート２５の入力ノードとの接続ノードと、接地ノードとの間に接続されている。

　デコーダ２４が書き込むべき行の階調データを信号線Ｓｉｇに出力したときに、その行に対応するスイッチＳＷ３１～ＳＷ３３が順次オンする。これにより、信号線Ｓｉｇ上の階調データを行単位で、対応する行の画素２０に書き込むことができる。このように、書き込むべき行の画素２０に繋がるスイッチＳＷ３１～ＳＷ３３のみがオンする。スイッチＳＷ３１～ＳＷ３３の挙動は、行ごとに変わる。

　図１５は図１４の表示装置１のタイミング図である。図１５では、奇数列と偶数列の信号線に繋がる画素２０内の液晶素子２６に印加されるデータを、LC_Data_1、LC_Data_2と表記している。図１５の時刻ｔ１～ｔ４は１水平ライン期間である。時刻ｔ１～ｔ２では、デコーダ２４が書き込むべき行の階調データを信号線Ｓｉｇに出力したときに、対応する行のスイッチＳＷ３１をオンし、スイッチＳＷ３２、ＳＷ３３をオフする。

　奇数列の信号線Ｓｉｇ＿１に対応するデコーダ２４は、１水平ライン期間の間、継続して例えば階調電圧Ｖ１を選択する。この階調電圧Ｖ１は、ソースアンプ２３を介して、信号線Ｓｉｇ＿１に供給される。画素アレイ部１４の対応する画素２０内のスイッチＳＷ３１、ＳＷ３２は時間をずらしてオンし（時刻ｔ１～ｔ２、時刻ｔ２～ｔ３）、スイッチＳＷ３３はオフする。これにより、キャパシタＣ＿ｍｉｘ_aとＣ＿ｍｉｘ_bは、階調電圧Ｖ１に応じた電荷をそれぞれ蓄積する。その後、時刻ｔ３～ｔ４では、スイッチＳＷ３１、ＳＷ３２をオフ、スイッチＳＷ３３をオンすることで、キャパシタＣ＿ｍｉｘ_aとＣ＿ｍｉｘ_bの蓄積電荷に応じた電圧LC_Data_1、LC_Data_2が、トランスファゲート２５を介して液晶素子２６に印加されて、表示が行われる。

　また、偶数列の信号線Ｓｉｇ＿２に対応するデコーダ２４は、１水平ライン期間内に、例えば階調電圧Ｖ２ＡとＶ２Ｂを切り替えて選択する（時刻ｔ１～ｔ２、ｔ２～ｔ３）。デコーダ２４が階調電圧Ｖ２Ａを選択している間は（時刻ｔ１～ｔ２）、スイッチＳＷ３１をオン、スイッチＳＷ３２、ＳＷ３３をオフし、階調電圧Ｖ２Ａに応じた電荷をキャパシタＣ＿ｍｉｘ_aに蓄積する。その後、デコーダ２４が階調電圧Ｖ２Ｂを選択している間に（時刻ｔ２～ｔ３）、スイッチＳＷ３２をオン、スイッチＳＷ３１、ＳＷ３３をオフし、階調電圧Ｖ２Ｂに応じた電荷をキャパシタＣ＿ｍｉｘ_bに蓄積する。その後、スイッチＳＷ３１、ＳＷ３２をオフ、スイッチＳＷ３３をオンすることで（時刻ｔ３～ｔ４）、キャパシタＣ＿ｍｉｘ_a、Ｃ＿ｍｉｘ_bに蓄積された電荷に応じた電圧で液晶素子２６を駆動する。

　図１２及び図１４の表示装置１では、フレームＦＲあるいはサブフレームＳｕｂ＿ＦＲごとに、奇数列の信号線の駆動手法と偶数列の信号線の駆動手法とを入れ替えてもよい。これにより、色ムラを抑制でき、画質向上が図れる。

　このように、第２の実施形態では、ソースドライバ１５の内部にキャパシタＣ＿ｍｉｘとスイッチＳＷ１１を設けて階調電圧の合成を行う代わりに、画素アレイ部１４内の各画素２０にキャパシタＣ＿ｍｉｘ＿ａ、Ｃ＿ｍｉｘ＿ｂとスイッチＳＷ３１、ＳＷ３２を設けて階調電圧の合成を行うため、ソースドライバ１５の内部構成を簡略化でき、ソースドライバ１５を小型化できる。

　（第３の実施形態）
　上述した第１及び第２の実施形態では、信号線ごとに一つのデコーダ２４を設けていたが、信号線ごとに複数のデコーダ２４を設けてもよい。

　図１６は第３の実施形態による表示装置１内のソースドライバ１５の内部構成を示す回路図、図１７は図１６のソースドライバ１５のタイミング図である。図１６のソースドライバ１５は、信号線ごとに複数のデコーダ２４を有する。また、図１６のソースドライバ１５は、信号線ごとに、複数のデコーダ２４が選択した複数の階調電圧を切り替えて信号線に供給する電圧切替器ＳＷ４１、ＳＷ４２を有する。電圧切替器ＳＷ４１、ＳＷ４２は、複数のデコーダ２４の出力ノードのいずれか一つを、信号線ごとに切り替えて選択することができる。これにより、信号線ごとに、複数のデコーダ２４のいずれか一つが選択した階調電圧が信号線に供給される。

　電圧切替器ＳＷ４１、ＳＷ４２の一端は、図６Ａのソースドライバ１５と同様に、スイッチＳＷ１１とキャパシタ（保持容量）Ｃ＿ｍｉｘの各一端に接続されている。

　信号線ごとに設けられる複数のデコーダ２４のうち一つは、例えば、想定階調電圧と同じ電圧レベルの階調電圧（例えば、Ｖ１）を選択する。複数のデコーダ２４のうち残りの一つは、例えば、想定階調電圧に近接した電圧レベルの階調電圧（例えば、Ｖ２ＡとＶ２Ｂ）を１水平ライン期間内に切り替えて選択する。

　電圧切替器ＳＷ４１、ＳＷ４２は、例えば、奇数列の信号線については、階調電圧Ｖ１を出力するデコーダ２４の出力を選択し、偶数列の信号線については、階調電圧Ｖ２Ａ、Ｖ２Ｂを切り替えて出力するデコーダ２４の出力を選択する。

　図１７のタイミング図に示すように、奇数列の信号線において電圧切替器ＳＷ４１がオンの期間内に、偶数列の信号線では電圧切替器ＳＷ４２がオンする。この場合、奇数列の信号線には、想定階調電圧と同一の電圧レベルの階調電圧Ｖ１が１水平ライン期間の間、継続して供給される。また、偶数列の信号線には、想定階調電圧に近接する電圧レベルの階調電圧Ｖ２Ａ、Ｖ２Ｂが１水平ライン期間に切り替えて供給される。一方、次のサブフレームでは、奇数列の信号線において電圧切替器ＳＷ４２がオンの期間内に、偶数列の信号線では電圧切替器ＳＷ４１がオンする。この場合、奇数列の信号線には、想定階調電圧に近接する電圧レベルの階調電圧Ｖ２Ａ、Ｖ２Ｂが１水平ライン期間に切り替えて供給される。また、偶数列の信号線には、想定階調電圧と同一の電圧レベルの階調電圧Ｖ１が１水平ライン期間の間、継続して供給される。

　第１及び第２の実施形態では、信号線ごとに一つのデコーダ２４しか有していなかったため、デコーダ２４が選択する階調電圧を細かく切替制御する必要があったが、本実施形態では、信号線ごとに複数のデコーダ２４を有するため、個々のデコーダ２４の選択動作を単純化することができる。

　電圧切替器ＳＷ４１、ＳＷ４２は、隣接する２つのフレームＦＲあるいはサブフレームＳｕｂ＿ＦＲでは、複数のデコーダ２４から出力された階調電圧のどれを信号線に供給するかの選択を相違させてもよい。例えば、あるサブフレームＳｕｂ＿ＦＲでは、信号線Ｓｉｇ＿１に階調電圧Ｖ１を供給するデコーダ２４を選択し、隣接する信号線Ｓｉｇ＿２に階調電圧Ｖ２ＡとＶ２Ｂを切り替えて供給するデコーダ２４を選択するのに対し、次のサブフレームＳｕｂ＿ＦＲでは、信号線Ｓｉｇ＿１に階調電圧Ｖ２ＡとＶ２Ｂを切り替えて供給するデコーダ２４を選択し、信号線Ｓｉｇ＿２に階調電圧Ｖ１を供給するデコーダ２４を選択してもよい。

　このように、第３の実施形態では、信号線ごとに複数のデコーダ２４と電圧切替器ＳＷ４１、ＳＷ４２を設けるため、デコーダ２４の選択動作を簡略化することができ、信号線ごと、あるいはサブフレームＳｕｂ＿ＦＲごとに、階調電圧の選択をきめ細かく行うことができる。

　（第４の実施形態）
　上述した第１～第３の実施形態では、偶数列の信号線と奇数列の信号線で、各信号線に供給される階調電圧を相違させていたが、必ずしも隣接する２つの信号線同士で、階調電圧の種類を切り換える必要は無く、隣接しない２つの信号線同士で、階調電圧の種類を切り換えてもよい。例えば、図１８はソースドライバ１５の一例を示す回路図である。図１８にはカラム（列）方向に配置された４つの信号線Ｓｉｇ１～Ｓｉｇ４が図示されている。例えば、信号線Ｓｉｇ１とＳｉｇ３が組となり、一方には階調電圧Ｖ１が供給され、他方には階調電圧Ｖ２ＡとＶ２Ｂが切り換えて供給される。また、信号線Ｓｉｇ２とＳｉｇ４が組となり、一方には階調電圧Ｖ１が供給され、他方には階調電圧Ｖ２ＡとＶ２Ｂが切り換えて供給される。なお、図１８の信号線Ｓｉｇ１～Ｓｉｇ４の組合せも一例であり、信号線Ｓｉｇ１～Ｓｉｇ４の任意の２つの組合せの一方の信号線に例えば階調電圧Ｖ１を供給し、他方の信号線に例えば階調電圧Ｖ２ＡとＶ２Ｂを切り換えて供給してもよい。あるいは、任意の３本以上の信号線に、それぞれ異なる階調電圧を供給してもよい。

　なお、本技術は以下のような構成を取ることができる。
　（１）信号線に供給可能な複数の階調電圧を生成する階調電圧生成部と、
　前記複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を信号線に供給するか、又は前記想定階調電圧に近接する階調電圧を信号線に供給するかを選択する電圧選択器と、を備える、駆動回路。
　（２）第１方向に離隔して複数の前記信号線が配置されており、
　前記電圧選択器は、第１方向に配置された２本の信号線のうち一方には前記想定階調電圧に等しい前記階調電圧を供給し、他方には前記想定階調電圧とは異なる前記階調電圧を供給する、（１）に記載の駆動回路。
　（３）前記電圧選択器は、連続した２つのフレーム期間の一方では、前記想定階調電圧と同一の電圧レベルの階調電圧を供給した信号線に対して、他方のフレーム期間では、前記想定階調電圧に近接する階調電圧を供給する、（１）又は（２）に記載の駆動回路。
　（４）前記電圧選択器は、前記複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を信号線に供給するか、又は前記想定階調電圧に近接する２以上の階調電圧を切り替えて信号線に供給するかを選択する、（１）乃至（３）のいずれか一項に記載の駆動回路。
　（５）前記想定階調電圧に近接する２以上の階調電圧は、前記想定階調電圧より電圧レベルが大きい階調電圧と、前記想定階調電圧より電圧レベルが小さい階調電圧とを含む、（４）に記載の駆動回路。
　（６）前記電圧選択器は、１水平ライン期間内に継続して前記同一のレベルの階調電圧を信号線に供給するか、又は前記１水平ライン期間内に前記２以上の階調電圧を切り替えて信号線に供給するかを選択する、（４）又は（５）に記載の駆動回路。
　（７）１水平ライン期間内に切り替えて供給された前記２以上の階調電圧を合成した電圧を生成して、対応する前記信号線に供給する電圧合成器を備える、（６）に記載の駆動回路。
　（８）前記電圧合成器は、
　前記信号線に接続され、前記信号線の電圧を増幅するアンプと、
　前記アンプの入力ノードと前記電圧選択器の出力ノードとの間に並列接続される第１キャパシタ、及び前記第１キャパシタの両端を短絡するか否かを切り替える第１切替器と、を有し、
　前記電圧選択器は、１水平ライン期間内に、前記第１切替器にて前記第１キャパシタの両端を短絡した状態で第１階調電圧を選択し、続いて前記第１切替器にて前記第１キャパシタの両端の短絡を解除した状態で第２階調電圧を選択する、（７）に記載の駆動回路。
　（９）前記アンプの出力ノードと基準電圧ノードとの間に接続される第２キャパシタを備える、（８）に記載の駆動回路。
　（１０）前記信号線ごとに、複数の前記電圧選択器が設けられ、
　前記複数の電圧選択器が選択した複数の前記階調電圧を切り替えて前記信号線に供給する電圧切替器をさらに備える、（４）乃至（９）のいずれか一項に記載の駆動回路。
　（１１）前記電圧切替器は、連続した２つのフレーム期間の一方と他方では、互いに異なる前記電圧選択器が選択した階調電圧を、対応する信号線に供給する、（１０）に記載の駆動回路。
　（１２）前記階調電圧生成部は、２つ以上の基準電圧を抵抗分圧した前記複数の階調電圧を出力する複数の出力ノードを有するラダー抵抗を備え、
　前記電圧選択器は、階調信号に基づいて、前記ラダー抵抗の前記複数の出力ノードと前記信号線とを接続するか、又は遮断するかを切り替える複数の第２切替器を有する、（１）乃至（１１）のいずれか一項に記載の駆動回路。
　（１３）信号線の電圧に応じた輝度で変調される輝度変調素子を有する画素と、
　前記画素に階調電圧を供給する信号線と、
　前記階調電圧を生成する駆動回路と、を備え、
　前記駆動回路は、
　前記信号線に供給可能な複数の階調電圧を生成する階調電圧生成部と、
　前記複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を前記信号線に供給するか、又は前記想定階調電圧に近接する階調電圧を前記信号線に供給するかを選択する電圧選択器と、を有する、表示装置。
　（１４）第１方向及び第２方向に配置された複数の前記画素を有する画素アレイ部を備え、
　前記第１方向に離隔して複数の前記信号線が配置されており、
　前記電圧選択器は、前記第１方向に隣接する２本の前記信号線に対して、それぞれ異なる前記階調電圧を供給する、（１３）に記載の表示装置。
　（１５）前記電圧選択器は、第１方向に隣接する２本の信号線のうち一方には前記想定階調電圧に等しい前記階調電圧を供給し、他方には前記想定階調電圧とは異なる前記階調電圧を供給する、（１４）に記載の表示装置。
　（１６）前記電圧選択器は、前記２本の信号線のうち他方には、前記想定階調電圧とは異なる２以上の前記階調電圧を１水平ライン期間内に切り替えて供給する、（１５）に記載の表示装置。
　（１７）前記画素アレイ部は、１水平ライン期間内に切り替えて供給された前記２以上の階調電圧を合成した電圧を生成して、対応する前記信号線に供給する電圧合成器を有する、（１６）に記載の表示装置。
　（１８）前記電圧合成器は、前記画素内に設けられる、（１７）に記載の表示装置。
　（１９）前記電圧合成器は、
　前記信号線と前記輝度変調素子との間に直列に接続される第３切替器及び第４切替器と、
　前記信号線と、前記第３切替器及び前記第４切替器の接続ノードとの間に接続される第３キャパシタと、
　前記第４切替器と前記輝度変調素子との間に一端が接続され、基準電圧ノードに他端が接続される第４キャパシタと、を有する、（１８）に記載の表示装置。
　（２０）前記電圧合成器は、
　前記信号線と前記輝度変調素子との間に直列に接続される第５切替器及び第６切替器と、
　前記信号線と、前記第５切替器及び第６切替器の接続ノードとの間に接続される第７切替器と、
　前記接続ノードと基準電圧ノードとの間に接続される第５キャパシタと、
　前記接続ノードと前記基準電圧ノードとの間に接続される第６キャパシタと、を有する、（１８）に記載の表示装置。

　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

　１、１ａ　表示装置、２　光源、３　光学系、４　光変調素子、５　スクリーン、６ａ　映像信号生成部、６ｂ　フレームメモリ、１０、１０ａ　表示システム、１１　ＩＦ部、１２　信号処理部、１３　ガンマ電圧生成回路、１４　画素アレイ部、１５　ソースドライバ、１６　ゲートドライバ、１７　タイミングコントローラ、１７ａ　タイミングコントローラ、１８　アンプ、１９　ラダー抵抗、２０　画素、２１　階調電圧生成部、２２　電圧選択器、２３　ソースアンプ、２４　デコーダ、２５　トランスファゲート、２６　液晶素子

Claims (20)

1. 　信号線に供給可能な複数の階調電圧を生成する階調電圧生成部と、
   　前記複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を信号線に供給するか、又は前記想定階調電圧に近接する階調電圧を信号線に供給するかを選択する電圧選択器と、を備える、駆動回路。
2. 　第１方向に離隔して複数の前記信号線が配置されており、
   　前記電圧選択器は、第１方向に配置された２本の信号線のうち一方には前記想定階調電圧に等しい前記階調電圧を供給し、他方には前記想定階調電圧とは異なる前記階調電圧を供給する、請求項１に記載の駆動回路。
3. 　前記電圧選択器は、連続した２つのフレーム期間の一方では、前記想定階調電圧と同一の電圧レベルの階調電圧を供給した信号線に対して、他方のフレーム期間では、前記想定階調電圧に近接する階調電圧を供給する、請求項１に記載の駆動回路。
4. 　前記電圧選択器は、前記複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を信号線に供給するか、又は前記想定階調電圧に近接する２以上の階調電圧を切り替えて信号線に供給するかを選択する、請求項１に記載の駆動回路。
5. 　前記想定階調電圧に近接する２以上の階調電圧は、前記想定階調電圧より電圧レベルが大きい階調電圧と、前記想定階調電圧より電圧レベルが小さい階調電圧とを含む、請求項４に記載の駆動回路。
6. 　前記電圧選択器は、１水平ライン期間内に継続して前記同一のレベルの階調電圧を信号線に供給するか、又は前記１水平ライン期間内に前記２以上の階調電圧を切り替えて信号線に供給するかを選択する、請求項４に記載の駆動回路。
7. 　１水平ライン期間内に切り替えて供給された前記２以上の階調電圧を合成した電圧を生成して、対応する前記信号線に供給する電圧合成器を備える、請求項６に記載の駆動回路。
8. 　前記電圧合成器は、
   　前記信号線に接続され、前記信号線の電圧を増幅するアンプと、
   　前記アンプの入力ノードと前記電圧選択器の出力ノードとの間に並列接続される第１キャパシタ、及び前記第１キャパシタの両端を短絡するか否かを切り替える第１切替器と、を有し、
   　前記電圧選択器は、１水平ライン期間内に、前記第１切替器にて前記第１キャパシタの両端を短絡した状態で第１階調電圧を選択し、続いて前記第１切替器にて前記第１キャパシタの両端の短絡を解除した状態で第２階調電圧を選択する、請求項７に記載の駆動回路。
9. 　前記アンプの出力ノードと基準電圧ノードとの間に接続される第２キャパシタを備える、請求項８に記載の駆動回路。
10. 　前記信号線ごとに、複数の前記電圧選択器が設けられ、
    　前記複数の電圧選択器が選択した複数の前記階調電圧を切り替えて前記信号線に供給する電圧切替器をさらに備える、請求項４に記載の駆動回路。
11. 　前記電圧切替器は、連続した２つのフレーム期間の一方と他方では、互いに異なる前記電圧選択器が選択した階調電圧を、対応する信号線に供給する、請求項１０に記載の駆動回路。
12. 　前記階調電圧生成部は、２つ以上の基準電圧を抵抗分圧した前記複数の階調電圧を出力する複数の出力ノードを有するラダー抵抗を備え、
    　前記電圧選択器は、階調信号に基づいて、前記ラダー抵抗の前記複数の出力ノードと前記信号線とを接続するか、又は遮断するかを切り替える複数の第２切替器を有する、請求項１に記載の駆動回路。
13. 　信号線の電圧に応じた輝度で変調される輝度変調素子を有する画素と、
    　前記画素に階調電圧を供給する信号線と、
    　前記階調電圧を生成する駆動回路と、を備え、
    　前記駆動回路は、
    　前記信号線に供給可能な複数の階調電圧を生成する階調電圧生成部と、
    　前記複数の階調電圧の中から、想定階調電圧と同一の電圧レベルの階調電圧を前記信号線に供給するか、又は前記想定階調電圧に近接する階調電圧を前記信号線に供給するかを選択する電圧選択器と、を有する、表示装置。
14. 　第１方向及び第２方向に配置された複数の前記画素を有する画素アレイ部を備え、
    　前記第１方向に離隔して複数の前記信号線が配置されており、
    　前記電圧選択器は、前記第１方向に隣接する２本の前記信号線に対して、それぞれ異なる前記階調電圧を供給する、請求項１３に記載の表示装置。
15. 　前記電圧選択器は、第１方向に隣接する２本の信号線のうち一方には前記想定階調電圧に等しい前記階調電圧を供給し、他方には前記想定階調電圧とは異なる前記階調電圧を供給する、請求項１４に記載の表示装置。
16. 　前記電圧選択器は、前記２本の信号線のうち他方には、前記想定階調電圧とは異なる２以上の前記階調電圧を１水平ライン期間内に切り替えて供給する、請求項１５に記載の表示装置。
17. 　前記画素アレイ部は、１水平ライン期間内に切り替えて供給された前記２以上の階調電圧を合成した電圧を生成して、対応する前記信号線に供給する電圧合成器を有する、請求項１６に記載の表示装置。
18. 　前記電圧合成器は、前記画素内に設けられる、請求項１７に記載の表示装置。
19. 　前記電圧合成器は、
    　前記信号線と前記輝度変調素子との間に直列に接続される第３切替器及び第４切替器と、
    　前記信号線と、前記第３切替器及び前記第４切替器の接続ノードとの間に接続される第３キャパシタと、
    　前記第４切替器と前記輝度変調素子との間に一端が接続され、基準電圧ノードに他端が接続される第４キャパシタと、を有する、請求項１８に記載の表示装置。
20. 　前記電圧合成器は、
    　前記信号線と前記輝度変調素子との間に直列に接続される第５切替器及び第６切替器と、
    　前記信号線と、前記第５切替器及び第６切替器の接続ノードとの間に接続される第７切替器と、
    　前記接続ノードと基準電圧ノードとの間に接続される第５キャパシタと、
    　前記接続ノードと前記基準電圧ノードとの間に接続される第６キャパシタと、を有する、請求項１８に記載の表示装置。

Images