JP3420392B2 - 液晶表示装置及び垂直走査方法 - Google Patents
液晶表示装置及び垂直走査方法Info
- Publication number
- JP3420392B2 JP3420392B2 JP16156295A JP16156295A JP3420392B2 JP 3420392 B2 JP3420392 B2 JP 3420392B2 JP 16156295 A JP16156295 A JP 16156295A JP 16156295 A JP16156295 A JP 16156295A JP 3420392 B2 JP3420392 B2 JP 3420392B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- odd
- liquid crystal
- pixel rows
- vertical scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示パネルを有し、画面と異なるアスペクト比の
映像信号を表示する機能を有した液晶表示装置に関す
る。
の液晶表示パネルを有し、画面と異なるアスペクト比の
映像信号を表示する機能を有した液晶表示装置に関す
る。
【０００２】
【従来の技術】図７に従来より用いられている液晶表示
装置のシステム構成図を示す。図中、１はＴＶ信号の入
力端子、２は該ＴＶ信号をＲＧＢ色信号に変換するデコ
ーダ、４は色変換された信号を所定の期間毎に順次正転
反転に切り換え液晶駆動用の信号とする反転制御及び信
号増幅部、５は反転制御及び液晶パネル駆動用のパルス
を形成するロジック部である。６は液晶パネルを示し、
この内７は水平シフトレジスタ（ＨＳＲ）、８は垂直シ
フトレジスタ（ＶＳＲ）、９は画素部である。
装置のシステム構成図を示す。図中、１はＴＶ信号の入
力端子、２は該ＴＶ信号をＲＧＢ色信号に変換するデコ
ーダ、４は色変換された信号を所定の期間毎に順次正転
反転に切り換え液晶駆動用の信号とする反転制御及び信
号増幅部、５は反転制御及び液晶パネル駆動用のパルス
を形成するロジック部である。６は液晶パネルを示し、
この内７は水平シフトレジスタ（ＨＳＲ）、８は垂直シ
フトレジスタ（ＶＳＲ）、９は画素部である。
【０００３】図８に上記液晶パネル６の表示部の構成を
回路で示す。図中、７は図７と同様に、ＨＳＲ、９は画
素部である。１０は薄膜トランジスタ、１１は液晶、１
２は保持容量、１３は対向電極、１４は映像信号線、１
５は情報信号線、１６は走査信号線（ゲート線）、１７
は信号線選択スイッチを示す。また、７１はＨＳＲのス
タートパルス（ＨＳＴ）、７２はＨＳＲのクロックパル
ス（ＨＣＬＫ）、８１はＶＳＲのスタートパルス（ＶＳ
Ｔ）、８２はＶＳＲのクロックパルス（ＶＣＬＫ）であ
る。
回路で示す。図中、７は図７と同様に、ＨＳＲ、９は画
素部である。１０は薄膜トランジスタ、１１は液晶、１
２は保持容量、１３は対向電極、１４は映像信号線、１
５は情報信号線、１６は走査信号線（ゲート線）、１７
は信号線選択スイッチを示す。また、７１はＨＳＲのス
タートパルス（ＨＳＴ）、７２はＨＳＲのクロックパル
ス（ＨＣＬＫ）、８１はＶＳＲのスタートパルス（ＶＳ
Ｔ）、８２はＶＳＲのクロックパルス（ＶＣＬＫ）であ
る。
【０００４】更に、図９に上記液晶表示装置が表示すべ
きインターレース信号を印加する走査線を説明する模式
図を示す。図中Ｏnは奇数フィールドのｎ番目の行を示
し、Ｅnは偶数フィールドのｎ番目の行を示す。インタ
ーレース走査においては、奇数フィールドにおいて偶数
行を飛び越し走査後、偶数フィールドにおいてその間
（飛び越された行）を埋める形で奇数行を走査し、３０
Ｈｚで１枚の映像（１フレーム）を完成させる。
きインターレース信号を印加する走査線を説明する模式
図を示す。図中Ｏnは奇数フィールドのｎ番目の行を示
し、Ｅnは偶数フィールドのｎ番目の行を示す。インタ
ーレース走査においては、奇数フィールドにおいて偶数
行を飛び越し走査後、偶数フィールドにおいてその間
（飛び越された行）を埋める形で奇数行を走査し、３０
Ｈｚで１枚の映像（１フレーム）を完成させる。
【０００５】ところで、一般にＴＮ型やＳＴＮ型の液晶
は応答速度が数〜数十ｍｓと言われている。従って、こ
のインターレース走査をＣＲＴ同様に液晶パネル上で行
なうと、早い画面の動きに追従できず動解像度が低下す
る。一方、インターレース走査を行なうと、同じ画素へ
の信号の書込みサイクルは３０Ｈｚ、更に液晶が焼きつ
かないように行なわれる信号極性の反転を加えると、同
じ極性の液晶信号書込みサイクルは１５Ｈｚとなる。画
素部の保持電位の低下や、共通電極（対向電極）に対す
る信号の非対称性がこの周期での画面の輝度変化を起こ
し、人間の目が３０Ｈｚ以下のちらつきに対して敏感な
ことから、フリッカが生じ、画質の低下を招く。
は応答速度が数〜数十ｍｓと言われている。従って、こ
のインターレース走査をＣＲＴ同様に液晶パネル上で行
なうと、早い画面の動きに追従できず動解像度が低下す
る。一方、インターレース走査を行なうと、同じ画素へ
の信号の書込みサイクルは３０Ｈｚ、更に液晶が焼きつ
かないように行なわれる信号極性の反転を加えると、同
じ極性の液晶信号書込みサイクルは１５Ｈｚとなる。画
素部の保持電位の低下や、共通電極（対向電極）に対す
る信号の非対称性がこの周期での画面の輝度変化を起こ
し、人間の目が３０Ｈｚ以下のちらつきに対して敏感な
ことから、フリッカが生じ、画質の低下を招く。
【０００６】こうしたインターレース走査における問題
点を解決する方法として、走査信号線１６数を半分にし
た液晶パネルの同一行の画素（同一の走査信号線にゲー
ト電極を接続された画素）に、偶数フィールドで偶数行
のｎ番目の信号を、奇数フィールドで奇数行のｎ番目の
信号を書き込む方法が知られている。表１にこの時の液
晶パネル上の各水平画素行に、フィールド毎に書き込ま
れる信号を示す。ここでＯn（ｍ）は、ｍフレーム目の
インターレース信号の奇数行のｎ番目の信号をパネルの
画素配列に合わせたタイミングでサンプリングしたデー
タである。
点を解決する方法として、走査信号線１６数を半分にし
た液晶パネルの同一行の画素（同一の走査信号線にゲー
ト電極を接続された画素）に、偶数フィールドで偶数行
のｎ番目の信号を、奇数フィールドで奇数行のｎ番目の
信号を書き込む方法が知られている。表１にこの時の液
晶パネル上の各水平画素行に、フィールド毎に書き込ま
れる信号を示す。ここでＯn（ｍ）は、ｍフレーム目の
インターレース信号の奇数行のｎ番目の信号をパネルの
画素配列に合わせたタイミングでサンプリングしたデー
タである。
【０００７】
【表１】
【０００８】上記の場合、同じ画素への信号書込みサイ
クルは６０Ｈｚとなり、人間の目が画面の輝度変化に追
従できず、フリッカとしての画質低下が生じない。ま
た、画面全体が６０Ｈｚで書き換えられるため、早い画
面変化にも追従できる。
クルは６０Ｈｚとなり、人間の目が画面の輝度変化に追
従できず、フリッカとしての画質低下が生じない。ま
た、画面全体が６０Ｈｚで書き換えられるため、早い画
面変化にも追従できる。
【０００９】近年、ＮＴＳＣ、ＰＡＬといった４：３の
アスペクト比の映像機器に加え、ＨＤＴＶのような１
６：９のアスペクト比の映像表示を行なう機器も増えて
きた。こうした現状において、画像表示装置の画面と異
なるアスペクト比の映像を表示する機会も増加し、アス
ペクト変換を行なう機能が一般化している。例えば、１
６：９の映像を４：３のアスペクト比の画面に表示した
様子を図５（ａ）に示す。この場合、本来真円の二重丸
が縦方向に伸びた画像となってしまう。そこで、垂直方
向の映像を約３／４に圧縮し、映像の失った領域には黒
信号などを書き込むことにより図５（ｂ）のようにアス
ペクト変換を行ない、１６：９の画面表示を行なってい
る。垂直方向の映像の圧縮は、情報信号線に伝送される
情報信号の１／４を間引くことで実現される。
アスペクト比の映像機器に加え、ＨＤＴＶのような１
６：９のアスペクト比の映像表示を行なう機器も増えて
きた。こうした現状において、画像表示装置の画面と異
なるアスペクト比の映像を表示する機会も増加し、アス
ペクト変換を行なう機能が一般化している。例えば、１
６：９の映像を４：３のアスペクト比の画面に表示した
様子を図５（ａ）に示す。この場合、本来真円の二重丸
が縦方向に伸びた画像となってしまう。そこで、垂直方
向の映像を約３／４に圧縮し、映像の失った領域には黒
信号などを書き込むことにより図５（ｂ）のようにアス
ペクト変換を行ない、１６：９の画面表示を行なってい
る。垂直方向の映像の圧縮は、情報信号線に伝送される
情報信号の１／４を間引くことで実現される。
【００１０】こうしたアスペクト変換は液晶表示装置に
おいても行なわれている。例えば、前述した走査信号線
数を半分とした液晶パネルで考えると、ＮＴＳＣ用のア
スペクト比４：３の画面にＨＤＴＶなどの１６：９の画
面を表示する場合、画面の表示率をＰ％とすると、１フ
ィールド＝２６２．５本のうち映像信号期間は２４２．
５本あるので、２４２．５×（Ｐ／１００）×（１／
４）本分は間引きなどの走査を行ない、垂直方向の画像
を３／４とし、横長の１６：９の画面に対応させる。こ
の時、画面の上及び／又は下に生じる２４２．５×（Ｐ
／１００）×１／４本分の無信号領域には黒などの一定
の色表示を行なう。ここで、液晶画面に信号を書き込む
時間を考えると、映像信号期間２４２．５Ｈ×Ｐ／１０
０（１Ｈ＝６３．５μｓ，１水平走査期間）以外の時間
で残りの黒表示領域を書かなくてはならないので、 Ｔ1＝２６２．５Ｈ−２４２．５Ｈ×Ｐ／１００ の時間に２４２．５×（Ｐ／１００）×（１／４）本の
画素行に黒信号を書き込まなくてはならない。１水平走
査期間（１Ｈ）に１本の画素行に黒信号を書き込むとす
ると、 Ｔ1＝２６２．５Ｈ−２４２．５Ｈ×Ｐ／１００＞２４
２．５Ｈ×（Ｐ／１００）×１／４ より、 Ｐ＜８６．６％ となる。
おいても行なわれている。例えば、前述した走査信号線
数を半分とした液晶パネルで考えると、ＮＴＳＣ用のア
スペクト比４：３の画面にＨＤＴＶなどの１６：９の画
面を表示する場合、画面の表示率をＰ％とすると、１フ
ィールド＝２６２．５本のうち映像信号期間は２４２．
５本あるので、２４２．５×（Ｐ／１００）×（１／
４）本分は間引きなどの走査を行ない、垂直方向の画像
を３／４とし、横長の１６：９の画面に対応させる。こ
の時、画面の上及び／又は下に生じる２４２．５×（Ｐ
／１００）×１／４本分の無信号領域には黒などの一定
の色表示を行なう。ここで、液晶画面に信号を書き込む
時間を考えると、映像信号期間２４２．５Ｈ×Ｐ／１０
０（１Ｈ＝６３．５μｓ，１水平走査期間）以外の時間
で残りの黒表示領域を書かなくてはならないので、 Ｔ1＝２６２．５Ｈ−２４２．５Ｈ×Ｐ／１００ の時間に２４２．５×（Ｐ／１００）×（１／４）本の
画素行に黒信号を書き込まなくてはならない。１水平走
査期間（１Ｈ）に１本の画素行に黒信号を書き込むとす
ると、 Ｔ1＝２６２．５Ｈ−２４２．５Ｈ×Ｐ／１００＞２４
２．５Ｈ×（Ｐ／１００）×１／４ より、 Ｐ＜８６．６％ となる。
【００１１】従って、８６．６％以上の表示率の画面表
示を行なうためには、１水平走査期間内に複数の画素行
に黒信号を書き込まなくてはならない。このため、黒表
示を行なう領域は水平方向のシフトレジスタの転送周波
数を倍にして１水平走査期間内に連続する２行の画素行
を走査する方法が知られている。これにより、 Ｐ≦９６．２％ まで表示率を確保している。
示を行なうためには、１水平走査期間内に複数の画素行
に黒信号を書き込まなくてはならない。このため、黒表
示を行なう領域は水平方向のシフトレジスタの転送周波
数を倍にして１水平走査期間内に連続する２行の画素行
を走査する方法が知られている。これにより、 Ｐ≦９６．２％ まで表示率を確保している。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置においては次のような問題があった。
来の液晶表示装置においては次のような問題があった。
【００１３】前述したインターレース走査において、走
査信号線を半分にした液晶パネルを用いた場合、装置自
体は低コストで容易に実現できる一方で、垂直解像度が
半減してしまう。このため、ラインメモリを用いて、イ
ンターレースされたフィールドの信号と信号の間を補間
し、線順次走査信号に変換し、６０Ｈｚで表示する方法
がある。この場合、同じ画素への信号の書込みサイクル
は６０Ｈｚとなり、人間の目が画面の輝度変化に追従し
ないため、フリッカとしての画質低下は生じない。ま
た、画面全体が６０Ｈｚで書き換えられるため、早い画
面変化にも追従できる。この時、液晶パネルの画素行へ
の信号の書込みは、１水平走査期間内に２行を連続して
走査することにより、１フィールド＝２６２．５Ｈ期間
に約４６０〜４８５本の画素行の書込みを実現する。こ
のため、走査信号線を半分にした液晶パネルと同様の方
法でアスペクト変換し、十分な表示率を確保するために
は、黒表示領域は１水平走査期間内に４回画素行を走査
しなくてはならない。これは水平シフトレジスタを約４
倍の周波数で動かす必要があり、液晶のように多くの画
素トランジスタがつながって容量の大きい情報信号線を
駆動する場合に必要駆動能力が増加し、消費電力が増
え、また、必要基本クロックも速くなりロジック系の負
担も増加する問題を有している。
査信号線を半分にした液晶パネルを用いた場合、装置自
体は低コストで容易に実現できる一方で、垂直解像度が
半減してしまう。このため、ラインメモリを用いて、イ
ンターレースされたフィールドの信号と信号の間を補間
し、線順次走査信号に変換し、６０Ｈｚで表示する方法
がある。この場合、同じ画素への信号の書込みサイクル
は６０Ｈｚとなり、人間の目が画面の輝度変化に追従し
ないため、フリッカとしての画質低下は生じない。ま
た、画面全体が６０Ｈｚで書き換えられるため、早い画
面変化にも追従できる。この時、液晶パネルの画素行へ
の信号の書込みは、１水平走査期間内に２行を連続して
走査することにより、１フィールド＝２６２．５Ｈ期間
に約４６０〜４８５本の画素行の書込みを実現する。こ
のため、走査信号線を半分にした液晶パネルと同様の方
法でアスペクト変換し、十分な表示率を確保するために
は、黒表示領域は１水平走査期間内に４回画素行を走査
しなくてはならない。これは水平シフトレジスタを約４
倍の周波数で動かす必要があり、液晶のように多くの画
素トランジスタがつながって容量の大きい情報信号線を
駆動する場合に必要駆動能力が増加し、消費電力が増
え、また、必要基本クロックも速くなりロジック系の負
担も増加する問題を有している。
【００１４】
【課題を解決するための手段】本発明の第一は、入力映
像信号をアスペクト変換して表示する際に、アスペクト
変換された映像表示領域の上、下、或いは上下に生じる
映像表示領域外に黒を表示する画像表示装置において、
複数行分の情報を記憶するメモリ手段と垂直方向の走査
手段としてのシフトレジスタとを有し、前記メモリ手段
にインターレース信号である映像信号を倍密度でサンプ
リングしてメモリし、１水平走査期間に２水平画素行分
の信号を読み出すことによりノンインターレース信号に
変換し、前記黒表示領域では、奇数番目の前記水平画素
行を選択する奇数ゲート選択パルスと、偶数番目の前記
水平画素行を選択する偶数ゲート選択パルスとを同時に
出力することによって、奇数番目の水平画素行と偶数番
目の水平画素行とを同時に選択しながら前記シフトレジ
スタによって垂直走査を行い、 前記映像表示領域では、
前記奇数ゲート選択パルスと前記偶数ゲート選択パルス
とを交互に出力することによって、奇数番目の水平画素
行と偶数番目の水平画素行とを交互に選択しながら前記
シフトレジスタによって垂直走査を行うことを特徴とす
る液晶表示装置である。また、本発明の第二は、入力映
像信号をアスペクト変換して表示する際に、アスペクト
変換された映像表示領域の上、下、或いは上下に生じる
映像表示領域外に黒を表示する画像表示装置の垂直走査
方法であって、前記画像表示装置が垂直方向の走査手段
としてのシフトレジスタを有し、前記黒表示領域では、
奇数ゲート選択パルスと偶数ゲート選択パルスとを同時
に出力することによって、奇数番目の水平画素行と偶数
番目の水平画素行とを同時に選択しながらシフトレジス
タによって垂直走査を行い、前記映像表示領域では、前
記奇数ゲート選択パルスと前記偶数ゲート選択パルスと
を交互に出力することによって、奇数番目の水平画素行
と偶数番目の水平画素行とを交互に選択しながらシフト
レジスタによって垂直走査を行うことを特徴とする垂直
走査方法である。
像信号をアスペクト変換して表示する際に、アスペクト
変換された映像表示領域の上、下、或いは上下に生じる
映像表示領域外に黒を表示する画像表示装置において、
複数行分の情報を記憶するメモリ手段と垂直方向の走査
手段としてのシフトレジスタとを有し、前記メモリ手段
にインターレース信号である映像信号を倍密度でサンプ
リングしてメモリし、１水平走査期間に２水平画素行分
の信号を読み出すことによりノンインターレース信号に
変換し、前記黒表示領域では、奇数番目の前記水平画素
行を選択する奇数ゲート選択パルスと、偶数番目の前記
水平画素行を選択する偶数ゲート選択パルスとを同時に
出力することによって、奇数番目の水平画素行と偶数番
目の水平画素行とを同時に選択しながら前記シフトレジ
スタによって垂直走査を行い、 前記映像表示領域では、
前記奇数ゲート選択パルスと前記偶数ゲート選択パルス
とを交互に出力することによって、奇数番目の水平画素
行と偶数番目の水平画素行とを交互に選択しながら前記
シフトレジスタによって垂直走査を行うことを特徴とす
る液晶表示装置である。また、本発明の第二は、入力映
像信号をアスペクト変換して表示する際に、アスペクト
変換された映像表示領域の上、下、或いは上下に生じる
映像表示領域外に黒を表示する画像表示装置の垂直走査
方法であって、前記画像表示装置が垂直方向の走査手段
としてのシフトレジスタを有し、前記黒表示領域では、
奇数ゲート選択パルスと偶数ゲート選択パルスとを同時
に出力することによって、奇数番目の水平画素行と偶数
番目の水平画素行とを同時に選択しながらシフトレジス
タによって垂直走査を行い、前記映像表示領域では、前
記奇数ゲート選択パルスと前記偶数ゲート選択パルスと
を交互に出力することによって、奇数番目の水平画素行
と偶数番目の水平画素行とを交互に選択しながらシフト
レジスタによって垂直走査を行うことを特徴とする垂直
走査方法である。
【００１５】上記構成をとることにより、本発明は簡易
な構成でありながら、水平走査に必要なクロック周波数
や駆動能力、消費電力の増加を抑えたまま、画像表示率
の高いアスペクト変換画像の表示を可能とするものであ
る。
な構成でありながら、水平走査に必要なクロック周波数
や駆動能力、消費電力の増加を抑えたまま、画像表示率
の高いアスペクト変換画像の表示を可能とするものであ
る。
【００１６】
【実施例】以下に、ラインメモリを使用してインターレ
ース信号をノンインターレース信号（連続する倍速信
号）に変換する実施例を挙げて本発明を具体的に説明す
る。
ース信号をノンインターレース信号（連続する倍速信
号）に変換する実施例を挙げて本発明を具体的に説明す
る。
【００１７】［実施例１］図４（ａ）に本発明第１の実
施例における、アスペクト変換時の画面の模式図を示
す。
施例における、アスペクト変換時の画面の模式図を示
す。
【００１８】図１０に、本実施例の液晶パネルの画素の
色配列を示す。画素配置はモザイク型デルタ配列であ
る。このため、液晶パネルの同一情報信号線に異なる色
の画素が接続される。また、偶数行と奇数行とで、同色
の画素の水平方向の位置を半周期（１．５画素）ずらせ
て配置しているため、各色の信号に対するタイミングを
偶数行と奇数行で変えてサンプリングを行なう。
色配列を示す。画素配置はモザイク型デルタ配列であ
る。このため、液晶パネルの同一情報信号線に異なる色
の画素が接続される。また、偶数行と奇数行とで、同色
の画素の水平方向の位置を半周期（１．５画素）ずらせ
て配置しているため、各色の信号に対するタイミングを
偶数行と奇数行で変えてサンプリングを行なう。
【００１９】図１１に、読み出し用と書き込み用の２系
統のシフトレジスタを用いてシリアルイン−シリアルア
ウトを実現するラインメモリを用いた液晶表示装置のシ
ステム構成を示す。図中、１はＴＶ信号の入力端子、２
はコンポジットＴＶ信号をＲＧＢ色信号に変換するデコ
ーダ部、３はアナログラインメモリ部、４は信号を所定
の期間毎に順次正転反転に切り換え液晶駆動用の信号と
する反転制御及び信号増幅部、５はメモリ制御と反転制
御及び液晶パネル駆動用のパルスを形成するロジック部
である。６は液晶パネルを示し、このうち７は水平方向
の走査手段としての水平シフトレジスタ（ＨＳＲ）、８
は垂直方向の走査手段としての垂直シフトレジスタ（Ｖ
ＳＲ）、９は画素部である。入力端子１に入力されたイ
ンターレース信号は、２でカラーデコードされた後、ア
ナログラインメモリ部３によりノンインターレース信号
に変換され、液晶パネル６は６０Ｈｚ周期で画面全体が
書き換えられる。この時、ラインメモリには、３色の信
号線毎に時系列でのシリアル信号が入力し、またメモリ
出力も液晶の３色の信号線毎に時系列でのシリアル信号
が出力される。ここでは、デコード部２においてＲＧＢ
の画素配列の順序に合わせてＲＧＢ信号それぞれに異な
る量の遅延をかけているが、３のアナログラインメモリ
部でかけてもよい。これにより同一のサンプリングパル
スで液晶上の画素の空間的配置に合わせた信号情報を得
ることを可能として、メモリ部及び液晶パネルのサンプ
リングクロックの周波数を１／３としている。
統のシフトレジスタを用いてシリアルイン−シリアルア
ウトを実現するラインメモリを用いた液晶表示装置のシ
ステム構成を示す。図中、１はＴＶ信号の入力端子、２
はコンポジットＴＶ信号をＲＧＢ色信号に変換するデコ
ーダ部、３はアナログラインメモリ部、４は信号を所定
の期間毎に順次正転反転に切り換え液晶駆動用の信号と
する反転制御及び信号増幅部、５はメモリ制御と反転制
御及び液晶パネル駆動用のパルスを形成するロジック部
である。６は液晶パネルを示し、このうち７は水平方向
の走査手段としての水平シフトレジスタ（ＨＳＲ）、８
は垂直方向の走査手段としての垂直シフトレジスタ（Ｖ
ＳＲ）、９は画素部である。入力端子１に入力されたイ
ンターレース信号は、２でカラーデコードされた後、ア
ナログラインメモリ部３によりノンインターレース信号
に変換され、液晶パネル６は６０Ｈｚ周期で画面全体が
書き換えられる。この時、ラインメモリには、３色の信
号線毎に時系列でのシリアル信号が入力し、またメモリ
出力も液晶の３色の信号線毎に時系列でのシリアル信号
が出力される。ここでは、デコード部２においてＲＧＢ
の画素配列の順序に合わせてＲＧＢ信号それぞれに異な
る量の遅延をかけているが、３のアナログラインメモリ
部でかけてもよい。これにより同一のサンプリングパル
スで液晶上の画素の空間的配置に合わせた信号情報を得
ることを可能として、メモリ部及び液晶パネルのサンプ
リングクロックの周波数を１／３としている。
【００２０】図１２に、上記アナログラインメモリ部３
のブロック図を示す。図中１８はメモリ部の入力段、１
９はメモリ書込み用のシフトレジスタ（ＷＳＲ）、２０
はＷＳＲ用のスタートパルス（ＷＳＴ）、２１−１，２
１−２はＷＳＲ用の二相クロックパルス（ＷＣＬＫ１，
ＷＣＬＫ２）、２２はメモリ読み出し用シフトレジスタ
（ＲＳＲ）、２３はＲＳＲ用のスタートパルス（ＲＳ
Ｔ）、２４はＲＳＲ用のクロックパルス（ＲＣＬＫ）で
ある。２５は液晶パネルの色配列に合わせ映像信号線に
送る信号を切り換えるための切換制御部である。３３は
サンプルホールド回路であり、３４はサンプルホールド
パルスの入力端子である。２６はメモリ部の出力段であ
る。２７Ｒ，２７Ｇ，２７ＢはそれぞれＲＧＢ信号の入
力端子であり、２８Ａ，２８Ｂ，２８Ｃは、それぞれＲ
とＧ、ＧとＢ、ＢとＲをそれぞれ書き込む液晶画面の偶
数行と奇数行で２５のスイッチで切り換えて出力する出
力端子であり、２９が切り換え制御信号の入力端子であ
る。３０ａ〜３０ｆはＲＧＢ各色の液晶画面の偶数行、
奇数行用のメモリ列であり、書込み用のシフトレジスタ
１９の１クロックおきに交互に同一水平信号から振り分
けられる。
のブロック図を示す。図中１８はメモリ部の入力段、１
９はメモリ書込み用のシフトレジスタ（ＷＳＲ）、２０
はＷＳＲ用のスタートパルス（ＷＳＴ）、２１−１，２
１−２はＷＳＲ用の二相クロックパルス（ＷＣＬＫ１，
ＷＣＬＫ２）、２２はメモリ読み出し用シフトレジスタ
（ＲＳＲ）、２３はＲＳＲ用のスタートパルス（ＲＳ
Ｔ）、２４はＲＳＲ用のクロックパルス（ＲＣＬＫ）で
ある。２５は液晶パネルの色配列に合わせ映像信号線に
送る信号を切り換えるための切換制御部である。３３は
サンプルホールド回路であり、３４はサンプルホールド
パルスの入力端子である。２６はメモリ部の出力段であ
る。２７Ｒ，２７Ｇ，２７ＢはそれぞれＲＧＢ信号の入
力端子であり、２８Ａ，２８Ｂ，２８Ｃは、それぞれＲ
とＧ、ＧとＢ、ＢとＲをそれぞれ書き込む液晶画面の偶
数行と奇数行で２５のスイッチで切り換えて出力する出
力端子であり、２９が切り換え制御信号の入力端子であ
る。３０ａ〜３０ｆはＲＧＢ各色の液晶画面の偶数行、
奇数行用のメモリ列であり、書込み用のシフトレジスタ
１９の１クロックおきに交互に同一水平信号から振り分
けられる。
【００２１】図１３にメモリ列の具体的な構成例を示
す。図中、４３Ａ〜Ｃは図１２において切換制御部２５
とサンプルホールド回路３３との間のメモリの出力線を
示す。また３９ａ〜ｆの１〜ｎは、それぞれのメモリ列
の１ｂｉｔ〜ｎｂｉｔまでを表わす。信号を読み出す時
には切換制御信号２９により、３９ａ，３９ｃ，３０ｅ
か３０ｂ，３０ｄ，３０ｆを選択する。
す。図中、４３Ａ〜Ｃは図１２において切換制御部２５
とサンプルホールド回路３３との間のメモリの出力線を
示す。また３９ａ〜ｆの１〜ｎは、それぞれのメモリ列
の１ｂｉｔ〜ｎｂｉｔまでを表わす。信号を読み出す時
には切換制御信号２９により、３９ａ，３９ｃ，３０ｅ
か３０ｂ，３０ｄ，３０ｆを選択する。
【００２２】図１４に、水平走査期間における液晶及び
メモリ駆動タイミングを示す。ＳＧ１Ｒは赤色の映像信
号、ＳＧ１Ｇは緑色の映像信号、ＳＧ１Ｂは青色の映像
信号、ＳＧ２はＷＳＴ、ＳＧ３はＷＣＬＫ１、ＳＧ４は
ＷＣＬＫ２、ＳＧ５はＲＳＴ、ＳＧ６はＲＣＬＫ、ＳＧ
７は色選択切換信号、ＳＧ８Ａ〜Ｃはメモリ部から出力
される線順次走査信号に変換された信号、ＳＧ９はＨＳ
Ｒのスタートパルス（ＨＳＴ）、ＳＧ１０はＨＳＲ用の
クロックパルス（ＨＣＬＫ）である。
メモリ駆動タイミングを示す。ＳＧ１Ｒは赤色の映像信
号、ＳＧ１Ｇは緑色の映像信号、ＳＧ１Ｂは青色の映像
信号、ＳＧ２はＷＳＴ、ＳＧ３はＷＣＬＫ１、ＳＧ４は
ＷＣＬＫ２、ＳＧ５はＲＳＴ、ＳＧ６はＲＣＬＫ、ＳＧ
７は色選択切換信号、ＳＧ８Ａ〜Ｃはメモリ部から出力
される線順次走査信号に変換された信号、ＳＧ９はＨＳ
Ｒのスタートパルス（ＨＳＴ）、ＳＧ１０はＨＳＲ用の
クロックパルス（ＨＣＬＫ）である。
【００２３】この様な構成により、倍密度でサンプリン
グされたシリアルな信号は、一つおきに取り出され、液
晶画面の画素配置に合うよう順番を並び変えた２つのシ
リアル信号に直されたあと、各出力端子に切り換えなが
ら、別のクロックで動作する読み出し用のシフトレジス
タにより１水平走査期間に２行分の信号が連続して走査
される。
グされたシリアルな信号は、一つおきに取り出され、液
晶画面の画素配置に合うよう順番を並び変えた２つのシ
リアル信号に直されたあと、各出力端子に切り換えなが
ら、別のクロックで動作する読み出し用のシフトレジス
タにより１水平走査期間に２行分の信号が連続して走査
される。
【００２４】表２に液晶パネル上に、フィールド毎に各
行（２ｎ〜２（ｎ＋２））へ書き込まれる信号を示す。
ここでＯn（ｍ）及びＯn’（ｍ）はｍフレーム目のイン
ターレース信号の奇数行のｎ番目の信号を、パネルの偶
数行と奇数行の画素配列に合わせそれぞれ異なるタイミ
ングでサンプリングしたデータである。
行（２ｎ〜２（ｎ＋２））へ書き込まれる信号を示す。
ここでＯn（ｍ）及びＯn’（ｍ）はｍフレーム目のイン
ターレース信号の奇数行のｎ番目の信号を、パネルの偶
数行と奇数行の画素配列に合わせそれぞれ異なるタイミ
ングでサンプリングしたデータである。
【００２５】
【表２】
【００２６】画面の偶数行と奇数行とも、１フィールド
（６０Ｈｚ）毎に書き換えられることにより、動解像
度、フリッカの問題とも解決される。また、１フィール
ドで見ると、垂直方向の解像度は原信号の半分になって
しまうが、次のフィールドで１行ずらして表示すること
により疑似的に垂直解像度を上げている。このようにし
て、低コストのラインメモリにおいてインターレース信
号をノンインターレース信号に変換し、良好な画質を実
現する。
（６０Ｈｚ）毎に書き換えられることにより、動解像
度、フリッカの問題とも解決される。また、１フィール
ドで見ると、垂直方向の解像度は原信号の半分になって
しまうが、次のフィールドで１行ずらして表示すること
により疑似的に垂直解像度を上げている。このようにし
て、低コストのラインメモリにおいてインターレース信
号をノンインターレース信号に変換し、良好な画質を実
現する。
【００２７】ここで本実施例における液晶パネルの表示
部の回路構成を図１に、またこの時の垂直駆動における
各部の信号を図２，図３に示す。図中の符号のうち、先
に説明した図７，８と同じ符号は同じ部位を示す。また
図中、１４Ａ〜Ｃは映像信号線、７１はＨＳＲのスター
トパルス（ＨＳＴ）端子、７２はＨＳＲの転送クロック
パルス（ＨＣＬＫ）端子、８１はＶＳＲのスタートパル
ス（ＶＳＴ）端子、８２はＶＳＲの転送クロックパルス
（ＶＣＬＫ）端子である。９１は奇数ゲート選択パルス
端子、９２は偶数ゲート選択パルス端子である。また、
ＳＧ３１は原映像信号、ＳＧ３２は端子２８Ａ，Ｂ，Ｃ
から出力するメモリ出力信号、ＳＧ３３はＶＣＬＫ、Ｓ
Ｇ３４は奇数ゲート選択パルス、ＳＧ３５は偶数ゲート
選択パルスである。図２中、（ｃ）は黒表示部の信号期
間を表わし、（ｄ）は映像表示部の信号期間を表わす。
（ｃ）の黒表示部の期間は、奇数行のゲートと偶数行の
ゲートが同時選択され、且つＶＳＲの転送パルスが１水
平走査期間に２回送られる。（ｄ）の期間は１水平走査
期間に１回ずつ奇数行のゲートと偶数行のゲートが交互
に選択され、且つＶＳＲの転送パルスが１水平走査期間
に１回送られる。（ｄ）の映像期間は４本に１本の割合
で水平走査される画像が間引きされ、垂直方向の映像が
３／４に圧縮される。
部の回路構成を図１に、またこの時の垂直駆動における
各部の信号を図２，図３に示す。図中の符号のうち、先
に説明した図７，８と同じ符号は同じ部位を示す。また
図中、１４Ａ〜Ｃは映像信号線、７１はＨＳＲのスター
トパルス（ＨＳＴ）端子、７２はＨＳＲの転送クロック
パルス（ＨＣＬＫ）端子、８１はＶＳＲのスタートパル
ス（ＶＳＴ）端子、８２はＶＳＲの転送クロックパルス
（ＶＣＬＫ）端子である。９１は奇数ゲート選択パルス
端子、９２は偶数ゲート選択パルス端子である。また、
ＳＧ３１は原映像信号、ＳＧ３２は端子２８Ａ，Ｂ，Ｃ
から出力するメモリ出力信号、ＳＧ３３はＶＣＬＫ、Ｓ
Ｇ３４は奇数ゲート選択パルス、ＳＧ３５は偶数ゲート
選択パルスである。図２中、（ｃ）は黒表示部の信号期
間を表わし、（ｄ）は映像表示部の信号期間を表わす。
（ｃ）の黒表示部の期間は、奇数行のゲートと偶数行の
ゲートが同時選択され、且つＶＳＲの転送パルスが１水
平走査期間に２回送られる。（ｄ）の期間は１水平走査
期間に１回ずつ奇数行のゲートと偶数行のゲートが交互
に選択され、且つＶＳＲの転送パルスが１水平走査期間
に１回送られる。（ｄ）の映像期間は４本に１本の割合
で水平走査される画像が間引きされ、垂直方向の映像が
３／４に圧縮される。
【００２８】ＳＧ３６−１，ＳＧ３６−２，ＳＧ３７−
１，ＳＧ３７−２は図１の映像信号線１４Ａ，Ｂ，Ｃか
ら入力される信号を表わす。液晶は焼きつかず、またフ
リッカが見えないように駆動するために、画素の共通電
極に対して反転した極性の信号を印加する。ここで−１
及び−２は、奇数フィールドと偶数フィールドの信号を
表わす、ＳＧ３６−１，ＳＧ３６−２，ＳＧ３７−１，
ＳＧ３７−２はいずれも、（ｄ）の映像表示期間では水
平画素行１行毎に極性反転しているが、ＳＧ３６では
（ｃ）の黒表示部の信号期間は同時選択されて走査され
る２行毎に信号が極性反転する場合を示し、ＳＧ３７で
は（ｃ）の黒表示部の期間は同一フィールド内では隣り
合う画素行同士の極性は一致し、フィールド周期で反転
する場合を示している。いずれの場合も、信号が黒のた
め、中間調のように信号に対する光透過率の変化が少な
いため、映像表示期間のように水平画素行１行毎に極性
反転しなくてもラインフリッカとして見えにくく、画質
の劣化が生じない。
１，ＳＧ３７−２は図１の映像信号線１４Ａ，Ｂ，Ｃか
ら入力される信号を表わす。液晶は焼きつかず、またフ
リッカが見えないように駆動するために、画素の共通電
極に対して反転した極性の信号を印加する。ここで−１
及び−２は、奇数フィールドと偶数フィールドの信号を
表わす、ＳＧ３６−１，ＳＧ３６−２，ＳＧ３７−１，
ＳＧ３７−２はいずれも、（ｄ）の映像表示期間では水
平画素行１行毎に極性反転しているが、ＳＧ３６では
（ｃ）の黒表示部の信号期間は同時選択されて走査され
る２行毎に信号が極性反転する場合を示し、ＳＧ３７で
は（ｃ）の黒表示部の期間は同一フィールド内では隣り
合う画素行同士の極性は一致し、フィールド周期で反転
する場合を示している。いずれの場合も、信号が黒のた
め、中間調のように信号に対する光透過率の変化が少な
いため、映像表示期間のように水平画素行１行毎に極性
反転しなくてもラインフリッカとして見えにくく、画質
の劣化が生じない。
【００２９】このような構成、駆動方法をとることによ
り、黒表示領域は１水平走査期間に４水平画素行を書き
込み、映像期間の有効表示率の確保に必要な走査時間を
確保している。この結果、簡易な構成でありながら、水
平走査に必要なクロック周波数や駆動能力、消費電力の
増加を抑えたまま、画像表示率の高いアスペクト変換画
像の表示を可能とする。
り、黒表示領域は１水平走査期間に４水平画素行を書き
込み、映像期間の有効表示率の確保に必要な走査時間を
確保している。この結果、簡易な構成でありながら、水
平走査に必要なクロック周波数や駆動能力、消費電力の
増加を抑えたまま、画像表示率の高いアスペクト変換画
像の表示を可能とする。
【００３０】水平走査画素行が４８５本の液晶パネル
に、１水平走査期間に２本ずつ書き込むシステムにおい
て、垂直方向の画像を３／４とし、横長の１６：９の画
面に対応させる。この時、画面の上及び／又は下に生じ
る４８５×（Ｐ／１００）×１／４本分の無信号領域に
は黒などの一定の色表示を行なう。ここで、液晶画面に
信号を書き込む時間を考えると、映像信号期間２４２．
５Ｈ×Ｐ／１００（Ｈ＝６３．５μｓ）以外の時間で残
りの黒表示領域を書かなくてはならないので、 Ｔ1＝２６２．５Ｈ−２４２．５Ｈ×Ｐ／１００ の時間に４８５×（Ｐ／１００）×１／４本の水平画素
列に黒信号を書き込むとすると、 Ｔ1＝２６２．５Ｈ−２５２．５Ｈ×Ｐ／１００＞（４
８４／４）×（Ｐ／１００）×１／４ より、 Ｐ≦９６．２％ となり、９６．２％まで画面表示率が確保できる。
に、１水平走査期間に２本ずつ書き込むシステムにおい
て、垂直方向の画像を３／４とし、横長の１６：９の画
面に対応させる。この時、画面の上及び／又は下に生じ
る４８５×（Ｐ／１００）×１／４本分の無信号領域に
は黒などの一定の色表示を行なう。ここで、液晶画面に
信号を書き込む時間を考えると、映像信号期間２４２．
５Ｈ×Ｐ／１００（Ｈ＝６３．５μｓ）以外の時間で残
りの黒表示領域を書かなくてはならないので、 Ｔ1＝２６２．５Ｈ−２４２．５Ｈ×Ｐ／１００ の時間に４８５×（Ｐ／１００）×１／４本の水平画素
列に黒信号を書き込むとすると、 Ｔ1＝２６２．５Ｈ−２５２．５Ｈ×Ｐ／１００＞（４
８４／４）×（Ｐ／１００）×１／４ より、 Ｐ≦９６．２％ となり、９６．２％まで画面表示率が確保できる。
【００３１】［実施例２］図４（ｂ）に本発明第２の実
施例における、アスペクト変換時の画面の模式図を示
す。図４において（ｅ）は４本に１本の割合で間引きを
行ない、（ｆ）は８本に１本の割合で間引き表示を行な
う。ここで用いる液晶パネル及びメモリを使った駆動シ
ステムの構成は第１の実施例と同じである。
施例における、アスペクト変換時の画面の模式図を示
す。図４において（ｅ）は４本に１本の割合で間引きを
行ない、（ｆ）は８本に１本の割合で間引き表示を行な
う。ここで用いる液晶パネル及びメモリを使った駆動シ
ステムの構成は第１の実施例と同じである。
【００３２】図６に本実施例における有効映像表示領域
のタイミング図を示す。ここでＳＧ４１はメモリからの
出力信号を表わし、１水平走査期間に２回読み出され
る。ＳＧ４２はＶＳＲの転送パルス、ＳＧ４３は奇数画
素行のゲートパルス、ＳＧ４４は偶数画素行のゲートパ
ルスを示す。−ａは４本に１本の割合で間引き、−ｂは
８本に１本の割合で間引き表示を行なう時のタイミング
を示している。表３、表４にこの時の２ｎ−１行から２
ｎ＋１０，１２行にそれぞれ書き込まれる図４（ｂ）の
（ｅ），（ｆ）期間の信号ｍn〜ｍ16を示す。
のタイミング図を示す。ここでＳＧ４１はメモリからの
出力信号を表わし、１水平走査期間に２回読み出され
る。ＳＧ４２はＶＳＲの転送パルス、ＳＧ４３は奇数画
素行のゲートパルス、ＳＧ４４は偶数画素行のゲートパ
ルスを示す。−ａは４本に１本の割合で間引き、−ｂは
８本に１本の割合で間引き表示を行なう時のタイミング
を示している。表３、表４にこの時の２ｎ−１行から２
ｎ＋１０，１２行にそれぞれ書き込まれる図４（ｂ）の
（ｅ），（ｆ）期間の信号ｍn〜ｍ16を示す。
【００３３】
【表３】
【００３４】
【表４】
【００３５】実施例１においては、Ｔ1＝２６２．５Ｈ
−２４２．５Ｈ×Ｐ／１００のブランキング期間におい
て黒表示領域を書き込み、９６．２％以下の表示率の確
保を行なったが、実際にはこうしたブランキング期間の
全ての時間が画素部の書き込みに割り当てられない場合
が多い。例えば、表示領域のダミー画素の書き込みや、
画素や信号のリセットなどに使われることにより、画素
の書き込み時間はＴ1より短くなる。このため、より時
間を確保するため、本実施例では厳密に画面を３／４に
圧縮せず、一部の画面領域の間引き率を変えて表示を行
なう（ここでは７／８に圧縮）。これにより、映像の圧
縮率が減った分、黒表示領域も減るため、ブランキング
期間の残った時間内で黒表示領域の書き込みが実現され
る。
−２４２．５Ｈ×Ｐ／１００のブランキング期間におい
て黒表示領域を書き込み、９６．２％以下の表示率の確
保を行なったが、実際にはこうしたブランキング期間の
全ての時間が画素部の書き込みに割り当てられない場合
が多い。例えば、表示領域のダミー画素の書き込みや、
画素や信号のリセットなどに使われることにより、画素
の書き込み時間はＴ1より短くなる。このため、より時
間を確保するため、本実施例では厳密に画面を３／４に
圧縮せず、一部の画面領域の間引き率を変えて表示を行
なう（ここでは７／８に圧縮）。これにより、映像の圧
縮率が減った分、黒表示領域も減るため、ブランキング
期間の残った時間内で黒表示領域の書き込みが実現され
る。
【００３６】
【発明の効果】本発明の液晶表示装置は、簡素な構成で
ありながら、水平走査に必要なクロック周波数や駆動能
力、消費電力の増加を抑えたまま、画像表示率の高いア
スペクト変換画像の表示を可能とするものである。
ありながら、水平走査に必要なクロック周波数や駆動能
力、消費電力の増加を抑えたまま、画像表示率の高いア
スペクト変換画像の表示を可能とするものである。
【図１】本発明第１の実施例における液晶パネルの表示
部の回路構成を示す図である。
部の回路構成を示す図である。
【図２】本発明第１の実施例において垂直駆動における
各部の信号を示す図である。
各部の信号を示す図である。
【図３】本発明第１の実施例において垂直駆動における
各部の信号を示す図である。
各部の信号を示す図である。
【図４】本発明第２の実施例における、アスペクト変換
時の画面の模式図である。
時の画面の模式図である。
【図５】１６：９の映像を４：３のアスペクト比の画面
に表示した様子を示す図である。
に表示した様子を示す図である。
【図６】本発明第２の実施例における有効映像表示領域
のタイミング図である。
のタイミング図である。
【図７】従来の液晶表示装置のシステム構成図である。
【図８】図７に示した装置内の表示部の回路を示す図で
ある。
ある。
【図９】図７に示した装置が表示するインターレース信
号を印加する走査線の説明図である。
号を印加する走査線の説明図である。
【図１０】本発明第１の実施例の液晶パネルの画素の色
配列を示す図である。
配列を示す図である。
【図１１】３系統のシフトレジスタを用いてシリアルイ
ン−シリアルアウトを実現するラインメモリを用いた液
晶表示装置のシステム構成図である。
ン−シリアルアウトを実現するラインメモリを用いた液
晶表示装置のシステム構成図である。
【図１２】図１１に示した液晶表示装置のアナログライ
ンメモリのブロック図である。
ンメモリのブロック図である。
【図１３】図１２に示したアナログラインメモリのメモ
リ列の具体的な構成例を示す図である。
リ列の具体的な構成例を示す図である。
【図１４】本発明の第１の実施例にかかる水平走査期間
における液晶及びメモリ駆動タイミングを示す図であ
る。
における液晶及びメモリ駆動タイミングを示す図であ
る。
１ ＴＶ信号入力端子
２ ＲＧＢ変換デコーダ
３ アナログラインメモリ
４ 反転制御及び信号増幅部
５ ロジック部
６ 液晶パネル
７ 水平シフトレジスタ
８ 垂直シフトレジスタ
９ 画素部
１０ 薄膜トランジスタ
１１ 液晶
１２ 保持容量
１３ 対向電極
１４ 映像信号線
１５ 情報信号線
１６ 走査信号線
１７ 信号線選択スイッチ
１４Ａ〜Ｃ 映像信号線
７１ ＨＳＲのスタートパルス端子
７２ ＨＳＲの転送クロックパルス端子
８１ ＶＳＲのスタートパルス端子
８２ ＶＳＲのクロックパルス端子
９１ 奇数ゲート選択パルス端子
９２ 偶数ゲート選択パルス端子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/66
H04N 7/01
G09G 3/36
Claims (2)
- 【請求項１】 入力映像信号をアスペクト変換して表示
する際に、アスペクト変換された映像表示領域の上、
下、或いは上下に生じる映像表示領域外に黒を表示する
画像表示装置において、 複数行分の情報を記憶するメモリ手段と垂直方向の走査
手段としてのシフトレジスタとを有し、前記メモリ手段にインターレース信号である映像信号を
倍密度でサンプリングしてメモリし、１水平走査期間に
２水平画素行分の信号を読み出すことにより ノンインタ
ーレース信号に変換し、 前記黒表示領域では、奇数番目の前記水平画素行を選択
する奇数ゲート選択パルスと、偶数番目の前記水平画素
行を選択する偶数ゲート選択パルスとを同時に出力する
ことによって、奇数番目の水平画素行と偶数番目の水平
画素行とを同時に選択しながら前記シフトレジスタによ
って垂直走査を行い、 前記映像表示領域では、前記奇数ゲート選択パルスと前
記偶数ゲート選択パルスとを交互に出力することによっ
て、奇数番目の水平画素行と偶数番目の水平画素行とを
交互に選択しながら前記シフトレジスタによって垂直走
査を行うこと を特徴とする液晶表示装置。 - 【請求項２】 入力映像信号をアスペクト変換して表示
する際に、アスペクト変換された映像表示領域の上、
下、或いは上下に生じる映像表示領域外に黒を表示する
画像表示装置の垂直走査方法であって、 前記画像表示装置が垂直方向の走査手段としてのシフト
レジスタを有し、 前記黒表示領域では、奇数ゲート選択パルスと偶数ゲー
ト選択パルスとを同時に出力することによって、奇数番
目の水平画素行と偶数番目の水平画素行とを同時に選択
しながらシフトレジスタによって垂直走査を行い、 前記映像表示領域では、前記奇数ゲート選択パルスと前
記偶数ゲート選択パルスとを交互に出力することによっ
て、奇数番目の水平画素行と偶数番目の水平画素行とを
交互に選択しながらシフトレジスタによって垂直走査を
行うことを特徴とする垂直走査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16156295A JP3420392B2 (ja) | 1995-06-06 | 1995-06-06 | 液晶表示装置及び垂直走査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16156295A JP3420392B2 (ja) | 1995-06-06 | 1995-06-06 | 液晶表示装置及び垂直走査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08336090A JPH08336090A (ja) | 1996-12-17 |
| JP3420392B2 true JP3420392B2 (ja) | 2003-06-23 |
Family
ID=15737478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16156295A Expired - Fee Related JP3420392B2 (ja) | 1995-06-06 | 1995-06-06 | 液晶表示装置及び垂直走査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420392B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0974952B1 (en) | 1998-02-09 | 2007-02-28 | Seiko Epson Corporation | Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device |
| US20030174109A1 (en) * | 2001-03-21 | 2003-09-18 | Mitsuru Tateuchi | Liquid crystal display device and its drive method, and camera system |
| JP5799709B2 (ja) * | 2011-09-27 | 2015-10-28 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
-
1995
- 1995-06-06 JP JP16156295A patent/JP3420392B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08336090A (ja) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100318698B1 (ko) | 액티브매트릭스표시장치 | |
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US5579027A (en) | Method of driving image display apparatus | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| JP2702941B2 (ja) | 液晶表示装置 | |
| JPH09325741A (ja) | 画像表示システム | |
| JPH0854861A (ja) | ディスプレイとその駆動方法 | |
| EP0782124A1 (en) | Colour display panel and apparatus with improved subpixel arrangement | |
| JPH11175037A (ja) | 液晶表示装置 | |
| JP3420392B2 (ja) | 液晶表示装置及び垂直走査方法 | |
| JPH099180A (ja) | 液晶表示装置の駆動方法 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| JP4627823B2 (ja) | 表示装置の制御回路 | |
| JP3230408B2 (ja) | 表示装置 | |
| JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
| JP3371319B2 (ja) | 表示装置 | |
| JP2536407B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2524113B2 (ja) | 液晶表示装置 | |
| JPH08122743A (ja) | 映像表示装置 | |
| JPH0339317B2 (ja) | ||
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JP4454068B2 (ja) | 表示装置の制御回路 | |
| JP2524112B2 (ja) | 液晶表示装置 | |
| JP3032721B2 (ja) | 表示装置 | |
| JP3478662B2 (ja) | 液晶表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |