JPH0854861A - ディスプレイとその駆動方法 - Google Patents
ディスプレイとその駆動方法Info
- Publication number
- JPH0854861A JPH0854861A JP7136853A JP13685395A JPH0854861A JP H0854861 A JPH0854861 A JP H0854861A JP 7136853 A JP7136853 A JP 7136853A JP 13685395 A JP13685395 A JP 13685395A JP H0854861 A JPH0854861 A JP H0854861A
- Authority
- JP
- Japan
- Prior art keywords
- display
- rows
- video signal
- liquid crystal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 映像信号の走査線線数よりも行数の少ないパ
ネルに映像ひずみをおこさずに映像信号を入力できるデ
ィスプレイとその駆動方法を提供する。例えば行数の少
ないＮＴＳＣ用ディスプレイで行数の多いＰＡＬ方式信
号の表示を行う。 【構成】 水平走査ごとの映像信号を、ある映像信号以
外は、２行に書き込み、ある映像信号を１行に書き込む
信号制御を行う。通常、水平走査ごとの映像信号を２行
に書き込むが、水平走査ごとのある映像信号だけは、映
像信号が１行に圧縮されて表示される。そのため映像信
号の間引き走査と違って、垂直解像度が劣化しない。
ネルに映像ひずみをおこさずに映像信号を入力できるデ
ィスプレイとその駆動方法を提供する。例えば行数の少
ないＮＴＳＣ用ディスプレイで行数の多いＰＡＬ方式信
号の表示を行う。 【構成】 水平走査ごとの映像信号を、ある映像信号以
外は、２行に書き込み、ある映像信号を１行に書き込む
信号制御を行う。通常、水平走査ごとの映像信号を２行
に書き込むが、水平走査ごとのある映像信号だけは、映
像信号が１行に圧縮されて表示される。そのため映像信
号の間引き走査と違って、垂直解像度が劣化しない。
Description
【０００１】
【産業上の利用分野】本発明は、ディスプレイとその駆
動方法に関し、特に決まった行数しかもたないパネルに
いろいろな規格の映像信号を入力するディスプレイとそ
の駆動方法に関する。
動方法に関し、特に決まった行数しかもたないパネルに
いろいろな規格の映像信号を入力するディスプレイとそ
の駆動方法に関する。
【０００２】
【従来の技術】今日、マルチメディアがもてはやされる
など社会の情報化が急速に進んでいる。このなかで、Ｃ
ＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）に代わるコ
ンピューターから人間へのインターフェイスとして薄型
のフラットディスプレイが、マルチメディア市場を広げ
るための重要なデバイスとなっている。フラットディス
プレイとして、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒ
ｙｓｔａｌ Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ
Ｄｉｓｐｌａｙ；プラズマディスプレイ）、電子線フ
ラットディスプレイが有力である。このなかでも、液晶
ディスプレイが、小型パソコンの流行とともに大きく市
場を広げている。液晶ディスプレイのなかで、アクティ
ブマトリックス液晶ディスプレイは、ＳＴＮ型などの単
純マトリックス液晶ディスプレイに比べて、クロストー
クがないので画面全体のコントラストが大きい。このた
め、アクティブマトリックス液晶ディスプレイは、小型
パソコンのディスプレイだけではなく、ビデオカメラの
ビューファインダ、プロジェクタ、薄型テレビとしても
注目されている。
など社会の情報化が急速に進んでいる。このなかで、Ｃ
ＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）に代わるコ
ンピューターから人間へのインターフェイスとして薄型
のフラットディスプレイが、マルチメディア市場を広げ
るための重要なデバイスとなっている。フラットディス
プレイとして、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒ
ｙｓｔａｌ Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ
Ｄｉｓｐｌａｙ；プラズマディスプレイ）、電子線フ
ラットディスプレイが有力である。このなかでも、液晶
ディスプレイが、小型パソコンの流行とともに大きく市
場を広げている。液晶ディスプレイのなかで、アクティ
ブマトリックス液晶ディスプレイは、ＳＴＮ型などの単
純マトリックス液晶ディスプレイに比べて、クロストー
クがないので画面全体のコントラストが大きい。このた
め、アクティブマトリックス液晶ディスプレイは、小型
パソコンのディスプレイだけではなく、ビデオカメラの
ビューファインダ、プロジェクタ、薄型テレビとしても
注目されている。
【０００３】アクティブマトリックス液晶ディスプレイ
には、ＴＦＴ型とダイオード型がある。図３３（ａ）
は、ＴＦＴ型画像ディスプレイの映像信号入力のブロッ
ク図である。２０は、マトリックス状の画素を有する表
示画素部、４０は表示行の選択をする垂直走査回路、３
０はカラー映像信号のサンプリング回路、８０はサンプ
リングの信号を出力する水平走査回路である。
には、ＴＦＴ型とダイオード型がある。図３３（ａ）
は、ＴＦＴ型画像ディスプレイの映像信号入力のブロッ
ク図である。２０は、マトリックス状の画素を有する表
示画素部、４０は表示行の選択をする垂直走査回路、３
０はカラー映像信号のサンプリング回路、８０はサンプ
リングの信号を出力する水平走査回路である。
【０００４】表示画素部２０の単位画素は、スイッチン
グ素子１１、液晶材料１５、画素容量１２からなる。ス
イッチング素子１１がＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔ
ｒａｎｓｉｓｔｏｒ）のとき、ゲート線１３はＴＦＴの
ゲート電極と垂直走査回路４０とを接続し、対向基板の
共通電極２１は全画素の画素容量１２の一方の端子を共
通に接続し、共通電極電圧ＶLCが印加される。スイッチ
ング素子１１がダイオード（Ｍｅｔａｌ／Ｉｎｓｕｌａ
ｔｏｒ／Ｍｅｔａｌ素子を含む）のときは、走査電極
が、対向基板上を横方向に走り、垂直走査回路２０に接
続される。スイッチング素子１１の入力端子は、垂直方
向データ線によってサンプリング回路３０に接続され
る。ＴＦＴ・ダイオードのいずれであっても、垂直方向
データ線１４は、スイッチング素子１４の入力端子と、
サンプリング回路３０を接続し、スイッチング素子１４
の出力端子は、画素容量１２の他方の端子と接続され
る。
グ素子１１、液晶材料１５、画素容量１２からなる。ス
イッチング素子１１がＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔ
ｒａｎｓｉｓｔｏｒ）のとき、ゲート線１３はＴＦＴの
ゲート電極と垂直走査回路４０とを接続し、対向基板の
共通電極２１は全画素の画素容量１２の一方の端子を共
通に接続し、共通電極電圧ＶLCが印加される。スイッチ
ング素子１１がダイオード（Ｍｅｔａｌ／Ｉｎｓｕｌａ
ｔｏｒ／Ｍｅｔａｌ素子を含む）のときは、走査電極
が、対向基板上を横方向に走り、垂直走査回路２０に接
続される。スイッチング素子１１の入力端子は、垂直方
向データ線によってサンプリング回路３０に接続され
る。ＴＦＴ・ダイオードのいずれであっても、垂直方向
データ線１４は、スイッチング素子１４の入力端子と、
サンプリング回路３０を接続し、スイッチング素子１４
の出力端子は、画素容量１２の他方の端子と接続され
る。
【０００５】制御回路１４０は、映像信号を、垂直走査
回路４０、水平走査回路８０や信号処理回路１２０など
に必要な信号に分離する。信号処理回路１２０は、液晶
特性を考慮したガンマ処理や、液晶の超寿命化のための
反転信号処理などを行い、サンプリング回路３０に、カ
ラー映像信号（赤、青、緑）を出力する。
回路４０、水平走査回路８０や信号処理回路１２０など
に必要な信号に分離する。信号処理回路１２０は、液晶
特性を考慮したガンマ処理や、液晶の超寿命化のための
反転信号処理などを行い、サンプリング回路３０に、カ
ラー映像信号（赤、青、緑）を出力する。
【０００６】図３３（ｂ）は、ＴＦＴ型カラーの表示画
素部２０とサンプリング回路３０の詳しい等価回路図あ
る。１０は各色の単位画素である。各画素（Ｒ，Ｇ，
Ｂ）はデルタ状に配置され、同一色は、１行ごとにデー
タ線１４（ｄ１，ｄ２，…）の両サイドに振り分けられ
て、データ線１４（ｄ１，ｄ２，…）に接続される。サ
ンプリング回路３０は、スイッチングトランジスタ（ｓ
ｗ１，ｓｗ２，…）と容量（データ線１４の寄生容量と
画素容量）から構成される。映像信号入力線１６は、Ｒ
ＧＢ各色専用の信号線からなる。スイッチングトランジ
スタ（ｓｗ１，ｓｗ２，…）は、水平走査回路８０から
のパルス（φｈ１，φｈ２，…）に合わせて、映像信号
入力線１６の各色信号をサンプリングし、データ線１４
（ｄ１，ｄ２，…）を通じて、各色信号を各画素へ転送
する。そして、パルス（φｇ１，φｇ２，…）を垂直走
査回路４０から各画素のＴＦＴゲートへ送り、行選択し
て各画素へ信号書き込む。このように、パルス（φｇ
１，φｇ２，…）が、各行に含まれるＴＦＴ１１をオン
することで、対応する各行の１水平走査分の映像信号
が、各行に含まれる全画素に書き込まれる。なお、以
後、１水平走査分の映像信号を１Ｈ信号と呼ぶことにす
る。
素部２０とサンプリング回路３０の詳しい等価回路図あ
る。１０は各色の単位画素である。各画素（Ｒ，Ｇ，
Ｂ）はデルタ状に配置され、同一色は、１行ごとにデー
タ線１４（ｄ１，ｄ２，…）の両サイドに振り分けられ
て、データ線１４（ｄ１，ｄ２，…）に接続される。サ
ンプリング回路３０は、スイッチングトランジスタ（ｓ
ｗ１，ｓｗ２，…）と容量（データ線１４の寄生容量と
画素容量）から構成される。映像信号入力線１６は、Ｒ
ＧＢ各色専用の信号線からなる。スイッチングトランジ
スタ（ｓｗ１，ｓｗ２，…）は、水平走査回路８０から
のパルス（φｈ１，φｈ２，…）に合わせて、映像信号
入力線１６の各色信号をサンプリングし、データ線１４
（ｄ１，ｄ２，…）を通じて、各色信号を各画素へ転送
する。そして、パルス（φｇ１，φｇ２，…）を垂直走
査回路４０から各画素のＴＦＴゲートへ送り、行選択し
て各画素へ信号書き込む。このように、パルス（φｇ
１，φｇ２，…）が、各行に含まれるＴＦＴ１１をオン
することで、対応する各行の１水平走査分の映像信号
が、各行に含まれる全画素に書き込まれる。なお、以
後、１水平走査分の映像信号を１Ｈ信号と呼ぶことにす
る。
【０００７】液晶ディスプレイは、テレビジョン信号や
パソコン信号などを表示するが、これら信号規格はいろ
いろあって、通常は、それぞれの規格に適合する各種液
晶ディスプレイのパネルを作製しなければならない。一
方、いろいろな規格の信号を、ひとつのパネルで適当な
信号処理により表示する液晶ディスプレイもある。例え
ば、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏ
ｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）方式の走査線
数に合わせた行した持たないパネルに、ＮＴＳＣ方式よ
り走査線数の多いＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａ
ｔｉｏｎ ｂｙＬｉｎｅ）方式の映像を表示するのであ
る。これらの表示例を、特開平２−１８２０８７号公報
や特開平５−３７９０９号公報が開示している。これら
の公報では、ＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉ
ｏｎ ｂｙ Ｌｉｎｅ）方式の映像信号の１Ｈ信号をい
くつか間引く処理を採っている。具体的には、ＰＡＬ方
式の１フィールドの有効走査線数２８０本を、ＮＴＳＣ
方式の２４０本に変換するため、７本に１本の割合で映
像信号を間引いている。図９は、この間引き方法を説明
する具体例を表す。ＮＴＳＣ方式の１フィールド分の行
（つまり、１フレームの半分の行）しか持たない液晶デ
ィスプレイにＰＡＬ方式の映像信号を書き込む。ＮＴＳ
Ｃ方式の映像信号を入力するときは、液晶ディスプレイ
の各行（Ｌ１，Ｌ２，…）に、奇数フィールドで１Ｈ信
号ｏ１，ｏ２，…を、偶数フィールドで１Ｈ信号ｅ１，
ｅ２，…を順次書き込む。ＰＡＬ方式の映像信号を入力
するときは、ＮＴＳＣ方式より走査線数が多いので、間
引き処理をする。イネーブル回路が、垂直走査回路の出
力する水平ゲートパルスにより行（Ｌ９）への書き込み
命令を消すことで、１Ｈ信号ｏ７（ｅ９）を間引きす
る。そして、次の１Ｈ期間に１Ｈ信号ｏ７（ｅ１０）を
書き込むことで、１Ｈ信号ｏ７（ｅ９）を表示しないこ
とにする。Δは間引きした１Ｈ信号を表す。また他に、
２フィールド分（つまり、１フレーム分）の行を有する
パネルに、１Ｈ信号を隣り合う２行に書き込む２行同時
駆動やそれに準ずる２行補間駆動がある。この場合も、
１フィールド分の行しか持たないパネルへの信号入力と
同じように完全にある１Ｈ信号を間引くことによって、
パネルの１フレームよりも走査線数の多い規格の映像信
号を表示する。
パソコン信号などを表示するが、これら信号規格はいろ
いろあって、通常は、それぞれの規格に適合する各種液
晶ディスプレイのパネルを作製しなければならない。一
方、いろいろな規格の信号を、ひとつのパネルで適当な
信号処理により表示する液晶ディスプレイもある。例え
ば、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏ
ｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）方式の走査線
数に合わせた行した持たないパネルに、ＮＴＳＣ方式よ
り走査線数の多いＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａ
ｔｉｏｎ ｂｙＬｉｎｅ）方式の映像を表示するのであ
る。これらの表示例を、特開平２−１８２０８７号公報
や特開平５−３７９０９号公報が開示している。これら
の公報では、ＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉ
ｏｎ ｂｙ Ｌｉｎｅ）方式の映像信号の１Ｈ信号をい
くつか間引く処理を採っている。具体的には、ＰＡＬ方
式の１フィールドの有効走査線数２８０本を、ＮＴＳＣ
方式の２４０本に変換するため、７本に１本の割合で映
像信号を間引いている。図９は、この間引き方法を説明
する具体例を表す。ＮＴＳＣ方式の１フィールド分の行
（つまり、１フレームの半分の行）しか持たない液晶デ
ィスプレイにＰＡＬ方式の映像信号を書き込む。ＮＴＳ
Ｃ方式の映像信号を入力するときは、液晶ディスプレイ
の各行（Ｌ１，Ｌ２，…）に、奇数フィールドで１Ｈ信
号ｏ１，ｏ２，…を、偶数フィールドで１Ｈ信号ｅ１，
ｅ２，…を順次書き込む。ＰＡＬ方式の映像信号を入力
するときは、ＮＴＳＣ方式より走査線数が多いので、間
引き処理をする。イネーブル回路が、垂直走査回路の出
力する水平ゲートパルスにより行（Ｌ９）への書き込み
命令を消すことで、１Ｈ信号ｏ７（ｅ９）を間引きす
る。そして、次の１Ｈ期間に１Ｈ信号ｏ７（ｅ１０）を
書き込むことで、１Ｈ信号ｏ７（ｅ９）を表示しないこ
とにする。Δは間引きした１Ｈ信号を表す。また他に、
２フィールド分（つまり、１フレーム分）の行を有する
パネルに、１Ｈ信号を隣り合う２行に書き込む２行同時
駆動やそれに準ずる２行補間駆動がある。この場合も、
１フィールド分の行しか持たないパネルへの信号入力と
同じように完全にある１Ｈ信号を間引くことによって、
パネルの１フレームよりも走査線数の多い規格の映像信
号を表示する。
【０００８】
【発明が解決しようとする課題】以上に説明したような
表示では、１Ｈ信号を完全に間引くために、映像が歪ん
で画面上の垂直方向の文字や映像の細い線が表示されな
くなり、特に、輪郭部が見えずらくなる欠点がある。こ
の映像が歪む欠点を克服するために、特開平５−２３６
４５３号公報が開示している方法がある。これはインタ
レース方式の映像信号を一旦メモリに書き込むことでノ
ンインタレース方式の映像信号に変換する。そして、従
来、２行を間引くところを、１行のみ間引くことによっ
て、映像の歪みを緩和する。また同様の方法を、特開平
５−１００６４１号公報が開示している。
表示では、１Ｈ信号を完全に間引くために、映像が歪ん
で画面上の垂直方向の文字や映像の細い線が表示されな
くなり、特に、輪郭部が見えずらくなる欠点がある。こ
の映像が歪む欠点を克服するために、特開平５−２３６
４５３号公報が開示している方法がある。これはインタ
レース方式の映像信号を一旦メモリに書き込むことでノ
ンインタレース方式の映像信号に変換する。そして、従
来、２行を間引くところを、１行のみ間引くことによっ
て、映像の歪みを緩和する。また同様の方法を、特開平
５−１００６４１号公報が開示している。
【０００９】一方、映像信号を液晶ディスプレイに入力
するとき、液晶材料の焼き付きを防止するために、映像
信号を交流にするのが一般的である。また、パネルの空
間的分布、時間的分布を微視的に見たとき、中心電圧が
０になっている方がいい。つまり、となりあう行は、極
性逆である方がよく、短い時間で同じ行の極性が反転し
ている方がよい。このことは、長い時間偏った信号電圧
を入力すると電極などが侵され素子が劣化するプラズマ
ディスプレイ、電子線フラットディスプレイにもいえ
る。その点で、上記の特開平５−２３６４３５号公報
は、交流にした映像信号を考慮していないため、間引き
走査をすると、行方向に同一極性の映像信号が連続する
ため、３行ぐらいに注目すると映像信号の中心電圧が０
から大きく離れる可能性がある。また、上記の特開平５
−１００６４１号公報は行ごとに極性の違う映像信号を
入力する方法を開示しているが、この方法は大きなメモ
リを必要となり回路が複雑になる。そこで、本発明は、
いろいろな規格の映像信号を表示しながら、間引き走査
に伴う画像歪みを最大限に小さくし、簡単な回路の付加
のみで最適に映像信号を反転入力できるディスプレイを
提供することを課題とする。
するとき、液晶材料の焼き付きを防止するために、映像
信号を交流にするのが一般的である。また、パネルの空
間的分布、時間的分布を微視的に見たとき、中心電圧が
０になっている方がいい。つまり、となりあう行は、極
性逆である方がよく、短い時間で同じ行の極性が反転し
ている方がよい。このことは、長い時間偏った信号電圧
を入力すると電極などが侵され素子が劣化するプラズマ
ディスプレイ、電子線フラットディスプレイにもいえ
る。その点で、上記の特開平５−２３６４３５号公報
は、交流にした映像信号を考慮していないため、間引き
走査をすると、行方向に同一極性の映像信号が連続する
ため、３行ぐらいに注目すると映像信号の中心電圧が０
から大きく離れる可能性がある。また、上記の特開平５
−１００６４１号公報は行ごとに極性の違う映像信号を
入力する方法を開示しているが、この方法は大きなメモ
リを必要となり回路が複雑になる。そこで、本発明は、
いろいろな規格の映像信号を表示しながら、間引き走査
に伴う画像歪みを最大限に小さくし、簡単な回路の付加
のみで最適に映像信号を反転入力できるディスプレイを
提供することを課題とする。
【００１０】
【課題を解決するための手段】本発明者は、上述の課題
を達成するために鋭意努力した結果、以下の発明を得
た。すなわち、本発明のディスプレイは、複数の画素が
マトリックス状に配置され、行数がｍ行のパネルを備
え、ｋ（ｋ≠ｍかつｋ≠ｍ／２）回の水平走査で１フィ
ールドを構成する映像信号を、順次行選択しながら、前
記ｍ行に書き込んでいくディスプレイにおいて、１フィ
ールド内に、前記ｋ回の水平走査に対応する映像信号の
全てを、前記ｍ行のいずれかの行に書き込み、任意の水
平走査に対応する映像信号を書き込む行数を変える垂直
走査変更手段を有することを特徴とする。また、本発明
はディスプレイの駆動方法の発明をも包含する。すなわ
ち、本発明のディスプレイの駆動方法は、複数の画素が
マトリックス状に配置され、行数がｍ行のパネルを備
え、ｋ（ｋ≠ｍかつｋ≠ｍ／２）回の水平走査で１フィ
ールドを構成する映像信号を、順次行選択しながら、前
記ｍ行に書き込んでいくディスプレイの駆動方法におい
て、垂直走査変更手段が、１フィールド内に、前記ｋ回
の水平走査に対応する映像信号の全てを、前記ｍ行のい
ずれかの行に書き込み、任意の水平走査に対応する映像
信号を書き込む行数を変えることを特徴とする。
を達成するために鋭意努力した結果、以下の発明を得
た。すなわち、本発明のディスプレイは、複数の画素が
マトリックス状に配置され、行数がｍ行のパネルを備
え、ｋ（ｋ≠ｍかつｋ≠ｍ／２）回の水平走査で１フィ
ールドを構成する映像信号を、順次行選択しながら、前
記ｍ行に書き込んでいくディスプレイにおいて、１フィ
ールド内に、前記ｋ回の水平走査に対応する映像信号の
全てを、前記ｍ行のいずれかの行に書き込み、任意の水
平走査に対応する映像信号を書き込む行数を変える垂直
走査変更手段を有することを特徴とする。また、本発明
はディスプレイの駆動方法の発明をも包含する。すなわ
ち、本発明のディスプレイの駆動方法は、複数の画素が
マトリックス状に配置され、行数がｍ行のパネルを備
え、ｋ（ｋ≠ｍかつｋ≠ｍ／２）回の水平走査で１フィ
ールドを構成する映像信号を、順次行選択しながら、前
記ｍ行に書き込んでいくディスプレイの駆動方法におい
て、垂直走査変更手段が、１フィールド内に、前記ｋ回
の水平走査に対応する映像信号の全てを、前記ｍ行のい
ずれかの行に書き込み、任意の水平走査に対応する映像
信号を書き込む行数を変えることを特徴とする。
【００１１】図１は、本発明の垂直走査変更手段の一部
であるインタレース回路を表す。Ｇ１は第１の制御線、
２は第２の制御線、３は第３の制御線、１−１，１−
２，１−３などは第１のスイッチ群、２−１，２−２，
２−３などは第２のスイッチ群、３−１，３−２，３−
３などは第３のスイッチ群である。ｍ１，ｍ３，ｍ５な
どは、垂直走査回路につながる線である。第１のスイッ
チ群と接続した第１の制御線と、第２のスイッチ群と接
続した第２の制御線と、第３のスイッチ群と接続した第
３の制御線に、適当なパルスを送ることによって、行の
選択の変更ができる。また、スイッチとしてＭＯＳトラ
ンジスタを使用するのが望ましい。垂直走査回路にはブ
ートストラップ走査回路をするとよい。ｍ回の水平走査
で１フレームを構成する映像信号がＮＴＳＣ方式であれ
ば、ｍは４８０〜５２５である。映像入力するｋ（ｋ＜
ｍ）回の水平走査で１フィールドを構成する映像信号が
ＰＡＬ方式ならば、ｋは２５０〜３１３である。映像信
号入力手段は、前記ｋ回のうち、通常は１水平走査に対
応する映像信号を２行に書き込み、任意のｎ（ｎ≦ｋ）
回目ごとの水平走査のみは、前記ｎ回目の水平走査に対
応する映像信号を、前記ｍ行の任意の１行に書き込む。
このｎの値として、２〜８が望ましく、３〜４がより望
ましい。本発明は、ＮＴＳＣ方式やＰＡＬ方式に限ら
ず、いろいろな規格の映像信号を扱うことができる。例
えば、ＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃ Ａｒｒａ
ｙ；行数４８０行）、ＳＶＧＡ（Ｓｕｐｅｒ Ｖｉｄｅ
ｏ Ｇｒａｐｈｉｃ Ａｒｒａｙ；行数６００）、ＸＧ
Ａ（Ｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ；
行数７６８）、ＥＷＳ（Ｅｎｇｉｎｅｅｒｉｎｇ Ｗｏ
ｒｋＳｔａｔｉｏｎ；行数１０２４）などを扱うことが
できる。
であるインタレース回路を表す。Ｇ１は第１の制御線、
２は第２の制御線、３は第３の制御線、１−１，１−
２，１−３などは第１のスイッチ群、２−１，２−２，
２−３などは第２のスイッチ群、３−１，３−２，３−
３などは第３のスイッチ群である。ｍ１，ｍ３，ｍ５な
どは、垂直走査回路につながる線である。第１のスイッ
チ群と接続した第１の制御線と、第２のスイッチ群と接
続した第２の制御線と、第３のスイッチ群と接続した第
３の制御線に、適当なパルスを送ることによって、行の
選択の変更ができる。また、スイッチとしてＭＯＳトラ
ンジスタを使用するのが望ましい。垂直走査回路にはブ
ートストラップ走査回路をするとよい。ｍ回の水平走査
で１フレームを構成する映像信号がＮＴＳＣ方式であれ
ば、ｍは４８０〜５２５である。映像入力するｋ（ｋ＜
ｍ）回の水平走査で１フィールドを構成する映像信号が
ＰＡＬ方式ならば、ｋは２５０〜３１３である。映像信
号入力手段は、前記ｋ回のうち、通常は１水平走査に対
応する映像信号を２行に書き込み、任意のｎ（ｎ≦ｋ）
回目ごとの水平走査のみは、前記ｎ回目の水平走査に対
応する映像信号を、前記ｍ行の任意の１行に書き込む。
このｎの値として、２〜８が望ましく、３〜４がより望
ましい。本発明は、ＮＴＳＣ方式やＰＡＬ方式に限ら
ず、いろいろな規格の映像信号を扱うことができる。例
えば、ＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃ Ａｒｒａ
ｙ；行数４８０行）、ＳＶＧＡ（Ｓｕｐｅｒ Ｖｉｄｅ
ｏ Ｇｒａｐｈｉｃ Ａｒｒａｙ；行数６００）、ＸＧ
Ａ（Ｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ；
行数７６８）、ＥＷＳ（Ｅｎｇｉｎｅｅｒｉｎｇ Ｗｏ
ｒｋＳｔａｔｉｏｎ；行数１０２４）などを扱うことが
できる。
【００１２】本発明は、走査回路により複数行を順次走
査していくタイプのディスプレイならいずれにも使え
る。このようなタイプのディスプレイは、液晶ディスプ
レイ、プラズマディスプレイ、電子線フラットディスプ
レイ、エレクトロルミネッセンスディスプレイやマルチ
発光ダイオードディスプレイなどである。この中でも、
本発明は、いろいろな規格の映像信号を表示することか
ら、小型携帯型のディスプレイに対して大きな利点を持
つ。これらの液晶ディスプレイ、プラズマディスプレ
イ、電子線ディスプレイなどのなかで、最も携帯性に優
れるのは液晶ディスプレイであり、本発明を液晶ディス
プレイに適用するのが最も有利である。この液晶ディス
プレイは、アクティブマトリックス型でも単純マトリッ
クス型でもいずれでもよい。ただし、１データ線を、デ
ルタ配置のため水平方向にずれた複数の画素接続しなが
ら、複数行補間駆動ができるのはアクティブマトリック
ス型液晶ディスプレイである。例えば、後述する実施例
１がこの例である。２行同時駆動は、単純マトリック
ス、アクティブマトリックスのいずれでもできる。アク
ティブマトリックス型液晶ディスプレイは２端子型（Ｍ
ＩＭ型）、３端子型（ＴＦＴ型）のいずれでもよい。
査していくタイプのディスプレイならいずれにも使え
る。このようなタイプのディスプレイは、液晶ディスプ
レイ、プラズマディスプレイ、電子線フラットディスプ
レイ、エレクトロルミネッセンスディスプレイやマルチ
発光ダイオードディスプレイなどである。この中でも、
本発明は、いろいろな規格の映像信号を表示することか
ら、小型携帯型のディスプレイに対して大きな利点を持
つ。これらの液晶ディスプレイ、プラズマディスプレ
イ、電子線ディスプレイなどのなかで、最も携帯性に優
れるのは液晶ディスプレイであり、本発明を液晶ディス
プレイに適用するのが最も有利である。この液晶ディス
プレイは、アクティブマトリックス型でも単純マトリッ
クス型でもいずれでもよい。ただし、１データ線を、デ
ルタ配置のため水平方向にずれた複数の画素接続しなが
ら、複数行補間駆動ができるのはアクティブマトリック
ス型液晶ディスプレイである。例えば、後述する実施例
１がこの例である。２行同時駆動は、単純マトリック
ス、アクティブマトリックスのいずれでもできる。アク
ティブマトリックス型液晶ディスプレイは２端子型（Ｍ
ＩＭ型）、３端子型（ＴＦＴ型）のいずれでもよい。
【００１３】
【作用】通常は、１Ｈ信号を複数の行（この同時に選択
する行数をｐとする）で表示するが、ある１Ｈ信号を表
示するときは、ｑ（＜ｐ）行のみで表示する。特に、１
Ｈ信号を２行に書き込むが、ある行だけ、１行のみで１
Ｈ信号を書き込む。よって、ＮＴＳＣのように少ない行
数しか持たないディスプレイに、ＰＡＬのような必要な
行数が多い信号を入力しても、完全に間引く１Ｈ信号は
１行もない。このようにＮＴＳＣ方式に製造したディス
プレイを、ＰＡＬ方式のディスプレイにできるうえに、
ＰＡＬ用に製造したディスプレイを、ＮＴＳＣ方式のデ
ィスプレイにできる。このため、ひとつのディスプレイ
でいろいろな規格の映像信号を表示することができる。
また、パネルに最適な映像信号の反転入力を、簡単な回
路の付加のみで行える。
する行数をｐとする）で表示するが、ある１Ｈ信号を表
示するときは、ｑ（＜ｐ）行のみで表示する。特に、１
Ｈ信号を２行に書き込むが、ある行だけ、１行のみで１
Ｈ信号を書き込む。よって、ＮＴＳＣのように少ない行
数しか持たないディスプレイに、ＰＡＬのような必要な
行数が多い信号を入力しても、完全に間引く１Ｈ信号は
１行もない。このようにＮＴＳＣ方式に製造したディス
プレイを、ＰＡＬ方式のディスプレイにできるうえに、
ＰＡＬ用に製造したディスプレイを、ＮＴＳＣ方式のデ
ィスプレイにできる。このため、ひとつのディスプレイ
でいろいろな規格の映像信号を表示することができる。
また、パネルに最適な映像信号の反転入力を、簡単な回
路の付加のみで行える。
【００１４】
（実施例１）実施例１は、本発明をデルタ配置させた画
素に有効な２行補間駆動に適用する例である。２行補間
駆動では、２つの映像入力回路がある。図２は、本例の
映像信号の流れを表すブロック図である。図において、
２０は表示画素部、４０は表示画素部の垂直走査回路、
６０は行選択するインタレース回路、８０−１・８０−
２は表示画素部の水平走査回路、１００−１・１００−
２はサンプリングした映像信号を一時的に蓄積するライ
ンメモリ、１２０−１・１２０−２は液晶を駆動するた
めの映像信号のガンマ処理や電気極性の反転信号処理な
どを行う信号処理回路、１４０は表示装置を駆動するた
めの制御回路である。Ｓ1 とＳ2 は、それぞれ別の信号
処理回路１２０−１，１２０−２で信号処理された映像
信号を表す。このなかで第１の映像入力回路は８０−
１，１００−１，１２０−１を含み、第２の映像入力回
路８０−２，１００−２，１２０−２を含む。
素に有効な２行補間駆動に適用する例である。２行補間
駆動では、２つの映像入力回路がある。図２は、本例の
映像信号の流れを表すブロック図である。図において、
２０は表示画素部、４０は表示画素部の垂直走査回路、
６０は行選択するインタレース回路、８０−１・８０−
２は表示画素部の水平走査回路、１００−１・１００−
２はサンプリングした映像信号を一時的に蓄積するライ
ンメモリ、１２０−１・１２０−２は液晶を駆動するた
めの映像信号のガンマ処理や電気極性の反転信号処理な
どを行う信号処理回路、１４０は表示装置を駆動するた
めの制御回路である。Ｓ1 とＳ2 は、それぞれ別の信号
処理回路１２０−１，１２０−２で信号処理された映像
信号を表す。このなかで第１の映像入力回路は８０−
１，１００−１，１２０−１を含み、第２の映像入力回
路８０−２，１００−２，１２０−２を含む。
【００１５】図３はインタレース回路６０、表示画素部
２０、ラインメモリ１００−１，１００−２の詳細な回
路図を表す。図で、１０はスイッチング素子と液晶とカ
ラーフィルタなどからなる単位画素、Ｄ1 〜Ｄn は垂直
信号線（データ線）、Ｖ1 〜Ｖn は垂直走査回路からの
入る信号線、Ｌ1 〜Ｌn は行選択するための水平ゲート
線である。また１９はリセットトランジスタ、１８は一
時蓄積容量、１９はスイッチングトランジスタを表す。
２０、ラインメモリ１００−１，１００−２の詳細な回
路図を表す。図で、１０はスイッチング素子と液晶とカ
ラーフィルタなどからなる単位画素、Ｄ1 〜Ｄn は垂直
信号線（データ線）、Ｖ1 〜Ｖn は垂直走査回路からの
入る信号線、Ｌ1 〜Ｌn は行選択するための水平ゲート
線である。また１９はリセットトランジスタ、１８は一
時蓄積容量、１９はスイッチングトランジスタを表す。
【００１６】例えば、Ｖ１のパルスが“Ｈ”になると、
それに接続したトランジスタが導通し、インタレースパ
ルス（あるいは垂直選択パルス）φＧ，φＧｏ，φＧｅ
により３行の行から任意に行選択できる。従って、イン
タレース回路によって、インタレース、２線同時、２線
同時フィールド行ずらし、ノンインタレースなどの様々
な駆動が可能となる。
それに接続したトランジスタが導通し、インタレースパ
ルス（あるいは垂直選択パルス）φＧ，φＧｏ，φＧｅ
により３行の行から任意に行選択できる。従って、イン
タレース回路によって、インタレース、２線同時、２線
同時フィールド行ずらし、ノンインタレースなどの様々
な駆動が可能となる。
【００１７】図４は、実施例１の画素へ書き込む映像信
号を表す。パネルの行Ｌ１，Ｌ２，…で示し、対応する
行に書き込む映像信号を１Ｈ毎に、奇数フィールドでは
ｏ１，ｏ２，…偶数フィールドでは、ｅ１，ｅ２，…で
表す。その時、各行画素に書き込む信号のサンプリング
位相をＡとＢで、反転信号の極性を−＋で表す。このサ
ンプリング位相では、サンプリングタイミングの違いを
表す。図７は、デルタ配置と整列配置（ｂ）のシフトレ
ジスタ（８０−１，８０−２）からのサンプリングパル
スを表す。
号を表す。パネルの行Ｌ１，Ｌ２，…で示し、対応する
行に書き込む映像信号を１Ｈ毎に、奇数フィールドでは
ｏ１，ｏ２，…偶数フィールドでは、ｅ１，ｅ２，…で
表す。その時、各行画素に書き込む信号のサンプリング
位相をＡとＢで、反転信号の極性を−＋で表す。このサ
ンプリング位相では、サンプリングタイミングの違いを
表す。図７は、デルタ配置と整列配置（ｂ）のシフトレ
ジスタ（８０−１，８０−２）からのサンプリングパル
スを表す。
【００１８】図３のようにＲ・Ｇ・Ｂ各色をとなりあう
行で、１．５画素ずらしたデルタ配置では、水平解像度
の向上のために、各行毎にサンプリングパルス位相を１
８０°変える必要がある（図７（ａ））。また、各行毎
に反転信号の極性を変えることによって、フリッカを低
減させることができる。そこで、ラインメモリ１とライ
ンメモリ２での各映像信号のサンプリング位相と反転信
号の極性を図３のようにすれば、上述の目的が達成でき
る。
行で、１．５画素ずらしたデルタ配置では、水平解像度
の向上のために、各行毎にサンプリングパルス位相を１
８０°変える必要がある（図７（ａ））。また、各行毎
に反転信号の極性を変えることによって、フリッカを低
減させることができる。そこで、ラインメモリ１とライ
ンメモリ２での各映像信号のサンプリング位相と反転信
号の極性を図３のようにすれば、上述の目的が達成でき
る。
【００１９】図４で本例の映像信号書き込みを詳しく説
明する。
明する。
【００２０】映像信号のＡは、Ｈ1n（Ａ）で表すタイミ
ングでサンプリングされ、Ｂは図７（ａ）のＨ2n（Ｂ）
で表すタイミングでサンプリングされた信号である。映
像信号ｏ１，ｏ２を書き込む時、各１Ｈ信号はサンプリ
ング位相を変えて交互に（例えば、１Ｈ目の信号ｏ１
を、行Ｌ1 にｏ１Ａ−として、行Ｌ2 にｏ１Ｂ＋とし
て）書き込む。そして、映像信号ｏ３を書き込む映像圧
縮時は、１Ｈ信号の片方のみを（３Ｈ目の信号ｏ３を、
行画素Ｌ5 にｏ３Ａ−として）書き込むが、もう一方は
（ｏ３Ｂ＋）書き込まない。書き込まなかった映像信号
Δで表す。その結果、垂直方向の映像を圧縮したことに
なる。この様に、ｏ３信号を間引きしていないので、垂
直解像度は劣化しない。次の４Ｈ目の信号は、インタレ
ース回路により行Ｌ6 にはｏ４Ｂ＋を、行Ｌ7 にはｏ４
Ａ−という順序で書き込む。この様な通常駆動と圧縮駆
動動作は、奇数フィールド、偶数フィールドとも数Ｈ毎
に行う。
ングでサンプリングされ、Ｂは図７（ａ）のＨ2n（Ｂ）
で表すタイミングでサンプリングされた信号である。映
像信号ｏ１，ｏ２を書き込む時、各１Ｈ信号はサンプリ
ング位相を変えて交互に（例えば、１Ｈ目の信号ｏ１
を、行Ｌ1 にｏ１Ａ−として、行Ｌ2 にｏ１Ｂ＋とし
て）書き込む。そして、映像信号ｏ３を書き込む映像圧
縮時は、１Ｈ信号の片方のみを（３Ｈ目の信号ｏ３を、
行画素Ｌ5 にｏ３Ａ−として）書き込むが、もう一方は
（ｏ３Ｂ＋）書き込まない。書き込まなかった映像信号
Δで表す。その結果、垂直方向の映像を圧縮したことに
なる。この様に、ｏ３信号を間引きしていないので、垂
直解像度は劣化しない。次の４Ｈ目の信号は、インタレ
ース回路により行Ｌ6 にはｏ４Ｂ＋を、行Ｌ7 にはｏ４
Ａ−という順序で書き込む。この様な通常駆動と圧縮駆
動動作は、奇数フィールド、偶数フィールドとも数Ｈ毎
に行う。
【００２１】図５は、本例のタイミングチャートを表
す。図５（ｂ）は図５（ａ）の点線で囲った部分の拡大
図である。図７（ｃ）は、ある画素の反転映像信号波形
例を表す。奇数フィールドで、ラインメモリ１へＡ位
相、負極性信号、ラインメモリ２へＢ位相正極性の信号
を一時蓄積し、その後、各行へ転送する。図でφＨは水
平ブランキングパルス、φｃは選択された画素と垂直信
号線の残留電荷リセットパルス、φＧｏ・φＧｅ・φＧ
はインタレースパルス、Ｖ１，Ｖ２…は垂直走査パルス
である。水平ブランキングパルスは、映像信号の同期信
号などを表す。φＴ１はラインメモリ（１００−１）か
ら選択行への転送パルス、φＴ２はラインメモリ２（１
００−２）から選択行への転送パルスである。インタレ
ースパルスＶ１，Ｖ２は、１Ｈ目，２Ｈ目で選択行を表
す。
す。図５（ｂ）は図５（ａ）の点線で囲った部分の拡大
図である。図７（ｃ）は、ある画素の反転映像信号波形
例を表す。奇数フィールドで、ラインメモリ１へＡ位
相、負極性信号、ラインメモリ２へＢ位相正極性の信号
を一時蓄積し、その後、各行へ転送する。図でφＨは水
平ブランキングパルス、φｃは選択された画素と垂直信
号線の残留電荷リセットパルス、φＧｏ・φＧｅ・φＧ
はインタレースパルス、Ｖ１，Ｖ２…は垂直走査パルス
である。水平ブランキングパルスは、映像信号の同期信
号などを表す。φＴ１はラインメモリ（１００−１）か
ら選択行への転送パルス、φＴ２はラインメモリ２（１
００−２）から選択行への転送パルスである。インタレ
ースパルスＶ１，Ｖ２は、１Ｈ目，２Ｈ目で選択行を表
す。
【００２２】１Ｈ目に垂直パルスＶ１が“Ｈ”になる
と、その有効走査期間で、ラインメモリ１、ラインメモ
リ２に映像信号ｏ１がサンプリングされる。サンプリン
グタイミングは図７（ａ）に示す様に、行画素のｏｄｄ
行とｅｖｅｎ行ではサンプリング位相が異なる。
と、その有効走査期間で、ラインメモリ１、ラインメモ
リ２に映像信号ｏ１がサンプリングされる。サンプリン
グタイミングは図７（ａ）に示す様に、行画素のｏｄｄ
行とｅｖｅｎ行ではサンプリング位相が異なる。
【００２３】水平ブランキング期間になると、φＧｏ＝
φＴ１が“Ｈ”になり、行Ｌ１に、ラインメモリ１の信
号ｏ１Ａ−を書込む。次にφｃパルスにより、垂直信号
線をリセットし、φＧｅ＝φＴ２が“Ｈ”で、行Ｌ２に
ラインメモリ２の信号ｏ１Ｂ＋を書込む。その後、垂直
信号線を、２Ｈ目の信号書込みに備えてリセットする。
同様に２Ｈ目では、行Ｌ３に信号ｏ２Ａ−を、行Ｌ４に
信号ｏ２Ｂ＋を書き込む。そして、３Ｈ目では、行Ｌ５
に信号ｏ３Ａ−を書き込むがφＧｅは“Ｌ”のままなの
で行Ｌ６には信号ｏ３Ｂ＋を書き込まない。
φＴ１が“Ｈ”になり、行Ｌ１に、ラインメモリ１の信
号ｏ１Ａ−を書込む。次にφｃパルスにより、垂直信号
線をリセットし、φＧｅ＝φＴ２が“Ｈ”で、行Ｌ２に
ラインメモリ２の信号ｏ１Ｂ＋を書込む。その後、垂直
信号線を、２Ｈ目の信号書込みに備えてリセットする。
同様に２Ｈ目では、行Ｌ３に信号ｏ２Ａ−を、行Ｌ４に
信号ｏ２Ｂ＋を書き込む。そして、３Ｈ目では、行Ｌ５
に信号ｏ３Ａ−を書き込むがφＧｅは“Ｌ”のままなの
で行Ｌ６には信号ｏ３Ｂ＋を書き込まない。
【００２４】４Ｈ目では３Ｈ目で書き込まなかった行Ｌ
６から映像信号書き込みを行う。行Ｌ６の選択はφＧｅ
パルスで行うので、Ｖ３パルスは、３Ｈ目に引き続き４
Ｈ目でも“Ｈ”の状態である。行Ｌ６はφＧｅパルスで
選択し、行Ｌ７はφＧｏではくφＧパルスで選択する。
このように、映像の圧縮駆動毎にインレース回路の駆動
パルスにより行の選択を切り換える。また同様に図６の
ようにパルスを入力しても同じ表示ができる。
６から映像信号書き込みを行う。行Ｌ６の選択はφＧｅ
パルスで行うので、Ｖ３パルスは、３Ｈ目に引き続き４
Ｈ目でも“Ｈ”の状態である。行Ｌ６はφＧｅパルスで
選択し、行Ｌ７はφＧｏではくφＧパルスで選択する。
このように、映像の圧縮駆動毎にインレース回路の駆動
パルスにより行の選択を切り換える。また同様に図６の
ようにパルスを入力しても同じ表示ができる。
【００２５】本例の垂直走査回路を詳しく説明する。図
８（ａ）は、本例によるブートストラップの部分的回路
図、図８（ｂ）は、本実施例の操作を説明するための各
部分の電圧波形図である。
８（ａ）は、本例によるブートストラップの部分的回路
図、図８（ｂ）は、本実施例の操作を説明するための各
部分の電圧波形図である。
【００２６】垂直走査回路は単位回路がｎ段接続された
構成であり、各単位回路から走査パルスφ1 〜φn が順
次出力される。なお、（ａ）における各部分の電位は、
各部分に付した番号を用いてＶ（１）のように表すもの
とする。
構成であり、各単位回路から走査パルスφ1 〜φn が順
次出力される。なお、（ａ）における各部分の電位は、
各部分に付した番号を用いてＶ（１）のように表すもの
とする。
【００２７】同図において、（ａ）の単位回路におい
て、パルスＰ3 が印加された状態でパルスφｖ1 が立上
がると、トランジスタＭ１が導通状態にされ、電位Ｖ
（４）が上昇する。電位Ｖ（４）はトランジスタＭ２の
ゲート電位であるから、トランジスタＭ２は電位Ｖ
（４）に対応したコンダクタンスを示している。
て、パルスＰ3 が印加された状態でパルスφｖ1 が立上
がると、トランジスタＭ１が導通状態にされ、電位Ｖ
（４）が上昇する。電位Ｖ（４）はトランジスタＭ２の
ゲート電位であるから、トランジスタＭ２は電位Ｖ
（４）に対応したコンダクタンスを示している。
【００２８】続いて、パルスφｖ1 が立下がりパルスφ
ｖ2 が立ち上がると、トランジスタＭ２を通して電位Ｖ
（５）が上昇する。電位Ｖ（５）の上昇は、容量Ｃ１を
通してトランジスタＭ２のゲートにフィードバックさ
れ、ブートストラップ効果により電位Ｖ（４）を上昇さ
せる。電位Ｖ（４）の上昇はトランジスタＭ２のコンダ
クタンスを上昇させるように作用するために、パルスφ
ｖ2 はトランジスタＭ２によってほとんど電圧降下する
ことなく通過し、トランジスタＭ３を通して電位Ｖ
（５）を上昇させる。
ｖ2 が立ち上がると、トランジスタＭ２を通して電位Ｖ
（５）が上昇する。電位Ｖ（５）の上昇は、容量Ｃ１を
通してトランジスタＭ２のゲートにフィードバックさ
れ、ブートストラップ効果により電位Ｖ（４）を上昇さ
せる。電位Ｖ（４）の上昇はトランジスタＭ２のコンダ
クタンスを上昇させるように作用するために、パルスφ
ｖ2 はトランジスタＭ２によってほとんど電圧降下する
ことなく通過し、トランジスタＭ３を通して電位Ｖ
（５）を上昇させる。
【００２９】電位Ｖ（５）はトランジスタＭ５のゲート
電位であるから、トランジスタＭ５のコンダクタンスは
電位Ｖ（６）に対応して上昇する。続いて、パルスφｖ
1 が立上がると、トランジスタＭ５を通して電位Ｖ
（７）が上昇する。電位Ｖ（７）の上昇によって、上述
したブートストラップ効果により電位Ｖ（８）が更に上
昇する。電位Ｖ（８）の上昇はトランジスタＭ５のコン
ダクタンスを上昇させるように作用するために、パルス
φｖ1 はトランジスタＭ６及びＭ７を通して電位Ｖ
（８）を上昇させる（（ｂ）参照）。したがって、トラ
ンジスタＭ１０はゲート電位Ｖ（８）に対応したコンダ
クタンスを示す。
電位であるから、トランジスタＭ５のコンダクタンスは
電位Ｖ（６）に対応して上昇する。続いて、パルスφｖ
1 が立上がると、トランジスタＭ５を通して電位Ｖ
（７）が上昇する。電位Ｖ（７）の上昇によって、上述
したブートストラップ効果により電位Ｖ（８）が更に上
昇する。電位Ｖ（８）の上昇はトランジスタＭ５のコン
ダクタンスを上昇させるように作用するために、パルス
φｖ1 はトランジスタＭ６及びＭ７を通して電位Ｖ
（８）を上昇させる（（ｂ）参照）。したがって、トラ
ンジスタＭ１０はゲート電位Ｖ（８）に対応したコンダ
クタンスを示す。
【００３０】続いて、パルスφｖ2 が立上がると、トラ
ンジスタＭ５がＯＮとなって電位Ｖ（７）は接地電位に
リセットされ、トランジスタＭ７がＯＦＦとなる。した
がって、電位Ｖ（８）の部分は浮遊状態となる。
ンジスタＭ５がＯＮとなって電位Ｖ（７）は接地電位に
リセットされ、トランジスタＭ７がＯＦＦとなる。した
がって、電位Ｖ（８）の部分は浮遊状態となる。
【００３１】同時に、パルスφｖ2 が立上がることによ
って、トランジスタＭ１０を通して電位Ｖ（９）が上昇
する。この電位の上昇がブートストラップ効果によって
電位Ｖ（８）を更に上昇させる。このような電位Ｖ
（８）の変化を走査パルスφ1 として利用すれば、高い
電圧の走査パルスを得ることができる。
って、トランジスタＭ１０を通して電位Ｖ（９）が上昇
する。この電位の上昇がブートストラップ効果によって
電位Ｖ（８）を更に上昇させる。このような電位Ｖ
（８）の変化を走査パルスφ1 として利用すれば、高い
電圧の走査パルスを得ることができる。
【００３２】次に、パルスφｖ1 によって電位Ｖ（５）
がリセットされ、同時に電位Ｖ（１２）が上昇し、続く
パルスφｖ2 によって更に電位が上昇する。この電位Ｖ
（１２）を走査パルスφ2 として利用する。以下同様
に、高い電圧の走査パルスφ3〜φn がパルスφｖ2 に
同期して順次出力される。なお、図２において、駆動パ
ルスφｖ1 及びφｖ2 のタイミングを適当に定めれば、
走査パルスφ1 〜φn の波形を矩形に近づけることがで
きる。以上説明した垂直走査回路に、図５や図６のＶ３
のような長いパルスを出させるためには、図９のφＶ1
とφＶ2 のようなパルスを垂直走査回路に入力する。
がリセットされ、同時に電位Ｖ（１２）が上昇し、続く
パルスφｖ2 によって更に電位が上昇する。この電位Ｖ
（１２）を走査パルスφ2 として利用する。以下同様
に、高い電圧の走査パルスφ3〜φn がパルスφｖ2 に
同期して順次出力される。なお、図２において、駆動パ
ルスφｖ1 及びφｖ2 のタイミングを適当に定めれば、
走査パルスφ1 〜φn の波形を矩形に近づけることがで
きる。以上説明した垂直走査回路に、図５や図６のＶ３
のような長いパルスを出させるためには、図９のφＶ1
とφＶ2 のようなパルスを垂直走査回路に入力する。
【００３３】本例では、画素をデルタ配置させているの
で、図７（ａ）のように１８０°ずらせたサンプリング
位相を持たせたが整列配置のときは、２行とも同じタイ
ミングでサンプリングするので、映像信号は図７（ｂ）
のように２行とも同じサンプリング位相を持つ。また、
垂直走査回路に、ＣＭＯＳによるロジック回路を用いて
もよい。
で、図７（ａ）のように１８０°ずらせたサンプリング
位相を持たせたが整列配置のときは、２行とも同じタイ
ミングでサンプリングするので、映像信号は図７（ｂ）
のように２行とも同じサンプリング位相を持つ。また、
垂直走査回路に、ＣＭＯＳによるロジック回路を用いて
もよい。
【００３４】（実施例２）実施例１では、２行補間駆動
で、各行に異なるサンプリング位相と異なる信号極性の
映像信号をフィールド反転して書き込んだ。一方、実施
例２では、１Ｈごとに、第１の映像入力回路と第２の映
像入力回路が映像信号をサンプリングする位相を入れ替
える。ディスプレイには、図１で説明したようなＴＦＴ
型液晶ディスプレイを用いる。図１の信号処理回路１２
０−１、１２０−２は、１Ｈごとに反転し、互いに信号
極性が逆である信号Ｓ１、Ｓ２を出力する。図１０は、
各行に対応させてサンプリングした位相と信号極性を表
す図である。“Ａ”と“Ｂ”、“＋”と“−”の意味は
実施例１と同様である。奇数フィールドで、ｏ１信号を
入力するとき、行Ｌ１にＡ−信号を、行Ｌ２にＢ＋信号
を書き込む。ｏ２信号を入力するとき、行Ｌ３にＢ＋信
号を、行Ｌ４にＡ−信号を書き込む。そして、ｏ３信号
を書き込むときは、行Ｌ５のみにＡ−信号を書き込む。
本例のタイムチャートは省略するが、φＧｏ，φＧｅ，
φＧ，φＴ１，φＴ２，Ｖ１，Ｖ２，…は、実施例１と
異なる。
で、各行に異なるサンプリング位相と異なる信号極性の
映像信号をフィールド反転して書き込んだ。一方、実施
例２では、１Ｈごとに、第１の映像入力回路と第２の映
像入力回路が映像信号をサンプリングする位相を入れ替
える。ディスプレイには、図１で説明したようなＴＦＴ
型液晶ディスプレイを用いる。図１の信号処理回路１２
０−１、１２０−２は、１Ｈごとに反転し、互いに信号
極性が逆である信号Ｓ１、Ｓ２を出力する。図１０は、
各行に対応させてサンプリングした位相と信号極性を表
す図である。“Ａ”と“Ｂ”、“＋”と“−”の意味は
実施例１と同様である。奇数フィールドで、ｏ１信号を
入力するとき、行Ｌ１にＡ−信号を、行Ｌ２にＢ＋信号
を書き込む。ｏ２信号を入力するとき、行Ｌ３にＢ＋信
号を、行Ｌ４にＡ−信号を書き込む。そして、ｏ３信号
を書き込むときは、行Ｌ５のみにＡ−信号を書き込む。
本例のタイムチャートは省略するが、φＧｏ，φＧｅ，
φＧ，φＴ１，φＴ２，Ｖ１，Ｖ２，…は、実施例１と
異なる。
【００３５】本例では、信号処理回路１２０−１，１２
０−２が行う反転動作は、常に１Ｈごとに映像信号を反
転させる動作なので、直流電位制御フィードバック時定
数が小さくなる。よって、電源投入時の立ち上がりが速
くなり、積分用容量を小さくできる。
０−２が行う反転動作は、常に１Ｈごとに映像信号を反
転させる動作なので、直流電位制御フィードバック時定
数が小さくなる。よって、電源投入時の立ち上がりが速
くなり、積分用容量を小さくできる。
【００３６】（実施例３）実施例３は、ディスプレイ上
の２行ごとに信号極性を反転させる例である。ディスプ
レイには、実施例２と同様に図１で説明したようなＴＦ
Ｔ型液晶ディスプレイを用いる。ラインメモリ１，２へ
の入力信号のサンプリング位相を実施例１と同じにし
て、サンプリングするときの位相を変えなくても済むよ
うにしている。図１１は、各行に対応させてサンプリン
グした位相と信号極性を表す図である。“Ａ”と
“Ｂ”、“＋”と“−”の意味は実施例１と同様であ
る。実施例３では、基本的に１Ｈごとに信号極性を反転
させるが、映像信号を１行に書き込み圧縮するときは、
反転動作を１時停止する。奇数フィールドで、信号ｏ３
を行Ｌ５のみに書き込むとき、ラインメモリ２から書き
込む信号ｏ３の反転を一時停止する。また、信号ｏ７を
行Ｌ１２のみに書き込むときも、ラインメモリ１から書
き込む信号ｏ７の反転を一時停止する。これにより、パ
ネル中のどの４行に注目しても、正極性の信号と負極性
の信号が２行ずつ入っているので、反転信号の中心電圧
がずれることはない。
の２行ごとに信号極性を反転させる例である。ディスプ
レイには、実施例２と同様に図１で説明したようなＴＦ
Ｔ型液晶ディスプレイを用いる。ラインメモリ１，２へ
の入力信号のサンプリング位相を実施例１と同じにし
て、サンプリングするときの位相を変えなくても済むよ
うにしている。図１１は、各行に対応させてサンプリン
グした位相と信号極性を表す図である。“Ａ”と
“Ｂ”、“＋”と“−”の意味は実施例１と同様であ
る。実施例３では、基本的に１Ｈごとに信号極性を反転
させるが、映像信号を１行に書き込み圧縮するときは、
反転動作を１時停止する。奇数フィールドで、信号ｏ３
を行Ｌ５のみに書き込むとき、ラインメモリ２から書き
込む信号ｏ３の反転を一時停止する。また、信号ｏ７を
行Ｌ１２のみに書き込むときも、ラインメモリ１から書
き込む信号ｏ７の反転を一時停止する。これにより、パ
ネル中のどの４行に注目しても、正極性の信号と負極性
の信号が２行ずつ入っているので、反転信号の中心電圧
がずれることはない。
【００３７】（実施例４）実施例４ディスプレイの行数
はＮＴＳＣ信号の走査線数と同じで、１行おきに各画素
への接続を行う。ディスプレイは、アクティブマトリッ
クス型あるいは単純マトリックス型液晶ディスプレイを
使う。図１２は、本例の液晶ディスプレイを表す。水平
有効走査期間内に映像信号を直接、各行に書き込むので
ラインメモリは不要になる。本例も、行（Ｌ１，Ｌ２，
…）の配線に、図２を使って説明した実施例１と同等イ
ンターレース回路がある。図１３は、本例のタイミング
チャートである。
はＮＴＳＣ信号の走査線数と同じで、１行おきに各画素
への接続を行う。ディスプレイは、アクティブマトリッ
クス型あるいは単純マトリックス型液晶ディスプレイを
使う。図１２は、本例の液晶ディスプレイを表す。水平
有効走査期間内に映像信号を直接、各行に書き込むので
ラインメモリは不要になる。本例も、行（Ｌ１，Ｌ２，
…）の配線に、図２を使って説明した実施例１と同等イ
ンターレース回路がある。図１３は、本例のタイミング
チャートである。
【００３８】（実施例５）実施例５のディスプレイの行
数はＮＴＳＣ信号の走査線数と同じで、２行同時駆動を
する。ディスプレイは、整方格子配置させた画素を持つ
アクティブマトリックス型あるいは単純マトリックス型
液晶ディスプレイを使う。同時に行選択する２行に書き
込む信号を、図７（ｂ）で説明したように、それぞれ同
じタイミングでサンプリングする。そして、図１で説明
したインターレース回路を使うことで、ＮＴＳＣ信号よ
り走査線数が多いＰＡＬ信号でも、映像歪みがない。本
例で、信号Ｓ１のレベルと信号Ｓ２のレベルは同じであ
る。また、奇数フィールドと偶数フィールドで組み合わ
せる行を変える行ずらし駆動を行う。
数はＮＴＳＣ信号の走査線数と同じで、２行同時駆動を
する。ディスプレイは、整方格子配置させた画素を持つ
アクティブマトリックス型あるいは単純マトリックス型
液晶ディスプレイを使う。同時に行選択する２行に書き
込む信号を、図７（ｂ）で説明したように、それぞれ同
じタイミングでサンプリングする。そして、図１で説明
したインターレース回路を使うことで、ＮＴＳＣ信号よ
り走査線数が多いＰＡＬ信号でも、映像歪みがない。本
例で、信号Ｓ１のレベルと信号Ｓ２のレベルは同じであ
る。また、奇数フィールドと偶数フィールドで組み合わ
せる行を変える行ずらし駆動を行う。
【００３９】一方、２行同時で映像信号により忠実な映
像表示をするために、信号Ｓ１に原映像信号、信号Ｓ２
に選択行の原映像信号と次行の映像信号の平均を使用し
てもよい。例えば、１Ｈ期間でｏｄｄ１の信号を行Ｌ２
と行Ｌ３に書き込むとき、行Ｌ２に原映像信号ｏｄｄ１
を書き込み、行Ｌ３に、先取りした２Ｈ期間の信号ｏｄ
ｄ２と信号ｏｄｄ１との平均の信号（（ｏｄｄ１＋ｏｄ
ｄ２）／２）を書き込む。また、奇数フィールドと偶数
フィールドで同じ行の組み合わせでもよい。
像表示をするために、信号Ｓ１に原映像信号、信号Ｓ２
に選択行の原映像信号と次行の映像信号の平均を使用し
てもよい。例えば、１Ｈ期間でｏｄｄ１の信号を行Ｌ２
と行Ｌ３に書き込むとき、行Ｌ２に原映像信号ｏｄｄ１
を書き込み、行Ｌ３に、先取りした２Ｈ期間の信号ｏｄ
ｄ２と信号ｏｄｄ１との平均の信号（（ｏｄｄ１＋ｏｄ
ｄ２）／２）を書き込む。また、奇数フィールドと偶数
フィールドで同じ行の組み合わせでもよい。
【００４０】（実施例６）本例は、１Ｈ信号を２行に書
き込むノンインタレース変換を行い、この２行に書き込
むデータを映像信号から別々にサンプリングする。液晶
パネルの画素配列に対応したサンプリングが可能であ
る。また、ラインメモリへの書き込み、読み出しを非同
期に行うこと、すなわちラインメモリに書き込みを行っ
ている間に同じラインメモリから映像信号データの読み
出しを行うことにより、同期方式に対してラインメモリ
を半分にすることができる。なお、第１フィールドと第
２フィールドとで同一水平走査期間の映像信号データを
書き込む液晶パネルの行を１行ずらすことで垂直解像度
を向上することができる。
き込むノンインタレース変換を行い、この２行に書き込
むデータを映像信号から別々にサンプリングする。液晶
パネルの画素配列に対応したサンプリングが可能であ
る。また、ラインメモリへの書き込み、読み出しを非同
期に行うこと、すなわちラインメモリに書き込みを行っ
ている間に同じラインメモリから映像信号データの読み
出しを行うことにより、同期方式に対してラインメモリ
を半分にすることができる。なお、第１フィールドと第
２フィールドとで同一水平走査期間の映像信号データを
書き込む液晶パネルの行を１行ずらすことで垂直解像度
を向上することができる。
【００４１】図１４（ａ）に本発明における液晶表示装
置のシステム構成を示す。１はテレビジョン信号等映像
信号の入力端子、２はＲＧＢ信号に変換するデコーダ、
３はラインメモリ、４は信号を所定の期間毎に順次正転
反転に切替え液晶駆動用交流信号とする反転制御及び信
号増幅部、５はメモリ制御と反転制御及び液晶パネル駆
動用のパルスを形成するロジック部である。６は液晶パ
ネルを示し、このうち７は水平方向の走査手段としての
水平シフトレジスタ（ＨＳＲ）、８は垂直方向の走査手
段としての垂直シフトレジスタ（ＶＳＲ）、９は画素部
である。１に入力されたインターレース信号は、２でデ
コードされたのち３のラインメモリにより線順次走査信
号に変換され、６の液晶パネルは６０Ｈｚ（ＮＴＳＣ）
または、５０Ｈｚ（ＰＡＬ）周期で画面全体が書き換え
られる。
置のシステム構成を示す。１はテレビジョン信号等映像
信号の入力端子、２はＲＧＢ信号に変換するデコーダ、
３はラインメモリ、４は信号を所定の期間毎に順次正転
反転に切替え液晶駆動用交流信号とする反転制御及び信
号増幅部、５はメモリ制御と反転制御及び液晶パネル駆
動用のパルスを形成するロジック部である。６は液晶パ
ネルを示し、このうち７は水平方向の走査手段としての
水平シフトレジスタ（ＨＳＲ）、８は垂直方向の走査手
段としての垂直シフトレジスタ（ＶＳＲ）、９は画素部
である。１に入力されたインターレース信号は、２でデ
コードされたのち３のラインメモリにより線順次走査信
号に変換され、６の液晶パネルは６０Ｈｚ（ＮＴＳＣ）
または、５０Ｈｚ（ＰＡＬ）周期で画面全体が書き換え
られる。
【００４２】図１５に、ラインメモリ部のブロック図を
示す。１、２、３はメモリ部の入力映像信号、４はメモ
リ書き込み用のシフトレジスタ（ＷＳＲ）、２６はＷＳ
Ｒ用のスタートパルス（ＷＳＴ）、２７はＷＳＲ用のク
ロックパルス、１８はメモリ読み出し用シフトレジスタ
（ＲＳＲ）、２８はＲＳＲ用のスタートパルス（ＲＳ
Ｔ）、２９はＲＳＲ用のクロックパルスである。１９、
２０、２１は映像信号データの出力線である。
示す。１、２、３はメモリ部の入力映像信号、４はメモ
リ書き込み用のシフトレジスタ（ＷＳＲ）、２６はＷＳ
Ｒ用のスタートパルス（ＷＳＴ）、２７はＷＳＲ用のク
ロックパルス、１８はメモリ読み出し用シフトレジスタ
（ＲＳＲ）、２８はＲＳＲ用のスタートパルス（ＲＳ
Ｔ）、２９はＲＳＲ用のクロックパルスである。１９、
２０、２１は映像信号データの出力線である。
【００４３】図１６に、画素の色配列を示す。画素配置
はモザイク型デルタ配列である。このため、垂直信号線
（図１４（ｂ）の１５）には異なる色の画素が接続され
る。また、偶数行と奇数行で、画素の水平方向の位置を
０．５画素、同色の画素同士は１．５画素ずらして配置
している。
はモザイク型デルタ配列である。このため、垂直信号線
（図１４（ｂ）の１５）には異なる色の画素が接続され
る。また、偶数行と奇数行で、画素の水平方向の位置を
０．５画素、同色の画素同士は１．５画素ずらして配置
している。
【００４４】図１４（ｂ）に液晶パネルの表示部の回路
構成を示す。７は水平シフトレジスタ（ＨＳＲ）、８は
垂直シフトレジスタ（ＶＳＲ）、１０は画素部を示す。
１１は薄膜トランジスタ、１５は液晶、１２は保持容
量、２１は対向電極、１６は映像信号入力線、１４は垂
直信号線、１３はゲート線、１７は信号線選択スイッチ
を示す。７１はＨＳＲのスタートパルス（ＨＳＴ）、７
２はＨＳＲのクロックパルス、８１はＶＳＲのスタート
パルス（ＶＳＴ）、８２はＶＳＲのクロックパルスであ
る。
構成を示す。７は水平シフトレジスタ（ＨＳＲ）、８は
垂直シフトレジスタ（ＶＳＲ）、１０は画素部を示す。
１１は薄膜トランジスタ、１５は液晶、１２は保持容
量、２１は対向電極、１６は映像信号入力線、１４は垂
直信号線、１３はゲート線、１７は信号線選択スイッチ
を示す。７１はＨＳＲのスタートパルス（ＨＳＴ）、７
２はＨＳＲのクロックパルス、８１はＶＳＲのスタート
パルス（ＶＳＴ）、８２はＶＳＲのクロックパルスであ
る。
【００４５】図１７は、ラインメモリ部と液晶パネル部
の動作タイミングを示す図で、ＳＩＧ１はメモリ部の入
力映像信号（Ｒ、Ｇ、Ｂ）、ＳＩＧ２はメモリ書き込み
用のシフトレジスタ（ＷＳＲ）のスタートパルス、ＳＩ
Ｇ３はＷＳＲのクロックパルス、ＳＩＧ４はメモリ読み
出し用シフトレジスタ（ＲＳＲ）のスタートパルス、Ｓ
ＩＧ５はＲＳＲのクロックパルスである。ＳＩＧ６は奇
数行か偶数行かを示す信号（ＯＤＤ）、ＳＩＧ７は液晶
パネルの水平シフトレジスタ（ＨＳＲ）のスタートパル
ス、ＳＩＧ８はＨＳＲのクロックパルスである。
の動作タイミングを示す図で、ＳＩＧ１はメモリ部の入
力映像信号（Ｒ、Ｇ、Ｂ）、ＳＩＧ２はメモリ書き込み
用のシフトレジスタ（ＷＳＲ）のスタートパルス、ＳＩ
Ｇ３はＷＳＲのクロックパルス、ＳＩＧ４はメモリ読み
出し用シフトレジスタ（ＲＳＲ）のスタートパルス、Ｓ
ＩＧ５はＲＳＲのクロックパルスである。ＳＩＧ６は奇
数行か偶数行かを示す信号（ＯＤＤ）、ＳＩＧ７は液晶
パネルの水平シフトレジスタ（ＨＳＲ）のスタートパル
ス、ＳＩＧ８はＨＳＲのクロックパルスである。
【００４６】本例では、図１５を用いて水平画素数６０
０、垂直画素数４８０の液晶パネルに表示する場合につ
いて説明する。本例の映像信号のサンプリングは右から
左へ行われる。前段のデコーダ部で液晶表示に適したガ
ンマ補正とラインメモリのダイナミックレンジに合わせ
た中間増幅をされた映像信号１、２、３は、２ｘ６００
段のシフトレジスタ４によってサンプリングされ、トラ
ンジスタ５、６、７…を通してラインメモリ８に書き込
まれる。サンプリングは１Ｈ期間に液晶パネルの水平画
素数の２倍にあたる１２００回行う。サンプリングは液
晶パネルに合わせてＲ、Ｇ、Ｂの順で行い、Ｒo1、
Ｇe1、Ｂo1、Ｒe1、Ｇo1、Ｂe1…（Ｒoi、Ｇoi、Ｂoiは
液晶パネルの偶数行に対応するデータ、Ｒei、Ｇei、Ｂ
eiは液晶パネルの奇数行に対応するデータを表す）の順
にラインメモリに書き込まれる。
０、垂直画素数４８０の液晶パネルに表示する場合につ
いて説明する。本例の映像信号のサンプリングは右から
左へ行われる。前段のデコーダ部で液晶表示に適したガ
ンマ補正とラインメモリのダイナミックレンジに合わせ
た中間増幅をされた映像信号１、２、３は、２ｘ６００
段のシフトレジスタ４によってサンプリングされ、トラ
ンジスタ５、６、７…を通してラインメモリ８に書き込
まれる。サンプリングは１Ｈ期間に液晶パネルの水平画
素数の２倍にあたる１２００回行う。サンプリングは液
晶パネルに合わせてＲ、Ｇ、Ｂの順で行い、Ｒo1、
Ｇe1、Ｂo1、Ｒe1、Ｇo1、Ｂe1…（Ｒoi、Ｇoi、Ｂoiは
液晶パネルの偶数行に対応するデータ、Ｒei、Ｇei、Ｂ
eiは液晶パネルの奇数行に対応するデータを表す）の順
にラインメモリに書き込まれる。
【００４７】一方、ラインメモリからのデータの読み出
しは、液晶パネルの偶数行に対するデータＲo1、Ｇo1、
Ｂo1、Ｒo2、Ｇo2、Ｂo2、…Ｒo200、Ｇo200、Ｂo200と
奇数行に対応するデータＲe1、Ｇe1、Ｂe1、Ｒe2、
Ｇe2、Ｂe2、…Ｒe200、Ｇe200、Ｂe200とに分けて行
い、１Ｈ期間に両者を液晶パネルに転送する。尚、サン
プリングの時点でＲoi、Ｇoi、Ｂoi間、及び、Ｒei、Ｇ
ei、Ｂei間はそれぞれ、液晶パネルの１画素に対応する
分、位相がずれるため、ラインメモリから読み出し、及
び液晶パネルへ書き込みは上記３画素を同時に行う。す
なわち、液晶パネルに１行目のデータを転送する場合
は、ＯＤＤ信号８が“Ｈ”になり、シフトレジスタ１８
の１段目の出力が“Ｈ”になると、ＡＮＤゲート１０が
“Ｈ”となるため、トランジスタ１２、１３、１４が導
通し、データＲo1、Ｇo1、Ｂo1が同時に出力信号線１
９、２０、２１に出力される。同様に、液晶パネルに２
行目のデータを転送する場合は、入力信号４９に印加さ
れるＯＤＤ信号９が“Ｈ”になり、シフトレジスタ１８
の１段目の出力が“Ｈ”になると、ＡＮＤゲート１１が
“Ｈ”になるため、トランジスタ１５、１６、１７が導
通し、データＲe1、Ｇe1、Ｂe1が同時に出力信号線１
９、２０、２１に出力される。
しは、液晶パネルの偶数行に対するデータＲo1、Ｇo1、
Ｂo1、Ｒo2、Ｇo2、Ｂo2、…Ｒo200、Ｇo200、Ｂo200と
奇数行に対応するデータＲe1、Ｇe1、Ｂe1、Ｒe2、
Ｇe2、Ｂe2、…Ｒe200、Ｇe200、Ｂe200とに分けて行
い、１Ｈ期間に両者を液晶パネルに転送する。尚、サン
プリングの時点でＲoi、Ｇoi、Ｂoi間、及び、Ｒei、Ｇ
ei、Ｂei間はそれぞれ、液晶パネルの１画素に対応する
分、位相がずれるため、ラインメモリから読み出し、及
び液晶パネルへ書き込みは上記３画素を同時に行う。す
なわち、液晶パネルに１行目のデータを転送する場合
は、ＯＤＤ信号８が“Ｈ”になり、シフトレジスタ１８
の１段目の出力が“Ｈ”になると、ＡＮＤゲート１０が
“Ｈ”となるため、トランジスタ１２、１３、１４が導
通し、データＲo1、Ｇo1、Ｂo1が同時に出力信号線１
９、２０、２１に出力される。同様に、液晶パネルに２
行目のデータを転送する場合は、入力信号４９に印加さ
れるＯＤＤ信号９が“Ｈ”になり、シフトレジスタ１８
の１段目の出力が“Ｈ”になると、ＡＮＤゲート１１が
“Ｈ”になるため、トランジスタ１５、１６、１７が導
通し、データＲe1、Ｇe1、Ｂe1が同時に出力信号線１
９、２０、２１に出力される。
【００４８】ラインメモリへ書き込み、読み出しは、以
下の順序で行う。まず、書き込み側のシフトレジスタ４
のスタート信号２６によりシフトレジスタ４が動作を開
始し、１水平走査期間内に１２００回のサンプリングを
行い、ラインメモリに順番に書き込む。（６００＋６）
以上のサンプリングが終了した時点で、読み出し側のシ
フトレジスタ１８のスタート信号２８によりシフトレジ
スタ１８が動作を開始し、ラインメモリ１、３、５番地
（Ｒo1、Ｇo1、Ｂo1）、７、９、１１番地（Ｒo2、
Ｇo2、Ｂo2）…の順で奇数番地のデータが３データずつ
同時に読み出される。このときの読み出しクロックの周
期を書き込みクロックの３倍とすると、ラインメモリの
書き込みが終了した時点では、（１２００−６）番地ま
での読み出しを行っており、ラインメモリに書き込む前
に読み出しを行うことはない。また、読み出しは１水平
走査期間ｔHの半分のｔH／２以内に液晶パネルの１行目
への書き込みを終了する。次のｔＨ／２期間に上記と同
様にラインメモリの２、４、６番地（Ｂe1、Ｒe1、
Ｇe1）、８、１０、１２番地（Ｂe2、Ｒe2、Ｇe2）…の
順で偶数番地のデータが３データずつ同時に読み出され
る。このとき次の水平走査期間の映像信号のサンプリン
グが行われ、ラインメモリにデータが書き込まれている
が、書き込みに対して、読み出しを先行すれば書き込み
と読み出しの順序が逆になることはない。
下の順序で行う。まず、書き込み側のシフトレジスタ４
のスタート信号２６によりシフトレジスタ４が動作を開
始し、１水平走査期間内に１２００回のサンプリングを
行い、ラインメモリに順番に書き込む。（６００＋６）
以上のサンプリングが終了した時点で、読み出し側のシ
フトレジスタ１８のスタート信号２８によりシフトレジ
スタ１８が動作を開始し、ラインメモリ１、３、５番地
（Ｒo1、Ｇo1、Ｂo1）、７、９、１１番地（Ｒo2、
Ｇo2、Ｂo2）…の順で奇数番地のデータが３データずつ
同時に読み出される。このときの読み出しクロックの周
期を書き込みクロックの３倍とすると、ラインメモリの
書き込みが終了した時点では、（１２００−６）番地ま
での読み出しを行っており、ラインメモリに書き込む前
に読み出しを行うことはない。また、読み出しは１水平
走査期間ｔHの半分のｔH／２以内に液晶パネルの１行目
への書き込みを終了する。次のｔＨ／２期間に上記と同
様にラインメモリの２、４、６番地（Ｂe1、Ｒe1、
Ｇe1）、８、１０、１２番地（Ｂe2、Ｒe2、Ｇe2）…の
順で偶数番地のデータが３データずつ同時に読み出され
る。このとき次の水平走査期間の映像信号のサンプリン
グが行われ、ラインメモリにデータが書き込まれている
が、書き込みに対して、読み出しを先行すれば書き込み
と読み出しの順序が逆になることはない。
【００４９】ラインメモリへの書き込みが終了してから
データの読み出しを行う場合には２水平走査期間の映像
信号に対するラインメモリが必要であるが、本例のよう
にラインメモリに書き込みを行っている間に同じライン
メモリから映像信号データの読み出しを行うことによ
り、ラインメモリを半分にすることができる。
データの読み出しを行う場合には２水平走査期間の映像
信号に対するラインメモリが必要であるが、本例のよう
にラインメモリに書き込みを行っている間に同じライン
メモリから映像信号データの読み出しを行うことによ
り、ラインメモリを半分にすることができる。
【００５０】以上のタイミングを図１７に示す。読み出
されたデータは、図１４（ａ）の反転アンプ４で交流信
号に変換されて、液晶パネル６に入力される。この液晶
パネルの水平シフトレジスタ７は、ラインメモリ部のシ
フトレジスタ（図１５の１８）と同じ段数で同じタイミ
ングで駆動される。また、４８０段の垂直シフトレジス
タ９はラインメモリ部の読み出し開始信号に先行してシ
フト動作を行う。
されたデータは、図１４（ａ）の反転アンプ４で交流信
号に変換されて、液晶パネル６に入力される。この液晶
パネルの水平シフトレジスタ７は、ラインメモリ部のシ
フトレジスタ（図１５の１８）と同じ段数で同じタイミ
ングで駆動される。また、４８０段の垂直シフトレジス
タ９はラインメモリ部の読み出し開始信号に先行してシ
フト動作を行う。
【００５１】２４０の水平走査期間で以上の動作を繰り
返すことにより、１フィールドで液晶パネルの４８０行
の行に映像信号データを書き込むことができる。なお、
第１フィールドと第２フィールドとで同１Ｈ期間の映像
信号データを書き込む液晶パネルの行は同一でも良い
し、図１８のように１行ずらしても良いが、１行ずらし
た場合は垂直解像度を向上することができる。図１８に
液晶パネル上に、各フィールド毎に２ｋ〜２（ｋ＋２）
の各行へ書き込まれる信号を示す。
返すことにより、１フィールドで液晶パネルの４８０行
の行に映像信号データを書き込むことができる。なお、
第１フィールドと第２フィールドとで同１Ｈ期間の映像
信号データを書き込む液晶パネルの行は同一でも良い
し、図１８のように１行ずらしても良いが、１行ずらし
た場合は垂直解像度を向上することができる。図１８に
液晶パネル上に、各フィールド毎に２ｋ〜２（ｋ＋２）
の各行へ書き込まれる信号を示す。
【００５２】ここでＯｋおよびＯ′ｋは第１フィールド
（奇数フィールド）において、また、Ｅｋ及びＥ′ｋは
第２フィールド（偶数フィールド）において、インター
レース信号の第ｋ番目の水平走査期間の映像信号を液晶
パネルの奇数行と偶数行の画素配列に合わせて、それぞ
れ異なるタイミングでサンプリングしたデータである。
この場合、第２フィールドでは垂直シフトレジスタのス
タートのタイミングを第１フィールドに対しｔH／２早
くし、かつ、ラインメモリの読み出し順序を奇数行デー
タ（Ｂe1、Ｒe1、Ｇe1…）からにしている。
（奇数フィールド）において、また、Ｅｋ及びＥ′ｋは
第２フィールド（偶数フィールド）において、インター
レース信号の第ｋ番目の水平走査期間の映像信号を液晶
パネルの奇数行と偶数行の画素配列に合わせて、それぞ
れ異なるタイミングでサンプリングしたデータである。
この場合、第２フィールドでは垂直シフトレジスタのス
タートのタイミングを第１フィールドに対しｔH／２早
くし、かつ、ラインメモリの読み出し順序を奇数行デー
タ（Ｂe1、Ｒe1、Ｇe1…）からにしている。
【００５３】本例の液晶パネルは、垂直信号線に異なる
色の画素が接続されているが、他の例として図２０のよ
うに垂直信号線に同一色の画素が接続されている液晶パ
ネルも可能であり、この場合には、ラインメモリの読み
出し側の配線を図１９のようにすればよい。
色の画素が接続されているが、他の例として図２０のよ
うに垂直信号線に同一色の画素が接続されている液晶パ
ネルも可能であり、この場合には、ラインメモリの読み
出し側の配線を図１９のようにすればよい。
【００５４】また、本例では、映像信号の保持手段とし
てコンデンサを用いてアナログ信号の状態で保持してい
る（図１４（ａ）のメモリ部３）が、この部分はＡ／Ｄ
コンバータ、デジタルラインメモリ、及びＤ／Ａコンバ
ータで構成してもよい。
てコンデンサを用いてアナログ信号の状態で保持してい
る（図１４（ａ）のメモリ部３）が、この部分はＡ／Ｄ
コンバータ、デジタルラインメモリ、及びＤ／Ａコンバ
ータで構成してもよい。
【００５５】そして、前述のしたような垂直走査変更手
段を設けることにより、いろいろな規格の映像信号を表
示できる。
段を設けることにより、いろいろな規格の映像信号を表
示できる。
【００５６】本例は、隣接する２行を互いに０．５画素
ずらし、かつ、Ｒ、Ｇ、Ｂのカラー画素をデルタ状にし
た配置が可能であり、水平解像度の高い、なめらかな表
示が得られる。また、ラインメモリに書き込みを行って
いる間に同じラインメモリから映像信号データの読み出
しを行いことにより、ラインメモリへの書き込みが終了
してからデータの読み出しを行う場合に比べ、ラインメ
モリを半減することができる。さらに、第１フィールド
と第２フィールドとで同一水平走査期間の映像信号デー
タを書き込む液晶パネルの行を１行ずらすことにより、
垂直解像度を向上することができる。
ずらし、かつ、Ｒ、Ｇ、Ｂのカラー画素をデルタ状にし
た配置が可能であり、水平解像度の高い、なめらかな表
示が得られる。また、ラインメモリに書き込みを行って
いる間に同じラインメモリから映像信号データの読み出
しを行いことにより、ラインメモリへの書き込みが終了
してからデータの読み出しを行う場合に比べ、ラインメ
モリを半減することができる。さらに、第１フィールド
と第２フィールドとで同一水平走査期間の映像信号デー
タを書き込む液晶パネルの行を１行ずらすことにより、
垂直解像度を向上することができる。
【００５７】（実施例７）本例は、信号をシリアル入力
し、読み出し時には入力時とは異なる順序と周波数でシ
リアル出力可能なアナログラインメモリを用いて、同一
の水平走査信号から異なるタイミングでサンプリングし
た２種類の信号を形成する。そしてこれを１Ｈ期間内に
２行にそれぞれ書き込むことにより、６０Ｈｚ毎に画面
全体の書き換えをする一方で、偶数フィールドと奇数フ
ィールドで走査する２行ずつの組み合わせを１行ずら
す。これにより低コスト、小規模なシステムにおいてフ
リッカがなく、高解像度、高階調の良好な画質を実現す
るとともに、少ない配線数で水平方向の画面の拡大、縮
小、左右反転などの特殊な再生画を容易に実現するもの
である。
し、読み出し時には入力時とは異なる順序と周波数でシ
リアル出力可能なアナログラインメモリを用いて、同一
の水平走査信号から異なるタイミングでサンプリングし
た２種類の信号を形成する。そしてこれを１Ｈ期間内に
２行にそれぞれ書き込むことにより、６０Ｈｚ毎に画面
全体の書き換えをする一方で、偶数フィールドと奇数フ
ィールドで走査する２行ずつの組み合わせを１行ずら
す。これにより低コスト、小規模なシステムにおいてフ
リッカがなく、高解像度、高階調の良好な画質を実現す
るとともに、少ない配線数で水平方向の画面の拡大、縮
小、左右反転などの特殊な再生画を容易に実現するもの
である。
【００５８】図１６に、本例で用いる液晶パネルの画素
の色配列の例を示す。ここで液晶パネルの表示部の回路
構成は図１４（ｂ）であり、また画素配置はモザイク型
デルタ配列である。このため、図１４（ｂ）の１４の垂
直信号線には異なる色の画素が接続される。また、偶数
行と奇数行で、同色の画素の水平方向の位置を半周期
（１．５画素）ずらして配置しているため、各色の信号
に対するタイミングを偶数行と奇数行で変えてサンプリ
ングを行う。
の色配列の例を示す。ここで液晶パネルの表示部の回路
構成は図１４（ｂ）であり、また画素配置はモザイク型
デルタ配列である。このため、図１４（ｂ）の１４の垂
直信号線には異なる色の画素が接続される。また、偶数
行と奇数行で、同色の画素の水平方向の位置を半周期
（１．５画素）ずらして配置しているため、各色の信号
に対するタイミングを偶数行と奇数行で変えてサンプリ
ングを行う。
【００５９】図１４（ａ）に、読み出し用と書き込み用
の２系統のシフトレジスタを用いてシリアルＩＮ−シリ
アルＯＵＴを実現するラインメモリを用いた液晶ディス
プレイのシステム構成を示す。１はＴＶ信号の入力端
子、２はコンポジットＴＶ信号をＲＧＢ色信号に変換す
るデコーダ部、３はアナログラインメモリ部、４は信号
を所定の期間毎に順次正転反転に切替え液晶駆動用の信
号とする反転制御及び信号増幅部、５はメモリ制御と反
転制御及び液晶パネル駆動用のパルスを形成するロジッ
ク部である。６は液晶パネルを示し、このうち７は水平
方向の走査手段としての水平シフトレジスタ（ＨＳ
Ｒ）、８は垂直方向の走査手段としての垂直シフトレジ
スタ（ＶＳＲ）、９は画素部である。１に入力されたイ
ンターレース信号は、２でカラーデコードされたのち３
のラインメモリにより線順次走査信号に変換され、６の
液晶パネルは６０Ｈｚ周期で画面全体が書き換えられ
る。ここでは、メモリ部３で、ＲＧＢの画素の空間的配
置にあわせて、メモリに信号情報をサンプリングして書
き込んでいるが、２のデコード部においてＲＧＢの画素
配列の順序に合わせて、ＲＧＢ信号それぞれに異なる量
の遅延をかけることも可能である。この場合は同一のサ
ンプリングパルスで液晶上の画素の空間的配置に合わせ
た信号情報を得ることが可能になり、メモリ部及び液晶
パネルのサンプリングクロックの周波数を１／３にでき
る。
の２系統のシフトレジスタを用いてシリアルＩＮ−シリ
アルＯＵＴを実現するラインメモリを用いた液晶ディス
プレイのシステム構成を示す。１はＴＶ信号の入力端
子、２はコンポジットＴＶ信号をＲＧＢ色信号に変換す
るデコーダ部、３はアナログラインメモリ部、４は信号
を所定の期間毎に順次正転反転に切替え液晶駆動用の信
号とする反転制御及び信号増幅部、５はメモリ制御と反
転制御及び液晶パネル駆動用のパルスを形成するロジッ
ク部である。６は液晶パネルを示し、このうち７は水平
方向の走査手段としての水平シフトレジスタ（ＨＳ
Ｒ）、８は垂直方向の走査手段としての垂直シフトレジ
スタ（ＶＳＲ）、９は画素部である。１に入力されたイ
ンターレース信号は、２でカラーデコードされたのち３
のラインメモリにより線順次走査信号に変換され、６の
液晶パネルは６０Ｈｚ周期で画面全体が書き換えられ
る。ここでは、メモリ部３で、ＲＧＢの画素の空間的配
置にあわせて、メモリに信号情報をサンプリングして書
き込んでいるが、２のデコード部においてＲＧＢの画素
配列の順序に合わせて、ＲＧＢ信号それぞれに異なる量
の遅延をかけることも可能である。この場合は同一のサ
ンプリングパルスで液晶上の画素の空間的配置に合わせ
た信号情報を得ることが可能になり、メモリ部及び液晶
パネルのサンプリングクロックの周波数を１／３にでき
る。
【００６０】図２１に、本例における上記アナログライ
ンメモリ部のブロック図を示す。１８はメモリ部の入力
段、１９はメモリ書き込み用のシフトレジスタ（ＷＳ
Ｒ）、２０はＷＳＲ用のスタートパルス（ＷＳＴ）、２
１−１，２１−２はＷＳＲ用の二相クロックパルス（Ｗ
ＣＬＫ１，ＷＣＬＫ２）、２２はメモリ読み出し用シフ
トレジスタ（ＲＳＲ）、２３はＲＳＲ用のスタートパル
ス（ＲＳＴ）、２４はＲＳＲ用のクロックパルス（ＲＣ
ＬＫ）である。２５は液晶パネルの色配列に合わせＶｉ
ｄｅｏ線に送る信号を切り替えるための切り替え制御部
である。３３はサンプルホールド回路であり、３４がサ
ンプルホールドパルスの入力端子である。２６はメモリ
部の出力段である。２７Ｒ，２７Ｇ，２７Ｂはそれぞれ
ＲＧＢ信号の入力端子であり、２８Ａ，２８Ｂ，２８Ｃ
は、それぞれＲとＧ、ＧとＢ、ＢとＲを書き込む液晶画
面の偶数行と奇数行で２５のスイッチで切り替えて出力
する出力端子であり、２９が切り替え制御信号の入力端
子である。３５はメモリからの読み出しタイミングを微
調整するための制御端子であり、この役割については後
述する。３０ａ〜３０ｆはＲＧＢ各色の液晶画面の偶数
行、奇数行用のメモリ列であり、書き込み用のシフトレ
ジスタの１クロックおきに交互に同一水平信号から振り
分けられる。ここの部分の具体的に構成例は図２８に示
される。ここで４３Ａ，Ｂ，Ｃは図２１において２５と
３３の間のメモリの出力線を示す。また３０ａ〜ｆの１
〜ｎは、それぞれのメモリ列の１ｂｉｔ〜ｎｂｉｔまで
を表す。信号を読み出すときには２９の切り替え制御信
号により、３０ａ，３０ｃ，３０ｅ，か３０ｂ，３０
ｄ，３０ｆを選択する。
ンメモリ部のブロック図を示す。１８はメモリ部の入力
段、１９はメモリ書き込み用のシフトレジスタ（ＷＳ
Ｒ）、２０はＷＳＲ用のスタートパルス（ＷＳＴ）、２
１−１，２１−２はＷＳＲ用の二相クロックパルス（Ｗ
ＣＬＫ１，ＷＣＬＫ２）、２２はメモリ読み出し用シフ
トレジスタ（ＲＳＲ）、２３はＲＳＲ用のスタートパル
ス（ＲＳＴ）、２４はＲＳＲ用のクロックパルス（ＲＣ
ＬＫ）である。２５は液晶パネルの色配列に合わせＶｉ
ｄｅｏ線に送る信号を切り替えるための切り替え制御部
である。３３はサンプルホールド回路であり、３４がサ
ンプルホールドパルスの入力端子である。２６はメモリ
部の出力段である。２７Ｒ，２７Ｇ，２７Ｂはそれぞれ
ＲＧＢ信号の入力端子であり、２８Ａ，２８Ｂ，２８Ｃ
は、それぞれＲとＧ、ＧとＢ、ＢとＲを書き込む液晶画
面の偶数行と奇数行で２５のスイッチで切り替えて出力
する出力端子であり、２９が切り替え制御信号の入力端
子である。３５はメモリからの読み出しタイミングを微
調整するための制御端子であり、この役割については後
述する。３０ａ〜３０ｆはＲＧＢ各色の液晶画面の偶数
行、奇数行用のメモリ列であり、書き込み用のシフトレ
ジスタの１クロックおきに交互に同一水平信号から振り
分けられる。ここの部分の具体的に構成例は図２８に示
される。ここで４３Ａ，Ｂ，Ｃは図２１において２５と
３３の間のメモリの出力線を示す。また３０ａ〜ｆの１
〜ｎは、それぞれのメモリ列の１ｂｉｔ〜ｎｂｉｔまで
を表す。信号を読み出すときには２９の切り替え制御信
号により、３０ａ，３０ｃ，３０ｅ，か３０ｂ，３０
ｄ，３０ｆを選択する。
【００６１】図２２に、水平走査期間における液晶及び
メモリ駆動タイミングを示す。ＳＧ１Ｒは赤色の映像信
号、ＳＧ１Ｇは緑色の映像信号、ＳＧ１Ｂは青色の映像
信号、ＳＧ２はＷＳＴ、ＳＧ３はＷＣＬＫ１、ＳＧ４は
ＷＣＬＫ２、ＳＧ５はＲＳＴ、ＳＧ６はＲＣＬＫ、ＳＧ
７は色選択切り替え信号、ＳＧ８Ａ〜Ｃはメモリ部から
出力される線順次走査信号に変換された信号、ＳＧ９は
ＨＳＴ、ＳＧ１０はＨ１、ＳＧ１１はＨ２である。
メモリ駆動タイミングを示す。ＳＧ１Ｒは赤色の映像信
号、ＳＧ１Ｇは緑色の映像信号、ＳＧ１Ｂは青色の映像
信号、ＳＧ２はＷＳＴ、ＳＧ３はＷＣＬＫ１、ＳＧ４は
ＷＣＬＫ２、ＳＧ５はＲＳＴ、ＳＧ６はＲＣＬＫ、ＳＧ
７は色選択切り替え信号、ＳＧ８Ａ〜Ｃはメモリ部から
出力される線順次走査信号に変換された信号、ＳＧ９は
ＨＳＴ、ＳＧ１０はＨ１、ＳＧ１１はＨ２である。
【００６２】このような構成をとることにより、倍密度
でサンプリングされたシリアルな信号は、ひとつおきに
取り出され、液晶画面の画素配置に合うよう順番を並び
変えた２つのシリアル信号に直されたあと、各出力端子
に切り替えられながら、別のクロックで動作する読み出
し用のシフトレジスタにより１水平走査期間に連続して
走査される。
でサンプリングされたシリアルな信号は、ひとつおきに
取り出され、液晶画面の画素配置に合うよう順番を並び
変えた２つのシリアル信号に直されたあと、各出力端子
に切り替えられながら、別のクロックで動作する読み出
し用のシフトレジスタにより１水平走査期間に連続して
走査される。
【００６３】図２３に、本実施例における液晶パネル上
に、フィールド毎に各行（２ｎ〜２（ｎ＋２））へ書き
込まれる信号を示す。ここでＯn （ｍ）及びＯn ・
（ｍ）はｍフレーム目のインターレース信号の奇数行の
ｎ番目の信号をパネルの偶数行と奇数行の画素配列に合
わせそれぞれ異なるタイミングでサンプリングしたデー
タである。
に、フィールド毎に各行（２ｎ〜２（ｎ＋２））へ書き
込まれる信号を示す。ここでＯn （ｍ）及びＯn ・
（ｍ）はｍフレーム目のインターレース信号の奇数行の
ｎ番目の信号をパネルの偶数行と奇数行の画素配列に合
わせそれぞれ異なるタイミングでサンプリングしたデー
タである。
【００６４】画面の偶数行と奇数行とも共に１フィール
ド（６０Ｈｚ）毎に書き換えられることにより、動解像
度、フリッカの問題とも解決される。また、１フィール
ドでみると、垂直方向の解像度は原信号の半分になって
しまうが、次のフィールドで１行ずらして表示すること
により擬似的に垂直解像度を上げている。
ド（６０Ｈｚ）毎に書き換えられることにより、動解像
度、フリッカの問題とも解決される。また、１フィール
ドでみると、垂直方向の解像度は原信号の半分になって
しまうが、次のフィールドで１行ずらして表示すること
により擬似的に垂直解像度を上げている。
【００６５】このようにして、低コストのラインメモリ
においてインターレース信号を線順次走査信号に変換し
良好な画質を実現する。
においてインターレース信号を線順次走査信号に変換し
良好な画質を実現する。
【００６６】ところで、ここでは倍密度でサンプリング
されたシリアルな信号を液晶画面の画素配置に合うよう
順番を並び変えた２つのシリアル信号に直したが、イン
ライン型の画素配列のように偶数行と奇数行の色配列順
序が同じ場合など、画素配列とメモリ配列の関係によっ
てはサンプリングされた信号の順序を並び変えなくても
低コストのラインメモリにおいてインターレース信号を
線順次走査信号に変換し良好な画質を実現する効果が得
られる。
されたシリアルな信号を液晶画面の画素配置に合うよう
順番を並び変えた２つのシリアル信号に直したが、イン
ライン型の画素配列のように偶数行と奇数行の色配列順
序が同じ場合など、画素配列とメモリ配列の関係によっ
てはサンプリングされた信号の順序を並び変えなくても
低コストのラインメモリにおいてインターレース信号を
線順次走査信号に変換し良好な画質を実現する効果が得
られる。
【００６７】ここで、図２１のメモリ読み出し位置の微
調整用のスイッチ３５の役割について説明するため、メ
モリ出力信号と液晶パネルの画素に書き込まれる信号に
ついて考える。図２４は、図２１のメモリ部の各信号を
表している。ＳＧ２１はメモリの読み出しスタートパル
スであり、ＳＧ２２は読み出しクロックである。ＳＧ２
３はサンプルホールド前のメモリ出力である。ＳＧ２４
はサンプルホールドパルスであり、立ち上がりでＳＧ２
３をサンプリングし、立ち下がりでホールドする。ＳＧ
２５はサンプルホールド後の出力信号である。
調整用のスイッチ３５の役割について説明するため、メ
モリ出力信号と液晶パネルの画素に書き込まれる信号に
ついて考える。図２４は、図２１のメモリ部の各信号を
表している。ＳＧ２１はメモリの読み出しスタートパル
スであり、ＳＧ２２は読み出しクロックである。ＳＧ２
３はサンプルホールド前のメモリ出力である。ＳＧ２４
はサンプルホールドパルスであり、立ち上がりでＳＧ２
３をサンプリングし、立ち下がりでホールドする。ＳＧ
２５はサンプルホールド後の出力信号である。
【００６８】こうしてメモリから読み出された信号は、
反転制御アンプを介して図１４（ｂ）の液晶パネルの１
４のＶｉｄｅｏ信号入力端子に入力され、水平のシフト
レジスタ７により垂直信号線選択用トランジスタ１７の
ゲートに順次電圧を印加することにより、薄膜トランジ
スタ１０で選択されている画素の液晶と保持容量を順次
充電していく。このときの充電の様子を図２５に示す。
ＳＧ２６、ＳＧ２７は隣りあう垂直信号線選択用トラン
ジスタ１７のゲート電圧であり、ＳＧ２８、ＳＧ２９
は、このとき各垂直信号線に接続し、対応する薄膜トラ
ンジスタ１０により選択されている隣り合う画素の液晶
と保持容量の電位変化である。
反転制御アンプを介して図１４（ｂ）の液晶パネルの１
４のＶｉｄｅｏ信号入力端子に入力され、水平のシフト
レジスタ７により垂直信号線選択用トランジスタ１７の
ゲートに順次電圧を印加することにより、薄膜トランジ
スタ１０で選択されている画素の液晶と保持容量を順次
充電していく。このときの充電の様子を図２５に示す。
ＳＧ２６、ＳＧ２７は隣りあう垂直信号線選択用トラン
ジスタ１７のゲート電圧であり、ＳＧ２８、ＳＧ２９
は、このとき各垂直信号線に接続し、対応する薄膜トラ
ンジスタ１０により選択されている隣り合う画素の液晶
と保持容量の電位変化である。
【００６９】しかし、図２５の例ではＳＧ２５のメモリ
からの各ビット出力とＳＧ２６，ＳＧ２７の垂直信号線
選択信号の位相が合っていないため、選択期間が次のビ
ットにかかってしまっている。このため、画素の充電電
位も本来のビットを充電していながらも、選択期間の最
終において次ビットできまる電位になってしまう。この
結果、液晶パネルには本来の信号が表示されない。特
に、液晶パネルにより選択パルスの遅延時間や遅延時間
が異なるものに対して、同じメモリを利用しようとする
場合には、最適な位相関係にメモリ出力を調整する必要
がある。
からの各ビット出力とＳＧ２６，ＳＧ２７の垂直信号線
選択信号の位相が合っていないため、選択期間が次のビ
ットにかかってしまっている。このため、画素の充電電
位も本来のビットを充電していながらも、選択期間の最
終において次ビットできまる電位になってしまう。この
結果、液晶パネルには本来の信号が表示されない。特
に、液晶パネルにより選択パルスの遅延時間や遅延時間
が異なるものに対して、同じメモリを利用しようとする
場合には、最適な位相関係にメモリ出力を調整する必要
がある。
【００７０】ここでは、例として図２６に示すような回
路を用いて、図２１の３５のスイッチ制御に応じてメモ
リ読み出しクロックをメモリ読み出しスタートパルスに
対して半位相ずらす。端子３７には、端子２４から入力
したメモリ読み出しクロック（ＲＣＬＫ）が入力され、
端子３８から、位相を制御された読み出しクロックが出
力される。このとき各信号と画素の充電電位を図２７に
示す。メモリ読み出しクロックをスタートパルスに対し
て半位相ずらしたため、ＳＧ２５のメモリから各ビット
出力とＳＧ２６，ＳＧ２７の垂直信号線選択信号の位相
が合い、本来の信号が液晶画素に充電されている。もち
ろん、３５の微調整用の端子は多ビットにすることによ
り、より細かな位相調整に対応可能となり、メモリの活
用の幅の拡大と画質の向上につながる。そして、先に説
明した垂直走査変更手段により、いろいろな規格の映像
信号を表示することができる。
路を用いて、図２１の３５のスイッチ制御に応じてメモ
リ読み出しクロックをメモリ読み出しスタートパルスに
対して半位相ずらす。端子３７には、端子２４から入力
したメモリ読み出しクロック（ＲＣＬＫ）が入力され、
端子３８から、位相を制御された読み出しクロックが出
力される。このとき各信号と画素の充電電位を図２７に
示す。メモリ読み出しクロックをスタートパルスに対し
て半位相ずらしたため、ＳＧ２５のメモリから各ビット
出力とＳＧ２６，ＳＧ２７の垂直信号線選択信号の位相
が合い、本来の信号が液晶画素に充電されている。もち
ろん、３５の微調整用の端子は多ビットにすることによ
り、より細かな位相調整に対応可能となり、メモリの活
用の幅の拡大と画質の向上につながる。そして、先に説
明した垂直走査変更手段により、いろいろな規格の映像
信号を表示することができる。
【００７１】（実施例８）図２９に実施例８として、書
き込み用のシフトレジスタと読み出し用のＸ方向走査デ
コーダを備えたシリアルＩＮ−シリアルＯＵＴを実現す
るアナログラインメモリ部のブロック図を示す。全体の
システムは図１４（ａ）と同じ構成である。図２９にお
いて、１８はメモリ部の入力段、１９はメモリ書き込み
用のシフトレジスタ（ＷＳＲ）、２０はＷＳＲ用のスタ
ートパルス（ＷＳＴ）、２１−１，２１−２はＷＳＲ用
の二相クロックパルス（ＷＣＬＫ１，ＷＣＬＫ２）、３
６はメモリ読み出し用デコーダ（ＲＤＥＣＯ）、３１は
デコーダを制御する制御部、３２は制御部からの制御信
号を伝えるためのバスである。２５は液晶パネルの色配
列に合わせＶｉｄｅｏ線の送る信号を切り替えるための
切り替え制御部であり、２６はメモリ部の出力段であ
る。２７Ｒ，２７Ｇ，２７ＢはそれぞれＲＧＢ信号の入
力端子であり、２８Ａ，２８Ｂ，２８Ｃは、それぞれＲ
とＧ、ＧとＢ、ＢとＲを書き込む液晶画面の偶数行と奇
数行で２５のスイッチで切り替えて出力する出力端子で
あり、２９が切り替え制御信号の入力端子である。３０
ａ〜３０ｆはＲＧＢ各色の液晶画面の偶数行、奇数行用
のメモリ列である。
き込み用のシフトレジスタと読み出し用のＸ方向走査デ
コーダを備えたシリアルＩＮ−シリアルＯＵＴを実現す
るアナログラインメモリ部のブロック図を示す。全体の
システムは図１４（ａ）と同じ構成である。図２９にお
いて、１８はメモリ部の入力段、１９はメモリ書き込み
用のシフトレジスタ（ＷＳＲ）、２０はＷＳＲ用のスタ
ートパルス（ＷＳＴ）、２１−１，２１−２はＷＳＲ用
の二相クロックパルス（ＷＣＬＫ１，ＷＣＬＫ２）、３
６はメモリ読み出し用デコーダ（ＲＤＥＣＯ）、３１は
デコーダを制御する制御部、３２は制御部からの制御信
号を伝えるためのバスである。２５は液晶パネルの色配
列に合わせＶｉｄｅｏ線の送る信号を切り替えるための
切り替え制御部であり、２６はメモリ部の出力段であ
る。２７Ｒ，２７Ｇ，２７ＢはそれぞれＲＧＢ信号の入
力端子であり、２８Ａ，２８Ｂ，２８Ｃは、それぞれＲ
とＧ、ＧとＢ、ＢとＲを書き込む液晶画面の偶数行と奇
数行で２５のスイッチで切り替えて出力する出力端子で
あり、２９が切り替え制御信号の入力端子である。３０
ａ〜３０ｆはＲＧＢ各色の液晶画面の偶数行、奇数行用
のメモリ列である。
【００７２】図３０に、本例の水平走査期間における液
晶及びメモリ駆動タイミングを示す。ＳＧ１Ｒは赤色の
映像信号、ＳＧ１Ｇは緑色の映像信号、ＳＧ１Ｂは青色
の映像信号、ＳＧ２はＷＳＴ、ＳＧ３はＷＣＬＫ１、Ｓ
Ｇ４はＷＣＬＫ２、ＳＧ７は色選択切り替え信号、ＳＧ
８Ａ〜ＣはＸデコーダの制御信号に応じてメモリ部から
出力される線順次走査信号に変換された信号であり、こ
こではメモリに記憶された水平走査期間の信号の一部
（ａ部）を読み出すことにより、水平方向に画面を拡大
している。ＳＧ９はＨＳＴ、ＳＧ１０はＨ１、ＳＧ１１
はＨ２である。ここで、Ｘデコーダ制御パルスは省略し
ている。
晶及びメモリ駆動タイミングを示す。ＳＧ１Ｒは赤色の
映像信号、ＳＧ１Ｇは緑色の映像信号、ＳＧ１Ｂは青色
の映像信号、ＳＧ２はＷＳＴ、ＳＧ３はＷＣＬＫ１、Ｓ
Ｇ４はＷＣＬＫ２、ＳＧ７は色選択切り替え信号、ＳＧ
８Ａ〜ＣはＸデコーダの制御信号に応じてメモリ部から
出力される線順次走査信号に変換された信号であり、こ
こではメモリに記憶された水平走査期間の信号の一部
（ａ部）を読み出すことにより、水平方向に画面を拡大
している。ＳＧ９はＨＳＴ、ＳＧ１０はＨ１、ＳＧ１１
はＨ２である。ここで、Ｘデコーダ制御パルスは省略し
ている。
【００７３】図３１に、（ａ）原信号画像と、（ｂ）本
実施例により実現される画像の模式図を示す。本例のよ
うに、メモリ読み出し手段とメモリ書き込み手段の順序
を入れ替えたり、シフトレジスタの動作周波数やスター
ト位置を変える構成のラインメモリを用いることによ
り、低コストで簡易なラインメモリのシステムでありな
がら容易に水平方向の画面の拡大や縮小、左右反転、画
面移動などの特殊な画像表示が実現される。そして、先
に説明した垂直走査変更手段により、いろいろな規格の
映像信号を表示できる。
実施例により実現される画像の模式図を示す。本例のよ
うに、メモリ読み出し手段とメモリ書き込み手段の順序
を入れ替えたり、シフトレジスタの動作周波数やスター
ト位置を変える構成のラインメモリを用いることによ
り、低コストで簡易なラインメモリのシステムでありな
がら容易に水平方向の画面の拡大や縮小、左右反転、画
面移動などの特殊な画像表示が実現される。そして、先
に説明した垂直走査変更手段により、いろいろな規格の
映像信号を表示できる。
【００７４】（実施例９）実施例９は、本発明を電子線
フラットディスプレイに適用した例である。ディスプレ
イに、各画素ごとの電子源と、その電子源が出射する電
子によって励起発光する蛍光板を備えたフラットパネル
を使用する。図９は、その電子線フラットディスプレイ
を簡単に表す。図中、３２５はリアプレート、３２６は
障壁、３２７はフェースプレートであり、これらで気密
容器を構成し、ディスプレイの内部を真空に維持する。
３２１は基板、３２２は電子源、３２３は行方向配線、
３２４は列方向配線であり、これらをリアプレート３２
５に固定する。３２８は蛍光体、３２９はメタルバック
であり、これらをフェイスプレート３２７に固定する。
電子源３２２は、電子を蛍光体３２８に衝突させること
で、蛍光体３２８を励起発光させる。蛍光体には、赤、
青、緑の３原色の光を出すものを配置しておく。メタル
バック３２９は、蛍光体３２８が発する光を鏡面反射さ
せて光利用効率を向上させたり、電子の衝突から蛍光体
３２８を保護したり、高電圧入力端子Ｈｖから高電圧が
入力され電子を加速したりする役割がある。電子源３２
２は、縦Ｍ個、横Ｎ個、合計Ｍ×Ｎ個あり、それぞれを
互いに直交するＭ本の行方向配線３２３とＮ本の列方向
配線３２４で接続する。Ｄｘ１，Ｄｘ２，…，ＤｘＭは
行方向配線の入力端であり、Ｄｙ１，Ｄｙ２，…，Ｄｙ
Ｎは列方向配線の入力端である。行方向配線３２３はデ
ータ配線になり、列方向配線３２４は走査配線になる。
フラットディスプレイに適用した例である。ディスプレ
イに、各画素ごとの電子源と、その電子源が出射する電
子によって励起発光する蛍光板を備えたフラットパネル
を使用する。図９は、その電子線フラットディスプレイ
を簡単に表す。図中、３２５はリアプレート、３２６は
障壁、３２７はフェースプレートであり、これらで気密
容器を構成し、ディスプレイの内部を真空に維持する。
３２１は基板、３２２は電子源、３２３は行方向配線、
３２４は列方向配線であり、これらをリアプレート３２
５に固定する。３２８は蛍光体、３２９はメタルバック
であり、これらをフェイスプレート３２７に固定する。
電子源３２２は、電子を蛍光体３２８に衝突させること
で、蛍光体３２８を励起発光させる。蛍光体には、赤、
青、緑の３原色の光を出すものを配置しておく。メタル
バック３２９は、蛍光体３２８が発する光を鏡面反射さ
せて光利用効率を向上させたり、電子の衝突から蛍光体
３２８を保護したり、高電圧入力端子Ｈｖから高電圧が
入力され電子を加速したりする役割がある。電子源３２
２は、縦Ｍ個、横Ｎ個、合計Ｍ×Ｎ個あり、それぞれを
互いに直交するＭ本の行方向配線３２３とＮ本の列方向
配線３２４で接続する。Ｄｘ１，Ｄｘ２，…，ＤｘＭは
行方向配線の入力端であり、Ｄｙ１，Ｄｙ２，…，Ｄｙ
Ｎは列方向配線の入力端である。行方向配線３２３はデ
ータ配線になり、列方向配線３２４は走査配線になる。
【００７５】このような電子線フラットディスプレイで
も、先に説明したような垂直走査変更手段を使用するこ
とで、いろいろな規格の映像信号を表示することができ
る。
も、先に説明したような垂直走査変更手段を使用するこ
とで、いろいろな規格の映像信号を表示することができ
る。
【００７６】
【発明の効果】本発明により、簡単な回路の付加のみ
で、いろいろな規格の映像信号をパネルに反転入力しな
がら、映像の歪みを最大限に小さくすることができる。
で、いろいろな規格の映像信号をパネルに反転入力しな
がら、映像の歪みを最大限に小さくすることができる。
【図１】本発明の垂直走査変更手段の例を表す図。
【図２】実施例１の映像信号の流れを表すブロック図。
【図３】インタレース回路、ラインメモリの詳細図。
【図４】パネル上の各行の映像信号の位相と極性を表す
図。
図。
【図５】タイミングチャートの例を表す図。
【図６】タイミングチャートの例を表す図。
【図７】デルタ配置のサンプリングパルス（ａ）、整列
配置のサンプリングパルス（ｂ）と反転させた映像信号
（ｃ）をそれぞれ表す図。
配置のサンプリングパルス（ｂ）と反転させた映像信号
（ｃ）をそれぞれ表す図。
【図８】ブートストラップ走査回路の回路図（ａ）と電
圧波形（ｂ）を表す図。
圧波形（ｂ）を表す図。
【図９】図５、図６の走査パルスを起こさせる電圧波形
を表す図。
を表す図。
【図１０】実施例２のパネル上の各行の映像信号の位相
と極性を表す図。
と極性を表す図。
【図１１】実施例３のパネル上の各行の映像信号の位相
と極性を表す図。
と極性を表す図。
【図１２】実施例４の画素配列を表す図。
【図１３】タイミングチャートの例を表す図。
【図１４】実施例６、７、８の映像信号の流れを表すブ
ッロク図（ａ）と表示部の詳細図（ｂ）。
ッロク図（ａ）と表示部の詳細図（ｂ）。
【図１５】映像信号入力を表す図。
【図１６】画素の色配列を表す図。
【図１７】タイミングチャートの例を表す図。
【図１８】実施例６のパネル上の各行の映像信号を表す
図。
図。
【図１９】映像信号入力を表す図。
【図２０】画素の色配列を表す図。
【図２１】アナログラインメモリのブロック図。
【図２２】タイミングチャートの例を表す図。
【図２３】実施例７のパネル上の各行の映像信号を表す
図。
図。
【図２４】タイミングチャートの例を表す図。
【図２５】タイミングチャートの例を表す図。
【図２６】映像信号を位相を合わせる回路の例を表す
図。
図。
【図２７】タイミングチャートの例を表す図。
【図２８】映像信号入力を表す図。
【図２９】アナログラインメモリのブロック図。
【図３０】タイミングチャートの例を表す図。
【図３１】原信号画像（ａ）と実施例８による画像の模
式図（ｂ）。
式図（ｂ）。
【図３２】電子線フラットディスプレイを表す図。
【図３３】従来の映像信号の流れのブロック図（ａ）と
画素の詳細図（ｂ）。
画素の詳細図（ｂ）。
【図３４】従来のパネル上の各行の映像信号の極性を表
す図。
す図。
Ｇ１ 第１の制御線 Ｇ２ 第２の制御線 Ｇ３ 第３の制御線 ６０ インタレース回路
Claims (38)
- 【請求項１】 複数の画素がマトリックス状に配置さ
れ、行数がｍ行のパネルを備え、ｋ（ｋ≠ｍかつｋ≠ｍ
／２）回の水平走査で１フィールドを構成する映像信号
を、順次行選択しながら、前記ｍ行に書き込んでいくデ
ィスプレイにおいて、 １フィールド内に、前記ｋ回の水平走査に対応する映像
信号の全てを、前記ｍ行のいずれかの行に書き込み、任
意の水平走査に対応する映像信号を書き込む行数を変え
る垂直走査変更手段を有することを特徴とするディスプ
レイ。 - 【請求項２】 前記垂直走査変更手段は、第１の制御線
と接続した第１のスイッチ群と、第２の制御線と接続し
た第２のスイッチ群と、第３の制御線と接続した第３の
スイッチ群を含む請求項１に記載のディスプレイ。 - 【請求項３】 前記垂直走査変更手段は、前記ｋ回のう
ち任意のｎ（ｎ≦ｋ）回目の水平走査に対応する映像信
号を、前記ｍ行中の任意の行に書き込める請求項１また
は２に記載のディスプレイ。 - 【請求項４】 前記複数の画素はデルタ配置されてお
り、前記垂直走査変更手段は、前記ｋ回のうち、通常は
１水平走査に対応する映像信号を２行に書き込み、任意
のｎ（ｎ≦ｋ）回目ごとの水平走査のみは、前記ｎ回目
の水平走査に対応する映像信号を、前記ｍ行の任意の１
行に書き込む請求項１ないし３のいずれか１項に記載の
ディスプレイ。 - 【請求項５】 前記複数の画素は整列配置されており、
前記垂直走査変更手段は、２行補間駆動により、前記１
水平走査に対応する映像信号を２行に書き込む請求項１
ないし４のいずれか１項に記載のディスプレイ。 - 【請求項６】 前記垂直走査変更手段は、２行同時駆動
により、前記１水平走査に対応する映像信号を２行に書
き込む請求項１ないし４のいずれか１項に記載のディス
プレイ。 - 【請求項７】 前記ｋ回の水平走査で１フィールドを構
成する映像信号はＰＡＬ方式である請求項１ないし６の
いずれか１項に記載のディスプレイ。 - 【請求項８】 前記ｋは、２５０〜３１３である請求項
１ないし７のいずれか１項に記載のディスプレイ。 - 【請求項９】 前記パネルは、通常ＮＴＳＣ方式の映像
信号を表示する請求項１ないし８のいずれか１項に記載
のディスプレイ。 - 【請求項１０】 ｍ回の水平走査で１フレームを構成す
る映像信号はＮＴＳＣ方式である請求項１ないし９のい
ずれか１項に記載のディスプレイ。 - 【請求項１１】 前記ｍは、４８０〜５２５である請求
項１ないし１０のいずれか１項に記載のディスプレイ。 - 【請求項１２】 前記ｎは、２〜８である請求項３ない
し１１のいずれか１項に記載のディスプレイ。 - 【請求項１３】 前記ｎは、３〜４である請求項３ない
し１１のいずれか１項に記載のディスプレイ。 - 【請求項１４】 前記ｎは、１フィールド内で交互に、
３と４になる請求項３ないし１１のいずれか１項に記載
のディスプレイ。 - 【請求項１５】 前記垂直走査変更手段は、ブートスト
ラップ走査回路を含む請求項１ないし１４のいずれか１
項に記載のディスプレイ。 - 【請求項１６】 前記パネルは、一対の基板、液晶材料
を備え、液晶パネルを構成する請求項１ないし１５のい
ずれか１項に記載の液晶ディスプレイ。 - 【請求項１７】 前記液晶パネルは、各画素ごとのスイ
ッチング素子をも有する請求項１６に記載のアクティブ
マトリックス液晶ディスプレイ。 - 【請求項１８】 前記スイッチング素子はＴＦＴである
請求項１７に記載のＴＦＴ型アクティブマトリックス液
晶ディスプレイ。 - 【請求項１９】 １画素ごとに蛍光体と電子源を有する
請求項１ないし１５のいずれか１項に記載の電子線フラ
ットディスプレイ。 - 【請求項２０】 複数の画素がマトリックス状に配置さ
れ、行数がｍ行のパネルを備え、ｋ（ｋ≠ｍかつｋ≠ｍ
／２）回の水平走査で１フィールドを構成する映像信号
を、順次行選択しながら、前記ｍ行に書き込んでいくデ
ィスプレイにおいて、 垂直走査変更手段が、１フィールド内に、前記ｋ回の水
平走査に対応する映像信号の全てを、前記ｍ行のいずれ
かの行に書き込み、任意の水平走査に対応する映像信号
を書き込む行数を変えることを特徴とするディスプレイ
の駆動方法。 - 【請求項２１】 前記垂直走査変更手段は、第１の制御
線と接続した第１のスイッチ群と、第２の制御線と接続
した第２のスイッチ群と、第３の制御線と接続した第３
のスイッチ群を含む請求項２０に記載のディスプレイの
駆動方法。 - 【請求項２２】 前記垂直走査変更手段は、前記ｋ回の
うち任意のｎ（ｎ≦ｋ）回目の水平走査に対応する映像
信号を、前記ｍ行中の任意の行に書き込める請求項１ま
たは２に記載のディスプレイの駆動方法。 - 【請求項２３】 前記複数の画素はデルタ配置されてお
り、前記垂直走査変更手段は、前記ｋ回のうち、通常は
１水平走査に対応する映像信号を２行書き込み、任意の
ｎ（ｎ≦ｋ）回目ごとの水平走査のみは、前記ｎ回目の
水平走査に対応する映像信号を、前記ｍ行の任意の１行
に書き込む請求項２０ないし２２のいずれか１項に記載
のディスプレイの駆動方法。 - 【請求項２４】 前記複数の画素は整列配置されてお
り、前記垂直走査変更手段は、２行補間駆動により、前
記１水平走査に対応する映像信号を２行に書き込む請求
項２０ないし２３のいずれか１項に記載のディスプレイ
の駆動方法。 - 【請求項２５】 前記垂直走査変更手段は、２行同時駆
動により、前記１水平走査に対応する映像信号を２行に
書き込む請求項２０ないし２３のいずれか１項に記載の
ディスプレイの駆動方法。 - 【請求項２６】 前記ｋ回の水平走査で１フィールドを
構成する映像信号はＰＡＬ方式である請求項２０ないし
２５のいずれか１項に記載のディスプレイの駆動方法。 - 【請求項２７】 前記ｋは、２５０〜３１３である請求
項２０ないし２６のいずれか１項に記載のディスプレイ
の駆動方法。 - 【請求項２８】 前記パネルは、通常ＮＴＳＣ方式の映
像信号を表示する請求項２０ないし２７のいずれか１項
に記載のディスプレイの駆動方法。 - 【請求項２９】 ｍ回の水平走査で１フレームを構成す
る映像信号はＮＴＳＣ方式である請求項２０ないし２８
のいずれか１項に記載のディスプレイの駆動方法。 - 【請求項３０】 前記ｍは、４８０〜５２５である請求
項２０ないし２９のいずれか１項に記載のディスプレイ
の駆動方法。 - 【請求項３１】 前記ｎは、２〜８である請求項２２な
いし３０のいずれか１項に記載のディスプレイの駆動方
法。 - 【請求項３２】 前記ｎは、３〜４である請求項２２な
いし３０のいずれか１項に記載のディスプレイの駆動方
法。 - 【請求項３３】 前記ｎは、１フィールド内で交互に、
３と４になる請求項２２ないし３０のいずれか１項に記
載のディスプレイの駆動方法。 - 【請求項３４】 前記垂直走査変更手段は、ブートスト
ラップ走査回路を含む請求項２０ないし３３のいずれか
１項に記載のディスプレイの駆動方法。 - 【請求項３５】 前記パネルは、一対の基板、液晶材料
を備え、液晶パネルを構成する請求項２０ないし３４の
いずれか１項に記載の液晶ディスプレイの駆動方法。 - 【請求項３６】 前記液晶パネルは、各画素ごとのスイ
ッチング素子をも有する請求項３５に記載のアクティブ
マトリックス液晶ディスプレイの駆動方法。 - 【請求項３７】 前記スイッチング素子はＴＦＴである
請求項３６に記載のＴＦＴ型アクティブマトリックス液
晶ディスプレイ。 - 【請求項３８】 １画素ごとに蛍光体と電子源を有する
請求項２０ないし３４のいずれか１項に記載の電子線フ
ラットディスプレイの駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13685395A JP3219640B2 (ja) | 1994-06-06 | 1995-06-02 | ディスプレイ装置 |
| KR1019950014818A KR100224536B1 (ko) | 1994-06-06 | 1995-06-05 | 표시장치 및 그 구동방법 |
| DE69526610T DE69526610T2 (de) | 1994-06-06 | 1995-06-06 | Anzeigevorrichtung und Verfahren zu ihrer Steuerung |
| US08/466,750 US6072457A (en) | 1994-06-06 | 1995-06-06 | Display and its driving method |
| EP95303872A EP0686960B1 (en) | 1994-06-06 | 1995-06-06 | Display and its driving method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-123648 | 1994-06-06 | ||
| JP12364894 | 1994-06-06 | ||
| JP13685395A JP3219640B2 (ja) | 1994-06-06 | 1995-06-02 | ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0854861A true JPH0854861A (ja) | 1996-02-27 |
| JP3219640B2 JP3219640B2 (ja) | 2001-10-15 |
Family
ID=26460531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13685395A Expired - Fee Related JP3219640B2 (ja) | 1994-06-06 | 1995-06-02 | ディスプレイ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6072457A (ja) |
| EP (1) | EP0686960B1 (ja) |
| JP (1) | JP3219640B2 (ja) |
| KR (1) | KR100224536B1 (ja) |
| DE (1) | DE69526610T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100914193B1 (ko) * | 2002-12-24 | 2009-08-27 | 엘지디스플레이 주식회사 | 액정 텔레비젼 및 이의 구동 방법 |
| JP2010217888A (ja) * | 2009-03-13 | 2010-09-30 | ▲しい▼創電子股▲ふん▼有限公司 | キャパシター駆動を利用するディスプレーパネルの駆動回路 |
| JP2021503613A (ja) * | 2018-10-31 | 2021-02-12 | ペキン シャオミ モバイル ソフトウェア カンパニー， リミテッドＢｅｉｊｉｎｇ Ｘｉａｏｍｉ Ｍｏｂｉｌｅ Ｓｏｆｔｗａｒｅ Ｃｏ．，Ｌｔｄ． | 端末スクリーン、スクリーン構造及びその制御方法、装置と端末 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0686958B1 (en) | 1994-06-06 | 2003-10-29 | Canon Kabushiki Kaisha | DC compensation for interlaced display |
| FR2742910B1 (fr) * | 1995-12-22 | 1998-04-17 | Thomson Multimedia Sa | Procede et dispositif d'adressage d'un ecran matriciel |
| JPH09247587A (ja) * | 1996-03-07 | 1997-09-19 | Sharp Corp | マトリクス型表示装置 |
| KR19980077749A (ko) * | 1997-04-22 | 1998-11-16 | 손욱 | 슈퍼 트위스티드 네마틱 액정 디스플레이 및 그 제조방법 |
| JPH11143379A (ja) * | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
| US6531996B1 (en) * | 1998-01-09 | 2003-03-11 | Seiko Epson Corporation | Electro-optical apparatus and electronic apparatus |
| JP3629939B2 (ja) * | 1998-03-18 | 2005-03-16 | セイコーエプソン株式会社 | トランジスタ回路、表示パネル及び電子機器 |
| JP4232227B2 (ja) * | 1998-03-25 | 2009-03-04 | ソニー株式会社 | 表示装置 |
| JP3264248B2 (ja) * | 1998-05-22 | 2002-03-11 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2000075836A (ja) * | 1998-09-02 | 2000-03-14 | Sharp Corp | 有機ｅｌ発光装置とその駆動方法 |
| JP3747142B2 (ja) * | 1999-02-24 | 2006-02-22 | キヤノン株式会社 | 画像表示装置 |
| JP2000276098A (ja) * | 1999-03-24 | 2000-10-06 | Toshiba Corp | マトリックス表示装置 |
| KR100291770B1 (ko) * | 1999-06-04 | 2001-05-15 | 권오경 | 액정표시장치 |
| JP3365357B2 (ja) * | 1999-07-21 | 2003-01-08 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2001166733A (ja) * | 1999-11-30 | 2001-06-22 | Koninkl Philips Electronics Nv | ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置 |
| JP3837690B2 (ja) * | 1999-12-03 | 2006-10-25 | パイオニア株式会社 | 映像信号処理装置 |
| KR20010091078A (ko) * | 2000-03-13 | 2001-10-23 | 윤종용 | 평판 디스플레이 구동 장치 |
| JP2001345052A (ja) * | 2000-05-31 | 2001-12-14 | Nec Corp | Ａｃ型プラズマディスプレイパネルおよびその駆動方法 |
| US6559819B1 (en) * | 2000-07-17 | 2003-05-06 | Motorola, Inc. | Method for extending an operating range of a field emission display and circuit therefor |
| JP3489676B2 (ja) * | 2000-10-16 | 2004-01-26 | 日本電気株式会社 | 画像表示装置およびその駆動方法 |
| KR100534573B1 (ko) | 2000-11-29 | 2005-12-07 | 삼성에스디아이 주식회사 | 트라이오드 정류 스위치 |
| KR100365500B1 (ko) * | 2000-12-20 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치 |
| KR100388272B1 (ko) | 2000-12-26 | 2003-06-19 | 삼성에스디아이 주식회사 | 티알에스 소자 |
| JP3796654B2 (ja) * | 2001-02-28 | 2006-07-12 | 株式会社日立製作所 | 表示装置 |
| US20060028406A1 (en) * | 2001-05-29 | 2006-02-09 | Pioneer Corporation | AC plasma display panel and driving method therefor |
| US6985141B2 (en) * | 2001-07-10 | 2006-01-10 | Canon Kabushiki Kaisha | Display driving method and display apparatus utilizing the same |
| TWI239578B (en) * | 2002-02-21 | 2005-09-11 | Advanced Semiconductor Eng | Manufacturing process of bump |
| JP4211323B2 (ja) * | 2002-02-27 | 2009-01-21 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
| KR100499572B1 (ko) * | 2002-12-31 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| KR100620519B1 (ko) * | 2004-02-16 | 2006-09-13 | 비오이 하이디스 테크놀로지 주식회사 | 비월 방식 비디오 신호 보상 방법 및 장치 |
| JP4646556B2 (ja) * | 2004-06-25 | 2011-03-09 | 三洋電機株式会社 | ディスプレイ駆動装置 |
| KR20060076041A (ko) * | 2004-12-29 | 2006-07-04 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 다이오드 표시장치 |
| KR20060112155A (ko) * | 2005-04-26 | 2006-10-31 | 삼성전자주식회사 | 표시 패널과, 이를 구비한 표시 장치 및 이의 구동 방법 |
| TWI296111B (en) | 2005-05-16 | 2008-04-21 | Au Optronics Corp | Display panels, and electronic devices and driving methods using the same |
| CN100399379C (zh) * | 2005-05-31 | 2008-07-02 | 友达光电股份有限公司 | 显示面板以及相关的电子装置与驱动方法，图像显示装置 |
| TWI328794B (en) * | 2006-06-15 | 2010-08-11 | Au Optronics Corp | Timing controller for controlling pixel level multiplexing display panel |
| JP2009210607A (ja) * | 2008-02-29 | 2009-09-17 | Hitachi Displays Ltd | 液晶表示装置 |
| US8552957B2 (en) * | 2009-02-02 | 2013-10-08 | Apple Inc. | Liquid crystal display reordered inversion |
| TWI384308B (zh) * | 2009-07-01 | 2013-02-01 | Au Optronics Corp | 顯示裝置及顯示驅動方法 |
| JP5323608B2 (ja) * | 2009-08-03 | 2013-10-23 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN109192076B (zh) * | 2018-11-02 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种显示面板和显示装置 |
| CN114187859B (zh) | 2020-09-14 | 2024-03-15 | 京东方科技集团股份有限公司 | 显示驱动方法和显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3836558A1 (de) * | 1988-10-27 | 1990-05-03 | Bayerische Motoren Werke Ag | Verfahren und einrichtung zum erzeugen eines fernsehbildes auf einem digitalen bildschirm, insbesondere einer matrixanzeige |
| JP2936571B2 (ja) * | 1989-01-07 | 1999-08-23 | ソニー株式会社 | 液晶を使用した映像信号表示装置 |
| US5172249A (en) * | 1989-05-31 | 1992-12-15 | Canon Kabushiki Kaisha | Photoelectric converting apparatus with improved switching to reduce sensor noises |
| JPH088674B2 (ja) * | 1989-07-11 | 1996-01-29 | シャープ株式会社 | 表示装置 |
| JP2823309B2 (ja) * | 1990-03-30 | 1998-11-11 | 三洋電機株式会社 | フラットディスプレイの電極駆動装置 |
| JPH0537909A (ja) * | 1991-07-30 | 1993-02-12 | Sharp Corp | 液晶映像表示装置 |
| JPH05236435A (ja) * | 1992-02-19 | 1993-09-10 | Sharp Corp | 表示装置 |
| JPH05100641A (ja) * | 1991-10-11 | 1993-04-23 | Sony Corp | 液晶表示装置 |
| US5235419A (en) | 1991-10-24 | 1993-08-10 | General Instrument Corporation | Adaptive motion compensation using a plurality of motion compensators |
| US5648793A (en) * | 1992-01-08 | 1997-07-15 | Industrial Technology Research Institute | Driving system for active matrix liquid crystal display |
| US5481275A (en) * | 1992-11-02 | 1996-01-02 | The 3Do Company | Resolution enhancement for video display using multi-line interpolation |
| US5461424A (en) * | 1992-11-20 | 1995-10-24 | Kabushiki Kaisha Toshiba | Display control apparatus and method for driving a display having a plurality of horizontal pixel lines |
-
1995
- 1995-06-02 JP JP13685395A patent/JP3219640B2/ja not_active Expired - Fee Related
- 1995-06-05 KR KR1019950014818A patent/KR100224536B1/ko not_active IP Right Cessation
- 1995-06-06 EP EP95303872A patent/EP0686960B1/en not_active Expired - Lifetime
- 1995-06-06 DE DE69526610T patent/DE69526610T2/de not_active Expired - Fee Related
- 1995-06-06 US US08/466,750 patent/US6072457A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100914193B1 (ko) * | 2002-12-24 | 2009-08-27 | 엘지디스플레이 주식회사 | 액정 텔레비젼 및 이의 구동 방법 |
| JP2010217888A (ja) * | 2009-03-13 | 2010-09-30 | ▲しい▼創電子股▲ふん▼有限公司 | キャパシター駆動を利用するディスプレーパネルの駆動回路 |
| JP2021503613A (ja) * | 2018-10-31 | 2021-02-12 | ペキン シャオミ モバイル ソフトウェア カンパニー， リミテッドＢｅｉｊｉｎｇ Ｘｉａｏｍｉ Ｍｏｂｉｌｅ Ｓｏｆｔｗａｒｅ Ｃｏ．，Ｌｔｄ． | 端末スクリーン、スクリーン構造及びその制御方法、装置と端末 |
| US11017743B2 (en) | 2018-10-31 | 2021-05-25 | Beijing Xiaomi Mobile Software Co., Ltd. | Screen, screen structure, user equipment, and method for controlling screen |
Also Published As
| Publication number | Publication date |
|---|---|
| US6072457A (en) | 2000-06-06 |
| DE69526610T2 (de) | 2002-10-02 |
| KR960002125A (ko) | 1996-01-26 |
| EP0686960B1 (en) | 2002-05-08 |
| EP0686960A3 (en) | 1996-02-28 |
| KR100224536B1 (ko) | 1999-10-15 |
| JP3219640B2 (ja) | 2001-10-15 |
| EP0686960A2 (en) | 1995-12-13 |
| DE69526610D1 (de) | 2002-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219640B2 (ja) | ディスプレイ装置 | |
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US6295043B1 (en) | Display and its driving method | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| EP0730258A1 (en) | Matrix display apparatus working with different video standards | |
| US6630920B1 (en) | Pel drive circuit, combination pel-drive-circuit/pel-integrated device, and liquid crystal display device | |
| JPH08320674A (ja) | 液晶駆動装置 | |
| JP3364114B2 (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JPH0756143A (ja) | 画像表示装置 | |
| JP3192574B2 (ja) | ディスプレイ | |
| JPH08201769A (ja) | 液晶表示装置 | |
| EP0449508B1 (en) | Drive circuit for a liquid crystal display | |
| JP3311224B2 (ja) | 表示素子用反転信号生成回路とそれを用いた表示装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JP2524113B2 (ja) | 液晶表示装置 | |
| JPH0564108A (ja) | 液晶ｔｖの駆動回路 | |
| JP3420392B2 (ja) | 液晶表示装置及び垂直走査方法 | |
| JP2524112B2 (ja) | 液晶表示装置 | |
| JP3200311B2 (ja) | 液晶表示装置 | |
| JPH01165280A (ja) | 倍速変換回路 | |
| JPH05336477A (ja) | 液晶表示装置 | |
| JPH07121098B2 (ja) | 液晶マトリクス・パネルの駆動方法 | |
| JPH09214864A (ja) | 液晶表示装置及び液晶表示方法 | |
| JPH0616223B2 (ja) | 倍速線順次走査回路 | |
| JPS62271570A (ja) | 液晶表示装置のａｄ変換方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010710 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |