JPH0616223B2 - 倍速線順次走査回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶カラー画像表示装置に係り、特に、通常
の１水平走査周期の間に、液晶パネルにおける２行分の
画素の駆動を、線順次走査（この線順次走査については
後程詳しく説明する。）にて行う倍速線順次走査回路に
関するものである。

〔従来の技術〕

一般に、画面サイズが６形程度以上のカラーテレビ画像
表示装置では、特に解像度が要求されるため、例えば、
ＮＴＳＣ方式画像信号を入力とする場合、有効水平走査
線数４８０本を表示する必要が有り、従つて、アクテイ
ブマトリクス型テレビ画像表示装置の様な場合は、垂直
方向画素数として約４８０画素必要である。また、ＮＴ
ＳＣ方式画像信号はフレーム周期３０Hzのインタレース
信号であるため、上記のアクテイブマトリクス型テレビ
画像表示装置において、１水平走査期間（以下、１水平
走査周期と称すこともある。）中に１行分の画素しか選
択しない従来の駆動方法を用いると、各画素は１フレー
ムに１回選択されて、その画素に対応した画像信号で駆
動されることになる。

ここで、この表示装置において、表示素子として例えば
液晶素子を用いると、その寿命の点から交流駆動をする
必要がある（液晶素子では、交流駆動を行わないと、そ
の寿命が短くなつてしまう。）ので、フレーム毎に画像
信号の極性を反転させて駆動することになるが、この
時、液晶素子の交流化周波数はフレーム周波数の半分の
１５Hzになる（即ち、最初のフレームでは正極性，次の
フレームでは負極性で、２フレーム分で１周期となるか
らである。）。しかし、液晶素子をこの様な15Hzの交流
電圧で駆動した場合は、その周波数が低いためフリツカ
が生じることが多いので、液晶素子の交流化周波数とし
ては少なくとも３０Hzを確保する必要がある。

そこで、交流化周波数を３０Hzとするためには、各画素
を１フレーム中に１回選択するのではなく、２回、すな
わち１フイールド（１フレームは２フイールドで構成さ
れる。）に１回選択し、フイールド毎に画素信号の極性
を反転させて駆動するようにすれば良い。しかしなが
ら、１フイールド中の有効走査線数は約２４０本であ
り、従つて、垂直方向画素数が約４８０画素ある液晶パ
ネルを駆動する場合は、１水平走査期間中に２行分の画
素を選択駆動しなければならない。

このように、１水平走査周期中に２行分の画素を選択駆
動して、１フイールドに１回の割合で液晶パネルの全素
を選択駆動し、液晶素子の交流化周波数を３０Hzとした
液晶カラー画像表示装置の例が、電子通信学会技術報告
８４巻１５９号（昭和５９年）第２１頁から第２６頁に
おいて論じられている。

ところで、液晶カラー画像表示装置において、カラー化
のための色フイルタ配置法としては、方向依存性が少な
く高解像度は三角配置が有利である。三角配置とは、画
面垂直方向に同色の画素が並び画面水平方向にＲ，Ｇ，
Ｂの３原色の画素が順番に並んだストライブ配置に対
し、１行毎に３原色の画素位置を水平方向に１．５画素
ずらした配置法であつて、隣接する３画素が３原色で３
角形を構成する。この様な３角配置を用いた液晶カラー
画像表示装置の例としては、例えば特開昭６１−１４１
４９２号公報に記載のものが挙げられる。

〔発明が解決しようとする問題点〕

上記した従来技術のうち、前者方の既提案例では、１水
平走査周期中に２行分の画素を順番に駆動するために、
Ａ／Ｄ変換器，フイールドメモリとしてのデイジタルメ
モリ，Ｄ／Ａ変換器等を用い、デイジタル処理により、
先ずインタレース・テレビ信号に対していわゆる倍速変
換を行なつて、ノンインタレース信号を得、そのノンイ
ンタレース信号を水平走査回路に入力して、液晶パネル
を駆動していた。

この様に、この従来技術では、１水平走査周期中に２行
分の画素を駆動するわけであるが、しかし、そのため
に、１水平走査周期中に１行分の画素を駆動する場合に
比べて、上記した水平走査回路の高速化を図る必要があ
つた。しかしながら、水平走査回路を高速化するに伴
い、回路構成がより難しくなると共に、消費電力が増加
するといつた問題があつた。

また、この従来技術では、上記の如く、Ａ／Ｄ変換器，
デイジタルメモリ，Ｄ／Ａ変換器等から成るデイジタル
倍速変換回路を用いるので、回路規模が大きくなつてし
まうという問題もあつた。

一方、後者の方の既提案例では、色フイルタ三角配置を
実現するために、１行おきに１／２水平クロツク分遅延
された映像信号を用いて、液晶パネルへの書込みを行
い、しかも、１画素ずつ順番に液晶素子へ書込んで行く
点順次走査方式であつた。従つて、水平クロツクの周波
数低減に効果はあるが、前述した如き、垂直画素数が４
８０画素もあるような高精細表示については配慮されて
おらず、従つて、この様な高精細表示を行うための線順
次走査方式や行毎反転駆動方式についても何ら配慮され
ていなかつた。

ここで、線順次走査方式とは、液晶素子に書込むべきデ
ータを、１ライン分、記憶手段に貯え、その後、その１
ライン分のデータを一遍に、対応する１ライン分の各液
晶素子に書込む方式である。また、行毎反転駆動方式と
は、画面の上部と下部とで輝度差を生じさせないために
用いられる方式で、画像信号の極性を１行毎に反転させ
て駆動する方式（即ち、液晶パネルの列信号電極に１行
毎に極性の反転した信号を印加する方式）である。

本発明の目的は、水平走査回路を高速化することなく、
またデイジタル倍速変換回路を使用することなく、１水
平走査周期中に２行分の画素を駆動でき、しかも、色フ
イルタ三角配置による高精細表示を実現できる倍速線順
次走査回路を提供することにある。

〔問題点を解決するための手段〕

上記した目的を達成するために、本発明では、スイツチ
ング素子と液晶表示素子から成る画素を複数個マトリク
ス状に配置し、同じ列の画素同士をそれぞれ同一の列信
号電極に接続した後、各々の行の画素を赤，緑，青の３
原色に順次対応させ、少なくとも隣接行の近接した同じ
色に対応する画素同士は互いに行方向に対し１．５画素
分の隔たりを有すうよう配置し直して構成される液晶パ
ネルを有し、各列信号電極に所望の駆動信号を供給し、
各画素における前記スイツチング素子をオン・オフ制御
することにより前記液晶パネルに画像を表示するように
した液晶カラー画像表示装置において、画像信号とクロ
ツク信号とを入力して、該画像信号を該クロツク信号の
入力タイミングでサンプリングし、その後、その信号を
ホールドする複数のサンプルホールド回路と、前記サン
プルホールド回路を組み分けし、入力されるサンプリン
グパルスに同期して、一組に１クロツクの割合で各組へ
前記クロツク信号を順次出力し、同じ組内のサンプルホ
ールド回路が同時にサンプリング動作を行うよう制御す
る制御手段と、前記サンプルホールド回路にホールドす
べき画像信号がサンプリング動作時に入力されるよう、
予め入力すべき画像信号を遅延して時間調整を行う遅延
手段と、を設け、一水平走査期間中に、隣接する２行分
の各画素における行方向の位置に対応する画像信号を、
それぞれ各画素と対応して前記サンプルホールド回路に
サンプリングさせホールドさせると共に、該サンプルホ
ールド回路を、２個１組として、互いにホールドした画
像信号に対応する画素が同じ列信号電極に接続されてい
る２画素同士となるように組分けし、各組にそれぞれ、
組内の２個のサンプルホールド回路からの出力を切り換
えて一方を対応する前記列信号電極に接続する接続手段
を設け、他の一水平走査期間中に、各接続手段によつて
所定のタイミングで前記サンプルホールド回路からの出
力を切り換えることにより、該サンプルホールド回路に
ホールドされた隣接する２行分の各画素に対応する画像
信号を、１行分ずつ各列信号電極に前記駆動信号として
供給するようにしたものである。

〔作用〕

本発明では、一水平走査期間中に、２行分の各画素に対
応する画像信号を、前記サンプルホールド回路によつて
サンプルホールドし、他の水平走査期間中に、ホールド
した該画像信号を前記接続手段によつて一行分ずつ２回
に分けて対応する前記列信号電極に駆動信号として供給
しており、そうすることによつて、ノンインタレース倍
速変換された画像信号で色フイルタ三角配置の前記液晶
パネルが駆動される。この際、第１フイールドと第２フ
イールドとで丁度極性が反転するような画像信号として
供給することによつて、液晶表示素子の交流化周波数が
フレーム周波数（例えば、ＮＴＳＣテレビ画像信号が入
力された場合、３０Hzとなる。）と等しくなるので、デ
イジタル倍速変換回路を使用することなく、フリツカの
少ない画像が得られ、しかも、液晶表示素子の長寿命化
が図れる。また、前記制御手段と遅延手段とによつて、
前記サンプルホールド回路で異なつたタイミングの画像
信号を同時にサンプリングさせ、２または３画素分の画
像信号を同一タイミングで取り込むことにより、水平走
査回路の低速化が図れる。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の第１の実施例としての倍速線順次走査
回路を示すブロツク図である。この倍速線順次走査回路
は、三角配置アクテイブマトリクス型液晶カラー画像表
示装置において用いられる。

第１図において、１は水平走査用シフトレジスタ、２は
アンド（ＡＮＤ）回路、３はレベルシフト、４は遅延回
路、５は極性反転回路、６_R，６_G，６_Bは、それぞれ、
Ｒ，Ｇ，Ｂの画像信号を入力するための入力端子、７は
出力制御付バツフアアンプ、８は垂直走査用シフトレジ
スタ、９は各々の画像に対し三角状に３原色フイルタを
配置して成るカラー液晶パネルＷ_h（ｈ＝１，２，３，
…）はデイジタルデータセレクタ、Ｓ_ij（ｉ＝Ａ，Ｂ，
Ｃ、ｊ＝１，２，３，…）は例えばＭＯＳトランジスタ
等で構成されるアナログスイツチ、Ｓ／Ｈ_ij（ｉ＝Ａ，
Ｂ，Ｃ、ｊ＝１，２，３，…）はサンプルホールド回
路、Ｄ_r−ｊ＝（ｊ＝１，２，３，……）は列信号電
極、Ｇａ−ｋ（ｋ＝１，２，３，…）は行信号電極、で
ある。

では、先ず、本実施例の動作の概要を説明する。

第２図及び第３図はそれぞれ第１図の実施例の動作内容
を説明するための説明図である。

第２図において、（ａ）は第１フイールドの場合、
（Ｂ）は第２フイールドの場合をそれぞれ示しており、
各図とも、左側はインタレース走査による画面であり、
右側は第１図のカラー液晶パネル９の画面である。

本実施例では、第２図（ａ）に示す様に、第１フイール
ドにおいては、先ず、第１の水平走査期間の画像信号
（通常の第１の走査線に相当）をサンプリングすること
によつて、カラー液晶パネル９の１行目と２行目の各画
素に表示すべき画像信号を得、第２の水平走査期間の画
像信号（通常の第３の走査線に相当）をサンプリングす
ることによつて、３行目と４行目の各画素の表示すべき
画像信号を得ている。一方、第２フイールドにおいて
は、第２図（ｂ）に示す様に、第１の水平走査期間の画
像信号（通常の第２の走査線に相当）をサンプリングし
て、２行目と３行目の各画素に表示すべき画像信号を
得、第２の水平走査期間の画像信号（通常の第４の走査
線に相当）をサンプリングして、４行目と５行目の各画
素の表示すべき画像信号を得ている。

以上の様なサンプリングは、第１図に示す各サンプルホ
ールド回路Ｓ／Ｈにおいて行われ、１水平走査期間中に
サンプリングされた、２行分の画素に対応する画像信号
はそのままそのサンプルホールド回路Ｓ／Ｈにホールド
される。

そして、次の１水平走査期間のうち、前半の１／２水平
走査期間の間に、ホールドされている画像信号のうち、
２行分の画素の、先の行に対応する画像信号が一度に、
各々の対応する画素に書込まれ、更に後半の１／２水平
走査期間の間に、後の行に対応する画像信号が一度に、
各々の対応する画素に書込まれる。こうして、以下、同
様に、１／２水平走査周期毎に、画像信号を１行ずつ一
度に各々書込むことにより、前述した線順次走査を実現
させている。

一方、前述した画像信号のサンプリングについて第３図
を用いて更に詳しく説明する。

第３図は第１図のサンプルホールド回路におけるサンプ
リングタイミングを説明するための説明図である。

第３図において、（ａ）はカラー液晶パネル９の画素配
置を示しており、また、（ｂ）は入力端子６_R，６_G，６
_Bに入力される画素信号Ｒ，Ｇ，Ｂを、（ｃ）は（Ｂ）
に示す画像信号をサンプリングするためのサンプリング
クロツクを、（ｄ）は遅延回路４を介して画像信号
Ｒ′，Ｇ′を、（ｅ）は（ｄ）に示す画像信号をサンプ
リングするためのサンプリングクロツクを、それぞれ示
している。尚、第３図（ｂ）〜（ｅ）において、横軸は
時間を示しており、その時間基準は各々共通である。

さて、第３図（ａ）に示す様な画素配置に対して、１行
目及び２行目の各画素の位置に対応する画像信号をサン
プリングする場合を考えてみる。入力端子６_R，６_G，６
_Bより時間的に連続して入力される画素信号Ｒ，Ｇ，Ｂ
のうち、各々の画素の位置（行方向の画素の位置）に対
応する画像信号は、時間的に見ると、第３図（ｂ）に示
す如く位置に配置されている。従つて、これらの画像信
号をサンプリングするためには、単純に考えると、第３
図（ｃ）に示す様なサンプリングクロツクを用いれば良
い。しかし、第３図（ｃ）に示すサンプリングクロツク
では周波数が高いので、水平走査回路（第１図では、水
平走査用シフトレジスタ１に相当する。）の高速化を招
いてしまう。

そこで、本実施例では、第１図に示す遅延回路４を用い
て画像信号Ｒ，Ｇをそれぞれ遅延させ、第３図（ｄ）に
示す様な画像信号Ｒ′，Ｇ′を得ている。即ち、遅延回
路４において、第３図（ｂ）に示す様な、画像信号中に
おける１画素分の距離に相当する時間Ｔを基準として、
画像信号Ｒに対しては２Ｔ，画像信号Ｇに対してＴ，そ
れぞれ遅延させることにより、第３図（ｄ）に示す様
に、画像信号Ｒ，Ｇ共に、画像信号Ｂの時間的タイミン
グに一致させている。そして、こうして得られた画像信
号Ｒ′，Ｇ′，Ｂを、第３図（ｅ）に示す様なサンプリ
ングクロツクを用いてサンプリングすることにより、各
画素に対応する画像信号を得ている。即ち、サンプリン
グクロツクとしては、第３図（ｅ）に示す様に、画像信
号における１．５画素分の距離に相当する時間（即ち、
１．５Ｔ）を１周期とするパルス信号を用いることがで
きる。この様に、本実施例では、サンプリングクロツク
を第３図（ｅ）に示す如く低周波数にできるので水平走
査回路の高速化を招くことはない。

また、本実施例では、前述した行毎反転駆動を行うため
に、第１図に示す極性反転回路５を設け、画像信号Ｒ，
Ｇ′，Ｂを各々介することにより、極性の反転しない画
像信号Ｒ_P，Ｇ_P，Ｂ_Pと、極性の反転した画像信号Ｒ_N，
Ｇ_N，Ｂ_Nとを作り、サンプルホールド回路Ｓ／Ｈには、
１行毎に極性が反転する様な画像信号が各画素に書込め
る様に、サンプリングを行わせている。また、その他
に、液晶素子の交流化周波数を３０Hzにするために、同
一行において、フイールド毎に極性が反転する様にもし
ている。

以上が本実施例における動作の概要である。

次に、第１図における各回路の動作について説明する。

第１図において、水平走査用シフトレジスタ１には、テ
レビジヨン信号から得られる水平同期信号に同期し、前
述した様な画像信号における１．５画素分の距離に相当
する時間を１周期とするクロツクパルスφ_H（第３図
（ｅ）に示したサンプリングパルスと同様）と、上記水
平同期信号を遅延させて得られる水平走査開始信号Ｄ_H
が印加される。この水平走査用シフトレジスタ１は、通
常のシフトレジスタと同様の構成であり、水平走査開始
信号Ｄ_Hが入力されると、クロツクパルスφ_Hが１クロツ
ク入力されるたび毎に、出力Ｑ_１，出力Ｑ_２，出力
Ｑ_３，…の順に右側にシフトして、１クロツクずつ出力
するものである。

次に、水平走査用シフトレジスタ１の出力Ｑ_2n-1，Ｑ_2n
（ｎ＝１，２，３，…）は、共にデータセレクタ
Ｗ_2n-1，Ｗ_2n（ｎ＝１，２，３，…）に入力され、１フ
イールド毎に論理が反転する信号Ｆｉによつて、１フイ
ールド毎に順序を入れ換えて出力される。例えば、第１
フイールドはデータセレクタＷ_2n-1から出力Ｑ_2n-1，デ
ータセレクタＷ_2nから出力Ｑ_2nがそれぞれ出力されると
すれば、第２フイールドではデータセレクタＷ_2n-1から
出力Ｑ_2n，データセレクタＷ_2nから出力Ｑ_2n-1がそれぞ
れ出力される。

そして、データセレクタＷ_2n-1の出力は直接、３つのレ
ベルシフタ３に入力され、又、もう一方のデータセレク
タＷ_2nの出力は、１水平走査周期毎に切換る互いに論理
レベルが反転している信号Ｈ₁及びＨ₂と共に、アンド
（ＡＮＤ）回路２に入力され、６つのレベルシフタ３の
うち、３つのレベルシフタ３に、１水平走査周期毎に交
互に入力相手を変えて入力される。

各々のレベルシフタ３では、入力された信号をサンプル
ホールド回路Ｓ／Ｈ_ij（ｉ＝Ａ，Ｂ，Ｃ、ｊ＝１，２，
３，…）を駆動できる電圧レベルに変換している。

次に、各サンプルホールド回路Ｓ／Ｈ_ijは、レベルシフ
タ３からの出力によりサンプリング動作を行う。即ち、
各サンプルホールド回路のうち、Ｓ／Ｈ_Aj（ｊ＝１，
２，３，…）〔以下、Ｓ／Ｈ−Ａと略す〕は１水平走査
周期に１回、Ｓ／Ｈ_Bj及びＳ／Ｈ_Cj（ｊ＝１，２，３，
…）〔以下、各々Ｓ／Ｈ−Ｂ，Ｓ／Ｈ−Ｃと略す〕は２
水平走査周期に１回、前述した画像信号Ｒ_P，Ｒ_N，
Ｇ_P，Ｇ_N，Ｂ_P，Ｂ_Nをそれぞれサンプリングし、各々駆
動を担当する列信号電極Ｄ_r−ｊ（ｊ＝１，２，３，
…）に供給すべき電圧をホールドし、必要に応じてイン
ピーダンス変換をして出力する。

このホールドされた信号電圧は、アナログスイツチＳ_ij
（ｉ＝Ａ，Ｂ，Ｃ、ｊ＝１，２，３，…）に加えられ、
制御信号Ｈ_A，Ｈ_B，Ｈ_Cにより、１水平走査周期の半分
の周期毎に切換えて出力制御付バツフアアンプ７に入力
され、その出力で列信号電極Ｄ_r−ｊ（ｊ＝１，２，
３，…）を駆動している。

次に、垂直走査用シフトレジスタ８には、水平走査周波
数の２倍の周波数のクロツクパルスφ_vと、テレビジヨ
ン信号から垂直同期信号を遅延させて得られる垂直走査
開始信号Ｄ_vとが印加される。この垂直走査用シフトレ
ジスタ８も、通常のシフトレジスタと同様の構成であ
り、垂直走査開始信号Ｄ_vが入力されると、クロツクパ
ルスφ_vが１クロツク入力されるたび毎に、行信号電極
Ｇ_a−１，Ｇ_a−２，Ｇ_a−３，…の順に下側にシフトし
て、１クロツクづつ行信号電極Ｇ_a−ｋ（ｋ＝１，２，
３，…）へ出力するものである。

第４図は第１図のカラー液晶パネルにおける１画素の構
成を示した回路図である。

第４図において、１０はＭＯＳトランジスタ、１１は液
晶セルである。

テレビの水平走査線に相当する行信号電極Ｇ_a−ｋ（ｋ
＝１，２，３，…）に、前述の如く、垂直走査用シフト
レジスタ８より信号が入力されると、第４図に示す様
に、その行信号電極Ｇ_a−ｋにゲートが接続されている
ＭＯＳトランジスタ１０がオンされて、行信号電極Ｄ_r
−ｊに与えられていた信号電圧が液晶セル１１に加わ
り、カラー液晶パネル９のｋ行ｊ列目の画素が表示状態
となる。

尚、液晶自体やＭＯＳトランジスタ１０のオフ時のリー
クが無視できない場合は、各画素の列信号電極Ｄ_r−ｊ
に信号保持容量を付加するようにすればよい。

また、第４図に示す全ての、液晶セル１１の片方の電極
は共通に接続され、液晶を交流駆動するために信号電圧
のほぼ中点電位が与えられる。

以上、第１図における各回路の動作について説明した。

さて、そこで、以上述べてきた動作を、ｊ（＝３Ｊ−
２：Ｊ＝１，２，３，…）列目の列信号電極Ｄ_r−ｊ及
びｊ＋１，ｊ＋２列目の列信号電極Ｄ_r−ｊ＋１，Ｄ_r−
ｊ＋２を駆動する場合を取上げて、第５図によりさらに
具体的に説明を加えることにする。

第５図は第１図における要部回路の動作タイミング及び
要部信号のタイミングをそれぞれ示したタイムチヤート
である。

第５図において、各サンプルホールド回路のサンプリン
グ期間を“Ｗ”、又、アナログスイツチＳ_ij（ｉ＝Ａ，
Ｂ，Ｃ、ｊ＝１，２，３，…）が選択されてサンプリン
グされた画像信号が出力制御付バツフアアンプ７に送ら
れ、列信号電極Ｄ_r−ｊが駆動される出力期間を“Ｒ”
という記号をつけて示している。尚、サンプリング期間
“Ｗ”及び出力期間“Ｒ”の後に続く（ ）内には、サ
ンプリングされた画像信号が書込まれるべき、画素の属
する行の行番号ｋ（ｋ＝１，２，３，…）が記入されて
いる。また、第５図のＧ_a−ｋにおける“Ｈ”の期間
は、その行信号電極Ｇ_a−ｋが選択（即ち、垂直走査用
シフトレジスタ８から信号が入力されている。）されて
いる期間を表している。

第１フイールドでは、１フイールド毎に論理が反転する
信号Ｆｉにより、水平走査用シフトレジスタ１の出力Ｑ
_2n-1はデータセレクタＷ_2n-1の出力として、又、Ｑ_2nは
Ｗ_2nの出力としてそれぞれ選択される。

第１水平走査周期の期間、データセレクタＷ_2n-1の出力
はレベルシフタ３を介してサンプルホールド回路Ｓ／Ｈ
−Ａに入力され、サンプリングが行なわれる。一方、デ
ータセレクタＷ_2nの出力は、１水平走査周期毎に互いに
論理が反転する信号Ｈ₁及びＨ₂と共に、アンド回路２に
入力される。第１水平走査周期では、Ｈ₁は“Ｈ”、Ｈ₂
は“Ｌ”となるので、データセレクタＷ_2nの出力は、そ
の後レベルシフタ３を介して、サンプルホールド回路Ｓ
／Ｈ−Ｂに入力されてサンプリングが行なわれる。

このとき、データセレクタＷ_2n-1，Ｗ_2nの出力は、各
々、第１行及び第２行の連続するＲ，Ｇ，Ｂの画素に対
応する３個のサンプルホールド回路に伝達され、例えば
最初にＲ₁₁，Ｇ₁₂，Ｂ₁₃、次にＲ₂₁，Ｇ₂₂，Ｂ₂₃、その
次にＲ₁₄，Ｇ₁₅，Ｂ₁₆という様に、１度に同一行の連続
する３原色画素分の画像信号がサンプリングされ、それ
を２行にわたつて交互に繰返していく。しかし、Ｒ
（赤）の画像信号は遅延回路４により２画素分（即ち、
２Ｔ）、Ｇ（緑）の画像信号は同じく１画素分（即ち、
１Ｔ）、それぞれ遅延されているため、前述した如く、
実質的に位相の異なるタイミング信号でＲ，Ｇ，Ｂ別々
に３回サンプリングを行なうのと等価である。従つて、
水平走査用シフトレジスタ１のクロツクパルスφ_Hは、
１画素ずつサンプリングする場合の１／３の周波数で済
むことになる。

次に、このサンプリング動作が第１水平走査周期の有効
表示期間分、終了すると、続く第２水平走査周期の有効
表示期間が始まるまでの間（即ち、水平帰線期間）、各
サンプルホールド回路Ｓ／Ｈ−Ａからアナログスイツチ
Ｓ_Aj及び出力制御付バツフアアンプ７を通して、第１行
目の画素に見合う画像信号が列信号電極Ｄ_r−ｊに加え
られ、第１行目の画素の液晶セルが駆動される。尚、こ
のとき、第１行目の行信号電極Ｇ_a−１は、出力制御付
バツフアアンプ７から上記画像信号が出力されるよりも
前に選択されている（即ち、垂直走査用シフトレジスタ
８より信号が入力されている。）ものとする。すなわ
ち、水平帰線期間において、列信号電極Ｄ_r−ｊに画像
信号が加えられると、その後、ハイ・インピーダンス
（High Impedance）となつてホールドされ、そして、
画素に取り込まれる。そして、次にこの列信号電極Ｄ_r
−ｊに新たな信号が加えられるよりも前に、列信号電極
Ｇ_a−１が“Ｌ”になる。

第２水平走査周期の有効表示期間になると、水平走査用
シフトレジスタ１の出力Ｑ_2n-1は、第１水平走査周期と
同様、データセレクタＷ_2n-1の出力として出力され、レ
ベルシフタ３を介してサンプルホールド回路Ｓ／Ｈ−Ａ
に入力されてサンプリングが行われる。一方、出力Ｑ_2n
はデータセレクタＷ_2nの出力としてアンド回路２に入力
されるが、今度は、第１水平走査周期とは逆にＨ₁は
“Ｌ”に、Ｈ₂は“Ｈ”となるため、レベルシフタ３を
介して後、サンプルホールド回路Ｓ／Ｈ−Ｂに代わつて
Ｓ／Ｈ−Ｃが選択され、サンプルホールド回路Ｓ／Ｈ−
Ａと共に第１水平走査周期と全く同様にサンプリング動
作が行なわれる。

一方、このサンプリング動作と並行して、第２水平走査
周期における有効表示期間のほぼ真中の時刻に、第１水
平走査周期で画像信号サンプリングを行なつたサンプル
ホールド回路Ｓ／Ｈ−Ｂから、アナログスイツチＳ_Bj及
び出力制御付バツフアアンプ７を通して、第２行目の画
素に見合う画像信号が列信号電極Ｄ_r−ｊに加えられ、
前もつて選択されている第２行目の列信号電極Ｇ_a−２
により、第２行目の画素の液晶セルが駆動される。

ここで明らかなように、サンプルホールド回路Ｓ／Ｈ−
Ａは１水平走査周期毎にサンプルホールドを繰返し、サ
ンプルホールド回路Ｓ／Ｈ−Ｂ，Ｓ／Ｈ−Ｃは２水平走
査周期に１回ずつ交互にサンプルホールドを行ない、サ
ンプルホールド回路Ｓ／Ｈ−Ａには、サンプリングタイ
ミングの早い奇数行の画素に対応する画像信号が、又、
サンプルホールド回路Ｓ／Ｈ−Ｂ，Ｓ／Ｈ−Ｃには、サ
ンプリングタイミングの遅い偶数行の画素に対応する画
像信号が、各々サンプルホールドされる。

以下、同様な動作を繰返し、垂直方向の画素数が例えば
４８０画素の場合、２４０の水平走査周期中に３原色画
像信号をサンプリングし、第２４１水平走査周期までの
間に全ての画素を１回ずつ選択駆動することとなる。

テレビ画像として、例えば、インタレース方式ＮＴＳＣ
画像信号を扱うものとすると、１フイールドは２６２．
５水平走査周期から構成される。従つて、通常のテレビ
受像機なら、第２６３水平走査周期の画像信号による表
示（言い換えれば、走査線）は、画面垂直方向におい
て、第１水平走査周期の画像信号による表示（言い換え
れば、走査線）よりも、ひとつ上に位置し、第２６４水
平走査周期の画像信号による表示（言い換えれば、走査
線）は、第１水平走査周期の画像信号による表示（言い
換えれば、走査線）よりも、ひとつ下に位置するはずで
ある。この様に、第１フイールドと第２フイールドとで
は、走査線の垂直位置が異なるため、１水平走査周期の
画像信号で駆動される２行分の画素の組合せを第１フイ
ールドと第２フイールドで変える必要がある。

従つて、このことを考慮し、第２フイールドでは第２６
３水平走査周期の画像信号で第１行目の画素のみを駆動
し、第２６４水平走査周期の画像信号で第２行目の画素
と第３行目の画素とを駆動するようにしている。従つ
て、第２６３水平走査周期中にサンプルホールド回路Ｓ
／Ｈ−Ａが画像信号をサンプリングして得た信号は、画
素に印加されないことになる。これを第５図ではＲ
（×）と表示している。

尚、具体的には、データセレクタＷ_2n-1，Ｗ_2nが、第２
フイールドにおいて、第１フイールドと反対の入力を選
択することにより行われており、Ｗ_2n-1からＱ_2nが、又
Ｗ_2nからはＱ_2n-1の出力が各々出力される。

すなわち、信号Ｆｉによりフイールド毎にデータセレク
タＷ_2n-1，Ｗ_2nの出力を切り換えることによつて、サン
プルホールド回路において、第１フイールドでは、サン
プリングした２行分の画像信号のうち、サンプリングタ
イミングの早い方を先に出力し、第２フイールドでは遅
い方を先に出力するようにしているのである。すなわ
ち、第１フイールド，第２フイールド共に、サンプリン
グした信号を先に出力するのは、サンプルホールド回路
Ｓ／Ｈ−Ａであるので、従つて、第２フイールドでは、
サンプルホールド回路Ｓ／Ｈ−Ａには、サンプリングタ
イミングの遅い偶数行の画素に対応する画像信号が出力
Ｑ_2nのタイミングで、又、サンプルホールド回路Ｓ／Ｈ
−Ｂ，Ｓ／Ｈ−Ｃには、サンプリングタイミングの早い
奇数行に対応する画像信号が出力Ｑ_2n-1のタイミング
で、各々サンプルホールドされる。

このようにして、第１，第２フイールドを通して、第５
０４水平走査周期までの間に全ての画素を２回選択駆動
することになる。

ここで、Ｒ，Ｇ，Ｂの原色信号は、必要に応じて遅延回
路４を通つた後、極性反転回路５により、正極性や負極
性の２つの信号Ｒ_P，Ｒ_N，Ｇ_P，Ｇ_N，Ｂ_P，Ｂ_Nに分けて
出力される。そして、サンプルホールド回路Ｓ／Ｈ−Ａ
では常に正極性の信号が、又、サンプルホールド回路Ｓ
／Ｈ−Ｂ，Ｓ／Ｈ−Ｃでは常に負極性の信号がサンプル
ホールドされる。このサンプルホールドされた信号がア
ナログスイツチＳ_Aj，Ｓ_Bj，Ｓ_Cjによつて切換えられて
列信号電極Ｄ_r−ｊへ出力されるため、列信号電極Ｄ_r−
ｊに印加される画像信号の極性は、１／２水平走査周期
毎に切換わる。

従つて、各１画素について考えれば、１フイールドに１
回異つた極性の画像信号が印加されることになるため、
液晶セル１１の駆動電圧は２フイールド周期、すなわち
フレーム周期（３０Hz）で交流駆動されることになる。
尚、サンプルホールド回路Ｓ／Ｈ−Ａと、サンプルホー
ルド回路Ｓ／Ｈ−Ｂ，Ｓ／Ｈ−Ｃとに与える画像信号の
極性は上述の通りでなくとも、互いに反対の極性であれ
ばよい。

又、本実施例では、列信号電極Ｄ_r−ｊに与えられる画
像信号の極性が１／２水平走査周期毎に反転、つまり、
１行毎に画像信号の極性が反転するライン反転駆動（行
毎反転駆動）を行つているが、サンプルホールド回路Ｓ
／Ｈ−Ａと、サンプルホールド回路Ｓ／Ｈ−Ｂ，Ｓ／Ｈ
−Ｃとで、サンプリングする画像信号の極性を分けない
で、同一極性の画像信号をサンプリングして、その同一
極性の画像信号をフイールド毎に反転させるフイールド
反転駆動を用いることも可能である。この場合、列信号
電極Ｄ_r−ｊに与えられる画像信号の極性も、各液晶セ
ル１１に与えられる画像信号の極性も共に、フイールド
毎に反転し、２フイールド周期の交流変形となる。

第１図において、カラー液晶パネル９の水平画素数が６
形程度の画面サイズでは６４８程度必要になると考えら
れるが、この時、水平走査用シフトレジスタ１のクロツ
クパルスφ_Hに要求されるその周波数ｆ_Hは、例えば、Ｎ
ＴＳＣテレビ画像信号に対して下記のように計算され
る。

ここで、２／３倍するのは、前述した如く、三角配列と
なつているため、同一原色信号のサンプリングポイント
が水平画素数の２倍になること、並びに画像信号の遅延
回路４を用いて、３原色信号同時サンプリングを行なう
ことによる。一般に、このクロツクパルスφ_Hの周波数
ｆ_Hが、大きくなると、水平走査用シフトレジスタ１の
消費電力が大きくなる。

そこで、クロツクパルスφ_Hの周波数を１／２（４．１
ＭHz）とした２相クロツクパルスφ_H1，φ_H2を用いたリ
セツト端子（Ｒ_s）付ダイナミツク形シフトレジスタ
を、水平走査用シフトレジスタ１として用いることを考
える。

その構成例を第６図に示し、その動作波形例を第７図に
示す。

第６図において、２１はアナログスイツチであり、ここ
ではＣＭＯＳ構成としている。２２はアナログスイツチ
２１がオフの時に、オフになる直前の信号電圧をホール
ドするホールド容量であり、寄生容量で代用してもよ
い。２３はノンインバーテイングバツフアであり、例え
ばインバータを２個縦続接続したものである。２４はリ
セツト用のＮＭＯＳトランジスタであり、帰線期間等の
長い間、２相クロツクパルスφ_H1，φ_H2が与えられない
時に、リセツト端子Ｒ_sにＨレベルを与えて、シフトレ
ジスタ出力を安定に非選択状態に保つ働きをする。

第１図の水平走査用シフトレジスタ１として、その出力
段数が、例えば、４３２段である場合（水平画素数６４
８に対応）、第６図の回路を２１６回路、縦続接続した
ものを使うと、回路規模及び消費電力を低減できる。
尚、後に述べる本発明の他の実施例における水平走査用
シフトレジスタについても第６図の回路例が適用でき
る。

この他、第１図の水平走査用シフトレジスタ１として、
その出力段が４３２段である場合（水平画素数６４８に
対応）、通常の１クロツク入力２１６段シフトレジスタ
を２系統用いた回路を用いてもよい。この場合、２系統
のシフトレジスタのクロツクパルスは互いに位相が１８
０゜異なる２相クロツクをそれぞれのクロツクとして用
いることにより、第７図に示したのと同様の出力波形が
得られる。

第８図は、第１図の各入力端子より与えられる制御信号
Ｈ_１，Ｈ_２，Ｈ_Ａ，Ｈ_Ｂ，Ｈ_Ｃを形成するための回路を
示す回路図である。

第８図において、２５は４進カウンタ、２７はアンド
（ＡＮＤ）回路である。

４進カウンタ２５に水平走査周期の半分の周期のクロツ
クＨ／２（例えば、垂直走査用シフトレジスタ８のクロ
ツクパルスφ_vで代用しても良い。）を与えると、上記
ビツトＱ₁には水平走査周期毎に反転する信号が得ら
れ、同時にその反転信号₁も得られる。これらの信号
は、丁度、第１図のＨ₁，Ｈ_２で要求する信号に他なら
ない。

一方、制御信号Ｈ_Ａ，Ｈ_Ｂ，Ｈ_Ｃとしては、第５図に示
したサンプルホールド回路Ｓ／Ｈ−Ａ，Ｂ，Ｃの出力期
間“Ｒ”の部分に対応した選択パルスが必要であるが、
それらの制御信号は、４進カウンタ２５の出力と、出力
制御信号ＯＥとをアンド（ＡＮＤ）回路２７に入力する
ことにより得ている。４進カウンタ２５の下位ビツト出
力から形成される信号Ｈ_Aは１／２水平走査周期であ
り、上位ビツトと下位ビツトの両出力から形成される信
号Ｈ_B，Ｈ_Cは、１水平走査周期である。

尚、４進カウンタ２５のリセツト端子Ｒには、垂直走査
用シフトレジスタ８との同期をとるために、垂直同期信
号と同期した信号Ｒ_vを加える必要がある。

また、第１図に示した倍速線順次走査回路をIC化する場
合は、第８図の制御回路を内蔵することにより入力端子
数を低減できる効果がある。

次に、第９図は本発明の他の実施例を示すブロツク図、
第１０図は第９図における要部回路の動作タイミング及
び要部信号のタイミングをそれぞれ示したタイムチヤー
ト、である。

本実施例が第１図の実施例と大きく異なる点は、１本の
列信号電極に接続されるサンプルホールド回路の数が３
系統から４系統になつた点と、出力制御付バツフアアン
プ７に代わり、出力制御のないバツフアアンプ１２を用
いた点と、さらに、１度にサンプリングする画像信号の
対応する画素の組合せを変え、それに応じてＲ，Ｇ，Ｂ
の画像信号を遅延するための遅延回路４の遅延量を変え
た点である。

第５図と第１０図の動作タイミングを比べてみるとわか
るように、第１図のサンプルホールド回路Ｓ／Ｈ−Ａ
は、第９図のサンプルホールド回路Ｓ／Ｈ−ＡとＳ／Ｈ
−Ｃの動作を兼務しており、そのため、第１図の実施例
では、一本の列信号電極当りのサンプルホールド回路の
数が３系統で済む構成となつている。しかし、この構成
であると、サンプルホールド回路Ｓ／Ｈ−Ａは、第５図
に示す様に、１水平走査周期の有効表示期間中は常にサ
ンプリングしなければならないため、サンプルホールド
回路Ｓ／Ｈ−Ａからの出力期間“Ｒ”を水平帰線期間内
にする必要が生じる。そこで、第１図の実施例では出力
制御付バツフアアンプ７を用いて、水平帰線期間に相当
する時間だけこのバツフアアンプ７を動作させて、列信
号電極Ｄ_r−ｊを駆動し、残りの期間は列信号電極Ｄ_r−
ｊに接続されたホールド容量、又は寄生容量により、そ
の信号電圧をホールドさせるようにしていた。又、サン
プルホールド回路Ｓ／Ｈ−Ｂ，Ｃについては出力時間の
制限はないが、駆動電圧のばらつきを考慮して、サンプ
ルホールド回路Ｓ／Ｈ−Ａと同じ出力時間としていた。
しかしながら、このように短い出力時間“Ｒ”では、列
信号電極Ｄ_r−ｊは十分駆動されず、回路のばらつきの
影響を受け易い。また、列信号電極Ｄ_r−ｊにリークが
ある場合、ホールドした信号電圧が変化してしまう場合
がある。

そこで、本実施例では、サンプルホールド回路を１本の
列信号電極当り４系統設け、第１０図に示す様に、第１
水平走査周期ではサンプルホールド回路Ｓ／Ｈ−Ａ，Ｓ
／Ｈ−Ｂがサンプリング動作をサンプルホールド回路Ｓ
／Ｈ−Ｃ，Ｓ／Ｈ−Ｄがホールド動作をそれぞれ行い、
又、第２水平走査周期ではそれぞれ逆の動作を行なうこ
とにより、出力期間“Ｒ”の制約を無くし、十分な時
間、列信号電極Ｄ_r−ｊに駆動電圧を印加できるように
している。尚、バツフアアンプ１２は、常時、信号を出
力しているが、出力制御付バツフアを代りに使用して、
必要十分な時間だけ信号が出力されるような方式とする
ことにより、低消費電力化を図ることも可能である。

第９図において、アンド（ＡＮＤ）回路２の出力は、隣
接する２行分の画素のうち、最も近接する３原色画素に
対応する３個のサンプルホールド回路に接続され、例え
ば、第１フイールドの第１水平走査周期では、最初にＲ
₁₁（この場合、近接する画素が無いため、１画素のみの
サンプリングとなる。）、次にＧ₁₂，Ｂ₁₃，Ｒ₂₁、その
次にＲ₁₄，Ｇ₂₂，Ｂ₂₂というように、液晶パネル９の左
側から順に、各画素に対応する画像信号をサンプリング
して行く。

このとき、第１図の実施例では、同一行の連続する３画
素に対応する画像信号を１度にサンプリングしていたた
め、Ｒについては２画素分（即ち、２Ｔ）、Ｇについて
は１画素分（即ち、１Ｔ）、各々、画像信号を遅延させ
なければならなかつたが、本実施例では、２行にわたつ
て最も近接した３画素分の画像信号をサンプリングする
ため、Ｒについては１／２画素分（即ち、１／２Ｔ）、
Ｇについては１画素分（１Ｔ）の遅延で済ませることが
可能となり、遅延回路４の製作が容易となる。

尚、第９図の信号Ｈ_A，Ｈ_B，Ｈ_C，Ｈ_Dは、第８図に示し
た４進カウンタ２５の出力Ｑ₀，Ｑ₁をデコードするだけ
で、容易に得ることができる。

本実施例におけるその他の動作は、第１図の実施例とほ
ぼ同じであるため、その説明は省略する。

次に、第１１図は本発明の別の実施例を示すブロツク図
である。

第１１図において、１３はレベルシフタ、１４はアナロ
グスイツチによるデータセレクタ、である。

本実施例では、第９図の実施例の場合と同様に、サンプ
ルホールド回路は１本の列信号電極当り４系統である
が、先の実施例と大きく異なる点は、Ｒ，Ｇ，Ｂの各画
像信号を遅延するための、遅延回路４の遅延量が、１／
２画素分（即ち、１／2T）で済み、１画素分（即ち、１
Ｔ）や２画素分（即ち、２Ｔ）といつた長くて、ばらつ
きの大きな遅延回路を用いなくてもよいことである。

その代わり、水平走査用シフトレジスタ１の出力がアン
ド（ＡＮＤ）回路２で信号Ｈ₁，Ｈ₂によりデコードされ
て得られる信号、即ち、アンド（ＡＮＤ）回路２の出力
は、各々、２系統のサンプルホールド回路に接続される
ことになり、その為、水平走査用シフトレジスタ１のク
ロツクパルスφ_Hの周波数は、第１図や第９図の実施例
の場合の１．５倍となる（尚、実際の周波数の値は、式
(1)の第５項の係数を２／２、（即ち、１とすることに
より与えられる。）。このことは、言い換えれば、１行
おきに１．５画素分ずつ水平方向の画素をずらした三角
配列に対し、遅延回路４により０．５画素位相をずらし
た画像信号と、位相ずれない画像信号とを同時にサンプ
リングすることにより、サンプリングクロツク周波数を
半分（１画素ずつサンプリングする際のサンプリングク
ロツク周波数を半分）に低減する方式である。

また、本実施例では、第１図や第９図の実施例とは異な
り、極性反転回路５と遅延回路４の配置順序を入れか
え、両者の間にアナログスイツチによるデータセレクタ
１４を挿入してそれをフイールド毎に切換えている。こ
れは、列信号電極に加える画像信号の極性を１行毎に反
転させ、かつ１画素について見れば、１フイールド毎
に、その液晶セルに加える画像信号の極性を反転させる
ライン反転駆動（行毎反転駆動）に対応するためであ
る。また、先に述べたフイールド反転駆動を行う場合
は、データセレクタ１４は不要となり、フイールド毎に
反転する画像信号を直接接続すれば良い。

本実施例における他の動作は第９図の実施例と同様であ
るため、その説明は省略する。

〔発明の効果〕

本発明によれば、１水平走査周期中に２行分の画素を容
易に選択駆動でき、しかも、色フイルタ三角配置に対応
しつつ、線順次走査や行毎反転駆動を行うことができる
ので、例えば、ＮＴＳＣテレビ画像信号で垂直画素数が
約４８０画素ある液晶パネルを駆動する時、１フイール
ド毎に画像信号の極性を反転させることにより、液晶セ
ルに印加する電圧は２フイールド（１フレーム）周期、
すなわち、３０Hzの交流信号となり、フリツカが少な
く、液晶素子の長寿命化が図れると共に、色フイルタ三
角配置による高精細な表示ができる。

また、本発明によれば、デイジタル倍速変換回路を使用
していないので、回路規模が大きくならず、更に、遅延
回路を用いて、異なるタイミングでサンプリングすべき
複数の画素に対応する画素信号を、１度にサンプリング
することにより、水平走査回路の低速化が図れるので、
回路構成も簡単になり、消費電力も少なくて済む。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、第２図及
び第３図はそれぞれ第１図の実施例の動作内容を説明す
るための説明図、第４図は第１図のカラー液晶パネルに
おける１画素の構成を示した回路図、第５図は第１図に
おける要部回路の動作タイミング及び要部信号のタイミ
ングを示したタイムチヤート、第６図は第１図の水平走
査用シフトレジスタの他の具体例を示す回路図、第７図
は第６図の要部信号のタイミングを示すタイムチヤー
ト、第８図は第１図の制御信号Ｈ₁，Ｈ₂，Ｈ_A，Ｈ_B，Ｈ
_Cを形成するための回路の一具体例に示した回路図、第
９図は本発明の他の実施例を示すブロツク図、第１０図
は第９図における要部回路の動作タイミング及び要部信
号のタイミングを示したタイムチヤート、第１１図は本
発明の別の実施例を示すブロツク図、である。 符号の説明 １……水平走査用シフトレジスタ、Ｗ……データセレク
タ、２……ＡＮＤ回路、３……レベルシフタ、４……遅
延回路、５……極性反転回路、Ｓ／Ｈ……サンプルホー
ルド回路、Ｓ……アナログスイツチ、７……出力制御付
出力バツフア、８……垂直走査用シフトレジスタ、９…
…液晶パネル、Ｇ_a……行信号電極、Ｄ_r……列信号電
極、１０……ＭＯＳトランジスタ、１１……液晶セル

Claims (1)

【特許請求の範囲】
1. 【請求項１】スイツチング素子と液晶表示素子から成る
   画素を複数個マトリクス状に配置し、同じ列の画素同士
   をそれぞれ同一の列信号電極に接続した後、各々の行の
   画素を赤，緑，青の３原色に順次対応させ、少なくとも
   隣接行の近接した同じ色に対応する画素同士は互いに行
   方向に対し_１．５画素分の隔たりを有するよう配置し直
   して構成される液晶パネルを有し、各列信号電極に所望
   の駆動信号を供給し、各画素における前記スイツチング
   素子をオン・オフ制御することにより前記液晶パネルに
   画像を表示するようにした液晶カラー画像表示装置にお
   いて、 画像信号とクロツク信号とを入力して、該画像信号を該
   クロツク信号の入力タイミングでサンプリングし、その
   後、その信号をホールドする複数のサンプルホールド回
   路と、前記サンプルホールド回路を組み分けし、入力さ
   れるサンプリングパルスに同期して、一組に１クロツク
   の割合で各組へ前記クロツク信号を順次出力し、同じ組
   内のサンプルホールド回路が同時にサンプリング動作を
   行うよう制御する制御手段と、前記サンプルホールド回
   路にホールドすべき画像信号がサンプリング動作時に入
   力されるよう、予め入力すべき画像信号を遅延して時間
   調整を行う遅延手段と、を設け、一水平走査期間中に、
   隣接する２行分の各画素における行方向の位置に対応す
   る画像信号を、それぞれ各画素と対応して前記サンプル
   ホールド回路にサンプリングさせホールドさせると共
   に、 該サンプルホールド回路を、２個１組として、互いにホ
   ールドした画像信号に対応する画素が同じ列信号電極に
   接続されている２画素同士となるように組分けし、各組
   にそれぞれ、組内の２個のサンプルホールド回路からの
   出力を切り換えて一方を対応する前記列信号電極に接続
   する接続手段を設け、他の一水平走査期間中に、各接続
   手段によつて所定のタイミングで前記サンプルホールド
   回路からの出力を切り換えることにより、該サンプルホ
   ールド回路にホールドされた隣接する２行分の各画素に
   対応する画像信号を、１行分ずつ各列信号電極に前記駆
   動信号として供給することを特徴とする倍速線順次走査
   回路。