JPH08234702A

JPH08234702A - 表示装置

Info

Publication number: JPH08234702A
Application number: JP6518795A
Authority: JP
Inventors: Kenji Sato; 賢治佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-02-28
Filing date: 1995-02-28
Publication date: 1996-09-13

Abstract

(57)【要約】【目的】垂直解像度を損なう事なく間引き表示を行な
う。【構成】表示装置は表示パネル１とビデオドライバ２
とタイミングジェネレータ３とを備えている。表示パネ
ル１は外部から入力されるタイミング信号に応じて画面
１１に含まれる規定本数のラインの順次走査を行なう。
１ライン毎に単独選択する単独選択駆動と２ライン毎同
時に選択する同時選択駆動とを内部的に切り換え可能で
ある。選択されたラインに逐次外部から入力された映像
信号Ｖｓｉｇを書き込み、その表示を行なう。ビデオド
ライバ２は表示パネル１に規定本数とは異なるライン本
数に対応した間引き表示の対象となる映像信号Ｖｓｉｇ
を入力する場合がある。この時、タイミングジェネレー
タ３は映像信号Ｖｓｉｇのライン本数に応じたタイミン
グ信号ＩＮＴを表示パネル１に入力し、２ライン同時選
択駆動と１ライン単独選択駆動を所定の割合で組み合わ
せ、映像信号の間引き表示を可能にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
の液晶パネル等によって代表される表示パネルを用いた
表示装置に関する。より詳しくは、映像信号から所定の
割合で水平期間分を除く間引き技術及びこれに基づくア
スペクト比変換技術に関する。

【０００２】

【従来の技術】図１２は、従来のアクティブマトリクス
型液晶表示パネルの一例を示す模式的な平面図である。
この表示パネルは周辺駆動部内蔵型であり、画面１０１
上に行列配置した画素と、垂直走査回路１０２と、水平
走査回路１０３とを内蔵している。横方向に配列した画
素の行は走査ライン１０４を構成する。垂直走査回路１
０２はライン１０４を線順次で選択すると共に、水平走
査回路１０３は選択されたライン１０４に映像信号を順
次書き込む。これにより、画面１０１に所望の映像が映
し出される。映像信号にはノーマル規格（例えばＮＴＳ
Ｃ規格、ＰＡＬ規格等）に従ったアスペクト比と、ワイ
ド規格（例えばＨＤＴＶ規格等）に従ったアスペクト比
を有するものがある。ワイド規格の映像信号をノーマル
規格の表示パネルにそのまま映し出すと、画面１０１の
横寸法が縦寸法に比べ相対的に圧縮されるので画面が縦
方向に引き伸ばされた様に変形する。そこで、アスペク
ト比変換を行なってワイド規格の画面を忠実にノーマル
規格の表示パネルに映し出す技術が開発されている。ワ
イド規格の映像をノーマル規格の画面に表示する場合、
アスペクト比変換を行なう為画像を縦方向に圧縮する必
要がある。この為、ワイド規格に従った映像信号から所
定の水平ライン分を逐次間引く様にする。この間引き機
能は垂直走査回路１０２に組み込まれる。

【０００３】

【発明が解決しようとする課題】間引き処理は簡易的な
システムを実現する為には必要な手法である。しかしな
がら、従来の間引き方法では映像情報の欠落により垂直
解像度の劣化が発生していた。この点につき簡単に説明
する。図１３は従来の垂直走査回路の構成例を表わして
いる。この垂直走査回路はＤ型フリップフロップ（Ｄ−
ＦＦ）を多段接続したシフトレジスタ１０５を備えてい
る。各Ｄ−ＦＦは順次選択パルスＡ１，Ａ２，…を出力
する。シフトレジスタ１０５の出力段にはゲート回路１
０６が接続しており、選択パルスＡ１，Ａ２，…を処理
して最終的な選択パルスＢ１，Ｂ２，…を形成する。こ
れらは図１２に示したライン１０４に供給される。ゲー
ト回路１０６は各段毎に設けたナンドゲート素子（ＮＡ
ＮＤ）とインバータ素子（ＩＮＶ）の直列接続からな
る。ＮＡＮＤは隣り合うＤ−ＦＦから出力された選択パ
ルスを互いにナンド処理して、ＩＮＶを介し最終的な選
択パルスが得られる。イネーブル信号ＥＮＢは選択パル
スの波形整形に用いられる。

【０００４】図１４のタイミングチャートを参照して、
図１３に示した垂直走査回路の動作を簡潔に説明する。
映像信号Ｖｓｉｇは一水平期間（１Ｈ）毎に区分された
データ，，，…を含んでいる。シフトレジスタ１
０５は垂直クロック信号ＶＣＫ１，ＶＣＫ２に応じて動
作し、垂直スタート信号ＶＳＴを順次転送して、パルス
Ａ１〜Ａ５を出力する。間引きを行なわない場合イネー
ブル信号ＥＮＢはハイレベルに保持されている。Ａ１〜
Ａ５はＮＡＮＤにより隣り合う段毎にナンドがとられる
為、最終的に１Ｈ毎に選択パルスＢ１〜Ｂ５が出力され
る。

【０００５】図１６に示す様に、このタイミングにより
映像を表示させた場合、Ｖｓｉｇに含まれるデータ，
，，…が各ラインに規則正しく書き込まれる。この
時、情報の欠落は発生しない。なお、図１６に示した例
では最初の選択パルスＢ１に対応するラインはマスクさ
れ画面から除かれている。

【０００６】これに対し、図１５は間引き駆動を行なっ
た場合のタイミングチャートを表わしている。この場
合、所定の間引き周期に応じてＶＣＫ１，ＶＣＫ２が１
Ｈ分遅延すると共に、イネーブル信号ＥＮＢがローレベ
ルに切り換わる。これにより、ＮＡＮＤを通過するパル
スがマスクされる為、丁度選択パルスＢ２とＢ３の間に
１Ｈ分の遅延が生じる。この分に相当するデータが空
転送される事になる。

【０００７】このタイミングで表示した場合のイメージ
を図１７に示す。丁度、イネーブル信号ＥＮＢによりマ
スクされた映像信号Ｖｓｉｇのデータ，，…が欠落
している。

【０００８】この様に従来の間引き手法でアスペクト変
換を行なうと垂直解像度の劣化が伴なう。この点につき
説明を付け加える。間引き処理を水平方向と垂直方向と
で分けて考える。先ず、水平方向では間引きタイミング
で水平スタート信号がマスクされ、水平走査回路のシフ
トレジスタの動作を停止させる。これにより、１Ｈの映
像データは信号ラインには供給されない。又、垂直方向
では間引きタイミング（ＥＮＢの反転タイミング）で垂
直クロック信号ＶＣＫ１，ＶＣＫ２を非反転とし、本来
出力されるべき選択パルス（例えば、Ｂ３）を１Ｈ遅延
させる。この遅延により、その間１Ｈの映像データを事
実上間引く事になる。以上の様に、水平方向と垂直方向
の間引きタイミングを一致させて、完全に１Ｈ分のデー
タが失われる論理構成となっている。上述した間引き手
法を用いてアスペクト変換を行なう場合、間引けば間引
くほどＶｓｉｇに含まれていた元のデータが欠落し、垂
直解像度の劣化につながる。

【０００９】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は垂直解像度の劣化を抑制した間引き
駆動が可能な表示装置を提供する事を目的とする。かか
る目的を達成する為に以下の手段を講じた。即ち、本発
明にかかる表示装置は基本的な構成として表示パネル
と、ビデオドライバと、タイミングジェネレータとを備
えている。表示パネルは走査回路内蔵型であり、外部か
ら入力されるタイミング信号に応じて画面に含まれる規
定本数のラインの順次走査を行なう。１ライン毎に単独
選択する単独選択駆動と２ライン毎同時に選択する同時
選択駆動とを内部的に切り換え可能である。選択された
ラインに逐次外部から入力された映像信号を書き込みそ
の表示を行なう。ビデオドライバは該規定本数とは異な
るライン本数に対応した間引き表示の対象となる映像信
号を入力可能である。この場合、前記タイミングジェネ
レータは該映像信号のライン本数に応じたタイミング信
号を該表示パネルに入力する。これにより、該同時選択
駆動と該単独選択駆動とを所定の割合で組み合わせて実
行させ該映像信号の間引き表示を可能にする。前記表示
パネルは該間引き表示により、入力された映像信号の画
面縦方向圧縮を行ないアスペクト変換を実現する。

【００１０】具体的には、前記表示パネルは画面上に行
列配置した画素と、垂直走査回路と、水平走査回路とを
内蔵している。該垂直走査回路は同時選択駆動時２ライ
ンに相当する２本の画素行に対し同時に第１種の選択パ
ルスを印加する一方、単独選択駆動時１ラインに相当す
る１本の画素行に第２種の選択パルスを印加する。該水
平走査回路は選択された画素行に映像信号を書き込む。
さらに具体的には、前記垂直走査回路はシフトレジスタ
と、ゲート手段と、スイッチ手段とを有する。シフトレ
ジスタは第１種の選択パルスを逐次生成する。ゲート手
段は該シフトレジスタの隣り合う段から出力した一対の
第１種の選択パルスをゲート処理して第２種の選択パル
スを生成する。スイッチ手段は該シフトレジスタと該ゲ
ート手段との間に介在して第１種の選択パルスと第２の
選択パルスを切り換える。

【００１１】

【作用】本発明にかかる表示装置は高解像度でアスペク
ト変換表示を可能にする間引き機能を備えている。垂直
走査回路に入力される垂直クロック信号を間引き周期で
反転させ、１ライン単独選択駆動と２ライン同時選択駆
動とを組み合わせる事により、簡易的に高解像度アスペ
クト変換が可能になる。この為、表示パネルはもともと
１ライン単独選択機能に加え２ライン同時選択駆動がで
きる様に設計されている。通常、１ライン単独選択はノ
ンインターレース駆動に用いられ、２ライン同時選択は
インターレース駆動に用いられる。即ち、本表示装置は
予めノンインターレース駆動とインターレース駆動との
切り換えが内部的に可能な機能を備えたものである。こ
れを応用して、１ライン単独選択と２ライン同時選択を
適宜組み合わせる事で間引き駆動も可能にしている。即
ち、駆動手法として表示パネル側で予め２ライン同時選
択を導入している。その上で、間引き周期に応じ垂直ク
ロック信号を反転させる事により、２ライン同時選択と
１ライン単独選択の２つの状態を作り、組み合わせて間
引きを行なう。この時、間引き対象となるラインは完全
に映像データが欠落するわけではなく、２ラインペアの
片ラインが間引かれるだけであり、従来に比し映像信号
のデータ（ビデオ情報）をより忠実に表現する事が可能
になる。上記の間引き手法から、間引き周期を変える事
で水平ラインを操作し、所望のアスペクト変換が実現で
きる。

【００１２】

【実施例】以下、図面を参照して本発明の好適な実施例
を詳細に説明する。図１は、本発明にかかる表示装置の
基本的な構成を示すブロック図である。図示する様に、
本表示装置は表示パネル１とビデオドライバ２とタイミ
ングジェネレータ３とを備えている。表示パネル１は画
面１１を備えており、無数の画素１２が行列配置されて
いる。本例では、表示パネル１はフルカラータイプであ
り、ＲＧＢ三原色毎に分かれた映像信号Ｖｓｉｇを受け
入れる。表示パネル１は垂直走査回路１４を内蔵してお
り、画素１２の行（ライン）を順次選択する。又、水平
走査回路１５を内蔵しており、選択されたラインに対し
て映像信号Ｖｓｉｇの一水平期間分のデータを書き込
む。本発明の特徴事項として、垂直走査回路１４は、外
部から入力されるタイミング信号に応じて画面に含まれ
る規定本数のラインの順次走査を行ない、１ライン毎に
単独選択する単独選択駆動と、２ライン毎同時に選択す
る同時選択駆動とを内部的に切り換え可能である。水平
走査回路１５は選択されたラインに逐次外部から入力さ
れた映像信号Ｖｓｉｇを書き込みその表示を行なう。

【００１３】ビデオドライバ２は外部から入力されたビ
デオ信号をデコードし輝度信号とクロマ信号を取り出
す。又、ビデオ信号から分離した同期信号ＳＹＮＣをタ
イミングジェネレータ３側に転送する。ビデオドライバ
２はさらに交流化回路を含んでおり、タイミングジェネ
レータ３から入力される反転信号ＦＲＰに応じて元の映
像信号を予め水平期間毎に極性反転処理し、交流化され
た映像信号Ｖｓｉｇを表示パネル１側に供給する。この
際、ビデオドライバ２は規定本数とは異なるライン本数
に対応した間引き表示の対象となる映像信号Ｖｓｉｇを
入力する事ができる。

【００１４】タイミングジェネレータ３は同期信号ＳＹ
ＮＣに基づいて種々のタイミング信号を作成し、表示パ
ネル１に供給してそのタイミング制御を行なう。即ち、
垂直スタート信号ＶＳＴや互いに逆相の垂直クロック信
号ＶＣＫ１，ＶＣＫ２を垂直走査回路１４に供給して各
ラインを順次選択せしめる。又、水平スタート信号ＨＳ
Ｔや互いに逆相の水平クロック信号ＨＣＫ１，ＨＣＫ２
を水平走査回路１５に供給して、選択されたライン分の
画素１２に対し映像信号Ｖｓｉｇの一水平期間分データ
を書き込ませる。さらに、２種類のタイミング信号ＥＮ
Ｂ及びＩＮＴを垂直操作回路１４に供給し変則的な駆動
を制御する。ＩＮＴは２ライン同時選択駆動と１ライン
単独選択駆動を切り換える為の制御信号である。即ち、
ＩＮＴに従って１ライン単独選択駆動を継続的に行なえ
ば映像信号Ｖｓｉｇのノンインターレース表示が行なわ
れる。逆に、２ライン同時選択駆動を継続的に行なうと
映像信号Ｖｓｉｇのインターレース駆動ができる。一
方、所定の間引き周期に応じてＩＮＴを切り換える事に
より、同時選択駆動と単独選択駆動を所定の割合で組み
合わせて実行させ、映像信号Ｖｓｉｇの間引き表示を可
能にする。即ち、２ライン同時選択駆動を行なっている
状態で間引き周期に合わせ一時的に１ライン単独選択駆
動を行なえば、所定の割合でラインを間引く事ができ
る。なお、表示パネル１には上述した映像信号やタイミ
ング信号に加え、電源電圧ＶＶＤＤ及び共通電圧ＶＣＯ
Ｍも供給されている。

【００１５】図２は、図１に示した表示パネル１の具体
的な構成例を示すブロック図である。前述した様に表示
パネル１は画面１１を備えており、画素１２が無数に行
列配置している。本例では簡単の為１個の画素１２のみ
を示してある。この画素１２は微細な液晶セルＬＣから
なる。又、行状のゲート線Ｘと列状の信号線Ｙが交差配
列している。両者の交差部に個々の画素１２が配置して
いる。これをスイッチング駆動する為の薄膜トランジス
タＴｒも集積形成されている。薄膜トランジスタＴｒの
ゲート電極は対応するゲート線Ｘに接続され、ソース電
極は対応する信号線Ｙに接続され、ドレイン電極は対応
する液晶セルＬＣの一端に接続されている。なお、液晶
セルＬＣの他端は対向電極に接続されており、所望の共
通電位ＶＣＯＭが印加される。各ゲート線Ｘは垂直走査
回路１４に接続されている。一方、各信号線Ｙは水平ス
イッチＨＳＷを介してビデオライン１３に接続されてお
り交流化映像信号Ｖｓｉｇの供給を受ける。個々の水平
スイッチＨＳＷは水平走査回路１５により開閉制御され
る。

【００１６】垂直走査回路１４はレベル変換回路１６を
介して入力されるＶＳＴ，ＶＣＫ１，ＶＣＫ２に基づい
て動作する。即ち、垂直走査回路１４は互いに逆相の垂
直クロック信号ＶＣＫ１，ＶＣＫ２に応じて垂直スター
ト信号ＶＳＴを順次転送し各段毎に選択パルスＢ１，Ｂ
２，Ｂ３，Ｂ４，…，Ｂ（ｎ＋１）を生成して各ゲート
線Ｘに出力する。この選択パルスに応答して薄膜トラン
ジスタＴｒが開閉動作し、画素１２の行（ライン）が順
次選択される。

【００１７】一方、水平走査回路１５は同じくレベル変
換回路１６を介して入力されたＨＳＴ，ＨＣＫ１，ＨＣ
Ｋ２に応じて動作する。即ち、水平走査回路１５は互い
に逆相の水平クロック信号ＨＣＫ１，ＨＣＫ２に応じて
水平スタート信号ＨＳＴを順次転送しサンプリングパル
スを出力する。このサンプリングパルスに応じて水平ス
イッチＨＳＷが開閉制御され、ビデオライン１３を介し
て供給された交流化映像信号Ｖｓｉｇを各信号線Ｙにサ
ンプリングする。サンプリングされた映像信号Ｖｓｉｇ
は選択導通状態にある薄膜トランジスタＴｒを介して液
晶画素１２に書き込まれる。即ち水平走査回路１５は選
択されたラインに対して映像信号Ｖｓｉｇの一水平期間
分に相当するデータを逐次書き込む事になる。なお、通
常表示では、交流化映像信号Ｖｓｉｇは一水平期間（１
Ｈ）毎に極性反転されており、各ライン毎に反対極性の
電圧が書き込まれる。

【００１８】本発明の特徴事項として、垂直走査回路１
４はシフトレジスタ２１、スイッチ手段２２、ゲート手
段２３を備えている。シフトレジスタ２１はＶＳＴ，Ｖ
ＣＫ１，ＶＣＫ２に応じて動作し、各段毎に原選択パル
ス（Ａ１，Ａ２，Ａ３，Ａ４，…，Ａ（ｎ＋１））を生
成する。ゲート手段２３は原選択パルスＡをゲート処理
して実行選択パルスＢ１，Ｂ２，Ｂ３，Ｂ４，…，Ｂ
（ｎ＋１）を出力し、各ゲート線Ｘに供給する。ゲート
手段２３にはタイミング信号ＥＮＢが入力され、実行選
択パルスＢの波形整形に用いられる。シフトレジスタ２
１とゲート手段２３との間にはスイッチ手段２２が介在
しており、タイミング信号ＩＮＴに応じて前述した１ラ
イン単独選択駆動と２ライン同時選択駆動を切り換え
る。これにより、ゲート手段２３は同時選択時２ライン
に相当する２本の画素行に同時に実行選択パルスＢを印
加する一方、単独選択駆動時１ラインに相当する１本の
画素行に実行選択パルスＢを印加する。

【００１９】図３は、図２に示した垂直走査回路１４の
具体的な構成例を示す回路図である。図示する様に、シ
フトレジスタ２１はＤ−ＦＦの多段接続からなり、各段
毎に原選択パルスＡを順次出力する。スイッチ手段２２
は各段毎に設けたＩＮＶＡとＮＡＮＤＡとからなる。Ｉ
ＮＶＡとＮＡＮＤＡのセットはスイッチを構成し、ＩＮ
Ｔにより開閉制御される。ゲート手段２３は各段毎に設
けたＮＡＮＤＢ及びＩＮＶＢの直列接続からなり、原選
択パルスＡを処理して実行選択パルスＢを出力する。な
お、ＮＡＮＤＢの入力端子にはＥＮＢが供給されてお
り、所定の波形整形を行なう。

【００２０】１ライン単独選択駆動時、ＩＮＶＡとＮＡ
ＮＤＡからなるスイッチは導通状態にある。従って、Ｎ
ＡＮＤＢは互いに隣り合うＤ−ＦＦから出力された一対
の原選択パルス（例えばＡ１とＡ２）をナンド処理して
実行選択パルス（例えばＢ２）を出力する。一方、２ラ
イン同時選択駆動の時、ＩＮＶＡとＮＡＮＤＡのセット
からなるスイッチは非導通状態となり、Ｄ−ＦＦから出
力された原選択パルスＡはそのままＮＡＮＤＢ及びＩＮ
ＶＢを通過し対応する実行選択パルスＢになる。但し、
ＥＮＢにより所定の波形整形処理を受ける。この様に、
シフトレジスタ２１は第１種の選択パルス（原選択パル
スＡ）を逐次生成し、ゲート手段２３は１ライン単独選
択駆動時シフトレジスタ２１の隣り合う段から出力した
一対の第１種の選択パルスをゲート処理して第２種の選
択パルス（実行選択パルスＢ）を生成する。スイッチ手
段２２はシフトレジスタ２１とゲート手段２３との間に
介在し、２ライン同時選択駆動時第１種の選択パスル
（原選択パルスＡ）を基本的には略そのまま実行選択パ
ルスＢとして出力する。即ち、スイッチ手段２２は第１
種の選択パルスと第２種の選択パルスを切り換える機能
を有している。

【００２１】図３の構成を有する垂直走査回路１４にお
いては、１ライン単独選択駆動時、ＩＮＶＡとＮＡＮＤ
Ａからなるスイッチが導通状態となる為、回路的には図
１３に示した従来の垂直走査回路構成と同様になる。従
って、１ライン単独選択に基づくノンインターレース駆
動は図１４に示したタイミングチャートと同様に行な
う。そこで、先ずノンインターレース駆動時における垂
直走査回路１４（図３）の動作を図１４のタイミングチ
ャートに基づき説明する。映像信号Ｖｓｉｇには１Ｈ分
のデータ，，，…が順次含まれている。シフトレ
ジスタ２１は２Ｈ周期のＶＣＫ１，ＶＣＫ２に応じてＶ
ＳＴを順次転送し原選択パルスＡ１〜Ａ５を逐次出力す
る。この時ＥＮＢはハイレベルに保持され前述したスイ
ッチ手段２２は導通状態におかれる。従って、ゲート手
段２３は隣接する段同士で原選択パルスＡのナンド処理
を行ない実行選択パルスＢ１〜Ｂ５が得られる。最初の
Ｂ１を除き、Ｂ２から以後１Ｈ毎に出力される。従っ
て、図１６に示した様に、Ｂ２，Ｂ３，Ｂ４，…に応じ
て１ライン毎にデータ，，，，…が書き込ま
れ、１ライン単独選択方式のノンインターレース駆動が
行なわれる。

【００２２】次に、図４のタイミングチャートは２ライ
ン同時選択駆動のタイミングチャートを示している。２
ライン同時選択駆動を行なう場合、ＩＮＴはローレベル
に切り換えられ、図３に示したスイッチ手段２２は非導
通状態におかれる。又、ＶＣＫ１は１Ｈ周期で９５％デ
ューティ比の波形に切り換えられる。図示しないが、Ｖ
ＣＫ２はＶＣＫ１と反転関係にある。又、ＥＮＢもＶＣ
Ｋ１に同期して論理レベルが変化する。本例の場合、１
段目のＤ−ＦＦから出力された原選択パルスＡ１に対し
て２段目のＤ−ＦＦから出力された原選択パルスＡ２は
９５％のデューティ比分だけ遅延して出力される。３段
目のＤ−ＦＦから出力された原選択パルスＡ３は前段の
原選択パルスＡ２に対して５％のデューティ比に相当す
る分だけ遅延して出力される。これらの原選択パルスＡ
１〜Ａ５は各々対応するＮＡＮＤＢ，ＩＮＶＢを通過
し、各段から実行選択パルスＢ１〜Ｂ５が出力される。
この際、原選択パルスＡの立ち上がり部分及び立ち下が
り部分で重複した領域はＥＮＢによりマスクされる。従
って、実行選択パルスＢは２ライン毎に同時に出力さ
れ、かつ他の２ラインから完全に分離されている。

【００２３】この様に、隣り合う実行選択パルスがペア
を組む事で、２ライン同時選択駆動が可能になる。映像
表示時のイメージは図５に示されている。１ライン単独
選択駆動時と同様Ｖｓｉｇが規則的に書き込まれてい
る。即ち、最初のラインについてはＢ１に応じてデータ
が１ラインにのみ書き込まれるが、次の２ラインでは
Ｂ２及びＢ３に応じて同時にデータが書き込まれる。
次の２ラインについてもＢ３及びＢ４に応じてデータ
が同時に書き込まれる。これを１フィールド分繰り返し
た後、次のフィールドでペアリングを１ラインだけずら
す事によりインターレース駆動が可能になる。

【００２４】図６は、２ライン同時選択駆動をベースと
しつつ随時１ライン単独選択駆動を所定の割合で組み合
わせたタイミングチャートを表わしている。これによ
り、間引き駆動が可能になる。所定の間引き周期でＶＣ
Ｋを反転させる。且つＩＮＴをこのタイミングに合わせ
て発生させる。この時、他の信号はマスク等加工しな
い。間引きタイミングで原選択パルスＡ３が１Ｈ間延び
し、ＩＮＴでマスクされ、１ライン分の実行選択パルス
Ｂ４を生成する。又、間引かないラインについては通常
の２ライン同時選択駆動となる。この２つの状態を組み
合わせる事により間引き処理を実現する。

【００２５】そのイメージを図７に示す。映像信号Ｖｓ
ｉｇの各データは，，，，，，…という具
合に、比率の差は存在するが連続的に書き込まれる為、
映像ソース情報をより忠実に再現できる。又、情報の欠
落がない為垂直解像度も良好になる。以上の説明から理
解される様に、本発明では２ライン同時選択駆動に対応
した表示パネルを基本としている。１ライン単独選択駆
動時は前段から出力された原選択パルスとナンドをとる
構成となっているが、新機能としてＩＮＴ端子が追加さ
れている。ＩＮＴがローレベルの時には前段の原選択パ
ルスの状態を無視する様に作用する。通常はローレベル
に保持され２ライン同時選択駆動を行なう。間引きを行
なう時、所定の間引き周期で１Ｈ期間だけハイレベルと
なり、原選択パルスの片方をマスクする働きがあり、結
果としてこの時だけ１ラインのみに実行選択パルスが出
力される。

【００２６】アスペクト変換は上述した間引き動作を利
用して行なわれる。図８を参照して、ＰＡＬ信号を例に
説明を行なう。（Ａ）に示す様に、ＰＡＬ信号は奇数フ
ィールド（ＯＤＤ）と偶数フィールド（ＥＶＥＮ）の２
フィールドからなる。奇数フィールドではＨ／２からデ
ータが始まり、これらを０．５，１．５，２．５，３．
５，…の様に表わしている。一方偶数フィールドに含ま
れるデータは１．０，２．０，３．０，４．０の様に表
わしている。かかる構成を有するＰＡＬ信号は（Ｂ）に
示す様にインターレース走査により表示される。

【００２７】次に、図８を踏まえて、図９を参照しなが
ら２ライン同時選択駆動におけるインターレース走査を
説明する。（Ａ）は２ライン同時選択駆動における通常
状態つまり間引き処理を行なわない状態を表わしてい
る。アクティブマトリクス型の液晶パネル等で代表され
る表示パネルでは擬似的なインターレースを実現する
為、映像データを１ラインずらし、フィールド間で補間
を行なっている。これにより、人間の目では残像現象に
より擬似インターレース映像になる。即ち（Ａ）に示す
様に、ＯＤＤでは第１ラインにデータ０．５が書き込ま
れる。第２及び第３ラインに同一のデータ１．５が書き
込まれる。以下、順に第４及び第５ラインにはデータ
２．５が書き込まれ、第６及び第７ラインにはデータ
３．５が書き込まれる。一方、ＥＶＥＮでは、第１及び
第２ラインにデータ１．０が書き込まれ、第３及び第４
ラインにデータ２．０が書き込まれ、以下同様に第５及
び第６ラインにはデータ３．０が書き込まれる。なお、
この時ＦＲＰ極性は４フィールドで１周期となってい
る。これらの関係は、ＰＡＬ信号に限られずＮＴＳＣ信
号についても同様である。

【００２８】次に、（Ｂ）に１／３間引き走査の例を示
す。（Ａ）と対比すれば理解される様に、ＯＤＤにおい
てデータ２．５は第４ラインのみに書き込まれ、第５ラ
インには２．５に変え３．５が書き込まれる。これによ
り、データ２．５の片側のみが間引かれる事になる。デ
ータ５．５についても同様である。ＥＶＥＮでは第４ラ
インに書き込まれるべきデータ２．０が３．０に変って
いる。換言すると、データ２．０が１ライン分だけ間引
かれている。

【００２９】（Ｃ）は以上の間引き動作を一般化した１
／ｎ間引きにおける動作を表わしている。所望の周期
（ｎ周期）で間引きタイミングを決定し、ＶＣＫやＩＮ
Ｔ等のタイミング信号を加工する事で、自由にアスペク
ト比を変換できる。又、外部で、その間引きタイミング
設定に自由度を持たせる事により、プログラマブル機能
の追加が可能である。但し、ＯＤＤとＥＶＥＮの間引き
タイミングは、同じラインを間引くものとする。この時
のＦＲＰ極性は４フィールド周期となる。ＮＴＳＣ信号
についても同様である。

【００３０】図１０は間引き駆動を行なった場合の画面
変化を表わしている。（Ａ）は間引きなしの状態を示
す。（Ｂ）は１／３間引きを行なった場合の画面を表わ
し、縦方向に圧縮されている。（Ｃ）は一般に１／ｎ間
引きを行なった場合の画面状態である。

【００３１】図１１はアスペクト変換の他の例を表わす
参考図である。本例ではビデオドライバ２に外部から入
力される映像信号はＨＤＴＶ等のワイド規格に従ってお
り、画角１６対９の映像情報を含んでいる。これに対
し、表示パネル１に設けられた画面１１は画角４対３で
ある。従って仮に元の映像信号をデコードした後そのま
ま表示パネルに入力すると、画面１１の縦方向に引き伸
ばされた画像が表示される事になる。この点に鑑み、本
例では前述した間引き動作によりワイド規格の映像信号
から水平期間分を所定個数間引いて画面１１の縦方向に
圧縮されたワイド表示を行なっている。即ち、本発明に
かかる表示装置は垂直走査間引き機能を備えており、例
えば水平ラインを４本に１本の割合で間引く事により、
画像を垂直方向に７５％圧縮する。なお、縦方向に画像
を圧縮した場合には画面１１の上下に残余部１９が生じ
る。この部分には例えば黒信号を書き込めば良い。

【００３２】

【発明の効果】以上説明した様に、本発明によれば、映
像信号のライン本数に応じたタイミング信号を表示パネ
ルに入力し、２ライン同時選択駆動と１ライン単独選択
駆動を所定の割合で組み合わせて実行し、映像信号の間
引き表示を可能にしている。この時、間引きラインは完
全に情報が欠落するわけではなく、２ラインペアの片ラ
インが間引かれるだけで映像信号情報を忠実に表現する
事が可能になる。従って、垂直解像度を落とさず間引き
が行なえる事で、表示システムとしてより商品価値が高
まる。

【図面の簡単な説明】

【図１】本発明にかかる表示システムの全体構成を示す
ブロック図である。

【図２】図１に示した表示装置に組み込まれる表示パネ
ルの一例を示すブロック図である。

【図３】図２に示した表示パネルに組み込まれる垂直走
査回路の構成例を示す回路図である。

【図４】図３に示した垂直走査回路の動作説明に供する
タイミングチャートである。

【図５】２ライン同時選択駆動における表示状態を示す
模式図である。

【図６】図３に示した垂直走査回路の動作説明に供する
タイミングチャートである。

【図７】間引き駆動時における表示状態を示す模式図で
ある。

【図８】本発明に従いＰＡＬ信号を処理した例を示す模
式図である。

【図９】同じくＰＡＬ信号に間引き処理を適用した例を
示すテーブル図である。

【図１０】同じく間引き表示を示す模式図である。

【図１１】間引き表示の他の例を示す模式図である。

【図１２】従来の表示パネルの一例を示す模式的な平面
図である。

【図１３】図１２に示した表示パネルに組み込まれる垂
直走査回路の一例を示す回路図である。

【図１４】図１３に示した垂直走査回路の動作説明に供
するタイミングチャートである。

【図１５】同じく図１３に示した垂直走査回路の動作説
明に供するタイミングチャートである。

【図１６】従来の表示パネルのライン走査を示す模式図
である。

【図１７】同じく従来の表示パネルのライン走査を示す
模式図である。

【符号の説明】

１表示パネル２ビデオドライバ３タイミングジェネレータ１１画面１２画素１４垂直走査回路１５水平走査回路２１シフトレジスタ２２スイッチ手段２３ゲート手段

Claims

【特許請求の範囲】

【請求項１】外部から入力されるタイミング信号に応
じて画面に含まれる規定本数のラインの順次走査を行な
い、１ライン毎に単独選択する単独選択駆動と２ライン
毎同時に選択する同時選択駆動とを内部的に切り換え可
能であり、選択されたラインに逐次外部から入力された
映像信号を書き込みその表示を行なう表示パネルと、該規定本数とは異なるライン本数に対応した間引き表示
の対象となる映像信号を該表示パネルに入力するビデオ
ドライバと、該映像信号のライン本数に応じたタイミング信号を該表
示パネルに入力し、該同時選択駆動と単独選択駆動を所
定の割合で組み合わせて実行させ該映像信号の間引き表
示を可能にするタイミングジェネレータとを備えた表示
装置。
【請求項２】前記表示パネルは該間引き表示により、
入力された映像信号の画面縦方向圧縮を行ないアスペク
ト変換を実現する請求項１記載の表示装置。
【請求項３】前記表示パネルは、画面上に行列配置し
た画素と、垂直走査回路と、水平走査回路とを内蔵して
おり、該垂直走査回路は同時選択駆動時２ラインに相当する２
本の画素行に同時に第１種の選択パルスを印加する一
方、単独選択駆動時１ラインに相当する１本の画素行に
第２種の選択パルスを印加し、該水平走査回路は選択された画素行に映像信号を書き込
む請求項１記載の表示装置。
【請求項４】前記垂直走査回路は、第１種の選択パル
スを逐次生成する多段のシフトレジスタと、該シフトレ
ジスタの隣り合う段から出力した一対の第１種の選択パ
ルスをゲート処理して第２種の選択パルスを生成するゲ
ート手段と、該シフトレジスタと該ゲート手段との間に
介在して第１種の選択パルスと第２種の選択パルスを切
り換えるスイッチ手段とを有する請求項３記載の表示装
置。