JPH09325738A - 液晶ディスプレイ装置とその駆動方法 - Google Patents

液晶ディスプレイ装置とその駆動方法

Info

Publication number
JPH09325738A
JPH09325738A JP14003296A JP14003296A JPH09325738A JP H09325738 A JPH09325738 A JP H09325738A JP 14003296 A JP14003296 A JP 14003296A JP 14003296 A JP14003296 A JP 14003296A JP H09325738 A JPH09325738 A JP H09325738A
Authority
JP
Japan
Prior art keywords
line
gate
signal
image signal
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14003296A
Other languages
English (en)
Inventor
Takeshi Hasuka
剛 蓮香
Takehisa Kato
剛久 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP14003296A priority Critical patent/JPH09325738A/ja
Publication of JPH09325738A publication Critical patent/JPH09325738A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】 NTSC方式、PAL方式又はSECAM方
式の画像を高信頼性、且つ、低コストで高画質に表示す
ることができるようにする。 【解決手段】 行列状に配列された画素電極11を有す
る画素表示部21と、行方向に並ぶ画素電極11ごとに
走査電圧を印加する交互に配設されたゲート線13A,
13Bと、各ゲート線13A,13Bに接続され、該ゲ
ート線に印加する走査電圧をそれぞれ発生する第1及び
第2のゲート線駆動用走査回路22A,22Bと、信号
線14に接続され、画像信号を入力する第1及び第2の
画像信号入力線23A,23Bと、各画像信号入力線に
接続され、信号線14を制御する信号線駆動用走査回路
25とを備えている。互いに隣接する信号線14は、そ
れぞれ異なる画像信号入力線23A,23Bに接続さ
れ、各ゲート線駆動用走査回路22A,22Bは互いに
隣接するゲート線とそれぞれ独立に接続されている。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、薄膜トランジスタ
をスイッチング素子に有するアクティブマトリックス型
の液晶ディスプレイ装置とその駆動方法に関する。
【0002】
【従来の技術】近年、アクティブマトリックス型の液晶
ディスプレイ装置の高画質化が進んでおり、一般のTV
放送の画像(NTSC方式、PAL方式又はSECAM
方式)を表示するのに必要な走査線数である480本を
越える走査線数を有する液晶ディスプレイ装置が開発さ
れている。
【0003】NTSC方式、PAL方式又はSECAM
方式の画像信号は、1フィールド内に240本程度の走
査線しかないため、飛び越し走査を必要とする。一方、
液晶ディスプレイは、フリッカ(明滅)が増大するた
め、通常のTVのCRTのように飛び越し走査ができな
いので、順次走査を行なっている。ここで、飛び越し走
査とは、ある走査線を走査した後、一つ目の走査線を飛
ばして2つ目の走査線を走査し、次のフィールドに遷移
したときに前回のフィールドにおいて飛び越した走査線
のみを走査する走査方式である。これに対して、順次走
査は画像表示部の一端から他端に走査線を順番に走査し
ていく走査方式である。
【0004】以下、従来の液晶ディスプレイ装置を図面
を参照しながら説明する。
【0005】図6は従来の液晶ディスプレイ装置のブロ
ック構成図である。図6に示すように、順次走査方式に
よる液晶ディスプレイ装置を用いてNTSC方式、PA
L方式又はSECAM方式の画像を表示するには、信号
線駆動用走査回路である水平ドライバ105及びゲート
線駆動用走査回路である垂直ドライバ106の各前段に
時間変換処理のための複数の回路を必要とする。
【0006】具体的には、A/D変換回路101によ
り、画像信号をアナログ信号からディジタル信号に変換
した後、メモリ装置102にディジタル化された画像信
号を記憶しておき、タイミングコントローラ104によ
り、所定の時間が経過した後に、D/A変換回路103
によりディジタル化された画像信号をアナログ信号に変
換する時間変換処理を行なう。この変換処理の後、画像
信号が液晶ディスプレイ107の各ドライバ105,1
06に出力される。
【0007】これにより、1フィールド内の走査線を液
晶ディスプレイの走査線本数と同じ480本程度に変換
できると共に、飛び越し走査から順次走査に変換され、
液晶ディスプレイ107に高画質の画像を表示すること
ができる。しかしながら、時間変換処理用の各回路10
1〜104を必要とするため、装置全体の規模が大きく
なってしまうという問題を有している。
【0008】そこで、「特開平7−72830」に開示
されている「2ライン同時駆動」方式を採用すると、画
像信号の走査線1本の走査で液晶ディスプレイの走査線
2本分の走査を行なうことができる。これにより、線走
査線を480本以上有する液晶ディスプレイであって
も、1フィールド内に走査線が240本程度の画像信号
を順次走査により走査線をすべて駆動できるため、フリ
ッカが増大するという問題を回避することができるの
で、時間変換処理用の回路が不要となり、その結果、装
置全体の回路の規模を縮小することができる。
【0009】以下、「特開平7−72830」に開示さ
れている従来の「2ライン同時駆動」方式の液晶ディス
プレイ装置を図面に基づいて説明する。
【0010】図7は従来の「2ライン同時駆動」方式の
液晶ディスプレイ装置の構成図である。図7において、
本液晶ディスプレイ装置は、マトリックスアレイ状に配
列された複数の画素電極111と、画素電極111ごと
に画像信号を制御する薄膜トランジスタ112と、複数
の画素電極111のうち、行方向に並ぶ薄膜トランジス
タ112のゲート電極ごとに交互に配設され、走査電圧
を印加するゲート線113A,113Bと、複数の画素
電極111のうち、列方向に並ぶ画素電極111ごとに
信号電圧を印加する信号線114と、各ゲート線113
Aに接続され、ゲート線113Aに印加する走査電圧を
発生する第1のゲート線駆動用走査回路115Aと、各
ゲート線113Bに接続され、ゲート線113Bに印加
する走査電圧を発生する第2のゲート線駆動用走査回路
115Bと、信号線114に印加する画像用の信号電圧
を発生する信号線駆動用走査回路116とを備えてい
る。
【0011】以下、前記のようの構成された液晶ディス
プレイ装置の動作を要約すると、図7に示すように、ゲ
ート線113A(又は113B)の前段のゲート線11
3B(又は113A)と薄膜トランジスタ112との間
に蓄積容量117を形成するゲートストレージ型構造で
あって、例えばk番目のゲート線113Aとk+1番目
のゲート線113Bとを同時にオンにした後、先にk番
目のゲート線113Aをオフ状態にする。これにより、
ゲートストレージ型構造であっても2ライン同時駆動を
可能にしている。
【0012】
【発明が解決しようとする課題】しかしながら、前記従
来の「2ライン同時駆動」方式の液晶ディスプレイ装置
は、画質並びに信頼性及びコストの点で十分に満足が得
られなかった。
【0013】本発明は、この点に鑑み、NTSC方式、
PAL方式又はSECAM方式の画像を高信頼性、且
つ、低コストで高画質に表示することができるようにす
ることを目的とする。
【0014】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、信号線駆動用走査回路とゲート線駆動用
走査回路とを薄膜トランジスタにより構成し、且つ、互
いに隣接するゲート線とそれぞれ独立に接続された少な
くとも2つのゲート線駆動用走査回路を備えている構成
とするものである。
【0015】具体的に請求項1の発明が講じた解決手段
は、液晶ディスプレイ装置を、マトリックスアレイ状に
配列された複数の画素電極と該画素電極ごとに画像信号
を制御する薄膜トランジスタとを有する画素表示部と、
前記複数の画素電極のうち、行方向に並ぶ前記画素電極
の前記薄膜トランジスタのゲート電極ごとに走査電圧を
印加するゲート線と、前記複数の画素電極のうち、列方
向に並ぶ前記画素電極ごとに信号電圧を印加する信号線
と、前記各ゲート線に接続され、該ゲート線に印加する
走査電圧を発生する少なくとも2つのゲート線駆動用走
査回路と、前記信号線に接続され、外部から画像信号を
入力する画像信号入力線と、前記画像信号入力線に接続
され、前記信号線を制御する薄膜トランジスタよりなる
信号線駆動用走査回路とを備え、前記各ゲート線駆動用
走査回路は、薄膜トランジスタよりなり、且つ、互いに
隣接する前記ゲート線とそれぞれ独立に接続されている
構成とするものである。
【0016】請求項1の構成により、ゲート線駆動用走
査回路を少なくとも2つ独立に備え、互いに隣接するゲ
ート線とそれぞれ独立に接続されてているため、確実に
2ライン同時駆動方式を採用することができると共に、
隣接するゲート線を遅延させて駆動させることができ
る。
【0017】請求項2の発明は、請求項1の構成に、前
記画像信号入力線は複数本設けられており、互いに隣接
する前記信号線はそれぞれ異なる前記画像信号入力線に
接続されている構成を付加するものである。
【0018】請求項2の構成により、画像信号入力線が
複数本設けられており、互いに隣接する信号線がそれぞ
れ異なる画像信号入力線に接続されているため、信号線
に印加される画像信号の極性を互いに容易に反転させる
ことができる。
【0019】請求項3の発明が講じた解決手段は、マト
リックスアレイ状に配列された複数の画素電極と該画素
電極ごとに画像信号を制御する薄膜トランジスタとを有
する画素表示部と、前記複数の画素電極のうち、行方向
に並ぶ前記画素電極の前記薄膜トランジスタのゲート電
極ごとに走査電圧を印加するゲート線と、前記複数の画
素電極のうち、列方向に並ぶ前記画素電極ごとに信号電
圧を印加する信号線と、前記各ゲート線に接続され、該
ゲート線に印加する走査電圧を発生する少なくとも2つ
のゲート線駆動用走査回路と、前記信号線に接続され、
外部から画像信号を入力する画像信号入力線と、前記画
像信号入力線に接続され、前記信号線を制御する薄膜ト
ランジスタよりなる信号線駆動用走査回路とを備え、前
記各ゲート線駆動用走査回路は、薄膜トランジスタより
なり、且つ、互いに隣接する前記ゲート線とそれぞれ独
立に接続されている液晶ディスプレイ装置の駆動方法を
対象とし、前記複数のゲート線駆動用走査回路は、それ
ぞれ独立に且つ同時に入力されたパルス信号により、互
いに隣接する前記ゲート線を同時に選択する構成とする
ものである。
【0020】請求項3の構成により、複数のゲート線駆
動用走査回路は、それぞれ独立に且つ同時に入力された
パルス信号により、互いに隣接するゲート線を同時に選
択するため、2ライン同時駆動方式を確実に実現するこ
とができる。
【0021】請求項4の発明が講じた解決手段は、マト
リックスアレイ状に配列された複数の画素電極と該画素
電極ごとに画像信号を制御する薄膜トランジスタとを有
する画素表示部と、前記複数の画素電極のうち、行方向
に並ぶ前記画素電極の前記薄膜トランジスタのゲート電
極ごとに走査電圧を印加するゲート線と、前記複数の画
素電極のうち、列方向に並ぶ前記画素電極ごとに信号電
圧を印加する信号線と、前記各ゲート線に接続され、該
ゲート線に印加する走査電圧を発生する少なくとも2つ
のゲート線駆動用走査回路と、前記信号線に接続され、
外部から画像信号を入力する画像信号入力線と、前記画
像信号入力線に接続され、前記信号線を制御する薄膜ト
ランジスタよりなる信号線駆動用走査回路とを備え、前
記各ゲート線駆動用走査回路は、薄膜トランジスタより
なり、且つ、互いに隣接する前記ゲート線とそれぞれ独
立に接続されている液晶ディスプレイ装置の駆動方法を
対象とし、前記複数のゲート線駆動用走査回路は、駆動
用のパルス信号がそれぞれ遅延して入力されることによ
り、互いに隣接する前記ゲート線を相互に遅延させて選
択する構成とするものである。
【0022】請求項4の構成により、複数のゲート線駆
動用走査回路は、駆動用のパルス信号がそれぞれ遅延し
て入力されることにより、互いに隣接する前記ゲート線
を相互に遅延させて選択するため、2ライン同時駆動方
式を確実に実現することができると共に、1ライン目に
対して2ライン目に印加するパルス信号を遅らせること
ができる。
【0023】請求項5の発明が講じた解決手段は、マト
リックスアレイ状に配列された複数の画素電極と該画素
電極ごとに画像信号を制御する薄膜トランジスタとを有
する画素表示部と、前記複数の画素電極のうち、行方向
に並ぶ前記画素電極の前記薄膜トランジスタのゲート電
極ごとに走査電圧を印加するゲート線と、前記複数の画
素電極のうち、列方向に並ぶ前記画素電極ごとに信号電
圧を印加する信号線と、前記各ゲート線に接続され、該
ゲート線に印加する走査電圧を発生する少なくとも2つ
のゲート線駆動用走査回路と、前記信号線に接続され、
外部から画像信号を入力する画像信号入力線と、前記画
像信号入力線に接続され、前記信号線を制御する薄膜ト
ランジスタよりなる信号線駆動用走査回路とを備え、前
記各ゲート線駆動用走査回路は、薄膜トランジスタより
なり、且つ、互いに隣接する前記ゲート線とそれぞれ独
立に接続されている液晶ディスプレイ装置の駆動方法を
対象とし、前記各ゲート線駆動用走査回路は、それぞれ
入力されるパルス信号の入力タイミングを各フィールド
ごとに変更することにより、互いに隣接する前記ゲート
線同士の組み合わせを各フィールドごとに変更して選択
する構成とするものである。
【0024】請求項5の構成により、各ゲート線駆動用
走査回路は、それぞれ入力されるパルス信号の入力タイ
ミングを各フィールドごとに変更することにより、互い
に隣接するゲート線同士の組み合わせを各フィールドご
とに変更して選択するため、2ライン同時駆動方式を確
実に実現することができると共に、垂直解像度が劣化す
ることがない。
【0025】請求項6の発明が講じた解決手段は、マト
リックスアレイ状に配列された複数の画素電極と該画素
電極ごとに画像信号を制御する薄膜トランジスタとを有
する画素表示部と、前記複数の画素電極のうち、行方向
に並ぶ前記画素電極の前記薄膜トランジスタのゲート電
極ごとに走査電圧を印加するゲート線と、前記複数の画
素電極のうち、列方向に並ぶ前記画素電極ごとに信号電
圧を印加する信号線と、前記各ゲート線に接続され、該
ゲート線に印加する走査電圧を発生する少なくとも2つ
のゲート線駆動用走査回路と、前記信号線に接続され、
外部から画像信号を入力する複数の画像信号入力線と、
前記画像信号入力線に接続され、前記信号線を制御する
薄膜トランジスタよりなる信号線駆動用走査回路とを備
え、互いに隣接する前記信号線は、それぞれ異なる前記
画像信号入力線に接続され、前記各ゲート線駆動用走査
回路は、薄膜トランジスタよりなり、且つ、互いに隣接
する前記ゲート線とそれぞれ独立に接続されている液晶
ディスプレイ装置の駆動方法を対象とし、互いに隣接す
る前記信号線のうち、一方の信号線に印加される信号電
圧の極性と、他方の信号線に印加される信号電圧の極性
とは互いに逆になるように印加する構成を付加するもの
である。
【0026】請求項6の構成により、外部から画像信号
を入力する画像信号入力線を複数本有し、互いに隣接す
る信号線は、それぞれ異なる画像信号入力線に接続され
ている液晶ディスプレイ装置を対象とし、互いに隣接す
る信号線のうち、一方の信号線に印加される信号電圧の
極性と、他方の信号線に印加される信号電圧の極性とは
互いに逆になるように印加されるため、液晶による画素
電極に必須の行方向の画素ごとの反転駆動を容易に行な
うことができる。
【0027】
【発明の実施の形態】
(第1の実施形態)本発明の第1の実施形態を図面を参
照しながら説明する。
【0028】図1は本発明の第1の実施形態に係る液晶
ディスプレイ装置の構成図である。図1において、本液
晶ディスプレイ装置は、マトリックスアレイ状に配列さ
れた複数の画素電極11よりなる画素表示部21と、画
素電極11ごとに画像信号を制御する薄膜トランジスタ
12と、複数の画素電極11のうち、行方向に並ぶ薄膜
トランジスタ12のゲート電極ごとに交互に配設された
走査電圧を印加するゲート線13A,13Bと、複数の
画素電極11のうち、列方向に並ぶ画素電極11ごとに
信号電圧を印加する信号線14と、各ゲート線13Aに
接続され、ゲート線13Aに印加する走査電圧を発生す
る第1のゲート線駆動用走査回路22Aと、各ゲート線
13Bに接続され、ゲート線13Bに印加する走査電圧
を発生する第2のゲート線駆動用走査回路22Bと、画
素表示部21の面内における上側にゲート線13A,1
3Bに平行に配設され、外部から画像信号が独立して入
力される第1の画像信号入力線23A及び第2の画像信
号入力線23Bと、第1及び第2の画像信号入力線23
A,23Bの内のいずれかと一方のソース・ドレイン電
極とが接続され、信号線14と他方のソース・ドレイン
電極とが接続され、信号線14に印加される画像信号を
制御する薄膜トランジスタよりなるアナログスイッチト
ランジスタ24と、各アナログスイッチトランジスタ2
4のゲート電極に接続され、アナログスイッチトランジ
スタ24を制御して画像の輝度を調節する薄膜トランジ
スタよりなる信号線駆動用走査回路25と、第1のゲー
ト線駆動用走査回路22Aに接続され、ゲート線13A
にデータパルスを印加する第1のデータパルス入力端子
26Aと、第1のゲート線駆動用走査回路22Aに接続
され、データパルスの動作タイミングをとる第1のクロ
ックパルス入力端子27Aと、第2のゲート線駆動用走
査回路22Bに接続され、ゲート線13Bにデータパル
スを印加する第2のデータパルス入力端子26Bと、第
2のゲート線駆動用走査回路22Bに接続され、データ
パルスの動作タイミングをとる第2のクロックパルス入
力端子27Bとを備えている。
【0029】2本のゲート線13A,13Bと2本の信
号線14とにより囲まれてなる1つの画素は、画素電極
11、薄膜トランジスタ12、液晶が有する等価容量1
5、画素電極11の対向電極16、信号電荷を蓄積する
蓄積容量17、及び蓄積容量線18とから構成されてい
る。
【0030】画像表示部21の左側に配置された第1の
ゲート線駆動用走査回路22Aは奇数番目のゲート線1
3Aを駆動し、第2のゲート線駆動用走査回路22Bは
偶数番目のゲート線13Bを駆動する。
【0031】第1及び第2の画像信号入力線23A及び
23Bはそれぞれ奇数番目の信号線14と偶数番目の信
号線14との画像信号を伝達し、互いに隣接する信号線
14同士は異なる画像信号が入力されるように接続され
ている。
【0032】以下、前記のように構成された液晶ディス
プレイ装置の駆動方法を説明する。
【0033】図2(a)は第1及び第2の各ゲート線駆
動用走査回路の各パルス入力タイミングを表わしてお
り、(b)は(a)におけるゲート線の電圧波形を表わ
している。図2(a)に示すように、第1のデータパル
ス及び第1のクロックパルスは、図1に示す第1のゲー
ト線駆動用走査回路22Aに印加するパルスであり、第
2のデータパルス及び第2のクロックパルスは、図1に
示す第2のゲート線駆動用走査回路22Bに印加するパ
ルスである。
【0034】本実施形態の特徴として、第1及び第2の
ゲート線駆動用走査回路22A,22Bは互いに独立し
て動作し、交互に配設されたゲート線13A,13Bに
対して、第1のゲート線駆動用走査回路22Aとゲート
線13Aとが接続されると共に、第2のゲート線駆動用
走査回路22Bとゲート線13Bとが接続されているた
め、互いに隣接するゲート線を同時にオン状態にするこ
とができるので、2ライン同時駆動方式を実現すること
ができる。
【0035】また、第1及び第2のゲート線駆動用走査
回路22A,22B及び信号線駆動用走査回路25は共
に薄膜トランジスタにより構成されているため、信頼性
が高く且つコストも低減することができる。
【0036】さらに、図2(a)に示すように、第1の
クロックパルスと第2のクロックパルスを発生させるタ
イミングをΔtとすると、Δtを0に設定すると完全な
2ライン同時駆動となり、Δtを所定量の正の値に設定
すると、図2(b)に示すように、ゲート線番号の若い
方の番号を前段(図1に示す画像表示部21における信
号線駆動用走査回路25側)とすると、前段のゲート線
14よりも後段のゲート線14を遅らせて選択状態にす
ることができる。
【0037】遅らせて選択状態にする遅延駆動方式によ
ると、画面のフリッカが低減されるため、高画質の表示
が可能となる。
【0038】次に、図3(a),(b)は奇数・偶数フ
ィールドにおける第1及び第2の各ゲート線駆動用走査
回路の各パルス入力タイミングとゲート線の電圧波形と
を表わしている。ここで、フィールドとは図1に示す各
ゲート線走査回路22A,22Bが共に画素表示部21
を最前段から最後段までを走査する期間を指す。図3
(a)に示すように、奇数フィールドにおける、第1の
データパルス及び第1のクロックパルスは、図1に示す
第1のゲート線駆動用走査回路22Aに印加するパルス
であり、第2のデータパルス及び第2のクロックパルス
は、図1に示す第2のゲート線駆動用走査回路22Bに
印加するパルスであって、図3(b)においても同様で
ある。
【0039】図3(a)に示す奇数フィールドにおい
て、第1のクロックパルスがオフ状態の時に、第2のク
ロックパルスがほぼオン状態となっているため、1番目
のゲート線と2番目のゲート線とは選択状態にはならな
い。
【0040】一方、図3(a)に示す偶数フィールドに
おいて、第1のクロックパルスがオン状態の時に、第2
のクロックパルスもほぼオン状態となっているため、1
番目のゲート線と2番目のゲート線とはほぼ同時に選択
状態になる。
【0041】このように、図1に示すように、第1及び
第2のゲート線駆動用走査回路22A,22Bは互いに
独立して動作し、しかも、交互に配設されたゲート線1
3A,13Bに対して、第1のゲート線駆動用走査回路
22Aとゲート線13Aとが接続され、第2のゲート線
駆動用走査回路22Bとゲート線13Bとが接続されて
いるため、互いに隣接するゲート線14同士を同時に、
また、遅延させて選択状態にするペアを奇数フィールド
と偶数フィールドとによって変更することができるの
で、垂直解像度を劣化させることがない。
【0042】次に、図4は第1及び第2の各画像信号入
力線に入力される信号波形を表わしている。第1の画像
信号は図1に示す第1の画像信号入力線23Aに印加さ
れる信号であり、第2の画像信号は図1に示す第2の画
像信号線23Bに印加される信号である。
【0043】このように、複数の画像信号入力線が配設
され、互いに隣接する信号線14は、それぞれ異なる画
像信号入力線23A,23Bに接続されているため、奇
数番目の信号線14と偶数番目の信号線14とは互いに
極性が逆の画像信号を印加することができるので、液晶
よりなる画素の劣化防止に必要な反転駆動を行方向の画
素ごとに容易に実現することができる。
【0044】(第2の実施形態)以下、本発明の第2の
実施形態を図面を参照しながら説明する。
【0045】図5は本発明の第2の実施形態に係る液晶
ディスプレイ装置の構成図である。図5において、図1
に示した第1の実施形態に係る液晶ディスプレイ装置と
同一の部材又は構成要素には同一の符号を付し、説明を
省略する。
【0046】図5に示すように、本液晶ディスプレイ装
置は、第2のゲート線駆動用走査回路22Bが画像表示
部21の右側に配置されており、画像表示部21の面内
における上方で且つ信号線駆動用走査回路25との間に
6本の画像信号入力線が配設されている。
【0047】6本の画像信号入力線23A〜23Fのう
ち、第1の画像信号入力線23A,第2の画像信号入力
線23B及び第3の画像信号入力線23Cの3本が奇数
番目の信号線14に信号を伝達し、第4の画像信号入力
線23D,第5の画像信号入力線23E及び第6の画像
信号入力線23Fの3本が偶数番目の信号線14に信号
を伝達するように接続されている。
【0048】画像信号として、6本の画像信号入力線2
3A〜23Fのうち、第1の画像信号入力線23A,第
2の画像信号入力線23B及び第3の画像信号入力線2
3Cの3本に同一の極性の画像信号が印加され、第4の
画像信号入力線23D,第5の画像信号入力線23E及
び第6の画像信号入力線23Fの3本に先の3本とは極
性が逆の画像信号が印加される。
【0049】本実施形態の特徴として、第1及び第2の
ゲート線駆動用走査回路22A,22Bは互いに独立し
て動作し、交互に配設されたゲート線13A,13Bに
対して、第1のゲート線駆動用走査回路22Aとゲート
線13Aとが接続されると共に、第2のゲート線駆動用
走査回路22Bとゲート線13Bとが接続されているた
め、互いに隣接するゲート線を同時にオン状態にするこ
とができるので、2ライン同時駆動方式を実現すること
ができる。また、前段のゲート線14よりも後段のゲー
ト線14を遅らせて選択状態にすることもできるので、
画面のフリッカが低減されるため、高画質の表示が可能
となる。
【0050】また、第1及び第2のゲート線駆動用走査
回路22A,22B及び信号線駆動用走査回路25は共
に薄膜トランジスタにより構成されているため、信頼性
が高く且つコストも低減することができる。
【0051】また、図5に示すように、第1及び第2の
ゲート線駆動用走査回路22A,22Bは互いに独立し
て動作し、しかも、交互に配設されたゲート線13A,
13Bに対して、第1のゲート線駆動用走査回路22A
とゲート線13Aとが接続されると共に、第2のゲート
線駆動用走査回路22Bとゲート線13Bとが接続され
ているため、互いに隣接するゲート線14同士を同時
に、また、遅延させて選択状態にするペアを奇数フィー
ルドと偶数フィールドとによって変更することができる
ので、垂直解像度を劣化させることがない。
【0052】また、6本の画像信号入力線が配設され、
互いに隣接する信号線14は、それぞれ異なる第1から
第6の画像信号入力線23A〜23Fに接続されている
ため、奇数番目の信号線14と偶数番目の信号線14と
は互いに極性が逆の画像信号を印加することができるの
で、液晶よりなる画素の劣化防止に必要な反転駆動を行
方向の画素ごとに容易に実現することができる。
【0053】また、画像信号の印加方法は前述に限るも
のではなく、例えば、6本の画像信号入力線23A〜2
3Fのうち、第1の画像信号入力線23A,第3の画像
信号入力線23C及び第5の画像信号入力線23Eの3
本に同一の極性の画像信号を印加し、第2の画像信号入
力線23B,第4の画像信号入力線23D及び第6の画
像信号入力線23Fの3本に先の3本とは極性が逆の画
像信号を印加する場合は、6本の画像信号入力線23A
〜23Fのうち、第1の画像信号入力線23A,第3の
画像信号入力線23C及び第5の画像信号入力線23E
の3本を奇数番目の信号線14に接続し、第2の画像信
号入力線23B,第4の画像信号入力線23D及び第6
の画像信号入力線23Fの3本を偶数番目の信号線14
に接続すればよい。
【0054】なお、第1又は第2の実施形態における信
号線駆動用走査回路は画像表示部の上側に配置されてい
るが、下側に配置されていてもよい。
【0055】また、第1及び第2のゲート線駆動用走査
回路は、左右が逆に配置されていてもよく、さらに、共
に画像表示部の右側に配置されていてもよい。
【0056】また、薄膜トランジスタよりなるアナログ
スイッチトランジスタは薄膜ダイオードであってもよ
い。
【0057】また、画像信号入力線の本数は2本または
6本に限るものではなく、ゲート線駆動用走査回路は第
1及び第2の2つに限るものではない。
【0058】
【発明の効果】請求項1の液晶ディスプレイ装置による
と、信号線駆動用走査回路及びゲート線駆動用走査回路
は共に薄膜トランジスタにより構成されているため、高
い信頼性が得られ、且つ、低コスト化を図ることができ
る。
【0059】さらに、ゲート線駆動用走査回路を少なく
とも2つ独立に備えているため、ゲート線に対して確実
に2ライン同時駆動方式を採用することができ、また、
隣接するゲート線を遅延させて駆動させることもできる
ので、画像表示時のフリッカを低減することができるよ
うになり、高画質化を図ることができる。
【0060】請求項2の液晶ディスプレイ装置による
と、請求項1の液晶ディスプレイ装置の効果が得られる
上に、信号線に印加される画像信号の極性を互いに容易
に反転させることができるため、液晶による画素電極に
必須の行方向の画素ごとの反転駆動を容易に行なうこと
ができる。
【0061】請求項3の液晶ディスプレイ装置の駆動方
法によると、複数のゲート線駆動用走査回路が、それぞ
れ独立に且つ同時に入力されたパルス信号により、互い
に隣接するゲート線を同時に選択するため、2ライン同
時駆動方式を確実に実現することができる。
【0062】請求項4の液晶ディスプレイ装置の駆動方
法によると、複数のゲート線駆動用走査回路は、駆動用
のパルス信号がそれぞれ遅延して入力されることによ
り、互いに隣接する前記ゲート線を相互に遅延させて選
択するため、ゲート線の2ライン同時駆動方式を確実に
実現することができると共に、2ライン目に対して1ラ
イン目に印加するパルス信号よりも遅らせることができ
るので、画像表示時のフリッカを低減することができる
ようになり、高画質化を図ることができる。
【0063】請求項5の液晶ディスプレイ装置の駆動方
法によると、各ゲート線駆動用走査回路は、それぞれ入
力されるパルス信号の入力タイミングを各フィールドご
とに変更することにより、互いに隣接するゲート線同士
の組み合わせを各フィールドごとに変更して選択するた
め、2ライン同時駆動方式を確実に実現することができ
ると共に、垂直解像度が劣化しないので、高画質化を図
ることができる。
【0064】請求項6の液晶ディスプレイ装置の駆動方
法によると、互いに隣接する信号線のうち、一方の信号
線に印加される信号電圧の極性と、他方の信号線に印加
される信号電圧の極性とは互いに逆になるように印加さ
れるため、液晶による画素電極に必須の行方向の画素ご
との反転駆動を容易に行なうことができるので、高画質
化を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る液晶ディスプレ
イ装置の構成図である。
【図2】(a)は第1及び第2の各ゲート線駆動用走査
回路の各パルス入力タイミングを表わす図であり、
(b)は(a)におけるゲート線の電圧波形を表わす図
である。
【図3】(a)は奇数フィールドにおける第1及び第2
の各ゲート線駆動用走査回路の各パルス入力タイミング
とゲート線の電圧波形とを表わす図であり、(b)は偶
数フィールドにおける第1及び第2の各ゲート線駆動用
走査回路の各パルス入力タイミングとゲート線の電圧波
形とを表わす図である。
【図4】第1及び第2の各画像信号入力線に入力される
信号波形を表わす図である。
【図5】本発明の第2の実施形態に係る液晶ディスプレ
イ装置の構成図である。
【図6】従来の液晶ディスプレイ装置のブロック構成図
である。
【図7】従来の「2ライン同時駆動」式の液晶ディスプ
レイ装置の構成図である。
【符号の説明】
11 画素電極 12 薄膜トランジスタ 13A ゲート線 13B ゲート線 14 信号線 15 等価容量 16 対向電極 17 蓄積容量 18 蓄積容量線 21 画素表示部 22A 第1のゲート線駆動用走査回路 22B 第2のゲート線駆動用走査回路 23A 第1の画像信号入力線 23B 第2の画像信号入力線 23C 第3の画像信号入力線 23D 第4の画像信号入力線 23E 第5の画像信号入力線 23F 第6の画像信号入力線 24 アナログスイッチトランジスタ 25 信号線駆動用走査回路 26A 第1のデータパルス入力端子 26B 第2のデータパルス入力端子 27A 第1のクロックパルス入力端子 27B 第2のクロックパルス入力端子

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 マトリックスアレイ状に配列された複数
    の画素電極と該画素電極ごとに画像信号を制御する薄膜
    トランジスタとを有する画素表示部と、 前記複数の画素電極のうち、行方向に並ぶ前記画素電極
    の前記薄膜トランジスタのゲート電極ごとに走査電圧を
    印加するゲート線と、 前記複数の画素電極のうち、列方向に並ぶ前記画素電極
    ごとに信号電圧を印加する信号線と、 前記各ゲート線に接続され、該ゲート線に印加する走査
    電圧を発生する少なくとも2つのゲート線駆動用走査回
    路と、 前記信号線に接続され、外部から画像信号を入力する画
    像信号入力線と、 前記画像信号入力線に接続され、前記信号線を制御する
    薄膜トランジスタよりなる信号線駆動用走査回路とを備
    え、 前記各ゲート線駆動用走査回路は、薄膜トランジスタよ
    りなり、且つ、互いに隣接する前記ゲート線とそれぞれ
    独立に接続されていることを特徴とする液晶ディスプレ
    イ装置。
  2. 【請求項2】 前記画像信号入力線は複数本設けられて
    おり、 互いに隣接する前記信号線はそれぞれ異なる前記画像信
    号入力線に接続されていることを特徴とする請求項1に
    記載の液晶ディスプレイ装置。
  3. 【請求項3】 マトリックスアレイ状に配列された複数
    の画素電極と該画素電極ごとに画像信号を制御する薄膜
    トランジスタとを有する画素表示部と、前記複数の画素
    電極のうち、行方向に並ぶ前記画素電極の前記薄膜トラ
    ンジスタのゲート電極ごとに走査電圧を印加するゲート
    線と、前記複数の画素電極のうち、列方向に並ぶ前記画
    素電極ごとに信号電圧を印加する信号線と、前記各ゲー
    ト線に接続され、該ゲート線に印加する走査電圧を発生
    する少なくとも2つのゲート線駆動用走査回路と、前記
    信号線に接続され、外部から画像信号を入力する画像信
    号入力線と、前記画像信号入力線に接続され、前記信号
    線を制御する薄膜トランジスタよりなる信号線駆動用走
    査回路とを備え、前記各ゲート線駆動用走査回路は、薄
    膜トランジスタよりなり、且つ、互いに隣接する前記ゲ
    ート線とそれぞれ独立に接続されている液晶ディスプレ
    イ装置の駆動方法であって、 前記複数のゲート線駆動用走査回路は、それぞれ独立に
    且つ同時に入力されたパルス信号により、互いに隣接す
    る前記ゲート線を同時に選択することを特徴とする液晶
    ディスプレイ装置の駆動方法。
  4. 【請求項4】 マトリックスアレイ状に配列された複数
    の画素電極と該画素電極ごとに画像信号を制御する薄膜
    トランジスタとを有する画素表示部と、前記複数の画素
    電極のうち、行方向に並ぶ前記画素電極の前記薄膜トラ
    ンジスタのゲート電極ごとに走査電圧を印加するゲート
    線と、前記複数の画素電極のうち、列方向に並ぶ前記画
    素電極ごとに信号電圧を印加する信号線と、前記各ゲー
    ト線に接続され、該ゲート線に印加する走査電圧を発生
    する少なくとも2つのゲート線駆動用走査回路と、前記
    信号線に接続され、外部から画像信号を入力する画像信
    号入力線と、前記画像信号入力線に接続され、前記信号
    線を制御する薄膜トランジスタよりなる信号線駆動用走
    査回路とを備え、前記各ゲート線駆動用走査回路は、薄
    膜トランジスタよりなり、且つ、互いに隣接する前記ゲ
    ート線とそれぞれ独立に接続されている液晶ディスプレ
    イ装置の駆動方法であって、 前記複数のゲート線駆動用走査回路は、駆動用のパルス
    信号がそれぞれ遅延して入力されることにより、互いに
    隣接する前記ゲート線を相互に遅延させて選択すること
    を特徴とする液晶ディスプレイ装置の駆動方法。
  5. 【請求項5】 マトリックスアレイ状に配列された複数
    の画素電極と該画素電極ごとに画像信号を制御する薄膜
    トランジスタとを有する画素表示部と、前記複数の画素
    電極のうち、行方向に並ぶ前記画素電極の前記薄膜トラ
    ンジスタのゲート電極ごとに走査電圧を印加するゲート
    線と、前記複数の画素電極のうち、列方向に並ぶ前記画
    素電極ごとに信号電圧を印加する信号線と、前記各ゲー
    ト線に接続され、該ゲート線に印加する走査電圧を発生
    する少なくとも2つのゲート線駆動用走査回路と、前記
    信号線に接続され、外部から画像信号を入力する画像信
    号入力線と、前記画像信号入力線に接続され、前記信号
    線を制御する薄膜トランジスタよりなる信号線駆動用走
    査回路とを備え、前記各ゲート線駆動用走査回路は、薄
    膜トランジスタよりなり、且つ、互いに隣接する前記ゲ
    ート線とそれぞれ独立に接続されている液晶ディスプレ
    イ装置の駆動方法であって、 前記各ゲート線駆動用走査回路は、それぞれ入力される
    パルス信号の入力タイミングを各フィールドごとに変更
    することにより、互いに隣接する前記ゲート線同士の組
    み合わせを各フィールドごとに変更して選択することを
    特徴とする液晶ディスプレイ装置の駆動方法。
  6. 【請求項6】 マトリックスアレイ状に配列された複数
    の画素電極と該画素電極ごとに画像信号を制御する薄膜
    トランジスタとを有する画素表示部と、前記複数の画素
    電極のうち、行方向に並ぶ前記画素電極の前記薄膜トラ
    ンジスタのゲート電極ごとに走査電圧を印加するゲート
    線と、前記複数の画素電極のうち、列方向に並ぶ前記画
    素電極ごとに信号電圧を印加する信号線と、前記各ゲー
    ト線に接続され、該ゲート線に印加する走査電圧を発生
    する少なくとも2つのゲート線駆動用走査回路と、前記
    信号線に接続され、外部から画像信号を入力する複数の
    画像信号入力線と、前記画像信号入力線に接続され、前
    記信号線を制御する薄膜トランジスタよりなる信号線駆
    動用走査回路とを備え、互いに隣接する前記信号線は、
    それぞれ異なる前記画像信号入力線に接続され、前記各
    ゲート線駆動用走査回路は、薄膜トランジスタよりな
    り、且つ、互いに隣接する前記ゲート線とそれぞれ独立
    に接続されている液晶ディスプレイ装置の駆動方法であ
    って、 互いに隣接する前記信号線のうち、一方の信号線に印加
    される信号電圧の極性と、他方の信号線に印加される信
    号電圧の極性とは互いに逆になるように印加することを
    特徴とする液晶ディスプレイ装置の駆動方法。
JP14003296A 1996-06-03 1996-06-03 液晶ディスプレイ装置とその駆動方法 Withdrawn JPH09325738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14003296A JPH09325738A (ja) 1996-06-03 1996-06-03 液晶ディスプレイ装置とその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14003296A JPH09325738A (ja) 1996-06-03 1996-06-03 液晶ディスプレイ装置とその駆動方法

Publications (1)

Publication Number Publication Date
JPH09325738A true JPH09325738A (ja) 1997-12-16

Family

ID=15259377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14003296A Withdrawn JPH09325738A (ja) 1996-06-03 1996-06-03 液晶ディスプレイ装置とその駆動方法

Country Status (1)

Country Link
JP (1) JPH09325738A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258809A (ja) * 2001-03-02 2002-09-11 Seiko Epson Corp 半導体集積回路及び画像表示装置
JP2005156764A (ja) * 2003-11-25 2005-06-16 Sanyo Electric Co Ltd 表示装置
JP2005257929A (ja) * 2004-03-10 2005-09-22 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2007011336A (ja) * 2005-06-30 2007-01-18 Lg Philips Lcd Co Ltd 表示装置の駆動回路及びその駆動方法
US8593385B2 (en) 2011-06-03 2013-11-26 Samsung Display Co., Ltd. Display device comprising color pixels connected to gate drivers and driving method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258809A (ja) * 2001-03-02 2002-09-11 Seiko Epson Corp 半導体集積回路及び画像表示装置
JP2005156764A (ja) * 2003-11-25 2005-06-16 Sanyo Electric Co Ltd 表示装置
JP2005257929A (ja) * 2004-03-10 2005-09-22 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2007011336A (ja) * 2005-06-30 2007-01-18 Lg Philips Lcd Co Ltd 表示装置の駆動回路及びその駆動方法
JP4512064B2 (ja) * 2005-06-30 2010-07-28 エルジー ディスプレイ カンパニー リミテッド 表示装置の駆動回路
US7859507B2 (en) 2005-06-30 2010-12-28 Lg Display Co., Ltd. Gate driver for driving gate lines of display device and method for driving the same
US8593385B2 (en) 2011-06-03 2013-11-26 Samsung Display Co., Ltd. Display device comprising color pixels connected to gate drivers and driving method thereof

Similar Documents

Publication Publication Date Title
JP2937130B2 (ja) アクティブマトリクス型液晶表示装置
JP3133216B2 (ja) 液晶表示装置及びその駆動方法
US5040874A (en) Liquid crystal display device having interlaced driving circuits for black line interleave of a video signal
EP0461928B1 (en) A column electrode driving circuit for a display apparatus
JPH08234703A (ja) 表示装置
US4789899A (en) Liquid crystal matrix display device
JPH07199154A (ja) 液晶表示装置
JPH09190162A (ja) マトリクス型表示装置の駆動方法及び駆動回路
JPH09325738A (ja) 液晶ディスプレイ装置とその駆動方法
JP2003140624A (ja) アクティブマトリクス型液晶表示装置
JPH0695071A (ja) 液晶表示装置
JP2623012B2 (ja) 液晶表示装置
JP2664780B2 (ja) 液晶表示装置
JPH0854862A (ja) ディスプレイとその駆動方法
JPH08234702A (ja) 表示装置
JP2524113B2 (ja) 液晶表示装置
JP2536407B2 (ja) アクティブマトリクス型液晶表示装置
JPH08122743A (ja) 映像表示装置
JPH03280676A (ja) 液晶表示装置の駆動回路
JP2524112B2 (ja) 液晶表示装置
JPH0564108A (ja) 液晶tvの駆動回路
JPH07121098B2 (ja) 液晶マトリクス・パネルの駆動方法
JP2515559B2 (ja) 液晶表示パネルの駆動方法
JPH04249989A (ja) 画像表示装置
JP2000267634A (ja) 液晶表示装置およびその駆動方法並びに液晶表示システム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030805