JPH04249989A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JPH04249989A
JPH04249989A JP10591A JP10591A JPH04249989A JP H04249989 A JPH04249989 A JP H04249989A JP 10591 A JP10591 A JP 10591A JP 10591 A JP10591 A JP 10591A JP H04249989 A JPH04249989 A JP H04249989A
Authority
JP
Japan
Prior art keywords
video signal
period
line
signal
standard video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10591A
Other languages
English (en)
Other versions
JP3271068B2 (ja
Inventor
Kazuo Kameyama
亀山 和夫
Masanori Haramoto
政憲 原本
Isao Sawachika
沢近 功
Masami Himuro
氷室 昌美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP00010591A priority Critical patent/JP3271068B2/ja
Publication of JPH04249989A publication Critical patent/JPH04249989A/ja
Application granted granted Critical
Publication of JP3271068B2 publication Critical patent/JP3271068B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶マトリクス表示パ
ネルを用いて映像信号に基づく画像の表示を行う画像表
示装置に関する。
【0002】
【従来の技術】液晶マトリクス表示パネルおいて電極配
置態様によって設定される多数の画素形成部は、通常、
水平方向に配列されて水平画素列を形成するとともに複
数の水平画素列が垂直方向に並行配置されるようになす
ものとされる。このような画素形成部のマトリクス配置
は、例えば、各水平画素列が480個の画素形成部でな
り、また、斯かる水平画素列が垂直方向に480個配列
されて形成される。
【0003】このような液晶マトリクス表示パネルが用
いられて、例えば、1フレーム期間が連続する2フィー
ルド期間で構成されて525ライン期間を含むものとさ
れるとともに、各フィールド期間(525/2ライン期
間)における有効映像期間が240ライン期間とされ、
また、フィールド周波数が60Hzとされる映像信号(
以下、標準映像信号という)に基づく画像の表示が行わ
れるにあたっては、例えば、標準映像信号の各フィール
ド期間に対応する期間において、液晶マトリクス表示パ
ネルにおける垂直方向に並行配列された480個の水平
画素列が一列ずつ順次作動状態となるべく駆動され、各
水平画素列に標準映像信号に基づく表示用映像信号が供
給されるようになされる。
【0004】斯かる場合には、標準映像信号の各フィー
ルド期間中の有効映像期間である240ライン期間の映
像信号成分に基づき、480個の水平画素列による画像
表示がなされることになり、従って、480個の水平画
素列の夫々における画像表示時間は標準映像信号におけ
る1/2ライン期間に相当することになる。それゆえ、
480個の水平画素列の夫々により、標準映像信号にお
ける各ライン期間の画像表示が行われるものとすべく、
標準映像信号の時間軸が1/2に圧縮されるとともに、
1/2時間軸圧縮がなされた映像信号の各ライン期間分
に基づく表示用映像信号が、液晶マトリクス表示パネル
における480水平画素列中の連続する2水平画素列の
夫々に順次供給されるものとされる。
【0005】
【発明が解決しようとする課題】上述の如くにして行わ
れる液晶マトリクス表示パネルによる標準映像信号に基
づく画像の表示は、標準映像信号における各フィールド
期間の画像が480水平画素列をもって表示されること
になるので、見掛け上の垂直方向解像度が比較的良好な
ものとされる。しかしながら、斯かる場合には、標準映
像信号の時間軸を1/2に圧縮する、標準映像信号に対
する1/2時間軸圧縮処理が必要とされ、液晶マトリク
ス表示パネルに接続される回路部が、標準映像信号に対
する1/2時間軸圧縮処理のためのアナログ/ディジタ
ル(A/D)変換器,メモリ,書込用低周波クロック及
び読出用高周波クロックを発生するクロック発生器,デ
ィジタル/アナログ(D/A)変換器等が設けられるこ
とになって構成の複雑化がまねかれるとともに、コスト
が著しく嵩むものとなってしまうという不都合がある。
【0006】斯かる点に鑑み、本発明は、複数の水平画
素列が垂直方向に並行配置されて成る液晶マトリクス表
示パネルにより映像信号に基づく画像の表示を行うにあ
たり、映像信号が標準映像信号とされる場合にも映像信
号に対する時間軸圧縮処理が不要とされるもとで、良好
な垂直方向解像度をもった画像が得られることになる画
像表示装置を提供することを目的とする。
【0007】
【課題を解決するための手段】上述の目的を達成すべく
、本発明に係る画像表示装置は、夫々が多数の画素形成
部が水平方向に配列されて形成される複数の水平画素列
が垂直方向に並行配置されて成る液晶マトリクス表示パ
ネル部と、液晶マトリクス表示パネル部における複数の
水平画素列を、相互に隣り合う2個ずつ、映像信号にお
けるライン期間毎に順次作動状態にする画素列駆動手段
と、画素列駆動手段により映像信号におけるライン期間
毎に同時に作動状態とされる2個の水平画素列のうちの
一方に、映像信号のライン期間部分に基づく第1の表示
用映像信号を供給する第1の映像信号供給部と、画素列
駆動手段により映像信号におけるライン期間毎に同時に
作動状態とされる2個の水平画素列のうちの他方に、映
像信号におけるライン期間部分に基づく第2の表示用映
像信号を供給する第2の映像信号供給部とを備えて構成
される。
【0008】
【作  用】このように構成される本発明に係る画像表
示装置にあっては、液晶マトリクス表示パネル部におい
て、映像信号における各ライン期間分に基づく画像が相
互に隣り合う2個の水平画素列をもって表示されるので
、表示される画像が良好な垂直方向解像度を有したもの
とされることになり、また、映像信号におけるライン期
間毎に同時に作動状態とされる2個の水平画素列の夫々
に、映像信号におけるライン期間分に基づく表示用映像
信号が同時に供給されるので、映像信号に対する時間軸
圧縮処理等は不要とされる。従って、映像信号に対する
時間軸圧縮処理が必要とされる場合に比して、回路構成
の簡略化及びコストの低減が図られることになる。
【0009】
【実施例】図1は、本発明に係る画像表示装置の一例を
示す。この例においては.液晶マトリクス表示パネル1
1が備えられており、液晶マトリクス表示パネル11に
おいては、夫々が画素形成部12が480個水平方向に
配列されて形成される480個の水平画素列EL1〜E
L480が垂直方向に互いに並列配置されている。また
、液晶マトリクス表示パネル11には、水平画素列EL
1〜EL480に夫々対応して伸び、水平画素列EL1
〜EL480の夫々を形成する480個の画素形成部1
2に動作電圧を供給する画素列走査電極S1〜S480
が設けられており、また、水平画素列EL1〜EL48
0のうちの奇数番目のもの、即ち、水平画素列EL1,
EL3,EL5,・・・EL479の夫々を形成する4
80個の画素形成部12に表示用映像信号を供給する信
号供給電極P1〜P480と、水平画素列EL1〜EL
480のうちの偶数番目のもの、即ち、水平画素列EL
2,EL4,EL6,・・・EL480の夫々を形成す
る480個の画素形成部12に表示用映像信号を供給す
る信号供給電極Q1〜Q480とが設けられている。
【0010】そして、画素列走査電極S1〜S480の
うちの奇数番目のもの、即ち、画素列走査電極S1,S
3,S5,・・・S479の夫々と信号供給電極P1〜
P480との交点、及び、画素列走査電極S1〜S48
0のうちの偶数番目のもの、即ち、画素列走査電極S2
,S4,S6,・・・S480の夫々と信号供給電極Q
1〜Q480との交点の夫々には、スイッチング部13
が形成されている。これらスイッチング部13は、図2
において、画素列走査電極Sn(n は479以下の正
の奇数)と信号供給電極Pn との交点、及び、画素列
走査電極Sn+1 と信号供給電極Qn との交点につ
いて示されている如く、ゲートが画素列走査電極Sn 
もしくは画素列走査電極Sn+1 に接続されるととも
に、ドレインが信号供給電極Pn もしくは信号供給電
極Qn に接続された薄膜トランジスタ14によって形
成されており、斯かる薄膜トランジスタ14のソースは
、各画素形成部12において、共通電極15に液晶16
を介在させて対向する画素電極17に接続されている。 斯かるスイッチング部13にあっては、薄膜トランジス
タ14が、画素列走査電極Sn もしくは画素列走査電
極Sn+1 を通じてゲートに印加される電圧によって
オン/オフ制御され、薄膜トランジスタ14のオン状態
がとられるとき、スイッチング部13がオン状態とされ
ることになり、信号供給電極Pn もしくは信号供給電
極Qn からの信号が、薄膜トランジスタ14のドレイ
ンからソースを経て画素電極17に供給される。それに
より、画素電極17に信号供給電極Pn もしくは信号
供給電極Qn からの信号が供給された画素形成部12
が表示動作状態とされる。
【0011】画素列走査電極S1〜480は、画素列走
査電極S1から始まる連続する2個ずつが共通接続され
てラインシフト部18における240個の出力端子L1
〜L240に夫々接続されている。さらに、信号供給電
極P1〜P480が奇数ライン映像信号サンプラ19に
おける480個の出力端子A1〜A480に夫々接続さ
れ、また、信号供給電極Q1〜Q480が偶数ライン映
像信号サンプラ20における480個の出力端子B1〜
B480に夫々接続されている。
【0012】このように構成される液晶マトリクス表示
パネル11に接続される回路構成部21においては、映
像信号入力端子22に、1フレーム期間が連続する2フ
ィールド期間で構成されて525ライン期間を含むもの
とされるとともに、各フィールド期間(525/2ライ
ン期間)における有効映像期間が240ライン期間とさ
れ、また、フィールド周波数が60Hzとされる標準映
像信号Vsが供給される。そして、映像信号入力端子2
2からの標準映像信号Vsは、映像信号増幅部23,A
/D変換部24及び25、及び、同期分離部26の夫々
に導かれる。
【0013】映像信号増幅部23は、標準映像信号Vs
を増幅して所定のレベルを有するものとした後、スイッ
チ30における選択接点30a及びスイッチ31におけ
る選択接点31aに供給する。A/D変換部24は、標
準映像信号Vsをディジタル映像信号DVとして奇数フ
ィールドメモリ32に供給し、また、A/D変換部25
は、標準映像信号Vsをディジタル映像信号DVとして
偶数フィールドメモリ33に供給する。さらに、同期分
離部26は、標準映像信号Vs中の水平同期信号及び垂
直同期信号を取り出して、水平発振部34及び垂直同期
部35の夫々に供給する。
【0014】水平発振部34は、同期分離部26からの
水平同期信号に同期した水平パルスPHを発生し、それ
を奇偶フィールド判別部36及びスイッチング信号形成
部37、さらには、ラインシフト部18に供給する。ま
た、垂直同期部35は、同期分離部26からの垂直同期
信号に同期した垂直パルスPVを形成し、それを奇偶フ
ィールド判別部36に供給する。奇偶フィールド判別部
36は、垂直パルスPV及び水平パルスPHに基づいて
、映像信号入力端子22に供給された標準映像信号Vs
の奇数フィールド期間と偶数フィールド期間とを判別し
、標準映像信号Vsの奇数フィールド期間に応じて奇数
フィールド信号Soを奇数フィールドメモリ32に供給
し、また、標準映像信号Vsの偶数フィールド期間に応
じて偶数フィールド信号Seを偶数フィールドメモリ3
3に供給し、さらに、標準映像信号Vsの奇数フィール
ド期間及び偶数フィールド期間に応じて高レベル及び低
レベルをとるフィールド判別信号Sfをスイッチ30及
び31、さらには、ラインシフト部18に供給する。 スイッチング信号形成部37は、水平パルスPHに基づ
いて、標準映像信号Vsのライン期間毎に高レベルと低
レベルとを交互にとるスイッチング信号Ssを形成して
、それをスイッチ30と奇数ライン映像信号サンプラ1
9との間に接続された極性反転部38、及び、スイッチ
31と偶数ライン映像信号サンプラ20との間に接続さ
れた極性反転部39の夫々に供給する。
【0015】奇数フィールドメモリ32は、奇偶フィー
ルド判別部36からの奇数フィールド信号Soに応じて
、A/D変換部24からのディジタル映像信号DVのう
ちの標準映像信号Vsの奇数フィールド期間に相当する
部分である奇数フィールドディジタル映像信号ODVを
書き込むとともに、それに続く標準映像信号Vsの偶数
フィールド期間に対応する期間において、書き込まれた
奇数フィールドディジタル映像信号ODVを読み出して
、D/A変換部40に供給する。D/A変換部40は、
奇数フィールドディジタル映像信号ODVをアナログ化
し、奇数フィールド映像信号OVsを標準映像信号Vs
の偶数フィールド期間に得て、それをスイッチ30にお
ける選択接点30bに供給する。一方、偶数フィールド
メモリ33は、奇偶フィールド判別部36からの偶数フ
ィールド信号Seに応じて、A/D変換部25からのデ
ィジタル映像信号DVのうちの標準映像信号Vsの偶数
フィールド期間に相当する部分である偶数フィールドデ
ィジタル映像信号EDVを書き込むとともに、それに続
く標準映像信号Vsの奇数フィールド期間に対応する期
間において、書き込まれた偶数フィールドディジタル映
像信号EDVを読み出して、D/A変換部41に供給す
る。D/A変換部41は、偶数フィールドディジタル映
像信号EDVをアナログ化し、偶数フィールド映像信号
EVsを標準映像信号Vsの奇数フィールド期間に得て
、それをスイッチ31における選択接点31bに供給す
る。
【0016】スイッチ30は、奇偶フィールド判別部3
6からのフィールド判別信号Sfが高レベルをとるとき
、その可動接点30cを選択接点30aに接続するとと
もに、フィールド判別信号Sfが低レベルをとるとき、
その可動接点30cを選択接点30bに接続する。 それにより、可動接点30cから、標準映像信号Vsの
奇数フィールド期間に対応する期間に、選択接点30a
を通じた標準映像信号Vsが得られるとともに、それに
続く標準映像信号Vsの偶数フィールド期間に対応する
期間に、選択接点30bを通じた奇数フィールド映像信
号OVsが得られ、それらが極性反転部38に供給され
る。極性反転部38は、スイッチング信号Ssの高レベ
ル部及び低レベル部に応じて、スイッチ30の可動接点
30cから標準映像信号Vsの奇数フィールド期間に対
応する期間及び偶数フィールド期間に対応する期間毎に
夫々送出される標準映像信号Vs及び奇数フィールド映
像信号OVsを、標準映像信号Vsのライン期間に対応
する期間毎に極性反転して、奇数ライン映像信号サンプ
ラ19に供給する。
【0017】また、スイッチ31は、奇偶フィールド判
別部36からのフィールド判別信号Sfが高レベルをと
るとき、その可動接点31cを選択接点31bに接続す
るとともに、フィールド判別信号Sfが低レベルをとる
とき、その可動接点31cを選択接点31aに接続する
。それにより、可動接点31cから、標準映像信号Vs
の奇数フィールド期間に対応する期間に、選択接点31
bを通じた偶数フィールド映像信号EVsが得られると
ともに、それに続く標準映像信号Vsの偶数フィールド
期間に対応する期間に、選択接点31aを通じた標準映
像信号Vsが得られ、それらが極性反転部39に供給さ
れる。極性反転部39は、スイッチング信号Ssの高レ
ベル部及び低レベル部に応じて、スイッチ31の可動接
点31cから標準映像信号Vsの奇数フィールド期間に
対応する期間及び偶数フィールド期間に対応する期間毎
に夫々送出される偶数フィールド映像信号EVs及び標
準映像信号Vsを、標準映像信号Vsのライン期間に対
応する期間毎に極性反転して、偶数ライン映像信号サン
プラ20に供給する。
【0018】奇数ライン映像信号サンプラ19は、標準
映像信号Vsの奇数フィールド期間に対応する期間おい
ては、極性反転部38により標準映像信号Vsのライン
期間に対応する期間毎に極性反転された標準映像信号V
sの各ライン期間について、その有効映像部分に対する
480サンプリングを行い、それにより得られるサンプ
リング出力を表示用映像信号として、出力端子A1〜A
480から信号供給電極P1〜P480に順次供給し、
それに続く標準映像信号Vsの偶数フィールド期間に対
応する期間おいては、極性反転部38により標準映像信
号Vsのライン期間に対応する期間毎に極性反転された
奇数フィールド映像信号OVsの各ライン期間について
、その有効映像部分に対する480サンプリングを行い
、それにより得られるサンプリング出力を表示用映像信
号として、出力端子A1〜A480から信号供給電極P
1〜P480に順次供給する。
【0019】一方、偶数ライン映像信号サンプラ20は
、標準映像信号Vsの奇数フィールド期間に対応する期
間おいては、極性反転部39により標準映像信号Vsの
ライン期間に対応する期間毎に極性反転された偶数フィ
ールド映像信号EVsの各ライン期間について、その有
効映像部分に対する480サンプリングを行い、それに
より得られるサンプリング出力を表示用映像信号として
、出力端子B1〜B480から信号供給電極Q1〜Q4
80に順次供給し、それに続く標準映像信号Vsの偶数
フィールド期間に対応する期間おいては、極性反転部3
9により標準映像信号Vsのライン期間に対応する期間
毎に極性反転された標準映像信号Vsの各ライン期間に
ついて、その有効映像部分に対する480サンプリング
を行い、それにより得られるサンプリング出力を表示用
映像信号として、出力端子B1〜B480から信号供給
電極Q1〜Q480に順次供給する。
【0020】また、斯かる際において、ラインシフト部
18は、標準映像信号Vsの各フィールド期間に対応す
る期間おいて、その出力端子L1〜L240から、標準
映像信号Vsの各フィールド期間における有効映像期間
である240ライン期間の夫々に対応する期間ずつ、ス
イッチング部13にオン状態をとらせる駆動電圧を順次
送出し、それらを画素列走査電極S1〜480における
画素列走査電極S1から始まる連続する2個ずつに順次
供給する。それにより、液晶マトリクス表示パネル11
にあっては、標準映像信号Vsの各フィールド期間に対
応する期間おいて、水平画素列EL1〜EL480にお
ける水平画素列EL1から始まる連続する2個ずつが、
標準映像信号Vsの各フィールド期間における有効映像
期間である240ライン期間の夫々に対応する期間だけ
、順次、作動状態とされることになる。そして、作動状
態とされた2個の水平画素列のうちの一方が、そのとき
信号供給電極P1〜P480を通じて供給される奇数ラ
イン映像信号サンプラ19からの表示用映像信号に基づ
く表示を行い、また、作動状態とされた2個の水平画素
列のうちの他方が、そのとき信号供給電極Q1〜Q48
0を通じて供給される偶数ライン映像信号サンプラ20
からの表示用映像信号に基づく表示を行う。
【0021】このようにして、液晶マトリクス表示パネ
ル11においては、標準映像信号Vsの各フィールド期
間における有効映像期間である240ライン期間の画像
が、夫々が480個の画素形成部12が配列されて成る
480個の水平画素列によって表示されることになり、
その際、480個の水平画素列のうちの2個ずつが標準
映像信号Vsのライン期間ずつ同時に表示動作状態とさ
れ、それらの一方にそのときの標準映像信号Vsのライ
ン期間に基づく表示用映像信号が供給されるとともに、
他方に1フィールド期間前の標準映像信号Vsの対応す
るライン期間に基づく表示用映像信号が供給される。従
って、表示される画像は極めて良好な垂直方向解像度を
有するものとされ、しかも、斯かる画像表示が、標準映
像信号Vsについての時間軸圧縮処理等が必要とされな
いもとでなされることになる。
【0022】図3は、本発明に係る画像表示装置の他の
例を示す。この例においても、液晶マトリクス表示パネ
ル11が備えられており、斯かる液晶マトリクス表示パ
ネル11は、ラインシフト部18,奇数ライン映像信号
サンプラ19及び偶数ライン映像信号サンプラ20を含
めて、図1に示される例において備えられているものと
全く同様の構成を有するものである。
【0023】図3に示される例における液晶マトリクス
表示パネル11に接続される回路構成部51においては
、映像信号入力端子52に、標準映像信号Vsが供給さ
れる。そして、映像信号入力端子52からの標準映像信
号Vsは、映像信号増幅部53及び同期分離部54の夫
々に導かれる。映像信号増幅部53により増幅されて所
定のレベルを有するものとされた標準映像信号Vsは、
スイッチ55における選択接点55a及びスイッチ56
における選択接点56aの夫々に供給されるとともに、
1H遅延部57及び加算部58の夫々に供給される。
【0024】1H遅延部57は、標準映像信号Vsをそ
のライン期間に対応する期間だけ遅延させて遅延映像信
号Vs’とし、それを加算部58に供給する。それによ
り、加算部58からは、映像信号入力端子52からの標
準映像信号Vsとそれより1ライン期間だけ前の標準映
像信号Vsである遅延映像信号Vs’とが加算されて得
られる合成映像信号CVsが送出される。そして、加算
部58からの合成映像信号CVsは、レベル調整部(×
1/2)59においてそのレベルが1/2に減じられて
、スイッチ55における選択接点55b及びスイッチ5
6における選択接点56bの夫々に供給される。
【0025】同期分離部54は、標準映像信号Vs中の
水平同期信号及び垂直同期信号を取り出して、垂直同期
部60及び水平発振部61の夫々に供給する。垂直同期
部60は、同期分離部54からの垂直同期信号に同期し
た垂直パルスPVを形成し、それを奇偶フィールド判別
部62に供給する。また、水平発振部61は、同期分離
部54からの水平同期信号に同期した水平パルスPHを
発生し、それを奇偶フィールド判別部62及びスイッチ
ング信号形成部63、さらには、ラインシフト部18に
供給する。奇偶フィールド判別部62は、垂直パルスP
V及び水平パルスPHに基づいて、映像信号入力端子5
2に供給された標準映像信号Vsの奇数フィールド期間
と偶数フィールド期間とを判別し、標準映像信号Vsの
奇数フィールド期間及び偶数フィールド期間に応じて高
レベル及び低レベルをとるフィールド判別信号Sfをス
イッチ55及び56、さらには、ラインシフト部18に
供給する。スイッチング信号形成部63は、水平パルス
PHに基づいて、標準映像信号Vsのライン期間毎に高
レベルと低レベルとを交互にとるスイッチング信号Ss
を形成する。
【0026】スイッチ55とスイッチ56とは相互に連
動するものとされており、スイッチ55は、奇偶フィー
ルド判別部62からのフィールド判別信号Sfが高レベ
ルをとるとき、その可動接点55cを選択接点55aに
接続するとともに、フィールド判別信号Sfが低レベル
をとるとき、その可動接点55cを選択接点55bに接
続する。それにより、可動接点55cから、標準映像信
号Vsの奇数フィールド期間に対応する期間に、選択接
点55aを通じた標準映像信号Vsが得られるとともに
、それに続く標準映像信号Vsの偶数フィールド期間に
対応する期間に、選択接点55bを通じた合成映像信号
CVsが得られ、ライン映像信号送出部64を通じて極
性反転部65に供給される。極性反転部65にはスイッ
チング信号形成部63からのスイッチング信号Ssも供
給されており、極性反転部65は、スイッチング信号S
sの高レベル部及び低レベル部に応じて、ライン映像信
号送出部64から標準映像信号Vsの奇数フィールド期
間に対応する期間及び偶数フィールド期間に対応する期
間毎に夫々送出される標準映像信号Vs及び合成映像信
号CVsを、標準映像信号Vsのライン期間に対応する
期間毎に極性反転して、奇数ライン映像信号サンプラ1
9に供給する。
【0027】また、スイッチ56は、奇偶フィールド判
別部62からのフィールド判別信号Sfが高レベルをと
るとき、その可動接点56cを選択接点56bに接続す
るとともに、フィールド判別信号Sfが低レベルをとる
とき、その可動接点56cを選択接点56aに接続する
。それにより、可動接点56cから、標準映像信号Vs
の奇数フィールド期間に対応する期間に、選択接点56
bを通じた合成映像信号CVsが得られるとともに、そ
れに続く標準映像信号Vsの偶数フィールド期間に対応
する期間に、選択接点56aを通じた標準映像信号Vs
が得られ、ライン映像信号送出部66を通じて極性反転
部67に供給される。極性反転部67にはスイッチング
信号形成部63からのスイッチング信号Ssも供給され
ており、極性反転部67は、スイッチング信号Ssの高
レベル部及び低レベル部に応じて、ライン映像信号送出
部66から標準映像信号Vsの奇数フィールド期間に対
応する期間及び偶数フィールド期間に対応する期間毎に
夫々送出される合成映像信号CVs及び標準映像信号V
sを、標準映像信号Vsのライン期間に対応する期間毎
に極性反転して、偶数ライン映像信号サンプラ20に供
給する。
【0028】奇数ライン映像信号サンプラ19は、標準
映像信号Vsの奇数フィールド期間に対応する期間おい
ては、極性反転部65により標準映像信号Vsのライン
期間に対応する期間毎に極性反転された標準映像信号V
sの各ライン期間について、その有効映像部分に対する
480サンプリングを行い、それにより得られるサンプ
リング出力を表示用映像信号として、出力端子A1〜A
480から信号供給電極P1〜P480に順次供給し、
それに続く標準映像信号Vsの偶数フィールド期間に対
応する期間おいては、極性反転部65により標準映像信
号Vsのライン期間に対応する期間毎に極性反転された
合成映像信号CVsの各ライン期間について、その有効
映像部分に対する480サンプリングを行い、それによ
り得られるサンプリング出力を表示用映像信号として、
出力端子A1〜A480から信号供給電極P1〜P48
0に順次供給する。
【0029】一方、偶数ライン映像信号サンプラ20は
、標準映像信号Vsの奇数フィールド期間に対応する期
間おいては、極性反転部67により標準映像信号Vsの
ライン期間に対応する期間毎に極性反転された合成映像
信号CVsの各ライン期間について、その有効映像部分
に対する480サンプリングを行い、それにより得られ
るサンプリング出力を表示用映像信号として、出力端子
B1〜B480から信号供給電極Q1〜Q480に順次
供給し、それに続く標準映像信号Vsの偶数フィールド
期間に対応する期間おいては、極性反転部67により標
準映像信号Vsのライン期間に対応する期間毎に極性反
転された標準映像信号Vsの各ライン期間について、そ
の有効映像部分に対する480サンプリングを行い、そ
れにより得られるサンプリング出力を表示用映像信号と
して、出力端子B1〜B480から信号供給電極Q1〜
Q480に順次供給する。
【0030】また、斯かる際において、ラインシフト部
18は、標準映像信号Vsの各フィールド期間に対応す
る期間おいて、その出力端子L1〜L240から、標準
映像信号Vsの各フィールド期間における有効映像期間
である240ライン期間の夫々に対応する期間ずつ、ス
イッチング部13にオン状態をとらせる駆動電圧を順次
送出し、それらを画素列走査電極S1〜480における
画素列走査電極S1から始まる連続する2個ずつに順次
供給する。それにより、液晶マトリクス表示パネル11
にあっては、標準映像信号Vsの各フィールド期間に対
応する期間おいて、水平画素列EL1〜EL480にお
ける水平画素列EL1から始まる連続する2個ずつが、
標準映像信号Vsの各フィールド期間における有効映像
期間である240ライン期間の夫々に対応する期間だけ
、順次、作動状態とされることになる。そして、作動状
態とされた2個の水平画素列のうちの一方が、そのとき
信号供給電極P1〜P480を通じて供給される奇数ラ
イン映像信号サンプラ19からの表示用映像信号に基づ
く表示を行い、また、作動状態とされた2個の水平画素
列のうちの他方が、そのとき信号供給電極Q1〜Q48
0を通じて供給される偶数ライン映像信号サンプラ20
からの表示用映像信号に基づく表示を行う。
【0031】このようにして、液晶マトリクス表示パネ
ル11においては、標準映像信号Vsの各フィールド期
間における有効映像期間である240ライン期間の画像
が、夫々が480個の画素形成部12が配列されて成る
480個の水平画素列によって表示されることになり、
その際、480個の水平画素列のうちの2個ずつが標準
映像信号Vsのライン期間ずつ同時に表示動作状態とさ
れ、それらの一方にそのときの標準映像信号Vsのライ
ン期間に基づく表示用映像信号が供給されるとともに、
他方にそのときの標準映像信号Vsのライン期間とそれ
より1ライン期間に対応する期間だけ前のライン期間と
が合成されたものに基づく表示用映像信号が供給される
。従って、斯かる場合にも、表示される画像は極めて良
好な垂直方向解像度を有するものとされ、しかも、斯か
る画像表示が、標準映像信号Vsについての時間軸圧縮
処理等が必要とされないもとでなされることになる。
【0032】
【発明の効果】以上の説明から明らかな如く、本発明に
係る画像表示装置によれば、複数の水平画素列が垂直方
向に並行配置されて成る液晶マトリクス表示パネル部に
より映像信号に基づく画像の表示を行うにあたり、液晶
マトリクス表示パネル部において、映像信号における各
ライン期間分に基づく画像が相互に隣り合う2個の水平
画素列をもって表示されるので、表示される画像を良好
な垂直方向解像度を有したものとなすことができ、また
、映像信号におけるライン期間毎に同時に作動状態とさ
れる2個の水平画素列の夫々に、映像信号におけるライ
ン期間分に基づく表示用映像信号が同時に供給されるの
で、映像信号に対する時間軸圧縮処理等を不要とできて
、映像信号に対する時間軸圧縮処理が必要とされる場合
に比して、回路構成の簡略化及びコストの低減を図るこ
とができる。
【図面の簡単な説明】
【図1】本発明に係る画像表示装置の一例を示すブロッ
ク構成図である。
【図2】本発明に係る画像表示装置の一例に備えられた
液晶マトリクス表示パネルの部分についての説明に供さ
れる構成図である。
【図3】本発明に係る画像表示装置の他の例を示すブロ
ック構成図である。
【符号の説明】
11  液晶マトリクス表示パネル 12  画素形成部 13  スイッチング部 18  ラインシフト部 19  奇数ライン映像信号サンプラ 20  偶数ライン映像信号サンプラ 21  回路構成部 30  スイッチ 31  スイッチ 32  奇数フィールドメモリ 33  偶数フィールドメモリ 36  奇偶フィールド判別部 51  回路構成部 55  スイッチ 56  スイッチ 57  1H遅延部 58  加算部 62  奇偶フィールド判別部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】夫々が多数の画素形成部が水平方向に配列
    されて形成される複数の水平画素列が垂直方向に並行配
    置されて成る液晶マトリクス表示パネル部と、該液晶マ
    トリクス表示パネル部における複数の水平画素列を、相
    互に隣り合う2個ずつ、映像信号におけるライン期間毎
    に順次作動状態にする画素列駆動手段と、該画素列駆動
    手段により上記ライン期間毎に同時に作動状態とされる
    2個の水平画素列のうちの一方に、映像信号におけるラ
    イン期間部分に基づく第1の表示用映像信号を供給する
    第1の映像信号供給部と、上記画素列駆動手段により上
    記ライン期間毎に同時に作動状態とされる2個の水平画
    素列のうちの他方に、映像信号におけるライン期間部分
    に基づく第2の表示用映像信号を供給する第2の映像信
    号供給部と、を備えて構成される画像表示装置。
JP00010591A 1991-01-07 1991-01-07 画像表示装置 Expired - Fee Related JP3271068B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00010591A JP3271068B2 (ja) 1991-01-07 1991-01-07 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00010591A JP3271068B2 (ja) 1991-01-07 1991-01-07 画像表示装置

Publications (2)

Publication Number Publication Date
JPH04249989A true JPH04249989A (ja) 1992-09-04
JP3271068B2 JP3271068B2 (ja) 2002-04-02

Family

ID=11464812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00010591A Expired - Fee Related JP3271068B2 (ja) 1991-01-07 1991-01-07 画像表示装置

Country Status (1)

Country Link
JP (1) JP3271068B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231822A (ja) * 1997-11-17 1999-08-27 Semiconductor Energy Lab Co Ltd 画像表示装置およびその駆動方法
US9466251B2 (en) 1997-11-17 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Picture display device and method of driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231822A (ja) * 1997-11-17 1999-08-27 Semiconductor Energy Lab Co Ltd 画像表示装置およびその駆動方法
US9466251B2 (en) 1997-11-17 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Picture display device and method of driving the same

Also Published As

Publication number Publication date
JP3271068B2 (ja) 2002-04-02

Similar Documents

Publication Publication Date Title
EP0382567B1 (en) Liquid crystal display device and driving method therefor
JP3243932B2 (ja) アクティブマトリクス表示装置
JPH0591447A (ja) 透過形液晶表示装置
JPH09130708A (ja) 液晶画像表示装置
JPS61112188A (ja) 表示装置及びその駆動法
JPH088674B2 (ja) 表示装置
JP2003140624A (ja) アクティブマトリクス型液晶表示装置
JPH04249989A (ja) 画像表示装置
JPH03132274A (ja) 液晶表示装置
JP3243950B2 (ja) 映像表示装置
JPH09325738A (ja) 液晶ディスプレイ装置とその駆動方法
JPH07168542A (ja) 液晶表示装置
JP2524113B2 (ja) 液晶表示装置
JPH04140716A (ja) 液晶表示装置
JPH07121098B2 (ja) 液晶マトリクス・パネルの駆動方法
JPH02211784A (ja) 液晶表示装置
JP3384159B2 (ja) 液晶表示装置
JP3200311B2 (ja) 液晶表示装置
JPH0628863Y2 (ja) 液晶表示装置
JP3897462B2 (ja) 表示装置の駆動回路およびその駆動方法
JP2748201B2 (ja) 液晶パネル駆動回路
JPH0588641A (ja) マトリクス型画像表示装置およびその駆動方法
JPH07261713A (ja) 表示装置
JPH05313613A (ja) ドットマトリックス型液晶表示パネルの駆動回路
JPH05313614A (ja) ドットマトリックス型液晶表示パネルの駆動回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100125

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees