KR100414879B1 - 디스플레이장치 - Google Patents

디스플레이장치 Download PDF

Info

Publication number
KR100414879B1
KR100414879B1 KR1019960004766A KR19960004766A KR100414879B1 KR 100414879 B1 KR100414879 B1 KR 100414879B1 KR 1019960004766 A KR1019960004766 A KR 1019960004766A KR 19960004766 A KR19960004766 A KR 19960004766A KR 100414879 B1 KR100414879 B1 KR 100414879B1
Authority
KR
South Korea
Prior art keywords
scanning
horizontal
vertical
scanning period
driving
Prior art date
Application number
KR1019960004766A
Other languages
English (en)
Inventor
유지 하야시
히로아끼 이찌까와
마사유끼 이이다
히로요시 추보따
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Application granted granted Critical
Publication of KR100414879B1 publication Critical patent/KR100414879B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/045—Zooming at least part of an image, i.e. enlarging it or shrinking it
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0471—Vertical positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0485—Centering horizontally or vertically

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

디스플레이장치는 행렬로 배치된 화소와, 수직-주사회로와, 수평-주사회로와를 포함한다. 수직-주사회로는 차례대로 선택펄스를 출력하여 1수직-주사기간에 라인단위로 화소를 순차적으로 주사하게 된다. 수평-주사회로는 1수평-주사기간에 순차적으로 주사함으로써 선택된 화소라인에 영상신호를 전송 및 기입한다. 수직-주사회로에는 선택펄스의 계속적인 출력을 제어하여 사용된 영상신호의 특정규격에 따라서 1수평-주사기간에 선택될 화소라인수를 조정하게 하기 위한 스위칭부를 부설하고 있다. 이러한 구성은 비인터레이스구동과 인터레이스구동을 모두 가능하게 한다.

Description

디스플레이장치
본 발명은 수평-주사회로 및 수직-주사회로를 내장한 액티브-매트릭스형 액정패널에 있어 대표적인 디스플레이장치에 관한 것으로, 특히, 풀-라인스크린을 가지며 인터레이스구동과 비인터레이스구동 사이를 내부적으로 절환시킬 수 있는 디스플레이장치에 관한 것이다.
일본의 TV방송규격인 NSTC방식에 있어서, 하나의 프레임은 홀수필드와 짝수필드로 2필드로 구성되어 있으며, 525라인과 30㎐의 프레임주파수를 가지고 있다. 그렇지만, 현재 이용가능한 초소형 액정TV 및 투사형 액정디스플레이(투사형LCD)는 220∼240개의 수평-주사선을 가지고 있다. 이러한 라인수는 NSTC방식에서의 유효주사선수의 약 1/2에 해당한다. 이러한 액정디스플레이는 1필드의 영상신호만으로 1스크린을 완성하는 하프-라인구동을 사용한다. 비록 화질면에서 수직해상도가 저하되더라도, 하프-라인구동은 비인터레이스주사방식을 사용하기 때문에 동일한 라인수를 갖는 인터레이스구동과 비교할 때 약 30%만큼의 해상도가 향상된다. 이러한 것을 고려하여 보면, 수직해상도는 하프-라인구동에 있어서 약 35%정도 저하한다.
이러한 해상도의 저하는 3-인치 또는 4-인치 스크린등의 소형스크린상의 화질에 약간의 영향을 끼친다. 40-인치이상의 스크린등의 대형스크린상에 화상을 투사하는 투사형 액정디스플레이를 위해서는 풀-라인구동이 강력히 요구되며, 이것은 근간에 점차적으로 개발되고 있다. 제 16도는 풀-프레임을 갖는 액티브-매트릭스 액정패널을 나타낸다. 이러한 패널은 행렬배치된 액정화소, 수직-주사회로(V스캐너)(102), 수평-주사회로(H스캐너)(103)를 포함하는 스크린을 구성하고 있다. V스캐너(102)는 차례대로 선택펄스를 출력하여 1수직-주사기간에 라인단위로 화소를 연속편으로 주사한다. H스캐너(103)는 1수평-주사기간에 연속적으로 주사하여 선택된 화소라인(104)에 영상신호를 기입한다. 상술한 바와같이, 풀-프레임을 갖는 액티브-매트릭스액정패널은 220∼240라인을 갖는 하프-프레임을 지닌 패널과 비교할 때 두배의 라인수(104)(수평-주사선수)를 갖는다. 그러한 풀-프레임을 지닌 액정패널은 대형스크린상에 컴퓨터그래픽을 디스플레이하기 위한 투사형 액정디스플레이에 특히 적합하다. 이러한 경우에는, 소위 VGA등의 영상신호가 공급되기 때문에, 비인터레이스구동이 어떠한 수정없이도 가능하다.
몇몇 경우에 있어서는, VGA등과 같은 비인터레이스신호대신에, TV신호등과 같은 인터레이스신호가 TV화상이나 영상을 디스플레이하기 위해 입력되도록 요구된다. 이러한 경우에 있어서, 제 17도에 나타낸 바와같이, TV신호등과 같은 인터레이스신호는 컨버터(105)에서 두배의 속도로 된 다음, 액정디스플레이에 공급된다. 이러한 처리에 따라서, TV신호가 VGA신호에 대한 방식과 똑같은 방식으로 비인터레이스구동에 사용될 수 있는 것이다. 그렇지만, 컨버터(105)에서 2배속처리를 수행하기 위해서는, 대용량의 메모리가 요구되어서, 시스템의 대형화를 야기시킨다. 요약하면, 하나의 액정패널이 VGA신호등의 컴퓨터-출력신호와, 통상의 TV신호용으로 공통으로 사용되는 경우에는, TV신호에 비인터레이스구동을 적용하기 위해서는 대용량의 외부메모리가 요구되어, 시스템을 복잡하게 한다.
풀-프레임을 지닌 액정패널상에 TV신호를 디스플레이하기 위해서는, 비인터레이스변환을 사용하는 대신에 인터레이스구동이 사용될 수도 있다. 제 18도는 그러한 일예를 나타낸다. 이 경우에, V스캐너(102)는 1수평-주사기간에 동시에 2라인을 선택한다. 그렇지만, 이러한 2라인동시선택방법에 있어서는, 동시에 선택된 각쌍의 라인이 고정되게 되면, 하프-프레임구조에 있어서의 해상도와 동등한 해상도만이 얻어지게 된다.
제 19도는 개선된 구조를 갖는 예를 나타낸다. 한쌍의 V스캐너(102a, 102b)가 스크린(101)의 좌, 우측에 부설되어 있다. 제 1V스캐너(102a)는 예를들어 홀수필드용이다. 이것은 제 1라인과 제 2라인을 동시에 선택하며, 이어서 제 3, 제 4라인을 동시에 선택한다. 반대로, 제 2V스캐너(102b)는 짝수필드용이다. 이것은 제 1라인만을 단독 선택하며, 그런다음 제 2라인과 제 3라인을 동시에 선택한다. 그런다음, 제 4, 제 5라인을 동시에 선택한다. 이러한 방식으로, 동시에 선택된 각쌍의 라인은 홀수필드 및 짝수필드로 변화되어 수직해상도를 향상시킨다. 비록 한쌍의 V스캐너(102a, 102b)가 TV신호용 인터레이스구동을 다룰 수는 있지만, 입력VGA신호용 비인터레이스구동에는 필요치 않다. 이것은 이러한 구조가 비인터레이스구동 및 인터레이스구동에 공동으로 사용될 수 있는 풀-프레임구조에 반드시 적합하지는 않다는 것을 의미한다.
제 20도는 풀-프레임구조를 지닌 액정패널에서 인터레이스구동이 수행되도록해주는 또다른 회로구조를 나타낸다. 이러한 회로는 홀수라인용의 제 1V스캐너(102c)와 짝수라인용의 제 2V스캐너(102d)의 두가지 시스템의 스캐너를 가지고 있다. 이러한 한쌍의 V스캐너(102c, 102d)가 액정패널에 장착되면, 그러한 스캐너에 필요한 공간으로 인해 패널의 사이즈가 증대되게 된다.
두가지 시스템의 스캐너를 갖는 구조는 비인터레이스구동을 반드시 필요로 하지는 않아서, 어떠한 특별한 장점을 갖지 않는다. 모든 개개의 라인이 각각의 필드에서 선택되는 제 20도에 나타낸 방법은 CRT에서의 인터레이스구동과 동일하다. 그렇지만, 액정패널이 ac구동을 필요로 하기 때문에, 리프레시(refresh)가 15㎐에서 효과적으로 수행되어 플리커(flicker)를 야기시킬 수도 있다. 수직방향으로 약 230라인을 갖는 하프-프레임구조에 있어서는, 30㎐에서 리프레시가 이루어지므로, 어떠한 플리커에 대한 문제점도 야기시키지 않는다. 400라인이상을 갖는 TV디스플레이의 화질과 동일한 화질로 화상을 디스플레이하기 위해서는, 상술한 플리커가 소거되어야만 한다.
종래장치에 있어서의 상술한 기술적인 문제점등을 해결하기 위해서, 본 발명은 VGA신호등의 컴퓨터출력을 디스플레이하도록 설계된 풀-프레임구조를 갖는 디스플레이장치에 있어서, TV신호도 또한 디스플레이되도록 할 수 있는 회로를 제공하기 위한 것을 목적으로 하고 있다. 다시 말해서, 본 발명의 목적은 제 16도에 나타낸 인터레이스구동과 제 19도 및 제 20에 나타난 비인터레이스구동을 모두 내부절환동작을 통해 간단히 허용하는 디스플레이장치를 제공하기 위한 것이다. 상술한 목적을 달성하기 위해서, 다음의 방법이 채택되고 있다. 본 발명에 따르는 디스플레이장치는 기본적으로 행렬배치된 화소와, 수직-주사회로와, 수평-주사회로와로 이루어진다. 수직-주사회로는 선택펄스를 순차적으로 출력하여서 1수직-주사기간에 화소를 라인별로 순차적으로 주사한다. 수평-주사회로는 1수평-주사기간에 영상신호를 순차적인 주사로 선택된 화소라인에 전송시켜 기입한다. 상기 장치의 하나의 특징사항은 수직-주사회로가 순차적으로 출력된 선택펄스의 절환을 제어하여서, 1수평-주사기간에 선택될 화소라인의 수를 영상신호의 표준규격에 따라서 조정하기 위한 스위칭수단을 포함하는 것이다. 다음은 상기 동작을 구체적으로 설명하고 있다. 스위칭수단은 비인터레이스 표준규격을 따르는 영상신호가 입력될 때, 모든 수평-주사기간마다 1라인을 선택함으로써 1수직-주사기간에 하나의 프레임에 대해서 비인터레이스구동이 수행되도록 해준다. 스위칭수단은 인터레이스 표준규격을 따르는 영상신호가 입력될 때, 모든 수평-주사기간마다 동시에 2라인을 선택함으로써 1수직-주사기간에 하나의 필드에 대하여 인터레이스구동이 수행되도록 해주며, 동시에 선택된 2라인을 모든 필드마다 1라인으로 변환시킨다.
상기 구성은 또한 서로다른 주사선수를 갖는 다양한 규격을 따르는 영상신호들이 다루어질 때에도 적용될 수 있다. 스위칭수단은 정규주사선수를 갖는 통상규격에 따르는 영상신호가 입력될 때, 모든 수평-주사기간마다 1라인을 항상 선택함으로써 통상적인 구동을 가능하게 해준다. 스위칭수단은 또한 정규주사선수보다 작은 주사선수르 갖는 특정한 규격을 따르는 영상신호가 입력될 때, 1수평-주사기간에 1라인으로 선택되는 구동과 1수평-주사기간에 2라인으로 선택되는 구동을 특정비율로 조합시킴으로써, 소위 확장구동을 가능하게 해준다.
수직-주사회로는 수직-주사클럭신호에 따라서 수직-주사시작신호를 순차적으로 전송시켜서 1차선택펄스를 순차적으로 생성하기 위한 다단의 변환레지스터와, 변환레지스터내의 인접단으로부터 출력된 한쌍의 1차선택펄스에 게이트연산을 적용함으로써 2차선택펄스를 생성하기 위한 게이트수단과,를 포함하여 이루어져 있다. 스위칭수단은 변환레지스터와 게이트수단사이에 배치되어 있으며, 1수평-주사기간에 1라인이 선택될 때, 한쌍의 1차선택펄스를 게이트수단에 공급하여 2차선택펄스를 출력하게 한다. 스위칭수단은 또한 1수평-주사기간에 2라인이 동시에 선택될 때, 한쌍의 1차선택펄스중의 한쪽펄스를 다른한쪽은 차단한 상태에서 게이트수단에 공급하여 본래의 1차선택펄스가 출력되도록 하여준다.
수직-주사회로는 동시에 선택된 2라인마다의 인터레이스구동 대신에, 선택되는 모든 개개의 라인들마다 인터레이스구동이 수행되도록 해준다. 수직-주사회로는 인터레이스 표준규격을 따르는 영상신호가 입력될 때, 모든 수평-주사기간마다 다른 쪽을 선택하지 않고 2화소라인중에서 한쪽라인을 선택함으로써 1수직-주사기간에 하나의 필드에 대한 인터레이스구동을 수행가능하게 해주며, 선택될 화소라인과 선택되지 않을 화소라인을 모든필드에 걸쳐서 절환시키기 위한 수단을 포함한다.
본 발명에 따르면, 디스플레이장치에 포함된 수직-주사회로는 1-라인분리선택과 2-라인동시선택간을 내부적으로 절환시킬 수 있다. 이러한 구성에 의해서, 비인터레이스구동과 인터레이스구동 모두가 하나의 디스플레이장치에 사용될 수 있다. 1-라인분리선택과 2-라인동시선택을 적당하게 조합함으로써 다양한 규격에 따르는 영상신호를 디스플레이할 수 있다.
본 발명의 적절한 실시예를 도면을 참고로 하여 아래에 상세히 설명하겠다. 제 1도(A) 및 제 1도(B)는 본 발명을 따르는 디스플레이장치에서 사용된 액티브-매트리스 액정패널의 기본구성을 나타내는 회로도이다. 제 1도(A)는 주변회로를 포함하는 액정패널의 전체구성을 나타내고 있다. 도면에 나타낸 바와같이, 패널은 화소(LC)를 행렬배치하고 있다. 각각의 액정화소(LC)는 능동-소자기판에 부설된 화소전극과 대향기판에 부설된 대향전극사이에 액정을 유지시켜 구성하고 있다. 소정의 대향전압(Vcom)이 대향전극에 인가되고 있다. 각각의 액정화소(LC)는 보조용량(Cs)에 평행하게 접속되어 있다. 각각의 액정화소(LC)를 구동시키기 위한 스위칭소자로써, 박막트렌지스터(Tr)가 집적형성되어 있다. 게이트배선(X)은 행렬배치된 액정화소(LC)의 가로방향을 따라 배설되어 있으며, 신호배선(Y)은 게이트배선(X)에 직각을 이루는 세로방향을 따라 배설되어 있다. 각각의 박막트랜지스터(Tr)의 소스전극은 해당하는 신호배선(Y)에 접속되어 있으며, 드레인전극은 해당하는 화소전극에 접속되어 있으며, 게이트전극은 해당하는 게이트배선(X)에 접속되어 있다.
액정패널은 또한 수직-주사회로(V스캐너)(1)와 수평-주사회로(H스캐너)(2)를 더한층 포함하고 있다. 수직-주사회로(1)는 차례대로 선택펄스를 게이트배선(X)에 출력하여 동일한 게이트배선상의 박막트랜지스터(Tr)를 전기적으로 전도되게 하며, 액정화소(LC)를 라인별로 순차적으로 주사한다. 수직-주사회로(1)는 외부로부터 입력된 직사각형의 수직-주사시작신호(VST)를 외부로부터 역시 입력된 직사각형의 수직-주사클럭신호(VCK1, VCK2)와 동기화시켜 순차적으로 전송하여 상술한 선택펄스를 출력시키게 된다. VCK1과 VCK2는 서로 그 위상이 180도로 변환된다. 이러한 신호외에도, 제어신호(SLT 및 EN)도 역시 공급된다.
수평-주사회로(2)는 각각 신호배선(Y)에 접속되어 있는 수평아나로그스위치(HSW)의 개폐를 제어한다. 이러한 수평아나로그스위치(HSW)를 통해서, 3원색(적(R), 녹(G), 청(B))에 대한 영상신호가 각각의 신호배선(Y)에 공급된다. 수평-주사회로(2)는 외부에서 입력된 수평-주사시작신호(HST)를 역시 외부에서 입력된 수평-주사클럭신호(HCK1, HCK2)와 동기화시켜 순차적으로 전송하여 수평아나로그스위치(HSW)의 개폐를 제어하게 된다. 이러한 구성에 의해, 영상신호가 1수평-주사기간에 선택된 라인상의 액정화소(LC)내로 전송되어 기입된다. HCK1과 HCK2는 서로 그 위상이 180도 변환된다.
수직-주사회로(1)는 선택펄스의 순차적인 출력에 대한 절환을 제어하여, 영상신호의 특정규격에 따라서 수평-주사기간에 선택될 라인수를 조정하기 위한 스위칭수단을 갖는다. 제 1도(B)는 그러한 회로의 구성을 상세히 나타내고 있다. 도면에 나타낸 바와같이, 수직-주사회로(1)는 수직-주사시작신호(VST)를 순차적으로 전송하여서 1차선택펄스(a, b, c, d)등을 순차적으로 생성하기 위한 다단의 D형 플립-플롭으로 구성된 변환레지스터(3)를 포함하고 있다. 수직-주사회로(1)는 또한 변환레지스터(3)에 서로 인접한 두개의 단으로부터 출력된 한쌍의 1차선택펄스(예를들어, a, b)에 게이트동작을 적용시켜 2차선택펄스(예를들어, A1)를 생성하는 게이트수단(4)을 포함하고 있다. 게이트수단(4)은 변환레지스터(3)의 단에 대응하여 배설된 전단의 AND게이트소자(AND1)를 포함하고 있다. 본 실시예에 있어서는, 2차선택펄스(A1, B1, C1)등의 파형을 형성하기 위해서 후단의 AND게이트소자(AND2)가 부설되어 있다. 인에이블(enable)신호(EN)는 각각의 AND2의 한쪽입력단자에 인가되며, 아직 파형정형되지 않은 2차선택펄스(A1, B1, C1)들중 하나는 AND2의 다른쪽 입력단자에 입력된다. 파형정형된 2차선택펄스(A2, B2, C2)들은 AND2의 출력단자에서 출력된다. 스위칭수단(5)은 변환레지스터(3)와 게이트수단(4) 사이에 배치되어 있다. 스위칭수단(5)은 D형 플립-플롭의 각단에 대응하게 배치된 스위치(SW)를 포함하고 있다. 스위치(SW)의 개폐는 외부입력제어신호(SLT)에 의해 제어된다. 1수평-주사기간에 1라인이 선택될 때, 제어신호(SLT)는 로(low)가 되어 스위치를 차폐시키게 된다. 그러면, 한쌍의 1차선택펄스(예를들어, a, b)가 게이트수단(4)에 인가되어서 해당하는 2차선택펄스(예를들어, A2)가 출력된다. 1수평-주사기간에 2라인이 동시에 선택되면, 제어신호(SLT)는 하이(high)가 되면서 스위치를 개방시키게 되어 전원전압이 접속된다. 그러면, 한쌍의 1차선택펄스중 한쪽펄스(예를들어, b)는 떨어지고 다른쪽펄스(예를들어, a)는 게이트수단(4)에 인가되어 본래의 1차선택펄스(이경우, a)가 출력되게 해준다. 이러한 1차선택펄스(a)는 게이트수단(4)외 후단 AND게이트소자(AND2)에서 규정된 방식으로 파형정형된다.
제 2도 및 제 3도를 참고로 하여, 제 1도(B)에 나타낸 수직-주사회로의 동작을 상세히 설명하겠다. 제 2도는 비인터레이스구동에 있어 풀-프레임구조를 갖는 액정패널에 사용된 신호의 타이밍차트도이다. 이러한 타이밍차트도는 예를들어 VGA등의 컴퓨터출력이 디스플레이될 때, 적용된다. 수직-주사클럭신호(VCK1, VCK2)는 50%의 듀티사이클을 갖는다. 비인터레이스구동에 있어, 제어신호(SLT)는 로(low)가되어 스위칭수단(5)의 스위치가 전기적으로 전도된다. 파형정형을 위한 인에이블신호(EN)는 능동-로(low)신호이며 비인터레이스구동에서 하이(high)로 고정된다. 제 2도의 타이밍차트도에 나타낸 신호(a∼d)는 제 1도(B)에 나타낸 D형 플립-플롭의 각단에서 출력된 1차선택펄스에 해당한다. 도면을 통해 알 수 있다시피, 수직-주사시작신호(VST)는 각각의 클럭신호(VCK1, VCK2)의 1/2기간에 순차적으로 전송되며, 1차선택펄스(a∼d)는 D형 플립-플롭단에서 순차적으로 얻어진다. 이러한 1차선택펄스는 AND1에 의해 다루어져서, 2차선택펄스(A1, B1, C1, D1)등이 순차적으로 출력된다. 인에이블신호(EN)가 하이(high)로 고정되기 때문에 이러한 2차선택펄스(A1∼D1)는 최종2차펄스(A2∼D2)로써 출력된다. 따라서, 비인터레이스구동에 있어서, 2차선택펄스(A2, B2, C2 등)는 액정패널의 각각의 라인에 순차적으로 생성되어, 1라인마다 영상신호가 전송되어 기입된다.
제 3도는 2라인이 동시에 선택되는 인터레이스구동에 있어서의 신호의 타이밍차트도이다. 이러한 타이밍은 예를들어 TV신호가 제 1도(A)에 나타낸 액정패널상에 디스플레이될 때, 적용된다. 이러한 인터레이스구동에 있어서, 제어신호(SLT)는 하이(high)로 절환되어, 스위칭수단(5)의 스위치(SW)가 개방된다. D형 플립-플롭단으로부터 출력된 1차선택펄스는 게이트수단(4)내의 해당하는 전단AND게이트소자(AND1)에 공급되어 통과한다. 인에이블신호(EN)는 능동-로(low)펄스를 포함한다. 도면에 나타낸 바와같이, 2라인이 동시에 선택되는 인터레이스구동이 본 발명에 따르는 풀-프레임구조틀 갖는 액정패널에 적용되면, VCK1의 듀티사이클은 5%로 설정되며, VCK2의 듀티사이클은 95%로 설정된다. 이러한 경우, 제 2단의 D형 플립-플롭에서 출력된 1차선택펄스(b)는 제 1단의 D형 플립-플롭에서 출력된 1차선택펄스에 비하여 5%의 듀티사이클에 해당하는 시간만큼 지연된다. 제 3단의 D형 플립-플롭에서 출력된 1차선택펄스(c)는 제 2단의 D형 플립-플롭에서 출력된 1차선택펄스(b)에 비하여 95%의 듀티사이클에 해당하는 시간만큼 지연된다. 한쌍의 1차선택펄스(a, b)는 순차적으로 겹치게 되어 1수평-주사기간에 동시에 2라인을 선택할 수 있다. 다음쌍의 1차선택펼스(c, d)도 또한 순차적으로 겹치게 되어 동시에 2라인을 선택할 수 있다. 스위칭수단(5)의 스위치(SW)는 개방되도록 설정되어 1차선택펄스(a∼d)는 게이트수단(4)의 전단의 AND게이트소자(AND1)를 통과한다. 그렇지만, 라이징에지 및 폴링에지에서, 1차선택펄스(a∼d)는 5%의 듀티사이클에 해당하는 시간(X)만큼 서로 겹쳐지게 된다.
이러한 오버랩(overlap)현상을 제거하기 위해서, 인에이블신호(EN)는 주기적으로 로(low)가 되어 오버랩에 해당하는 시간만큼 게이트수단(4)의 후단의 AND게이트소자(AND2)를 차폐시킨다. 이러한 시간은 수평-주사소거기간내로 설정되며, 어떠한 사용상 문제점도 야기시키지 않도록 충분히 짧게 설정된다.
결과적으로, 게이트수단(4)으로부터, 완전히 오버랩된 한쌍의 2차선택펄스(A2, B2)가 출력되어 2라인이 동시에 선택될 수 있다. 다음 수평-주사기간에, 한쌍의 2차선택펄스(C2, D2)가 두개의 펄스가 완전히 오버랩된 채 출력되어 2라인이 동시에 선택될 수 있다. 한쌍의 A2, B2는 인에이블신호(EN)에 따라 상술한 파형정형에 의해 한쌍의 C2, D2에서 완전히 분리된다. 2라인이 동시에 선택되는 인터레이스구동을 수행하기 위해서는, 동시에 선택된 한쌍의 2라인은 홀수필드및 짝수필드로 1라인으로 변환되어야만 한다. 본 실시예에 있어서, VCK1, VCK2는 모든 필드마다 절환되어 동시에 선택된 한쌍의 2라인을 변화시키게 된다. 제 3도의 타이밍차트도에 나타낸 바와같이, 홀수필드의 각 쌍의 a, b 및 c, d는 VCK1과 VCK2를 절환시킴으로써 짝수필드에서 1라인으로 변환된다.
상술한 바와같이, 라인별 순차주사를 위해 사용된 선택펄스는 제 1도(B)에 나타낸 D형 플립-플롭을 갖는 변환레지스터(3)에 의해 생성된다. 본 실시예에 있어서, 게이트수단(4)에 포함된 전단의 AND게이트소자(AND1)는 논리연산이 적용되어서 서로 오버랩되지 않는 2차선택펄스를 생성하게 된다. 이러한 동작은 비인터레이스구동을 위해 제 2도의 타이밍차트도에 나타낸 타이밍에 따라 수행된다. 반대로, 변환레지스터는 수직-주사클럭신호(VCK1와 VCK2)에 따라 구동되어서 제 3도에 나타낸 타이밍차트도에 나타낸 바와같이, 인터레이스구동에 있어 동시에 2라인을 선택하기 위한 펄스를 출력하게 된다.
이러한 구성에 따라, 동시에 2라인을 선택하기 위한 펄스가 출력될 수 있다. 그렇지만, 만일, AND1이 비인터레이스 주사로써 동작되면, 필요한 선택펄스가 출력될 수 없다. 따라서, 1라인을 개별적으로 선택하는 비인터레이스구동과 동시에 2라인을 선택하는 인터레이스구동 모두에 사용될 수 있는 수직-주사회로를 달성하기 위해서, 제 1도(B)에 나타낸 스위칭수단(5)이 부가되어, 각각의 주사시에 AND1의 사용 및 비사용을 선택하게 된다. 비인터레이스구동에 있어서는, 한쌍의 1차선택펄수가 동일 AND1을 통과하게 되도록 제 2도에 나타낸 수직-주사클럭신호가 변환레지스터를 구동시키고 배선을 절환시킨다. 동시에 2라인이 선택되는 인터레이스구동에있어서는, 변환레지스터(3)로부터 출력된 1차선택펄스가 AND1을 개별적으로 통과하도록 배선이 절환된다.
제 4도는 모든 개개의 라인이 선택되는 풀-프레임구조를 갖는 액정패널에 있어 인터레이스구동을 위해 사용된 신호의 타이밍차트도이다. 상술한 바와같은, 2라인이 동시에 선택되는 인터레이스구동과는 다르게, 이러한 인터레이스구동은 비인터레이스구동의 방식과 동일한 방식으로 그 전기적 전도상태에 있는 스위칭수단(5)을 사용하고 있다. 다시 말해서, 제어신호(SLT)가 로(low)레벨로 유지어 있다. 모든 개개의 라인이 선택되는 이러한 인터레이스구동은 CRT용으로 사용된 구동과 동일하다. 만일 15Hz의 주파수에서 플리커가 액정의 저항도 및 스위칭용 박막트랜지스터(Tr)의 전류누설에 있어서의 증진에 의해 어떠한 문제점도 발생하지 않는 레벨로 억제될 수 있다면, 이러한 인터레이스구동도 또한 실용화될 수 있다. 도면에 나타낸 바와같이, 모든 개개의 라인이 선택되는 인터레이스구동을 달성하기 위해서, 본 실시예에 있어서 VCK1의 듀티사이클은 5%로 설정되며, VCK2의 듀티사이클은 95%로 설정되어 있다. 이러한 설정은 2라인이 동시에 선택되는 인터레이스구동에서와 동일하다. 제 2단의 D형 플립-플롭에서 출력된 1차선택펄스(b)는 제 1단의 D형 플립-플롭에서 출력된 1차선택펄스(a)에 비하여 5%의 듀티사이클에 해당하는 시간만큼 지연된다. 제 3단의 D형 플립-플롭에서 출력된 1차선택펄스(c)는 제 2단의 D형 플립-플롭에서 출력된 1차선택펄스(b)에 비하여 95%의 듀티사이클에 해당하는 시간만큼 지연된다. 이러한 1차선택펄스(a, b, c, d 등)는 전단의 AND게이트소자(AND1)에서 다루어지며, 2차선택펄스(A1, B1, C1, D1 등)는 그 단에서 출력된다. 즉, 넓은 유효선택펄스(A1, C1) 및 좁은 무효선택펄스(B1, D1)는 모든 개개의 라인에 선택적으로 출력된다. VCK1이 그의 펄스생성시간(X)이 수평-주사소거기간에 떨어지도록 미리 설정되면, 무효선택펄스(B1, D1)는 수평-주사소거기간내에 출력된다. 따라서, 어떠한 영상신호도 짝수라인에 기입되지 않는다.
본 발명에 있어서, 능동-로(low) 인에이블신호(EN)는 상술한 인터레이스구동에 있어 실제로는 게이트수단(4)에 포함된 후단의 AND게이트소자(AND2)에 공급된다. 인에이블신호(EN)는 수평-주사소거기간에 동기화되어 무효선택펄스(B1, D1)의 출력을 불가능하게 한다. 따라서, 제 4도의 타이밍차트도의 아래부분에 나타낸 바와같이, 단지 유효선택펄스(A2, C2 등)만이 순차적으로 홀수라인에 공급되며 짝수라인에는 어떠한 선택펄스도 공급되지 않는다.
제 5도에 나타낸 타이밍차트도는 제 4도에 나타낸 타이밍차트도와 VCK1과 VCK2가 절환되는 것에 있어 서로 다르다. 따라서, 제 5도에 있어, 1차선택펄스(a, b, c, d 등)들간의 위상관계는 1라인마다 변환된다. 단지 유효선택펄스(B2, D2 등)만이 출력되어 짝수라인을 선택하게 되며, 홀수라인은 끝까지 선택되지 않는다. 상술한 바와같이, 모든 개개의 라인마다 유효선택펄스가 예를들어 홀수필드내의 홀수라인과 짝수필드내의 짝수라인에 공급되어, 인터레이스구동을 달성하게 된다. 제 2도에 나타낸 클럭신호(VCK1과 VCK2)와 제 4도 및 제 5도에 나타낸 바와같은 클럭신호(VCK1과 VCK2)가 외부타이밍 발생기에 의해 절환됨에 따라, 인터레이스구동과 비인터레이스구동이 동일한 액티브-매트릭스 액정패널내에서 가능하게 된다.
제 6도는 제 1도(B)에 나타낸 스위칭수단(5)내에 포함된 스위치(SW)의 상세한 구성을 나타내는 회로도이다. 본 예에서, 각각의 선택스위치(SW)는 한쌍의 전송게이트소자들을 구성하고 있다. 제어신호(SLT)가 로(low)이면, 하나의 전송게이트소자(TG1)은 전기적으로 비전도성이 되며, 다른 전송게이트소자(TG2)는 전도성이 된다. 따라서, 다음단의 D형 플립-플롭에서 출력된 1차선택펄스는 이전단의 1차선택펄스와 함께 동일한 AND1로 공급된다. 제어신호(SLT)가 하이(high)로 절환하면, TG1는 전도성이 되는 반면 TG2는 비전도성이 된다. 다음단의 D형 플립-플롭이 분할된다. 하이-레벨의 전원전압이 TG1에서 AND1으로 대신 공급되기 때문에, AND1은 그 게이트에서 개방된다. 따라서, D형 플립-플롭단에서 출력된 1차선택펄스도 마찬가지로 AND1를 통과한다.
제 7도는 제 1도(B)에 나타낸 스위칭수단(5)내에 포함된 스위치(SW)의 또 다른 상세한 구성을 나타내는 회로도이다. 본 예에서는, 각각의 선택스위치(SW)는 하나의 NAND게이트소자와 하나의 인버터의 조합체로 이루어진다. 제어신호(SL7)가 로(low)이면, NAND게이트소자가 그 게이트를 개방시키기 때문에, 다음단의 D형 플립-플롭에서 출력된 1차선택펄스는 인버터소자와 NAND게이트소자를 통해서 AND1에 공급된다. 대조적으로, SLT가 하이(high)가 되면, NAND게이트소자는 그 게이트틀 차폐시켜서, 그 출력을 하이(high)로 고정시킨다. 따라서, 다음단의 D형 플립-플롭에서 출력된 1차선택펄스는 이전단에 해당하는 AND1으로부터 분할된다.
1-라인분리선택과 2-라인동시선택간을 내부적으로 절환시킬 수 있는 액정패널은 비인터레이스구동과 인터레이스구동 모두에 사용될 수 있다. 이것은 또한 서로다른 주사선수를 갖는 다양한 규격의 영상신호에 대해서도 사용될 수 있다. 요구된 수평위치에서 동시에 2라인이 선택됨에 따라, 규격보다 적은 주사선수를 갖는 입력영상신호가 "확장"주사로 신호에 의해 야기된 애스펙트비의 변화를 소거함으로써 스캔-컨버터등을 사용하지 않고서도 적절하게 디스플레이될 수 있다. VGA등과 같은 컴퓨터출력은 서로다른 주사선수를 갖는 모드에 있어 어떠한 에스펙트비의 변화없이 액정패널상에 디스플레이될 수 있다. 그러한 경우의 예를 아래에 설명하겠다.
VGA등과 같은 컴퓨터출력은 다양한 모드를 가지고 있다. 몇몇 모드는 서로다른 주사선수를 가지고 있다. 그러한 모드내의 신호들은 수직디스플레이기간이 변화함에 따라 CRT상에 디스플레이될 수 있다. 그렇지만, 화소수(도트수)가 고정되어 있는 액정패널등의 장치에 있어서는, 만일 서로다른 주사선수를 갖는 디스플레이신호에 변화가 이루어지면, 애스펙트비도 따라서 변한다. 규격모드내의 VGA신호는 예를들어 제 8도(A)에 나타낸 바와같이, 수평방향으로는 640도트, 수직방향으로는 480도트를 갖는다. 변환모드내의 VGA신호는 제 8도(B)에 나타낸 바와같이, 최소의 주사선수를 갖는 640×400도트를 갖는다. 이러한 신호가 640×480도트를 갖는 액정패널상에 디스플레이되면, 상단 및 하단으로부터 40의 수직도트에 해당하는 부분이 어떠한 신호도 디스플레이되지 않도록 형성되어, 화상의 애스펙트비를 변화시킨다. 이러한 문제점을 제거하기 위해서, 영상신호는 한번 외부메모리등에 기억되어야만 하며 영상신호내에 삽입되는 적당한 보간신호와 함께 액정패널에 입력되어서, 스캔-컨버터시스텀이 요구되어서 구조를 복잡하게 하며, 단가를 상승시키게 된다.
시스템을 복잡하게 하지 않으면서 그러한 문제점을 해결하기 위해서, 두개의게이트배선(X)이 동시에 선택되어 동일한 영상신호가 제 9도에 나타낸 바와같이 해당하는 액정셀(LC)에 입력된다. 이러한 동작에 의해, 수직방향으로 전체적으로 확장하는 화상이 디스플레이된다.
640×400도트를 갖는 영상신호가 640×480도트를 갖는 액정패널에 입력되게 되면, 화상은 제 10도에 나타낸 바와같이 6라인당 1라인에 대해 동시에 2라인을 선택함으로써 동일한 애스펙트비로 디스플레이될 수 있다.
그러한 "확장"구동을 달성하기 위해서는, 동시에 2라인을 간헐적으로 선택하기 위한 수직-주사회로가 요구된다. 제 11도는 그러한 회로의 예를 나타내고 있다. 이 회로는 제 1도(B)에 나타낸 회로와 기본적으로 동일한 것이며 제 1도(B)와 동일한 참조번호가 그 해당하는 부분을 지칭하고 있다. 즉, 스위칭수단(5)은 다단의 D형 플립-플롭을 구성하는 변환레지스터(3)와 게이트수단(4)과의 사이에 배치되어 있다. 제어신호(SLT)는 스위칭수단(5)의 개폐를 제어한다. 규정수의 주사선수를 갖는 통상의 규격을 따르는 영상신호가 입력되면, 스위칭수단(5)은 1수평-주사기간에 1라인을 선택하여, 통상적인 구동을 하게 해준다. 규정수보다 적은 주사선수를 갖는 특정규격을 따르는 영상신호가 입력되면, 스위칭수단(5)은 특정한 비율에서 1수평-주사기간에 1-라인분리선택과 2-라인동시선택을 조합하여 "확장"구동을 가능하게 한다.
제 12도는 제 11도에 나타낸 스위칭수단(5)의 상세구성을 나타낸다. 기본적으로, 이 회로는 제 7도에 나타낸 회로와 동일하다. 스위칭수단(5)은 각각 NAND게이트소자와 인버터소자의 조합체를 포함하는 다단의 스위치(SW)를 포함하고 있다.그 위상이 180도의 위상차로 된 수직-주사클럭신호(VCK1, VCK2)가 각각의 D형 플립-플롭에 선택적으로 공급된다. 수직-주사시작신호(VST)는 제 1단의 D형 플립-플롭에 입력된다. 각단의 해당하는 D형 플립-플롭에서 출력된 1차선택펄스(a, b, c, d 및 e)는 스위칭수단(6)과 게이트수단(4)을 통과해서, 2차선택펄프(A, B, C, D)가 출력된다.
제 12도에 나타낸 수직-주사회로의 "확장"주사동작을 제 13도에 나타낸 타이밍차트도를 참고로 하여 아래에 설명할 것이다. 도면에 나타낸 바와같이, 라인선택이 순차적으로 수행될 때, 50%의 듀티사이클을 갖는 VCK1, VCK2가 공급된다. 제어신호(SLT)는 하이레벨로 유지된다. 이러한 동작으로, 1-라인선택(예를들어 A, D)에 해당하는 2차선택펄스가 출력된다. 동시에 2-라인선택이 수행되면, VCK1 및 VCK2의 듀티사이클은 5% 및 95%로 절환된다. 또한 제어신호(SLT)도 동시에 로(low)레벨로 변화된다. 이러한 동작에 따라, 2차선택펄스(B, C)는 단지 이러한 수평-주사기간에만 동시에 출력된다.
상술한 바와같이, 1-라인분리선택과 2-라인동시선택이 요구된 시간에 절환될 수 있으며, 타이밍발생기에서 공급된 VCK1 및 VCK2의 위상과 제어신호(SLT)의 레벨을 간단히 절환시킴으로써, "확장"구동을 달성할 수 있다.
수직방향으로 400도트를 갖는 영상신호가 수직방향으로 480도트를 갖는 스크린에 입력되면, 6라인당 1라인에 대해 2라인동시선택이 수행됨에 따라서, 애스팩트비가 상술한 바와같이 변화하지 않게 된다. 그렇지만, 화상은 전체적으로 확장되어 디스플레이된다. 이러한 확장의 발생을 방지하기 위해서, 예를들어, 제 14도에 나타낸 바와같이, 스크린의 중심부에서는 각각의 라인이 개별적으로 선택되고, 스크린의 상단 및 하단에서는 2라인이 동시에 선택된다. 따라서, 그 중심부에 디스플레이되기 쉬운 화상의 중요한 부분이 수직으로 확장되는 것이 방지된다.
제 15도는 본 발명을 따르는 디스플레이장치의 전체구성을 나타내는 시스템블록도이다. 도면에 나타낸 바와같이, 시스템은 풀-라인구조를 갖는 액정패널(11)과, RGB드라이버(12)와, 디코더(13)와, 타이밍발생기(14)와를 포함하고 있다. 풀-라인 액정패널(11)은 제 1도(A)에 나타낸 내부구성을 갖는다. 이것은 행렬배치된 액정패널과, 수직-주사회로와 수평-주사회로와를 포함하고 있다. 디코더(13)는 VGA와 TV신호등과 같은 외부적으로 입력된 영상신호를 다루어서, 수평-주사동기신호(HSYNC)와 수직-주사동기신호(VSYC)와로 분리하며, 그런다음 영상신호를 복조하여 화상데이터(r, g, b)를 생성한다. RGB드라이버(12)는 타이밍발생기(14)에서 공급된 샘플-앤드-홀(S/H)펄스에 따라서 샘플-앤드-홀드를 수행하며, 교류(ac)형 변환신호(FRP)에 따라서 교류(ac)형 RBG영상신호를 풀-라인 액정패널(11)에 공급한다. 본 예에 있어서, 교류(ac)형 변환주사(1H 스캐닝)가 FRP에 따라서 각각의 수평라인에 대해 수행된다. RGB드라이버(12)는 또한 대향전압(Vcom)을 풀-라인 액정패널(11)에 공급한다. 타이밍발생기(14)는 비인터레이스구동 및 인터레이스구동에 필요한 다양한 타이밍신호를 공급한다. 그것은 HSYNC 및 VSYNC와, 수평-주사시작신호(HST)와, 수평-주사클럭신호(HCK1 및 HCK2)와, 수직-주사시작신호(VST)와, 수직-주사클럭신호(VCK1 및 VCK2)와, 인에이블신호(EN), 제어신호(SLT)등을 동기화하여 액정패널(11)에 공급한다. 그것은 또한 샘플-앤드-홀(S/H)펄스와 FRP를 상술한 바와같이 RGB드라이버(12)에 공급한다.
상술한 바와같이, 본 발명에 따르면, 1-라인분리선택과 2-라인동시선택과의 사이를 내부적으로 절환시킴으로써, 비인터레이스구동과 인터레이스구동을 하나의 액정패널상에 사용할 수 있다. 외부메모리등과 같은 것이 필요하지 않으므로, 디스플레이장치의 단가를 저하시킨다. 본 발명은 또한 패널로 하여금 서로다른 주사선수를 갖는 다양한 형태의 규격을 따르는 영상신호를 외부적으로 스캔-컨버터등을 장착시키지 않고서도 디스플레이할 수 있게 해준다. 다양한 규격을 따르는 VGA신호가 애스펙트비의 변화없이도 하나의 액정패널에 디스플레이될 수 있다.
제 1도(A) 및 제 1도(B)는 본 발명의 제 1실시예를 따르는 디스플레이 장치의 회로도.
제 2도는 제 1실시예에 있어서의 동작을 설명하기 위해 사용된 타이밍 차트도.
제 3도는 제 1실시예에 있어서의 동작을 설명하기 위해 사용된 타이밍 차트도.
제 4도는 제 1실시예에 있어서의 동작을 설명하기 위해 사용된 타이밍 차트도.
제 5도는 제 1실시예에 있어서의 동작을 설명하기 위해 사용된 타이밍 차트도.
제 6도는 제 1실시예에 포함된 수직-주사(vertical-scanning)회로를 나타내는 회로도.
제 7도는 제 1실시예에 포함된 또다른 수직-주사(vertical-scanning) 회로를 나타내는 회로도.
제 8도(A) 및 제 8도(B)는 액정패널의 도트(dot)구성을 나타내는 모식평면도.
제 9도는 액정패널내의 "확장"구동을 설명하기 위해 사용된 회로도.
제 10도는 "확장"구동을 나타내는 모식평면도.
제 11도는 "확장"구동용으로 적당한 수직-주사(vertical-scanning)회로의 구성을 나타내는 블록도.
제 12도는 제 11도에 나타낸 수직-주사회로의 상세한 구성을 나타내는 회로도.
제 13도는 제 12도에 나타낸 수직-주사회로의 동작을 설명하기 위해 사용된 타이밍차트도.
제 14도는 "확장"구동의 또다른 예를 나타내는 모식평면도.
제 15도는 본 발명에 따르는 디스플레이장치의 전체구성을 나타내는 시스템블록도.
제 16도는 종래의 액정패널의 일예를 나타내는 모식평면도.
제 17도는 종래의 액정패널의 다른 예를 나타내는 평면도.
제 18도는 종래의 액정패널의 또다른 예를 나타내는 평면도.
제 19도는 종래의 액정패널의 또다른 예를 나타내는 평면도.
제 20도는 종래의 액정패널의 또다른 예를 나타내는 평면도.
* 도면의 주요분분에 대한 부호설명
1. 수직-주사회로 2. 수평-주사회로
3. 변환레지스터 4. 게이트수단
5. 스위칭수단 11. 풀-라인 액정패널
12. RGB드라이버 13. 디코더
14. 타이밍발생기

Claims (10)

  1. 행렬배치된 화소와, 수직-주사회로와, 수평-주사회로를 포함하는 디스플레이 장치에 있어서,
    상기 수직-주사회로는 선택펄스를 순차적으로 출력하여 1 수직-주사기간에 화소를 라인별로 순차적으로 주사하며,
    상기 수평-주사회로는 1수평-주사기간에 순차주사로 선택된 화소라인에 영상신호를 전송 및 기입하며,
    상기 수직-주사회로는 순차적으로 출력된 상기 선택펄스의 스위칭을 제어하여 상기 영상신호의 규격에 따라서 1수평-주사기간에 선택될 화소라인수를 조정하기 위한 스위칭수단을 포함하며,
    상기 수직-주사회로는 수직-주사 클락신호에 따라 수직-주사 개시신호를 순차적으로 전송하며 일차 선택펄스를 순차적으로 발생하는 다단의 시프트 레지스터(multiple-stage shift register)와, 상기 시프트 레지스터내의 인접한 단(stage)으로부터 나오는 한 쌍의 일차 선택펄스에 대해서 게이트 처리를 적용함으로써 이차 선택펄스를 생성하는 게이트 수단을 추가로 포함하며,
    상기 스위칭 수단은 상기 시프트 레지스터와 상기 게이트 수단 사이에 배치되며, 한 개의 화소라인이 한 개의 수평-주사 기간내에 선택될 때에 이차 선택펄스를 출력하기 위해서 상기 게이트 수단에 상기 한 쌍의 일차 선택펄스를 공급하며, 두 개의 화소라인이 한 개의 수평-주사기간내에 선택될 때에 상기 게이트 수단에상기 한 쌍의 일차 선택펄스중 한 개의 펄스를 공급하고 다른 펄스는 차단되어 최초의 일차 선택펄스가 출력되도록 하는 것을 특징으로 하는 디스플레이장치.
  2. 제 1항에 있어서,
    상기 스위칭수단은 비인터레이스 규격을 따르는 영상신호가 입력될 때는, 모든 수평-주사기간에 1화소라인을 선택함으로써 1수직-주사기간에 1프레임만큼 비인터레이스구동이 수행되도록 해주며, 인터레이스규격을 따르는 영상신호가 입력될 때에는, 모든 수평-주사기간에 동시에 2라인을 선택함으로써 1수직-주사기간에 1필드만큼 인터레이스구동이 수행되므로, 모든 필드에 걸쳐서 순차적으로 선택된 2화소라인을 1라인으로 변화시키는 것을 특징으로 하는 디스플레이장치.
  3. 제 1항에 있어서,
    상기 스위칭수단은 정규주사선수를 갖는 통상의 규격을 따르는 영상신호가 입력될 때는, 모든 수평-주사기간에 1화소라인을 항상 선택함으로써 통상의 구동을 가능하게 하며, 정규수보다 적은 주사선수를 갖는 특정규격을 따르는 영상신호가 입력될 때에는, 1수평-주사기간에 선택되는 1화소라인에 대한 구동과 1수평-주사기간에 선택되는 2화소라인에 대한 구동을 특정비율에서 조합시킴으로써 확장구동을 가능하게 하는 것을 특징으로 하는 디스플레이장치.
  4. 제 1항에 있어서,
    상기 수직-주사회로는 비인터레이스규격에 따르는 영상신호가 입력될 때에는, 1수평-주사기간에 1화소라인을 선택함으로써 1수직-주사기간에 1프레임만큼 비인터레이스구동이 수행되도록 해주며, 인터레이스규격에 따르는 영상신호가 입력될 때에는, 모든 수평-주사기간에 다른쪽은 선택하지 않고 2화소라인중 한쪽을 선택함으로써 1수직-주사기간에 1필드만큼 인터레이스구동이 수행되도록 해주며, 각 필드내에서 선택될 화소라인과 선택되자 않을 화소라인을 스위칭하는 수단을 포함하는 것을 특징으로 하는 디스플레이장치.
  5. 행렬배치된 화소와, 수직-주사회로와, 수평-주사회로를 포함하는 디스플레이 장치에 있어서,
    상기 수직-주사회로는 선택펄스를 순차적으로 출력하여 1 수직-주사기간에 화소를 라인별로 순차적으로 주사하며,
    상기 수평-주사회로는 1수평-주사기간에 순차주사로 선택된 화소라인에 영상신호를 전송 및 기입하며,
    상기 수직-주사회로는,
    (a) 수직-주사 클락신호에 따라 수직-주사 개시신호를 순차적으로 전송하며 일차 선택펄스를 순차적으로 발생하는 다단의 시프트 레지스터와,
    (b) 상기 시프트 레지스터내의 인접한 단(stage)으로부터 나오는 한 쌍의 일차 선택펄스에 대해서 게이트 처리를 적용함으로써 이차 선택펄스를 생성하는 게이트 수단과,
    (c) 상기 시프트 레지스터와 상기 게이트 수단 사이에 배치되며, 순차적으로 출력된 상기 선택펄스의 스위칭을 제어하여 상기 영상신호의 규격에 따라서 1수평-주사기간에 선택될 화소라인수를 조정하기 위한 스위칭수단을 포함하는 디스플레이장치.
  6. 제 5항에 있어서,
    상기 스위칭수단은 한 개의 화소라인이 한 개의 수평-주사 기간내에 선택될 때에 이차 선택펄스를 출력하기 위해서 상기 게이트 수단에 상기 한 쌍의 일차 선택펄스를 공급하는 것을 특징으로 하는 디스플레이 장치.
  7. 제 6항에 있어서,
    상기 스위칭 수단은 두 개의 화소라인이 한 개의 수평-주사기간내에 선택될 때에 상기 게이트 수단에 상기 한 쌍의 일차 선택펄스중 한 개의 펄스를 공급하고 다른 펄스는 차단되어 최초의 일차 선택펄스가 출력되도록 하는 것을 특징으로 하는 디스플레이장치.
  8. 제 5항에 있어서,
    상기 스위칭 수단은 비인터레이스 규격을 따르는 영상신호가 입력될 때는, 모든 수평-주사기간에 1화소라인을 선택함으로써 1수직-주사기간에 1프레임만큼 비인터레이스구동이 수행되도록 해주며, 인터레이스규격을 따르는 영상신호가 입력될때에는, 모든 수평-주사기간에 동시에 2라인을 선택함으로써 1수직-주사기간에 1필드만큼 인터레이스구동이 수행되므로, 모든 필드에 걸쳐서 순차적으로 선택된 2화소라인을 1라인으로 변화시키는 것을 특징으로 하는 디스플레이장치.
  9. 제 5항에 있어서,
    상기 스위칭수단은 정규주사선수를 갖는 통상의 규격을 따르는 영상신호가 입력될 때는, 모든 수평-주사기간에 1화소라인을 항상 선택함으로써 통상의 구동을 가능하게 하며, 정규수보다 적은 주사선수를 갖는 특정규격을 따르는 영상신호가 입력될 때에는, 1수평-주사기간에 선택되는 1화소라인에 대한 구동과 1수평-주사기간에 선택되는 2화소라인에 대한 구동을 특정비율에서 조합시킴으로써 확장구동을 가능하게 하는 것을 특징으로 하는 디스플레이장치.
  10. 제 5항에 있어서,
    상기 수직-주사회로는 비인터레이스규격에 따르는 영상신호가 입력될 때에는, 1수평-주사기간에 1화소라인을 선택함으로써 1수직-주사기간에 1프레임만큼 비인터레이스구동이 수행되도록 해주며, 인터레이스규격에 따르는 영상신호가 입력될 때에는, 모든 수평-주사기간에 다른쪽은 선택하지 않고 2화소라인중 한쪽을 선택함으로써 1수직-주사기간에 1필드만큼 인터레이스구동이 수행되도록 해주며, 각 필드내에서 선택될 화소라인과 선택되지 않을 화소라인을 스위칭하는 수단을 포함하는 것을 특징으로 하는 디스플레이장치.
KR1019960004766A 1995-02-28 1996-02-27 디스플레이장치 KR100414879B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7065189A JPH08234703A (ja) 1995-02-28 1995-02-28 表示装置
JP95-065189 1995-02-28

Publications (1)

Publication Number Publication Date
KR100414879B1 true KR100414879B1 (ko) 2004-06-16

Family

ID=13279737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004766A KR100414879B1 (ko) 1995-02-28 1996-02-27 디스플레이장치

Country Status (5)

Country Link
US (1) US5818413A (ko)
EP (1) EP0730258A1 (ko)
JP (1) JPH08234703A (ko)
KR (1) KR100414879B1 (ko)
TW (1) TW332282B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1708169A1 (en) * 1995-02-01 2006-10-04 Seiko Epson Corporation Driving circuit and active matrix substrate and liquid crystal display device including it
GB9706943D0 (en) * 1997-04-04 1997-05-21 Sharp Kk Active matrix device circuits
US7304632B2 (en) * 1997-05-13 2007-12-04 Oki Electric Industry Co., Ltd. Liquid-crystal display driving circuit and method
JPH1124030A (ja) * 1997-06-30 1999-01-29 Sony Corp 液晶駆動装置
US6272497B1 (en) * 1998-06-26 2001-08-07 Lsi Logic Corporation Vertical filter architecture using interleaved memory for storage of pixel data
TW522354B (en) 1998-08-31 2003-03-01 Semiconductor Energy Lab Display device and method of driving the same
JP3602343B2 (ja) 1998-09-02 2004-12-15 アルプス電気株式会社 表示装置
JP3602355B2 (ja) 1998-11-27 2004-12-15 アルプス電気株式会社 表示装置
JP2000258748A (ja) * 1999-03-10 2000-09-22 Nec Corp 液晶表示装置
US6879313B1 (en) * 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
JP3437489B2 (ja) * 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
KR100291770B1 (ko) * 1999-06-04 2001-05-15 권오경 액정표시장치
TW538400B (en) 1999-11-01 2003-06-21 Sharp Kk Shift register and image display device
JP2001154639A (ja) * 1999-11-25 2001-06-08 Nec Viewtechnology Ltd 液晶表示装置及びその駆動方法
US6876339B2 (en) * 1999-12-27 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP3475938B2 (ja) * 2000-05-26 2003-12-10 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
JP4356231B2 (ja) * 2000-11-21 2009-11-04 コニカミノルタホールディングス株式会社 走査回路及びそれを備えた撮像装置
US6724012B2 (en) 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
TW525139B (en) * 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
JP2002311901A (ja) * 2001-04-11 2002-10-25 Sanyo Electric Co Ltd 表示装置
JP4846133B2 (ja) * 2001-07-31 2011-12-28 東芝モバイルディスプレイ株式会社 駆動回路、電極基板及び液晶表示装置
JP2003323164A (ja) * 2002-05-08 2003-11-14 Hitachi Displays Ltd 液晶表示装置とその駆動方法
US7088329B2 (en) * 2002-08-14 2006-08-08 Elcos Microdisplay Technology, Inc. Pixel cell voltage control and simplified circuit for prior to frame display data loading
JP2004198927A (ja) * 2002-12-20 2004-07-15 Seiko Epson Corp 液晶駆動用ドライバ
US7443374B2 (en) * 2002-12-26 2008-10-28 Elcos Microdisplay Technology, Inc. Pixel cell design with enhanced voltage control
JP3789113B2 (ja) 2003-01-17 2006-06-21 キヤノン株式会社 画像表示装置
US7102610B2 (en) * 2003-04-21 2006-09-05 National Semiconductor Corporation Display system with frame buffer and power saving sequence
GB0323622D0 (en) * 2003-10-09 2003-11-12 Koninkl Philips Electronics Nv Electroluminescent display-devices
TWI239424B (en) * 2003-10-15 2005-09-11 Hannstar Display Corp Liquid crystal display panel and driving method therefor
JP2005234057A (ja) 2004-02-17 2005-09-02 Sharp Corp 画像表示装置
JP4560445B2 (ja) * 2004-06-30 2010-10-13 キヤノン株式会社 表示装置及び駆動方法
JP4714004B2 (ja) * 2004-11-26 2011-06-29 三星モバイルディスプレイ株式會社 順次走査及び飛び越し走査兼用の駆動回路
JP4594215B2 (ja) * 2004-11-26 2010-12-08 三星モバイルディスプレイ株式會社 順次走査及び飛び越し走査兼用の駆動回路
TWI287775B (en) * 2005-05-30 2007-10-01 Prime View Int Co Ltd Method for driving liquid crystal display panel
KR101388588B1 (ko) * 2007-03-14 2014-04-23 삼성디스플레이 주식회사 액정표시장치
TWI425485B (zh) * 2007-04-12 2014-02-01 Au Optronics Corp 顯示面板的驅動方法
JP5301201B2 (ja) * 2007-06-29 2013-09-25 株式会社ジャパンディスプレイウェスト 表示装置およびその駆動方法、並びに電子機器
US8976103B2 (en) 2007-06-29 2015-03-10 Japan Display West Inc. Display apparatus, driving method for display apparatus and electronic apparatus
US20100226438A1 (en) * 2009-02-04 2010-09-09 Droplet Technology, Inc. Video Processing Systems, Methods and Apparatus
JP2011118052A (ja) * 2009-12-01 2011-06-16 Sony Corp 表示装置及び駆動方法
TWI420460B (zh) 2011-05-02 2013-12-21 Au Optronics Corp 電泳顯示器及其驅動方法
US20140184484A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104217669B (zh) * 2014-08-28 2016-08-31 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
US11030942B2 (en) 2017-10-13 2021-06-08 Jasper Display Corporation Backplane adaptable to drive emissive pixel arrays of differing pitches
JP2019128468A (ja) * 2018-01-25 2019-08-01 セイコーエプソン株式会社 表示装置、および電子機器
US10951875B2 (en) 2018-07-03 2021-03-16 Raxium, Inc. Display processing circuitry
US11710445B2 (en) 2019-01-24 2023-07-25 Google Llc Backplane configurations and operations
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11238782B2 (en) 2019-06-28 2022-02-01 Jasper Display Corp. Backplane for an array of emissive elements
US11626062B2 (en) 2020-02-18 2023-04-11 Google Llc System and method for modulating an array of emissive elements
TWI738311B (zh) * 2020-04-29 2021-09-01 友達光電股份有限公司 顯示器驅動電路及驅動方法
US11538431B2 (en) 2020-06-29 2022-12-27 Google Llc Larger backplane suitable for high speed applications
EP4371104A1 (en) 2021-07-14 2024-05-22 Google LLC Backplane and method for pulse width modulation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416550A2 (en) * 1989-09-07 1991-03-13 Hitachi, Ltd. Image display apparatus using non-interlace scanning system
EP0607778A1 (en) * 1993-01-05 1994-07-27 Nec Corporation Apparatus for driving liquid crystal display panel for small size image

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275421A (en) * 1979-02-26 1981-06-23 The United States Of America As Represented By The Secretary Of The Navy LCD controller
US4701799A (en) * 1984-03-13 1987-10-20 Sharp Kabushiki Kaisha Image display panel drive
EP0291252A3 (en) * 1987-05-12 1989-08-02 Seiko Epson Corporation Method of video display and video display device therefor
JPH0218594A (ja) * 1988-07-07 1990-01-22 Canon Inc 表示制御装置
EP0362974B1 (en) * 1988-10-04 1995-01-11 Sharp Kabushiki Kaisha Driving circuit for a matrix type display device
US5097257A (en) * 1989-12-26 1992-03-17 Apple Computer, Inc. Apparatus for providing output filtering from a frame buffer storing both video and graphics signals
US5168270A (en) * 1990-05-16 1992-12-01 Nippon Telegraph And Telephone Corporation Liquid crystal display device capable of selecting display definition modes, and driving method therefor
EP0537428B1 (en) * 1991-08-02 1998-09-30 Canon Kabushiki Kaisha Display control apparatus
JP2799095B2 (ja) * 1991-12-02 1998-09-17 株式会社東芝 液晶表示器駆動装置
JP2671772B2 (ja) * 1993-09-06 1997-10-29 日本電気株式会社 液晶ディスプレイとその駆動方法
US5381182A (en) * 1993-09-28 1995-01-10 Honeywell Inc. Flat panel image reconstruction interface for producing a non-interlaced video signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416550A2 (en) * 1989-09-07 1991-03-13 Hitachi, Ltd. Image display apparatus using non-interlace scanning system
EP0607778A1 (en) * 1993-01-05 1994-07-27 Nec Corporation Apparatus for driving liquid crystal display panel for small size image

Also Published As

Publication number Publication date
US5818413A (en) 1998-10-06
TW332282B (en) 1998-05-21
JPH08234703A (ja) 1996-09-13
EP0730258A1 (en) 1996-09-04

Similar Documents

Publication Publication Date Title
KR100414879B1 (ko) 디스플레이장치
US6236388B1 (en) Image display system for displaying images of different resolutions
KR100318698B1 (ko) 액티브매트릭스표시장치
US7030843B2 (en) Liquid crystal display with multi-frame inverting function and an apparatus and a method for driving the same
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
US20090040242A1 (en) Display apparatus, display method, display monitor, and television receiver
JP5332485B2 (ja) 電気光学装置
US5920299A (en) Color display panel and apparatus
JP3167882B2 (ja) 液晶表示装置の駆動方法及び駆動装置
JPH11231844A (ja) 画像表示方法及びその装置
KR100310521B1 (ko) 액정표시장치의 구동방법 및 그 구동회로
KR100206563B1 (ko) 박막 트랜지스터 액정 표시 장치의 구동 방법
JP2664780B2 (ja) 液晶表示装置
JPH08234702A (ja) 表示装置
KR0147597B1 (ko) 와이드 텔레비젼 수상기용 액정패널 구동장치
JP3347629B2 (ja) カラー表示パネル及び装置
JP2524113B2 (ja) 液晶表示装置
EP0694899B1 (en) Display device adapted to display video signals from different video standards
JPH0916131A (ja) 液晶表示装置及び液晶表示素子の駆動方法
JPH03172085A (ja) 液晶表示装置
JP3064586B2 (ja) インターレース走査回路
JPH07261713A (ja) 表示装置
JP2657139B2 (ja) 液晶表示装置の駆動方法
JP3764285B2 (ja) 液晶表示装置の駆動方法およびその駆動回路
JPH05100641A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151218

Year of fee payment: 13

EXPY Expiration of term