JP4356231B2

JP4356231B2 - 走査回路及びそれを備えた撮像装置

Info

Publication number: JP4356231B2
Application number: JP2000353920A
Authority: JP
Inventors: 兼一角本; 義雄萩原
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2000-11-21
Filing date: 2000-11-21
Publication date: 2009-11-04
Anticipated expiration: 2020-11-21
Also published as: US7053943B2; JP2002158933A; US20020093497A1

Description

【０００１】
【発明の属する技術分野】
本発明は、撮像装置や画像表示装置に使用される走査回路に関するもので、特に、高速動作に適した走査回路に関する。
【０００２】
【従来の技術】
図８のブロック回路図に、従来より撮像装置や画像表示装置に使用されている走査回路の内部構成を示す。図８に示す走査回路は、２つのスイッチと２つのインバータで構成されるとともにパルスを転送する転送段をｎ段備える。即ち、ｋ（ｋは、１≦ｋ≦ｎの自然数）段目の転送段ｔａｋは、一端に転送段ｔａｋ−１からの出力が入力されるスイッチｓkaと、スイッチｓkaの他端に入力側が接続されたインバータｉkaと、インバータｉkaの出力側に一端が接続されたスイッチｓkbと、スイッチｓkbの他端に入力側が接続されたインバータｉkbと、から構成される（図８には、３段目までを図示している）。そして、インバータｉnbからの出力が転送段ｔａｋの出力outkとなる。この出力outkは、例えば、撮像装置内の固体撮像素子に図８の走査回路が設けられるとき、固体撮像素子を走査するための信号として出力される。
【０００３】
図８の走査回路は、転送段各段に設けられたスイッチを交互に動作させるためのクロックＸａ，Ｘｂが、交互に与えられる。このとき、ｋ段目の転送段ｔａｋにおいて、クロックＸａがハイレベルのとき、スイッチｓkaがＯＮとなり、又、クロックＸｂがハイレベルのとき、スイッチｓkbがＯＮとなる。
【０００４】
よって、転送段ｔａｋ−１の出力outk-1がハイレベルのパルス信号として出力されているとき、クロックＸａが与えられてスイッチｓkaがＯＮされると、スイッチｓkaを介して、インバータｉkaにハイレベルの信号が入力され、インバータｉkaよりローレベルの信号が出力される。次に、スイッチｓkaがＯＦＦとなり、クロックＸｂが与えられてスイッチｓkbがＯＮとされると、スイッチｓkbを介して、インバータｉkbにローレベルの信号が入力され、インバータｉkbよりハイレベルの信号が転送段ｔａｋの出力outkとして出力される。このとき、転送段ｔａｋ−１の出力outk-1はローレベルとなる。
【０００５】
その後、再び、クロックＸａが与えられてスイッチｓkaがＯＮされると、スイッチｓkaを介して、インバータｉkaにローレベルの信号が入力され、インバータｉkaよりハイレベルの信号が出力される。次に、クロックＸｂが与えられてスイッチｓkbがＯＮとされると、スイッチｓkbを介して、インバータｉkbにハイレベルの信号が入力され、インバータｉkbよりローレベルの信号が転送段ｔａｋの出力outkとして出力される。
【０００６】
即ち、図８に示す転送段ｔａ１〜ｔａｎは、１段目の転送段ｔａ１が図９のようなクロックＸｂがローレベルの間にハイレベルとなるスタートパルスを与えられる場合において、ハイレベルのスタートパルスが与えられる間にクロックＸａが与えられると、スイッチｓ1a〜ｓnaがＯＮとなる。このとき、インバータｉ1aの出力がローレベルとなるとともに、インバータｉ2a〜ｉnaの出力がハイレベルとなる。
【０００７】
そして、スタートパルスをローレベルとするとともにクロックＸｂが与えられると、スイッチｓ1b〜ｓnbがＯＮとなる。このとき、インバータｉ1bの出力がハイレベルとなるとともに、インバータｉ2b〜ｉnbの出力がローレベルとなる。よって、図９のように、転送段ｔａ１の出力out1がハイレベルとなるとともに、転送段ｔａ２〜ｔａｎの出力out2〜outnがローレベルとなる。
【０００８】
その後、再び、クロックＸａが与えられたとき、スイッチｓ1a〜ｓnaがＯＮとなり、インバータｉ2aの出力がローレベルとなるとともに、インバータｉ1a，ｉ3a〜ｉnaの出力がハイレベルとなる。そして、クロックＸｂが与えられると、スイッチｓ1b〜ｓnbがＯＮとなり、インバータｉ2bの出力がハイレベルとなるとともに、インバータｉ1b，ｉ3b〜ｉnbの出力がローレベルとなる。よって、図９のように、転送段ｔａ２の出力out2がハイレベルとなるとともに、転送段ｔａ１，ｔａ３〜ｔａｎの出力out1，out3〜outnがローレベルとなる。
【０００９】
よって、ハイレベルのクロックＸａ，Ｘｂが交互に与えられることによって、図９のように、ｎ段の転送段ｔａ１〜ｔａｎの出力out1〜outnより、out1，out2，out3，…の順に、走査用の信号であるハイレベルのパルス信号として出力される。この出力outkの出力波形の幅（パルス幅）は、クロックＸａ，Ｘｂの１周期の長さと等しくなる。
【００１０】
【発明が解決しようとする課題】
このようにして走査用の信号を出力する従来の走査回路は、クロックＸａ，Ｘｂが交互に且つ互いに重ならないように与えられるため、１クロックのパルス幅が、出力outkのパルス幅の１／２未満の長さとする必要がある。一方、外部より入力されるクロックＸａ，Ｘｂの周波数には上限がある。従って、走査回路からの出力outkのパルス幅の長さは、限界となるクロックＸａ，Ｘｂのクロック周波数に応じた長さまでしか短くできない。よって、このような走査回路を有する撮像装置や画像表示装置の駆動回路の駆動速度が走査回路によって制限されてしまい、十分な高速駆動化が行えないという問題があった。
【００１１】
このような問題を鑑みて、本発明は、従来と同一のクロック周波数のクロックを与えられた場合に、従来よりも速い駆動速度で動作させるのに適した走査回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の走査回路は、第１クロック及び第２クロックが異なるタイミングで入力されるとともに、第１クロックが入力された後に第２クロックが入力されたときに入力側に与えられる信号を出力側に出力するように転送動作を行うｘ（ｘは２以上の整数）段の第１転送段と、第１クロック及び第２クロックが異なるタイミングで入力されるとともに、第２クロックが入力された後に第１クロックが入力されたときに入力側に与えられる信号を出力側に出力するように転送動作を行うｙ（ｙは、ｘ−１又はｘ）段の第２転送段と、ａ（ａは、１≦ａ≦ｙの自然数）段目の第１転送段の出力とａ段目の第２転送段の出力との論理積によって生成される信号を２ａ−１段目の走査用パルス信号として出力するとともに、ｂ（ｂは、１≦ｂ≦ｘ−１の自然数）＋１段目の第１転送段の出力とｂ段目の第２転送段の出力との論理積によって生成される信号を２ｂ段目の走査用パルス信号として出力する出力回路と、を有し、前記出力回路よりｘ＋ｙ−１段の走査用パルス信号を１段毎に順次出力することを特徴とする。
【００２１】
このような走査回路において、１段目の第１及び第２転送段にハイレベルのスタートパルスが与えられたときに、第１クロック及び第２クロックを順次入力すると、１段目の第１転送段よりハイレベルの信号が出力される。そして、第１クロックを再び入力すると、１段目の第２転送段よりハイレベルの信号が出力される。このとき、出力回路を第１転送段の出力と第２転送段の出力との論理積を演算する複数の論理ゲートで構成すると、１段目の第１及び第２転送段からのハイレベルの信号が入力される論理ゲートより１段目の走査用パルス信号が出力される。
【００２２】
そして、第２クロックを再び入力すると、２段目の第１転送段よりハイレベルの信号が出力される。このとき、１段目の第２転送段からの入レベルの信号と２段目の第１転送段からのハイレベルの信号が入力される論理ゲートより２段目の走査用パルス信号が出力される。このように、第１及び第２転送段に対して、第１及び第２クロックを交互に入力することによって、３段目、４段目、…、ｎ段目の走査用パルスが順に出力回路より出力される。
【００２３】
又、請求項２に記載の走査回路は、請求項１に記載の走査回路において、前記第１転送段が、前段の第１転送段の出力が一端に与えられるとともに、前記第１クロックでＯＮとなる第１スイッチと、該第１スイッチの他端に入力側が接続される第１インバータと、該第１インバータに出力側に一端が接続されるとともに、前記第２クロックでＯＮとなる第２スイッチと、該第２スイッチの他端に入力側が接続されるとともに、出力側が後段の第１転送段の第１スイッチに接続される第２インバータと、を備え、前記第２転送段が、前段の第２転送段の出力が一端に与えられるとともに、前記第２クロックでＯＮとなる第３スイッチと、該第３スイッチの他端に入力側が接続される第３インバータと、該第３インバータに出力側に一端が接続されるとともに、前記第１クロックでＯＮとなる第４スイッチと、該第４スイッチの他端に入力側が接続されるとともに、出力側が後段の第２転送段の第３スイッチに接続される第４インバータと、を備えることを特徴とする。
【００２４】
請求項３に記載の撮像装置は、請求項１又は請求項２に記載の走査回路を有することを特徴とする。
【００２５】
このような撮像装置において、請求項４に記載するように、前記走査回路を水平走査回路とすることで、高速駆動の必要な水平走査回路を低い周波数のクロックで十分に動作させることができる。
【００２６】
【発明の実施の形態】
本発明の実施の形態について、以下に説明する。
【００２７】
＜第１の実施形態＞
本発明の第１の実施形態について、図面を参照して説明する。図１は、本実施形態の走査回路の内部構成を示すブロック回路図である。図２は、本実施形態の走査回路の動作を示すタイミングチャートである。
【００２８】
図１の走査回路は、入力側にスタートパルスが入力されるバッファｂ０と、直列に接続されるｎ（ｎは２以上の整数）段の転送段Ｔ１〜Ｔｎと、転送段Ｔ１〜Ｔｎそれぞれに入力される信号と出力される信号が入力されるｎ個のＡＮＤ回路Ａ１〜Ａｎとで構成される（図１には、６段目までを図示している）。そして、転送段Ｔ１〜Ｔｎそれぞれは、１つのスイッチと１つのバッファで構成される。即ち、ｋ（ｋは、１≦ｋ≦ｎの自然数）段目の転送段Ｔｋは、一端に転送段Ｔｋ−１からの出力が入力されるスイッチｓkx（ｘは、ａ，ｂ何れかを表す）と、スイッチｓkxの他端に入力側が接続されたバッファｂｋとから構成される。スイッチｓkxの一端及びバッファｂｋの出力側が、ＡＮＤ回路Ａｋの入力側に接続される。このＡＮＤ回路Ａｋの出力outkが走査用の信号となる。
【００２９】
この走査回路は、転送段Ｔ１〜Ｔｎのうち、奇数段の転送段に設けられたスイッチと偶数段の転送段に設けられたスイッチとを交互に動作させるためのクロックＸａ，Ｘｂが、交互に与えられる。よって、クロックＸａがハイレベルのとき、転送段Ｔ１，Ｔ３，Ｔ５，…のスイッチｓ1a，ｓ3a，ｓ5a，…がそれぞれＯＮとなり、又、クロックＸｂがハイレベルのとき、転送段Ｔ２，Ｔ４，Ｔ６，…のスイッチｓ2b，ｓ4b，ｓ6b，…がそれぞれＯＮとなる。
【００３０】
このように構成される走査回路に、図２のようなクロックＸｂがローレベルの間にハイレベルとなるスタートパルスが、バッファｂ０を介して、１段目の転送段Ｔ１に与えられる。そして、スタートパルスがハイレベルの間にクロックＸａが与えられると、奇数段の転送段Ｔ１，Ｔ３，Ｔ５，…のスイッチｓ1a，ｓ3a，ｓ5a，…がそれぞれＯＮとなる。よって、バッファｂ０を介してスタートパルスが与えられる転送段Ｔ１のバッファｂ１にのみハイレベルの信号が入力された状態であるので、転送段Ｔ１のスイッチｓ1a及びバッファｂ１を介して、ハイレベルの信号が出力される。
【００３１】
このとき、転送段Ｔ１に入力される信号がハイレベルであるとともに転送段Ｔ１から出力される信号がハイレベルとなり、ＡＮＤ回路Ａ１への２入力がハイレベルとなるため、ＡＮＤ回路Ａ１からの出力out1がハイレベルとなる。そして、スイッチｓ1a，ｓ3a，ｓ5a，…がそれぞれＯＦＦとなった後、スタートパルスがローレベルになるとともに、クロックＸｂが与えられると、ＡＮＤ回路Ａ１への一方の入力がローレベルとなるため、出力out1がローレベルとなる。
【００３２】
又、このとき、偶数段の転送段Ｔ２，Ｔ４，Ｔ６，…のスイッチｓ2b，ｓ4b，ｓ6b，…がそれぞれＯＮとなる。よって、今、転送段Ｔ１に接続された転送段Ｔ２のバッファｂ２にのみハイレベルの信号が与えられた状態であるので、転送段Ｔ２のスイッチｓ2b及びバッファｂ２を介して、ハイレベルの信号が出力される。このとき、転送段Ｔ２に入力される信号がハイレベルであるとともに転送段Ｔ２から出力される信号がハイレベルとなり、ＡＮＤ回路Ａ２への２入力がハイレベルとなるため、ＡＮＤ回路Ａ２からの出力out2がハイレベルとなる。
【００３３】
そして、スイッチｓ2b，ｓ4b，ｓ6b，…がＯＦＦとなった後、再び、クロックＸａが与えられると、奇数段の転送段Ｔ１，Ｔ３，Ｔ５，…のスイッチｓ1a，ｓ3a，ｓ5a，…がそれぞれＯＮとなるため、転送段Ｔ２よりハイレベルの信号が入力される転送段Ｔ３以外の奇数段の転送段には、ローレベルの信号が入力されることになる。このとき、転送段Ｔ１にもローレベルの信号が入力されるため、転送段Ｔ１のスイッチｓ1a及びバッファｂ１を介して出力されるローレベルの信号がＡＮＤ回路Ａ２へ入力されるため、出力out1がローレベルとなる。
【００３４】
又、転送段Ｔ３が、スタートパルスが与えられるとともにクロックＸａが与えられたときの転送段Ｔ１と同様の動作を行う。よって、転送段Ｔ３に入力される信号がハイレベルであるとともに転送段Ｔ３から出力される信号がハイレベルとなり、ＡＮＤ回路Ａ３からの出力out3がハイレベルとなる。
【００３５】
そして、スイッチｓ1a，ｓ3a，ｓ5a，…がＯＦＦとなった後、再び、クロックＸｂが与えられると、転送段Ｔ２が、クロックＸａが与えられて出力out3が出力されるときの転送段Ｔ１と同様の動作を行うので、転送段Ｔ２より出力される信号がローレベルとなる。又、転送段Ｔ４が、クロックＸｂが与えられて出力out2が出力されるときの転送段Ｔ２と同様の動作を行うので、転送段Ｔ４に入力される信号がハイレベルであるとともに転送段Ｔ４から出力される信号がハイレベルとなり、ＡＮＤ回路Ａ４からの出力out4がハイレベルとなる。
【００３６】
このように、クロックＸａ，Ｘｂを交互に与えて、奇数段の転送段Ｔ１，Ｔ３，Ｔ５，…及び偶数段の転送段Ｔ２，Ｔ４，Ｔ６，…を交互に駆動させることによって、ＡＮＤ回路Ａ１〜Ａｎより、出力out1〜outnを、out1，out2，out3，…，outnの順に、走査用のパルス信号として出力させることができる。
【００３７】
このようにすることで、外部からの走査回路に入力するクロックＸａ，Ｘｂのパルス幅を、出力outkのパルス幅の等倍未満の長さとすることができ、従来と比べて、２倍の長さとすることができる。よって、従来よりも低い周波数のクロックで、走査回路から高速走査用のパルス信号を出力させることができる。
【００３８】
＜第２の実施形態＞
本発明の第２の実施形態について、図面を参照して説明する。図３は、本実施形態の走査回路の内部構成を示すブロック回路図である。図４は、本実施形態の走査回路の動作を示すタイミングチャートである。尚、図３の走査回路において、図１の走査回路と同一の部分については、同一の符号を付して、その詳細な説明は省略する。
【００３９】
図３の走査回路は、直列に接続されるｎ（ｎは２以上の整数）段の転送段Ｔ１〜Ｔｎと、転送段Ｔ１〜Ｔｎそれぞれから出力される信号が入力されるｎ個のＡＮＤ回路ａ１〜ａｎとで構成される。転送段Ｔｋは、第１の実施形態（図１）と同様、スイッチｓkxとバッファｂｋとで構成される（図３には、６段目までを図示している）。尚、本実施形態では、第１の実施形態と異なり、第１段目の転送段Ｔ１に直接スタートパルスが入力される。
【００４０】
この走査回路は、転送段Ｔ１〜Ｔｎのうち、奇数段の転送段に設けられたスイッチと偶数段の転送段に設けられたスイッチとを交互に動作させるためのクロックＸａ，Ｘｂが、交互に与えられる。又、ＡＮＤ回路ａ１〜ａｎのうち、奇数段の転送段より出力される信号が一方の入力として与えられるＡＮＤ回路の他方の入力にゲートパルスＧｂが与えられ、又、偶数段の転送段より出力される信号が一方の入力として与えられるＡＮＤ回路の他方の入力にゲートパルスＧａが与えられる。このゲートパルスＧａ，Ｇｂは、互いに逆位相で与えられるとともに、そのパルス幅を出力outkのパルス幅とほぼ同一の長さとする。
【００４１】
このように構成される走査回路に、図４のようなクロックＸｂがローレベルの間にハイレベルとなるスタートパルスが１段目の転送段Ｔ１に与えられる。そして、スタートパルスがハイレベルの間にクロックＸａが与えられるとともにゲートパルスＧａが与えられる。このとき、クロックＸａによって、奇数段の転送段Ｔ１，Ｔ３，Ｔ５，…のスイッチｓ1a，ｓ3a，ｓ5a，…がそれぞれＯＮとなる。よって、スタートパルスが与えられる転送段Ｔ１のバッファｂ１にのみハイレベルの信号が入力された状態であるので、転送段Ｔ１のスイッチｓ1a及びバッファｂ１を介して、ハイレベルの信号が出力される。
【００４２】
又、ハイレベルのゲートパルスＧａがＡＮＤ回路ａ２，ａ４，ａ６，…に与えられるため、偶数段の転送段Ｔ２，Ｔ４，Ｔ６，…からの出力が、ＡＮＤ回路ａ２，ａ４，ａ６，…の出力out2，out4，out6，…として現れる。しかし、スタートパルスが与えられる転送段Ｔ１からのみハイレベルとなる信号が出力されるため、ＡＮＤ回路ａ２，ａ４，ａ６，…の出力out2，out4，out6，…は、ローレベルである。
【００４３】
又、ＡＮＤ回路ａ１，ａ３，ａ５，…に入力されるゲートパルスＧｂがローレベルであるため、ＡＮＤ回路ａ１，ａ３，ａ５，…の出力out1，out3，out5，…は、ローレベルである。転送段Ｔ１から出力されるハイレベルの信号は、スタートパルスがローレベルとなった後に次のクロックＸａが与えられるまで保持される。
【００４４】
そして、スタートパルス及びゲートパルスＧａがローレベルとなるとともに、クロックＸｂ及びゲートパルスＧｂが与えられると、ゲートパルスＧａが入力されるＡＮＤ回路ａ２，ａ４，ａ６，…の出力out2，out4，out6，…が、ローレベルとなる。このとき、クロックＸｂによって、偶数段の転送段Ｔ２，Ｔ４，Ｔ６，…のスイッチｓ2b，ｓ4b，ｓ6b，…がそれぞれＯＮとなる。よって、転送段Ｔ１からハイレベルの信号が与えられる転送段Ｔ２のバッファｂ２にのみハイレベルの信号が入力された状態であるので、転送段Ｔ２のスイッチｓ2b及びバッファｂ２を介して、ハイレベルの信号が出力される。
【００４５】
又、ハイレベルのゲートパルスＧｂがＡＮＤ回路ａ１，ａ３，ａ５，…に与えられるため、奇数段の転送段Ｔ１，Ｔ３，Ｔ５，…からの出力が、ＡＮＤ回路ａ１，ａ３，ａ５，…の出力out1，out3，out5，…として現れる。よって、転送段Ｔ１においてハイレベルの信号が保持されているため、ＡＮＤ回路ａ１の出力out1のみがハイレベルとなる。このゲートパルスＧｂがハイレベルである間、ＡＮＤ回路ａ１の出力out1はハイレベルとなる。又、転送段Ｔ２から出力されるハイレベルの信号は、次のクロックＸｂが与えられるまで保持される。
【００４６】
そして、ゲートパルスＧｂがローレベルとなるとともに、再び、クロックＸａ及びゲートパルスＧａが与えられると、ゲートパルスＧｂが入力されるＡＮＤ回路ａ１，ａ３，ａ５，…の出力out1，out3，out5，…が、ローレベルとなる。このとき、クロックＸａによって、Ｔ１，Ｔ３，Ｔ５，…のスイッチｓ1a，ｓ3a，ｓ5a，…がそれぞれＯＮとなるため、転送段Ｔ２よりハイレベルの信号が入力される転送段Ｔ３からのみハイレベルの信号が出力される。又、転送段Ｔ２においてハイレベルの信号が保持されているため、転送段Ｔ２からのハイレベルの信号とハイレベルのゲートパルスＧａが入力されるＡＮＤゲートａ２からの出力out2のみがハイレベルとなる。
【００４７】
このように、クロックＸａ，Ｘｂを交互に与えて、奇数段の転送段Ｔ１，Ｔ３，Ｔ５，…及び偶数段の転送段Ｔ２，Ｔ４，Ｔ６，…を交互に駆動させるとともに、ゲートパルスＧｂ，Ｇａを交互に与えて、ＡＮＤ回路ａ１，ａ３，ａ５，…及びＡＮＤ回路ａ２，ａ４，ａ６，…を交互に駆動させることによって、ＡＮＤ回路ａ１〜ａｎより、出力out1〜outnを、out1，out2，out3，…，outnの順に、走査用のパルス信号として出力させることができる。
【００４８】
このようにすることで、外部からの走査回路に入力するクロックＸａ，Ｘｂのパルス幅を、出力outkのパルス幅の等倍未満の長さとすることができ、従来と比べて、２倍の長さとすることができる。よって、従来よりも低い周波数のクロックで、走査回路から高速走査用のパルス信号を出力させることができる。又、出力outkのパルス幅がゲートパルスＧａ，Ｇｂのパルス幅によって決定される。よって、ゲートパルスのパルス幅を調整することによって走査用のパルス信号のパルス幅を設定することができる。
【００４９】
＜第３の実施形態＞
本発明の第３の実施形態について、図面を参照して説明する。図５は、本実施形態の走査回路の内部構成を示すブロック回路図である。図６は、本実施形態の走査回路の動作を示すタイミングチャートである。尚、図５の走査回路において、図８の走査回路と同一の部分については、同一の符号を付して、その詳細な説明は省略する。
【００５０】
図５の走査回路は、直列に接続されるｍ（ｍは２以上の整数）段の転送段ｔａ１〜ｔａｍと、直列に接続されるｍ段の転送段ｔｂ１〜ｔｂｍと、転送段ｔａ１〜ｔａｍそれぞれから出力される信号と転送段ｔｂ１〜ｔｂｍそれぞれから出力される信号とが入力される２ｍ−１個のＡＮＤ回路α１〜α２ｍ−１とで構成される（図５では、それぞれ３段目までを図示している）。転送段ｔａｋ（ｋは、１≦ｋ≦ｍの自然数）は、従来（図８）と同様、スイッチｓka，ｓkbとインバータｉka，ｉkbとで構成される。
【００５１】
又、転送段ｔｂｋは、一端に転送段ｔｂｋ−１からの出力が入力されるスイッチｓkbと、スイッチｓkbの他端に入力側が接続されたインバータｉkbと、インバータｉkbの出力側に一端が接続されたスイッチｓkaと、スイッチｓkaの他端に入力側が接続されたインバータｉkaと、から構成される。尚、本実施形態では、第１段目の転送段ｔａ１，ｔｂ１に直接スタートパルスが入力される。
【００５２】
このように転送段ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍが構成されるとき、転送段ｔａｋ及び転送段ｔｂｋから出力される信号がＡＮＤ回路α２ｋ−１に入力され、又、転送段ｔａｋ＋１及び転送段ｔｂｋから出力される信号がＡＮＤ回路α２ｋに入力される。そして、転送段ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍそれぞれに設けられたスイッチｓ1a〜ｓma，ｓ1b〜ｓmbを交互に動作させるためのクロックＸａ，Ｘｂが、交互に与えられる。
【００５３】
このとき、転送段ｔａｋ，ｔｂｋにおいて、クロックＸａがハイレベルのとき、スイッチｓkaがＯＮとなり、又、クロックＸｂがハイレベルのとき、スイッチｓkbがＯＮとなる。そして、ＡＮＤ回路α１〜α２ｍ−１の出力out1〜out2m-1が走査用の信号となる。又、転送段ｔａｋの出力が転送段ｔａｋ内に備えられたインバータｉkbの出力であり、転送段ｔｂｋの出力が転送段ｔｂｋ内に備えられたインバータｉkaの出力である。
【００５４】
このように構成される走査回路に、図６のように、クロックＸｂが発生してから２度目のクロックＸａが発生するまでの間にハイレベルとなるスタートパルスが、１段目の転送段ｔａ１，ｔｂ１それぞれに与えられる。そして、スタートパルスがハイレベルの間に、まず、クロックＸａが与えられる。このとき、転送段ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍのスイッチｓ1a〜ｓmaがそれぞれＯＮとなる。よって、転送段ｔａ１において、スイッチｓ1aを介して、ハイレベルのスタートパルスがインバータｉ1aに与えられ、インバータｉ1aよりローレベルの信号が出力される。
【００５５】
そして、次に、クロックＸｂが与えられる。このとき、転送段ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍのスイッチｓ1b〜ｓmbがそれぞれＯＮとなる。よって、転送段ｔｂ１において、スイッチｓ1bを介して、ハイレベルのスタートパルスがインバータｉ1bに与えられ、インバータｉ1bよりローレベルの信号が出力されるとともに、転送段ｔａ１において、スイッチｓ1bを介して、インバータｉ1aから出力されるローレベルの信号がインバータｉ1bに与えられ、インバータｉ1bよりハイレベルの信号が出力される。
【００５６】
スタートパルスがローレベルとされた後、再び、クロックＸａが与えられると、転送段ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍのスイッチｓ1a〜ｓmaがそれぞれＯＮとなる。よって、転送段ｔｂ１において、スイッチｓ1aを介して、インバータｉ1bから出力されるローレベルの信号がインバータｉ1aに与えられ、インバータｉ1aよりハイレベルの信号が出力されるとともに、転送段ｔａ２において、スイッチｓ2aを介して、転送段ｔａ１から出力されるハイレベルの信号がインバータｉ2aに与えられ、インバータｉ2aよりローレベルの信号が出力される。
【００５７】
このとき、転送段ｔａ１において、ローレベルの信号が入力されるので、スイッチｓ1aを介して、入力されるローレベルの信号がインバータｉ1aに与えられ、インバータｉ1aよりハイレベルの信号が出力され、又、スイッチｓ1bがＯＦＦであるので、インバータｉ1bから出力されるハイレベルの信号が保持される。よって、転送段ｔａ１，ｔｂ１のそれぞれから出力されるハイレベルの信号がＡＮＤ回路α１に入力されるため、ＡＮＤ回路α１の出力out1がハイレベルとなる。
【００５８】
そして、再び、クロックＸｂが与えられると、転送段ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍのスイッチｓ1b〜ｓmbがそれぞれＯＮとなる。よって、転送段ｔａ２において、スイッチｓ2bを介して、インバータｉ2aから出力されるローレベルの信号がインバータｉ2bに与えられ、インバータｉ2bよりハイレベルの信号が出力されるとともに、転送段ｔｂ２において、スイッチｓ2bを介して、転送段ｔｂ１から出力されるハイレベルの信号がインバータｉ2bに与えられ、インバータｉ2bよりローレベルの信号が出力される。
【００５９】
このとき、転送段ｔａ１において、インバータｉ1aより、スイッチｓ1bを介して、ハイレベルの信号がインバータｉ1bに与えられ、インバータｉ1bより出力される信号がローレベルになる。又、転送段ｔｂ１において、ローレベルの信号が入力されるので、スイッチｓ1bを介して、入力されるローレベルの信号がインバータｉ1bに与えられ、インバータｉ1bよりハイレベルの信号が出力されるとともに、スイッチｓ1aがＯＦＦであるので、インバータｉ1aから出力されるハイレベルの信号が保持される。
【００６０】
よって、転送段ｔａ１，ｔｂ１，ｔａ２のそれぞれから出力される信号が、ローレベル、ハイレベル、ハイレベルとなるため、ＡＮＤ回路α１の出力out1がローレベルとなるとともに、ＡＮＤ回路α２の出力out2がハイレベルとなる。
【００６１】
このように、クロックＸｂが与えられる毎に、転送段ｔａ１〜ｔａｍより、ｔａ１，ｔａ２，…，ｔａｍの順にハイレベルのパルス信号が出力され、又、クロックＸａが与えられる毎に、転送段ｔｂ１〜ｔｂｍより、ｔｂ１，ｔｂ２，…，ｔｂｍの順にハイレベルのパルス信号が出力される。よって、クロックＸａ，Ｘｂが交互に与えられる毎に、ＡＮＤ回路α１〜α２ｍ−１より、出力out1〜out2m-1を、out1，out2，out3，…，out2m-1の順に、走査用のパルス信号として出力させることができる。
【００６２】
このようにすることで、外部からの走査回路に入力するクロックＸａ，Ｘｂのパルス幅を、出力outkのパルス幅の等倍未満の長さとすることができ、従来と比べて、２倍の長さとすることができる。よって、従来よりも低い周波数のクロックで、走査回路から高速走査用のパルス信号を出力させることができる。尚、本実施形態では、転送段ｔａｍと転送段ｔｂｍとを同数としたが、これに限らず、転送段ｔｂｍを一つ少なくしても良い。この場合は、出力が一つ減り、ＡＮＤ回路の数は、２（ｍ−１）個となる。
【００６３】
＜本発明の走査回路を適用した撮像装置＞
第１〜第３のいずれかの実施形態の走査回路を適用した撮像装置について、図７を参照して説明する。図７は、第１〜第３のいずれかの実施形態の撮像装置の内部構成を示すブロック図である。
【００６４】
図７の撮像装置は、マトリクス状に配された複数の画素を有する固体撮像素子１と、固体撮像素子１内の画素を行毎に選択するための垂直走査回路２と、固体撮像素子１内の画素を列毎に選択するための水平走査回路３と、固体撮像素子１内の各画素からの出力を増幅して出力する出力回路４と、を有する。
【００６５】
このような構成の撮像装置は、垂直走査回路２が、垂直走査期間毎に固体撮像素子１内の１行分の画素を切り換えるように、固体撮像装置１内の画素を１行毎にバイアスして駆動させる。そして、１垂直走査期間内に、水平走査回路３が、出力回路４内において固体撮像素子１の画素１列分毎に対して設けられた出力用スイッチを、順次駆動させることによって、垂直走査回路２で駆動させた１行分の画素の出力を、出力回路４で順次増幅して画素毎に出力する。即ち、固体撮像素子１内において、ｘ個の画素で１行が構成されるとき、垂直走査回路２より１パルスが出力される間、水平走査回路３よりｘパルスが出力される。
【００６６】
このように、垂直走査回路２に比べて、水平走査回路３の方が、高速駆動させる必要がある。よって、水平走査回路３に、第１〜第３の実施形態における走査回路を用いることによって、外部から入力されるクロックの周波数が低い場合でも、水平走査回路３を高速駆動させることができる。
【００６７】
【発明の効果】
このようにすることで、外部からの走査回路に入力するクロックのパルス幅を、走査用パルス信号のパルス幅の等倍未満の長さとすることができ、従来と比べて、約２倍の長さとすることができる。よって、従来よりも低い周波数のクロックで、走査回路から走査用パルス信号を出力させることができる。そのため、高速駆動に適した走査回路となる。又、第１及び第２パルスのパルス幅を調整することによって走査用パルス信号のパルス幅を設定することができ、走査用パルス信号に確実性を持たすことができる。
【図面の簡単な説明】
【図１】第１の実施形態の走査回路の内部構成を示すブロック回路図。
【図２】第１の実施形態の走査回路の動作を示すタイミングチャート。
【図３】第２の実施形態の走査回路の内部構成を示すブロック回路図。
【図４】第２の実施形態の走査回路の動作を示すタイミングチャート。
【図５】第３の実施形態の走査回路の内部構成を示すブロック回路図。
【図６】第３の実施形態の走査回路の動作を示すタイミングチャート。
【図７】本発明の走査回路を有する撮像装置の内部構成を示すブロック図。
【図８】従来の走査回路の内部構成を示すブロック回路図。
【図９】従来の走査回路の動作を示すタイミングチャート。
【符号の説明】
１固体撮像素子
２垂直走査回路
３水平走査回路
４出力回路
Ｔ１〜Ｔｎ転送段
ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍ転送段
Ａ１〜ＡｎＡＮＤ回路
ａ１〜ａｎＡＮＤ回路
α１〜αｎＡＮＤ回路

Claims

第１クロック及び第２クロックが異なるタイミングで入力されるとともに、第１クロックが入力された後に第２クロックが入力されたときに入力側に与えられる信号を出力側に出力するように転送動作を行うｘ（ｘは２以上の整数）段の第１転送段と、
第１クロック及び第２クロックが異なるタイミングで入力されるとともに、第２クロックが入力された後に第１クロックが入力されたときに入力側に与えられる信号を出力側に出力するように転送動作を行うｙ（ｙは、ｘ−１又はｘ）段の第２転送段と、
ａ（ａは、１≦ａ≦ｙの自然数）段目の第１転送段の出力とａ段目の第２転送段の出力との論理積によって生成される信号を２ａ−１段目の走査用パルス信号として出力するとともに、ｂ（ｂは、１≦ｂ≦ｘ−１の自然数）＋１段目の第１転送段の出力とｂ段目の第２転送段の出力との論理積によって生成される信号を２ｂ段目の走査用パルス信号として出力する出力回路と、
を有し、
前記出力回路よりｘ＋ｙ−１段の走査用パルス信号を１段毎に順次出力することを特徴とする走査回路。
前記第１転送段が、
前段の第１転送段の出力が一端に与えられるとともに、前記第１クロックでＯＮとなる第１スイッチと、
該第１スイッチの他端に入力側が接続される第１インバータと、
該第１インバータに出力側に一端が接続されるとともに、前記第２クロックでＯＮとなる第２スイッチと、
該第２スイッチの他端に入力側が接続されるとともに、出力側が後段の第１転送段の第１スイッチに接続される第２インバータと、
を備え、
前記第２転送段が、
前段の第２転送段の出力が一端に与えられるとともに、前記第２クロックでＯＮとなる第３スイッチと、
該第３スイッチの他端に入力側が接続される第３インバータと、
該第３インバータに出力側に一端が接続されるとともに、前記第１クロックでＯＮとなる第４スイッチと、
該第４スイッチの他端に入力側が接続されるとともに、出力側が後段の第２転送段の第３スイッチに接続される第４インバータと、
を備えることを特徴とする請求項１に記載の走査回路。
請求項１又は請求項２に記載の走査回路を有することを特徴とする撮像装置。
前記走査回路を水平走査回路とすることを特徴とする請求項３に記載の撮像装置。