JP2020532033A - シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置 - Google Patents
シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置 Download PDFInfo
- Publication number
- JP2020532033A JP2020532033A JP2018562604A JP2018562604A JP2020532033A JP 2020532033 A JP2020532033 A JP 2020532033A JP 2018562604 A JP2018562604 A JP 2018562604A JP 2018562604 A JP2018562604 A JP 2018562604A JP 2020532033 A JP2020532033 A JP 2020532033A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- inverter
- node
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000005540 biological transmission Effects 0.000 claims description 304
- 230000003111 delayed effect Effects 0.000 claims description 6
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 22
- 101000854879 Homo sapiens V-type proton ATPase 116 kDa subunit a 2 Proteins 0.000 description 22
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 22
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 22
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 206010024796 Logorrhoea Diseases 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本発明は、シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置を提供する。シフトレジスターは第１制御モジュール、走査制御モジュール及び第１出力モジュールを備える。
Description
本願発明は、出願日が２０１７年８月２１日で、出願番号がＣＮ２０１７１０７１８８８５．２であって、発明名称が「シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置」である特許出願の優先権を要求する。
本発明は、表示技術分野に関し、特に、シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置に関する。
薄膜トランジスタディスプレイにおいて、通常、ゲート駆動回路を介して画素領域のそれぞれの薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）のゲートにゲート駆動信号を提供する。ゲート駆動回路は、アレイ技術を利用して液晶ディスプレイのアレイ基板に形成され、即ち、アレイ基板行駆動（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ ,ＧＯＡ）技術のような集積技術は、コストを低減できるだけではなく、液晶パネル（Ｐａｎｅｌ）の両辺が対称する美観的な設計に達することもできる。同時に、ゲート集積回路（ＩＣ、Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のボンディング（Ｂｏｎｄｉｎｇ）領域及び散開（Ｆａｎ-ｏｕｔ）の配線空間をも省略できるので狭額縁設計にも達することができる。また、このような集積技術は、ゲート走査ライン方向のＢｏｎｄｉｎｇ技術をさらに省略できるので、生産率及び歩留まりを向上することができる。
現在、従来のゲート駆動回路は複数のシフトレジスターがカスケード接続されて形成される。それぞれのシフトレジスターは、主に、クロック信号及び前の級シフトレジスターからの走査トリガ信号に対する制御によって、表示パネルにおける対応するゲート走査ラインにゲート駆動信号を入力する。しかし、表示技術の発展につれて、表示パネルの画素に対する要求もますます向上され、これによって、表示パネルのゲート走査ラインにゲート駆動信号を発送するゲート駆動回路におけるシフトレジスターの数量もますます多くなってしまう。
ところが、従来のゲート駆動回路において、通常、スリーステートケード（Ｔｈｒｅｅ ｓｔａｔｅ ｇａｔｅ）や、ＮＯＲケード及びＮＡＮＤケードなどが数多く利用されて構成が複雑になるので、ゲート駆動回路の回路構成及び作動過程が煩雑になり、生産コストが高くなるとともに、ゲート駆動回路の消費電量も高くなる。
よって、いかにしてゲート駆動回路の構成を簡素化するか、生産コストを低減するか、ゲート駆動回路の作動過程を簡単にして有効にさせるかが、当業者が解決しなければならない技術的問題になっている。
本発明は、シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置を提供する。
本発明の第１態様によればシフトレジスターが提供される。前記シフトレジスターは、
第１信号入力端、第２信号入力端、第１クロック信号端、第１電圧信号端及び第１ノードにそれぞれ接続され、前記第１入力信号端及び前記第２信号入力端に入力するパルス信号の少なくとも一方がオンパルス信号であるとき、前記第１クロック信号端が出力する第１クロック信号を前記第１ノードに提供し、前記第１入力信号端及び第２信号入力端に入力するパルス信号がそれぞれオフパルス信号であるとき、前記第１電圧信号端が出力する第１電圧信号を前記第１ノードに提供する、第１制御モジュールと、
第１信号入力端、第２信号入力端及び第２ノードにそれぞれ接続され、順方向走査するとき、前記第１信号入力端の信号を前記第２ノードに提供し、逆方向走査するとき第２信号入力端の信号を前記第２ノードに提供する、走査制御モジュールと、
前記第１ノード、前記第２ノード及び第１出力端にそれぞれ接続され、前記第１ノード電位の制御のもとで前記第２ノード電位を前記第１出力端に出力する、第１出力制御モジュールと、を備える。
第１信号入力端、第２信号入力端、第１クロック信号端、第１電圧信号端及び第１ノードにそれぞれ接続され、前記第１入力信号端及び前記第２信号入力端に入力するパルス信号の少なくとも一方がオンパルス信号であるとき、前記第１クロック信号端が出力する第１クロック信号を前記第１ノードに提供し、前記第１入力信号端及び第２信号入力端に入力するパルス信号がそれぞれオフパルス信号であるとき、前記第１電圧信号端が出力する第１電圧信号を前記第１ノードに提供する、第１制御モジュールと、
第１信号入力端、第２信号入力端及び第２ノードにそれぞれ接続され、順方向走査するとき、前記第１信号入力端の信号を前記第２ノードに提供し、逆方向走査するとき第２信号入力端の信号を前記第２ノードに提供する、走査制御モジュールと、
前記第１ノード、前記第２ノード及び第１出力端にそれぞれ接続され、前記第１ノード電位の制御のもとで前記第２ノード電位を前記第１出力端に出力する、第１出力制御モジュールと、を備える。
一可能な実施形態は、本発明の実施例に係るシフトレジスターにおいて、
前記第１出力端、第２クロック信号端、第３ノード及び第２電圧信号端にそれぞれ接続され、前記第１出力端の電位の制御のもとで前記第２クロック信号端が出力する第２クロック信号、又は前記第２電圧信号端が出力する第２電圧信号を前記第３ノードに提供する、第２制御モジュールと、
前記第３ノード、リセット信号端、Ｎ個第３クロック信号端及びＮ個第２出力端にそれぞれ接続され、前記第３ノード電位の制御のもとで前記リセット信号端が出力するリセット信号を前記Ｎ個第２出力端に提供し、又は、前記第３ノード電位の制御のもとで第ｎ個前記第３クロック信号端が出力するクロック信号を第ｎ個前記第２出力端に提供し、ただし、Ｎは１又は１より大きい正整数であり、第ｎ個前記第２出力端は前記Ｎ個第２出力端に属する、第２出力制御モジュールと、
をさらに備え、
前記第１クロック信号と前記第２クロック信号は位相が逆であり、それぞれの前記第３クロック信号端が発送したクロック信号のクロック周期が前記第１クロック信号のクロック周期の１/２に等しく、前記第３クロック信号端が発送するクロック信号のデューティ比が１/Ｎであり、前記第１クロック信号がハイレベルパルス信号を出力し始めるとき、前記第１乃至第Ｎ個第３クロック信号端が出力するクロック信号の位相は順次２π/Ｎが遅延する。
前記第１出力端、第２クロック信号端、第３ノード及び第２電圧信号端にそれぞれ接続され、前記第１出力端の電位の制御のもとで前記第２クロック信号端が出力する第２クロック信号、又は前記第２電圧信号端が出力する第２電圧信号を前記第３ノードに提供する、第２制御モジュールと、
前記第３ノード、リセット信号端、Ｎ個第３クロック信号端及びＮ個第２出力端にそれぞれ接続され、前記第３ノード電位の制御のもとで前記リセット信号端が出力するリセット信号を前記Ｎ個第２出力端に提供し、又は、前記第３ノード電位の制御のもとで第ｎ個前記第３クロック信号端が出力するクロック信号を第ｎ個前記第２出力端に提供し、ただし、Ｎは１又は１より大きい正整数であり、第ｎ個前記第２出力端は前記Ｎ個第２出力端に属する、第２出力制御モジュールと、
をさらに備え、
前記第１クロック信号と前記第２クロック信号は位相が逆であり、それぞれの前記第３クロック信号端が発送したクロック信号のクロック周期が前記第１クロック信号のクロック周期の１/２に等しく、前記第３クロック信号端が発送するクロック信号のデューティ比が１/Ｎであり、前記第１クロック信号がハイレベルパルス信号を出力し始めるとき、前記第１乃至第Ｎ個第３クロック信号端が出力するクロック信号の位相は順次２π/Ｎが遅延する。
一可能な実施形態は、本発明の実施例に係るシフトレジスターおいて、前記第１制御モジュールは、
入力端が前記第１信号入力端及び前記第２信号入力端にそれぞれ接続され、出力端が第１インバータの入力端、第１伝送ゲートの反転制御端及び第１スイッチングトランジスタのゲート電極にそれぞれ接続される、ＮＯＲゲートと、
入力端が前記ＮＯＲゲートの出力端に接続され、出力端が第１伝送ゲートの非反転制御端に接続される、第１インバータと、
入力端が前記第１クロック信号端に接続され、出力端が前記第１ノードに接続され、非反転制御端が前記第１インバータの出力端に接続され、反転制御端が前記ＮＯＲゲートの出力端に接続される、第１伝送ゲートと、
ゲート電極が前記ＮＯＲゲートの出力端に接続され、ソース電極が前記第１電圧信号端に接続され、ドレイン電極が前記第１ノードに接続される、Ｎ型トランジスタである、第１スイッチングトランジスタと、を備える。
入力端が前記第１信号入力端及び前記第２信号入力端にそれぞれ接続され、出力端が第１インバータの入力端、第１伝送ゲートの反転制御端及び第１スイッチングトランジスタのゲート電極にそれぞれ接続される、ＮＯＲゲートと、
入力端が前記ＮＯＲゲートの出力端に接続され、出力端が第１伝送ゲートの非反転制御端に接続される、第１インバータと、
入力端が前記第１クロック信号端に接続され、出力端が前記第１ノードに接続され、非反転制御端が前記第１インバータの出力端に接続され、反転制御端が前記ＮＯＲゲートの出力端に接続される、第１伝送ゲートと、
ゲート電極が前記ＮＯＲゲートの出力端に接続され、ソース電極が前記第１電圧信号端に接続され、ドレイン電極が前記第１ノードに接続される、Ｎ型トランジスタである、第１スイッチングトランジスタと、を備える。
一可能な実施形態は、本発明の実施例に係るシフトレジスターおいて、前記走査制御モジュールは、
反転制御端が第３電圧信号端に接続され、非反転制御端が第４電圧信号端に接続され、入力端が前記第１信号入力端に接続され、出力端が前記第２ノードに接続される、第２伝送ゲートと、
反転制御端が前記第４電圧信号端に接続され、非反転制御端が前記第３電圧信号端に接続され、入力端が前記第２信号入力端に接続され、出力端が前記第２ノードに接続される、第３伝送ゲートと、を備える。
反転制御端が第３電圧信号端に接続され、非反転制御端が第４電圧信号端に接続され、入力端が前記第１信号入力端に接続され、出力端が前記第２ノードに接続される、第２伝送ゲートと、
反転制御端が前記第４電圧信号端に接続され、非反転制御端が前記第３電圧信号端に接続され、入力端が前記第２信号入力端に接続され、出力端が前記第２ノードに接続される、第３伝送ゲートと、を備える。
一可能な実施形態は、本発明の実施例に係るシフトレジスターおいて、前記第１出力制御モジュールは、
ゲート電極が前記第１ノードに接続され、ソース電極が前記第２ノードに接続される、第２スイッチングトランジスタと、
入力端が前記第１ノードに接続される、第２インバータと、
ゲート電極が前記第２インバータの出力端に接続され、ドレイン電極が前記第２スイッチングトランジスタのドレイン電極に接続される、第３スイッチングトランジスタと、を備え、
前記第２スイッチングトランジスタ及び前記第３スイッチングトランジスタがＮ型トランジスタである。
ゲート電極が前記第１ノードに接続され、ソース電極が前記第２ノードに接続される、第２スイッチングトランジスタと、
入力端が前記第１ノードに接続される、第２インバータと、
ゲート電極が前記第２インバータの出力端に接続され、ドレイン電極が前記第２スイッチングトランジスタのドレイン電極に接続される、第３スイッチングトランジスタと、を備え、
前記第２スイッチングトランジスタ及び前記第３スイッチングトランジスタがＮ型トランジスタである。
一可能な実施形態は、本発明の実施例に係るシフトレジスターおいて、前記第１出力制御モジュールは、
入力端が前記第２スイッチングトランジスタのドレイン電極及び前記第３スイッチングトランジスタのドレイン電極にそれぞれ接続される、第３インバータと、
出力端が前記第３スイッチングトランジスタのソース電極に接続される、第４インバータと、
入力端が前記第３インバータの出力端及び前記第４インバータの入力端に接続され、出力端が前記第１出力端にそれぞれ接続される、第５インバータと、をさらに備える。
入力端が前記第２スイッチングトランジスタのドレイン電極及び前記第３スイッチングトランジスタのドレイン電極にそれぞれ接続される、第３インバータと、
出力端が前記第３スイッチングトランジスタのソース電極に接続される、第４インバータと、
入力端が前記第３インバータの出力端及び前記第４インバータの入力端に接続され、出力端が前記第１出力端にそれぞれ接続される、第５インバータと、をさらに備える。
一可能な実施形態は、本発明の実施例に係るシフトレジスターおいて、
ゲート電極がリセット信号端に接続され、ソース電極が第５電圧信号端に接続され、ドレイン電極が前記第５インバータの入力端、第３インバータの出力端及び第４インバータの出力端にそれぞれ接続される、第４スイッチングトランジスタをさらに備え、
前記第４スイッチングトランジスタがＮ型トランジスタである。
ゲート電極がリセット信号端に接続され、ソース電極が第５電圧信号端に接続され、ドレイン電極が前記第５インバータの入力端、第３インバータの出力端及び第４インバータの出力端にそれぞれ接続される、第４スイッチングトランジスタをさらに備え、
前記第４スイッチングトランジスタがＮ型トランジスタである。
一可能な実施形態は、本発明の実施例に係るシフトレジスターおいて、前記第２制御モジュールは、
入力端が前記第２クロック信号端に接続され、出力端が前記第３ノードに接続され、非反転制御端が前記第１出力端に接続され、反転制御端が前記第６インバータの出力端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第４伝送ゲートと、
入力端が前記第１出力端に接続され、出力端が前記第４伝送ゲートの反転制御端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第６インバータと、
ゲート電極が前記第６インバータの出力端及び前記第４伝送ゲートの反転制御端に接続され、ソース電極が前記第３ノードにそれぞれ接続され、ドレイン電極が第２電圧信号端に接続される、第５スイッチングトランジスタと、を備え、
前記第５スイッチングトランジスタがＮ型トランジスタである。
入力端が前記第２クロック信号端に接続され、出力端が前記第３ノードに接続され、非反転制御端が前記第１出力端に接続され、反転制御端が前記第６インバータの出力端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第４伝送ゲートと、
入力端が前記第１出力端に接続され、出力端が前記第４伝送ゲートの反転制御端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第６インバータと、
ゲート電極が前記第６インバータの出力端及び前記第４伝送ゲートの反転制御端に接続され、ソース電極が前記第３ノードにそれぞれ接続され、ドレイン電極が第２電圧信号端に接続される、第５スイッチングトランジスタと、を備え、
前記第５スイッチングトランジスタがＮ型トランジスタである。
一可能な実施形態は、本発明の実施例に係るシフトレジスターおいて、前記第２出力制御モジュールは、
入力端が前記第３ノードに接続され、出力端がＮ個出力制御サーブモジュールの一端及び第８インバータの入力端にそれぞれ接続される、第７インバータと、
入力端がＮ個前記出力制御サーブモジュールの一端及び前記第７インバータの出力端にそれぞれ接続され、出力端がＮ個前記出力制御サーブモジュールの他端にそれぞれ接続される、第８インバータと、
それぞれは、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、前記リセット信号端が出力するリセット信号をそれぞれの前記出力制御サーブモジュールに対応するＮ個前記第２出力端に提供し、又は、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、第ｎ個前記第３クロック信号端が発送するクロック信号をそれぞれの第ｎ個前記第２出力端に提供する、Ｎ個出力制御サーブモジュールと、を備える。
入力端が前記第３ノードに接続され、出力端がＮ個出力制御サーブモジュールの一端及び第８インバータの入力端にそれぞれ接続される、第７インバータと、
入力端がＮ個前記出力制御サーブモジュールの一端及び前記第７インバータの出力端にそれぞれ接続され、出力端がＮ個前記出力制御サーブモジュールの他端にそれぞれ接続される、第８インバータと、
それぞれは、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、前記リセット信号端が出力するリセット信号をそれぞれの前記出力制御サーブモジュールに対応するＮ個前記第２出力端に提供し、又は、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、第ｎ個前記第３クロック信号端が発送するクロック信号をそれぞれの第ｎ個前記第２出力端に提供する、Ｎ個出力制御サーブモジュールと、を備える。
一可能な実施形態は、本発明の実施例に係るシフトレジスターおいて、前記出力制御サーブモジュールは、
入力端が前記リセット信号端に接続され、非反転制御端が前記第７インバータの出力端に接続され、反転制御端が前記第８インバータの出力端に接続される、第５伝送ゲートと、
入力端がＮ個前記第３クロック信号端の中の一方に接続され、反転制御端が前記第７インバータの出力端に接続され、非反転制御端が前記第８インバータの出力端に接続される、第６伝送ゲートと、を備える。
入力端が前記リセット信号端に接続され、非反転制御端が前記第７インバータの出力端に接続され、反転制御端が前記第８インバータの出力端に接続される、第５伝送ゲートと、
入力端がＮ個前記第３クロック信号端の中の一方に接続され、反転制御端が前記第７インバータの出力端に接続され、非反転制御端が前記第８インバータの出力端に接続される、第６伝送ゲートと、を備える。
一可能な実施形態は、本発明の実施例に係るシフトレジスターおいて、前記出力制御サーブモジュールは、
入力端が前記第５伝送ゲートの出力端及び前記第６伝送ゲートの出力端にそれぞれ接続され、出力端が第１０インバータの入力端に接続される、第９インバータと、
入力端が前記第９インバータの出力端に接続され、出力端が前記第２出力端に接続される、第１０インバータと、さらに備える。
入力端が前記第５伝送ゲートの出力端及び前記第６伝送ゲートの出力端にそれぞれ接続され、出力端が第１０インバータの入力端に接続される、第９インバータと、
入力端が前記第９インバータの出力端に接続され、出力端が前記第２出力端に接続される、第１０インバータと、さらに備える。
一可能な実施形態は、本発明の実施例に係るシフトレジスターおいて、前記Ｎが４である。
本発明の第２態様によればシフトレジスターが提供される。前記シフトレジスターは、
第１信号入力端、第２信号入力端、第１クロック信号端、第１電圧信号端及び第１ノードにそれぞれ接続され、前記第１入力信号端及び前記第２信号入力端に入力するパルス信号の少なくとも一方がオンパルス信号であるとき、前記第１クロック信号端が出力する第１クロック信号を前記第１ノードに提供し、前記第１入力信号端及び第２信号入力端に入力するパルス信号がそれぞれオフパルス信号であるとき、前記第１電圧信号端が出力する第１電圧信号を前記第１ノードに提供する、第１制御モジュールと、
第１信号入力端、第２信号入力端及び第２ノードにそれぞれ接続され、順方向走査するとき、前記第１信号入力端の信号を前記第２ノードに提供し、逆方向走査するとき第２信号入力端の信号を前記第２ノードに提供する、走査制御モジュールと、
前記第１ノード、前記第２ノード及び第１出力端にそれぞれ接続され、前記第１ノード電位の制御のもとで前記第２ノード電位を前記第１出力端に出力する、第１出力制御モジュールと、
ゲート電極がリセット信号端に接続され、ソース電極が第５電圧信号端に接続され、ドレイン電極が第５インバータの入力端、第３インバータの出力端及び第４インバータの出力端にそれぞれ接続される、第４スイッチングトランジスタと、
前記第１出力端、第２クロック信号端、第３ノード及び第２電圧信号端にそれぞれ接続され、前記第１出力端の電位の制御のもとで前記第２クロック信号端が出力する第２クロック信号、又は前記第２電圧信号端が出力する第２電圧信号を前記第３ノードに提供する、第２制御モジュールと、
前記第３ノード、リセット信号端、Ｎ個第３クロック信号端及びＮ個第２出力端にそれぞれ接続され、前記第３ノード電位の制御のもとで前記リセット信号端が出力するリセット信号を前記Ｎ個第２出力端に提供し、又は、前記第３ノード電位の制御のもとで第ｎ個前記第３クロック信号端が出力するクロック信号を第ｎ個前記第２出力端に提供し、ただし、Ｎは１又は１より大きい正整数であり、第ｎ個前記第２出力端は前記Ｎ個第２出力端に属する、第２出力制御モジュールと、
を備え、
前記第１クロック信号と前記第２クロック信号は位相が逆であり、それぞれの前記第３クロック信号端が発送したクロック信号のクロック周期が前記第１クロック信号のクロック周期の１/２に等しく、前記第３クロック信号端が発送するクロック信号のデューティ比が１/Ｎであり、前記第１クロック信号がハイレベルパルス信号を出力し始めるとき、前記第１乃至第Ｎ個第３クロック信号端が出力するクロック信号の位相は順次２π/Ｎが遅延し、
前記第１制御モジュールは、
入力端が前記第１信号入力端及び前記第２信号入力端にそれぞれ接続され、出力端が第１インバータの入力端、第１伝送ゲートの反転制御端及び第１スイッチングトランジスタのゲート電極にそれぞれ接続される、ＮＯＲゲートと、
入力端が前記ＮＯＲゲートの出力端に接続され、出力端が第１伝送ゲートの非反転制御端に接続される、第１インバータと、
入力端が前記第１クロック信号端に接続され、出力端が前記第１ノードに接続され、非反転制御端が前記第１インバータの出力端に接続され、反転制御端が前記ＮＯＲゲートの出力端に接続される、第１伝送ゲートと、
ゲート電極が前記ＮＯＲゲートの出力端に接続され、ソース電極が前記第１電圧信号端に接続され、ドレイン電極が前記第１ノードに接続される、第１スイッチングトランジスタと、
を備え、
前記走査制御モジュールは、
前記反転制御端が第３電圧信号端に接続され、非反転制御端が前記第４電圧信号端に接続され、入力端が前記第１信号入力端に接続され、出力端が前記第２ノードに接続される、第２伝送ゲートと、
反転制御端が前記第４電圧信号端に接続され、非反転制御端が前記第３電圧信号端に接続され、入力端が前記第２信号入力端に接続され、出力端が前記第２ノードに接続される、第３伝送ゲートと、
を備え、
前記第１出力制御モジュールは、
ゲート電極が前記第１ノードに接続され、ソース電極が前記第２ノードに接続される、第２スイッチングトランジスタと、
入力端が前記第１ノードに接続される、第２インバータと、
ゲート電極が前記第２インバータの出力端に接続され、ドレイン電極が前記第２スイッチングトランジスタのドレイン電極に接続される、第３スイッチングトランジスタと、
入力端が前記第２スイッチングトランジスタのドレイン電極及び前記第３スイッチングトランジスタのドレイン電極にそれぞれ接続される、第３インバータと、
出力端が前記第３スイッチングトランジスタのソース電極に接続される、第４インバータと、
入力端が前記第３インバータの出力端及び前記第４インバータの入力端に接続され、出力端が 前記第１出力端にそれぞれ接続される、第５インバータと、
を備え、
前記第２制御モジュールは、
入力端が前記第２クロック信号端に接続され、出力端が前記第３ノードに接続され、非反転制御端が前記第１出力端に接続され、反転制御端が前記第６インバータの出力端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第４伝送ゲートと、
入力端が前記第１出力端に接続され、出力端が前記第４伝送ゲートの反転制御端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第６インバータと、
ゲート電極が前記第６インバータの出力端及び前記第４伝送ゲートの反転制御端に接続され、ソース電極が前記第３ノードに接続され、ドレイン電極が第２電圧信号端に接続される、第５スイッチングトランジスタと、
を備え、
前記第２出力制御モジュールは、
入力端が前記第３ノードに接続され、出力端がＮ個出力制御サーブモジュールの一端及び第８インバータの入力端にそれぞれ接続される、第７インバータと、
入力端がＮ個前記出力制御サーブモジュールの一端及び前記第７インバータの出力端にそれぞれ接続され、出力端がＮ個前記出力制御サーブモジュールの他端にそれぞれ接続される、第８インバータと、
それぞれは、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、前記リセット信号端が出力するリセット信号をそれぞれの前記出力制御サーブモジュールに対応するＮ個前記第２出力端に提供し、又は、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、第ｎ個前記第３クロック信号端が発送するクロック信号をそれぞれの第ｎ個前記第２出力端に提供する、Ｎ個出力制御サーブモジュールと、
を備え、
前記出力制御サーブモジュールは、
入力端が前記リセット信号端に接続され、非反転制御端が前記第７インバータの出力端に接続され、反転制御端が前記第８インバータの出力端に接続される、第５伝送ゲートと、
入力端がＮ個前記第３クロック信号端に接続され、反転制御端が前記第７インバータの出力端に接続され、非反転制御端が前記第８インバータの出力端に接続される、第６伝送ゲートと、
入力端が前記第５伝送ゲートの出力端及び前記第６伝送ゲートの出力端にそれぞれ接続され、出力端が第１０インバータの入力端に接続される、第９インバータと、
入力端が前記第９インバータの出力端に接続され、出力端が前記第２出力端に接続される、第１０インバータと、
を備え、
前記第１スイッチングトランジスタ、第２スイッチングトランジスタ及び前記第３スイッチングトランジスタ、前記第４スイッチングトランジスタ及び前記第５スイッチングトランジスタがＮ型トランジスタである。
第１信号入力端、第２信号入力端、第１クロック信号端、第１電圧信号端及び第１ノードにそれぞれ接続され、前記第１入力信号端及び前記第２信号入力端に入力するパルス信号の少なくとも一方がオンパルス信号であるとき、前記第１クロック信号端が出力する第１クロック信号を前記第１ノードに提供し、前記第１入力信号端及び第２信号入力端に入力するパルス信号がそれぞれオフパルス信号であるとき、前記第１電圧信号端が出力する第１電圧信号を前記第１ノードに提供する、第１制御モジュールと、
第１信号入力端、第２信号入力端及び第２ノードにそれぞれ接続され、順方向走査するとき、前記第１信号入力端の信号を前記第２ノードに提供し、逆方向走査するとき第２信号入力端の信号を前記第２ノードに提供する、走査制御モジュールと、
前記第１ノード、前記第２ノード及び第１出力端にそれぞれ接続され、前記第１ノード電位の制御のもとで前記第２ノード電位を前記第１出力端に出力する、第１出力制御モジュールと、
ゲート電極がリセット信号端に接続され、ソース電極が第５電圧信号端に接続され、ドレイン電極が第５インバータの入力端、第３インバータの出力端及び第４インバータの出力端にそれぞれ接続される、第４スイッチングトランジスタと、
前記第１出力端、第２クロック信号端、第３ノード及び第２電圧信号端にそれぞれ接続され、前記第１出力端の電位の制御のもとで前記第２クロック信号端が出力する第２クロック信号、又は前記第２電圧信号端が出力する第２電圧信号を前記第３ノードに提供する、第２制御モジュールと、
前記第３ノード、リセット信号端、Ｎ個第３クロック信号端及びＮ個第２出力端にそれぞれ接続され、前記第３ノード電位の制御のもとで前記リセット信号端が出力するリセット信号を前記Ｎ個第２出力端に提供し、又は、前記第３ノード電位の制御のもとで第ｎ個前記第３クロック信号端が出力するクロック信号を第ｎ個前記第２出力端に提供し、ただし、Ｎは１又は１より大きい正整数であり、第ｎ個前記第２出力端は前記Ｎ個第２出力端に属する、第２出力制御モジュールと、
を備え、
前記第１クロック信号と前記第２クロック信号は位相が逆であり、それぞれの前記第３クロック信号端が発送したクロック信号のクロック周期が前記第１クロック信号のクロック周期の１/２に等しく、前記第３クロック信号端が発送するクロック信号のデューティ比が１/Ｎであり、前記第１クロック信号がハイレベルパルス信号を出力し始めるとき、前記第１乃至第Ｎ個第３クロック信号端が出力するクロック信号の位相は順次２π/Ｎが遅延し、
前記第１制御モジュールは、
入力端が前記第１信号入力端及び前記第２信号入力端にそれぞれ接続され、出力端が第１インバータの入力端、第１伝送ゲートの反転制御端及び第１スイッチングトランジスタのゲート電極にそれぞれ接続される、ＮＯＲゲートと、
入力端が前記ＮＯＲゲートの出力端に接続され、出力端が第１伝送ゲートの非反転制御端に接続される、第１インバータと、
入力端が前記第１クロック信号端に接続され、出力端が前記第１ノードに接続され、非反転制御端が前記第１インバータの出力端に接続され、反転制御端が前記ＮＯＲゲートの出力端に接続される、第１伝送ゲートと、
ゲート電極が前記ＮＯＲゲートの出力端に接続され、ソース電極が前記第１電圧信号端に接続され、ドレイン電極が前記第１ノードに接続される、第１スイッチングトランジスタと、
を備え、
前記走査制御モジュールは、
前記反転制御端が第３電圧信号端に接続され、非反転制御端が前記第４電圧信号端に接続され、入力端が前記第１信号入力端に接続され、出力端が前記第２ノードに接続される、第２伝送ゲートと、
反転制御端が前記第４電圧信号端に接続され、非反転制御端が前記第３電圧信号端に接続され、入力端が前記第２信号入力端に接続され、出力端が前記第２ノードに接続される、第３伝送ゲートと、
を備え、
前記第１出力制御モジュールは、
ゲート電極が前記第１ノードに接続され、ソース電極が前記第２ノードに接続される、第２スイッチングトランジスタと、
入力端が前記第１ノードに接続される、第２インバータと、
ゲート電極が前記第２インバータの出力端に接続され、ドレイン電極が前記第２スイッチングトランジスタのドレイン電極に接続される、第３スイッチングトランジスタと、
入力端が前記第２スイッチングトランジスタのドレイン電極及び前記第３スイッチングトランジスタのドレイン電極にそれぞれ接続される、第３インバータと、
出力端が前記第３スイッチングトランジスタのソース電極に接続される、第４インバータと、
入力端が前記第３インバータの出力端及び前記第４インバータの入力端に接続され、出力端が 前記第１出力端にそれぞれ接続される、第５インバータと、
を備え、
前記第２制御モジュールは、
入力端が前記第２クロック信号端に接続され、出力端が前記第３ノードに接続され、非反転制御端が前記第１出力端に接続され、反転制御端が前記第６インバータの出力端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第４伝送ゲートと、
入力端が前記第１出力端に接続され、出力端が前記第４伝送ゲートの反転制御端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第６インバータと、
ゲート電極が前記第６インバータの出力端及び前記第４伝送ゲートの反転制御端に接続され、ソース電極が前記第３ノードに接続され、ドレイン電極が第２電圧信号端に接続される、第５スイッチングトランジスタと、
を備え、
前記第２出力制御モジュールは、
入力端が前記第３ノードに接続され、出力端がＮ個出力制御サーブモジュールの一端及び第８インバータの入力端にそれぞれ接続される、第７インバータと、
入力端がＮ個前記出力制御サーブモジュールの一端及び前記第７インバータの出力端にそれぞれ接続され、出力端がＮ個前記出力制御サーブモジュールの他端にそれぞれ接続される、第８インバータと、
それぞれは、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、前記リセット信号端が出力するリセット信号をそれぞれの前記出力制御サーブモジュールに対応するＮ個前記第２出力端に提供し、又は、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、第ｎ個前記第３クロック信号端が発送するクロック信号をそれぞれの第ｎ個前記第２出力端に提供する、Ｎ個出力制御サーブモジュールと、
を備え、
前記出力制御サーブモジュールは、
入力端が前記リセット信号端に接続され、非反転制御端が前記第７インバータの出力端に接続され、反転制御端が前記第８インバータの出力端に接続される、第５伝送ゲートと、
入力端がＮ個前記第３クロック信号端に接続され、反転制御端が前記第７インバータの出力端に接続され、非反転制御端が前記第８インバータの出力端に接続される、第６伝送ゲートと、
入力端が前記第５伝送ゲートの出力端及び前記第６伝送ゲートの出力端にそれぞれ接続され、出力端が第１０インバータの入力端に接続される、第９インバータと、
入力端が前記第９インバータの出力端に接続され、出力端が前記第２出力端に接続される、第１０インバータと、
を備え、
前記第１スイッチングトランジスタ、第２スイッチングトランジスタ及び前記第３スイッチングトランジスタ、前記第４スイッチングトランジスタ及び前記第５スイッチングトランジスタがＮ型トランジスタである。
本発明の第３態様によればゲート駆動回路が提供される。前記ゲート駆動回路は、カスケード接続された複数の請求項１-１２のいずれか１項に記載のシフトレジスター、又は、カスケード接続された複数の請求項１３に記載されたシフトレジスター回路を備えるゲート駆動回路であって、
第１級シフトレジスターの以外に、他の各級シフトレジスターの第１信号入力端がそのカスケード接続された前級シフトレジスターの第１出力端に接続され、
最後１級シフトレジスターの以外に、他の各級シフトレジスターの第２信号入力端がそのカスケード接続された次級シフトレジスターの第１出力端に接続される。
第１級シフトレジスターの以外に、他の各級シフトレジスターの第１信号入力端がそのカスケード接続された前級シフトレジスターの第１出力端に接続され、
最後１級シフトレジスターの以外に、他の各級シフトレジスターの第２信号入力端がそのカスケード接続された次級シフトレジスターの第１出力端に接続される。
一可能な実施形態は、本発明の実施例に係るゲート駆動回路において、さらに、
第１級シフトレジスターの第１信号入力端がフレームトリガ信号端に接続され、
最後１級シフトレジスターの第２信号入力端がフレームエンド信号端に接続される。
第１級シフトレジスターの第１信号入力端がフレームトリガ信号端に接続され、
最後１級シフトレジスターの第２信号入力端がフレームエンド信号端に接続される。
本発明の第４態様によれば駆動方法が提供される。前記駆動方法は、
前記第１信号入力端にハイレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する、第１段階と、
前記第１信号入力端にハイレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にハイレベル信号を提供し、前記第１出力端に前記ハイレベル信号を出力する、第２段階と、
前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にハイレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ハイレベル信号を出力する、第３段階と、
前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にハイレベル信号を提供し、前記第１クロック信号端にハイレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する、第４段階と、
前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する、第５段階と、を含む。
前記第１信号入力端にハイレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する、第１段階と、
前記第１信号入力端にハイレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にハイレベル信号を提供し、前記第１出力端に前記ハイレベル信号を出力する、第２段階と、
前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にハイレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ハイレベル信号を出力する、第３段階と、
前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にハイレベル信号を提供し、前記第１クロック信号端にハイレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する、第４段階と、
前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する、第５段階と、を含む。
一可能な実施形態は、本発明の実施例に係る駆動方法において、前記シフトレジスターに第２制御モジュール及び第２出力制御モジュールが含まれるとき、前記駆動方法は、
前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第１段階と、
前記第２クロック信号にローレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第２段階と、
前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端が順次Ｎ個前記第３クロック信号入力端が提供する信号と同じのハイレベル信号を出力する、第３段階と、
前記第２クロック信号にローレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第４段階と、
前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第５段階と、を含む。
前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第１段階と、
前記第２クロック信号にローレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第２段階と、
前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端が順次Ｎ個前記第３クロック信号入力端が提供する信号と同じのハイレベル信号を出力する、第３段階と、
前記第２クロック信号にローレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第４段階と、
前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第５段階と、を含む。
また、本発明の第５態様によれば本発明の実施例に係るゲート駆動回路を備える表示装置が提供される。
以下、図面を参照しながら、本発明の実施例に係るシフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置の具体的な実施形態に対して詳しく説明する。
本発明の実施例に係るシフトレジスターは、図１に示すように、第１制御モジュール１、走査制御モジュール２及び第１出力制御モジュール３を備える。
ここで、第１制御モジュール１は、第１信号入力端ＳＴＶ１、第２信号入力端ＳＴＶ２、第１クロック信号端ＣＫ、第１電圧信号端Ｖ１及び第１ノードＡにそれぞれ接続され、第１入力信号端ＳＴＶ１及び第２信号入力端ＳＴＶ２に入力するパルス信号の少なくとも一方がハイレベルパルス信号であるとき、第１クロック信号端ＣＫが出力する第１クロック信号を第１ノードＡに提供し、又は、第１入力信号端ＳＴＶ１及び第２信号入力端ＳＴＶ２に入力するパルス信号がそれぞれローレベルパルス信号であるとき、第１電圧信号端Ｖ１が出力する第１電圧信号を第１ノードＡに提供する。
走査制御モジュール２は、第１信号入力端ＳＴＶ１、第２信号入力端ＳＴＶ２及び第２ノードＢにそれぞれ接続され、順方向走査するとき、第１信号入力端ＳＴＶ１の信号を第２ノードＢに提供し、逆方向走査するとき、第２信号入力端ＳＴＶ２の信号を第２ノードＢ提供する。
第１出力制御モジュール３は、第１ノードＡ、第２ノードＢ及び第１出力端ＯＵＴ１にそれぞれ接続され、第１ノードＡの電位の制御のもとで第２ノードＢの電位第１出力端ＯＵＴ１に出力する。
本発明の実施例に係る前記シフトレジスターは、第１制御モジュール、走査制御モジュール及び第１出力制御モジュールを備え、第１制御モジュールは、第１入力信号端及び第２信号入力端に入力するパルス信号の少なくとも一方がハイレベルパルス信号であるとき、第１クロック信号端が出力する第１クロック信号を第１ノードに提供し、又は、第１入力信号端及び第２信号入力端に入力するパルス信号がそれぞれローレベルパルス信号であるとき、第１電圧信号端が出力する第１電圧信号を第１ノードに提供し、走査制御モジュールは、順方向走査するとき、第１信号入力端の信号を第２ノードに提供し、逆方向走査するとき、第２信号入力端の信号を第２ノードに提供し、第１出力制御モジュールは、第１ノード電位の制御のもとで第２ノード電位を第１出力端に出力する。前記それぞれのモジュールを設けることで、シフトレジスターの作動過程が簡素化されるとともに、第１信号入力端、第２信号入力端及びそれぞれのモジュールを制御することにより、各行ごとを走査する時間内に、第１クロック信号端が２つのパルスだけを出力し、スイッチング周波数が低減され、消費電力がより良く低減される。
なお、本発明の実施例に係る前記シフトレジスターにおいて、第１信号入力端が発送するパルス信号及び第２信号入力端が発送するパルス信号中の一方が走査トリガ信号と同じであり、他の一方が走査トリガ信号に対して第１クロック信号の１つのクロック周期が遅延される。
以下、具体的実施例を参照しながら、本発明に対して詳しく説明する。なお、本発明をよりよく説明するため、本実施例において本発明に対して制限しない。
具体的に、本発明の実施例に係る前記シフトレジスターは、図２に示すように、第２制御モジュール４及び第２出力制御モジュール５をさらに備える。
ここで、第２制御モジュール４は、第１出力端ＯＵＴ１、第２クロック信号端ＣＫＢ、第３ノードＣ及び第２電圧信号端Ｖ２にそれぞれ接続され、第２制御モジュール４は、第１出力端ＯＵＴ１の電位の制御のもとで第２クロック信号端ＣＫＢが出力する第２クロック信号、又は第２電圧信号端Ｖ２が出力する第２電圧信号を第３ノードＣに提供する。
第２出力制御モジュール５は、第３ノードＣ、リセット信号端ＲＥＳＥＴ１、Ｎ個第３クロック信号端ＣＫｎ及びＮ個第２出力端ＯＵＴｎにそれぞれ接続され、第２出力制御モジュール５は、第３ノードＣの電位の制御のもとでリセット信号端ＲＥＳＥＴ１が出力するリセット信号をＮ個第２出力端ＯＵＴｎに提供し、又は、第３ノードＣの電位の制御のもとで第ｎ個第３クロック信号端ＣＫｎが出力するクロック信号を第ｎ個第２出力端ＯＵＴｎに提供する。ただし、Ｎは１又は１よりも大きい正整数であり、ｎはＮに属する。
ここで、前記第１クロック信号と前記第２クロック信号は位相が逆であり、それぞれの第３クロック信号端が発送するクロック信号のクロック周期が第１クロック信号のクロック周期の１/２に等しく、第３クロック信号端が発送するクロック信号のデューティ比が１/Ｎであり、第１クロック信号がハイレベルパルス信号を出力し始めるとき、第１乃至第Ｎ個第３クロック信号端が出力するクロック信号の位相は順次２π/Ｎが遅延する。
具体的に実施するとき、本発明の実施例に係る前記シフトレジスターにおいて、第２制御モジュール及び第２出力制御モジュールを設けることで、１級回路が多級に需要するゲート信号を出力することができ、このような設置形態によって、表示パネルの全般的な消費電力が極大的に低減される。
具体的に、本発明の実施例に係る前記シフトレジスターにおいて、図３に示すように、第１制御モジュール１は、ＮＯＲゲートＮＡ、第１インバータＮ１、第１伝送ゲートＴＧ１及び第１スイッチングトランジスタＴ１を備える。
ＮＯＲゲートＮＡは、入力端が第１信号入力端ＳＴＶ１及び第２信号入力端ＳＴＶ２にそれぞれ接続され、出力端が第１インバータＮ１の入力端、第１伝送ゲートＴＧ１の反転制御端及び第１スイッチングトランジスタＴ１のゲート電極にそれぞれ接続される。
第１インバータＮ１は、入力端がＮＯＲゲートＮＡの出力端に接続され、出力端が第１伝送ゲートＴＧ１の非反転制御端に接続される。
第１伝送ゲートＴＧ１は、入力端が第１クロック信号端ＣＫに接続され、出力端が第１ノードＡに接続され、非反転制御端が第１インバータＮ１の出力端に接続され、反転制御端がＮＯＲゲートＮＡの出力端に接続される。
第１スイッチングトランジスタＴ１は、ゲート電極がＮＯＲゲートＮＡの出力端に接続され、ソース電極が第１電圧信号端Ｖ１に接続され、ドレイン電極が第１ノードＡに接続される。ただし、第１スイッチングトランジスタＴ１はＮ型トランジスタである。
具体的に、具体的に実施するとき、第１信号入力端ＳＴＶ１及び第２信号入力端ＳＴＶ２に入力するパルス信号の少なくとも一方がハイレベルパルス信号であるとき、ＮＯＲゲートＮＡの入力端がローレベルパルス信号を第１インバータＮ１の入力端、第１伝送ゲートＴＧ１の反転制御端及び第１スイッチングトランジスタＴ１のゲート電極に提供し、第１インバータＮ１の出力端がハイレベル信号を出力するとともに当該ハイレベル信号を第１伝送ゲートＴＧ１の非反転制御端に提供し、第１スイッチングトランジスタＴ１がＮ型トランジスタであるので、第１スッチングトランジスタＴ１がカットオフされる。このとき、第１伝送ゲートＴＧ１がオンされ、第１クロック信号ＣＫが第１伝送ゲートＴＧ１を介して第１ノードＡに伝送される。第１信号入力端ＳＴＶ１及び第２信号入力端ＳＴＶ２に入力するパルス信号がそれぞれローレベルパルス信号であるとき、ＮＯＲゲートＮＡの出力端がハイレベルパルス信号を第１インバータＮ１の入力端、第１伝送ゲートＴＧ１の反転制御端及び第１スイッチングトランジスタＴ１のゲート電極に提供し、第１インバータＮ１の出力端がローレベル信号を出力するとともに当該ローレベル信号を第１伝送ゲートＴＧ１の非反転制御端に提供する。このとき、第１伝送ゲートＴＧ１がカットオフされ、第１スイッチングトランジスタＴ１がオンされて、第１電圧信号端Ｖ１が出力する第１電圧を第１ノードＡに提供する。ただし、第１電圧は、通常ローレベル又は接地である。
以上は、単にシフトレジスターにおける第１制御モジュールの詳細な構成に対する例示的な説明であるが、具体的に実施するとき、第１制御モジュールの詳細な構成は、本発明の実施例に係る上述した構成に制限されず、当業者が知っている他の構成であってもよく、ここで制限しない。
具体的に、本発明の実施例に係る前記シフトレジスターにおいて、図３に示すように、走査制御モジュール２は、第２伝送ゲートＴＧ２及び第３伝送ゲートＴＧ３を備える。
第２伝送ゲートＴＧ２は、反転制御端が第３電圧信号端ＣＮに接続され、非反転制御端が第４電圧信号端ＣＮＢに接続され、入力端が第１信号入力端ＳＴＶ１に接続され、出力端が第２ノードＢに接続される。
第３伝送ゲートＴＧ３は、反転制御端が第４電圧信号端ＣＮＢに接続され、非反転制御端が第３電圧信号端ＣＮに接続され、入力端が第２信号入力端ＳＴＶ２に接続され、出力端が第２ノードＢに接続される。
具体的に実施するとき、第２伝送ゲートＴＧ２の入力端は、第１信号入力端ＳＴＶ１に接続され、順方向走査するとき、第３電圧信号端ＣＮ及び第４電圧信号端ＣＮＢの制御のもとで、第１信号入力端ＳＴＶ１の信号を第２ノードＢに提供し、第３伝送ゲートＴＧ３の入力端は、第２信号入力端ＳＴＶ２に接続され、逆方向走査するとき、第３電圧信号端ＣＮ及び第４電圧信号端ＣＮＢの制御のもとで、第２信号入力端ＳＴＶ２の信号を第２ノードＢに提供する。ここで、順方向走査するとき、第３電圧信号端ＣＮが発送する第３電圧信号がローレベルであり、第４電圧信号端ＣＮＢが発送する第４電圧信号がハイレベルであり、逆方向走査するとき、第３電圧信号端ＣＮが発送する第３電圧信号がハイレベルであり、第４電圧信号端ＣＮＢが発送する第４電圧信号がローレベルである。
以上は、単にシフトレジスターにおける走査制御モジュールの詳細な構成に対する例示的な説明でありが、具体的に実施するとき、走査制御モジュールの詳細な構成は、本発明の実施例に係る上述した構成に制限されず、当業者が知っている他の構成であってもよく、ここで制限しない。
具体的に、本発明の実施例に係る前記シフトレジスターにおいて、図３に示すように、第１出力制御モジュール３は、第２スイッチングトランジスタＴ２、第３スイッチングトランジスタＴ３、第２インバータＮ２、第３インバータＮ３、第４インバータＮ４及び第５インバータＮ５を備える。
第２スイッチングトランジスタＴ２は、ゲート電極が第１ノードＡに接続され、ソース電極が第２ノードＢに接続され、ドレイン電極が第３インバータＮ３の入力端及び第３スイッチングトランジスタＴ３のドレイン電極にそれぞれ接続される。
第２インバータＮ２は、入力端が第１ノードＡに接続され、出力端が第３スイッチングトランジスタＴ３のゲート電極に接続される。
第３インバータＮ３は、入力端が第２スイッチングトランジスタＴ２のドレイン電極及び第３スイッチングトランジスタＴ３のドレイン電極にそれぞれ接続され、出力端が第４インバータＮ４の入力端及び第５インバータＮ５の入力端にそれぞれ接続される。
第４インバータＮ４は、入力端が第３インバータＮ３の出力端及び第５インバータＮ５の入力端にそれぞれ接続され、出力端が第３スイッチングトランジスタＴ３のソース電極に接続される。
第３スイッチングトランジスタＴ３は、ゲート電極が第２インバータＮ２の出力端に接続され、ソース電極が第４インバータＮ４の出力端に接続され、ドレイン電極が第２スイッチングトランジスタＴ２のドレイン電極及び第３インバータＮ３の入力端にそれぞれ接続される。
第５インバータＮ５は、入力端が第３インバータＮ３の出力端及び第４インバータＮ４の入力端にそれぞれ接続され、出力端が第１出力端ＯＵＴ１に接続される。
ここで、第２スイッチングトランジスタＴ２及び第３スイッチングトランジスタＴ３はＮ型トランジスタである。
具体的に実施するとき、第２スイッチングトランジスタがＮ型スイッチングトランジスタであるので、第２スイッチングトランジスタＴ２は第１ノードＡの電位がハイレベルであるとき、第２ノードＢの電位を第３逆方向器Ｎ３の入力端に提供し、第１ノードＡの電位がハイレベルであるとき、第２スイッチングトランジスタＴ２がオンされ、第２インバータＮ２の出力端がローレベルを出力し、第３スイッチングトランジスタＴ３がカットオフされ、第１ノードＡの電位がローレベルであるとき、第２スイッチングトランジスタＴ２がカットオフされ、第２インバータＮ２の出力端がハイレベルを出力する。このとき、第３スイッチングトランジスタがＮ型スイッチングトランジスタであるので、第３スイッチングトランジスタＴ３がオンされて、第３インバータＮ３及び第４インバータＮ４により首尾が接続された双安定構造を構成する。即ち、第３インバータＮ３の入力端が第３スイッチングトランジスタＴ３を介して第４インバータＮ４の出力端に接続され、第３インバータＮ３の出力端が第４インバータＮ４の入力端に接続される。このような接続形態によれば、第３インバータＮ３の出力の安定性が確保されるので、第１出力端ＯＵＴ１が出力する信号の安定性が確保される。
以上は、単にシフトレジスターおける第１出力制御モジュールの詳細な構成に対する例示的な説明であるが、具体的に実施するとき、第１出力制御モジュールの詳細な構成は、本発明の実施例に係る上述した構成に制限されず、当業者が知っている他の構成であってもよく、ここで制限しない。
具体的に、本発明の実施例に係る前記シフトレジスターは、図４に示すように、第４スイッチングトランジスタＴ４をさらに備える。
第４スイッチングトランジスタＴ４は、ゲート電極がリセット信号端ＲＥＳＥＴ２に接続され、ソース電極が第５電圧信号端Ｖ５に接続され、ドレイン電極が第５インバータＮ５の入力端、第３インバータＮ３の出力端及び第４インバータＮ４の入力端にそれぞれ接続される。
ここで、第４スイッチングトランジスタＴ４がＮ型トランジスタである。
具体的に実施するとき、シフトレジスターが走査するとき、リセット信号端ＲＥＳＥＴ２が出力するリセット信号がローレベル信号であり、第４スイッチングトランジスタＴ４がＮ型スイッチングトランジスタであるので、第４スイッチングトランジスタＴ４がオフされ、迅速に放電する状態でするとき、リセット信号端ＲＥＳＥＴ２が出力するリセット信号がハイレベル信号であり、このとき第４スイッチングトランジスタＴ４がオンされ、第４スイッチングトランジスタＴ４が第５電圧信号端Ｖ５が出力する電圧を第５インバータＮ５の入力端に提供して、第１出力端ＯＵＴ１が出力する信号をローレベルにする。ただし、第５電圧信号端Ｖ５が出力する信号がハイレベル信号である。
具体的に実施するとき、１級入力によって多級出力を実現し、シフトレジスターの消費電力を低減するために、本発明の実施例に係る前記シフトレジスターにおいて、図５に示すように、第２制御モジュール４は、第４伝送ゲートＴＧ４、第６インバータＮ６及び第５スイッチングトランジスタＴ５を備える。
第４伝送ゲートＴＧ４は、入力端が第２クロック信号端ＣＫＢに接続され、出力端が第３ノードＣに接続され、非反転制御端が第１出力端ＯＵＴ１に接続され、反転制御端が第６インバータＮ６の出力端及び第５スイッチングトランジスタＴ５のゲート電極にそれぞれ接続される。
第６インバータＮ６は、入力端が第１出力端ＯＵＴ１に接続され、出力端が第４伝送ゲートＴＧ４の反転制御端及び第５スイッチングトランジスタＴ５のゲート電極にそれぞれ接続される。
第５スイッチングトランジスタＴ５は、ゲート電極が第６インバータＮ６の出力端及び第４伝送ゲートＴＧ４の反転制御端にそれぞれ接続され、ソース電極が第３ノードＣに接続され、ドレイン電極が第２電圧信号端Ｖ２に接続される。
ここで、第５スイッチングトランジスタＴ５がＮ型トランジスタである。
具体的に実施するとき、第１出力端ＯＵＴ１の信号がハイレベルであるとき、第１出力端ＯＵＴ１の信号を第４伝送ゲートＴＧ４の非反転制御端及び第６インバータＮ６の入力端にそれぞれ提供し、第６インバータＮ６の出力端が出力したローレベル信号を第４伝送ゲートＴＧ４の反転制御端及び第５スイッチングトランジスタＴ５のゲート電極にそれぞれ提供する。このとき、第５スイッチングトランジスタＴ５がカットオフされ、第４伝送ゲートＴＧ４がオンされ、第２クロック信号端ＣＫＢが発送する第２クロック信号がオンされた第４伝送ゲートＴＧ４を介して第３ノードＣに伝送される。よって、第１出力端ＯＵＴ１の電位がハイレベルであるとき、第２クロック信号端ＣＫＢが出力する第２クロック信号を第３ノードＣに提供し、第１出力端ＯＵＴ１の信号がローレベルであるとき、第１出力端ＯＵＴ１の信号を第４伝送ゲートＴＧ４の非反転制御端及び第６インバータＮ６の入力端にそれぞれ提供し、第６インバータＮ６の出力端が出力したハイレベル信号を第４伝送ゲートＴＧ４の反転制御端及び第５スイッチングトランジスタＴ５のゲート電極にそれぞれ提供する。このとき、第４伝送ゲートＴＧ４がカットオフされ、第５スイッチングトランジスタＴ５がオンされ、第２電圧信号端Ｖ２が発送する第２電圧信号がオンされた第５スイッチングトランジスタＴ５を介して第３ノードＣに提供される。ここで、第２電圧信号端Ｖ２が発送する第２電圧信号がローレベル信号である。よって、第１出力端ＯＵＴ１の電圧がローレベルであるとき、第２電圧信号端Ｖ２が発送する第２電圧信号が第３ノードＣに提供される。即ち、第３ノードＣの電位を低減させる。
なお、上述したあらゆるスイッチングトランジスタのソース電極及びドレイン電極は、具体的な信号伝送状況によって機能的な交換がなされるが、ここで具体的に限定しない。
以上は、単にシフトレジスターにおける第２制御モジュールの詳細な構成に対する例示的に説明であるが、具体的に実施するとき、第２制御モジュールの詳細な構成は、本発明の実施例に係る上述した構成に制限されず、当業者が知っているたの構成であってもよく、ここで制限しない。
具体的に、本発明の実施例に係る前記シフトレジスターにおいて、図５に示すように、第２出力制御モジュール５は、第７インバータＮ７、第８インバータＮ８及びＮ個出力制御サーブモジュール５１を備える。
第７インバータＮ７は、入力端が第３ノードＣに接続され、出力端がＮ個出力制御サーブモジュール５１の一端及び第８インバータＮ８の入力端にそれぞれ接続される。
第８インバータＮ８は、入力端がＮ個出力制御サーブモジュール５１の一端及び第７インバータＮ７の出力端にそれぞれ接続され、出力端がＮ個出力制御サーブモジュール５１の他端に接続される。
それぞれの出力制御サーブモジュール５１は、第７インバータＮ７の出力端の電位及び第８インバータＮ８の出力端の電位の制御のもとで、リセット信号端ＲＥＳＥＴ１が出力するリセット信号をそれぞれの出力制御サーブモジュール５１が対応するＮ個第２出力端に提供し、又は、第７インバータＮ７の出力端の電位及び第８インバータＮ８の出力端の電位の制御のもとで、第ｎ個第３クロック信号端が発送するクロック信号をそれぞれの第ｎ個第２出力端に提供する。
具体的に実施するとき、第７インバータＮ７は、第３ノードＣの電位を反転して出力するとともに、出力した信号を第８インバータＮ８の入力端及びＮ個出力制御サーブモジュールに提供し、第８インバータＮ８はさらに第７インバータＮ７の出力信号を反転して出力するとともに、第８インバータＮ８が出力する信号をもＮ個出力制御サーブモジュールに提供し、第７インバータＮ７の出力信号及び第８インバータＮ８が出力する信号をＮ個出力制御サーブモジュールに提供することにより、Ｎ個出力制御サーブモジュールを制御してリセット信号端ＲＥＳＥＴ１が出力するリセット信号をそれぞれの出力制御サーブモジュールに対応するＮ個第２出力端に提供し、又は、第ｎ個第３クロック信号端が発送するクロック信号をそれぞれの第ｎ個第２出力端に提供する。
以上は、単にシフトレジスターにおける第２出力制御モジュールの詳細な構成に対する例示的な説明であるが、具体的に実施するとき、第２出力制御モジュールの詳細な構成は、本発明の実施例に係る上述した構成に制限されず、当業者が知っているたの構成であってもよく、ここで制限しない。
好ましくは、本発明の実施例に係る前記シフトレジスターにおいて、図５に示すように、第１個出力制御サーブモジュール５１は、第５伝送ゲートＴＧ５、第６伝送ゲートＴＧ６、第９インバータＮ９及び第１０インバータＮ１０を備える。
第５伝送ゲートＴＧ５は、入力端がリセット信号端ＲＥＳＥＴ１に接続され、出力端が第９インバータＮ９の入力端に接続され、非反転制御端が第７インバータＮ７の出力端に接続され、反転制御端が第８インバータＮ８の出力端に接続される。
第６伝送ゲートＴＧ６は、入力端がＮ個第３クロック信号端中の第１個第３クロック信号端ＣＫ１に接続され、出力端が第９インバータＮ９の入力端に接続され、反転制御端が第７インバータＮ７の出力端に接続され、非反転制御端が第８インバータＮ８の出力端に接続される。
第９インバータＮ９は、入力端が第５伝送ゲートＴＧ５の出力端及び第６伝送ゲートＴＧ６の出力端にそれぞれ接続され、出力端が第１０インバータＮ１０の入力端に接続される。
第１０インバータＮ１０は、入力端が第９インバータＮ９の出力端に接続され、出力端がＮ個第２出力端中の第１個第２出力端ＯＵＴ２１に接続される。
具体的に実施するとき、第７インバータＮ７の出力端がハイレベルであり、第８インバータＮ８の出力端がローレベルであるとき、第６伝送ゲートＴＧ６の非反転制御端がローレベルであり、第６伝送ゲートＴＧ６の反転制御端がハイレベルであり、第６伝送ゲートＴＧ６がカットオフされる。このとき、第５伝送ゲートＴＧ５の非反転制御端がハイレベルであり、第５伝送ゲートＴＧ５の反転制御端がローレベルであり、第５伝送ゲートＴＧ５がオンされ、リセット信号端ＲＥＳＥＴ１が発送するリセット信号がオンされた第５伝送ゲートＴＧ５を介して第９インバータＮ９の入力端に提供され、第９インバータＮ９及び第１０インバータＮ１０を介して対応する第２出力端ＯＵＴ２１に提供する。第７インバータＮ７の出力端がローレベルであり、第８インバータＮ８の出力端がハイレベルであり、第５伝送ゲートＴＧ５の非反転制御端がローレベルであり、第５伝送ゲートＴＧ５の反転制御端がハイレベルであり、第５伝送ゲートＴＧ５がカットオフされる。このとき、第６伝送ゲートＴＧ６の非反転制御端がハイレベルであり、第６伝送ゲートＴＧ６の反転制御端がローレベルであり、第６伝送ゲートＴＧ６がオンされ、第３クロック信号端ＣＫ１が発送する第３クロック信号がオンされた第６伝送ゲートＴＧ６を介して第９インバータＮ９の入力端に提供され、第９インバータＮ９及び第１０インバータＮ１０を介して対応する第２出力端ＯＵＴ２１に提供する。
図５に示すように、第２個出力制御サーブモジュール５１は、第７伝送ゲートＴＧ７、第８伝送ゲートＴＧ８、第１１インバータＮ１１及び第１２インバータＮ１２を備える。
第７伝送ゲートＴＧ７は、入力端がリセット信号端ＲＥＳＥＴ１に接続され、出力端が第１１インバータＮ１１の入力端に接続され、非反転制御端が第７インバータＮ７の出力端に接続され、反転制御端が第８インバータＮ８の出力端に接続される。
第８伝送ゲートＴＧ８は、入力端がＮ個第３クロック信号端中の第２個第３クロック信号端ＣＫ２に接続され、出力端が第１１インバータＮ１１の入力端に接続され、反転制御端が第７インバータＮ７の出力端に接続され、非反転制御端が第８インバータＮ８の出力端に接続される。
第１１インバータＮ１１は、入力端が第７伝送ゲートＴＧ７の出力端及び第８伝送ゲートＴＧ８の出力端にそれぞれ接続され、出力端が第１２インバータＮ１２の入力端に接続される。
第１２インバータＮ１２は、入力端が第１１インバータＮ１１の出力端に接続され、出力端がＮ個第２出力端中の第２個第２出力端ＯＵＴ２２に接続される。
具体的に実施するとき、第７インバータＮ７の出力端がハイレベルであり、第８インバータＮ８の出力端がローレベルであるとき、第８伝送ゲートＴＧ８の非反転制御端がローレベルであり、第８伝送ゲートＴＧ８の反転制御端がハイレベルであり、第８伝送ゲートＴＧ８がカットオフされる。このとき、第７伝送ゲートＴＧ７の非反転制御端がハイレベルであり、第７伝送ゲートＴＧ７の反転制御端がローレベルであり、第７伝送ゲートＴＧ７がオンされ、リセット信号端ＲＥＳＥＴ１が発送するリセット信号がオンされた第７伝送ゲートＴＧ７を介して第１１インバータＮ１１の入力端に提供し、第１１インバータＮ１１及び第１２インバータＮ１２を介して対応する第２出力端ＯＵＴ２２に提供し、第７インバータＮ７の出力端がローレベルであり、第８インバータＮ８の出力端がハイレベルであり、第７伝送ゲートＴＧ７の非反転制御端がローレベルであり、第７伝送ゲートＴＧ７の反転制御端がハイレベルであり、第７伝送ゲートＴＧ７がカットオフされる。このとき、第８伝送ゲートＴＧ８の非反転制御端がハイレベルであり、第８伝送ゲートＴＧ８の反転制御端がローレベルであり、第８伝送ゲートＴＧ８がオンされ、第３クロック信号端ＣＫ２が発送する第３クロック信号がオンされた第８伝送ゲートＴＧ８を介して第１１インバータＮ１１の入力端に提供し、第１１インバータＮ１１及び第１２インバータＮ１２を介して対応する第２出力端ＯＵＴ２２に提供する。
図５に示すように、第３個出力制御サーブモジュール５１は、第９伝送ゲートＴＧ９、第１０伝送ゲートＴＧ１０、第１３インバータＮ１３及び第１４インバータＮ１４を備える。
第９伝送ゲートＴＧ９は、入力端がリセット信号端ＲＥＳＥＴ１に接続され、出力端が第１３インバータＮ１３の入力端に接続され、非反転制御端が第７インバータＮ７の出力端に接続され、反転制御端が第８インバータＮ８の出力端に接続される。
第１０伝送ゲートＴＧ１０は、入力端がＮ個第３クロック信号端中の第３個第３クロック信号端ＣＫ３に接続され、出力端が第１３インバータＮ１３の入力端に接続され、反転制御端が第７インバータＮ７の出力端に接続され、非反転制御端が第８インバータＮ８の出力端に接続される。
第１３インバータＮ１３は、入力端が第９伝送ゲートＴＧ９の出力端及び第１０伝送ゲートＴＧ８の出力端にそれぞれ接続され、出力端が第１４インバータＮ１４の入力端に接続される。
第１４インバータＮ１４は、入力端が第１３インバータＮ１３の出力端に接続され、出力端がＮ個第２出力端中の第３個第２出力端ＯＵＴ２３に接続される。
具体的に実施するとき、第７インバータＮ７の出力端がハイレベルであり、第８インバータＮ８の出力端がローレベルであるとき、第１０伝送ゲートＴＧ１０の非反転制御端がローレベルであり、第１０伝送ゲートＴＧ１０の反転制御端がハイレベルであり、第１０伝送ゲートＴＧ１０がカットオフされる。このとき、第９伝送ゲートＴＧ９の非反転制御端がハイレベルであり、第９伝送ゲートＴＧ９の反転制御端がローレベルであり、第９伝送ゲートＴＧ９がオンされ、リセット信号端ＲＥＳＥＴ１が発送するリセット信号がオンされた第９伝送ゲートＴＧ９を介して第１３インバータＮ１３の入力端に提供し、第１３インバータＮ１３及び第１４インバータＮ１４を介して対応する第２出力端ＯＵＴ２３に提供され、第７インバータＮ７の出力端がローレベルであり、第８インバータＮ８の出力端がハイレベルであり、第９伝送ゲートＴＧ９の非反転制御端がローレベルであり、第９伝送ゲートＴＧ９の反転制御端がハイレベルであり、第９伝送ゲートＴＧ９がカットオフされる。このとき、第１０伝送ゲートＴＧ１０の非反転制御端がハイレベルであり、第１０伝送ゲートＴＧ１０の反転制御端がローレベルであり、第１０伝送ゲートＴＧ１０がオンされ、第３クロック信号端ＣＫ３が発送する第３クロック信号をオンされた第１０伝送ゲートＴＧ１０を介して第１３インバータＮ１３の入力端に提供し、第１３インバータＮ１３及び第１４インバータＮ１４を介して対応する第２出力端ＯＵＴ２３に提供する。
図５に示すように、第４個出力制御サーブモジュール５１は、第１１伝送ゲートＴＧ１１、第１２伝送ゲートＴＧ１２、第１５インバータＮ１５及び第１６インバータＮ１６を備える。
第１１伝送ゲートＴＧ１１は、入力端がリセット信号端ＲＥＳＥＴ１に接続され、出力端が第１５インバータＮ１５の入力端に接続され、非反転制御端が第７インバータＮ７の出力端に接続され、反転制御端が第８インバータＮ８の出力端に接続される。
第１２伝送ゲートＴＧ１２は、入力端がＮ個第３クロック信号端中の第４個第３クロック信号端ＣＫ４に接続され、出力端が第１５インバータＮ１５の入力端に接続され、反転制御端が第７インバータＮ７の出力端に接続され、非反転制御端が第８インバータＮ８の出力端に接続される。
第１５インバータＮ１５は、入力端が第１１伝送ゲートＴＧ１１の出力端及び第１２伝送ゲートＴＧ１２の出力端にそれぞれ接続され、出力端が第１６インバータＮ１６の入力端に接続される。
第１６インバータＮ１６は、入力端が第１５インバータＮ１５の出力端に接続され、出力端がＮ個第２出力端中の第４個第２出力端ＯＵＴ２４に接続される。
具体的に実施するとき、第７インバータＮ７の出力端がハイレベルであり、第８インバータＮ８の出力端がローレベルであるとき、第１２伝送ゲートＴＧ１２の非反転制御端がローレベルであり、第１２伝送ゲートＴＧ１２の反転制御端がハイレベルであり、第１２伝送ゲートＴＧ１２がカットオフされる。このとき、第１１伝送ゲートＴＧ１１の非反転制御端がハイレベルであり、第１１伝送ゲートＴＧ１１の反転制御端がローレベルであり、第１１伝送ゲートＴＧ１１がオンされ、リセット信号端ＲＥＳＥＴ１が発送するリセット信号がオンされた第１１伝送ゲートＴＧ１１を介して第１５インバータＮ１５の入力端に提供され、第１５インバータＮ１５及び第１６インバータＮ１６を介して対応する第２出力端ＯＵＴ２４に提供し、第７インバータＮ７の出力端がローレベルであり、第８インバータＮ８の出力端がハイレベルであり、第１１伝送ゲートＴＧ１１の非反転制御端がローレベルであり、第１１伝送ゲートＴＧ１１の反転制御端がハイレベルであり、第１１伝送ゲートＴＧ１１がカットオフされる。このとき、第１２伝送ゲートＴＧ１２の非反転制御端がハイレベルであり、第１２伝送ゲートＴＧ１２の反転制御端がローレベルであり、第１２伝送ゲートＴＧ１２がオンされ、第３クロック信号端ＣＫ４が発送する第３クロック信号がオンされた第１２伝送ゲートＴＧ１２を介して第１５インバータＮ１５の入力端に提供され、第１５インバータＮ１５及び第１６インバータＮ１６を介して対応する第２出力端ＯＵＴ２４に提供する。
好ましくは、本発明の実施例に係る前記シフトレジスターにおいて、Ｎが４である。即ち、上述のシフトレジスターは、４個の出力制御サーブモジュールを備え、１級入力によって４級出力を実現できる。
なお、Ｎが４であることは単に１つの好ましい実施例に過ぎない。ここでＮが１又は１より大きい正整数であり、Ｎの具体的値はシフトレジスターの具体的状況によって確定されるが、ここで具体的に制限しない。
以上、単にシフトレジスターにおける出力制御サーブモジュールの詳細な構成に対する例示的な説明であるが、具体的に実施するとき、出力制御サーブモジュールの詳細な構成は、本発明の実施例に係る上述した構成に制限されず、当業者が知っている他の構成であってもよく、ここで制限しない。
以下、具体的な実施例によってタイミングチャートを参照しながら、本発明の実施例に係るシフトレジスターの順方向走査の作動過程に対して説明する。以下の説明において、１はハイレベル信号を示し、０はローレベル信号を示す。
図３及び図５のシフトレジスターを例にすると、その作動タイミングチャートは図６に示すようになり、t１、t２、t３、t４、t５の５つの段階に分けられる。ここで、ＣＮＢ=０、ＣＮ=１を例にすると、ＣＫ１、ＣＫ２、ＣＫ３及びＣＫ４がそれぞれハイレベルであり、有効信号であり、且つ、ＣＫ１は第１クロック信号ＣＫがハイレベルを出力するときから出力を開始し、ＣＫ２、ＣＫ３及びＣＫ４が順次出力する。
t１段階で、ＳＴＶ１=１、ＳＴＶ２=０、ＣＫ=０、ＣＫＢ=０である。
ＳＴＶ１=１、ＳＴＶ２=０、ＮＯＲゲートＮＡがローレベル信号を出力するので、このとき、第１スイッチングトランジスタＴ１がカットオフされ、第１伝送ゲートＴＧ１の非反転制御端の電位がハイレベルであり、第１伝送ゲートＴＧ１の反転制御端の電位がローレベルであり、第１伝送ゲートＴＧ１がオンされ、第１クロック信号ＣＫがオンされた第１伝送ゲートＴＧ１を介して第１ノードＡに伝送される。また、第１クロック信号ＣＫがローレベル信号であるので、第２スイッチングトランジスタＴ２がカットオフされ、第２ノードＢの信号が第１出力端ＯＵＴ１に伝送できなくなる。このとき、第１出力端ＯＵＴ１がローレベルを保持するので、第４伝送ゲートＴＧ４の非反転制御端がローレベルであり、第４伝送ゲートＴＧ４の反転制御端がハイレベルであり、第４伝送ゲートＴＧ４がカットオフされ、第２クロック信号ＣＫＢが第３ノードＣに伝送できなくなるが、第５スイッチングトランジスタＴ５のゲート電極がハイレベルであり、第５スイッチングトランジスタＴ５がオンされ、第３ノードＣの電位をローレベルに低減する。このとき、第７インバータＮ７の出力端がハイレベルであり、第８インバータＮ８の出力端がローレベルである。即ち、第５伝送ゲートＴＧ５の非反転制御端がハイレベルであり、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１の反転制御端がローレベルであり、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１がオンされ、対応して第６伝送ゲートＴＧ６、第８伝送ゲートＴＧ８、第１０伝送ゲートＴＧ１０及び第１２伝送ゲートＴＧ１２がカットオフされ、リセット信号ＲＥＳＥＴ１がオンされた第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１を介して対応する第２出力端に出力される。ここで、このときリセット信号ＲＥＳＥＴ１がローレベル信号である。
t２段階で、ＳＴＶ１=１、ＳＴＶ２=０、ＣＫ=１、ＣＫＢ=０である。
ＳＴＶ１=１、ＳＴＶ２=０、ＮＯＲゲートＮＡがローレベル信号を出力するので、このとき、第１スイッチングトランジスタＴ１がカットオフされ、第１伝送ゲートＴＧ１の非反転制御端の電位がハイレベルであり、第１伝送ゲートＴＧ１の反転制御端の電位がローレベルである、第１伝送ゲートＴＧ１がオンされ、第１クロック信号がオンされた第１伝送ゲートＴＧ１を介して第１ノードＡに伝送される。また、第１クロック信号がハイレベル信号であるので、第２スイッチングトランジスタＴ２がオンされ、第３スイッチングトランジスタＴ３がカットオフされ、第２ノードＢの信号がオンされた第２スイッチングトランジスタＴ２を介して第３インバータＮ３の入力端に伝送されるとともに、第３インバータＮ３を介して第５インバータＮ５の入力端に伝送され、さらに第５インバータＮ５の反転処理を介して、ハイレベル信号を第１出力端ＯＵＴ１に提供する。また、第１出力端ＯＵＴ１の電位がハイレベルであるので、第４伝送ゲートＴＧ４の非反転制御端がハイレベルであり、第４伝送ゲートＴＧ４の反転制御端がローレベルであり、第４伝送ゲートＴＧ４がオンされ、第５スイッチングトランジスタＴ５がカットオフされ、第２クロック信号ＣＫＢがオンされた第４伝送ゲートＴＧ４を介して第３ノードＣに伝送される。ここで、第２クロック信号ＣＫＢがローレベルである。このとき、第７インバータＮ７の出力端がハイレベルであり、第８インバータＮ８の出力端がローレベルである。即ち、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１の非反転制御端がハイレベルであり、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１の反転制御端がローレベルであり、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１がオンされ、対応して第６伝送ゲートＴＧ６、第８伝送ゲートＴＧ８、第１０伝送ゲートＴＧ１０及び第１２伝送ゲートＴＧ１２がカットオフされ、リセット信号ＲＥＳＥＴ１がオンされた第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１を介して対応する第２出力端に出力する。ここで、このときリセット信号がローレベル信号である。
t３段階で、ＳＴＶ１=０、ＳＴＶ２=１、ＣＫ=０、ＣＫＢ=１である。
ＳＴＶ１=０、ＳＴＶ２=１、ＮＯＲゲートＮＡがローレベル信号を出力するので、このとき、第１スイッチングトランジスタＴ１がカットオフされ、第１伝送ゲートＴＧ１の非反転制御端の電位がハイレベルであり、第１伝送ゲートＴＧ１の反転制御端の電位がローレベルであり、第１伝送ゲートＴＧ１がオンされ、第１クロック信号ＣＫがオンされた第１伝送ゲートＴＧ１を介して第１ノードＡに伝送される。また、第１クロック信号ＣＫがローレベル信号であるので、第２スイッチングトランジスタＴ２がカットオフされ、第３スイッチングトランジスタＴ３がオンされ、このとき、第３トランジスタＴ３、第３インバータＮ３、第４インバータＮ４が首尾接続されたループ状構造を構成し、それぞれの端の電位を前の時刻の状態に保持し新しい時刻がくるまでに変更しない。また、第３インバータＮ３の出力端がt２段階でローレベルであり、t３段階で、第３インバータＮ３の出力端がまだローレベルであり、ローレベルを第５インバータＮ５の入力端に伝送し、さらに第５インバータＮ５の反転処理を介してハイレベル信号を第１出力端ＯＵＴ１に提供する。また、第１出力端ＯＵＴ１の電位がハイレベルであるので、第４伝送ゲートＴＧ４の非反転制御端がハイレベルであり、第４伝送ゲートＴＧ４の反転制御端がローレベルであり、第４伝送ゲートＴＧ４がオンされ、第５スイッチングトランジスタＴ５がカットオフされ、第２クロック信号ＣＫＢがオンされた第４伝送ゲートＴＧ４を介して第３ノードＣに伝送する。ここで、第２クロック信号ＣＫＢがハイレベル信号である。このとき、第７インバータＮ７の出力端がローレベルであり、第８インバータＮ８の出力端がハイレベルである。
即ち、第６伝送ゲートＴＧ６の非反転制御端がハイレベルであり、第６伝送ゲートＴＧ６の反転制御端がローレベルであり、第６伝送ゲートＴＧ６がオンされ、対応して第５伝送ゲートＴＧ５がカットオフされ、ＣＫ１がオンされた第６伝送ゲートＴＧ６を介して第２出力端ＯＵＴ２１に出力され、第８伝送ゲートＴＧ８の非反転制御端がハイレベルであり、第８伝送ゲートＴＧ８の反転制御端がローレベルであり、第８伝送ゲートＴＧ８がオンされ、対応して第７伝送ゲートＴＧ７がカットオフされ、ＣＫ２がオンされた第８伝送ゲートＴＧ８を介して第２出力端ＯＵＴ２２に出力され、第１０伝送ゲートＴＧ１０の非反転制御端がハイレベルであり、第１０伝送ゲートＴＧ１０の反転制御端がローレベルであり、第１０伝送ゲートＴＧ１０がオンされ、対応して第９伝送ゲートＴＧ９がカットオフされ、ＣＫ３がオンされた第１０伝送ゲートＴＧ１０を介して第２出力端ＯＵＴ２３に出力され、第１２伝送ゲートＴＧ１２の非反転制御端がハイレベルであり、第１２伝送ゲートＴＧ１２の反転制御端がローレベルであり、第１２伝送ゲートＴＧ１２がオンされ、対応して第１１伝送ゲートＴＧ１１がカットオフされ、ＣＫ４がオンされた第１２伝送ゲートＴＧ１２を介して第２出力端ＯＵＴ２４に出力される。
t４段階で、ＳＴＶ１=０、ＳＴＶ２=１、ＣＫ=１、ＣＫＢ=０である。
ＳＴＶ１=０、ＳＴＶ２=１、ＮＯＲゲートＮＡがローレベル信号を出力するので、このとき、第１スイッチングトランジスタＴ１がカットオフされ、第１伝送ゲートＴＧ１の非反転制御端の電位がハイレベルであり、第１伝送ゲートＴＧ１の反転制御端の電位がローレベルであり、第１伝送ゲートＴＧ１がオンされ、第１クロック信号ＣＫがオンされた第１伝送ゲートＴＧ１を介して第１ノードＡに伝送される。また、第１クロック信号ＣＫがハイレベル信号であるので、第２スイッチングトランジスタＴ２がオンされ、第３トランジスタＴ３がカットオフされ、第２ノードＢの信号がオンされた第２スイッチングトランジスタＴ２を介して第３インバータＮ３の入力端に伝送される。ここで、第２ノードＢの電位がローレベル信号であり、第２ノードＢの信号が第３インバータＮ３を介して第５インバータＮ５の入力端で伝送され、さらに第５インバータＮ５の反転処理を介してローレベル信号を第１出力端ＯＵＴ１に提供する。また、第１出力端ＯＵＴ１の電位がローレベルであるので、第４伝送ゲートＴＧ４の非反転制御端がローレベルであり、第４伝送ゲートＴＧ４の反転制御端がハイレベルであり、第４伝送ゲートＴＧ４がカットオフされ、第５スイッチングトランジスタＴ５がオンされ、第２クロック信号ＣＫＢがカットオフされた第４伝送ゲートＴＧ４を介して第３ノードＣに伝送することができなくなり、第５スイッチングトランジスタＴ５が第３ノードＣの電位を低減させる。このとき、第７インバータＮ７の出力端がハイレベルであい、第８インバータＮ８の出力端がローレベルである。即ち、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１の非反転制御端がハイレベルであり、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１の反転制御端がローレベルであり、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１がオンされ、対応して第６伝送ゲートＴＧ６、第８伝送ゲートＴＧ８、第１０伝送ゲートＴＧ１０及び第１２伝送ゲートＴＧ１２がカットオフされ、リセット信号ＲＥＳＥＴ１がオンされた第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１を介して対応する第２出力端に出力される。ここで、このときＲＥＳＥＴ１リセット信号がローレベル信号である。
t５段階、ＳＴＶ１=０、ＳＴＶ２=０、ＣＫ=０、ＣＫＢ=１である。
ＳＴＶ１=０、ＳＴＶ２=０、ＮＯＲゲートＮＡがハイレベル信号を出力するので、このとき、第１スイッチングトランジスタＴ１がオンされ、第１伝送ゲートＴＧ１の非反転制御端の電位がローレベルであり、第１伝送ゲートＴＧ１の反転制御端の電位がハイレベルであり、第１伝送ゲートＴＧ１がカットオフされ、第１クロック信号ＣＫが第１伝送ゲートＴＧ１を介して伝送できなくなる。このとき、オンされた第１スイッチングトランジスタＴ１が第１ノードＡの電位を低減させるので、第２スイッチングトランジスタＴ２がカットオフされ、第２ノードＢの信号が第１出力端ＯＵＴ１に伝送できなくなり、第３トランジスタＴ３がオンされ、このとき第３トランジスタＴ３、第３インバータＮ３、第４インバータＮ４が首尾接続されるループ状構造を構成し、それぞれの端の電位を前の時刻の状態に保持し、新しい時刻が来るまでに変更しない。このとき、第１出力端ＯＵＴ１が前の段階のローレベルを保持するので、第４伝送ゲートＴＧ４の非反転制御端がローレベルであり、第４伝送ゲートＴＧ４の反転制御端がハイレベルであり、第４伝送ゲートＴＧ４がカットオフされ、第２クロック信号ＣＫＢが第３ノードＣに伝送できなくなるが第５スイッチングトランジスタＴ５のゲート電極がハイレベルであり、第５スイッチングトランジスタＴ５がオンされ、第３ノードＣの電位をローレベルに低減させる。このとき、第７インバータＮ７の出力端がハイレベルであり、第８インバータＮ８の出力端がローレベルである。即ち、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１の非反転制御端がハイレベルであり、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１の反転制御端がローレベルであり、第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１がオンされ、対応して第６伝送ゲートＴＧ６、第８伝送ゲートＴＧ８、第１０伝送ゲートＴＧ１０及び第１２伝送ゲートＴＧ１２がカットオフされ、リセット信号ＲＥＳＥＴ１がオンされた第５伝送ゲートＴＧ５、第７伝送ゲートＴＧ７、第９伝送ゲートＴＧ９及び第１１伝送ゲートＴＧ１１を介して対応する第２出力端に出力される。ここで、このときリセット信号ＲＥＳＥＴ１がローレベル信号である。
以上は、シフトレジスターの順方向走査を例として説明したものであるが、当該シフトレジスターは逆方向走査にも適用可能であり、シフトレジスターが逆方向走査するとき、ＣＮＢ=１、ＣＮ=０、次の１級の出力信号が前の１級の入力信号であり、具体的な手順は上述した順方向走査するときの手順と同じであるので、ここで詳しく説明しない。
同一の発明思想のもとで、図７に示すように、本発明の実施例はカスケード接続された複数のシフトレジスターゲートを備える駆動回路をさらに提供する。ここで、
第１級シフトレジスターＳＲ(１)の以外に、たの各級シフトレジスターＳＲ(２)乃至ＳＲ(Ｎ)の第１信号入力端ＳＴＶ１がそのカスケード接続された前の１級シフトレジスターの第１出力端ＯＵＴ１に接続され、
最後１級シフトレジスターＳＲ(Ｎ)の以外に、他の各級シフトレジスターＳＲ(１)乃至ＳＲ(Ｎ-１)の第２信号入力端ＳＴＶ２がそのカスケード接続された次の１級シフトレジスターの第１出力端ＯＵＴ１に接続される。
第１級シフトレジスターＳＲ(１)の以外に、たの各級シフトレジスターＳＲ(２)乃至ＳＲ(Ｎ)の第１信号入力端ＳＴＶ１がそのカスケード接続された前の１級シフトレジスターの第１出力端ＯＵＴ１に接続され、
最後１級シフトレジスターＳＲ(Ｎ)の以外に、他の各級シフトレジスターＳＲ(１)乃至ＳＲ(Ｎ-１)の第２信号入力端ＳＴＶ２がそのカスケード接続された次の１級シフトレジスターの第１出力端ＯＵＴ１に接続される。
さらに、第１級シフトレジスターＳＲ(１)の第１信号入力端ＳＴＶ１がフレームトリガ信号端Ｓ１に接続され、
最後１級シフトレジスターＳＲ(Ｎ)の第２信号入力端ＳＴＶ２がフレームエンド信号端Ｒｅｓに接続される。
最後１級シフトレジスターＳＲ(Ｎ)の第２信号入力端ＳＴＶ２がフレームエンド信号端Ｒｅｓに接続される。
具体的に、上述したゲート駆動回路中のそれぞれのシフトレジスターの詳細な構成は、機能及び構成において、本発明の上述したシフトレジスターと同じであるので、ここで重複して贅言しない。
同一の発明思想のもとで、本発明の実施例は、シフトレジスターの駆動方法をされに提供する。前記方法は、
第１段階：前記第１信号入力端にハイレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する。
第１段階：前記第１信号入力端にハイレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する。
第２段階：前記第１信号入力端にハイレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にハイレベル信号を提供し、前記第１出力端に前記ハイレベル信号を出力する。
第３段階：前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にハイレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ハイレベル信号を出力する。
第４段階：前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にハイレベル信号を提供し、前記第１クロック信号端にハイレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する。
第５段階：前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する。
さらに、本発明の実施例に係る上述した駆動方法において、シフトレジスターに第２制御モジュール及び第２出力制御モジュールが含まれるとき、駆動方法は、以下の段階をさらに含む。
第１段階、前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する。
第２段階、前記第２クロック信号にローレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する。
第３段階、前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端が順次Ｎ個前記第３クロック信号入力端が提供する信号と同じのハイレベル信号を出力する。
第４段階、前記第２クロック信号にローレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する。
第５段階、前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する。
ここで、駆動方法の具体的過程に対して、シフトレジスターの実施例において詳細に説明したので、詳しく説明せず贅言しない。
同一の発明思想のもとで、本発明の実施例は上述のゲート駆動回路を備える表示装置をさらに提供する。当該ゲート駆動回路により、表示装置におけるアレイ基板上のそれぞれのゲートラインに走査信号を提供する。その具体的実現形態につき、上述のゲート駆動回路の説明を参照すればよいので、ここで贅言しない。
本発明の実施例は、前記シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置を提供する。シフトレジスターは、第１制御モジュールと、走査制御モジュールと、第１出力制御モジュールと、をそなえる。第１制御モジュールは、前記第１入力信号端及び前記第２信号入力端に入力するパルス信号の少なくとも一方がハイレベルパルス信号であるとき、第１クロック信号端が出力する第１クロック信号を第１ノードに提供し、又は、第１入力信号端及び第２信号入力端に入力するパルス信号がそれぞれローレベルパルス信号であるとき、第１電圧信号端が出力する第１電圧信号を第１ノードに提供する。走査制御モジュールは、順方向走査するとき、第１信号入力端の信号を第２ノードに提供し、逆方向走査するとき、第２信号入力端の信号を第２ノードに提供する。第１出力制御モジュールは、第１ノード電位の制御のもとで第２ノード電位を第１出力端に出力する。上述したそれぞれのモジュールを設けることでシフトレジスターの作動過程が簡素化されるとともに、第１信号入力端と第２信号の入力端及びそれぞれのモジュールを制御することで、第１クロック信号端が各行ごとを走査する時間内に２つのパルスだけを出力し、スイッチング周波数が低減され、消費電力をよりよく低減できる。
勿論、当業者が、本発明の主旨を離脱しない範囲で、本発明に対していろんな変更や変形を行うことが可能である。このように、本発明に対する修正や変形が本願発明の特許請求の範囲に属するか又はそれと同等技術的範囲内に属する場合、本発明はこれらの修正や変形や変更を包括することを意図する。
１ 第１制御モジュール
２ 走査制御モジュール
３ 第１出力制御モジュール
２ 走査制御モジュール
３ 第１出力制御モジュール
Claims (18)
- 第１信号入力端、第２信号入力端、第１クロック信号端、第１電圧信号端及び第１ノードにそれぞれ接続され、前記第１入力信号端及び前記第２信号入力端に入力するパルス信号の少なくとも一方がオンパルス信号であるとき、前記第１クロック信号端が出力する第１クロック信号を前記第１ノードに提供し、前記第１入力信号端及び第２信号入力端に入力するパルス信号がそれぞれオフパルス信号であるとき、前記第１電圧信号端が出力する第１電圧信号を前記第１ノードに提供する、第１制御モジュールと、
第１信号入力端、第２信号入力端及び第２ノードにそれぞれ接続され、順方向走査するとき、前記第１信号入力端の信号を前記第２ノードに提供し、逆方向走査するとき第２信号入力端の信号を前記第２ノードに提供する、走査制御モジュールと、
前記第１ノード、前記第２ノード及び第１出力端にそれぞれ接続され、前記第１ノード電位の制御のもとで前記第２ノード電位を前記第１出力端に出力する、第１出力制御モジュールと、
を備える、シフトレジスター。 - 請求項1に記載のシフトレジスターにおいて、
前記第１出力端、第２クロック信号端、第３ノード及び第２電圧信号端にそれぞれ接続され、前記第１出力端の電位の制御のもとで前記第２クロック信号端が出力する第２クロック信号、又は前記第２電圧信号端が出力する第２電圧信号を前記第３ノードに提供する、第２制御モジュールと、
前記第３ノード、リセット信号端、Ｎ個第３クロック信号端及びＮ個第２出力端にそれぞれ接続され、前記第３ノード電位の制御のもとで前記リセット信号端が出力するリセット信号を前記Ｎ個第２出力端に提供し、又は、前記第３ノード電位の制御のもとで第ｎ個前記第３クロック信号端が出力するクロック信号を第ｎ個前記第２出力端に提供し、ただし、Ｎは１又は１より大きい正整数であり、第ｎ個前記第２出力端は前記Ｎ個第２出力端に属する、第２出力制御モジュールと、
をさらに備え、
前記第１クロック信号と前記第２クロック信号は位相が逆であり、それぞれの前記第３クロック信号端が発送したクロック信号のクロック周期が前記第１クロック信号のクロック周期の１/２に等しく、前記第３クロック信号端が発送するクロック信号のデューティ比が１/Ｎであり、前記第１クロック信号がハイレベルパルス信号を出力し始めるとき、前記第１乃至第Ｎ個第３クロック信号端が出力するクロック信号の位相は順次２π/Ｎが遅延する、シフトレジスター。 - 請求項1又は２に記載のシフトレジスターにおいて、
前記第１制御モジュールは、
入力端が前記第１信号入力端及び前記第２信号入力端にそれぞれ接続され、出力端が第１インバータの入力端、第１伝送ゲートの反転制御端及び第１スイッチングトランジスタのゲート電極にそれぞれ接続される、ＮＯＲゲートと、
入力端が前記ＮＯＲゲートの出力端に接続され、出力端が第１伝送ゲートの非反転制御端に接続される、第１インバータと、
入力端が前記第１クロック信号端に接続され、出力端が前記第１ノードに接続され、非反転制御端が前記第１インバータの出力端に接続され、反転制御端が前記ＮＯＲゲートの出力端に接続される、第１伝送ゲートと、
ゲート電極が前記ＮＯＲゲートの出力端に接続され、ソース電極が前記第１電圧信号端に接続され、ドレイン電極が前記第１ノードに接続される、Ｎ型トランジスタである、第１スイッチングトランジスタと、を備えるシフトレジスター。 - 請求項1に記載のシフトレジスターにおいて、
前記走査制御モジュールは、
反転制御端が第３電圧信号端に接続され、非反転制御端が第４電圧信号端に接続され、入力端が前記第１信号入力端に接続され、出力端が前記第２ノードに接続される、第２伝送ゲートと、
反転制御端が前記第４電圧信号端に接続され、非反転制御端が前記第３電圧信号端に接続され、入力端が前記第２信号入力端に接続され、出力端が前記第２ノードに接続される、第３伝送ゲートと、を備えるシフトレジスター。 - 請求項1に記載のシフトレジスターにおいて、
前記第１出力制御モジュールは、
ゲート電極が前記第１ノードに接続され、ソース電極が前記第２ノードに接続される、第２スイッチングトランジスタと、
入力端が前記第１ノードに接続される、第２インバータと、
ゲート電極が前記第２インバータの出力端に接続され、ドレイン電極が前記第２スイッチングトランジスタのドレイン電極に接続される、第３スイッチングトランジスタと、を備え、
前記第２スイッチングトランジスタ及び前記第３スイッチングトランジスタがＮ型トランジスタである、シフトレジスター。 - 請求項5に記載のシフトレジスターにおいて、
前記第１出力制御モジュールは、
入力端が前記第２スイッチングトランジスタのドレイン電極及び前記第３スイッチングトランジスタのドレイン電極にそれぞれ接続される、第３インバータと、
出力端が前記第３スイッチングトランジスタのソース電極に接続される、第４インバータと、
入力端が前記第３インバータの出力端及び前記第４インバータの入力端に接続され、出力端が前記第１出力端にそれぞれ接続される、第５インバータと、をさらに備える、シフトレジスター。 - 請求項６に記載のシフトレジスターにおいて、
ゲート電極がリセット信号端に接続され、ソース電極が第５電圧信号端に接続され、ドレイン電極が前記第５インバータの入力端、第３インバータの出力端及び第４インバータの出力端にそれぞれ接続される、第４スイッチングトランジスタをさらに備え、
前記第４スイッチングトランジスタがＮ型トランジスタである、シフトレジスター。 - 請求項２に記載のシフトレジスターにおいて、
前記第２制御モジュールは、
入力端が前記第２クロック信号端に接続され、出力端が前記第３ノードに接続され、非反転制御端が前記第１出力端に接続され、反転制御端が前記第６インバータの出力端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第４伝送ゲートと、
入力端が前記第１出力端に接続され、出力端が前記第４伝送ゲートの反転制御端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第６インバータと、
ゲート電極が前記第６インバータの出力端及び前記第４伝送ゲートの反転制御端に接続され、ソース電極が前記第３ノードにそれぞれ接続され、ドレイン電極が第２電圧信号端に接続される、第５スイッチングトランジスタと、を備え、
前記第５スイッチングトランジスタがＮ型トランジスタである、シフトレジスター。 - 請求項２に記載のシフトレジスターにおいて、
前記第２出力制御モジュールは、
入力端が前記第３ノードに接続され、出力端がＮ個出力制御サーブモジュールの一端及び第８インバータの入力端にそれぞれ接続される、第７インバータと、
入力端がＮ個前記出力制御サーブモジュールの一端及び前記第７インバータの出力端にそれぞれ接続され、出力端がＮ個前記出力制御サーブモジュールの他端にそれぞれ接続される、第８インバータと、
それぞれは、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、前記リセット信号端が出力するリセット信号をそれぞれの前記出力制御サーブモジュールに対応するＮ個前記第２出力端に提供し、又は、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、第ｎ個前記第３クロック信号端が発送するクロック信号をそれぞれの第ｎ個前記第２出力端に提供する、Ｎ個出力制御サーブモジュールと、を備えるシフトレジスター。 - 請求項９に記載のシフトレジスターにおいて、
前記出力制御サーブモジュールは、
入力端が前記リセット信号端に接続され、非反転制御端が前記第７インバータの出力端に接続され、反転制御端が前記第８インバータの出力端に接続される、第５伝送ゲートと、
入力端がＮ個前記第３クロック信号端に接続され、反転制御端が前記第７インバータの出力端に接続され、非反転制御端が前記第８インバータの出力端に接続される、第６伝送ゲートと、を備えるシフトレジスター。 - 請求項１０に記載のシフトレジスターにおいて、
前記出力制御サーブモジュールは、
入力端が前記第５伝送ゲートの出力端及び前記第６伝送ゲートの出力端にそれぞれ接続され、出力端が第１０インバータの入力端に接続される、第９インバータと、
入力端が前記第９インバータの出力端に接続され、出力端が前記第２出力端に接続される、第１０インバータと、さらに備えるシフトレジスター。 - 請求項８〜１１のいずれか一項に記載のシフトレジスターにおいて、
前記Ｎが４である、シフトレジスター。 - 第１信号入力端、第２信号入力端、第１クロック信号端、第１電圧信号端及び第１ノードにそれぞれ接続され、前記第１入力信号端及び前記第２信号入力端に入力するパルス信号の少なくとも一方がオンパルス信号であるとき、前記第１クロック信号端が出力する第１クロック信号を前記第１ノードに提供し、前記第１入力信号端及び第２信号入力端に入力するパルス信号がそれぞれオフパルス信号であるとき、前記第１電圧信号端が出力する第１電圧信号を前記第１ノードに提供する、第１制御モジュールと、
第１信号入力端、第２信号入力端及び第２ノードにそれぞれ接続され、順方向走査するとき、前記第１信号入力端の信号を前記第２ノードに提供し、逆方向走査するとき第２信号入力端の信号を前記第２ノードに提供する、走査制御モジュールと、
前記第１ノード、前記第２ノード及び第１出力端にそれぞれ接続され、前記第１ノード電位の制御のもとで前記第２ノード電位を前記第１出力端に出力する、第１出力制御モジュールと、
ゲート電極がリセット信号端に接続され、ソース電極が第５電圧信号端に接続され、ドレイン電極が第５インバータの入力端、第３インバータの出力端及び第４インバータの出力端にそれぞれ接続される、第４スイッチングトランジスタと、
前記第１出力端、第２クロック信号端、第３ノード及び第２電圧信号端にそれぞれ接続され、前記第１出力端の電位の制御のもとで前記第２クロック信号端が出力する第２クロック信号、又は前記第２電圧信号端が出力する第２電圧信号を前記第３ノードに提供する、第２制御モジュールと、
前記第３ノード、リセット信号端、Ｎ個第３クロック信号端及びＮ個第２出力端にそれぞれ接続され、前記第３ノード電位の制御のもとで前記リセット信号端が出力するリセット信号を前記Ｎ個第２出力端に提供し、又は、前記第３ノード電位の制御のもとで第ｎ個前記第３クロック信号端が出力するクロック信号を第ｎ個前記第２出力端に提供し、ただし、Ｎは１又は１より大きい正整数であり、第ｎ個前記第２出力端は前記Ｎ個第２出力端に属する、第２出力制御モジュールと、
を備え、
前記第１クロック信号と前記第２クロック信号は位相が逆であり、それぞれの前記第３クロック信号端が発送したクロック信号のクロック周期が前記第１クロック信号のクロック周期の１/２に等しく、前記第３クロック信号端が発送するクロック信号のデューティ比が１/Ｎであり、前記第１クロック信号がハイレベルパルス信号を出力し始めるとき、前記第１乃至第Ｎ個第３クロック信号端が出力するクロック信号の位相は順次２π/Ｎが遅延し、
前記第１制御モジュールは、
入力端が前記第１信号入力端及び前記第２信号入力端にそれぞれ接続され、出力端が第１インバータの入力端、第１伝送ゲートの反転制御端及び第１スイッチングトランジスタのゲート電極にそれぞれ接続される、ＮＯＲゲートと、
入力端が前記ＮＯＲゲートの出力端に接続され、出力端が第１伝送ゲートの非反転制御端に接続される、第１インバータと、
入力端が前記第１クロック信号端に接続され、出力端が前記第１ノードに接続され、非反転制御端が前記第１インバータの出力端に接続され、反転制御端が前記ＮＯＲゲートの出力端に接続される、第１伝送ゲートと、
ゲート電極が前記ＮＯＲゲートの出力端に接続され、ソース電極が前記第１電圧信号端に接続され、ドレイン電極が前記第１ノードに接続される、第１スイッチングトランジスタと、
を備え、
前記走査制御モジュールは、
前記反転制御端が第３電圧信号端に接続され、非反転制御端が前記第４電圧信号端に接続され、入力端が前記第１信号入力端に接続され、出力端が前記第２ノードに接続される、第２伝送ゲートと、
反転制御端が前記第４電圧信号端に接続され、非反転制御端が前記第３電圧信号端に接続され、入力端が前記第２信号入力端に接続され、出力端が前記第２ノードに接続される、第３伝送ゲートと、
を備え、
前記第１出力制御モジュールは、
ゲート電極が前記第１ノードに接続され、ソース電極が前記第２ノードに接続される、第２スイッチングトランジスタと、
入力端が前記第１ノードに接続される、第２インバータと、
ゲート電極が前記第２インバータの出力端に接続され、ドレイン電極が前記第２スイッチングトランジスタのドレイン電極に接続される、第３スイッチングトランジスタと、
入力端が前記第２スイッチングトランジスタのドレイン電極及び前記第３スイッチングトランジスタのドレイン電極にそれぞれ接続される、第３インバータと、
出力端が前記第３スイッチングトランジスタのソース電極に接続される、第４インバータと、
入力端が前記第３インバータの出力端及び前記第４インバータの入力端に接続され、出力端が前記第１出力端にそれぞれ接続される、第５インバータと、
を備え、
前記第２制御モジュールは、
入力端が前記第２クロック信号端に接続され、出力端が前記第３ノードに接続され、非反転制御端が前記第１出力端に接続され、反転制御端が前記第６インバータの出力端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第４伝送ゲートと、
入力端が前記第１出力端に接続され、出力端が前記第４伝送ゲートの反転制御端及び前記第５スイッチングトランジスタのゲート電極にそれぞれ接続される、第６インバータと、
ゲート電極が前記第６インバータの出力端及び前記第４伝送ゲートの反転制御端に接続され、ソース電極が前記第３ノードにそれぞれ接続され、ドレイン電極が第２電圧信号端に接続される、第５スイッチングトランジスタと、
を備え、
前記第２出力制御モジュールは、
入力端が前記第３ノードに接続され、出力端がＮ個出力制御サーブモジュールの一端及び第８インバータの入力端にそれぞれ接続される、第７インバータと、
入力端がＮ個前記出力制御サーブモジュールの一端及び前記第７インバータの出力端にそれぞれ接続され、出力端がＮ個前記出力制御サーブモジュールの他端にそれぞれ接続される、第８インバータと、
それぞれは、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、前記リセット信号端が出力するリセット信号をそれぞれの前記出力制御サーブモジュールに対応するＮ個前記第２出力端に提供し、又は、前記第７インバータの出力端の電位及び前記第８インバータの出力端の電位の制御のもとで、第ｎ個前記第３クロック信号端が発送するクロック信号をそれぞれの第ｎ個前記第２出力端に提供する、Ｎ個出力制御サーブモジュールと、
を備え、
前記出力制御サーブモジュールは、
入力端が前記リセット信号端に接続され、非反転制御端が前記第７インバータの出力端に接続され、反転制御端が前記第８インバータの出力端に接続される、第５伝送ゲートと、
入力端がＮ個前記第３クロック信号端に接続され、反転制御端が前記第７インバータの出力端に接続され、非反転制御端が前記第８インバータの出力端に接続される、第６伝送ゲートと、
入力端が前記第５伝送ゲートの出力端及び前記第６伝送ゲートの出力端にそれぞれ接続され、出力端が第１０インバータの入力端に接続される、第９インバータと、
入力端が前記第９インバータの出力端に接続され、出力端が前記第２出力端に接続される、第１０インバータと、
を備え、
前記第１スイッチングトランジスタ、第２スイッチングトランジスタ及び前記第３スイッチングトランジスタ、前記第４スイッチングトランジスタ及び前記第５スイッチングトランジスタがＮ型トランジスタである、シフトレジスター。 - カスケード接続された複数の請求項１-１２のいずれか１項に記載のシフトレジスター、又は、カスケード接続された複数の請求項１３に記載されたシフトレジスター回路を備えるゲート駆動回路であって、
第１級シフトレジスターの以外に、他の各級シフトレジスターの第１信号入力端がそのカスケード接続された前級シフトレジスターの第１出力端に接続され、
最後１級シフトレジスターの以外に、他の各級シフトレジスターの第２信号入力端がそのカスケード接続された次級シフトレジスターの第１出力端に接続される、ゲート駆動回路。 - 請求項１４に記載のゲート駆動回路において、
第１級シフトレジスターの第１信号入力端がフレームトリガ信号端に接続され、
最後１級シフトレジスターの第２信号入力端がフレームエンド信号端に接続される、ゲート駆動回路。 - 請求項１-１２のいずれか１項に記載のシフトレジスター、又は請求項１３に記載のシフトレジスターを駆動する駆動方法であって、
前記第１信号入力端にハイレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する、第１段階と、
前記第１信号入力端にハイレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にハイレベル信号を提供し、前記第１出力端に前記ハイレベル信号を出力する、第２段階と、
前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にハイレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ハイレベル信号を出力する、第３段階と、
前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にハイレベル信号を提供し、前記第１クロック信号端にハイレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する、第４段階と、
前記第１信号入力端にローレベル信号を提供し、前記第２信号入力端にローレベル信号を提供し、前記第１クロック信号端にローレベル信号を提供し、前記第１出力端に前記ローレベル信号を出力する、第５段階と、を含む、
駆動方法。 - 請求項１６に記載の駆動方法において、
前記シフトレジスターに第２制御モジュール及び第２出力制御モジュールが含まれるとき、前記駆動方法は、
前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第１段階と、
前記第２クロック信号にローレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第２段階と、
前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端が順次Ｎ個前記第３クロック信号入力端が提供する信号と同じのハイレベル信号を出力する、第３段階と、
前記第２クロック信号にローレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第４段階と、
前記第２クロック信号にハイレベル信号を提供し、前記リセット信号端にローレベル信号を提供し、Ｎ個前記第３クロック信号端に順次ハイレベル信号を提供し、Ｎ個前記第２出力端のそれぞれがローレベル信号を出力する、第５段階と、を含む、
駆動方法。 - 請求項１４又は１５に記載のゲート駆動回路を備える表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710718885.2 | 2017-08-21 | ||
| CN201710718885.2A CN109427307B (zh) | 2017-08-21 | 2017-08-21 | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
| PCT/CN2018/088214 WO2019037496A1 (zh) | 2017-08-21 | 2018-05-24 | 移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020532033A true JP2020532033A (ja) | 2020-11-05 |
| JP2020532033A5 JP2020532033A5 (ja) | 2021-07-26 |
| JP7296729B2 JP7296729B2 (ja) | 2023-06-23 |
Family
ID=65438346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018562604A Active JP7296729B2 (ja) | 2017-08-21 | 2018-05-24 | シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11227562B2 (ja) |
| EP (1) | EP3675115B1 (ja) |
| JP (1) | JP7296729B2 (ja) |
| CN (1) | CN109427307B (ja) |
| WO (1) | WO2019037496A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109872673B (zh) * | 2019-04-09 | 2022-05-20 | 京东方科技集团股份有限公司 | 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置 |
| CN110517628B (zh) * | 2019-08-30 | 2021-03-05 | 京东方科技集团股份有限公司 | 显示装置、栅极驱动电路、移位寄存电路及其驱动方法 |
| CN111292702B (zh) * | 2020-03-31 | 2022-04-15 | 京东方科技集团股份有限公司 | 一种驱动电路及其驱动方法、显示装置 |
| CN112542146B (zh) * | 2020-11-03 | 2023-01-10 | 惠科股份有限公司 | 一种逻辑运算电路和显示驱动电路 |
| US20230317017A1 (en) * | 2022-04-01 | 2023-10-05 | Meta Platforms Technologies, Llc | Grouped display gate scanning in foveated resolution displays |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102324221A (zh) * | 2010-11-30 | 2012-01-18 | 友达光电股份有限公司 | 多任务式栅驱动电路 |
| CN104700806A (zh) * | 2015-03-26 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 |
| CN104992662A (zh) * | 2015-08-04 | 2015-10-21 | 京东方科技集团股份有限公司 | Goa单元及其驱动方法、goa电路、显示装置 |
| CN105609071A (zh) * | 2016-01-05 | 2016-05-25 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 |
| CN106201111A (zh) * | 2016-08-05 | 2016-12-07 | 京东方科技集团股份有限公司 | 触控驱动电路和触控显示器件 |
| US20160365050A1 (en) * | 2014-12-02 | 2016-12-15 | Boe Technology Group Co., Ltd. | Shift register unit and driving method thereof, gate driving circuit and display device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3780852B2 (ja) | 2001-01-31 | 2006-05-31 | セイコーエプソン株式会社 | シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器 |
| US6919875B2 (en) * | 2001-10-02 | 2005-07-19 | Rohm Co., Ltd. | Flip-flop circuit, shift register and scan driving circuit for display device |
| EP2104110B1 (en) | 2004-06-14 | 2013-08-21 | Semiconductor Energy Laboratory Co, Ltd. | Shift register and semiconductor display device |
| CN103106881A (zh) | 2013-01-23 | 2013-05-15 | 京东方科技集团股份有限公司 | 一种栅极驱动电路、阵列基板及显示装置 |
| CN103390392B (zh) * | 2013-07-18 | 2016-02-24 | 合肥京东方光电科技有限公司 | Goa电路、阵列基板、显示装置及驱动方法 |
| TWI515709B (zh) * | 2014-02-14 | 2016-01-01 | 友達光電股份有限公司 | 顯示器及其放電控制電路 |
| CN104157248A (zh) * | 2014-05-08 | 2014-11-19 | 京东方科技集团股份有限公司 | 栅极驱动电路、栅极驱动方法和显示装置 |
| CN104269145B (zh) * | 2014-09-05 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
| CN104966480B (zh) | 2015-07-21 | 2017-08-25 | 京东方科技集团股份有限公司 | 阵列基板行驱动电路单元、驱动电路和显示面板 |
| KR102446668B1 (ko) * | 2016-01-19 | 2022-09-26 | 삼성디스플레이 주식회사 | 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치 |
| CN105788555B (zh) * | 2016-05-19 | 2018-04-10 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
| CN106328034B (zh) * | 2016-08-19 | 2019-02-05 | 京东方科技集团股份有限公司 | 触控移位寄存器、其驱动方法、触控驱动电路及相关装置 |
| CN106710548B (zh) * | 2016-12-28 | 2018-06-01 | 武汉华星光电技术有限公司 | Cmos goa电路 |
-
2017
- 2017-08-21 CN CN201710718885.2A patent/CN109427307B/zh active Active
-
2018
- 2018-05-24 EP EP18825559.0A patent/EP3675115B1/en active Active
- 2018-05-24 JP JP2018562604A patent/JP7296729B2/ja active Active
- 2018-05-24 WO PCT/CN2018/088214 patent/WO2019037496A1/zh unknown
- 2018-05-24 US US16/313,747 patent/US11227562B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102324221A (zh) * | 2010-11-30 | 2012-01-18 | 友达光电股份有限公司 | 多任务式栅驱动电路 |
| US20120133392A1 (en) * | 2010-11-30 | 2012-05-31 | Au Optronics Corp. | Multiplex gate driving circuit |
| US20160365050A1 (en) * | 2014-12-02 | 2016-12-15 | Boe Technology Group Co., Ltd. | Shift register unit and driving method thereof, gate driving circuit and display device |
| CN104700806A (zh) * | 2015-03-26 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 |
| WO2016150089A1 (zh) * | 2015-03-26 | 2016-09-29 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路、显示面板及显示装置 |
| US20170039973A1 (en) * | 2015-03-26 | 2017-02-09 | Boe Technology Group Co., Ltd. | Shift register, gate driving circuit, display panel and display apparatus |
| CN104992662A (zh) * | 2015-08-04 | 2015-10-21 | 京东方科技集团股份有限公司 | Goa单元及其驱动方法、goa电路、显示装置 |
| CN105609071A (zh) * | 2016-01-05 | 2016-05-25 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 |
| US20170193946A1 (en) * | 2016-01-05 | 2017-07-06 | Boe Technology Group Co., Ltd. | Shift register and driving method thereof, gate electrode driving circuit, and display device |
| CN106201111A (zh) * | 2016-08-05 | 2016-12-07 | 京东方科技集团股份有限公司 | 触控驱动电路和触控显示器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11227562B2 (en) | 2022-01-18 |
| WO2019037496A1 (zh) | 2019-02-28 |
| EP3675115A1 (en) | 2020-07-01 |
| CN109427307B (zh) | 2020-06-30 |
| EP3675115B1 (en) | 2023-09-13 |
| JP7296729B2 (ja) | 2023-06-23 |
| CN109427307A (zh) | 2019-03-05 |
| EP3675115A4 (en) | 2021-05-12 |
| US20210233483A1 (en) | 2021-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7296729B2 (ja) | シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置 | |
| JP6691310B2 (ja) | クロック信号の負荷を低減させるｃｍｏｓ ｇｏａ回路 | |
| JP6414920B2 (ja) | シフトレジスタユニット、表示パネル及び表示装置 | |
| WO2017054399A1 (zh) | 一种移位寄存器, 其驱动方法, 栅极驱动电路及显示装置 | |
| WO2017054338A1 (zh) | Cmos goa电路 | |
| US9881542B2 (en) | Gate driver on array (GOA) circuit cell, driver circuit and display panel | |
| US11200860B2 (en) | Shift register unit, gate driving circuit and driving method thereof | |
| US10923207B2 (en) | Shift register unit and method for driving the same, gate driving circuit and display apparatus | |
| TWI473069B (zh) | 閘極驅動裝置 | |
| US9711238B2 (en) | Shift register, scan signal line driver circuit, display panel and display device | |
| WO2014153813A1 (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置与显示装置 | |
| CN101241247B (zh) | 移位寄存器及液晶显示装置 | |
| CN106504692B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
| CN106782663B (zh) | 一种移位寄存器及栅极驱动电路 | |
| CN107871468B (zh) | 输出复位电路、栅极集成驱动电路、驱动方法及显示装置 | |
| CN105788509B (zh) | Goa扫描单元、goa扫描电路、显示面板及显示装置 | |
| US20060013352A1 (en) | Shift register and flat panel display apparatus using the same | |
| WO2017008488A1 (zh) | 移位寄存单元、移位寄存器、栅极驱动电路和显示装置 | |
| US7499517B2 (en) | Shift register and shift register set using the same | |
| JP6369928B2 (ja) | シフトレジスタ回路 | |
| CN106782396B (zh) | 阵列基板栅极驱动电路 | |
| US7564440B2 (en) | Shift register unit | |
| US20190295489A1 (en) | Shift register, driving method, gate driving circuit, and display device | |
| US11830408B2 (en) | Shift register unit and method of driving the same, gate driving circuit, and display device | |
| US11177011B2 (en) | Bit data shifter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210519 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230613 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7296729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |