CN109427307A - 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 - Google Patents

一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN109427307A
CN109427307A CN201710718885.2A CN201710718885A CN109427307A CN 109427307 A CN109427307 A CN 109427307A CN 201710718885 A CN201710718885 A CN 201710718885A CN 109427307 A CN109427307 A CN 109427307A
Authority
CN
China
Prior art keywords
signal
phase inverter
output
transmission gate
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710718885.2A
Other languages
English (en)
Other versions
CN109427307B (zh
Inventor
黄飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710718885.2A priority Critical patent/CN109427307B/zh
Priority to PCT/CN2018/088214 priority patent/WO2019037496A1/zh
Priority to JP2018562604A priority patent/JP7296729B2/ja
Priority to US16/313,747 priority patent/US11227562B2/en
Priority to EP18825559.0A priority patent/EP3675115B1/en
Publication of CN109427307A publication Critical patent/CN109427307A/zh
Application granted granted Critical
Publication of CN109427307B publication Critical patent/CN109427307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

本发明公开了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，移位寄存器包括：第一控制模块、扫描控制模块和第一输出模块；通过上述各模块的设置简化了移位寄存器的工作过程，并且，第一信号输入端和第二信号的输入端和各模块的控制使第一时钟信号端在每一行扫描时间内只输出两个脉冲，降低了开关频率，很好的降低了功耗。

Description

一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
技术领域
本发明涉及显示技术领域，尤指一种移位寄存器、其驱动方法、栅极驱动电路及显示装置。
背景技术
在薄膜晶体管显示器中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(TFT，Thin Film Transistor)的栅极提供栅极驱动信号。栅极驱动电路可以通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(Gate Driver on Array,GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
目前，现有的栅极驱动电路由多个移位寄存器级联组成，各级移位寄存器主要是通过时钟信号和上一级移位寄存器发送的扫描触发信号的控制向显示面板上对应的栅极扫描线上输入栅极驱动信号。但是，随着显示技术的发展，人们对显示面板的像素的要求越来越高，从而向显示面板上的栅极扫描线发送栅极驱动信号的栅极驱动电路中的移位寄存器的数量也越来越多。
然而，在现有的栅极驱动电路中，通常采用较多的三态门、或与非门等较为复杂的结构，使栅极驱动电路的电路结构和工作过程变得复杂，生产成本提高，同时增加了栅极驱动电路的能耗。
因此，如何简化栅极驱动电路的结构，节约生产成本，使栅极驱动电路的工作过程简单有效是本领域技术人员亟需解决的技术问题。
发明内容
本发明实施例提供了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，用以简化栅极驱动电路的结构，使栅极驱动电路的工作过程简单有效，同时降低栅极驱动电路的不必要的功耗。
因此，本发明实施例提供的一种移位寄存器，包括：第一控制模块、扫描控制模块和第一输出模块；其中，
所述第一控制模块分别与第一信号输入端、第二信号输入端、第一时钟信号端、第一电压信号端和第一节点相连，所述第一控制模块用于在所述第一输入信号端和第二信号输入端输入的脉冲信号至少一个为高电平脉冲信号时，将所述第一时钟信号端输出的第一时钟信号提供给所述第一节点，或，在所述第一输入信号端和第二信号输入端输入的脉冲信号均为低电平脉冲信号时，将所述第一电压信号端输出的第一电压信号提供给所述第一节点；
所述扫描控制模块分别与第一信号输入端、第二信号输入端和第二节点相连，所述扫描控制模块用于在正向扫描时将所述第一信号输入端的信号提供给所述第二节点，在反向扫描时将第二信号输入端的信号提供给所述第二节点；
所述第一输出模块分别与所述第一节点、所述第二节点和第一输出端连接，所述第一输出模块用于在所述第一节点电位的控制下将所述第二节点电位输出给所述第一输出端。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，还包括：第二控制模块和第二输出模块；其中，
所述第二控制模块分别与所述第一输出端、第二时钟信号端、第三节点和第二电压信号端相连，所述第二控制模块用于在所述第一输出端的电位的控制下将所述第二时钟信号端输出的第二时钟信号或所述第二电压信号端输出的第二电压信号提供给所述第三节点；
所述第二输出模块分别与所述第三节点、重置信号端、N个第三时钟信号端以及N个第二输出端连接，所述第二输出模块用于在所述第三节点电位的控制下将所述重置信号端输出的重置信号提供给所述N个第二输出端，或者，用于在所述第三节点电位的控制下将第n个所述第三时钟信号端输出的时钟信号提供给第n个所述第二输出端，其中，N为大于或等于1的正整数，n属于N；
其中，所述第一时钟信号与所述第二时钟信号的相位相反；各所述第三时钟信号端发出的时钟信号的时钟周期等于所述第一时钟信号的时钟周期的1/2；所述第三时钟信号端发出的时钟信号的占空比为1/N，在所述第一时钟信号开始输出高电平脉冲信号时，所述第1至第N个第三时钟信号端输出的时钟信号的相位依次延迟2π/N。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一控制模块包括：或非门、第一反相器、第一传输门和第一开关晶体管；
所述或非门的输入端分别与所述第一信号输入端和第二信号输入端连接，所述或非门的输出端分别与所述第一反相器的输入端、所述第一传输门的反相控制端和所述第一开关晶体管的栅电极连接；
所述第一反相器的输入端与所述或非门的输出端连接，所述第一反相器的输出端与所述第一传输门的正相控制端连接；
所述第一传输门的输入端与所述第一时钟信号端连接，所述第一传输门的输出端与所述第一节点连接，所述第一传输门的正相控制端与所述第一反相器的输出端连接，所述第一传输门的反相控制端与所述或非门的输出端连接；
所述第一开关晶体管的栅电极与所述或非门的输出端连接，所述第一开关晶体管的源电极与所述第一电压信号端连接，所述第一开关晶体管的漏电极与所述第一节点连接，其中，所述第一开关晶体管为N型晶体管。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述扫描控制模块包括：第二传输门和第三传输门；
所述第二传输门的所述反向控制端与第三电压信号端连接，所述第二传输门的正向控制端与所述第四电压信号端连接，所述第二传输门的输入端与所述第一信号输入端连接，所述第二传输门的输出端与所述第二节点连接；
所述第三传输门的反向控制端与所述第四电压信号端连接，所述第三传输门的正向控制端与所述第三电压信号端连接，所述第三传输门的输入端与所述第二信号输入端连接，所述第三传输门的输出端与所述第二节点连接。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出模块包括：第二开关晶体管、第三开关晶体管、第二反相器、第三反相器、第四反相器和第五反相器；
所述第二开关晶体管的栅电极与所述第一节点连接，所述第二开关晶体管的源电极与所述第二节点连接，所述第二开关晶体管的漏电极分别与所述第三反相器的输入端和所述第三开关晶体管的漏电极连接；；
所述第二反相器的输入端与所述第一节点连接，所述第二反相器的输出端与所述第三开关晶体管的栅电极连接；
所述第三反相器的输入端分别与所述第二开关晶体管漏电极和所述第三开关晶体管的漏电极连接，所述第三反相器的输出端分别与所述第四反相器的输入端和所述第五反相器的输入端连接；
所述第四反相器的输入端与所述第三反相器的输出端和所述第五反相器的输入端连接，所述第四反相器的输出端与所述第三开关晶体管的源电极连接；
所述第三开关晶体管的栅电极与所述第二反相器的输出端连接，所述第三开关晶体管的源电极与所述第四反相器的输出端连接，所述第三开关晶体管的漏电极分别与所述第二开关晶体管的漏电极和所述第三反相器的输入端连接；
所述第五反相器的输入端分别与所述第三反相器的输出端和所述第四反相器的输入端连接，所述第五反相器的输出端与所述第一输出端连接；
其中，所述第二开关晶体管为N型晶体管，所述第三开关晶体管为P型晶体管。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，还包括：第四开关晶体管；
所述第四开关晶体管的栅电极与复位信号端连接；所述第四开关晶体管的源电极与第五电压信号端连接，所述第四开关晶体管的漏电极分别与所述第五反相器的输入端、第三反相器的输出端和第四反相器的输出端连接；
其中，所述第四开关晶体管为N型晶体管。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二控制模块包括：第四传输门、第六反相器和第五开关晶体管；
所述第四传输门的输入端与所述第二时钟信号端连接，所述第四传输门的输出端与所述第三节点连接，所述第四传输门的正相控制端与所述第一输出端连接，所述第四传输门的反相控制端分别与所述第六反相器的输出端和所述第五开关晶体管的栅电极连接；
所述第六反相器的输入端与所述第一输出端连接，所述第六反相器的输出端分别与所述第四传输门的反相控制端和所述第五开关晶体管的栅电极连接；
所述第五开关晶体管的栅电极分别与所述第六反相器的输出端和所述第四传输门的反相控制端连接，所述第五开关晶体管的源电极与所述第三节点连接，所述第五开关晶体管的漏电极与第二电压信号端连接；
其中，所述第五开关晶体管为N型晶体管。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二输出模块包括：第七反相器、第八反相器和N个输出控制子模块；
所述第七反相器的输入端与所述第三节点连接，所述第七反相器的输出端分别与N个所述输出控制子模块的一端和第八反相器的输入端连接；
所述第八反相器的输入端分别与N个所述输出控制子模块的一端和第七反相器的输出端连接，所述第八反相器的输出端分别与N个所述输出控制子模块的另一端连接；
各所述输出控制子模块用于在第七反相器的输出端的电位和所述第八反相器的输出端的电位的控制下，将所述重置信号端输出的重置信号提供给各所述输出控制子模块对应的N个所述第二输出端，或者，用于在第七反相器的输出端的电位和所述第八反相器的输出端的电位的控制下，将第n个所述第三时钟信号端发出的时钟信号提供给各第n个所述第二输出端。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述输出控制子模块包括：第五传输门、第六传输门、第九反相器和第十反相器；
所述第五传输门的输入端与所述重置信号端连接，所述第五传输门的输出端与所述第九反相器的输入端连接，所述第五传输门的正相控制端与所述第七反相器的输出端连接，所述第五传输门的反相控制端与所述第八反相器的输出端连接；
所述第六传输门的输入端与N个所述第三时钟信号端连接，所述第六传输门的输出端与所述第九反相器的输入端连接，所述第六传输门的反相控制端与所述第七反相器的输出端连接，所述第六传输门的正相控制端与所述第八反相器的输出端连接；
所述第九反相器的输入端分别于所述第五传输门的输出端和所述第六传输门的输出端连接，所述第九反相器的输出端与所述第十反相器的输入端连接；
所述第十反相器的输入端与所述第九反相器的输出端连接，所述第十反相器的输出端与所述第二输出端连接。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述N等于4。
相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实例提供的上述的任一种移位寄存器；其中，
除第一级移位寄存器之外，其余各级移位寄存器的第一信号输入端与其级联的上一级移位寄存器的第一输出端相连；
除最后一级移位寄存器之外，其余各级移位寄存器的第二信号输入端与其级联的下一级移位寄存器的第一输出端相连。
在一种可能的实施方式中，在本发明实施例提供的上述栅极驱动电路中，还包括：
第一级移位寄存器的第一信号输入端与帧触发信号端相连；
最后一级移位寄存器的第二信号输入端与帧结束信号端相连。
相应地，本发明实施例还提供了一种移位寄存器的驱动方法，包括：
第一阶段，向所述第一信号输入端提供高电平信号，向所述第二信号输入端提供低电平信号，向所述第一时钟信号端提供低电平信号，所述第一输出端输出所述低电平信号；
第二阶段，向所述第一信号输入端提供高电平信号，向所述第二信号输入端提供低电平信号，向所述第一时钟信号端提供高电平信号，所述第一输出端输出所述高电平信号；
第三阶段，向所述第一信号输入端提供低电平信号，向所述第二信号输入端提供高电平信号，向所述第一时钟信号端提供低电平信号，所述第一输出端输出所述高电平信号；
第四阶段，向所述第一信号输入端提供低电平信号，向所述第二信号输入端提供高电平信号，向所述第一时钟信号端提供高电平信号，所述第一输出端输出所述低电平信号；
第五阶段，向所述第一信号输入端提供低电平信号，向所述第二信号输入端提供低电平信号，向所述第一时钟信号端提供低电平信号，所述第一输出端输出所述低电平信号。
在一种可能的实施方式中，在本发明实施例提供的上述驱动方法中，在所述移位寄存器包括第二控制模块和第二输出模块时，所述驱动方法还包括：
第一阶段，向所述第二时钟信号提供高电平信号，向所述重置信号端提供低电平信号，N个所述第二输出端均输出低电平信号；
第二阶段，向所述第二时钟信号提供低电平信号，向所述重置信号端提供低电平信号，向N个所述第三时钟信号端依次提供高电平信号，N个所述第二输出端均输出低电平信号；
第三阶段，向所述第二时钟信号提供高电平信号，向所述重置信号端提供低电平信号，向N个所述第三时钟信号端依次提供高电平信号，N个所述第二输出端依次输出与N个所述第三时钟信号输入端提供的信号相同的高电平信号；
第四阶段，向所述第二时钟信号提供低电平信号，向所述重置信号端提供低电平信号，向N个所述第三时钟信号端依次提供高电平信号，N个所述第二输出端均输出低电平信号；
第五阶段，向所述第二时钟信号提供高电平信号，向所述重置信号端提供低电平信号，向N个所述第三时钟信号端依次提供高电平信号，N个所述第二输出端均输出低电平信号。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种栅极驱动电路。
本发明实施例提供的上述移位寄存器、其驱动方法、栅极驱动电路及显示装置，移位寄存器包括：第一控制模块、扫描控制模块和第一输出模块；第一控制模块用于在第一输入信号端和第二信号输入端输入的脉冲信号至少一个为高电平脉冲信号时，将第一时钟信号端输出的第一时钟信号提供给第一节点，或，在第一输入信号端和第二信号输入端输入的脉冲信号均为低电平脉冲信号时，将第一电压信号端输出的第一电压信号提供给第一节点；扫描控制模块用于在正向扫描时将第一信号输入端的信号提供给第二节点，在反向扫描时将第二信号输入端的信号提供给第二节点；第一输出模块用于在第一节点电位的控制下将第二节点电位输出给第一输出端。通过上述各模块的设置简化了移位寄存器的工作过程，并且，第一信号输入端和第二信号的输入端和各模块的控制使第一时钟信号端在每一行扫描时间内只输出两个脉冲，降低了开关频率，很好的降低了功耗。
附图说明
图1为本发明实施例提供的移位寄存器的结构示意图之一；
图2为本发明实施例提供的移位寄存器的结构示意图之二；
图3为本发明实施例提供的移位寄存器的具体结构示意图之一；
图4为本发明实施例提供的移位寄存器的具体结构示意图之二；
图5为本发明实施例提供的移位寄存器的具体结构示意图之三；
图6为本发明实施例提供的移位寄存器的电路时序示意图；
图7为本发明实施例提供的栅极驱动电路的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置的具体实施方式进行详细地说明。
本发明实施例提供的一种移位寄存器，如图1所示，包括：第一控制模块1、扫描控制模块2和第一输出模块3；其中，
第一控制模块1分别与第一信号输入端STV1、第二信号输入端STV2、第一时钟信号端CK、第一电压信号端V1和第一节点A相连，第一控制模块1用于在第一输入信号端STV1和第二信号输入端STV2输入的脉冲信号至少一个为高电平脉冲信号时，将第一时钟信号端CK输出的第一时钟信号提供给第一节点A，或，在第一输入信号端STV1和第二信号输入端STV2输入的脉冲信号均为低电平脉冲信号时，将第一电压信号端V1输出的第一电压信号提供给第一节点A；
扫描控制模块2分别与第一信号输入端STV1、第二信号输入端STV2和第二节点B相连，扫描控制模块2用于在正向扫描时将第一信号输入端STV1的信号提供给第二节点B，在反向扫描时将第二信号输入端STV2的信号提供给第二节点B；
第一输出模块3分别与第一节点A、第二节点B和第一输出端OUT1连接，第一输出模块3用于在第一节点A的电位的控制下将第二节点B的电位输出给第一输出端OUT1。
本发明实施例提供的上述移位寄存器，包括：第一控制模块、扫描控制模块和第一输出模块；第一控制模块用于在第一输入信号端和第二信号输入端输入的脉冲信号至少一个为高电平脉冲信号时，将第一时钟信号端输出的第一时钟信号提供给第一节点，或，在第一输入信号端和第二信号输入端输入的脉冲信号均为低电平脉冲信号时，将第一电压信号端输出的第一电压信号提供给第一节点；扫描控制模块用于在正向扫描时将第一信号输入端的信号提供给第二节点，在反向扫描时将第二信号输入端的信号提供给第二节点；第一输出模块用于在第一节点电位的控制下将第二节点电位输出给第一输出端。通过上述各模块的设置简化了移位寄存器的工作过程，并且，第一信号输入端和第二信号的输入端和各模块的控制使第一时钟信号端在每一行扫描时间内只输出两个脉冲，降低了开关频率，很好的降低了功耗。
需要说明的时，在本发明实施例提供的上述移位寄存器中，第一信号输入端发出的脉冲信号和第二信号输入端发出的脉冲信号中之一与扫描触发信号相同，另一相对扫描触发信号延迟第一时钟信号一个时钟周期。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
具体地，在本发明实施例提供的上述移位寄存器中，如图2所示，还包括：第二控制模块4和第二输出模块5；其中，
第二控制模块4分别与第一输出端OUT1、第二时钟信号端CKB、第三节点C和第二电压信号端V2相连，第二控制模块4用于在第一输出端OUT1的电位的控制下将第二时钟信号端CKB输出的第二时钟信号或第二电压信号端V2输出的第二电压信号提供给第三节点C；
第二输出模块5分别与第三节点C、重置信号端RESET1、N个第三时钟信号端CKn以及N个第二输出端outn连接，第二输出模块5用于在第三节点c的电位的控制下将重置信号端RESET1输出的重置信号提供给N个第二输出端outn，或者，用于在第三节点C的电位的控制下将第n个第三时钟信号端CKn输出的时钟信号提供给第n个第二输出端outn，其中，N为大于或等于1的正整数，n属于N；
其中，第一时钟信号与第二时钟信号的相位相反；各第三时钟信号端发出的时钟信号的时钟周期等于第一时钟信号的时钟周期的1/2；第三时钟信号端发出的时钟信号的占空比为1/N，在第一时钟信号开始输出高电平脉冲信号时，第1至第N个第三时钟信号端输出的时钟信号的相位依次延迟2π/N。
在具体实施时，本发明实施例提供的上述移位寄存器中，通过第二控制模块和第二输出模块的设置，使得一级电路可以输出多级所需的栅极信号，通过该种设置方式可以极大的降低显示面板的整体功耗。
具体地，在本发明实施例提供的上述移位寄存器中，如图3所示，第一控制模块1包括：或非门NA、第一反相器N1、第一传输门TG1和第一开关晶体管T1；
或非门NA的输入端分别与第一信号输入端STV1和第二信号输入端STV2连接，或非门NA的输出端分别与第一反相器N1的输入端、第一传输门TG1的反相控制端和第一开关晶体管T1的栅电极连接；
第一反相器N1的输入端与或非门NA的输出端连接，第一反相器N1的输出端与第一传输门TG1的正相控制端连接；
第一传输门TG1的输入端与第一时钟信号端CK连接，第一传输门TG1的输出端与第一节点A连接，第一传输门TG1的正相控制端与第一反相器N1的输出端连接，第一传输门TG1的反相控制端与或非门NA的输出端连接；
第一开关晶体管T1的栅电极与或非门NA的输出端连接，第一开关晶体管T1的源电极与第一电压信号端V1连接，第一开关晶体管T1的漏电极与第一节点A连接，其中，第一开关晶体管T1为N型晶体管。
具体地，在具体实施时，当第一信号输入端和第二信号输入端输入的脉冲信号至少一个为高电平脉冲信号时，或非门的输入端将低电平脉冲信号提供给第一反相器的输入端、第一传输门的反相控制端和第一开关晶体管的栅电极，第一反相器的输出端输出高电平信号并将该高电平信号提供给第一传输门的正向控制端，由于第一开关晶体管为N型晶体管，所以第一开关晶体管截止，此时，第一传输门导通，第一时钟信号通过第一传输门传输至第一节点；当第一信号输入端和第二信号输入端输入的脉冲信号均为低电平脉冲信号时，或非门输出端将高电平信号提供给脉冲信号提供给第一反相器的输入端、第一传输门的反相控制端和第一开关晶体管的栅电极，第一反相器的输出端输出低电平信号并将该低电平信号提供给第一传输门的正向控制端，此时，第一传输门截止，第一开关晶体管导通，将第一电压信号端输出的第一电压提供给第一节点，其中第一电压一般为低电位或接地。
以上仅是举例说明移位寄存器中第一控制模块的具体结构，在具体实施时，第一控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
具体地，在本发明实施例提供的上述移位寄存器中，如图3所示，扫描控制模块2包括：第二传输门TG2和第三传输门TG3；
第二传输门TG2的反向控制端与第三电压信号端CN连接，第二传输门TG2的正向控制端与第四电压信号端CNB连接，第二传输门TG2的输入端与第一信号输入端STV1连接，第二传输门TG2的输出端与第二节点B连接；
第三传输门TG3的反向控制端与第四电压信号端CNB连接，第三传输门TG3的正向控制端与第三电压信号端CN连接，第三传输门TG3的输入端与第二信号输入端STV2连接，第三传输门TG3的输出端与第二节点B连接。
在具体实施时，第二传输门的输入端与第一信号输入端相连，用于在正向扫描时在第三电压信号端和第四电压信号端的控制下，将第一信号输入端的信号提供给第二节点；第三传输门的输入端与第二信号输入端相连，用于在反向扫描时在第三电压信号端和第四电压信号端的控制下，将第一信号输入端的信号提供给第二节点。其中，在正向扫描时，第三信号端发出的第三电压信号为低电平，第四信号端发出的第四电压信号为高电平；在反向扫描时，第三信号端发出的第三电压信号为高电平，第四信号端发出的第四电压信号为低电平。
以上仅是举例说明移位寄存器中扫描控制模块的具体结构，在具体实施时，扫描控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
具体地，在本发明实施例提供的上述移位寄存器中，如图3所示，第一输出模块3包括：第二开关晶体管T2、第三开关晶体管T3、第二反相器N2、第三反相器N3、第四反相器N4和第五反相器N5；
第二开关晶体管T2的栅电极与第一节点A连接，第二开关晶体管T2的源电极与第二节点B连接，第二开关晶体管T2的漏电极分别与第三反相器N3的输入端和第三开关晶体管T3的漏电极连接；；
第二反相器N2的输入端与第一节点A连接，第二反相器N2的输出端与第三开关晶体管T3的栅电极连接；
第三反相器N3的输入端分别与第二开关晶体管T2漏电极和第三开关晶体管T3的漏电极连接，第三反相器N3的输出端分别与第四反相器N4的输入端和第五反相器N5的输入端连接；
第四反相器N4的输入端与第三反相器N3的输出端和第五反相器N4的输入端连接，第四反相器N4的输出端与第三开关晶体管T3的源电极连接；
第三开关晶体管T3的栅电极与第二反相器N2的输出端连接，第三开关晶体管T3的源电极与第四反相器N4的输出端连接，第三开关晶体管T3的漏电极分别与第二开关晶体管T2的漏电极和第三反相器N3的输入端连接；
第五反相器N5的输入端分别与第三反相器N3的输出端和第四反相器N4的输入端连接，第五反相器N5的输出端与第一输出端OUT1连接；
其中，第二开关晶体管T2为N型晶体管，第三开关晶体管T3为P型晶体管。
在具体实施时，由于第二开关晶体管为N型开关晶体管，因此第二开关晶体管用于在第一节点的电位为高电位时将第二节点的电位提供给第三反向器的输入端；当第一节点的电位为高电平时，第二反相器的输出端输出的为低电平，此时，由于第三开关晶体管为P型开关晶体管，第三开关晶体管打开，第三反相器与第四反相器形成首尾相接的双稳态结构，即第三反相器的输入端通过第三开关晶体管与第四反相器的输出端相连，第三反相器的输出端与第四反相器的输入端相连，上述连接方式保持第三反相器输出的稳定性，从而保证第一输出端输出信号的稳定性。
以上仅是举例说明移位寄存器中第一输出模块的具体结构，在具体实施时，第一输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
具体地，在本发明实施例提供的上述移位寄存器中，如图4所示，还包括：第四开关晶体管T4；
第四开关晶体管T4的栅电极与复位信号端RESET2连接；第四开关晶体管T4的源电极与第五电压信号端V5连接，第四开关晶体管T4的漏电极分别与第五反相器N5的输入端、第三反相器N3的输出端和第四反相器N4的输出端连接；
其中，第四开关晶体管T4为N型晶体管。
在具体实施时，在移位寄存器进行扫描时，复位信号端输出的复位信号为低电平信号，由于第四开关晶体管为N型开关晶体管，因此第四开关晶体管关闭，当在快速放电状态时，复位信号端输出的复位信号为高电平信号，此时第四开关晶体管打开，第四开关晶体管将第五电压信号端输出的电压提供给第五反相器的输入端，使第一输出端输出的信号为低电平，其中，第五电压信号端输出的信号为高电平信号。
在具体实施时，为了通过一级输入能够实现多级输出，节省移位寄存器的能耗，在本发明实施例提供的上述移位寄存器中，如图5所示，第二控制模块4包括：第四传输门TG4、第六反相器N6和第五开关晶体管T5；
第四传输门TG4的输入端与第二时钟信号端CKB连接，第四传输门TG4的输出端与第三节点C连接，第四传输门TG4的正相控制端与第一输出端OUT1连接，第四传输门TG4的反相控制端分别与第六反相器N6的输出端和第五开关晶体管T5的栅电极连接；
第六反相器N6的输入端与第一输出端OUT1连接，第六反相器N6的输出端分别与第四传输门TG4的反相控制端和第五开关晶体管T5的栅电极连接；
第五开关晶体管T5的栅电极分别与第六反相器N6的输出端和第四传输门TG4的反相控制端连接，第五开关晶体管T5的源电极与第三节点C连接，第五开关晶体管T5的漏电极与第二电压信号端V2连接；
其中，第五开关晶体管T5为N型晶体管。
在具体实施时，当第一输出端的信号为高电位时，将第一输出端的信号分别提供给第四传输门的正向控制端和第六反相器的输入端，第六反相器的输出端将输出的低电位信号分别提供给第四传输门的反相控制端和第五开关晶体管的栅电极，此时，第五开关晶体管截止，第四传输门导通，第二时钟信号端发出的第二时钟信号通过导通的第四传输门传输给第三节点，因此，在第一输出端的电位为高电位时，将第二时钟信号端输出的第二时钟信号提供给第三节点；当第一输出端的信号为低电位时，将第一输出端的信号分别提供给第四传输门的正向控制端和第六反相器的输入端，第六反相器的输出端将输出的高电位信号分别提供给第四传输门的反相控制端和第五开关晶体管的栅电极，此时，第四传输门截止，第五开关晶体管导通，第二电压信号端发出的第二电压信号通过导通的第五开关晶体管提供给第三节点，其中，第二电压信号端发出的第二电压信号为低电平信号，因此，当第一输出端的电压为低电平时将第二电压信号端发出的第二电压信号提供给第三节点，即将第三节点的电位拉低。
需要说明的是上述所有开关晶体管的源电极和漏电极可以根据具体的信号传输情况进行功能性的互换，在此不作具体限定。
以上仅是举例说明移位寄存器中第二控制模块的具体结构，在具体实施时，第二控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
具体地，在本发明实施例提供的上述移位寄存器中，如图5所示，第二输出模块5包括：第七反相器N7、第八反相器N8和N个输出控制子模块51；
第七反相器N7的输入端与第三节点C连接，第七反相器N7的输出端分别与N个输出控制子模块51的一端和第八反相器N8的输入端连接；
第八反相器N8的输入端分别与N个输出控制子模块51的一端和第七反相器N7的输出端连接，第八反相器N8的输出端分别与N个输出控制子模块51的另一端连接；
各输出控制子模块51用于在第七反相器N7的输出端的电位和第八反相器N8的输出端的电位的控制下，将重置信号端RESET1输出的重置信号提供给各输出控制子模块51对应的N个第二输出端，或者，用于在第七反相器N7的输出端的电位和第八反相器N8的输出端的电位的控制下，将第n个第三时钟信号端发出的时钟信号提供给各第n个第二输出端。
在具体实施时，第七反相器将第三节点的电位进行反相输出，并将输出的信号提供给第八反相器的输入端和N个输出控制子模块，第八反相器再将第七反相器的输出信号进行反相输出，并将第八反相器输出的信号也提供给N个输出控制子模块，通过将第七反相器的输出信号和第八反相器输出的信号提供给N个输出控制子模块，以控制N个输出控制子模块将重置信号端输出的重置信号提供给各输出控制子模块对应的N个第二输出端，或者，将第n个第三时钟信号端发出的时钟信号提供给各第n个第二输出端。
以上仅是举例说明移位寄存器中第二输出模块的具体结构，在具体实施时，第二输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
较佳地，在本发明实施例提供的上述移位寄存器中，如图5所示，输出控制子模块51包括：第五传输门TG5、第六传输门TG6、第九反相器N9和第十反相器N10；
第五传输门TG5的输入端与重置信号端RESET1连接，第五传输门TG5的输出端与第九反相器N9的输入端连接，第五传输门TG5的正相控制端与第七反相器N7的输出端连接，第五传输门TG5的反相控制端与第八反相器N8的输出端连接；
第六传输门TG6的输入端与N个第三时钟信号端连接，第六传输门TG6的输出端与第九反相器N9的输入端连接，第六传输门TG6的反相控制端与第七反相器N7的输出端连接，第六传输门TG6的正相控制端与第八反相器N8的输出端连接；
第九反相器N9的输入端分别于第五传输门TG5的输出端和第六传输门TG6的输出端连接，第九反相器N9的输出端与第十反相器N10的输入端连接；
第十反相器N10的输入端与第九反相器N9的输出端连接，第十反相器N10的输出端与第二输出端连接。
在具体实施时，当第七反相器的输出端为高电平，第八反相器的输出端为低电平时，第六传输门的正向控制端为低电位，第六传输门的反相控制端为高电位，第六传输门截止，此时，第五传输门的正向控制端为高电平，第五传输门的反相控制端为低电平，第五传输门导通，重置信号端发出的重置信号通过导通的第五传输门提供给第九反相器的输入端，经过第九反相器和第十反相器后提供给对应的第二输出端；当第七反相器的输出端为低电平，第八反相器的输出端为高电平，第五传输门的正向控制端为低电位，第五传输门的反相控制端为高电位，第五传输门截止，此时，第六传输门的正向控制端为高电平，第六传输门的反相控制端为低电平，第六传输门导通，第三时钟信号端发出的第三时钟信号通过导通的第六传输门提供给第九反相器的输入端，经过第九反相器和第十反相器后提供给对应的第二输出端。
较佳地，本发明实施例提供的上述移位寄存器中，N等于4。即上述移位寄存器包括4个输出控制子模块，通过一级输入可以实现4级输出。
需要说明的是，N等于4只是一种较佳地实施例，其中N为大于或等于1的正整数，N的具体取值要根据移位寄存器的具体情况而定，在此不作具体限定。
以上仅是举例说明移位寄存器中输出控制子模块的具体结构，在具体实施时，输出控制子模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
下面通过具体的实施例结合时序图对本发明实施例移位寄存器的正向扫描的工作过程作以描述。下述描述中以1表示高电平信号，0表示低电平信号。
以图3和图5的移位寄存器为例，其工作时序图如图6所示，可以分为T1、T2、T3、T4、T5五个阶段，其中，以CNB＝0，CN＝1为例，CK1、CK2、CK3和CK4均以高电平为有效信号，且CK1自第一时钟信号CK输出高点平时开始进行输出，CK2、CK3和CK4依次进行输出。
在T1阶段，STV1＝1，STV2＝0，CK＝0，CKB＝0。
由于STV1＝1，STV2＝0，或非门输NA出低电平信号，此时，第一开关晶体管T1截止，第一传输门TG1的正相控制端的电位为高电平，第一传输门TG1的反相控制端的电位为低电平，第一传输门TG1导通，第一时钟信号通过导通的第一传输门TG1传输至第一节点A；由于第一时钟信号为低电平信号，所以第二开关晶体管T2截止，第二节点B的信号不能传输至第一输出端OUT1，此时第一输出端OUT1保持低电位，因此第四传输门TG4的正相控制端为低电位，第四传输门TG4的反相控制端为高电位，第四传输门TG4截止，第二时钟信号不能传输至第三节点C；而第五开关晶体管T5的栅电极为高电位，第五开关晶体T5管导通，将第三节点C的电位拉低至低电位，此时，第七反相器N7的输出端为高电位，第八反相器N8的输出端为低电位，即第五传输门TG5的正相控制端为高电位，第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11的反相控制端为低电位，第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11导通，相应的第六传输门TG6、第八传输门TG8、第十传输门TG10和第十二传输门TG12截止，重置信号通过导通的第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11输出给对应的第二输出端，其中此时重置信号为低电平信号。
在T2阶段，STV1＝1，STV2＝0，CK＝1，CKB＝0。
由于STV1＝1，STV2＝0，或非门NA输出低电平信号，此时，第一开关晶体管T1截止，第一传输门TG1的正相控制端的电位为高电平，第一传输门TG1的反相控制端的电位为低电平，第一传输门TG1导通，第一时钟信号通过导通的第一传输门TG1传输至第一节点A；由于第一时钟信号为高电平信号，所以第二开关晶体管T2导通，第二节点B的信号通过导通的第二开关晶体管T2传输至第三反相器N3的输入端，并通过第三反相器N3、第四反相器N4和导通的第三开关晶体管T3组成的双稳结构传输给第五反相器N5的输入端，再经过第五反相器N5的反相处理将高电平信号提供给第一输出端OUT1，由于第一输出端OUT1的电位为高电位，所以第四传输门TG4的正相控制端为高电位，第四传输门TG4的反相控制端为低电位，第四传输门TG4导通，第五开关晶体管T5截止，第二时钟信号通过导通的第四传输门TG4传输至第三节点C，其中第二时钟信号为低电位；此时，第七反相器N7的输出端为高电位，第八反相器N8的输出端为低电位，即第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11的正相控制端为高电位，第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11的反相控制端为低电位，第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11导通，相应的第六传输门TG6、第八传输门TG8、第十传输门TG10和第十二传输门TG12截止，重置信号通过导通的第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11输出给对应的第二输出端，其中此时重置信号为低电平信号。
在T3阶段，STV1＝0，STV2＝1，CK＝0，CKB＝1。
由于STV1＝0，STV2＝1，或非门NA输出低电平信号，此时，第一开关晶体管T1截止，第一传输门TG1的正相控制端的电位为高电平，第一传输门TG1的反相控制端的电位为低电平，第一传输门TG1导通，第一时钟信号通过导通的第一传输门TG1传输至第一节点A；由于第一时钟信号为低电平信号，所以第二开关晶体管T2导通，第二节点B的信号通过导通的第二开关晶体管T2传输至第三反相器N3的输入端，其中此时第二节点B的电位为低电位，第二节点B的信号通过第三反相器N3、第四反相器N4和导通的第三开关晶体管T3组成的双稳结构传输给第五反相器N5的输入端，再经过第五反相器N5的反相处理将高电平信号提供给第一输出端OUT1，由于第一输出端OUT1的电位为高电位，所以第四传输门TG4的正相控制端为高电位，第四传输门TG4的反相控制端为低电位，第四传输门TG4导通，第五开关晶体管T5截止，第二时钟信号通过导通的第四传输门TG4传输至第三节点C，其中第二时钟信号为高电平信号；此时，第七反相器N7的输出端为低电位，第八反相器N8的输出端为高电位。
即第六传输门TG6的正相控制端为高电位，第六传输门TG6的反相控制端为低电位，第六传输门TG6导通，相应的第五传输门TG5截止，CK1通过导通的第六传输门TG6输出给第二输出端OUT21；第八传输门TG8的正相控制端为高电位，第八传输门TG8的反相控制端为低电位，第八传输门TG8导通，相应的第七传输门TG7截止，CK2通过导通的第八传输门TG8输出给第二输出端OUT22；第十传输门TG10的正相控制端为高电位，第十传输门TG10的反相控制端为低电位，第十传输门TG10导通，相应的第九传输门TG9截止，CK3通过导通的第十传输门TG10输出给第二输出端OUT23；第十二传输门TG12的正相控制端为高电位，第十二传输门TG12的反相控制端为低电位，第十二传输门TG12导通，相应的第十一传输门TG11截止，CK4通过导通的第十二传输门TG12输出给第二输出端OUT24。
在T4阶段，STV1＝0，STV2＝1，CK＝1，CKB＝0。
由于STV1＝0，STV2＝1，或非门NA输出低电平信号，此时，第一开关晶体管T1截止，第一传输门TG1的正相控制端的电位为高电平，第一传输门TG1的反相控制端的电位为低电平，第一传输门TG1导通，第一时钟信号通过导通的第一传输门TG1传输至第一节点A；由于第一时钟信号为高电平信号，所以第二开关晶体管T2导通，第二节点B的信号通过导通的第二开关晶体管T2传输至第三反相器N3的输入端，其中第二节点B的电位为低电平信号，第二节点B的信号通过第三反相器N3、第四反相器N4和导通的第三开关晶体管T3组成的双稳结构传输给第五反相器N5的输入端，再经过第五反相器N5的反相处理将低电平信号提供给第一输出端OUT1，由于第一输出端OUT1的电位为低电位，所以第四传输门TG4的正相控制端为低电位，第四传输门TG4的反相控制端为高电位，第四传输门TG4截止，第五开关晶体管T5导通，第二时钟信号不能通过导通的第四传输门TG4传输至第三节点C，第五开关晶体管T5将第三节点C的电位拉低；此时，第七反相器N7的输出端为高电位，第八反相器N8的输出端为低电位，即第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11的正相控制端为高电位，第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11的反相控制端为低电位，第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11导通，相应的第六传输门TG6、第八传输门TG8、第十传输门TG10和第十二传输门TG12截止，重置信号通过导通的第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11输出给对应的第二输出端，其中此时重置信号为低电平信号。
在T5阶段，STV1＝0，STV2＝0，CK＝0，CKB＝1。
由于STV1＝0，STV2＝0，或非门NA输出高电平信号，此时，第一开关晶体管T1导通，第一传输门TG1的正相控制端的电位为低电平，第一传输门TG1的反相控制端的电位为高电平，第一传输门TG1截止，第一时钟信号不能通过第一传输门TG1传输；此时导通第一开关晶体管T1将第一节点A的电位拉低，因此第二开关晶体管T2截止，第二节点B的信号不能传输至第一输出端OUT1，此时第一输出端OUT1保持上一阶段的低电位，因此第四传输门TG4的正相控制端为低电位，第四传输门TG4的反相控制端为高电位，第四传输门TG4截止，第二时钟信号不能传输至第三节点C；而第五开关晶体管T5的栅电极为高电位，第五开关晶体管T5导通，将第三节点C的电位拉低至低电位，此时，第七反相器N7的输出端为高电位，第八反相器N8的输出端为低电位，即第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11的正相控制端为高电位，第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11的反相控制端为低电位，第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11导通，相应的第六传输门TG6、第八传输门TG8、第十传输门TG10和第十二传输门TG12截止，重置信号通过导通的第五传输门TG5、第七传输门TG7、第九传输门TG9和第十一传输门TG11输出给对应的第二输出端，其中此时重置信号为低电平信号。
以上是以移位寄存器正向扫描为例进行说明的，该移位寄存器也适用于反向扫描的过程，当移位寄存器进行反向扫描时，CNB＝1，CN＝0，下一级的输出信号为上一级的输入信号，具体步骤与上述正向扫描时的步骤相同，在此不再详述。
基于同一发明构思，如图7所示，本发明实施例还提供了一种栅极驱动电路，包括级联的多个移位寄存器；其中，
除第一级移位寄存器SR(1)之外，其余各级移位寄存器SR(2)至SR(N)的第一信号输入端STV1与其级联的上一级移位寄存器的第一输出端OUT1相连；
除最后一级移位寄存器SR(N)之外，其余各级移位寄存器SR(1)至SR(N-1)的第二信号输入端STV2与其级联的下一级移位寄存器的第一输出端OUT1相连。
进一步地，第一级移位寄存器SR(1)的第一信号输入端STV1与帧触发信号端S1相连；
最后一级移位寄存器SR(N)的第二信号输入端STV2与帧结束信号端Res相连。
具体地，上述栅极驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种移位寄存器的驱动方法，包括：
第一阶段，向第一信号输入端提供高电平信号，向第二信号输入端提供低电平信号，向第一时钟信号端提供低电平信号，第一输出端输出低电平信号；
第二阶段，向第一信号输入端提供高电平信号，向第二信号输入端提供低电平信号，向第一时钟信号端提供高电平信号，第一输出端输出高电平信号；
第三阶段，向第一信号输入端提供低电平信号，向第二信号输入端提供高电平信号，向第一时钟信号端提供低电平信号，第一输出端输出高电平信号；
第四阶段，向第一信号输入端提供低电平信号，向第二信号输入端提供高电平信号，向第一时钟信号端提供高电平信号，第一输出端输出低电平信号；
第五阶段，向第一信号输入端提供低电平信号，向第二信号输入端提供低电平信号，向第一时钟信号端提供低电平信号，第一输出端输出低电平信号。
进一步地，本发明实施例提供的上述驱动方法中，在移位寄存器包括第二控制模块和第二输出模块时，驱动方法还包括：
第一阶段，向第二时钟信号提供高电平信号，向重置信号端提供低电平信号，N个第二输出端均输出低电平信号；
第二阶段，向第二时钟信号提供低电平信号，向重置信号端提供低电平信号，向N个第三时钟信号端依次提供高电平信号，N个第二输出端均输出低电平信号；
第三阶段，向第二时钟信号提供高电平信号，向重置信号端提供低电平信号，向N个第三时钟信号端依次提供高电平信号，N个第二输出端依次输出与N个第三时钟信号输入端提供的信号相同的高电平信号；
第四阶段，向第二时钟信号提供低电平信号，向重置信号端提供低电平信号，向N个第三时钟信号端依次提供高电平信号，N个第二输出端均输出低电平信号；
第五阶段，向第二时钟信号提供高电平信号，向重置信号端提供低电平信号，向N个第三时钟信号端依次提供高电平信号，N个第二输出端均输出低电平信号。
其中，驱动方法的具体过程在移位寄存器的实施例中已经给出了详细的说明，重复之处在此就不再详述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的栅极驱动电路，通过该栅极驱动电路为显示装置中阵列基板上的各栅线提供扫描信号，其具体实施可参见上述栅极驱动电路的描述，相同之处不再赘述。
本发明实施例提供的上述移位寄存器、其驱动方法、栅极驱动电路及显示装置，移位寄存器包括：第一控制模块、扫描控制模块和第一输出模块；第一控制模块用于在第一输入信号端和第二信号输入端输入的脉冲信号至少一个为高电平脉冲信号时，将第一时钟信号端输出的第一时钟信号提供给第一节点，或，在第一输入信号端和第二信号输入端输入的脉冲信号均为低电平脉冲信号时，将第一电压信号端输出的第一电压信号提供给第一节点；扫描控制模块用于在正向扫描时将第一信号输入端的信号提供给第二节点，在反向扫描时将第二信号输入端的信号提供给第二节点；第一输出模块用于在第一节点电位的控制下将第二节点电位输出给第一输出端。通过上述各模块的设置简化了移位寄存器的工作过程，并且，第一信号输入端和第二信号的输入端和各模块的控制使第一时钟信号端在每一行扫描时间内只输出两个脉冲，降低了开关频率，很好的降低了功耗。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种移位寄存器，其特征在于，包括：第一控制模块、扫描控制模块和第一输出模块；其中，
所述第一控制模块分别与第一信号输入端、第二信号输入端、第一时钟信号端、第一电压信号端和第一节点相连，所述第一控制模块用于在所述第一输入信号端和第二信号输入端输入的脉冲信号至少一个为高电平脉冲信号时，将所述第一时钟信号端输出的第一时钟信号提供给所述第一节点，或，在所述第一输入信号端和第二信号输入端输入的脉冲信号均为低电平脉冲信号时，将所述第一电压信号端输出的第一电压信号提供给所述第一节点；
所述扫描控制模块分别与第一信号输入端、第二信号输入端和第二节点相连，所述扫描控制模块用于在正向扫描时将所述第一信号输入端的信号提供给所述第二节点，在反向扫描时将第二信号输入端的信号提供给所述第二节点；
所述第一输出模块分别与所述第一节点、所述第二节点和第一输出端连接，所述第一输出模块用于在所述第一节点电位的控制下将所述第二节点电位输出给所述第一输出端。
2.如权利要求1所述的移位寄存器，其特征在于，还包括：第二控制模块和第二输出模块；其中，
所述第二控制模块分别与所述第一输出端、第二时钟信号端、第三节点和第二电压信号端相连，所述第二控制模块用于在所述第一输出端的电位的控制下将所述第二时钟信号端输出的第二时钟信号或所述第二电压信号端输出的第二电压信号提供给所述第三节点；
所述第二输出模块分别与所述第三节点、重置信号端、N个第三时钟信号端以及N个第二输出端连接，所述第二输出模块用于在所述第三节点电位的控制下将所述重置信号端输出的重置信号提供给所述N个第二输出端，或者，用于在所述第三节点电位的控制下将第n个所述第三时钟信号端输出的时钟信号提供给第n个所述第二输出端，其中，N为大于或等于1的正整数，n属于N；
其中，所述第一时钟信号与所述第二时钟信号的相位相反；各所述第三时钟信号端发出的时钟信号的时钟周期等于所述第一时钟信号的时钟周期的1/2；所述第三时钟信号端发出的时钟信号的占空比为1/N，在所述第一时钟信号开始输出高电平脉冲信号时，所述第1至第N个第三时钟信号端输出的时钟信号的相位依次延迟2π/N。
3.如权利要求1或2所述的移位寄存器，其特征在于，所述第一控制模块包括：或非门、第一反相器、第一传输门和第一开关晶体管；
所述或非门的输入端分别与所述第一信号输入端和第二信号输入端连接，所述或非门的输出端分别与所述第一反相器的输入端、所述第一传输门的反相控制端和所述第一开关晶体管的栅电极连接；
所述第一反相器的输入端与所述或非门的输出端连接，所述第一反相器的输出端与所述第一传输门的正相控制端连接；
所述第一传输门的输入端与所述第一时钟信号端连接，所述第一传输门的输出端与所述第一节点连接，所述第一传输门的正相控制端与所述第一反相器的输出端连接，所述第一传输门的反相控制端与所述或非门的输出端连接；
所述第一开关晶体管的栅电极与所述或非门的输出端连接，所述第一开关晶体管的源电极与所述第一电压信号端连接，所述第一开关晶体管的漏电极与所述第一节点连接，其中，所述第一开关晶体管为N型晶体管。
4.如权利要求1所述的移位寄存器，其特征在于，所述扫描控制模块包括：第二传输门和第三传输门；
所述第二传输门的所述反向控制端与第三电压信号端连接，所述第二传输门的正向控制端与所述第四电压信号端连接，所述第二传输门的输入端与所述第一信号输入端连接，所述第二传输门的输出端与所述第二节点连接；
所述第三传输门的反向控制端与所述第四电压信号端连接，所述第三传输门的正向控制端与所述第三电压信号端连接，所述第三传输门的输入端与所述第二信号输入端连接，所述第三传输门的输出端与所述第二节点连接。
5.如权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括：第二开关晶体管、第三开关晶体管、第二反相器、第三反相器、第四反相器和第五反相器；
所述第二开关晶体管的栅电极与所述第一节点连接，所述第二开关晶体管的源电极与所述第二节点连接，所述第二开关晶体管的漏电极分别与所述第三反相器的输入端和所述第三开关晶体管的漏电极连接；；
所述第二反相器的输入端与所述第一节点连接，所述第二反相器的输出端与所述第三开关晶体管的栅电极连接；
所述第三反相器的输入端分别与所述第二开关晶体管漏电极和所述第三开关晶体管的漏电极连接，所述第三反相器的输出端分别与所述第四反相器的输入端和所述第五反相器的输入端连接；
所述第四反相器的输入端与所述第三反相器的输出端和所述第五反相器的输入端连接，所述第四反相器的输出端与所述第三开关晶体管的源电极连接；
所述第三开关晶体管的栅电极与所述第二反相器的输出端连接，所述第三开关晶体管的源电极与所述第四反相器的输出端连接，所述第三开关晶体管的漏电极分别与所述第二开关晶体管的漏电极和所述第三反相器的输入端连接；
所述第五反相器的输入端分别与所述第三反相器的输出端和所述第四反相器的输入端连接，所述第五反相器的输出端与所述第一输出端连接；
其中，所述第二开关晶体管为N型晶体管，所述第三开关晶体管为P型晶体管。
6.如权利要求5所述的移位寄存器，其特征在于，还包括：第四开关晶体管；
所述第四开关晶体管的栅电极与复位信号端连接；所述第四开关晶体管的源电极与第五电压信号端连接，所述第四开关晶体管的漏电极分别与所述第五反相器的输入端、第三反相器的输出端和第四反相器的输出端连接；
其中，所述第四开关晶体管为N型晶体管。
7.如权利要求2所述的移位寄存器，其特征在于，所述第二控制模块包括：第四传输门、第六反相器和第五开关晶体管；
所述第四传输门的输入端与所述第二时钟信号端连接，所述第四传输门的输出端与所述第三节点连接，所述第四传输门的正相控制端与所述第一输出端连接，所述第四传输门的反相控制端分别与所述第六反相器的输出端和所述第五开关晶体管的栅电极连接；
所述第六反相器的输入端与所述第一输出端连接，所述第六反相器的输出端分别与所述第四传输门的反相控制端和所述第五开关晶体管的栅电极连接；
所述第五开关晶体管的栅电极分别与所述第六反相器的输出端和所述第四传输门的反相控制端连接，所述第五开关晶体管的源电极与所述第三节点连接，所述第五开关晶体管的漏电极与第二电压信号端连接；
其中，所述第五开关晶体管为N型晶体管。
8.如权利要求2所述的移位寄存器，其特征在于，所述第二输出模块包括：第七反相器、第八反相器和N个输出控制子模块；
所述第七反相器的输入端与所述第三节点连接，所述第七反相器的输出端分别与N个所述输出控制子模块的一端和第八反相器的输入端连接；
所述第八反相器的输入端分别与N个所述输出控制子模块的一端和第七反相器的输出端连接，所述第八反相器的输出端分别与N个所述输出控制子模块的另一端连接；
各所述输出控制子模块用于在第七反相器的输出端的电位和所述第八反相器的输出端的电位的控制下，将所述重置信号端输出的重置信号提供给各所述输出控制子模块对应的N个所述第二输出端，或者，用于在第七反相器的输出端的电位和所述第八反相器的输出端的电位的控制下，将第n个所述第三时钟信号端发出的时钟信号提供给各第n个所述第二输出端。
9.如权利要求8所述的移位寄存器，其特征在于，所述输出控制子模块包括：第五传输门、第六传输门、第九反相器和第十反相器；
所述第五传输门的输入端与所述重置信号端连接，所述第五传输门的输出端与所述第九反相器的输入端连接，所述第五传输门的正相控制端与所述第七反相器的输出端连接，所述第五传输门的反相控制端与所述第八反相器的输出端连接；
所述第六传输门的输入端与N个所述第三时钟信号端连接，所述第六传输门的输出端与所述第九反相器的输入端连接，所述第六传输门的反相控制端与所述第七反相器的输出端连接，所述第六传输门的正相控制端与所述第八反相器的输出端连接；
所述第九反相器的输入端分别于所述第五传输门的输出端和所述第六传输门的输出端连接，所述第九反相器的输出端与所述第十反相器的输入端连接；
所述第十反相器的输入端与所述第九反相器的输出端连接，所述第十反相器的输出端与所述第二输出端连接。
10.如权利要求7-9任一项所述的移位寄存器，其特征在于，所述N等于4。
11.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-10任一项所述的移位寄存器；
除第一级移位寄存器之外，其余各级移位寄存器的第一信号输入端与其级联的上一级移位寄存器的第一输出端相连；
除最后一级移位寄存器之外，其余各级移位寄存器的第二信号输入端与其级联的下一级移位寄存器的第一输出端相连。
12.如权利要求11所述的栅极驱动电路，其特征在于，还包括：
第一级移位寄存器的第一信号输入端与帧触发信号端相连；
最后一级移位寄存器的第二信号输入端与帧结束信号端相连。
13.一种驱动如权利要求1-10任一项所述的移位寄存器的驱动方法，其特征在于，包括：
第一阶段，向所述第一信号输入端提供高电平信号，向所述第二信号输入端提供低电平信号，向所述第一时钟信号端提供低电平信号，所述第一输出端输出所述低电平信号；
第二阶段，向所述第一信号输入端提供高电平信号，向所述第二信号输入端提供低电平信号，向所述第一时钟信号端提供高电平信号，所述第一输出端输出所述高电平信号；
第三阶段，向所述第一信号输入端提供低电平信号，向所述第二信号输入端提供高电平信号，向所述第一时钟信号端提供低电平信号，所述第一输出端输出所述高电平信号；
第四阶段，向所述第一信号输入端提供低电平信号，向所述第二信号输入端提供高电平信号，向所述第一时钟信号端提供高电平信号，所述第一输出端输出所述低电平信号；
第五阶段，向所述第一信号输入端提供低电平信号，向所述第二信号输入端提供低电平信号，向所述第一时钟信号端提供低电平信号，所述第一输出端输出所述低电平信号。
14.如权利要求13所述的驱动方法，其特征在于，在所述移位寄存器包括第二控制模块和第二输出模块时，所述驱动方法还包括：
第一阶段，向所述第二时钟信号提供高电平信号，向所述重置信号端提供低电平信号，N个所述第二输出端均输出低电平信号；
第二阶段，向所述第二时钟信号提供低电平信号，向所述重置信号端提供低电平信号，向N个所述第三时钟信号端依次提供高电平信号，N个所述第二输出端均输出低电平信号；
第三阶段，向所述第二时钟信号提供高电平信号，向所述重置信号端提供低电平信号，向N个所述第三时钟信号端依次提供高电平信号，N个所述第二输出端依次输出与N个所述第三时钟信号输入端提供的信号相同的高电平信号；
第四阶段，向所述第二时钟信号提供低电平信号，向所述重置信号端提供低电平信号，向N个所述第三时钟信号端依次提供高电平信号，N个所述第二输出端均输出低电平信号；
第五阶段，向所述第二时钟信号提供高电平信号，向所述重置信号端提供低电平信号，向N个所述第三时钟信号端依次提供高电平信号，N个所述第二输出端均输出低电平信号。
15.一种显示装置，其特征在于，包括如权利要求11或12所述的栅极驱动电路。
CN201710718885.2A 2017-08-21 2017-08-21 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 Active CN109427307B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710718885.2A CN109427307B (zh) 2017-08-21 2017-08-21 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
PCT/CN2018/088214 WO2019037496A1 (zh) 2017-08-21 2018-05-24 移位寄存器、其驱动方法、栅极驱动电路及显示装置
JP2018562604A JP7296729B2 (ja) 2017-08-21 2018-05-24 シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置
US16/313,747 US11227562B2 (en) 2017-08-21 2018-05-24 Shift register, driving method thereof, gate driver circuit and display device
EP18825559.0A EP3675115B1 (en) 2017-08-21 2018-05-24 Shift register, driving method therefor, gate driving circuit and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710718885.2A CN109427307B (zh) 2017-08-21 2017-08-21 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN109427307A true CN109427307A (zh) 2019-03-05
CN109427307B CN109427307B (zh) 2020-06-30

Family

ID=65438346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710718885.2A Active CN109427307B (zh) 2017-08-21 2017-08-21 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

Country Status (5)

Country Link
US (1) US11227562B2 (zh)
EP (1) EP3675115B1 (zh)
JP (1) JP7296729B2 (zh)
CN (1) CN109427307B (zh)
WO (1) WO2019037496A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111292702A (zh) * 2020-03-31 2020-06-16 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置
CN112542146A (zh) * 2020-11-03 2021-03-23 惠科股份有限公司 一种逻辑运算电路和显示驱动电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872673B (zh) * 2019-04-09 2022-05-20 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
CN110517628B (zh) * 2019-08-30 2021-03-05 京东方科技集团股份有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
US20230317017A1 (en) * 2022-04-01 2023-10-05 Meta Platforms Technologies, Llc Grouped display gate scanning in foveated resolution displays

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390392A (zh) * 2013-07-18 2013-11-13 合肥京东方光电科技有限公司 Goa电路、阵列基板、显示装置及驱动方法
CN103956130A (zh) * 2014-02-14 2014-07-30 友达光电股份有限公司 显示器及其放电控制电路
CN104157248A (zh) * 2014-05-08 2014-11-19 京东方科技集团股份有限公司 栅极驱动电路、栅极驱动方法和显示装置
CN104269145A (zh) * 2014-09-05 2015-01-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN105609071A (zh) * 2016-01-05 2016-05-25 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN105788555A (zh) * 2016-05-19 2016-07-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106328034A (zh) * 2016-08-19 2017-01-11 京东方科技集团股份有限公司 触控移位寄存器、其驱动方法、触控驱动电路及相关装置
CN106710548A (zh) * 2016-12-28 2017-05-24 武汉华星光电技术有限公司 Cmos goa电路
US20170206847A1 (en) * 2016-01-19 2017-07-20 Samsung Display Co., Ltd. Clock generation circuit having over-current protecting function, method of operating the same and display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3780852B2 (ja) * 2001-01-31 2006-05-31 セイコーエプソン株式会社 シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器
US6919875B2 (en) * 2001-10-02 2005-07-19 Rohm Co., Ltd. Flip-flop circuit, shift register and scan driving circuit for display device
CN101615430B (zh) 2004-06-14 2012-11-14 株式会社半导体能源研究所 移位寄存器及半导体显示装置
TWI431585B (zh) * 2010-11-30 2014-03-21 Au Optronics Corp 多工式驅動電路
CN103106881A (zh) * 2013-01-23 2013-05-15 京东方科技集团股份有限公司 一种栅极驱动电路、阵列基板及显示装置
CN104361875B (zh) * 2014-12-02 2017-01-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104700806B (zh) * 2015-03-26 2017-01-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN104966480B (zh) * 2015-07-21 2017-08-25 京东方科技集团股份有限公司 阵列基板行驱动电路单元、驱动电路和显示面板
CN104992662B (zh) * 2015-08-04 2017-05-31 京东方科技集团股份有限公司 Goa单元及其驱动方法、goa电路、显示装置
CN106201111B (zh) * 2016-08-05 2018-12-14 京东方科技集团股份有限公司 触控驱动电路和触控显示器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390392A (zh) * 2013-07-18 2013-11-13 合肥京东方光电科技有限公司 Goa电路、阵列基板、显示装置及驱动方法
CN103956130A (zh) * 2014-02-14 2014-07-30 友达光电股份有限公司 显示器及其放电控制电路
CN104157248A (zh) * 2014-05-08 2014-11-19 京东方科技集团股份有限公司 栅极驱动电路、栅极驱动方法和显示装置
CN104269145A (zh) * 2014-09-05 2015-01-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN105609071A (zh) * 2016-01-05 2016-05-25 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置
US20170206847A1 (en) * 2016-01-19 2017-07-20 Samsung Display Co., Ltd. Clock generation circuit having over-current protecting function, method of operating the same and display device
CN105788555A (zh) * 2016-05-19 2016-07-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106328034A (zh) * 2016-08-19 2017-01-11 京东方科技集团股份有限公司 触控移位寄存器、其驱动方法、触控驱动电路及相关装置
CN106710548A (zh) * 2016-12-28 2017-05-24 武汉华星光电技术有限公司 Cmos goa电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111292702A (zh) * 2020-03-31 2020-06-16 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置
CN112542146A (zh) * 2020-11-03 2021-03-23 惠科股份有限公司 一种逻辑运算电路和显示驱动电路
CN112542146B (zh) * 2020-11-03 2023-01-10 惠科股份有限公司 一种逻辑运算电路和显示驱动电路

Also Published As

Publication number Publication date
JP7296729B2 (ja) 2023-06-23
US11227562B2 (en) 2022-01-18
CN109427307B (zh) 2020-06-30
US20210233483A1 (en) 2021-07-29
EP3675115A1 (en) 2020-07-01
WO2019037496A1 (zh) 2019-02-28
JP2020532033A (ja) 2020-11-05
EP3675115B1 (en) 2023-09-13
EP3675115A4 (en) 2021-05-12

Similar Documents

Publication Publication Date Title
CN109427307A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105096902B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106898319B (zh) 一种goa电路及液晶显示面板
CN105741744B (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN104269145B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN104851383B (zh) 移位寄存器、栅极驱动电路和显示装置
CN105096803B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN106251804B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN205984242U (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN107633834B (zh) 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN104900210B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106157912A (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN107093414B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN108389539A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN104952406B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN107564458A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108231034A (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN106952602A (zh) 反相器模块、移位寄存器单元、阵列基板及显示装置
CN104658508B (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN107025872A (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN106057117B (zh) 移位寄存单元、移位寄存器及显示面板
CN106782399A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107154235B (zh) 扫描移位电路、触控移位电路、驱动方法及相关装置
CN106504721A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107799070A (zh) 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant