CN104269145A - 一种移位寄存器、栅极驱动电路及显示装置 - Google Patents

Abstract

本发明公开了一种移位寄存器、栅极驱动电路及显示装置，移位寄存器包括：驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块。由于上述移位寄存器在一帧时间内，只有在第一扫描信号、第二扫描信号和触发扫描信号均为有效信号时即移位寄存器处于工作状态时，第一时钟信号和第二时钟信号才会进入到该移位寄存器中。因此当本发明实施例提供的移位寄存器的处于非工作状态时，第一时钟信号和第二时钟信号均不能进入到移位寄存器中，从而避免了移位寄存器在处于非工作状态时，时钟信号对移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

Description

一种移位寄存器、栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，尤指一种移位寄存器、栅极驱动电路及显示装置。

背景技术

在薄膜晶体管显示器中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(TFT，Thin Film Transistor)的栅极提供栅极驱动信号。栅极驱动电路可以通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(GateDriver on Array,GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。

目前，现有的栅极驱动电路由多个移位寄存器级联组成，各级移位寄存器主要是通过时钟信号和上一级移位寄存器发送的扫描触发信号的控制向显示面板上对应的栅极扫描线上输入栅极驱动信号。但是，随着显示技术的发展，人们对显示面板的像素的要求越来越高，从而向显示面板上的栅极扫描线发送栅极驱动信号的栅极驱动电路中的移位寄存器的数量也越来越多。由于显示面板在显示一帧面画时是通过逐行扫描的驱动方式实现的，因此，在一帧的时间内，每一级移位寄存器处于工作状态的时间只有一帧时间的千分之一左右，而其余时间都处于非工作状态。

然而，在现有的栅极驱动电路中，即使在各级移位寄存器处于非工作状态时，时钟信号也会进入移位寄存器的内部，这虽然对移位寄存器的输出不会产生影响，但是时钟信号会对所有处于非工作状态的移位寄存器中的晶体管进行反复的充放电，从而造成不必要的功耗，这对于要求低功耗长待机时间的显示产品来说是非常不利的。

因此，如何降低栅极驱动电路中不必要的功耗是本领域技术人员亟需解决的技术问题。

发明内容

本发明实施例提供了一种移位寄存器、栅极驱动电路及显示装置，用以避免时钟信号会对所有处于非工作状态的移位寄存器中的晶体管进行反复的充放电，从而降低栅极驱动电路的不必要的功耗。

因此，本发明实施例提供的一种移位寄存器，包括：驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块；其中，

所述第一时钟输入控制模块，用于在第一扫描信号或第二扫描信号为有效脉冲信号时，将第一时钟信号提供给第一节点；在所述第一扫描信号和所述第二扫描信号均不是有效脉冲信号时，将低电平电压提供给所述第一节点；所述第一节点连接所述第一时钟输入控制模块和所述驱动模块；

所述驱动模块，用于在所述第一节点接收到所述低电平电压或低电平的所述第一时钟信号时，将扫描触发信号提供给第二节点；在所述第一节点接收到高电平的所述第一时钟信号时，阻止所述扫描触发信号输入到所述驱动模块，并使所述第二节点的电压保持为上一时间段时所述第二节点的电压；所述第二节点连接所述驱动模块、所述第二时钟输入控制模块、所述输出模块、以及用于输出所述第二节点的电压的第二输出端；

所述预置模块，用于当所述第一扫描信号和所述第二扫描信号均为有效脉冲信号时，在使能信号的控制下，将参考电压提供给所述驱动模块，以使所述驱动模块控制所述第二节点的电压等于所述参考电压的反相电压；

所述第二时钟输入控制模块，用于在所述第二节点的电压的控制下，将所述第二时钟信号提供给所述输出模块；

所述输出模块，用于在所述第二节点的电压和所述第二时钟信号的控制下通过第一输出端输出栅极驱动信号。

具体地，在本发明实施例提供的上述移位寄存器中，所述第一时钟输入控制模块，具体包括：

第一输入控制子模块，用于在第一扫描信号或第二扫描信号为有效脉冲信号时，将第一时钟信号提供给第一节点；

第二输入控制子模块，用于在所述第一扫描信号和所述第二扫描信号均不是有效脉冲信号时，将低电平电压提供给所述第一节点。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输入控制子模块，具体包括：第一传输门、第二传输门、第一反相器和第二反相器；其中，

所述第一传输门的输入端与所述第二传输门的输入端相连，并接收所述第一时钟信号，所述第一传输门的输出端分别与所述第二传输门的输出端和所述第一节点相连，所述第一传输门的正相控制端接收所述第一扫描信号，并与所述第一反相器的输入端相连，所述第一传输门的反相控制端与所述第一反相器的输出端相连；

所述第二传输门的正相控制端分别与所述第二扫描信号和所述第二反相器的输入端相连，所述第二传输门的反相控制端与所述第二反相器的输出端相连。

或者，在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输入控制子模块，具体包括：第一开关晶体管和第二开关晶体管；其中，

所述第一开关晶体管的栅极接收所述第一扫描信号，所述第一开关晶体管的源极与所述第二开关晶体管的源极相连，并接收所述第一时钟信号，所述第一开关晶体管的漏极分别与所述第二开关晶体管的漏极和所述第一节点相连；

所述第二开关晶体管的栅极接收所述第二扫描信号。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二输入控制子模块，具体包括：第三开关晶体管和第四开关晶体管；其中，

所述第三开关晶体管的栅极接收所述第二扫描信号，所述第三开关晶体管的源极与所述低电平电压相连，所述第三开关晶体管的漏极与所述第四开关晶体管的源极相连；

所述第四开关晶体管的栅极接收所述第一扫描信号，所述第四开关晶体管的漏极与所述第一节点相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二时钟输入控制模块，具体包括：第三传输门和第三反相器；其中，

所述第三传输门的输入端接收所述第二时钟信号，所述第三传输门的输出端与所述输出模块相连，所述第三传输门的正相控制端分别与所述所述第二节点和所述第三反相器的输入端相连，所述第三传输门的反相控制端与所述第三反相器的输出端相连。

或者，在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二时钟输入控制模块，具体包括：第五开关晶体管；其中，

所述第五开关晶体管的栅极与所述第二节点相连，所述第五开关晶体管的源极接收所述第二时钟信号，所述第五开关晶体管的漏极与所述输出模块相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述预置模块，具体包括：第六开关晶体管；其中，

所述第六开关晶体管的栅极接收所述使能信号，所述第六开关晶体管的源极与所述参考电压相连，所述第六开关晶体管的漏极与所述驱动模块相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述驱动模块，具体包括：第一三态反相器、第二三态反相器、第四反相器和第五反相器；其中，

所述第一三态反相器的输入端接收所述扫描触发信号，所述第一三态反相器的输出端分别与所述第二三态反相器的输出端、所述第五反相器的输入端、以及所述预置模块相连，所述第一三态反相器的正相控制端分别与所述第二三态反相器的反相控制端、所述第一节点、以及所述第四反相器的输入端相连，所述第一三态反相器的反相控制端分别与所述第二三态反相器的正相控制端和所述第四反相器的输出端相连；

所述第二三态反相器的输入端分别与所述第五反相器的输出端和所述第二节点相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述输出模块，具体包括：与非门和第六反相器；其中，

所述与非门的第一输入端与所述第二节点相连，所述与非门的第二输入端与所述第二时钟输入控制模块相连，所述与非门的输出端与所述第六反相器的输入端相连，所述第六反相器的输出端与所述第一输出端相连。

较佳地，为了实现双向扫描功能，在本发明实施例提供的上述移位寄存器中，还包括：

双向扫描模块，用于在扫描方向控制信号的控制下，当所述扫描方向控制信号为高电平或低电平时，将接收到正向扫描触发信号作为所述扫描触发信号输出给所述驱动模块，当所述扫描方向控制信号为低电平或高电平时，将接收到的反向扫描触发信号作为所述扫描触发信号输出给所述驱动模块。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述双向扫描模块，具体包括：第四传输门、第五传输门和第七反相器；其中，

所述第四传输门的输入端接收所述正向扫描触发信号，所述第四传输门的输出端分别与所述第五传输门的输出端和所述驱动模块相连，所述第四传输门的正相控制端接收所述扫描方向控制信号，并分别与所述第七反相器的输入端和所述第五传输门的反相控制端相连，所述第四传输门的反相控制端分别与所述第七反相器的输出端和所述第五传输门的正相控制端相连；

所述第五传输门的输入端接收所述反向扫描触发信号。

或者，在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述双向扫描模块，具体包括：第七开关晶体管和第八开关晶体管；其中，

所述第七开关晶体管的栅极与所述第八开关晶体管的栅极相连，并接收所述扫描方向控制信号，所述第七开关晶体管的源极接收所述正向扫描触发信号，所述第七开关晶体管的漏极分别与所述第八开关晶体管的漏极和驱动模块相连；

所述第八开关晶体管的源极接收所述反向扫描触发信号；

所述第七开关晶体管为N型晶体管，所述第八开关晶体管为P型晶体管；或所述第七开关晶体管为P型晶体管，所述第八开关晶体管为N型晶体管。

相应地，本发明实施例还提供了一种栅极驱动电路，包括串联的多个本发明实例提供的上述不包括有双向扫描模块的任一种移位寄存器；其中，

除第一级移位寄存器之外，其余各级移位寄存器接收自身的上一级移位寄存器的第二输出端输出的信号作为扫描触发信号和第一扫描信号；

除最后一级移位寄存器之外，其余各级移位寄存器的接收自身的下一级移位寄存器的第二输出端输出的信号作为第二扫描信号。

相应地，本发明实施例还提供了一种栅极驱动电路，包括串联的多个本发明实例提供的上述包括有双向扫描模块的任一种移位寄存器；其中，

第一级移位寄存器接收第一初始触发信号作为正向扫描触发信号和第一扫描信号，除第一级移位寄存器之外，其余各级移位寄存器接收自身的上一级移位寄存器的第二输出端输出的信号作为正向扫描触发信号和第一扫描信号；

最后一级移位寄存器接收第二初始触发信号作为反向扫描触发信号和第二扫描信号，除最后一级移位寄存器之外，其余各级移位寄存器接收自身的下一级移位寄存器的第二输出端输出的信号作为反向扫描触发信号和第二扫描信号。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种栅极驱动电路。

本发明实施例提供的上述移位寄存器、栅极驱动电路及显示装置，移位寄存器包括：驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块。由于上述移位寄存器在一帧时间内，只有在第一扫描信号、第二扫描信号和触发扫描信号均为有效信号时即移位寄存器处于工作状态时，第一时钟信号和第二时钟信号才会进入到该移位寄存器中。因此当本发明实施例提供的移位寄存器的处于非工作状态时，第一时钟信号和第二时钟信号均不能进入到移位寄存器中，从而避免了移位寄存器在处于非工作状态时，时钟信号对移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

附图说明

图1为本发明实施例提供的移位寄存器的结构示意图之一；

图2为本发明实施例提供的移位寄存器的结构示意图之二；

图3a为本发明实施例提供的移位寄存器的具体结构示意图之一；

图3b为本发明实施例提供的移位寄存器的具体结构示意图之二；

图4a为本发明实施例提供的移位寄存器的具体结构示意图之三；

图4b为本发明实施例提供的移位寄存器的具体结构示意图之四；

图5a为本发明实施例提供的移位寄存器的具体结构示意图之五；

图5b为本发明实施例提供的移位寄存器的具体结构示意图之六；

图6a为本发明实施例提供的移位寄存器的电路时序示意图之一；

图6b为本发明实施例提供的移位寄存器的电路时序示意图之二；

图7a为本发明实施例提供的移位寄存器的正向扫描电路时序示意图；

图7b为本发明实施例提供的移位寄存器的反向扫描电路时序示意图；

图8为本发明实施例提供的具有单向扫描功能的栅极驱动电路的结构示意图；

图9a为本发明实施例提供的具有单向扫描功能的栅极驱动电路的具体结构示意图之一；

图9b为本发明实施例提供的具有单向扫描功能的栅极驱动电路的具体结构示意图之二；

图10为本发明实施例提供的具有双向扫描功能的栅极驱动电路的结构示意图；

图11为本发明实施例提供的具有双向扫描功能的栅极驱动电路的具体结构示意图；

图12a为本发明实施例提供的具有双向扫描功能的栅极驱动电路的正向扫描电路时序示意图；

图12b为本发明实施例提供的具有双向扫描功能的栅极驱动电路的反向扫描电路时序示意图。

具体实施方式

下面结合附图，对本发明实施例提供的移位寄存器、栅极驱动电路及显示装置的具体实施方式进行详细地说明。

本发明实施例提供的一种移位寄存器，如图1所示，包括：驱动模块1、预置模块2、第一时钟输入控制模块3、第二时钟输入控制模块4和输出模块5；其中，

第一时钟输入控制模块3，用于在第一扫描信号Sc1或第二扫描信号Sc2为有效脉冲信号时，将第一时钟信号CLK提供给第一节点A；在第一扫描信号Sc1和第二扫描信号Sc2均不是有效脉冲信号时，将低电平电压VSS提供给第一节点A；第一节点A连接第一时钟输入控制模块3和驱动模块1；

驱动模块1，用于在第一节点A接收到低电平电压VSS或低电平的第一时钟信号CLK时，将扫描触发信号IN提供给第二节点B；在第一节点A接收到高电平的第一时钟信号CLK时，阻止扫描触发信号IN输入到驱动模块1，并使第二节点B的电压保持为上一时间段时第二节点B的电压；第二节点B连接驱动模块1、第二时钟输入控制模块4、输出模块5、以及用于输出第二节点B的电压的第二输出端Out；

预置模块2，用于当第一扫描信号Sc1和第二扫描信号Sc2均为有效脉冲信号时，在使能信号EN的控制下，将参考电压Vref提供给驱动模块1，以使驱动模块1控制第二节点B的电压等于参考电压Vref的反相电压；

第二时钟输入控制模块4，用于在第二节点B的电压的控制下，将第二时钟信号CLKB提供给输出模块5；

输出模块5，用于在第二节点B的电压和第二时钟信号CLKB的控制下通过第一输出端Output输出栅极驱动信号。

本发明实施例提供的上述移位寄存器，包括：驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块。由于上述移位寄存器在一帧时间内，只有在第一扫描信号、第二扫描信号和触发扫描信号均为有效信号时即移位寄存器处于工作状态时，第一时钟信号和第二时钟信号才会进入到该移位寄存器中。因此当本发明实施例提供的移位寄存器的处于非工作状态时，第一时钟信号和第二时钟信号均不能进入到移位寄存器中，从而避免了移位寄存器在处于非工作状态时，时钟信号对移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

需要说明的时，在本发明实施例提供的上述移位寄存器中，第一扫描信号和第二扫描信号中之一与扫描触发信号相同，另一相对扫描触发信号延迟第一时钟信号一个周期。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

具体地，在本发明实施例提供的上述移位寄存器中，如图2所示，第一时钟输入控制模块3，具体可以包括：

第一输入控制子模块31，用于在第一扫描信号Sc1或第二扫描信号Sc2为有效脉冲信号时，将第一时钟信号CLK提供给第一节点A；

第二输入控制子模块32，用于在第一扫描信号Sc1和第二扫描信号Sc2均不是有效脉冲信号时，将低电平电压VSS提供给第一节点A。

具体地，在本发明实施例提供的上述移位寄存器中，如图3b和图4b所示，第一输入控制子模块31，具体可以包括：第一开关晶体管T1和第二开关晶体管T2；其中，

第一开关晶体管T1的栅极接收第一扫描信号Sc1，第一开关晶体管T1的源极与第二开关晶体管T2的源极相连，并接收第一时钟信号CLK，第一开关晶体管T1的漏极分别与第二开关晶体管T2的漏极和第一节点A相连；

第二开关晶体管T2的栅极接收第二扫描信号Sc2。

具体地，在具体实施时，当第一扫描信号和第二扫描信号的有效脉冲信号为高电平信号时，如图3b所示，第一开关晶体管T1和第二开关晶体管T2均为N型晶体管。其工作原理为：只要第一扫描信号和第二扫描信号中之一为高电平，第一时钟信号就可以传输到第一节点，否则第一时钟信号与第一节点之间处于断开状态。

具体地，在具体实施时，当第一扫描信号和第二扫描信号的有效脉冲信号为低电平信号时，如图4b所示，第一开关晶体管T1和第二开关晶体管T2均为P型晶体管。其工作原理为：只要第一扫描信号和第二扫描信号中之一为低电平，第一时钟信号就可以传输到第一节点，否则第一时钟信号与第一节点之间处于断开状态。

或者，在具体实施时，由于开关晶体管处于导通状态时，信号由源极传输至漏极会有信号损失，为了避免这种信号损失。因此，较佳地，在本发明实施例提供的上述移位寄存器中，如图3a所示，第一输入控制子模块31，具体可以包括：第一传输门TG1、第二传输门TG2、第一反相器N1和第二反相器N2；其中，

第一传输门TG1的输入端与第二传输门TG2的输入端相连，并接收第一时钟信号CLK，第一传输门TG1的输出端分别与第二传输门TG2的输出端和第一节点A相连，第一传输门TG1的正相控制端接收第一扫描信号Sc1，并与第一反相器N1的输入端相连，第一传输门TG1的反相控制端与第一反相器N1的输出端相连；

第二传输门TG2的正相控制端分别与第二扫描信号Sc2和第二反相器N2的输入端相连，第二传输门TG2的反相控制端与第二反相器N2的输出端相连。

具体地，在具体实施时，图3a所示的是第一扫描信号和第二扫描信号的有效脉冲信号为高电平信号时的情况。其工作原理为：当第一扫描信号为高电平时，第一传输门导通，第一时钟信号传输到第一节点，或者当第二扫描信号为高电平时，第二传输门导通，第一时钟信号传输到第一节点；只要第一扫描信号和第二扫描信号中之一为高电平，第一时钟信号就可以传输到第一节点，否则第一时钟信号与第一节点之间处于断开状态。

具体地，在具体实施时，当第一扫描信号和第二扫描信号的有效脉冲信号为低电平信号时，第一输入控制子模块31的具体结构如图4a所示，第一传输门TG1的反相控制端分别与第一扫描信号Sc1和第一反相器N1的输入端相连，第一传输门TG1的正相控制端与第一反相器N1的输出端相连；第二传输门TG2的反相控制端分别与第二扫描信号Sc2和第二反相器N2的输入端相连，第二传输门TG2的正相控制端与第二反相器N2的输出端相连。其工作原理为：当第一扫描信号为低电平时，第一传输门导通，第一时钟信号传输到第一节点，或者当第二扫描信号为低电平时，第二传输门导通，第一时钟信号传输到第一节点；只要第一扫描信号和第二扫描信号中之一为低电平，第一时钟信号就可以传输到第一节点，否则第一时钟信号与第一节点之间处于断开状态。

以上仅是举例说明移位寄存器中第一输入控制子模块的具体结构，在具体实施时，第一输入控制子模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

较佳地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第二输入控制子模块32，具体可以包括：第三开关晶体管T3和第四开关晶体管T4；其中，

第三开关晶体管T3的栅极接收第二扫描信号Sc2，第三开关晶体管T3的源极与低电平电压VSS相连，第三开关晶体管T3的漏极与第四开关晶体管T4的源极相连；

第四开关晶体管T4的栅极接收第一扫描信号Sc1，第四开关晶体管T4的漏极与第一节点A相连。

具体地，在具体实施时，当第一扫描信号和第二扫描信号的有效脉冲信号为高电平信号时，如图3a和图3b所示，第三开关晶体管T3和第四开关晶体管T4为P型晶体管。其工作原理为：只有第一扫描信号和第二扫描信号均为低电平时，低电平电压才可以传输到第一节点，否则低电平电压与第一节点之间处于断开状态。

具体地，在具体实施时，当第一扫描信号和第二扫描信号的有效脉冲信号为低电平信号时，如图4a和图4b所示，第三开关晶体管T3和第四开关晶体管T4为N型晶体管。其工作原理为：只有第一扫描信号和第二扫描信号均为高电平时，低电平电压才可以传输到第一节点，否则低电平电压与第一节点之间处于断开状态。

以上仅是举例说明移位寄存器中第二输入控制子模块的具体结构，在具体实施时，第二输入控制子模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

进一步地，在本发明实施例提供的上述移位寄存器中，在扫描触发信号的有效信号为高电平信号的情况时，当第二节点的电压为高电平时，控制第二时钟输入控制模块将第二时钟信号提供给输出模块；在扫描触发信号的有效信号为低电平信号的情况时，当第二节点的电压为低电平时，控制第二时钟输入控制模块将第二时钟控制信号提供给输出模块。

具体地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3b和图4b所示，第二时钟输入控制模块4，具体可以包括：第五开关晶体管T5；其中，

第五开关晶体管T5的栅极与第二节点B相连，第五开关晶体管T5的源极接收第二时钟信号CLKB，第五开关晶体管T5的漏极与输出模块5相连。

具体地，在具体实施时，当扫描触发信号的有效信号为高电平信号的情况时，如图3b所示，第五开关晶体管T5为N型晶体管。其工作原理为：只有第二节点的电压为高电平时，第二时钟信号才可以传输给输出模块，否则第二时钟信号不能进入输出模块。

具体地，在具体实施时，当扫描触发信号的有效信号为低电平信号的情况时，如图4b所示，第五开关晶体管T5为P型晶体管。其工作原理为：只有第二节点的电压为低电平时，第二时钟信号才可以传输给输出模块，否则第二时钟信号不能进入输出模块。

或者，较佳地，为了避免开关晶体管传输信号时对信号造成的损失，在本发明实施例提供的上述移位寄存器中，如图3a所示，第二时钟输入控制模块4，具体包括：第三传输门TG3和第三反相器N3；其中，

第三传输门TG3的输入端接收第二时钟信号CLKB，第三传输门TG3的输出端与输出模块5相连，第三传输门TG3的正相控制端分别与第二节点B和第三反相器N3的输入端相连，第三传输门TG3的反相控制端与第三反相器N3的输出端相连。

具体地，在具体实施时，图3a所示的是扫描触发信号的有效信号为高电平信号时的情况。其工作原理为：当第二节点的电压为高电平时，第三传输门导通，第二时钟信号传输到输出模块，否则第二时钟信号不能传输到输出模块。

具体地，在具体实施时，对于扫描触发信号的有效信号为低电平信号的情况，第二时钟输入控制模块4的具体结构如图4a所示，第三传输门TG3的输入端接收第二时钟信号CLKB，第三传输门TG3的输出端与输出模块5相连，第三传输门TG3的反相控制端分别与第二节点B和第三反相器N3的输入端相连，第三传输门TG3的正相控制端与第三反相器N3的输出端相连。其工作原理为：当第二节点的电压为低电平时，第三传输门导通，第二时钟信号传输到输出模块，否则第二时钟信号不能传输到输出模块。

以上仅是举例说明移位寄存器中第二时钟输入控制模块的具体结构，在具体实施时，第二时钟输入控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

进一步地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，预置模块2，具体可以包括：第六开关晶体管T6；其中，

第六开关晶体管T6的栅极接收使能信号EN，第六开关晶体管T6的源极与参考电压Vref相连，第六开关晶体管T6的漏极与驱动模块1相连。

具体地，在具体实施时，第六开关晶体管可以为P型晶体管也可以为N型晶体管，在此不作限定。具体地，如图3a和图3b所示，当第六开关晶体管为P型晶体管时，使能信号EN为低电平时，参考电压Vref提供给驱动模块1；如图4a和图4b所示，当第六开关晶体管为N型晶体管时，使能信号EN为高电平时，参考电压Vref提供给驱动模块1。

进一步地，在具体实施时，当扫描触发信号的有效信号为高电平信号时，参考电压为高电平电压；当扫描触发信号的有效信号为低电平信号时，参考电压为低电平电压。

以上仅是举例说明移位寄存器中预置模块的具体结构，在具体实施时，预置模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，驱动模块1，具体可以包括：第一三态反相器G1、第二三态反相器G2、第四反相器N4和第五反相器N5；其中，

第一三态反相器G1的输入端接收扫描触发信号IN，第一三态反相器G1的输出端分别与第二三态反相器G2的输出端、第五反相器N5的输入端、以及预置模块2相连，第一三态反相器G1的正相控制端分别与第二三态反相器G2的反相控制端、第一节点A、以及第四反相器N4的输入端相连，第一三态反相器G1的反相控制端分别与第二三态反相器G2的正相控制端和第四反相器N4的输出端相连；

第二三态反相器G2的输入端分别与第五反相器N5的输出端和第二节点B相连。

具体地，当本发明实施例提供的上述移位寄存器中的驱动模块采用上述第一三态反相器、第二三态反相器、第四反相器和第五反相器作为具体结构时，其工作原理为：当第一节点的电压为低电平时，第一三态反相器截止，第二三态反相器导通，此时第二三态反相器与第五反相器构成锁存结构，上一时间段的电压锁存在该锁存结构中，因此第二节点的电压等于上一时间段时第二节点的电压；当第一节点的电压为高电平时，第一三态反相器导通，第二三态反相器截止，此时第二节点的电压等于扫描触发信号的电压。

以上仅是举例说明移位寄存器中驱动模块的具体结构，在具体实施时，驱动模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

进一步地，在本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，输出模块5，具体可以包括：与非门NA和第六反相器N6；其中，

与非门NA的第一输入端与第二节点B相连，与非门NA的第二输入端与第二时钟输入控制模块4相连，与非门NA的输出端与第六反相器N6的输入端相连，第六反相器N6的输出端与第一输出端Output相连。

具体地，在具体实施时，图3a和图3b所示的是扫描触发信号的有效信号为高电平信号时的情况。其工作原理为：当第二节点的电压为低电平时，不管该与非门的第二输入端信号为什么状态，与非门的输出端的电压都为高电平，从而移位寄存器的第一输出端的电压为低电平；当第二节点的电压为高电平时，与非门的第二输入端信号也为高电平时，与非门的输出端的电压为低电平，从而移位寄存器的第一输出端的电压为高电平；当第二节点的电压为高电平时，与非门的第二输入端信号为低电平时，与非门的输出端的电压为高电平，从而移位寄存器的第一输出端的电压为低电平。

具体地，在具体实施时，对于扫描触发信号的有效信号为低电平信号的情况，输出模块5的具体结构如图4b所示，第六反相器N6位于第二节点B与与非门NA的第一输入端之间，与非门NA的输出端直接与移位寄存器的第一输出端Output相连；或者，若第二时钟输入控制模块4的具体结构为图4a所示的结构时，输出模块5可以利用第二时钟输入控制模块4中的第三反相器N3作为第六反相器N6，如图4a所示，第三反相器N3的输出端分别与第三传输门TG3的正相控制端和与非门NA的第一输入端相连，第二节点B分别与第三反相器N3的输入端和第三传输门TG3的反相控制端相连，与非门NA的输出端直接与移位寄存器的第一输出端Output相连。其工作原理为：当第二节点的电压为高电平时，输入到与非门第一输入端的电压为低电平，此时不管该与非门的第二输入端信号为什么状态，与非门的输出端的电压都为高电平，从而移位寄存器的第一输出端的电压为高电平；当第二节点的电压为低电平时，输入到与非门第一输入端的电压为高电平，与非门的第二输入端信号也为高电平时，与非门的输出端的电压为低电平，从而移位寄存器的第一输出端的电压为低电平；当第二节点的电压为低电平时，输入到与非门第一输入端的电压为高电平，与非门的第二输入端信号为低电平时，与非门的输出端的电压为高电平，从而移位寄存器的第一输出端的电压为高电平。

以上仅是举例说明移位寄存器中输出模块的具体结构，在具体实施时，输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

目前，由于在某些特殊情况下，需要对显示面板显示的画面进行180°翻转，此时显示面板中的移位寄存器要能够实现双向扫描，即显示面板中的移位寄存器为双向扫描移位寄存器。

较佳地，为了实现双向扫描功能，在本发明实施例提供的上述移位寄存器中，如图2所示，还包括：

双向扫描模块6，用于在扫描方向控制信号CN的控制下，当扫描方向控制信号CN为高电平时，将接收到正向扫描触发信号Input作为扫描触发信号输出给驱动模块，当扫描方向控制信号CN为低电平时，将接收到的反向扫描触发信号Reset作为扫描触发信号输出给驱动模块；或者，当扫描方向控制信号CN为低电平时，将接收到正向扫描触发信号Input作为扫描触发信号输出给驱动模块，当扫描方向控制信号CN为高电平时，将接收到的反向扫描触发信号Reset作为扫描触发信号输出给驱动模块。

进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，第一扫描信号为正向扫描触发信号，第二扫描信号为反向扫描触发信号，在此不作限定。

具体地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图5b所示，双向扫描模块6，具体可以包括：第七开关晶体管T7和第八开关晶体管T8；其中，

第七开关晶体管T7的栅极与第八开关晶体管T8的栅极相连，并接收扫描方向控制信号CN，第七开关晶体管T7的源极接收正向扫描触发信号Input，第七开关晶体管T7的漏极分别与第八开关晶体管T8的漏极和驱动模块相连；

第八开关晶体管T8的源极接收反向扫描触发信号Reset；

第七开关晶体管T7为N型晶体管，第八开关晶体管T8为P型晶体管；或第七开关晶体管T7为P型晶体管，第八开关晶体管T8为N型晶体管。

或者，在具体实施时，为了避免开关晶体管传输信号时对信号造成的损失，较佳地，在本发明实施例提供的上述移位寄存器中，如图5a所示，双向扫描模块6，具体可以包括：第四传输门TG4、第五传输门TG5和第七反相器N7；其中，

第四传输门TG4的输入端接收正向扫描触发信号Input，第四传输门TG4的输出端分别与第五传输门TG5的输出端和驱动模块1相连，第四传输门TG4的正相控制端接收扫描方向控制信号CN，并分别与第七反相器N7的输入端和第五传输门TG5的反相控制端相连，第四传输门TG4的反相控制端分别与第七反相器N7的输出端和第五传输门TG5的正相控制端相连；

第五传输门TG5的输入端接收反向扫描触发信号Reset。

以上仅是举例说明移位寄存器中双向扫描模块的具体结构，在具体实施时，双向扫描模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

下面通过具体的实施例结合时序图对本发明实施例移位寄存器的工作过程作以描述。下述描述中以1表示高电平信号，0表示低电平信号。

实例一：

当本发明实施例提供的移位寄存单元中不包括双向扫描模块时，以图3a的移位寄存器为例，其工作时序图如图6a所示，可以分为T1、T2、T3、T4、T5五个阶段。

在T1阶段，EN＝0，CLK＝1，CLKB＝0，IN＝0，Sc1＝0，Sc2＝0。由于Sc1＝0，Sc2＝0，第一传输门TG1和第二传输门TG2截止，第一时钟信号CLK不能传输到第一节点A，第三开关晶体管T3和第四开关晶体管T4导通，第一节点A点的电压为低电平电压VSS，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器；由于EN＝0，因此第六开关晶体管T6导通，高电平的参考电压Vref通过地第六开关晶体管T6和第五反相器N5传输到第二节点B，第二节点B的电压为低电平，移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

在T2阶段，EN＝1，CLK＝0，CLKB＝1，IN＝1，Sc1＝1，Sc2＝0。由于Sc1＝1，Sc2＝0，第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T1阶段时B点的电压即低电平电压，因此移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

在T3阶段，EN＝1，CLK＝1，CLKB＝0，IN＝1，Sc1＝1，Sc2＝0。由于Sc1＝1，Sc2＝0，第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，高电平的扫描触发信号IN经过第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为高电平电压，因此移位寄存器的第二输出端Out的电位为高电平，第三传输门TG3导通，低电平的第二时钟信号CLKB传输给与非门NA的第二输入端，与非门NA的第一输入端有高电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

在T4阶段，EN＝1，CLK＝0，CLKB＝1，IN＝0，Sc1＝0，Sc2＝1。由于Sc1＝0，Sc2＝1，第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T3阶段时B点的电压即高电平电压，因此移位寄存器的第二输出端Out的电位为高电平，第三传输门TG3导通，高电平的第二时钟信号CLKB传输给与非门NA的第二输入端，且与非门NA的第一输入端为高电平，因此，与非门NA的输出端为低电平，移位寄存器的第一输出端Output的电位为高电平。

在T5阶段，EN＝1，CLK＝1，CLKB＝0，IN＝0，Sc1＝0，Sc2＝1。由于Sc1＝0，Sc2＝1，第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，低电平的扫描触发信号IN经过第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为低电平电压，因此移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

之后，EN为低电平，移位寄存器的第二输出端Out的电位始终为低电平，移位寄存器的第一输出端Output的电位始终为低电平，直至本发明实施例提供的移位寄存器在接收到的扫描触发信号IN为高电平后再开始重新执行第T2阶段。这样在一帧时间内，在第一扫描信号、第二扫描信号和触发扫描信号均为低电平时，即本发明实施例提供的移位寄存器处于非工作状态时，第一时钟信号CLK和第二时钟信号CLKB均不能进入到移位寄存器中，从而避免了在非工作状态时，时钟信号对移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

具体地，对于图3b所示的移位寄存器，其工作过程和工作时序与上述实例一相同，具体时序图如图6a所示，具体工作过程在此不再赘述。

实例二：

当本发明实施例提供的移位寄存单元中不包括双向扫描模块时，以图4a的移位寄存器为例，其工作时序图如图6b所示，可以分为T1、T2、T3、T4、T5五个阶段。

在T1阶段，EN＝1，CLK＝1，CLKB＝0，IN＝1，Sc1＝1，Sc2＝1。由于Sc1＝1，Sc2＝1，第一传输门TG1和第二传输门TG2截止，第一时钟信号CLK不能传输到第一节点A，第三开关晶体管T3和第四开关晶体管T4导通，第一节点A点的电压为低电平电压VSS，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器；由于EN＝1，因此第六开关晶体管T6导通，低电平的参考电压Vref通过地第六开关晶体管T6和第五反相器N5传输到第二节点B，第二节点B的电压为高电平，移位寄存器的第二输出端Out的电位为高电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为高电平。

在T2阶段，EN＝0，CLK＝0，CLKB＝1，IN＝0，Sc1＝0，Sc2＝1。由于Sc1＝0，Sc2＝1，第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝0，因此第六开关晶体管T6截止，低电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T1阶段时B点的电压即高电平电压，因此移位寄存器的第二输出端Out的电位为高电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为高电平。

在T3阶段，EN＝0，CLK＝1，CLKB＝0，IN＝0，Sc1＝0，Sc2＝1。由于Sc1＝0，Sc2＝1，第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，低电平的扫描触发信号IN经过第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝0，因此第六开关晶体管T6截止，低电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为低电平电压，因此移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3导通，低电平的第二时钟信号CLKB传输给与非门NA的第二输入端，与非门NA的第一输入端有高电平信号输入，移位寄存器的第一输出端Output的电位为高电平。

在T4阶段，EN＝0，CLK＝0，CLKB＝1，IN＝1，Sc1＝1，Sc2＝0。由于Sc1＝1，Sc2＝0，第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，低电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T3阶段时B点的电压即低电平电压，因此移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3导通，高电平的第二时钟信号CLKB传输给与非门NA的第二输入端，且与非门NA的第一输入端为高电平，因此，与非门NA的输出端为低电平，移位寄存器的第一输出端Output的电位为低电平。

在T5阶段，EN＝0，CLK＝1，CLKB＝0，IN＝1，Sc1＝1，Sc2＝0。由于Sc1＝1，Sc2＝0，第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，高电平的扫描触发信号IN经过第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝0，因此第六开关晶体管T6截止，低电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为高电平电压，因此移位寄存器的第二输出端Out的电位为高电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为高电平。

之后，EN为高电平，移位寄存器的第二输出端Out的电位始终为高电平，移位寄存器的第一输出端Output的电位始终为高电平，直至本发明实施例提供的移位寄存器在接收到的扫描触发信号IN为低电平后再开始重新执行第T2阶段。这样在一帧时间内，在第一扫描信号、第二扫描信号和触发扫描信号均为高电平时，即本发明实施例提供的移位寄存器处于非工作状态时，第一时钟信号CLK和第二时钟信号CLKB均不能进入到移位寄存器中，从而避免了在非工作状态时，时钟信号对移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

具体地，对于图4b所示的移位寄存器，其工作过程和工作时序与上述实例一相同，具体时序图如图6b所示，具体工作过程在此不再赘述。

实例三：

当本发明实施例提供的移位寄存器中包括双向扫描模块时，以图5a所示的移位寄存器为例，当扫描方向控制信号为高电平时，为正向扫描，其工作时序图如图7a所示，可以分为T1、T2、T3、T4、T5五个阶段。当扫描方向控制信号为低电平时，为反向扫描，其工作时序图如图7b所示，可以分为T1、T2、T3、T4、T5五个阶段。

当移位寄存器为正向扫描时：CN＝1，在T1至T5的五个阶段中，双向扫描模块6中的第四传输门TG4导通，第五传输门TG5截止。正向扫描触发信号Input通过导通的第四传输门TG4作为扫描触发信号输出给驱动模块，具体地：

在T1阶段，CN＝1，EN＝0，CLK＝1，CLKB＝0，Input＝0，Sc1＝0，Reset＝0，Sc2＝0。第四传输门TG4导通，第五传输门TG5截止，由于Sc1＝0，Sc2＝0，第一传输门TG1和第二传输门TG2截止，第一时钟信号CLK不能传输到第一节点A，第三开关晶体管T3和第四开关晶体管T4导通，第一节点A点的电压为低电平电压VSS，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器；由于EN＝0，因此第六开关晶体管T6导通，高电平的参考电压Vref通过地第六开关晶体管T6和第五反相器N5传输到第二节点B，第二节点B的电压为低电平，移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

在T2阶段，CN＝1，EN＝1，CLK＝0，CLKB＝1，Input＝1，Sc1＝1，Reset＝0，Sc2＝0。第四传输门TG4导通，第五传输门TG5截止，由于Sc1＝1，Sc2＝0，第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T1阶段时B点的电压即低电平电压，因此移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

在T3阶段，CN＝1，EN＝1，CLK＝1，CLKB＝0，Input＝1，Sc1＝1，Reset＝0，Sc2＝0。第四传输门TG4导通，第五传输门TG5截止，由于Sc1＝1，Sc2＝0，第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，高电平的正向扫描触发信号Input经过第四传输门TG4、第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为高电平电压，因此移位寄存器的第二输出端Out的电位为高电平，第三传输门TG3导通，低电平的第二时钟信号CLKB传输给与非门NA的第二输入端，与非门NA的第一输入端有高电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

在T4阶段，CN＝1，EN＝1，CLK＝0，CLKB＝1，Input＝0，Sc1＝0，Reset＝1，Sc2＝1。第四传输门TG4导通，第五传输门TG5截止，由于Sc1＝0，Sc2＝1，第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T3阶段时B点的电压即高电平电压，因此移位寄存器的第二输出端Out的电位为高电平，第三传输门TG3导通，高电平的第二时钟信号CLKB传输给与非门NA的第二输入端，且与非门NA的第一输入端为高电平，因此，与非门NA的输出端为低电平，移位寄存器的第一输出端Output的电位为高电平。

在T5阶段，CN＝1，EN＝1，CLK＝1，CLKB＝0，Input＝0，Sc1＝0，Reset＝1，Sc2＝1。第四传输门TG4导通，第五传输门TG5截止，由于Sc1＝0，Sc2＝1，第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，低电平的正向扫描触发信号Input经过第四传输门TG4、第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为低电平电压，因此移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

之后，EN为低电平，移位寄存器的第二输出端Out的电位始终为低电平，移位寄存器的第一输出端Output的电位始终为低电平，直至本发明实施例提供的移位寄存器在接收到的正向扫描触发信号Input为高电平后再开始重新执行第T2阶段。这样在一帧时间内，在第一扫描信号、第二扫描信号、正向触发扫描信号和反向触发扫描信号均为低电平时，即本发明实施例提供的移位寄存器处于非工作状态时，第一时钟信号CLK和第二时钟信号CLKB均不能进入到移位寄存器中，从而避免了在非工作状态时，时钟信号对移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

当移位寄存器为反向扫描时：CN＝0，在T1至T5的五个阶段中，双向扫描模块6中的第四传输门TG4截止，第五传输门TG5导通。反向扫描触发信号Reset通过导通的第五传输门TG5作为扫描触发信号输出给驱动模块，具体地：

在T1阶段，CN＝0，EN＝0，CLK＝1，CLKB＝0，Input＝0，Sc1＝0，Reset＝0，Sc2＝0。第四传输门TG4截止，第五传输门TG5导通。由于Sc1＝0，Sc2＝0，第一传输门TG1和第二传输门TG2截止，第一时钟信号CLK不能传输到第一节点A，第三开关晶体管T3和第四开关晶体管T4导通，第一节点A点的电压为低电平电压VSS，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器；由于EN＝0，因此第六开关晶体管T6导通，高电平的参考电压Vref通过地第六开关晶体管T6和第五反相器N5传输到第二节点B，第二节点B的电压为低电平，移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

在T2阶段，CN＝0，EN＝1，CLK＝0，CLKB＝1，Input＝0，Sc1＝0，Reset＝1，Sc2＝1。第四传输门TG4截止，第五传输门TG5导通。由于Sc1＝0，Sc2＝1，第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T1阶段时B点的电压即低电平电压，因此移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

在T3阶段，CN＝0，EN＝1，CLK＝1，CLKB＝0，Input＝0，Sc1＝0，Reset＝1，Sc2＝1。第四传输门TG4截止，第五传输门TG5导通。由于Sc1＝0，Sc2＝1，第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，高电平的反向扫描触发信号Reset经过第五传输门TG5、第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为高电平电压，因此移位寄存器的第二输出端Out的电位为高电平，第三传输门TG3导通，低电平的第二时钟信号CLKB传输给与非门NA的第二输入端，与非门NA的第一输入端有高电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

在T4阶段，CN＝0，EN＝1，CLK＝0，CLKB＝1，Input＝1，Sc1＝1，Reset＝0，Sc2＝0。第四传输门TG4截止，第五传输门TG5导通，由于Sc1＝1，Sc2＝0，第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T3阶段时B点的电压即高电平电压，因此移位寄存器的第二输出端Out的电位为高电平，第三传输门TG3导通，高电平的第二时钟信号CLKB传输给与非门NA的第二输入端，且与非门NA的第一输入端为高电平，因此，与非门NA的输出端为低电平，移位寄存器的第一输出端Output的电位为高电平。

在T5阶段，CN＝0，EN＝1，CLK＝1，CLKB＝0，Input＝1，Sc1＝1，Reset＝0，Sc2＝0。第四传输门TG4截止，第五传输门TG5导通，由于Sc1＝1，Sc2＝0，第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，低电平的反向扫描触发信号Reset经过第五传输门TG5、第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为低电平电压，因此移位寄存器的第二输出端Out的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，移位寄存器的第一输出端Output的电位为低电平。

之后，EN为低电平，移位寄存器的第二输出端Out的电位始终为低电平，移位寄存器的第一输出端Output的电位始终为低电平，直至本发明实施例提供的移位寄存器在接收到的反向扫描触发信号Reset为高电平后再开始重新执行第T2阶段。这样在一帧时间内，在第一扫描信号、第二扫描信号、正向触发扫描信号和反向触发扫描信号均为低电平时，即本发明实施例提供的移位寄存器处于非工作状态时，第一时钟信号CLK和第二时钟信号CLKB均不能进入到移位寄存器中，从而避免了在非工作状态时，时钟信号对移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

具体地，对于图5b所示的具有双向扫描功能的移位寄存器，其工作过程和工作时序与上述实例三相同，具体正向扫描时序图如图7a所示，反向扫描时序图如图7b所示，具体工作过程在此不再赘述。

基于同一发明构思，对于不包括有双向扫描模块的移位寄存器，本发明实施例还提供了一种栅极驱动电路，如图8所示，包括串联的多个移位寄存器：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)；其中，

除第一级移位寄存器SR(1)之外，其余各级移位寄存器SR(n)接收自身的上一级移位寄存器SR(n-1)的第二输出端Out(n-1)输出的信号作为扫描触发信号IN和第一扫描信号(第一扫描信号图8中未示出)；

除最后一级移位寄存器SR(N)之外，其余各级移位寄存器SR(n)的接收自身的下一级移位寄存器SR(n+1)的第二输出端Out(n+1)输出的信号作为第二扫描信号SC2。

进一步地，第一级移位寄存器SR(1)接收第一初始触发信号STV1作为扫描触发信号IN和第一扫描信号SC1，最后一级移位寄存器SR(N)接收第二初始触发信号STV2作为第二扫描信号SC2。

进一步地，在本发明实施例提供的上述栅极驱动电路中，第一时钟信号CLK、第二时钟信号CLKB、低电平电压VSS、参考电压Vref、使能信号EN均输入各级移位寄存器中。

具体地，上述栅极驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同，重复之处不再赘述。

具体地，对于图3a所示结构的移位寄存器所组成的栅极驱动电路中，为了简化电路，如图9a所示，(图9a中只示出了除第一级移位寄存器和最后一级移位寄存器之外的任意两级级联的移位寄存器)除第一级移位寄存器之外，其余各级移位寄存器中的第一输入控制子模块中，均可以省去第一反相器N1，从而本级移位寄存器中第一传输门TG1的负相控制端与上一级移位寄存器中第二时钟输入控制模块中的第三反相器N3的输出端/Out(n-1)相连；除最后一级移位寄存器之外，其余各级移位寄存器中的第一输入控制子模块中，均可以省去第二反相器N2，从而本级移位寄存器中第二传输门TG2的负相控制端与下一级移位寄存器中第二时钟输入控制模块中的第三反相器N3的输出端/Out(n+1)相连。

同理，对于图4a所示结构的移位寄存器所组成的栅极驱动电路中，为了简化电路，如图9b所示，(图9b中只示出了除第一级移位寄存器和最后一级移位寄存器之外的任意两级级联的移位寄存器)，除第一级移位寄存器之外，其余各级移位寄存器中的第一输入控制子模块中，均可以省去第一反相器N1，从而本级移位寄存器中第一传输门TG1的正相控制端与上一级移位寄存器中第二时钟输入控制模块中的第三反相器N3的输出端/Out(n-1)相连；除最后一级移位寄存器之外，其余各级移位寄存器中的第一输入控制子模块中，均可以省去第二反相器N2，从而本级移位寄存器中第二传输门TG2的正相控制端与下一级移位寄存器中第二时钟输入控制模块中的第三反相器N3的输出端/Out(n+1)相连。

基于同一发明构思，对于包括有双向扫描模块的移位寄存器，本发明实施例还提供了一种栅极驱动电路，如图10所示，包括串联的多个移位寄存器：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)；其中，

第一级移位寄存器SR(1)接收第一初始触发信号STV1作为正向扫描触发信号Input和第一扫描信号，除第一级移位寄存器SR(1)之外，其余各级移位寄存器SR(n)接收自身的上一级移位寄存器SR(n-1)的第二输出端Out(n-1)输出的信号作为正向扫描触发信号Input和第一扫描信号(第一扫描信号图10中未示出)；

最后一级移位寄存器SR(N)接收第二初始触发信号ST2作为反向扫描触发信号Reset和第二扫描信号(第二扫描信号图10中未示出)，除最后一级移位寄存器SR(N)之外，其余各级移位寄存器SR(n)接收自身的SR(n+1)下一级移位寄存器的第二输出端Out(n+1)输出的信号作为反向扫描触发信号Reset和第二扫描信号。

进一步地，在本发明实施例提供的上述栅极驱动电路中，第一时钟信号CLK、第二时钟信号CLKB、低电平电压VSS、参考电压Vref、使能信号EN和扫描方向控制信号CN均输入各级移位寄存器中。

具体地，对于第一输入控制子模块的具体结构为第一传输门、第二传输门、第一反相器和第二反相器，第二时钟输入控制模块的具体结构为第三传输门和第三反相器的移位寄存器所组成的栅极驱动电路中，为了简化电路，如图11所示，(图11中只示出了除第一级移位寄存器和最后一级移位寄存器之外的任意两级级联的移位寄存器)除第一级移位寄存器之外，其余各级移位寄存器中的第一输入控制子模块中，均可以省去第一反相器N1，从而本级移位寄存器中第一传输门TG1的负相控制端与上一级移位寄存器中第二时钟输入控制模块中的第三反相器N3的输出端/Out(n-1)相连；除最后一级移位寄存器之外，其余各级移位寄存器中的第一输入控制子模块中，均可以省去第二反相器N2，从而本级移位寄存器中第二传输门TG2的负相控制端与下一级移位寄存器中第二时钟输入控制模块中的第三反相器N3的输出端/Out(n+1)相连。

下面通过一个具体的实施例说明本发明实施例提供的具有双向扫描功能的栅极驱动电路的工作过程。

以图11的移位寄存器为例，当扫描方向控制信号CN为高电平时，为正向扫描，其工作时序图如图12a所示，可以分为T1、T2、T3、T4、T5五个阶段。当扫描方向控制信号CN为低电平时，为反向扫描，其工作时序图如图12b所示，可以分为T1、T2、T3、T4、T5五个阶段。

以图11中的第N级移位寄存器为例，当栅极驱动电路为正向扫描时：CN＝1，第四传输门TG4导通，第五传输门TG5截止。

在T1阶段，EN＝0，CLK＝1，CLKB＝0，上一级移位寄存器处于T2阶段，Out(n-1)＝0，下一级移位寄存器为非工作阶段，Out(n+1)＝0。第一传输门TG1和第二传输门TG2截止，第一时钟信号CLK不能传输到第一节点A，第三开关晶体管T3和第四开关晶体管T4导通，第一节点A点的电压为低电平电压VSS，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器；由于EN＝0，因此第六开关晶体管T6导通，高电平的参考电压Vref通过地第六开关晶体管T6和第五反相器N5传输到第二节点B，第二节点B的电压为低电平，本级移位寄存器的第二输出端Out(n)的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，本级移位寄存器的第一输出端Output(n)的电位为低电平。

在T2阶段，EN＝1，CLK＝0，CLKB＝1，上一级移位寄存器为处于T3阶段，Out(n-1)＝1，下一级移位寄存器处于T1阶段，Out(n+1)＝0。第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T1阶段时B点的电压即低电平电压，因此本级移位寄存器的第二输出端Out(n)的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，本级移位寄存器的第一输出端Output(n)的电位为低电平。

在T3阶段，EN＝1，CLK＝1，CLKB＝0，上一级移位寄存器为处于T4阶段Out(n-1)＝1，下一级移位寄存器处于T2阶段，Out(n+1)＝0。第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，高电平的扫描触发信号IN经过第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为高电平电压，因此本级移位寄存器的第二输出端Out(n)的电位为高电平，第三传输门TG3导通，低电平的第二时钟信号CLKB传输给与非门NA的第二输入端，与非门NA的第一输入端有高电平信号输入，本级移位寄存器的第一输出端Output(n)的电位为低电平。

在T4阶段，EN＝1，CLK＝0，CLKB＝1，上一级移位寄存器为处于T5阶段，Out(n-1)＝0，下一级移位寄存器处于T3阶段，Out(n+1)＝1。第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T3阶段时B点的电压即高电平电压，因此本级移位寄存器的第二输出端Out(n)的电位为高电平，第三传输门TG3导通，高电平的第二时钟信号CLKB传输给与非门NA的第二输入端，且与非门NA的第一输入端为高电平，因此，与非门NA的输出端为低电平，本级移位寄存器的第一输出端Output(n)的电位为高电平。

在T5阶段，EN＝1，CLK＝1，CLKB＝0，上一级移位寄存器为处于非工作阶段，Out(n-1)＝0，下一级移位寄存器处于T4阶段，Out(n+1)＝1。第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，低电平的扫描触发信号IN经过第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为低电平电压，因此本级移位寄存器的第二输出端Out(n)的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，本级移位寄存器的第一输出端Output(n)的电位为低电平。

之后，EN为低电平，本级移位寄存器的第二输出端Out(n)的电位始终为低电平，移位寄存器的第一输出端Output(n)的电位始终为低电平，直至上一级移位寄存器的第二输出端Out(n-1)输出高电平信号后再开始重新执行第T2阶段。这样在一帧时间内，在上一级移位寄存器的第二输出端Out(n-1)和下一级移位寄存器的第二输出端Out(n+1)输出的信号均为低电平时，即本级移位寄存器处于非工作状态时，第一时钟信号CLK和第二时钟信号CLKB均不能进入到本级移位寄存器中，从而避免了在非工作状态时，时钟信号对本级移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

当栅极驱动电路为反向扫描时：CN＝0，第四传输门TG4截止，第五传输门TG5导通。

在T1阶段，EN＝0，CLK＝1，CLKB＝0，下一级移位寄存器处于T2阶段，Out(n+1)＝0，上一级移位寄存器为非工作阶段，Out(n-1)＝0。第一传输门TG1和第二传输门TG2截止，第一时钟信号CLK不能传输到第一节点A，第三开关晶体管T3和第四开关晶体管T4导通，第一节点A点的电压为低电平电压VSS，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器；由于EN＝0，因此第六开关晶体管T6导通，高电平的参考电压Vref通过地第六开关晶体管T6和第五反相器N5传输到第二节点B，第二节点B的电压为低电平，本级移位寄存器的第二输出端Out(n)的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，本级移位寄存器的第一输出端Output(n)的电位为低电平。

在T2阶段，EN＝1，CLK＝0，CLKB＝1，下一级移位寄存器为处于T3阶段，Out(n+1)＝1，上一级移位寄存器处于T1阶段，Out(n-1)＝0。第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T1阶段时B点的电压即低电平电压，因此本级移位寄存器的第二输出端Out(n)的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，本级移位寄存器的第一输出端Output(n)的电位为低电平。

在T3阶段，EN＝1，CLK＝1，CLKB＝0，下一级移位寄存器为处于T4阶段Out(n+1)＝1，上一级移位寄存器处于T2阶段，Out(n-1)＝0。第三开关晶体管T3截止，第四开关晶体管T4导通，低电平电压VSS不能传输到第一节点A，第一传输门TG1截止，第二传输门TG2导通，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，高电平的扫描触发信号IN经过第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为高电平电压，因此本级移位寄存器的第二输出端Out(n)的电位为高电平，第三传输门TG3导通，低电平的第二时钟信号CLKB传输给与非门NA的第二输入端，与非门NA的第一输入端有高电平信号输入，本级移位寄存器的第一输出端Output(n)的电位为低电平。

在T4阶段，EN＝1，CLK＝0，CLKB＝1，下一级移位寄存器为处于T5阶段，Out(n+1)＝0，上一级移位寄存器处于T3阶段，Out(n-1)＝1。第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，低电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为低电平，第一三态反相器G1截止，第二三态反相器G2导通，第二三态反相器G2与第五反相器N5构成锁存器，并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为T3阶段时B点的电压即高电平电压，因此本级移位寄存器的第二输出端Out(n)的电位为高电平，第三传输门TG3导通，高电平的第二时钟信号CLKB传输给与非门NA的第二输入端，且与非门NA的第一输入端为高电平，因此，与非门NA的输出端为低电平，本级移位寄存器的第一输出端Output(n)的电位为高电平。

在T5阶段，EN＝1，CLK＝1，CLKB＝0，下一级移位寄存器为处于非工作阶段，Out(n+1)＝0，上一级移位寄存器处于T3阶段，Out(n-1)＝1。第三开关晶体管T3导通，第四开关晶体管T4截止，低电平电压VSS不能传输到第一节点A，第一传输门TG1导通，第二传输门TG2截止，高电平的第一时钟信号CLK传输到第一节点A，因此A点的电压为高电平，第一三态反相器G1导通，第二三态反相器G2截止，低电平的扫描触发信号IN经过第一三态反相器G1和第五反相器到达第二节点B并且由于EN＝1，因此第六开关晶体管T6截止，高电平的参考电压Vref不能输出到驱动模块，因此第二节点B的电压为低电平电压，因此本级移位寄存器的第二输出端Out(n)的电位为低电平，第三传输门TG3截止，第二时钟信号CLKB不能传输给与非门NA的第二输入端，因此只有与非门NA的第一输入端有低电平信号输入，本级移位寄存器的第一输出端Output(n)的电位为低电平。

之后，EN为低电平，本级移位寄存器的第二输出端Out(n)的电位始终为低电平，移位寄存器的第一输出端Output(n)的电位始终为低电平，直至下一级移位寄存器的第二输出端Out(n+1)输出高电平信号后再开始重新执行第T2阶段。这样在一帧时间内，在上一级移位寄存器的第二输出端Out(n-1)和下一级移位寄存器的第二输出端Out(n+1)输出的信号均为低电平时，即本级移位寄存器处于非工作状态时，第一时钟信号CLK和第二时钟信号CLKB均不能进入到本级移位寄存器中，从而避免了在非工作状态时，时钟信号对本级移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的栅极驱动电路，通过该栅极驱动电路为显示装置中阵列基板上的各栅线提供扫描信号，其具体实施可参见上述栅极驱动电路的描述，相同之处不再赘述。

本发明实施例提供的一种移位寄存器、栅极驱动电路及显示装置，移位寄存器包括：驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块。由于上述移位寄存器在一帧时间内，只有在第一扫描信号、第二扫描信号和触发扫描信号均为有效信号时即移位寄存器处于工作状态时，第一时钟信号和第二时钟信号才会进入到该移位寄存器中。因此当本发明实施例提供的移位寄存器的处于非工作状态时，第一时钟信号和第二时钟信号均不能进入到移位寄存器中，从而避免了移位寄存器在处于非工作状态时，时钟信号对移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种移位寄存器，其特征在于，包括：驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块；其中，

所述第一时钟输入控制模块，用于在第一扫描信号或第二扫描信号为有效脉冲信号时，将第一时钟信号提供给第一节点；在所述第一扫描信号和所述第二扫描信号均不是有效脉冲信号时，将低电平电压提供给所述第一节点；所述第一节点连接所述第一时钟输入控制模块和所述驱动模块；

所述驱动模块，用于在所述第一节点接收到所述低电平电压或低电平的所述第一时钟信号时，将扫描触发信号提供给第二节点；在所述第一节点接收到高电平的所述第一时钟信号时，阻止所述扫描触发信号输入到所述驱动模块，并使所述第二节点的电压保持为上一时间段时所述第二节点的电压；所述第二节点连接所述驱动模块、所述第二时钟输入控制模块、所述输出模块、以及用于输出所述第二节点的电压的第二输出端；

所述预置模块，用于当所述第一扫描信号和所述第二扫描信号均为有效脉冲信号时，在使能信号的控制下，将参考电压提供给所述驱动模块，以使所述驱动模块控制所述第二节点的电压等于所述参考电压的反相电压；

所述第二时钟输入控制模块，用于在所述第二节点的电压的控制下，将所述第二时钟信号提供给所述输出模块；

所述输出模块，用于在所述第二节点的电压和所述第二时钟信号的控制下通过第一输出端输出栅极驱动信号。

2.如权利要求1所述的移位寄存器，其特征在于，所述第一时钟输入控制模块，具体包括：

第一输入控制子模块，用于在第一扫描信号或第二扫描信号为有效脉冲信号时，将第一时钟信号提供给第一节点；

第二输入控制子模块，用于在所述第一扫描信号和所述第二扫描信号均不是有效脉冲信号时，将低电平电压提供给所述第一节点。

3.如权利要求2所述的移位寄存器，其特征在于，所述第一输入控制子模块，具体包括：第一传输门、第二传输门、第一反相器和第二反相器；其中，

所述第一传输门的输入端与所述第二传输门的输入端相连，并接收所述第一时钟信号，所述第一传输门的输出端分别与所述第二传输门的输出端和所述第一节点相连，所述第一传输门的正相控制端接收所述第一扫描信号，并与所述第一反相器的输入端相连，所述第一传输门的反相控制端与所述第一反相器的输出端相连；

所述第二传输门的正相控制端分别与所述第二扫描信号和所述第二反相器的输入端相连，所述第二传输门的反相控制端与所述第二反相器的输出端相连。

4.如权利要求2所述的移位寄存器，其特征在于，所述第一输入控制子模块，具体包括：第一开关晶体管和第二开关晶体管；其中，

所述第一开关晶体管的栅极接收所述第一扫描信号，所述第一开关晶体管的源极与所述第二开关晶体管的源极相连，并接收所述第一时钟信号，所述第一开关晶体管的漏极分别与所述第二开关晶体管的漏极和所述第一节点相连；

所述第二开关晶体管的栅极接收所述第二扫描信号。

5.如权利要求2所述的移位寄存器，其特征在于，所述第二输入控制子模块，具体包括：第三开关晶体管和第四开关晶体管；其中，

所述第三开关晶体管的栅极接收所述第二扫描信号，所述第三开关晶体管的源极与所述低电平电压相连，所述第三开关晶体管的漏极与所述第四开关晶体管的源极相连；

所述第四开关晶体管的栅极接收所述第一扫描信号，所述第四开关晶体管的漏极与所述第一节点相连。

6.如权利要求1所述的移位寄存器，其特征在于，所述第二时钟输入控制模块，具体包括：第三传输门和第三反相器；其中，

所述第三传输门的输入端接收所述第二时钟信号，所述第三传输门的输出端与所述输出模块相连，所述第三传输门的正相控制端分别与所述所述第二节点和所述第三反相器的输入端相连，所述第三传输门的反相控制端与所述第三反相器的输出端相连。

7.如权利要求1所述的移位寄存器，其特征在于，所述第二时钟输入控制模块，具体包括：第五开关晶体管；其中，

所述第五开关晶体管的栅极与所述第二节点相连，所述第五开关晶体管的源极接收所述第二时钟信号，所述第五开关晶体管的漏极与所述输出模块相连。

8.如权利要求1所述的移位寄存器，其特征在于，所述预置模块，具体包括：第六开关晶体管；其中，

所述第六开关晶体管的栅极接收所述使能信号，所述第六开关晶体管的源极与所述参考电压相连，所述第六开关晶体管的漏极与所述驱动模块相连。

9.如权利要求1所述的移位寄存器，其特征在于，所述驱动模块，具体包括：第一三态反相器、第二三态反相器、第四反相器和第五反相器；其中，

所述第一三态反相器的输入端接收所述扫描触发信号，所述第一三态反相器的输出端分别与所述第二三态反相器的输出端、所述第五反相器的输入端、以及所述预置模块相连，所述第一三态反相器的正相控制端分别与所述第二三态反相器的反相控制端、所述第一节点、以及所述第四反相器的输入端相连，所述第一三态反相器的反相控制端分别与所述第二三态反相器的正相控制端和所述第四反相器的输出端相连；

所述第二三态反相器的输入端分别与所述第五反相器的输出端和所述第二节点相连。

10.如权利要求1所述的移位寄存器，其特征在于，所述输出模块，具体包括：与非门和第六反相器；其中，

所述与非门的第一输入端与所述第二节点相连，所述与非门的第二输入端与所述第二时钟输入控制模块相连，所述与非门的输出端与所述第六反相器的输入端相连，所述第六反相器的输出端与所述第一输出端相连。

11.如权利要求1-10任一项所述的移位寄存器，其特征在于，还包括：

双向扫描模块，用于在扫描方向控制信号的控制下，当所述扫描方向控制信号为高电平或低电平时，将接收到正向扫描触发信号作为所述扫描触发信号输出给所述驱动模块，当所述扫描方向控制信号为低电平或高电平时，将接收到的反向扫描触发信号作为所述扫描触发信号输出给所述驱动模块。

12.如权利要求11所述的移位寄存器，其特征在于，所述双向扫描模块，具体包括：第四传输门、第五传输门和第七反相器；其中，

所述第四传输门的输入端接收所述正向扫描触发信号，所述第四传输门的输出端分别与所述第五传输门的输出端和所述驱动模块相连，所述第四传输门的正相控制端接收所述扫描方向控制信号，并分别与所述第七反相器的输入端和所述第五传输门的反相控制端相连，所述第四传输门的反相控制端分别与所述第七反相器的输出端和所述第五传输门的正相控制端相连；

所述第五传输门的输入端接收所述反向扫描触发信号。

13.如权利要求11所述的移位寄存器，其特征在于，所述双向扫描模块，具体包括：第七开关晶体管和第八开关晶体管；其中，

所述第七开关晶体管的栅极与所述第八开关晶体管的栅极相连，并接收所述扫描方向控制信号，所述第七开关晶体管的源极接收所述正向扫描触发信号，所述第七开关晶体管的漏极分别与所述第八开关晶体管的漏极和驱动模块相连；

所述第八开关晶体管的源极接收所述反向扫描触发信号；

所述第七开关晶体管为N型晶体管，所述第八开关晶体管为P型晶体管；或所述第七开关晶体管为P型晶体管，所述第八开关晶体管为N型晶体管。

14.一种栅极驱动电路，其特征在于，包括串联的多个如权利要求1-10任一项所述的移位寄存器；其中，

除第一级移位寄存器之外，其余各级移位寄存器接收自身的上一级移位寄存器的第二输出端输出的信号作为扫描触发信号和第一扫描信号；

除最后一级移位寄存器之外，其余各级移位寄存器的接收自身的下一级移位寄存器的第二输出端输出的信号作为第二扫描信号。

15.一种栅极驱动电路，其特征在于，包括串联的多个如权利要求11-13任一项所述的移位寄存器；其中，

第一级移位寄存器接收第一初始触发信号作为正向扫描触发信号和第一扫描信号，除第一级移位寄存器之外，其余各级移位寄存器接收自身的上一级移位寄存器的第二输出端输出的信号作为正向扫描触发信号和第一扫描信号；

最后一级移位寄存器接收第二初始触发信号作为反向扫描触发信号和第二扫描信号，除最后一级移位寄存器之外，其余各级移位寄存器接收自身的下一级移位寄存器的第二输出端输出的信号作为反向扫描触发信号和第二扫描信号。

16.一种显示装置，其特征在于，包括如权利要求14或15所述的栅极驱动电路。