KR20130071438A - 구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 표시 장치 - Google Patents

구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 표시 장치 Download PDF

Info

Publication number
KR20130071438A
KR20130071438A KR1020127032640A KR20127032640A KR20130071438A KR 20130071438 A KR20130071438 A KR 20130071438A KR 1020127032640 A KR1020127032640 A KR 1020127032640A KR 20127032640 A KR20127032640 A KR 20127032640A KR 20130071438 A KR20130071438 A KR 20130071438A
Authority
KR
South Korea
Prior art keywords
signal input
input terminal
pull
signal
clock
Prior art date
Application number
KR1020127032640A
Other languages
English (en)
Other versions
KR101443131B1 (ko
Inventor
루이 마
시엔지에 샤오
구오레이 왕
밍 후
병 천 임
즈종 투
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
허페이 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 허페이 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20130071438A publication Critical patent/KR20130071438A/ko
Application granted granted Critical
Publication of KR101443131B1 publication Critical patent/KR101443131B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Electronic Switches (AREA)

Abstract

본 개시내용은 액정 디스플레이 분야에 관한 것으로서, 구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 디스플레이 장치를 제공한다. 구동 회로는 풀업 모듈, 제1 풀다운 모듈, 제2 풀다운 모듈, 풀업 구동 모듈, 풀다운 구동 모듈 및 리셋 모듈을 포함하고, 제1 풀다운 모듈은 클럭 지연 신호 입력 단자로부터 입력되는 신호 및 풀다운 노드의 신호에 따라 스위칭-오프 신호를 출력 단자로 출력하고, 제2 풀다운 모듈은, 신호 입력 단자로부터 입력되는 신호가 로우 레벨일 때, 클럭 신호 입력 단자로부터 입력되는 신호에 따라 상기 스위칭-오프 신호를 풀업 노드 및 출력 단자로 출력하고, 신호 입력 단자로부터 입력되는 신호가 하이 레벨이면, 클럭 지연 신호 입력 단자로부터 입력되는 신호 또한 하이 레벨이고, 클럭 신호 입력 단자로부터 입력되는 신호와 클럭 지연 신호 입력 단자로부터 입력되는 신호가 서로 위상이 상반된다. 본 개시내용에 따른 구동 회로는 게이트에 적용되는 바이어스 전압 스트레스에 의한 임계 전압 이동의 결함을 효과적으로 제거할 수 있고 출력 전압의 노이즈를 감소시킬 수 있다.

Description

구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 표시 장치{Driving circuit, shifting register, gate driver, array substrate and display device}
본 개시내용은 액정 디스플레이에 관한 것으로서, 특히 구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 표시 장치에 관한 것이다.
액정 표시 장치는 가벼운 무게, 얇은 두께, 저전력 소모 등의 장점을 가지며, TV, 휴대용 전화기, 디스플레이 등과 같은 전자 제품들에 광범위하게 사용된다.
액정 표시 장치는 수평 및 수직 방향으로 화소들이 배열된 화소 어레이를 포함하고, 액정 표시 장치가 영상을 표시할 때, 화소들을 행 단위로 스캔하기 위하여 게이트 입력 신호들을 게이트 구동 회로를 통하여 출력한다. 액정 표시 장치의 구동은 주로 게이트 드라이버 및 데이터 드라이버로 이루어지며, 데이터 드라이버는 클럭 신호의 타이밍에 따라 순차적으로 디스플레이의 입력 데이터들을 래치하고, 이를 아날로그 신호들로 변환하여 상기 아날로그 신호들을 액정 패널의 데이터 라인들로 입력하고, 게이트 드라이버는 시프팅 레지스터로 입력 클럭 신호를 게이트 라인들을 스위칭 온/오프 하기 위한 전압들로 변환하고, 이를 액정 패널의 게이트 라인들에 제공한다. 게이트 드라이버의 시프팅 레지스터는 게이트 라인들을 스캔하는 스캐닝 신호들을 생성하는데 사용된다.
시프팅 레지스터는 일반적인 반도체 장치이며, 액정 표시 장치에 흔히 사용된다. 액정 표시 장치의 시프팅 레지스터는 n 단(n-stage)의 시프팅 레지스터이다. 액정 표시 장치의 게이트 라인들 각각은 시프팅 레지스터의 한 단에서의 구동 회로에 전기적으로 연결된다. 액정 표시 장치가 동작할 때, 시프팅 레지스터의 각 단에서의 구동 회로는 구동 신호를 액정 패널의 대응하는 행으로 출력한다.
도 1은 기존의 시프팅 레지스터의 각 단에서의 구동 회로를 나타내는 개략도이다. 도 1에 도시된 바와 같이, 구동 회로는 풀업 모듈, 리셋 모듈, 풀업 구동 모듈, 풀다운 모듈 및 풀다운 구동 모듈을 포함한다.
풀업 모듈은 박막 트랜지스터(Thin Film Transistor; TFT) M3를 포함한다. 박막 트랜지스터 M3는 풀업 노드 PU에 의해 제어되는 게이트, 클럭 신호 입력 단자(CLK)에 연결되는 드레인 및 출력 단자(OUTPUT)에 연결되는 소스를 갖는다. 박막 트랜지스터 M3가 풀업 노드 PU에 의해 턴온되면, 클럭 신호 입력 단자(CLK)로부터 입력되는 신호는 출력 단자(OUTPUT)로 출력된다.
리셋 모듈은 박막 트랜지스터 M2 및 박막 트랜지스터 M4를 포함한다. 박막 트랜지스터 M2는 리셋 신호 입력 단자(RESET)에 의해 제어되는 게이트, 풀업 노드 PU에 연결되는 드레인 및 스위칭-오프 신호 입력 단자(VSS)에 연결되는 소스를 갖는다. 그리고, 박막 트랜지스터 M4는 리셋 신호 입력 단자(RESET)에 의해 제어되는 게이트, 출력 단자(OUTPUT)에 연결되는 드레인 및 스위칭-오프 신호 입력 단자(VSS)에 연결되는 소스를 갖는다. 리셋 신호 입력 단자(RESET)로부터 입력되는 신호, 즉 다음 단으로부터의 출력 신호가 발생하면 박막 트랜지스터 M2 및 M4가 턴온되고, 풀업 노드 PU 및 출력 단자(OUTUT)는 그 신호들이 스위칭-오프 전압까지 하강하도록 리셋된다.
풀업 구동 모듈은 박막 트랜지스터 M1, 박막 트랜지스터 M13 및 커패시터 C1을 포함한다. 박막 트랜지스터 M1은, 서로 연결되고 또한 신호 입력 단자(INPUT)에 연결되는 드레인과 게이트, 및 풀업 노드 PU에 연결되는 소스를 갖고, 박막 트랜지스터 M13은 클럭 지연 신호 입력 단자(CLKB)의 클럭 지연 신호에 의해 제어되는 게이트, 신호 입력 단자(INPUT)에 연결되는 드레인 및 풀업 노드 PU에 연결되는 소스를 갖고, 그리고, 커패시터 C1은 풀업 노드 PU에 연결되는 일 단과 출력 단자(OUTPUT)에 연결되는 타 단을 갖는다. 신호 입력 단자(INPUT)로부터 입력되는 신호와 클럭 지연 신호 입력 단자(CLKB)의 클럭 지연 신호가 동시에 하이 레벨이면, 박막 트랜지스터 M1 및 M13이 턴온되고, 커패시터 C1의 일 면이 충전되어, 이에 따라 풀업 노드 PU가 하이 레벨이 되고, 박막 트랜지스터 M3가 턴온된다. 다음 타이밍에 클럭 신호 입력 단자(CLK)로부터 입력되는 클럭 신호가 발생하면, 부트스트래핑 효과(bootstrapping effect)에 기인하여 풀업 노드 PU(즉, 박막 트랜지스터 M3의 게이트)의 전위가 상승하여, 임계 전압(threshold voltage) 보상의 효과가 유발된다.
풀다운 모듈은 박막 트랜지스터 M10, 박막 트랜지스터 M11 및 박막 트랜지스터 M12를 포함한다. 박막 트랜지스터 M12는 클럭 지연 신호 입력 단자(CLKB)에 연결되는 게이트, 스위칭-오프 신호 입력 단자(VSS)에 연결되는 소스 및 출력 단자(OUTPUT)에 연결되는 드레인을 갖는다. 박막 트랜지스터 M12는 클럭 지연 신호에 의해 제어되고, 클럭 지연 신호 입력 단자(CLKB)가 하이 레벨이되면, 박막 트랜지스터 M12는 턴온되고 출력 단자(OUTPUT)를 하강시키고, 이에 따라 출력 단자(OUTPUT)의 출력 노이즈가 감소되어 출력 신호의 안전성이 보장된다. 박막 트랜지스터 M10 및 박막 트랜지스터 M11은 풀다운 구동 모듈에서 노드 PD에 의해 제어된다. 노드 PD가 하이 레벨이면, 박막 트랜지스터 M10 및 M11이 턴온되어 풀업 노드 PU와 출력 단자(OUTPUT)를 하강시키고, 이에 따라 출력 단자(OUTPUT)의 출력 노이즈가 감소되어 출력 신호의 안전성이 보장된다.
풀다운 구동 모듈은 박막 트랜지스터 M5, 박막 트랜지스터 M6, 박막 트랜지스터 M8 및 박막 트랜지스터 M9을 포함하고, 풀다운 모듈을 구동하도록 주로 노드 PD의 출력 전위를 제어한다.
도 2는 기존 시프팅 레지스터의 각 단에서의 구동 회로의 타이밍 순서도이다. 도 2에 도시된 바와 같이, 상기 시프팅 레지스터의 동작 원리는 다음과 같다.
제1 단계에서, 신호 입력 단자(INPUT)가 하이 레벨이고 클럭 지연 신호 입력 단자(CLKB)가 또한 하이 레벨이면, 신호 입력 단자(INPUT)의 신호는 이전 단의 출력 신호이고, 박막 트랜지스터 M1은 턴온된다. 클럭 지연 신호 입력 단자(CLKB)가 하이 레벨이므로, 박막 트랜지스터 M13이 턴온되고, 신호 입력 단자(INPUT)의 하이 레벨 신호가 커패시터 C1을 충전하여서, 풀업 노드 PU의 전위가 상승하면서, 동시에 박막 트랜지스터 M8 및 박막 트랜지스터 M6가 턴온된다. 클럭 지연 신호 입력 단자(CLKB)의 하이 레벨 신호는 또한 박막 트랜지스터 M9및 박막 트랜지스터 M5를 턴온시킨다. 이때에, 상기 트랜지스터들의 사이즈 설계에 의해, 노드 PD의 전위는 로우 레벨로 제어될 수 있어서, 박막 트랜지스터 M10 및 박막 트랜지스터 M11이 턴오프되고, 이에 따라 두 트랜지스터가 풀-다운을 수행하는 것을 방지하여 출력 신호의 안정성이 보장된다.
제2 단계에서, 신호 입력 단자(INPUT)가 로우 레벨이고 클럭 지연 신호 입력 단자(CLKB)가 또한 로우 레벨이면, 박막 트랜지스터 M1 및 M13은 턴오프되고, 풀다운 노드(PU)는 하이 레벨을 유지하고 박막 트랜지스터 M3은 턴온상태를 유지한다. 이때, 클럭 신호 입력 단자(CLK)가 하이 레벨이므로, 풀업 노드 PU의 전압이 부트스트래핑 효과(bootstrapping effect)에 기인하여 상승하며, 최종적으로 구동 신호가 출력 단자(OUTPUT)로 출력된다.
제3 단계에서, 클럭 지연 신호 입력 단자(CLKB)가 하이 레벨이고 리셋 신호 입력 단자(RESET)의 신호 또한 하이 레벨이며, 리셋 신호 입력 단자(RESET)의 상기 신호는 다음 단의 출력 단자(OUTPUT)의 출력 신호이다. 클럭 지연 신호 입력 단자(CLKB)의 하이 레벨 신호는 박막 트랜지스터 M9 및 M5를 턴온시키며, 노드 PD가 하이 레벨이어서 박막 트랜지스터 M10 및 M11가 턴온되며, 따라서 스위칭-오프 신호는 풀업 노드 PU 및 출력 단자(OUTPUT)로 전송되고, 리셋 신호 입력 단자(RESET)의 하이 레벨 신호가 박막 트랜지스터 M2 및 M4를 턴온시켜 스위칭-오프 신호가 풀업 노드 PU 및 출력 단자(OUTPUT)로 전송된다.
제4 단계에서, 클럭 신호 입력 단자(LCK)는 하이 레벨이다. 현재, 박막 트랜지스터 M3는 턴오프 상태이므로, 클럭 신호 입력 단자(CLK)의 하이 레벨 신호는 출력 단자(OUTPUT)로 전송되지 않으며, 출력 단자(OUTPUT)의 출력 신호는 지난 타이밍에 나타난 로우 레벨을 유지한다.
제5 단계에서, 클럭 지연 신호 입력 단자(CLKB)는 하이 레벨이다. 현재, 클럭 지연 신호 입력 단자(CLKB)의 하이 레벨 신호가 박막 트랜지스터 M9, M5 및 M12를 턴온시켜, 노드 PD가 하이 레벨이 되고, 이후 박막 트랜지스터 M10 및 M11이 턴온되어 스위칭-오프 신호가 출력 단자(OUTPUT) 및 풀업 노드 PU로 전송된다.
이후, 제1 단계가 다시 시작되기 전에, 상기 제4 단계 및 제5 번째 단계가 차례로 반복된다.
종래 기술에서, 클럭 신호 입력 단자(CLK)의 클럭 입력 신호 및 클럭 지연 신호 입력 단자(CLKB)의 클럭 지연 신호는 모두 대략 27V의 고전압일 수 있다. 그러므로, 상술한 동작 원리에 따르면, 클럭 신호 입력 단자(CLK)의 입력 신호가 하이 레벨이면, 이상적인 로직 타이밍의 경우, 박막 트랜지스터의 게이트와 드레인 사이의 커플링 커패시터의 커플링 효과에 기인하여 풀업 노드 PU에서 커플링 전압이 발생하며, 이는 출력 신호에 노이즈를 발생시킨다. 도 2에 도시된 바와 같이, 클럭 신호 입력 단자(CLK)에 하이 레벨 신호가 발생할때, 클럭 지연 신호 입력 단자(CLKB)는 로우 레벨이다. 리셋 신호 입력 단자(RESET)에 하이 레벨 신호가 발생하는 타이밍 이외에는, 노드 PD의 전위가 클럭 지연 신호 입력 단자(CLKB)의 전위, 즉 로우 레벨과 동일하며, 따라서 박막 트랜지스터 M10 및 M11이 턴오프되고 풀업 노드 PU 및 출력 단자(OUTPUT)에서의 노이즈가 방전되지 못하므로, 이로 인해 단(stage)을 거듭할수록 더 큰 노이즈가 발생될 것이다. 게이트 드라이버의 시프팅 레지스터의 개별 단(stage)들에서의 구동 회로들이 서로 연관되어 있으므로, 현재 단의 출력 신호는 다음 단의 입력 신호로 제공될 뿐만 아니라 또한 이전 단의 리셋 신호로서 제공된다. 그러므로, 각 단은 전체 시프팅 레지스터의 동작에 영향을 미칠 것이다.
시프팅 레지스터의 실제 설계에 있어서, 박막 트랜지스터 M6, M5, M8 및 M9의 사이즈 설계에 의해, 다음의 해법을 얻을 수 있다. 신호 입력 단자(INPUT) 및 클럭 신호 입력 단자(CLK)가 동시에 하이 레벨이면, 노드 PD가 로우 레벨로 유지되고, 박막 트랜지스터 M10 및 M11이 턴오프되어 적합한 출력 신호가 출력되는 것이 보장된다. 신호 입력 단자(INPUT)가 로우 레벨이고 클럭 지연 신호 입력 단자(CLKB)가 하이 레벨일 때, 노드 PD가 하이 레벨이 되도록 설계되고, 박막 트랜지스터 M10 및 M11이 턴온되어 적합한 스위칭-오프 전압이 풀업 노드 PU 및 출력 단자(OUTPUT)로 출력된다. 신호 입력 단자(INPUT) 및 클럭 지연 신호 입력 단자(CLKB)가 로우 레벨일 때, 노드 PD가 미들 레벨이 되도록 설계되고, 클럭 신호 입력 단자(CLK)의 클럭 신호에 의해 생성되는 커플링 전압이 하강하도록 박막 트랜지스터 M10 및 M11이 턴온되어, 풀업 노드 및 출럭 단자에서의 노이즈가 감소된다. 상기 해법은 기존 시프팅 레지스터의 회로를 수정할 필요가 없다는 이점을 갖으나, 노드 PD가 하이 레벨 또는 미들 레벨에 있도록 설계되어 있어 박막 트랜지스터 M10 및 M11이 오랫동안 턴온상태를 유지한다는 단점을 갖는다. 박막 트랜지스터의 임계 전압은 박막 트랜지스터들의 게이트에 적용되는 전압 및 그 전압이 적용되는 시간에 크게 의존하며, 그 전압이 박막 트랜지스터의 게이트에 적용되는 시간이 긴 조건하에서, 박막 트랜지스터의 임계 전압은 크게 이동하며, 이는 게이트 드라이버의 시프팅 레지스터의 수명을 크게 감소시켜, 이로 인해 전체 게이트 드라이버의 동작에 영향을 미친다.
본 개시내용이 해결하고자 하는 기술적인 과제는 바이어스 전압 스트레스가 적용되는 게이트로 인한 임계 전압 이동의 결함을 효과적으로 제거하고, 출력 전압의 노이즈를 감소시키는 구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 디스플레이 장치를 제공하는 것이다.
상술한 문제를 해결하기 위하여, 본 개시내용은, 풀업 노드의 신호 및 클럭 신호 입력 단자로부터 입력되는 신호에 따라 구동 신호를 출력 단자로 출력하는 풀업 모듈; 신호 입력 단자로부터 입력되는 신호 및 클럭 지연 신호 입력 단자로부터 입력되는 신호에 따라 상기 풀업 모듈을 구동하도록 상기 풀업 노드를 제어하는 풀업 구동 모듈; 클럭 지연 신호 입력 단자로부터 입력되는 상기 신호 및 풀다운 노드의 신호에 따라 스위칭-오프 신호를 상기 출력 단자로 출력하는 제1 풀다운 모듈; 상기 신호 입력 단자로부터 입력되는 상기 신호가 로우 레벨일 때, 상기 클럭 신호 입력 단자로부터 입력되는 상기 신호에 따라 상기 스위칭-오프 신호를 상기 풀업 노드 및 상기 출력 단자로 출력하는 제2 풀다운 모듈; 상기 클럭 지연 신호 입력 단자로부터 입력되는 상기 신호 및 상기 풀업 노드의 상기 신호에 따라 상기 제1 풀다운 모듈을 구동하도록 상기 풀다운 노드의 상기 신호를 제어하는 풀다운 구동 모듈; 리셋 신호 입력 단자에 인가된 신호에 따라 상기 스위칭-오프 신호를 상기 풀업 노드 및 상기 출력 단자로 출력하는 리셋 모듈을 포함하고, 상기 신호 입력 단자로부터 입력되는 상기 신호가 하이 레벨이면, 상기 클럭 지연 신호 입력 단자로부터 입력되는 상기 신호 또한 하이 레벨이고, 상기 클럭 신호 입력 단자로부터 입력되는 상기 신호와 상기 클럭 지연 신호 입력 단자로부터 입력되는 신호가 서로 위상이 상반되는 구동 회로를 제공한다.
일 예로서, 상기 제2 풀다운 모듈은, 제1 박막 트랜지스터(thin film tansistor; TFT), 제2 박막 트랜지스터, 제3 박막 트랜지스터 및 커패시터를 더 포함하고; 상기 제1 박막 트랜지스터는 상기 풀업 노드에 연결되는 게이트, 상기 커패시터의 제1 면에 연결되는 드레인 및 스위칭-오프 신호 입력 단자에 연결되는 소스를 갖고; 상기 커패시터의 제2 면은 상기 클럭 신호 입력 단자에 연결되고; 상기 제2 박막 트랜지스터는, 상기 제3 박막 트랜지스터의 게이트에 연결되고 또한 상기 커패시터의 상기 제1 면에 연결되는 게이트, 상기 풀업 노드에 연결되는 드레인 및 상기 스위칭-오프 입력 단자에 연결되는 소스를 갖고; 상기 제3 박막 트랜지스터는 상기 출력 단자에 연결되는 드레인 및 상기 스위칭-오프 신호 입력 단자에 연결되는 소스를 갖는다.
본 개시내용은 또한, 복수의 단에 제1 항 또는 제2 항에 따른 구동 회로를 포함하고, 각 단에서의 상기 구동 회로의 상기 입력 신호 단자로부터 입력되는 신호는 그 이전 단에서의 상기 구동 회로의 상기 출력 단자로부터 출력되는 신호이고, 각 단에서의 상기 구동 회로의 상기 리셋 신호 입력 단자로부터 입력되는 신호는 그 다음 단에서의 상기 구동 회로의 상기 출력 단자로부터 출력되는 신호인 시프팅 레지스터를 제공한다.
일 예로서, 각 단에서의 구동 회로는, 제1 단계에서, 상기 신호 입력 단자가 하이 레벨이고, 상기 클럭 지연 신호 입력 단자가 하이 레벨이고, 상기 클럭 신호 입력 단자는 로우 레벨이면, 상기 출력 단자는 로우 레벨을 출력하고; 제2 단계에서, 상기 신호 입력 단자가 로우 레벨이고, 상기 클럭 지연 신호 입력 단자는 로우 레벨이고, 상기 클럭 신호 입력 단자는 하이 레벨이면, 상기 출력 단자는 하이 레벨을 출력하고; 제3 단계에서, 상기 신호 입력 단자는 로우 레벨이고, 상기 클럭 지연 신호 입력 단자는 하이 레벨이고, 상기 클럭 신호 입력 단자는 로우 레벨이고, 상기 리셋 신호 입력 단자는 하이 레벨이면, 상기 출력 단자는 로우 레벨을 출력하고; 제4 단계에서, 상기 신호 입력 단자가 로우 레벨이고, 상기 클럭 지연 신호 입력 단자는 로우 레벨이고, 상기 클럭 신호 입력 단자는 하이 레벨이면, 상기 출력 단자는 로우 레벨을 출력하고; 제5 단계에서, 상기 신호 입력 단자는 로우 레벨이고, 상기 클럭 지연 신호 입력 단자는 하이 레벨이고, 상기 클럭 신호 입력 단자가 로우 레벨이면, 상기 출력 단자는 로우 레벨을 출력하고; 상기 제1 단계 이후, 상기 제2 단계, 상기 제3 단계, 상기 제4 단계 및 상기 제5 단계는 순서대로 나타나고, 상기 제5 단계에 후속하여, 상기 제1 단계가 다시 나타날 때까지 상기 제4 단계 및 상기 제5 단계가 반복된다.
본 개시내용은 또한 상술한 시프팅 레지스터를 포함하는 게이트 드라이버를 제공한다.
본 개시내용은 또한 기판, 상기 기판상의 디스플레이 영역에 배열된 엑티브 어레이 및 상기 기판의 일 면에 배열된 상술한 게이트 드라이버를 포함하는 어레이 기판을 제공한다.
본 개시내용은 또한 상술한 어레이 기판을 포함하는 표시 장치를 제공한다.
본 개시내용은 박막 트랜지스터의 임계 전압의 이동이 감소되고, 출력 전압의 노이즈가 감소되도록 기존 시프팅 레지스터의 단을 기반으로 풀다운 모듈을 추가하는 것을 제안하며, 이에 따라, 전체 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 액정 표시 장치의 시프팅 레지스터의 각 단에서의 구동 회로의 수명이 연장되며, 출력되는 동작신호의 높은 신뢰성을 보장한다. 또한, 기존 시프팅 레지스터의 단을 기초로, 클럭 신호 입력 단자(CLK)에서 클럭 신호가 발생하면, 풀업 노드 PU에서의 커플링 전압이 방전되어 그것의 노이즈가 감소되고, 그사이에, 출력 노드 또한 방전되어 출력 신호의 노이즈가 감소되며, 따라서 전체 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 액정 표시 장치의 시프팅 레지스터의 각 단에서의 구동 회로의 안정성이 향상된다.
도 1은 기존 시프팅 레지스터의 각 단에서의 구동 회로의 개략적인 회로도이다.
도 2는 기존 시프팅 레지스터의 각 단에서의 구동 회로의 로직 타이밍 순서도이다.
도 3은 본 개시내용의 일 실시예에 따른 시프팅 레지스터의 각 단에서의 구동 회로 구조의 블록도이다.
도 4는 본 개시내용의 일 실시예에 따른 시프팅 레지스터의 각 단에서의 구동 회로의 개략적인 회로도이다.
도 5는 본 개시내용의 일 실시예에 따른 시프팅 레지스터의 각 단에서의 구동 회로의 제2 풀업 모듈의 개략적인 회로도이다.
이하, 개시내용의 실시예들의 기술적인 해법들은 개시내용의 실시예들에 첨부된 도면들을 참조하여 명확하고 완전하게 설명된다. 설명되는 실시예들은 개시내용의 가능한 실시예들 전부라기보다는 일부 실시예들이라는 점은 자명하다. 본 기술분야에서 통상의 지식을 가진 자에 의해 개시내용에서 제안된 실시예들을 기초로하여 추가적인 노력없이 획득될 수 있는 다른 모든 실시예들은 개시내용에 의하여 주장되는 범위에 속하는 것으로 간주되어야 한다.
개시내용이 제안하는 구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 표시 장치는 첨부된 도면과 실시예들에 의해 다음과 같이 설명된다.
개시내용에 따르면, 기존의 시프팅 레지스터의 각 단에서의 구동 회로를 기반으로, 풀다운 모듈이 병합된다. 클럭 신호 입력 단자(CLK)에 클럭 입력 신호가 나타나면, 풀업 노드 PU에서의 커플링 전압 (예컨대, 풀업 노드 PU의 노이즈)이 방전되어 노이즈가 감소되고, 동시에 출력 단자 또한 방전되어 출력 신호의 노이즈가 감소되고, 시프팅 레지스터에서의 단의 안정성이 증가된다. 한편, 풀다운 모듈의 병합에 의하여, 기존 풀다운 모듈의 박막 트랜지스터들이 턴온되는 시간 및 게이트에 바이어스 전압 스트레스가 인가되는 시간이 감소되며, 따라서, 박막 트랜지스터들의 수명이 연장되고, 전체 시프팅 레지스터, 게이트 드라이버, 심지어 어레이 기판 및 액정 표시 장치의 시프팅 레지스터 단에서의 구동 회로의 수명이 연장된다.
도 3 및 도 4에 도시된 바와 같이, 본 개시내용의 실시예에 따른 시프팅 레지스터의 각 단에서의 구동 회로는 풀업 모듈, 제1 풀다운 모듈, 제2 풀다운 모듈, 풀업 구동 모듈, 풀다운 구동 모듈 및 리셋 모듈을 포함하고, 풀업 모듈, 제1 풀다운 모듈, 풀업 구동 모듈, 풀다운 구동 모듈 및 리셋 모듈은 기존 시프팅 레지스터의 각 단에서의 구동 회로의 대응되는 부분과 동일할 수 있다. 나아가, 본 기술 분야에서 통상의 지식을 가진 자라면 본 개시내용의 실시예에 따른 시프팅 레지스터 각 단에서의 구동 회로의 풀업 모듈, 제1 풀다운 모듈, 풀업 구동 모듈, 풀다운 구동 모듈 및 리셋 모듈은 동일한 기능들을 얻을 수 있으면 기존 시프팅 레지스터 각 단에서의 구동 회로의 상기 구성들과 다를 수 있음을 이해할 수 있다.
풀업 모듈은 풀업 노드 PU의 신호 및 클럭 신호 입력 단자(CLK)로부터 입력되는 신호에 따라 구동 신호를 출력 단자(OUTPUT)로 출력한다.
풀업 구동 모듈은 신호 입력 단자(INPUT)에 입력되는 신호 및 신호 지연 입력 단자(CLKB)로부터 입력되는 신호에 따라 풀업 모듈이 구동되도록 풀업 노드 PU에서의 신호를 제어한다.
제1 풀다운 모듈은 클럭 지연 신호 입력 단자(CLKB)로부터 입력되는 신호 및 풀다운 노드 PD1에서의 신호에 따라 스위칭-오프 신호를 출력 단자(OUTPUT)로 출력한다.
제2 풀다운 모듈은, 신호 입력 단자(INPUT)로부터 입력되는 신호가 로우 레벨이면, 클럭 신호 입력 단자(CLK)로부터 입력되는 신호에 따라 스위칭-오프 신호를 풀업 노드PU 및 출력 단자(OUTPUT)로 출력한다.
풀다운 구동 모듈은 클럭 지연 신호 입력 단자(CLKB)로부터 입력되는 신호 및 풀업 노드 PU에서의 신호에 따라 제1 풀다운 모듈을 구동하도록 풀다운 노드PD1의 신호를 제어한다.
리셋 모듈은 리셋 신호 입력 단자(RESET)로부터 입력되는 신호에 따라 스위칭-오프 신호를 풀업 노드 PU 및 출력 단자(OUTPUT)로 출력한다.
본 실시예의 시프팅 레지스터 각 단에서의 구동 회로에서, 신호 입력 단자(INPUT)로부터 입력되는 신호가 하이 레벨이면, 클럭 신호 입력 단자(CLK)로부터 입력되는 신호 또한 하이 레벨이고, 클럭 신호 입력 단자(CLK)로부터 입력되는 신호 및 클럭 지연 신호 입력 단자(CLKB)로부터 입력되는 신호가 서로 반대되는 위상이다. 또한, 신호 입력 단자(INPUT)로부터 입력되는 신호는 이전 단에서의 출력 단자(OUTPUT)로부터 출력되는 신호이고, 리셋 신호 입력 단자(RESET)로부터 입력되는 신호는 다음 단에서의 출력 단자(OUTPUT)로부터 출력되는 신호이다.
도 5에 도시된 바와 같이, 제2 풀다운 모듈은 제1 박막 트랜지스터(M14), 제2 박막 트랜지스터(M7), 제3 박막 트랜지스터(M15) 및 커패시터 C2를 더 포함하고, 제1 박막 트랜지스터(M14)는 풀업 노드 PU에 연결되는 게이트, 커패시터 C2의 일 면에 연결되는 드레인 및 스위칭-오프 신호 입력 단자(VSS)에 연결되는 소스를 갖고, 커패시터 C2의 타 면은 클럭 신호 입력 단자(CLK)에 연결되고, 제2 박막 트랜지스터(M7)는 제3 박막 트랜지스터(M15)의 게이트 및 노드 PD2에 연결되는 게이트, 풀업 노드 PU에 연결되는 드레인 및 스위칭-오프 신호 입력 단자(VSS)에 연결되는 소스를 갖고, 노드 PD2는 커패시터 C2의 상기의 면 및 제1 박막 트랜지스터(M14)의 드레인에 더 연결되고, 제3 박막 트랜지스터(M15)는 출력 단자(OUTPUT)에 연결되는 드레인 및 스위칭-오프 신호 입력 단자(VSS)에 연결되는 소스를 갖는다.
제2 풀다운 모듈의 기능이 도 2에 도시된 시프팅 레지스터의 타이밍 순서도를 참조하여 더 설명된다.
(1) 신호 입력 단자(INPUT)로부터 입력되는 신호가 하이 레벨이면, 상기 하이 레벨 신호는 커패시터(C1)을 충전하고, 풀업 노드 PU의 전위가 상승하여, 제1 박막 트랜지스터(M14)가 턴온되고, 이후 노드 PD2의 전위가 스위칭-오프 신호 레벨까지 하강하여 제2 박막 트랜지스터(M7) 및 제3 박막 트랜지스터(M15)가 턴오프된다. 신호 입력 단자(INPUT)로부터 입력되는 신호가 다음 타이밍에 로우 레벨로 바뀌고 클럭 신호 입력 단자(CLK)로부터 입력되는 신호가 하이 레벨이 되면, 풀업 노드 PU는 하이 레벨로 계속 남아 제1 박막 트랜지스터(M14)가 턴온되고, 노드 PD2의 전위는 스위칭-오프 신호 레벨까지 하강하며, 따라서 제2 박막 트랜지스터(M7) 및 제3 박막 트랜지스터(M15)가 턴오프되어, 출력 구동 신호가 정확해지는 것이 보장된다.
(2) 상기(1)의 두 타이밍 이후에, 클럭 신호 입력 단자(CLK)에 하이 레벨 신호가 발생할 때마다, 클럭 신호 입력 단자(CLK)의 신호는 커패시터 C2를 통하여 노드 PD2의 전위를 상승시킬 수 있고, 제2 박막 트랜지스터(M7) 및 제3 박막 트랜지스터(M15)가 턴온되어 스위칭-오프 신호가 풀업 노드 PU 및 출력 단자(OUTPUT)로 전송되며, 이에 따라 클럭 신호 입력 단자(CLK)에서의 하이 레벨에 의하여 발생되는 커플링 노이즈가 방전되어 출력 구동 신호가 정확해지는 것이 보장된다. 한편, 이는 노드 PD1의 전위를 로우 레벨이 되게하여 박막 트랜지스터 M10 및 M11이 턴오프되고, 박막 트랜지스터 M10 및 M11에 바이어스 전압 스트레스가 적용되는 시간을 감소시키고, 이에 따라 박막 트랜지스터들의 수명이 연장되고 나아가 시프팅 레지스터의 단들의 수명이 연장된다.
본 개시내용은 또한, 상술한 바와 같은 복수의 구동 회로를 포함하는 시프팅 레지스터를 포함하는 게이트 드라이버를 제공하고, 이때, 각 단에서의 구동 회로의 입력 신호는 그 이전 단의 출력 신호이며, 각 단의 리셋 신호는 그 다음 단의 출력 신호이다.
상기 게이트 드라이버에서, 게이트 드라이버의 시프팅 레지스터의 각 단에서의 구동 회로에서, 구동 회로의 신호 입력 단자(INPUT)는 로우 레벨이고 클럭 신호 입력 단자(CLK)는 하이 레벨이면, 스위칭-오프 신호는 풀업 노드 PU와 신호 출력 단자(OUTPUT)로 전송된다.
또한, 도 2에 도시된 바와 같이, 제1 단계에서, 신호 입력 단자(INPUT)가 하이 레벨이고, 클럭 지연 신호 입력 단자(CLKB)가 하이 레벨이고, 클럭 신호 입력 단자(CLK)가 로우 레벨이면, 출력 단자(OUTPUT)는 로우 레벨을 출력하고,
제2 단계에서, 신호 입력 단자(INPUT)가 로우 레벨이고, 클럭 지연 신호 입력 단자(CLKB)는 로우 레벨이고, 클럭 신호 입력 단자(CLK)는 하이 레벨이면, 출력 단자(OUTPUT)는 하이 레벨을 출력하고,
제3 단계에서, 신호 입력 단자(INPUT)는 로우 레벨이고, 클럭 지연 신호 입력 단자(CLKB)는 하이 레벨이고, 클럭 신호 입력 단자(CLK)는 로우 레벨이고, 리셋 신호 입력 단자(RESET)는 하이 레벨이면, 출력 단자(OUTPUT)는 로우 레벨을 출력하고,
제4 단계에서, 신호 입력 단자(INPUT)가 로우 레벨이고, 클럭 지연 신호 입력 단자(CLKB)는 로우 레벨이고, 클럭 신호 입력 단자(CLK)는 하이 레벨이면, 출력 단자(OUTPUT)는 로우 레벨을 출력하고,
제5 단계에서, 신호 입력 단자(INPUT)는 로우 레벨이고, 클럭 지연 신호 입력 단자(CLKB)는 하이 레벨이고, 클럭 신호 입력 단자(CLK)는 로우 레벨이면, 출력 단자(OUTPUT)는 로우 레벨을 출력한다.
제1 단계 이후, 제2 단계, 제3 단계, 제4 단계 및 제5 단계는 순서대로 발생한다.
제5 단계에 이후, 제1 단계가 다시 발생할 때까지 상기 제4 단계 및 상기 제5 단계가 반복된다.
개시내용은 또한 어레이 기판을 제공하며, 어레이 기판은 기판, 기판상의 디스플레이 영역에 배열된 엑티브 어레이 및 기판의 일 면에 배열된 상기 게이트 드라이버를 포함한다.
개시내용은 또한 상기 어레이 기판을 포함하는 디스플레이 장치를 제공한다.
게이트 드라이버의 다른 부분으로서, 어레이 기판 및 디스플레이 장치는 본 기술 분야에서 잘 알려져 있으므로, 자세한 사항은 생략하며, 본 개시내용의 범위에서는 어떠한 제약도 없다.
개시내용은 액정 표시 장치를 예를 들어 설명하고 있으나, 개시내용은 액정 표시 장치뿐만 아니라 유기 발광 표시 장치(Organic Light-Emitting Diode display device; OLED display device) 또는 능동형 유기 발광 표시 장치(Active Matrix Driving display device; AMOLED display device)와 같이 화소 어레이를 포함하고 행 단위 또는 컬럼 단위로 구동되는, 다른 표시 장치에 적용될 수 있다는 것으로 이해되어야 한다.
상술한 실시예들은 단순히 개시내용을 설명할 뿐 개시내용에 어떠한 제한을 하는 것이 아니다. 본 기술 분야에서 통상의 지식을 가진 자라면, 개시내용의 기술적 사상 및 범위를 벗어나지 않으면서 다양한 변경 및 변형이 가능하다. 개시내용과 관련된 모든 균등한 기술적 해법들 및 보호가 강구되는 개시내용의 범위는 청구항들에 의해 정해져야 할 것이다.

Claims (7)

  1. 풀업 노드의 신호 및 클럭 신호 입력 단자로부터 입력되는 신호에 따라 구동 신호를 출력 단자로 출력하는 풀업 모듈;
    신호 입력 단자로부터 입력되는 신호 및 클럭 지연 신호 입력 단자로부터 입력되는 신호에 따라 상기 풀업 모듈을 구동하도록 상기 풀업 노드 신호를 제어하는 풀업 구동 모듈;
    상기 클럭 지연 신호 입력 단자로부터 입력되는 상기 신호 및 풀다운 노드의 신호에 따라 스위칭-오프 신호를 상기 출력 단자로 출력하는 제1 풀다운 모듈;
    상기 신호 입력 단자로부터 입력되는 상기 신호가 로우 레벨일 때, 상기 클럭 신호 입력 단자로부터 입력되는 상기 신호에 따라 상기 스위칭-오프 신호를 상기 풀업 노드 및 상기 출력 단자로 출력하는 제2 풀다운 모듈;
    상기 클럭 지연 신호 입력 단자로부터 입력되는 상기 신호 및 상기 풀업 노드의 상기 신호에 따라 상기 제1 풀다운 모듈을 구동하도록 상기 풀다운 노드의 상기 신호를 제어하는 풀다운 구동 모듈;
    리셋 신호 입력 단자로부터 입력되는 신호에 따라 상기 스위칭-오프 신호를 상기 풀업 노드 및 상기 출력 단자로 출력하는 리셋 모듈을 포함하고,
    상기 신호 입력 단자로부터 입력되는 상기 신호가 하이 레벨이면, 상기 클럭 지연 신호 입력 단자로부터 입력되는 상기 신호 또한 하이 레벨이고, 상기 클럭 신호 입력 단자로부터 입력되는 상기 신호와 상기 클럭 지연 신호 입력 단자로부터 입력되는 신호가 서로 위상이 상반되는 구동 회로.
  2. 제1 항에 있어서, 상기 제2 풀다운 모듈은,
    제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터 및 커패시터를 더 포함하고,
    상기 제1 박막 트랜지스터는, 상기 풀업 노드에 연결되는 게이트, 상기 커패시터의 제1 면에 연결되는 드레인 및 스위칭-오프 신호 입력 단자에 연결되는 소스를 갖고,
    상기 커패시터의 제2 면은 상기 클럭 신호 입력 단자에 연결되고,
    상기 제2 박막 트랜지스터는, 상기 제3 박막 트랜지스터의 게이트에 연결되고 또한 상기 커패시터의 상기 제1 면에 연결되는 게이트, 상기 풀업 노드에 연결되는 드레인 및 상기 스위칭-오프 입력 단자에 연결되는 소스를 갖고,
    상기 제3 박막 트랜지스터는, 상기 출력 단자에 연결되는 드레인 및 상기 스위칭-오프 신호 입력 단자에 연결되는 소스를 갖는 구동 회로.
  3. 복수의 단에 제1 항 또는 제2 항에 따른 구동 회로를 포함하고,
    각 단에서의 상기 구동 회로의 상기 입력 신호 단자로부터 입력되는 신호는 그 이전 단에서의 상기 구동 회로의 상기 출력 단자로부터 출력되는 신호이고, 각 단에서의 상기 구동 회로의 상기 리셋 신호 입력 단자로부터 입력되는 신호는 그 다음 단에서의 상기 구동 회로의 상기 출력 단자로부터 출력되는 신호인 시프팅 레지스터.
  4. 제3 항에 있어서, 각 단에서의 구동 회로는,
    제1 단계에서, 상기 신호 입력 단자가 하이 레벨이고, 상기 클럭 지연 신호 입력 단자가 하이 레벨이고, 상기 클럭 신호 입력 단자는 로우 레벨이면, 상기 출력 단자는 로우 레벨을 출력하고,
    제2 단계에서, 상기 신호 입력 단자가 로우 레벨이고, 상기 클럭 지연 신호 입력 단자는 로우 레벨이고, 상기 클럭 신호 입력 단자는 하이 레벨이면, 상기 출력 단자는 하이 레벨을 출력하고,
    제3 단계에서, 상기 신호 입력 단자는 로우 레벨이고, 상기 클럭 지연 신호 입력 단자는 하이 레벨이고, 상기 클럭 신호 입력 단자는 로우 레벨이고, 상기 리셋 신호 입력 단자는 하이 레벨이면, 상기 출력 단자는 로우 레벨을 출력하고,
    제4 단계에서, 상기 신호 입력 단자가 로우 레벨이고, 상기 클럭 지연 신호 입력 단자는 로우 레벨이고, 상기 클럭 신호 입력 단자는 하이 레벨이면, 상기 출력 단자는 로우 레벨을 출력하고,
    제5 단계에서, 상기 신호 입력 단자는 로우 레벨이고, 상기 클럭 지연 신호 입력 단자는 하이 레벨이고, 상기 클럭 신호 입력 단자는 로우 레벨이면, 상기 출력 단자는 로우 레벨을 출력하고,
    상기 제1 단계 이후, 상기 제2 단계, 상기 제3 단계, 상기 제4 단계 및 상기 제5 단계는 순서대로 나타나고, 상기 제5 단계에 후속하여, 상기 제1 단계가 다시 나타날 때까지 상기 제4 단계 및 상기 제5 단계가 반복되는 시프팅 레지스터.
  5. 제3 항 또는 제4 항에 따른 시프팅 레지스터를 포함하는 게이트 드라이버.
  6. 기판, 상기 기판상의 디스플레이 영역에 배열된 엑티브 어레이 및 상기 기판의 일 면에 배열된 제5 항에 따른 게이트 드라이버를 포함하는 어레이 기판.
  7. 제6 항에 따른 어레이 기판을 포함하는 디스플레이 장치.
KR1020127032640A 2011-11-25 2012-11-09 구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 표시 장치 KR101443131B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2011103819919A CN102654986A (zh) 2011-11-25 2011-11-25 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
CN201110381991.9 2011-11-25
PCT/CN2012/084399 WO2013075590A1 (zh) 2011-11-25 2012-11-09 驱动电路、移位寄存器、栅极驱动器、阵列基板以及显示装置

Publications (2)

Publication Number Publication Date
KR20130071438A true KR20130071438A (ko) 2013-06-28
KR101443131B1 KR101443131B1 (ko) 2014-09-22

Family

ID=46730607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127032640A KR101443131B1 (ko) 2011-11-25 2012-11-09 구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 표시 장치

Country Status (6)

Country Link
US (1) US20140086379A1 (ko)
EP (1) EP2787508B1 (ko)
JP (1) JP2015506048A (ko)
KR (1) KR101443131B1 (ko)
CN (1) CN102654986A (ko)
WO (1) WO2013075590A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366704A (zh) * 2013-07-10 2013-10-23 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示装置
CN104269145A (zh) * 2014-09-05 2015-01-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN104835450A (zh) * 2015-05-22 2015-08-12 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
US9257084B2 (en) 2013-09-22 2016-02-09 Boe Technology Group Co., Ltd Shift register unit and gate driver circuit
US9542889B2 (en) 2014-01-08 2017-01-10 Samsung Display Co., Ltd. Display device configured to be driven in one of a plurality of modes
KR20170030601A (ko) * 2014-07-17 2017-03-17 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 자기보상 기능을 구비하는 게이트 전극 구동회로
KR20170030604A (ko) * 2014-07-17 2017-03-17 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 자기보상 기능을 구비하는 게이트 전극 구동회로
KR20190114970A (ko) * 2018-03-30 2019-10-10 보에 테크놀로지 그룹 컴퍼니 리미티드 시프트 레지스터 유닛, 게이트 구동 회로, 디스플레이 디바이스 및 구동 방법
KR20200004424A (ko) * 2018-05-28 2020-01-13 보에 테크놀로지 그룹 컴퍼니 리미티드 시프트 레지스터 유닛, 회로 구조체, 게이트 구동 회로, 구동 회로 및 디스플레이 디바이스

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102629459A (zh) * 2011-10-26 2012-08-08 北京京东方光电科技有限公司 栅线驱动方法、移位寄存器及栅线驱动装置
CN102654986A (zh) * 2011-11-25 2012-09-05 京东方科技集团股份有限公司 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
CN102930812B (zh) 2012-10-09 2015-08-19 北京京东方光电科技有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示器
CN102968950B (zh) * 2012-11-08 2015-06-24 京东方科技集团股份有限公司 一种移位寄存器单元及阵列基板栅极驱动装置
TWI520493B (zh) * 2013-02-07 2016-02-01 友達光電股份有限公司 移位暫存電路以及削角波形產生方法
CN103137061B (zh) * 2013-02-18 2015-12-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN103151011B (zh) * 2013-02-28 2016-04-27 北京京东方光电科技有限公司 一种移位寄存器单元及栅极驱动电路
CN103258494B (zh) * 2013-04-16 2015-10-14 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动装置和液晶显示装置
CN103258500B (zh) * 2013-04-24 2015-02-04 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
CN105340021B (zh) * 2013-06-28 2019-09-27 夏普株式会社 单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法和显示装置
CN103489483A (zh) * 2013-09-02 2014-01-01 合肥京东方光电科技有限公司 移位寄存器单元电路、移位寄存器、阵列基板及显示设备
CN103700355B (zh) 2013-12-20 2016-05-04 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN104078021B (zh) * 2014-07-17 2016-05-04 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104217693A (zh) * 2014-09-04 2014-12-17 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN104282255B (zh) * 2014-09-25 2016-09-28 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN104299589B (zh) * 2014-10-29 2016-05-25 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、驱动方法及显示装置
CN104361869A (zh) * 2014-10-31 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、驱动方法及显示装置
CN104575419B (zh) * 2014-12-04 2017-03-15 上海天马微电子有限公司 一种移位寄存器及其驱动方法
KR102218479B1 (ko) * 2015-01-26 2021-02-23 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
CN104700814B (zh) * 2015-04-09 2017-03-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
CN104700769B (zh) * 2015-04-09 2017-03-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
CN104934009B (zh) * 2015-07-09 2018-02-13 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
CN105139825B (zh) * 2015-10-20 2017-08-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置、显示装置、控制方法
CN105206243B (zh) * 2015-10-28 2017-10-17 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN105185349B (zh) * 2015-11-04 2018-09-11 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN105609137B (zh) * 2016-01-05 2019-06-07 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
CN105513524B (zh) * 2016-02-01 2018-05-04 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105528985B (zh) 2016-02-03 2019-08-30 京东方科技集团股份有限公司 移位寄存器单元、驱动方法和显示装置
CN105551421B (zh) * 2016-03-02 2019-08-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106023914A (zh) * 2016-05-16 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其操作方法
CN105810170B (zh) * 2016-05-30 2018-10-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅线驱动电路和阵列基板
CN106057116B (zh) * 2016-06-20 2019-04-05 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105845098B (zh) * 2016-06-20 2019-02-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN105913793A (zh) * 2016-06-30 2016-08-31 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路
CN106228927A (zh) * 2016-07-13 2016-12-14 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106448533A (zh) 2016-09-30 2017-02-22 京东方科技集团股份有限公司 移位寄存器单元、栅极扫描电路、驱动方法、显示装置
CN106251804B (zh) * 2016-09-30 2018-12-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106448592B (zh) * 2016-10-18 2018-11-02 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106531048B (zh) * 2016-11-29 2020-03-27 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板和驱动方法
CN106652956A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN108417170A (zh) * 2017-02-09 2018-08-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106601179B (zh) 2017-02-24 2019-11-22 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路和显示面板
CN106652882B (zh) * 2017-03-17 2019-09-06 京东方科技集团股份有限公司 移位寄存器单元、阵列基板和显示装置
CN106710564A (zh) * 2017-03-22 2017-05-24 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路及其驱动方法、显示面板
CN106920526B (zh) * 2017-05-04 2020-02-14 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法和栅极驱动电路
CN107039017A (zh) * 2017-06-21 2017-08-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107123391B (zh) * 2017-07-07 2020-02-28 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
CN107256701B (zh) * 2017-08-16 2019-06-04 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109473069B (zh) * 2017-09-07 2021-03-23 瀚宇彩晶股份有限公司 栅极驱动电路和显示面板
CN107481659B (zh) 2017-10-16 2020-02-11 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
CN107633831B (zh) * 2017-10-18 2020-02-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN108230980B (zh) * 2018-01-08 2020-11-13 京东方科技集团股份有限公司 移位寄存器及其放噪控制方法、栅极驱动电路和显示装置
CN108231028B (zh) 2018-01-22 2019-11-22 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN108257578A (zh) * 2018-04-16 2018-07-06 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动装置、显示装置
CN110738953B (zh) * 2018-07-20 2022-12-06 深超光电（深圳）有限公司 栅极驱动器及具有栅极驱动器的显示装置
CN109036282B (zh) * 2018-08-24 2020-05-22 合肥鑫晟光电科技有限公司 栅极驱动输出级电路、栅极驱动单元及驱动方法
CN109448630B (zh) * 2019-01-11 2022-06-21 合肥鑫晟光电科技有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109859669B (zh) * 2019-03-20 2022-09-02 北京大学深圳研究生院 一种高速栅极驱动单元及电路
CN111833805B (zh) * 2019-04-17 2022-02-22 成都辰显光电有限公司 栅极扫描驱动电路和驱动方法、显示装置
CN112309335B (zh) 2019-07-31 2021-10-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110444177B (zh) * 2019-08-15 2022-07-08 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN112419953B (zh) * 2019-08-21 2023-12-22 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN111179837B (zh) * 2020-02-20 2021-08-24 京东方科技集团股份有限公司 一种移位寄存器、驱动方法、驱动电路及显示装置
CN111554229B (zh) * 2020-06-08 2023-05-05 京东方科技集团股份有限公司 一种移位寄存器、显示面板和显示装置
CN112967646B (zh) * 2020-11-11 2022-12-16 重庆康佳光电技术研究院有限公司 低电平有效的goa单元和显示屏
CN114023230A (zh) * 2021-07-26 2022-02-08 重庆康佳光电技术研究院有限公司 降噪电路及方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797522B1 (ko) * 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR101368822B1 (ko) * 2006-10-12 2014-03-04 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101482635B1 (ko) * 2008-08-01 2015-01-21 삼성디스플레이 주식회사 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법
CN101645308B (zh) * 2008-08-07 2012-08-29 北京京东方光电科技有限公司 包括多个级电路单元的移位寄存器
CN102012591B (zh) * 2009-09-04 2012-05-30 北京京东方光电科技有限公司 移位寄存器单元及液晶显示器栅极驱动装置
US8331524B2 (en) * 2009-12-30 2012-12-11 Au Optronics Corp. Shift register circuit
JP2011142147A (ja) * 2010-01-05 2011-07-21 Nec Corp 端面発光型半導体発光素子、端面発光型半導体発光素子の製造方法、画像表示装置、情報記録再生装置
CN102237029B (zh) * 2010-04-23 2013-05-29 北京京东方光电科技有限公司 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置
KR101373979B1 (ko) * 2010-05-07 2014-03-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
CN102651186B (zh) * 2011-04-07 2015-04-01 北京京东方光电科技有限公司 移位寄存器及栅线驱动装置
CN102654986A (zh) * 2011-11-25 2012-09-05 京东方科技集团股份有限公司 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
CN102708778B (zh) * 2011-11-28 2014-04-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366704A (zh) * 2013-07-10 2013-10-23 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示装置
US9779680B2 (en) 2013-07-10 2017-10-03 Boe Technology Group Co., Ltd. Shift register unit, gate driving circuit and display apparatus
US9257084B2 (en) 2013-09-22 2016-02-09 Boe Technology Group Co., Ltd Shift register unit and gate driver circuit
US9542889B2 (en) 2014-01-08 2017-01-10 Samsung Display Co., Ltd. Display device configured to be driven in one of a plurality of modes
KR20170030601A (ko) * 2014-07-17 2017-03-17 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 자기보상 기능을 구비하는 게이트 전극 구동회로
KR20170030604A (ko) * 2014-07-17 2017-03-17 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 자기보상 기능을 구비하는 게이트 전극 구동회로
CN104269145A (zh) * 2014-09-05 2015-01-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN104835450A (zh) * 2015-05-22 2015-08-12 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN104835450B (zh) * 2015-05-22 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
KR20190114970A (ko) * 2018-03-30 2019-10-10 보에 테크놀로지 그룹 컴퍼니 리미티드 시프트 레지스터 유닛, 게이트 구동 회로, 디스플레이 디바이스 및 구동 방법
KR20200004424A (ko) * 2018-05-28 2020-01-13 보에 테크놀로지 그룹 컴퍼니 리미티드 시프트 레지스터 유닛, 회로 구조체, 게이트 구동 회로, 구동 회로 및 디스플레이 디바이스

Also Published As

Publication number Publication date
EP2787508A1 (en) 2014-10-08
CN102654986A (zh) 2012-09-05
EP2787508A4 (en) 2015-07-15
KR101443131B1 (ko) 2014-09-22
WO2013075590A1 (zh) 2013-05-30
US20140086379A1 (en) 2014-03-27
EP2787508B1 (en) 2019-09-11
JP2015506048A (ja) 2015-02-26

Similar Documents

Publication Publication Date Title
KR101443131B1 (ko) 구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 표시 장치
US10978114B2 (en) Shift register unit, gate driving circuit, display device and driving method to reduce noise
US11087855B2 (en) Shift register unit and driving method, gate drive circuit and display device
US10074330B2 (en) Scan driver and display panel using the same
US9940875B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
US10825537B2 (en) Shift register unit, driving method, gate driving circuit and display device
KR101443126B1 (ko) 게이트 드라이버 온 어레이, 시프팅 레지스터 및 디스플레이 스크린
US11151946B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US8223111B2 (en) Display device providing bi-directional voltage stabilization
US8040293B2 (en) Shift register and organic light emitting display using the same
WO2018129932A1 (zh) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
US9508449B2 (en) Liquid crystal display and bidirectional shift register device thereof
US20140079175A1 (en) Shift Register Driving Apparatus And Display
KR101691492B1 (ko) 쉬프트 레지스터, 이의 구동방법, 및 이를 이용하는 디스플레이 장치
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
US11217175B2 (en) Pixel-driving circuit and method, and a display utilizing the same
US11094389B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US9564098B2 (en) Display panel, gate driver and control method
US8836633B2 (en) Display driving circuit and display panel using the same
WO2018137326A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US10971102B2 (en) Shift register unit and driving method, gate driving circuit, and display device
CN109389926B (zh) 移位寄存器、栅极驱动电路、阵列基板
US11011246B2 (en) Shift register, gate driving circuit, display device, and driving method of node sustaining circuit
US12100356B2 (en) Shift register, gate drive circuit, display panel, and electronic device
CN112527149A (zh) 一种提升显示稳定性的gip电路及驱动方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 6