KR102218479B1 - 센싱 구동 회로 및 이를 포함하는 표시 장치 - Google Patents

센싱 구동 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102218479B1
KR102218479B1 KR1020150011835A KR20150011835A KR102218479B1 KR 102218479 B1 KR102218479 B1 KR 102218479B1 KR 1020150011835 A KR1020150011835 A KR 1020150011835A KR 20150011835 A KR20150011835 A KR 20150011835A KR 102218479 B1 KR102218479 B1 KR 102218479B1
Authority
KR
South Korea
Prior art keywords
signal
node
sensing
unit
transistor
Prior art date
Application number
KR1020150011835A
Other languages
English (en)
Other versions
KR20160092078A (ko
Inventor
인해정
정보용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150011835A priority Critical patent/KR102218479B1/ko
Priority to US14/728,843 priority patent/US9886891B2/en
Priority to EP15179059.9A priority patent/EP3048602B1/en
Priority to CN201610016536.1A priority patent/CN105825799B/zh
Publication of KR20160092078A publication Critical patent/KR20160092078A/ko
Application granted granted Critical
Publication of KR102218479B1 publication Critical patent/KR102218479B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/188—Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

센싱 구동 회로는 복수의 센싱 신호들을 각각 출력하는 복수의 스테이지들을 포함한다. 센싱 구동 회로의 제K 스테이지는 제K 캐리 신호를 제K 스테이지의 다음 스테이지에 제공하는 시프트 레지스터부 및 제K 센싱 신호를 출력하는 마스킹 버퍼부를 포함한다. 마스킹 버퍼부는 노드 구동 신호에 응답하여 입력 신호를 제1 노드에 인가하고, 입력 신호 및 노드 구동 신호에 응답하여 제1 전원 전압을 제2 노드에 인가하는 제1 입력부, 마스킹 신호에 응답하여 제1 전원 전압을 제1 노드에 인가하고, 마스킹 신호에 응답하여 제2 전원 전압을 제2 노드에 인가하는 마스킹부, 제2 노드의 제2 노드 신호에 응답하여 제K 센싱 신호를 풀업하는 센싱 신호 풀업부, 및 제1 노드의 제1 노드 신호에 응답하여 제K 센싱 신호를 풀다운하는 센싱 신호 풀다운부를 포함한다.

Description

센싱 구동 회로 및 이를 포함하는 표시 장치{SENSING DRIVING CIRCUIT AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 센싱 구동 회로 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 구동부를 포함한다. 표시 패널은 복수의 스캔 라인들, 복수의 데이터 라인들 및 복수의 화소들을 포함한다. 구동부는 스캔 라인들에 스캔 출력 신호들을 공급하는 스캔 구동 회로 및 데이터 라인들에 데이터 전압들을 공급하는 데이터 구동 회로를 포함한다.
화소들은 구동 시간이 경과함에 따라 열화되거나 특성이 변화될 수 있다. 화소들의 특성 변화를 측정하고, 화소들의 특성 변화에 대해 보상하는 다양한 방법들이 연구되고 있다.
본 발명의 일 목적은 센싱 신호를 선택적으로 출력하는 센싱 구동 회로를 제공하는 것이다.
본 발명의 다른 목적은 화소들의 특성 변화를 측정할 수 있는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 센싱 구동 회로는 복수의 센싱 신호들을 각각 출력하는 복수의 스테이지들을 포함할 수 있다. 제K(K은 자연수) 스테이지는 제K 캐리 신호를 상기 제K 스테이지의 다음 스테이지에 제공하는 시프트 레지스터부 및 제K 센싱 신호를 출력하는 마스킹 버퍼부를 포함할 수 있다. 상기 마스킹 버퍼부는 노드 구동 신호에 응답하여 입력 신호를 제1 노드에 인가하고, 상기 입력 신호 및 상기 노드 구동 신호에 응답하여 제1 전원 전압을 제2 노드에 인가하는 제1 입력부, 마스킹 신호에 응답하여 상기 제1 전원 전압을 상기 제1 노드에 인가하고, 상기 마스킹 신호에 응답하여 제2 전원 전압을 상기 제2 노드에 인가하는 마스킹부, 상기 제2 노드의 제2 노드 신호에 응답하여 상기 제K 센싱 신호를 풀업하는 센싱 신호 풀업부, 및 상기 제1 노드의 제1 노드 신호에 응답하여 상기 제K 센싱 신호를 풀다운하는 센싱 신호 풀다운부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 입력부는 제1 입력 트랜지스터, 제2 입력 트랜지스터 및 제3 입력 트랜지스터를 포함할 수 있다. 상기 제1 입력 트랜지스터는 상기 입력 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제2 입력 트랜지스터의 제1 전극에 연결된 제2 전극을 포함할 수 있다. 상기 제2 입력 트랜지스터는 상기 노드 구동 신호가 인가되는 게이트 전극, 상기 제1 입력 트랜지스터의 상기 제2 전극에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함할 수 있다. 상기 제3 입력 트랜지스터는 상기 노드 구동 신호가 인가되는 게이트 전극, 상기 입력 신호가 인가되는 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 마스킹부는 제1 마스킹 트랜지스터 및 제2 마스킹 트랜지스터를 포함할 수 있다. 상기 제1 마스킹 트랜지스터는 상기 마스킹 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함할 수 있다. 상기 제2 마스킹 트랜지스터는 상기 마스킹 신호가 인가되는 게이트 전극, 제2 전원 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 센싱 신호 풀업부는 제1 풀업 트랜지스터 및 제1 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 풀업 트랜지스터는 상기 제2 노드에 연결된 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제K 센싱 신호를 출력하는 센싱 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다. 상기 제1 커패시터는 상기 제2 노드에 연결된 제1 전극 및 상기 제1 전원 전압이 인가되는 제2 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 풀업 트랜지스터는 상기 제2 노드에 연결된 게이트 전극, 동시 구동 신호가 인가되는 제1 전극, 및 상기 제K 센싱 신호를 출력하는 센싱 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다. 상기 제1 커패시터는 상기 제2 노드에 연결된 제1 전극 및 상기 동시 구동 신호가 인가되는 제2 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 센싱 신호 풀다운부는 제1 풀다운 트랜지스터 및 제2 커패시터를 포함할 수 있다. 상기 제1 풀다운 트랜지스터는 상기 제1 노드에 연결된 게이트 전극, 제1 클럭 신호가 인가되는 제1 전극, 및 상기 제K 센싱 신호를 출력하는 센싱 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다. 상기 제2 커패시터는 상기 제1 노드에 연결된 제1 전극 및 상기 센싱 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 시프트 레지스터부는 제2 클럭 신호에 응답하여 상기 입력 신호를 제3 노드에 인가하는 제2 입력부, 상기 제3 노드의 제3 노드 신호에 응답하여 상기 제2 클럭 신호를 제4 노드에 인가하는 제3 입력부, 상기 제4 노드의 제4 노드 신호에 응답하여 상기 제K 캐리 신호를 풀업하는 캐리 신호 풀업부, 상기 제3 노드 신호에 응답하여 상기 제K 캐리 신호를 풀다운하는 캐리 신호 풀다운부, 상기 제2 클럭 신호에 응답하여 상기 제4 노드 신호를 유지시키는 유지부, 및 상기 제4 노드 신호 및 제1 클럭 신호에 응답하여 상기 제K 캐리 신호를 안정화하는 안정화부를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 입력부는 상기 제2 클럭 신호가 인가되는 게이트 전극, 상기 입력 신호가 인가되는 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제4 입력 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제3 입력부는 상기 제3 노드 신호가 인가되는 게이트 전극, 상기 제2 클럭 신호가 인가되는 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하는 제5 입력 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 캐리 신호 풀업부는 제2 풀업 트랜지스터 및 제3 커패시터를 포함할 수 있다. 상기 제2 풀업 트랜지스터는 상기 제4 노드에 연결된 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제K 캐리 신호를 출력하는 캐리 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다. 상기 제3 커패시터는 상기 제4 노드에 연결된 제1 전극 및 상기 제1 전원 전압이 인가되는 제2 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 캐리 신호 풀다운부는 제2 풀다운 트랜지스터 및 제4 커패시터를 포함할 수 있다. 상기 제2 풀다운 트랜지스터는 상기 제3 노드에 연결된 게이트 전극, 상기 제1 클럭 신호가 인가되는 제1 전극, 및 상기 제K 캐리 신호를 출력하는 캐리 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다. 상기 제4 커패시터는 상기 제3 노드에 연결된 제1 전극 및 상기 캐리 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다..
일 실시예에 의하면, 상기 유지부는 상기 제2 클럭 신호가 인가되는 게이트 전극, 상기 제2 클럭 신호가 인가되는 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하는 유지 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 안정화부는 제1 안정화 트랜지스터 및 제2 안정화 트랜지스터를 포함할 수 있다. 상기 제1 안정화 트랜지스터는 상기 제1 클럭 신호가 인가되는 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 상기 제2 안정화 트랜지스터의 제1 전극에 연결된 제2 전극을 포함할 수 있다. 상기 제2 안정화 트랜지스터는 상기 제4 노드에 연결된 게이트 전극, 상기 제1 안정화 트랜지스터의 상기 제2 전극에 연결된 제1 전극, 및 상기 제K 캐리 신호를 출력하는 캐리 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 발명의 실시예들에 따른 표시 장치는 복수의 스캔 라인들, 복수의 센싱 라인들, 복수의 데이터 라인들, 및 복수의 화소들을 포함하는 표시 패널, 상기 데이터 라인들에 복수의 데이터 신호들을 각각 출력하는 데이터 구동 회로, 상기 스캔 라인들에 복수의 스캔 신호들을 각각 출력하는 스캔 구동 회로, 상기 센싱 라인들에 상기 화소들의 특성 변화를 측정하기 위한 복수의 센싱 신호들을 각각 출력하는 복수의 스테이지들을 포함하는 센싱 구동 회로, 및 상기 데이터 구동 회로, 상기 스캔 구동 회로 및 상기 센싱 구동 회로를 제어하는 제어부를 포함할 수 있다. 상기 센싱 구동 회로의 제K(K은 자연수) 스테이지는 제K 캐리 신호를 상기 제K 스테이지의 다음 스테이지에 제공하는 시프트 레지스터부 및 제K 센싱 신호를 출력하는 마스킹 버퍼부를 포함할 수 있다. 상기 마스킹 버퍼부는 노드 구동 신호에 응답하여 입력 신호를 제1 노드에 인가하고, 상기 입력 신호 및 상기 노드 구동 신호에 응답하여 제1 전원 전압을 제2 노드에 인가하는 제1 입력부, 마스킹 신호에 응답하여 상기 제1 전원 전압을 상기 제1 노드에 인가하고, 상기 마스킹 신호에 응답하여 제2 전원 전압을 상기 제2 노드에 인가하는 마스킹부, 상기 제2 노드의 제2 노드 신호에 응답하여 상기 제K 센싱 신호를 풀업하는 센싱 신호 풀업부, 및 상기 제1 노드의 제1 노드 신호에 응답하여 상기 제K 센싱 신호를 풀다운하는 센싱 신호 풀다운부를 포함할 수 있다.
일 실시예에 의하면, 상기 스캔 구동 회로는 표시 구간에서 활성화된 스캔 신호들을 상기 스캔 라인들 각각에 순차적으로 인가하고, 상기 센싱 구동 회로는 센싱 구간에서 상기 센싱 라인들 중 적어도 하나에 활성화된 센싱 신호를 인가할 수 있다.
일 실시예에 의하면, 상기 제어부는 상기 센싱 구간에서 상기 활성화된 센싱 신호들이 인가되는 상기 화소들에 대한 특성 변화량을 측정할 수 있다.
일 실시예에 의하면, 상기 제어부는 상기 화소들에 대한 상기 특성 변화량에 기초하여 상기 데이터 신호를 보상할 수 있다.
일 실시예에 의하면, 상기 센싱 구동 회로는 상기 표시 패널의 초기화 구간에서 서로 동일한 위상을 갖는 상기 센싱 신호들을 상기 센싱 라인들에 인가할 수 있다.
일 실시예에 의하면, 상기 시프트 레지스터부는 제2 클럭 신호에 응답하여 상기 입력 신호를 제3 노드에 인가하는 제2 입력부, 상기 제3 노드의 제3 노드 신호에 응답하여 상기 제2 클럭 신호를 제4 노드에 인가하는 제3 입력부, 상기 제4 노드의 제4 노드 신호에 응답하여 상기 제K 캐리 신호를 풀업하는 캐리 신호 풀업부, 상기 제3 노드 신호에 응답하여 상기 제K 캐리 신호를 풀다운하는 캐리 신호 풀다운부, 상기 제2 클럭 신호에 응답하여 상기 제4 노드 신호를 유지시키는 유지부, 및 상기 제4 노드 신호 및 제1 클럭 신호에 응답하여 상기 제K 캐리 신호를 안정화하는 안정화부를 포함할 수 있다.
본 발명의 실시예들에 따른 센싱 구동 회로는 트랜지스터들과 커패시터들을 포함하여 추가적인 디코더(decoder) 없이 선택적으로 센싱 신호를 출력할 수 있다. 상기 센싱 구동 회로는 디코더를 포함하는 구동 회로에 비해 비교적 간단한 구조를 가질 수 있다.
본 발명의 실시예들에 따른 표시 장치는 상기 센싱 구동 회로를 포함함으로써 소비 전력을 감소시키고 및 제조 비용을 절감시킬 수 있다. 또한, 센싱 구동 회로는 비교적 작은 면적으로 구현될 수 있으므로, 표시 장치는 얇은 베젤을 가질 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 대한 프레임 구간의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 4는 도 1의 표시 장치에 포함된 센싱 구동 회로의 일 예를 나타내는 블록도이다.
도 5는 도 4의 센싱 구동 회로의 제K 스테이지에 포함된 시프트 레지스터부를 나타내는 블록도이다.
도 6은 도 4의 센싱 구동 회로의 제K 스테이지에 포함된 마스킹 버퍼부를 나타내는 블록도이다.
도 7은 도 4의 센싱 구동 회로의 제K 스테이지를 나타내는 회로도이다.
도 8은 센싱 구간에서 도 4의 센싱 구동 회로의 동작을 나타내는 파형도이다.
도 9는 도 1의 표시 장치에 포함된 센싱 구동 회로의 다른 예를 나타내는 블록도이다.
도 10은 도 9의 센싱 구동 회로의 제K 스테이지에 포함된 마스킹 버퍼부를 나타내는 블록도이다.
도 11은 도 9의 센싱 구동 회로의 제K 스테이지를 나타내는 회로도이다.
도 12는 초기화 구간에서 도 9의 센싱 구동 회로의 동작을 나타내는 파형도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 스캔 구동 회로(200), 데이터 구동 회로(300), 에미션 구동 회로(400), 센싱 구동 회로(500), 전원 공급부(800), 및 제어부(900)를 포함할 수 있다. 일 실시예에서, 표시 장치(1000)는 유기 발광 표시 장치일 수 있다.
표시 패널(100)은 표시 패널(100)은 영상을 표시할 수 있다. 표시 패널(100)은 복수의 스캔 라인들(SL1 내지 SLn), 복수의 센싱 라인들(SE1 내지 SEn), 복수의 에미션(emission) 라인들(EM1 내지 EMn), 복수의 데이터 라인들(DL1 내지 DLm), 및 복수의 화소(PX)들을 포함할 수 있다. 예를 들어, 표시 패널(100)은 스캔 라인들(SL1 내지 SLn) 및 데이터 라인들(DL1 내지 DLm)의 교차부마다 위치되는 n*m 개의 화소(PX)들을 포함할 수 있다.
스캔 구동 회로(200)는 제어부(900)로부터 수신되는 제1 제어신호(CONT1)에 기초하여 프레임의 표시 구간에서 스캔 라인들(SL1 내지 SLn)에 활성화된 스캔 신호들을 순차적으로 인가할 수 있다.
데이터 구동 회로(300)는 제어부(900)로부터 수신되는 제2 제어신호(CONT2)에 기초하여 제어부(900)로부터 수신되는 데이터 신호(DATA1)를 데이터 전압으로 변환하고 복수의 데이터 라인들(DL1 내지 DLm)에 데이터 전압을 인가할 수 있다.
에미션 구동 회로(400)는 제어부(900)로부터 수신되는 제3 제어신호(CONT3)에 기초하여 에미션 라인들(EM1 내지 EMn)에 발광을 제어하기 위한 에미션 신호들을 인가할 수 있다.
센싱 구동 회로(500)는 제어부(900)로부터 수신되는 제4 제어신호(CONT4)에 기초하여 프레임의 센싱 구간에서 센싱 라인들(SE1 내지 SEn) 중 적어도 하나에 활성화된 센싱 신호를 인가할 수 있다. 센싱 구동 회로(500)는 센싱 라인들(SE1 내지 SEn)에 화소(PX)들의 특성 변화를 측정하기 위한 센싱 신호들을 각각 출력하는 복수의 스테이지들을 포함할 수 있다. 일 실시예에서, 센싱 구동 회로(500)는 표시 패널(100)의 초기화 구간에서 서로 동일한 위상을 갖는 센싱 신호들을 센싱 라인들에 인가할 수 있다.
센싱 구동 회로(500)의 제K(K은 자연수) 스테이지는 제K 캐리 신호를 제K 스테이지의 다음 스테이지에 제공하는 시프트 레지스터부 및 제K 센싱 신호를 출력하는 마스킹 버퍼부를 포함할 수 있다. 일 실시예에서, 마스킹 버퍼부는 노드 구동 신호에 응답하여 입력 신호를 제1 노드에 인가하고, 입력 신호 및 노드 구동 신호에 응답하여 제1 전원 전압을 제2 노드에 인가하는 제1 입력부, 마스킹 신호에 응답하여 제1 전원 전압을 제1 노드에 인가하고, 마스킹 신호에 응답하여 제2 전원 전압을 제2 노드에 인가하는 마스킹부, 제2 노드의 제2 노드 신호에 응답하여 제K 센싱 신호를 풀업하는 센싱 신호 풀업부, 및 제1 노드의 제1 노드 신호에 응답하여 제K 센싱 신호를 풀다운하는 센싱 신호 풀다운부를 포함할 수 있다. 일 실시예에서, 시프트 레지스터부는 제2 클럭 신호에 응답하여 입력 신호를 제3 노드에 인가하는 제2 입력부, 제3 노드의 제3 노드 신호에 응답하여 제2 클럭 신호를 제4 노드에 인가하는 제3 입력부, 제4 노드의 제4 노드 신호에 응답하여 제K 캐리 신호를 풀업하는 캐리 신호 풀업부, 제3 노드 신호에 응답하여 제K 캐리 신호를 풀다운하는 캐리 신호 풀다운부, 제2 클럭 신호에 응답하여 제4 노드 신호를 유지시키는 유지부, 및 제4 노드 신호 및 제1 클럭 신호에 응답하여 제K 캐리 신호를 안정화하는 안정화부를 포함할 수 있다. 센싱 구동 회로(500)에 대해서는 도 4 내지 도 7을 참조하여 자세히 설명하기로 한다.
전원 공급부(800)는 전원 라인들을 통해 복수의 화소(PX)들 각각에 고전원 전압(ELVDD), 저전원 전압(ELVSS) 및 초기 전원 전압(VI)을 공급할 수 있다.
제어부(900)는 스캔 구동 회로(200), 데이터 구동 회로(300), 에미션 구동 회로(400), 센싱 구동 회로(500), 및 전원 공급부(800)를 제어할 수 있다. 제어부(900)는 외부의 그래픽 기기와 같은 화상 소스로부터 입력 제어 신호(CTL) 및 입력 영상 데이터(DATA)를 수신할 수 있다. 입력 제어 신호(CTL)는 메인 클럭 신호, 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호 등을 포함할 수 있다. 제어부(900)는 입력 제어 신호(CTL)에 기초하여 스캔 구동 회로(200)의 구동 타이밍을 제어하기 위한 제1 제어 신호(CTL1)를 생성하여 스캔 구동 회로(200)에 공급할 수 있다. 또한, 제어부(900)는 입력 영상 데이터(DATA)에 기초하여 표시 패널(100)의 동작 조건에 맞는 데이터 신호(DATA1)를 생성하여 데이터 구동 회로(300)에 공급할 수 있다. 제어부(900)는 입력 제어 신호(CTL)에 기초하여 데이터 구동 회로(300)의 구동 타이밍을 제어하기 위한 제2 제어 신호(CTL2)를 생성하여 데이터 구동 회로(300)에 공급할 수 있다. 제어부(900)는 입력 제어 신호(CTL)에 기초하여 에미션 구동 회로(400)의 구동 타이밍을 제어하기 위한 제3 제어 신호(CTL3)를 생성하여 에미션 구동 회로(400)에 공급할 수 있다. 제어부(900)는 입력 제어 신호(CTL)에 기초하여 센싱 구동 회로(500)의 구동 타이밍을 제어하기 위한 제4 제어 신호(CTL4)를 생성하여 센싱 구동 회로(500)에 공급할 수 있다.
일 실시예에서, 제어부(900)는 센싱 구간에서 활성화된 센싱 신호들이 인가되는 화소(PX)들에 대한 특성 변화량을 측정할 수 있다. 구체적으로, 센싱 구동 회로(500)는 프레임의 센싱 구간에서 센싱 라인들 중 선택된 일부에 활성화된 센싱 신호를 인가할 수 있다. 제어부(900)는 센싱 구간에서 활성화된 센싱 신호들이 인가되는 화소(PX)들에 대한 특성 변화량을 측정하고 데이터 신호(DATA1)를 보상함으로써 화소(PX)들의 특성 편차를 감소시킬 수 있다. 예를 들어, 제어부(900)는 측정된 특성 변화량을 메모리 장치에 저장하고, 메모리 장치에 저장된 특성 변화량에 기초하여 데이터 신호(DATA1)를 보상할 수 있다.
따라서, 센싱 구동 회로(500)는 추가적인 디코더 없이 선택적으로 센싱 신호를 출력할 수 있으므로 비교적 간단한 회로 구조를 가질 수 있다. 즉, 센싱 구동 회로(500)는 디코더를 포함하는 구동 회로에 비해 입력 신호의 개수가 적고, 정적 전류가 흐르는 로직이 존재하지 않아 소비전력을 절감시키고, 수율을 높일 수 있다. 따라서, 표시 장치(1000)는 센싱 구동 회로(500)를 포함함으로써 소비 전력을 감소시키고 및 제조 비용을 절감시킬 수 있다. 또한, 센싱 구동 회로(500)는 비교적 작은 면적으로 구현이 가능하므로, 표시 장치(1000)는 비교적 얇은 베젤을 가질 수 있다.
도 2는 도 1의 표시 장치에 대한 프레임 구간의 일 예를 나타내는 도면이다.
도 2를 참조하면, 각각의 프레임 구간(FRAME1, FRAME2)은 표시 구간(D1, D2) 및 센싱 구간(S1, S2)을 포함할 수 있다.
일 실시예에서, 표시 장치는 순차 발광 방식으로 구동될 수 있다. 표시 장치가 순차 발광 방식으로 영상을 표시하기 위해 스캔 구동 회로는 표시 구간(D1, D2)에서 스캔 신호들을 각각의 스캔 라인들에 순차적으로 제공하고, 화소들은 스캔 신호들에 상응하여 발광할 수 있다. 다른 실시예에서, 표시 장치는 동시 발광 방식으로 구동될 수 있다. 예를 들어, 표시 구간(D1, D2)은 초기화 구간, 스캔 구간, 발광 구간을 포함할 수 있다. 표시 장치가 동시 발광 방식으로 영상을 표시하기 위해 스캔 구동 회로는 스캔 구간에서 스캔 신호들을 각각의 스캔 라인들에 순차적으로 제공하고, 화소들은 발광 구간에서 동시에 발광할 수 있다.
센싱 구동 회로는 센싱 구간(S1, S2)에서 센싱 라인들 중 적어도 하나에 활성화된 센싱 신호를 인가할 수 있다. 화소들의 특성 변화를 측정하기 위한 센싱 구간(S1, S2)은 표시 장치가 영상을 정상적으로 표시할 수 있도록 표시 구간(D1, D2)에 비해 길이가 상대적으로 짧을 수 있다. 즉, 각각의 센싱 구간(S1, S2)에서 센싱 라인들 중 선택된 일부에 활성화된 센싱 신호가 인가될 수 있다. 일 실시예에서, 센싱 라인들은 매 프레임 구간마다 순차적으로 선택될 수 있다. 다른 실시예에서, 센싱 라인들은 랜덤하게 선택될 수 있다.
예를 들어, 센싱 구동 회로는 제1 프레임 구간(FRAME 1)의 제1 센싱 구간(S1)에서 X번째 행에 해당하는 제X 센싱 라인에 활성화된 센싱 신호를 인가할 수 있다. 제어부는 제1 센싱 구간(S1)에서 제X 센싱 라인에 연결된 화소들에 대한 특성 변화량을 측정하고, 메모리 장치에 측정된 특성 변화량을 저장할 수 있다. 센싱 구동 회로는 제2 프레임 구간(FRAME 2)의 제2 센싱 구간(S2)에서 Y번째 행에 해당하는 제Y 센싱 라인에 활성화된 센싱 신호를 인가할 수 있다. 제어부는 제2 센싱 구간(S2)에서 제Y 센싱 라인에 연결된 화소들에 대한 특성 변화량을 측정하고, 메모리 장치에 측정된 특성 변화량을 저장할 수 있다.
따라서, 제어부는 메모리 장치에 저장된 화소들의 특성 변화량을 기초하여 데이터 신호(DATA1)를 보상함으로써 화소(PX)들의 특성 편차를 감소시킬 수 있다.
도 3은 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 3을 참조하면, 센싱 구간에서 센싱 라인들 중 일부에 연결된 화소는 활성화된 센싱 신호를 수신할 수 있다. 화소(PX)는 복수의 트랜지스터들(T1 내지 T8) 및 커패시터(Cst)를 포함할 수 있다. 예를 들어, 화소(PX)는 고전원 전압(ELVDD) 및 유기 발광 다이오드(OLED)의 애노드 전극에 연결되고, 데이터 신호에 상응하는 구동 전류를 유기 발광 다이오드(OLED)에 인가하는 제1 트랜지스터(T1), 제1 트랜지스터(T1)의 소스 전극 및 데이터 라인(DLj)에 연결된 제2 트랜지스터(T2), 제1 트랜지스터(T1)의 게이트 전극 및 드레인 전극에 연결된 제3 트랜지스터(T3), 초기화 전압(VI) 및 제1 트랜지스터(T1)의 게이트 전극에 연결된 제4 트랜지스터(T4), 고전원 전압(ELVDD) 및 제1 트랜지스터(T1)의 소스 전극에 연결된 제5 트랜지스터(T5), 제1 트랜지스터(T1)의 드레인 전극 및 유기 발광 다이오드(OLED)의 애노드 전극에 연결된 제6 트랜지스터(T6), 초기화 전압(VI) 및 유기 발광 다이오드(OLED)의 애노드 전극에 연결된 제7 트랜지스터(T7), 및 유기 발광 다이오드(OLED)의 애노드 전극 및 데이터 라인(DLj)에 연결된 제8 트랜지스터(T8)를 포함할 수 있다.
구체적으로, 제4 트랜지스터(T4)는 구동 커패시터(Cst) 및 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화 전압(VI)으로 리셋하기 위해 제(K-1) 스캔 신호에 응답하여 초기화 전압(VI)을 구동 커패시터(Cst) 및 제1 트랜지스터(T1)의 게이트 전극에 인가할 수 있다. 제7 트랜지스터(T7)는 유기 발광 다이오드(OLED)의 애노드 전극의 전압을 초기화 전압(VI)으로 리셋시키기 위해 제(K-1) 스캔 신호에 응답하여 초기화 전압(VI)을 유기 발광 다이오드(OLED)의 애노드 전극에 인가할 수 있다.
제2 트랜지스터(T2)는 제K 스캔 신호에 응답하여 데이터 신호를 제1 트랜지스터(T1)로 인가할 수 있다.
제3 트랜지스터(T3)는 제K 스캔 신호에 응답하여 제1 트랜지스터(T1)를 다이오드 연결시킴으로써 제1 트랜지스터(T1)의 문턱 전압을 보상할 수 있다. 제2 트랜지스터(T2)와 제3 트랜지스터(T3)는 각각 게이트 전극에 동일한 제K 스캔 신호를 인가 받아 동작하므로 제1 트랜지스터(T1)의 문턱 전압이 보상되는 기간 동안 데이터 신호가 인가될 수 있다.
제1 트랜지스터(T1)는 데이터 신호에 상응하는 구동 전류를 유기 발광 다이오드(OLED)에 인가할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 드레인 전극과 유기 발광 다이오드(OLED)의 애노드 전극 사이에 위치하여 제K 발광 제어 신호에 응답하여 스위치 역할을 수행할 수 있다.
제8 트랜지스터(T8)는 제K 센싱 신호에 응답하여 화소의 특성 변화를 측정하기 위해 유기 발광 다이오드(OLED)의 애노드 전극과 데이터 라인(DLj)를 연결할 수 있다.
도 4는 도 1의 표시 장치에 포함된 센싱 구동 회로의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 센싱 구동 회로(500A)에 포함된 복수의 스테이지들(500A-1 내지 500A-n) 각각은 시프트 레지스터부(600A-1 내지 600A-n) 및 마스킹 버퍼부(700A-1 내지 700A-n)를 포함할 수 있다. 시프트 레지스터부들(600A-1 내지 600A-n) 각각은 입력 단자(IN), 제2 클럭 단자(CK), 제1 전압 단자(VGH), 제2 전압 단자(VGL), 및 캐리 신호 출력 단자(CARRY)를 포함할 수 있다. 마스킹 버퍼부들(700A-1 내지 700A-n) 각각은 입력 단자(IN), 제1 클럭 단자(CKB), 마스킹 단자(MASK), 노드 구동 단자(SET), 제1 전압 단자(VGH), 제2 전압 단자(VGL), 및 센싱 신호 출력 단자(SEN)를 포함할 수 있다.
입력 단자(IN)에는 입력 신호가 인가될 수 있다. 여기서, 입력 신호는 센싱 개시 신호(SSP) 또는 이전 스테이지의 게이트 신호일 수 있다. 즉, 첫 번째 스테이지인 제1 스테이지(500A-1)의 입력 단자(IN)에는 센싱 개시 신호(SSP)가 인가되고, 제2 내지 제N 스테이지(500A-2 내지 500A-n)의 입력 단자(IN)에는 이전 스테이지의 게이트 신호가 각각 인가될 수 있다.
제1 클럭 단자(CKB)에는 서로 다른 타이밍을 갖는 제1 센싱 클럭 신호(CLK1) 또는 제2 센싱 클럭 신호(CLK2)가 공급될 수 있다. 예를 들어, 제2 센싱 클럭 신호(CLK2)는 제1 센싱 클럭 신호(CLK1)의 반전 신호일 수 있다. 이웃한 스테이지들에서 제1 클럭 단자(CKB)들에는 서로 다른 게이트 클럭 신호들이 인가될 수 있다. 예를 들어, 홀수 번째 스테이지(예를 들면, 500A-1)의 제1 클럭 단자(CKB)에는 제2 센싱 클럭 신호(CLK2)가 인가될 수 있다. 반대로, 짝수 번째 스테이지(예를 들면, 500A-2)의 제1 클럭 단자(CKB)에는 제1 센싱 클럭 신호(CLK1)가 인가될 수 있다.
제2 클럭 단자(CK)에는 서로 다른 타이밍을 갖는 제1 센싱 클럭 신호(CLK1) 또는 제2 센싱 클럭 신호(CLK2)가 공급될 수 있다. 이웃한 스테이지들에서 제2 클럭 단자(CK)들에는 서로 다른 게이트 클럭 신호들이 인가될 수 있다. 예를 들어, 홀수 번째 스테이지(예를 들면, 500A-1)의 제2 클럭 단자(CK)에는 제1 센싱 클럭 신호(CLK1)가 인가될 수 있다. 반대로, 짝수 번째 스테이지(예를 들면, 500A-2)의 제2 클럭 단자(CK)에는 제2 센싱 클럭 신호(CLK2)가 인가될 수 있다.
노드 구동 단자(SET)에는 마스킹 버퍼부의 제1 노드 및 제2 노드를 제어하기 위한 노드 구동 신호가 공급될 수 있다. 예를 들어, 센싱 구간이 시작하는 시점에서 활성화된 노드 구동 신호가 노드 구동 단자(SET)에 인가될 수 있다.
마스킹 단자(MASK)에는 마스킹 버퍼부의 제1 노드 및 제2 노드를 제어하기 위한 마스킹 신호가 공급될 수 있다. 예를 들어, 센싱 구간이 시작하는 시점에서 비활성화된 마스킹 신호가 마스킹 단자(MASK)에 인가될 수 있다.
제1 전압 단자(VGH)에는 전원 공급부로부터 제1 전원 전압(VDD)이 공급될 수 있다. 예를 들어, 제1 전원 전압(VDD)은 하이 레벨 전압일 수 있다.
제2 전압 단자(VGL)에는 전원 공급부로부터 제2 전원 전압(VSS)이 인가될 수 있다. 예를 들어, 제2 전원 전압(VSS)은 로우 레벨 전압일 수 있다.
캐리 신호 출력 단자(CARRY)는 다음 스테이지의 입력 단자(IN)에 캐리 신호를 출력할 수 있다. 예를 들어, 제1 스테이지(500A-1)의 캐리 신호 출력 단자(CARRY)는 제2 스테이지(500A-2)의 입력 단자(IN)에 캐리 신호를 출력할 수 있다.
센싱 신호 출력 단자(SEN)는 전기적으로 연결된 센싱 라인에 센싱 신호를 출력할 수 있다. 예를 들어, 센싱 구간에서 열화 또는 특성 변화를 측정 위한 센싱 신호를 센싱 라인들 중 선택된 일부에 출력하기 위해 센싱 개시 신호(SSP)의 시점을 조정할 수 있다. 또한, 마스킹 신호 및 노드 구동 신호들이 제어됨으로써 센싱 구간에서 원하는 스테이지에 활성화된 센싱 신호가 출력될 수 있다.
도 5는 도 4의 센싱 구동 회로의 제K 스테이지에 포함된 시프트 레지스터부를 나타내는 블록도이다. 도 6은 도 4의 센싱 구동 회로의 제K 스테이지에 포함된 마스킹 버퍼부를 나타내는 블록도이다. 도 7은 도 4의 센싱 구동 회로의 제K 스테이지를 나타내는 회로도이다.
도 5 내지 도 7을 참조하면, 센싱 구동 회로의 제K 스테이지(500A-k)는 시프트 레지스터부(600A-k) 및 마스킹 버퍼부(700A-k)를 포함할 수 있다.
시프트 레지스터부(600A-k)는 제K 캐리 신호(CARRY[K])를 다음 스테이지에 제공할 수 있다. 시프트 레지스터부(600A-k)는 제2 입력부(610), 제3 입력부(620), 캐리 신호 풀업부(630), 캐리 신호 풀다운부(640), 유지부(650), 및 안정화부(660)을 포함할 수 있다.
제2 입력부(610)은 제2 클럭 신호(CK)에 응답하여 입력 신호(즉, 이전 스테이지의 캐리 신호 또는 센싱 개시 신호)를 제3 노드(N3)에 인가할 수 있다. 따라서, 제2 입력부(610)는 제2 클럭 신호(CK)에 응답하여, 이전 스테이지의 캐리 신호(CARRY[K-1]) 또는 센싱 개시 신호(SSP)를 제3 노드(N3)에 인가할 수 있다. 일 실시예에서, 제2 입력부(610)는 제2 클럭 신호(CK)가 인가되는 게이트 전극, 입력 신호가 인가되는 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함하는 제4 입력 트랜지스터(TR2)를 포함할 수 있다.
제3 입력부(620)는 제3 노드(N3)의 제3 노드 신호에 응답하여 제2 클럭 신호(CK)를 제4 노드(N4)에 인가할 수 있다. 일 실시예에서, 제3 입력부(620)는 제3 노드 신호가 인가되는 게이트 전극, 제2 클럭 신호(CK)가 인가되는 제1 전극, 및 제4 노드(N4)에 연결된 제2 전극을 포함하는 제5 입력 트랜지스터(TR1)를 포함할 수 있다.
캐리 신호 풀업부(630)는 제4 노드(N4)의 제4 노드 신호에 응답하여 제K 캐리 신호(CARRY[K])를 풀업(예를 들면, 제1 논리 레벨로 제어)할 수 있다. 일 실시예에서, 캐리 신호 풀업부(630)는 제2 풀업 트랜지스터(TR6) 및 제3 커패시터(C3)를 포함할 수 있다. 제2 풀업 트랜지스터(TR6)는 제4 노드(N4)에 연결된 게이트 전극, 제1 전원 전압(VGH)이 인가되는 제1 전극, 및 제K 캐리 신호(CARRY[K])를 출력하는 캐리 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다. 제3 커패시터(C3)는 제4 노드(N4)에 연결된 제1 전극 및 제1 전원 전압(VGH)이 인가되는 제2 전극을 포함할 수 있다.
캐리 신호 풀다운부(640)는 제3 노드 신호에 응답하여 제K 캐리 신호(CARRY[K])를 풀다운(예를 들면, 제2 논리 레벨로 제어)할 수 있다. 일 실시예에서, 캐리 신호 풀다운부(640)는 제2 풀다운 트랜지스터(TR7) 및 제4 커패시터(C4)를 포함할 수 있다. 제2 풀다운 트랜지스터(TR7)는 제3 노드(N3)에 연결된 게이트 전극, 제1 클럭 신호(CKB)가 인가되는 제1 전극, 및 제K 캐리 신호(CARRY[K])를 출력하는 캐리 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다. 제4 커패시터(C4)는 제3 노드(N3)에 연결된 제1 전극 및 캐리 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다.
유지부(650)는 제2 클럭 신호(CK)에 응답하여 제4 노드 신호를 유지시킬 수 있다. 일 실시예에서, 유지부(650)는 제2 클럭 신호(CK)가 인가되는 게이트 전극, 제2 클럭 신호(CK)가 인가되는 제1 전극, 및 제4 노드(N4)에 연결된 제2 전극을 포함하는 유지 트랜지스터(TR3)를 포함할 수 있다.
안정화부(660)는 제4 노드 신호 및 제1 클럭 신호(CKB)에 응답하여 제K 캐리 신호(CARRY[K])를 안정화할 수 있다. 일 실시예에서, 안정화부(660)는 제1 안정화 트랜지스터(TR5) 및 제2 안정화 트랜지스터(TR4)를 포함할 수 있다. 제1 안정화 트랜지스터(TR5)는 제1 클럭 신호(CKB)가 인가되는 게이트 전극, 제3 노드(N3)에 연결된 제1 전극, 및 제2 안정화 트랜지스터(TR4)의 제1 전극에 연결된 제2 전극을 포함할 수 있다. 제2 안정화 트랜지스터(TR4)는 제4 노드(N4)에 연결된 게이트 전극, 제1 안정화 트랜지스터(TR5)의 제2 전극에 연결된 제1 전극, 및 제K 캐리 신호(CARRY[K])를 출력하는 캐리 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다.
비록, 도 5 및 도 7에서는 시프트 레지스터부(600A-k)가 제2 입력부(610), 제3 입력부(620), 캐리 신호 풀업부(630), 캐리 신호 풀다운부(640), 유지부(650), 및 안정화부(660)을 포함하는 것으로 설명하였으나, 시프트 레지스터부는 캐리 신호를 순차적으로 출력하기 위한 다양한 구조를 가질 수 있다.
마스킹 버퍼부(700A-k)는 제K 센싱 신호(SEN[K])를 출력할 수 있다. 즉, 센싱 구동 회로는 마스킹 버퍼부(700A-k)를 이용하여 센싱 구간에서 센싱 라인들 중 선택된 일부에 활성화된 센싱 신호(SEN[K])를 출력할 수 있다. 마스킹 버퍼부(700A-k)는 제1 입력부(710), 센싱 신호 풀업부(720A), 센싱 신호 풀다운부(730), 및 마스킹부(740)을 포함할 수 있다.
제1 입력부(710)는 노드 구동 신호(SET)에 응답하여 입력 신호(즉, 이전 스테이지의 캐리 신호 또는 센싱 개시 신호)를 제1 노드(N1)에 인가하고, 입력 신호 및 노드 구동 신호(SET)에 응답하여 제1 전원 전압을 제2 노드(N2)에 인가할 수 있다. 일 실시예에서, 제1 입력부(710)는 제1 입력 트랜지스터(TR8), 제2 입력 트랜지스터(TR9) 및 제3 입력 트랜지스터(TR10)를 포함할 수 있다. 제1 입력 트랜지스터(TR8)는 입력 신호가 인가되는 게이트 전극, 제1 전원 전압(VGH)이 인가되는 제1 전극, 및 제2 입력 트랜지스터(TR9)의 제1 전극에 연결된 제2 전극을 포함할 수 있다. 제2 입력 트랜지스터(TR9)는 노드 구동 신호(SET)가 인가되는 게이트 전극, 제1 입력 트랜지스터(TR8)의 제2 전극에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 제3 입력 트랜지스터(TR10)는 노드 구동 신호(SET)가 인가되는 게이트 전극, 입력 신호가 인가되는 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 따라서, 제1 입력부(710)는 노드 구동 신호(SET)가 활성화된 경우, 제K 센싱 신호(SEN[k])가 활성화 될 수 있도록 입력 신호를 제1 노드(N1)에 인가할 수 있다.
센싱 신호 풀업부(720A)는 제2 노드(N2)의 제2 노드 신호에 응답하여 제K 센싱 신호(SEN[K])를 풀업할 수 있다. 일 실시예에서, 센싱 신호 풀업부(720A)는 제1 풀업 트랜지스터(TR13A) 및 제1 커패시터(C1)를 포함할 수 있다. 일 실시예에서, 제1 풀업 트랜지스터(TR13A)는 제2 노드(N2)에 연결된 게이트 전극, 제1 전원 전압(VGH)이 인가되는 제1 전극, 및 제K 센싱 신호(SEN[K])를 출력하는 센싱 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다. 제1 커패시터(C1)는 제2 노드(N2)에 연결된 제1 전극 및 제1 전원 전압(VGH)이 인가되는 제2 전극을 포함할 수 있다.
센싱 신호 풀다운부(730)는 제1 노드(N1)의 제1 노드 신호에 응답하여 제K 센싱 신호(SEN[K])를 풀다운할 수 있다. 일 실시예에서, 센싱 신호 풀다운부(730)는 제1 풀다운 트랜지스터(TR14) 및 제2 커패시터(C2)를 포함할 수 있다. 제1 풀다운 트랜지스터(TR14)는 제1 노드(N1)에 연결된 게이트 전극, 제1 클럭 신호(CKB)가 인가되는 제1 전극, 및 제K 센싱 신호(SEN[K])를 출력하는 센싱 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다. 제2 커패시터(C2)는 제1 노드(N1)에 연결된 제1 전극 및 센싱 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다.
마스킹부(740)는 마스킹 신호(MASK)에 응답하여 제1 전원 전압(VGH)을 제1 노드(N1)에 인가하고, 마스킹 신호(MASK)에 응답하여 제2 전원 전압(VGL)을 제2 노드(N2)에 인가할 수 있다. 일 실시예에서, 마스킹부(740)는 제1 마스킹 트랜지스터(TR11) 및 제2 마스킹 트랜지스터(TR12)를 포함할 수 있다. 제1 마스킹 트랜지스터(TR11)는 마스킹 신호(MASK)가 인가되는 게이트 전극, 제1 전원 전압(VGH)이 인가되는 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 제2 마스킹 트랜지스터(TR12)는 마스킹 신호(MASK)가 인가되는 게이트 전극, 제2 전원 전압(VGL)이 인가되는 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 따라서, 마스킹부(740)는 마스킹 신호(MASK)가 활성화된 경우, 센싱 신호 풀업부(720A)를 활성화시키고 센싱 신호 풀다운부(730)를 비활성화 시킬 수 있다.
도 8은 센싱 구간에서 도 4의 센싱 구동 회로의 동작을 나타내는 파형도이다.
도 8를 참조하면, 표시 장치는 센싱 개시 신호(SSP), 마스킹 신호(MASK), 및 노드 구동 신호(SET)를 제어함으로써 센싱 구간에서 센싱 라인들 중 선택된 일부에 활성화된 센싱 신호를 출력할 수 있다.
예를 들어, 제3 센싱 라인에 연결된 화소들의 열화 또는 특성 변화를 측정하기 위해 센싱 구간에서 제3 센싱 라인에 활성화된 제3 센싱 신호(SEN[3])를 출력할 수 있다. 제3 센싱 신호(SEN[3])가 센싱 구간에서 활성화되기 위해 센싱 개시 신호(SSP)가 센싱 구동 회로에 제공되는 시점이 조정될 수 있다. 센싱 개시 신호(SSP)를 수신한 센싱 구동 회로는 스테이지들에서 활성화된 캐리 신호들을 순차적으로 출력할 수 있다. 제3 센싱 신호(SEN[3])를 활성화시키기 위해 제2 캐리 신호(CARRY[2])가 활성화되는 시점에서 마스킹 신호(MASK)가 비활성화되고 노드 구동 신호(SET)를 활성화될 수 있다. 제3 스테이지의 마스킹 버퍼부는 마스킹 신호(MASK)와 노드 구동 신호(SET)에 의해 제2 캐리 신호(CARRY[2])를 입력 받고, 센싱 구간에서 활성화된 제3 센싱 신호(SEN[3])를 출력할 수 있다.
도 9는 도 1의 표시 장치에 포함된 센싱 구동 회로의 다른 예를 나타내는 블록도이다.
도 9를 참조하면, 센싱 구동 회로(500B)에 포함된 복수의 스테이지들(500B-1 내지 500B-n) 각각은 시프트 레지스터부(600B-1 내지 600B-n) 및 마스킹 버퍼부(700B-1 내지 700B-n)를 포함할 수 있다. 다만, 본 실시예에 따른 센싱 구동 회로(500B)는 동시 구동 신호를 수신하는 동시 구동 단자가 추가된 것을 제외된 것을 제외하면, 도 4의 센싱 구동 회로와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략하기로 한다.
시프트 레지스터부(600A-1 내지 600A-n)들 각각은 입력 단자(IN), 제2 클럭 단자(CK), 제1 전압 단자(VGH), 제2 전압 단자(VGL), 및 캐리 신호 출력 단자(CARRY)를 포함할 수 있다.
마스킹 버퍼부(700A-1 내지 700A-n)들 각각은 입력 단자(IN), 제1 클럭 단자(CKB), 마스킹 단자(MASK), 노드 구동 단자(SET), 제1 전압 단자(VGH), 제2 전압 단자(VGL), 센싱 신호 출력 단자(SEN), 및 동시 구동 단자(GCK)를 포함할 수 있다.
동시 구동 단자(GCK)에는 서로 동일한 위상을 갖는 센싱 신호들을 센싱 라인들에 출력하기 위한 동시 구동 신호가 공급될 수 있다. 예를 들어, 표시 패널의 초기화 구간에서 활성화된 동시 구동 신호가 동시 구동 단자(GCK)에 인가될 수 있다.
도 10은 도 9의 센싱 구동 회로의 제K 스테이지에 포함된 마스킹 버퍼부를 나타내는 블록도이다. 도 11은 도 9의 센싱 구동 회로의 제K 스테이지를 나타내는 회로도이다.
도 10 및 도 11을 참조하면, 센싱 구동 회로의 제K 스테이지(500B-k)는 시프트 레지스터부(600B-k) 및 마스킹 버퍼부(700B-k)를 포함할 수 있다.
시프트 레지스터부(600B-k)는 제K 캐리 신호(CARRY[K])를 다음 스테이지에 제공할 수 있다. 시프트 레지스터부(600A-k)는 제2 입력부(610), 제3 입력부(620), 캐리 신호 풀업부(630), 캐리 신호 풀다운부(640), 유지부(650), 및 안정화부(660)을 포함할 수 있다. 다만, 본 실시예에 따른 시프트 레지스터부(600B-k)는 도 5 및 도 7의 시프트 레지스터부와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략하기로 한다.
마스킹 버퍼부(700B-k)는 제K 센싱 신호(SEN[K])를 출력할 수 있다. 즉, 센싱 구동 회로는 마스킹 버퍼부(700B-k)를 이용하여 센싱 구간에서 센싱 라인들 중 선택된 일부에 활성화된 센싱 신호를 출력할 수 있다. 마스킹 버퍼부(700B-k)는 제1 입력부(710), 센싱 신호 풀업부(720B), 신호 풀다운부(730), 및 마스킹부(740)을 포함할 수 있다. 다만, 본 실시예에 따른 마스킹 버퍼부(700B-k)는 센싱 신호 풀업부에 제1 전원 전압 대신 동시 제어 신호(GCK)가 인가되는 것을 제외하면, 도 6 및 도 7의 마스킹 버퍼부와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략하기로 한다.
센싱 신호 풀업부(720B)는 제2 노드(N2)의 제2 노드 신호에 응답하여 제K 센싱 신호(SEN[K])를 동시 구동 신호(GCK)로 제어할 수 있다. 일 실시예에서, 센싱 신호 풀업부(720B)는 제1 풀업 트랜지스터(TR13B) 및 제1 커패시터(C1)를 포함할 수 있다. 제1 풀업 트랜지스터(TR13B)는 제2 노드(N2)에 연결된 게이트 전극, 동시 구동 신호(GCK)가 인가되는 제1 전극, 및 제K 센싱 신호(SEN[K])를 출력하는 센싱 신호 출력 단자에 연결된 제2 전극을 포함할 수 있다. 제1 커패시터(C1)는 제2 노드(N2)에 연결된 제1 전극 및 동시 구동 신호(GCK)가 인가되는 제2 전극을 포함할 수 있다. 즉, 마스킹 신호(MASK)가 활성화된 경우 센싱 구동 회로는 모든 센싱 라인들에서 동시 구동 신호(GCK)와 동일한 위상을 갖는 센싱 신호들을 출력할 수 있다. 예를 들어, 표시 패널의 초기화 구간에서 모든 센싱 라인들에 센싱 신호로서 활성화된 동시 구동 신호(GCK)를 인가할 수 있다. 또한, 센싱 구간에서 센싱 라인들 중 선택된 일부에 활성화된 센싱 신호를 출력하기 위해, 동시 구동 신호(GCK)는 센싱 구간에서 제1 전원 전압과 실질적으로 동일한 전압을 가질 수 있다.
도 12는 초기화 구간에서 도 9의 센싱 구동 회로의 동작을 나타내는 파형도이다.
도 12를 참조하면, 표시 장치는 마스킹 신호(MASK) 및 동시 구동 신호(GCK)를 제어함으로써 표시 패널의 초기화 구간에서 센싱 라인들에 동일한 위상을 갖는 센싱 신호들(SEN[1] 내지 SEN[N])을 출력할 수 있다.
예를 들어, 표시 패널의 초기화 구간에서 표시 패널의 초기화를 수행하기 위해, 표시 패널에 포함된 모든 화소들에 활성화된 센싱 신호들이 인가될 수 있다. 표시 패널의 초기화 구간에서 센싱 구동 회로에 비활성화된 노드 구동 신호(SET) 및 활성화된 마스킹 신호(MASK)가 인가됨으로써, 센싱 신호 풀업부가 활성화되고 센싱 신호 풀다운부(730)가 비활성화될 수 있다. 따라서, 센싱 라인들에 동시 구동 신호(GCK)와 동일한 위상을 갖는 센싱 신호들(SEN[1] 내지 SEN[N])이 각각 출력될 수 있다.
이상, 본 발명의 실시예들에 따른 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 상기에서는 센싱 신호가 화소들의 특성 변화를 측정하기 위한 신호로 설명하였지만, 센싱 신호는 다양한 목적을 위한 게이트 신호가 될 수 있다. 또한, 상기에서는 트랜지스터가 P형 금속 산화막 반도체(p-channel metal oxide semiconductor; PMOS) 트랜지스터인 것으로 설명하였으나, 트랜지스터의 종류는 이에 한정되는 것이 아니다.
본 발명은 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 디지털 카메라, 비디오 캠코더 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
500, 500A-K, 500B-K: 센싱 구동 회로
600-K: 시프트 레지스터부 610: 제2 입력부
620: 제3 입력부 630: 캐리 신호 풀업부
640: 캐리 신호 풀다운부 650: 유지부
660: 안정화부 700A-K, 700B-K: 마스킹 버퍼부
710: 제1 입력부 720A, 720B: 센싱 신호 풀업부
730: 센싱 신호 풀다운부 740: 마스킹부

Claims (20)

  1. 복수의 센싱 신호들을 각각 출력하는 복수의 스테이지들을 포함하고, 제K(K은 자연수) 스테이지는
    제K 캐리 신호를 상기 제K 스테이지의 다음 스테이지에 제공하는 시프트 레지스터부; 및
    제K 센싱 신호를 출력하는 마스킹 버퍼부를 포함하고,
    상기 마스킹 버퍼부는
    노드 구동 신호에 응답하여 입력 신호를 제1 노드에 인가하고, 상기 입력 신호 및 상기 노드 구동 신호에 응답하여 제1 전원 전압을 제2 노드에 인가하는 제1 입력부;
    마스킹 신호에 응답하여 상기 제1 전원 전압을 상기 제1 노드에 인가하고, 상기 마스킹 신호에 응답하여 제2 전원 전압을 상기 제2 노드에 인가하는 마스킹부;
    상기 제2 노드의 제2 노드 신호에 응답하여 상기 제K 센싱 신호를 풀업하는 센싱 신호 풀업부; 및
    상기 제1 노드의 제1 노드 신호에 응답하여 상기 제K 센싱 신호를 풀다운하는 센싱 신호 풀다운부를 포함하는 것을 특징으로 하는 센싱 구동 회로.
  2. 제1 항에 있어서, 상기 제1 입력부는 제1 입력 트랜지스터, 제2 입력 트랜지스터 및 제3 입력 트랜지스터를 포함하고,
    상기 제1 입력 트랜지스터는 상기 입력 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제2 입력 트랜지스터의 제1 전극에 연결된 제2 전극을 포함하며,
    상기 제2 입력 트랜지스터는 상기 노드 구동 신호가 인가되는 게이트 전극, 상기 제1 입력 트랜지스터의 상기 제2 전극에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하고,
    상기 제3 입력 트랜지스터는 상기 노드 구동 신호가 인가되는 게이트 전극, 상기 입력 신호가 인가되는 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 것을 특징으로 하는 센싱 구동 회로.
  3. 제1 항에 있어서, 상기 마스킹부는 제1 마스킹 트랜지스터 및 제2 마스킹 트랜지스터를 포함하고,
    상기 제1 마스킹 트랜지스터는 상기 마스킹 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하며,
    상기 제2 마스킹 트랜지스터는 상기 마스킹 신호가 인가되는 게이트 전극, 제2 전원 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 것을 특징으로 하는 센싱 구동 회로.
  4. 제1 항에 있어서, 상기 센싱 신호 풀업부는 제1 풀업 트랜지스터 및 제1 커패시터를 포함하는 것을 특징으로 하는 센싱 구동 회로.
  5. 제4 항에 있어서, 상기 제1 풀업 트랜지스터는 상기 제2 노드에 연결된 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제K 센싱 신호를 출력하는 센싱 신호 출력 단자에 연결된 제2 전극을 포함하며,
    상기 제1 커패시터는 상기 제2 노드에 연결된 제1 전극 및 상기 제1 전원 전압이 인가되는 제2 전극을 포함하는 것을 특징으로 하는 센싱 구동 회로.
  6. 제4 항에 있어서, 상기 제1 풀업 트랜지스터는 상기 제2 노드에 연결된 게이트 전극, 동시 구동 신호가 인가되는 제1 전극, 및 상기 제K 센싱 신호를 출력하는 센싱 신호 출력 단자에 연결된 제2 전극을 포함하며,
    상기 제1 커패시터는 상기 제2 노드에 연결된 제1 전극 및 상기 동시 구동 신호가 인가되는 제2 전극을 포함하는 것을 특징으로 하는 센싱 구동 회로.
  7. 제1 항에 있어서, 상기 센싱 신호 풀다운부는 제1 풀다운 트랜지스터 및 제2 커패시터를 포함하고,
    상기 제1 풀다운 트랜지스터는 상기 제1 노드에 연결된 게이트 전극, 제1 클럭 신호가 인가되는 제1 전극, 및 상기 제K 센싱 신호를 출력하는 센싱 신호 출력 단자에 연결된 제2 전극을 포함하며,
    상기 제2 커패시터는 상기 제1 노드에 연결된 제1 전극 및 상기 센싱 신호 출력 단자에 연결된 제2 전극을 포함하는 것을 특징으로 하는 센싱 구동 회로.
  8. 제1 항에 있어서, 상기 시프트 레지스터부는
    제2 클럭 신호에 응답하여 상기 입력 신호를 제3 노드에 인가하는 제2 입력부;
    상기 제3 노드의 제3 노드 신호에 응답하여 상기 제2 클럭 신호를 제4 노드에 인가하는 제3 입력부;
    상기 제4 노드의 제4 노드 신호에 응답하여 상기 제K 캐리 신호를 풀업하는 캐리 신호 풀업부;
    상기 제3 노드 신호에 응답하여 상기 제K 캐리 신호를 풀다운하는 캐리 신호 풀다운부;
    상기 제2 클럭 신호에 응답하여 상기 제4 노드 신호를 유지시키는 유지부; 및
    상기 제4 노드 신호 및 제1 클럭 신호에 응답하여 상기 제K 캐리 신호를 안정화하는 안정화부를 포함하는 것을 특징으로 하는 센싱 구동 회로.
  9. 제8 항에 있어서, 상기 제2 입력부는 상기 제2 클럭 신호가 인가되는 게이트 전극, 상기 입력 신호가 인가되는 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제4 입력 트랜지스터를 포함하는 것을 특징으로 하는 센싱 구동 회로.
  10. 제8 항에 있어서, 상기 제3 입력부는 상기 제3 노드 신호가 인가되는 게이트 전극, 상기 제2 클럭 신호가 인가되는 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하는 제5 입력 트랜지스터를 포함하는 것을 특징으로 하는 센싱 구동 회로.
  11. 제8 항에 있어서, 상기 캐리 신호 풀업부는 제2 풀업 트랜지스터 및 제3 커패시터를 포함하고,
    상기 제2 풀업 트랜지스터는 상기 제4 노드에 연결된 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제K 캐리 신호를 출력하는 캐리 신호 출력 단자에 연결된 제2 전극을 포함하며,
    상기 제3 커패시터는 상기 제4 노드에 연결된 제1 전극 및 상기 제1 전원 전압이 인가되는 제2 전극을 포함하는 것을 특징으로 하는 센싱 구동 회로.
  12. 제8 항에 있어서, 상기 캐리 신호 풀다운부는 제2 풀다운 트랜지스터 및 제4 커패시터를 포함하고,
    상기 제2 풀다운 트랜지스터는 상기 제3 노드에 연결된 게이트 전극, 상기 제1 클럭 신호가 인가되는 제1 전극, 및 상기 제K 캐리 신호를 출력하는 캐리 신호 출력 단자에 연결된 제2 전극을 포함하며,
    상기 제4 커패시터는 상기 제3 노드에 연결된 제1 전극 및 상기 캐리 신호 출력 단자에 연결된 제2 전극을 포함하는 것을 특징으로 하는 센싱 구동 회로.
  13. 제8 항에 있어서, 상기 유지부는 상기 제2 클럭 신호가 인가되는 게이트 전극, 상기 제2 클럭 신호가 인가되는 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함하는 유지 트랜지스터를 포함하는 것을 특징으로 하는 센싱 구동 회로.
  14. 제8 항에 있어서, 상기 안정화부는 제1 안정화 트랜지스터 및 제2 안정화 트랜지스터를 포함하고,
    상기 제1 안정화 트랜지스터는 상기 제1 클럭 신호가 인가되는 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 상기 제2 안정화 트랜지스터의 제1 전극에 연결된 제2 전극을 포함하며,
    상기 제2 안정화 트랜지스터는 상기 제4 노드에 연결된 게이트 전극, 상기 제1 안정화 트랜지스터의 상기 제2 전극에 연결된 제1 전극, 및 상기 제K 캐리 신호를 출력하는 캐리 신호 출력 단자에 연결된 제2 전극을 포함하는 것을 특징으로 하는 센싱 구동 회로.
  15. 복수의 스캔 라인들, 복수의 센싱 라인들, 복수의 데이터 라인들, 및 복수의 화소들을 포함하는 표시 패널;
    상기 데이터 라인들에 복수의 데이터 신호들을 각각 출력하는 데이터 구동 회로;
    상기 스캔 라인들에 복수의 스캔 신호들을 각각 출력하는 스캔 구동 회로;
    상기 센싱 라인들에 상기 화소들의 특성 변화를 측정하기 위한 복수의 센싱 신호들을 각각 출력하는 복수의 스테이지들을 포함하는 센싱 구동 회로; 및
    상기 데이터 구동 회로, 상기 스캔 구동 회로 및 상기 센싱 구동 회로를 제어하는 제어부를 포함하고,
    상기 센싱 구동 회로의 제K(K은 자연수) 스테이지는
    제K 캐리 신호를 상기 제K 스테이지의 다음 스테이지에 제공하는 시프트 레지스터부; 및
    제K 센싱 신호를 출력하는 마스킹 버퍼부를 포함하며,
    상기 마스킹 버퍼부는
    노드 구동 신호에 응답하여 입력 신호를 제1 노드에 인가하고, 상기 입력 신호 및 상기 노드 구동 신호에 응답하여 제1 전원 전압을 제2 노드에 인가하는 제1 입력부;
    마스킹 신호에 응답하여 상기 제1 전원 전압을 상기 제1 노드에 인가하고, 상기 마스킹 신호에 응답하여 제2 전원 전압을 상기 제2 노드에 인가하는 마스킹부;
    상기 제2 노드의 제2 노드 신호에 응답하여 상기 제K 센싱 신호를 풀업하는 센싱 신호 풀업부; 및
    상기 제1 노드의 제1 노드 신호에 응답하여 상기 제K 센싱 신호를 풀다운하는 센싱 신호 풀다운부를 포함하는 것을 특징으로 하는 표시 장치.
  16. 제15 항에 있어서, 상기 스캔 구동 회로는 표시 구간에서 활성화된 스캔 신호들을 상기 스캔 라인들 각각에 순차적으로 인가하고,
    상기 센싱 구동 회로는 센싱 구간에서 상기 센싱 라인들 중 적어도 하나에 활성화된 센싱 신호를 인가하는 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서, 상기 제어부는 상기 센싱 구간에서 상기 활성화된 센싱 신호들이 인가되는 상기 화소들에 대한 특성 변화량을 측정하는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서, 상기 제어부는 상기 화소들에 대한 상기 특성 변화량에 기초하여 상기 데이터 신호를 보상하는 것을 특징으로 하는 표시 장치.
  19. 제15 항에 있어서, 상기 센싱 구동 회로는 상기 표시 패널의 초기화 구간에서 서로 동일한 위상을 갖는 상기 센싱 신호들을 상기 센싱 라인들에 인가하는 것을 특징으로 하는 표시 장치.
  20. 제15 항에 있어서, 상기 시프트 레지스터부는
    제2 클럭 신호에 응답하여 상기 입력 신호를 제3 노드에 인가하는 제2 입력부;
    상기 제3 노드의 제3 노드 신호에 응답하여 상기 제2 클럭 신호를 제4 노드에 인가하는 제3 입력부;
    상기 제4 노드의 제4 노드 신호에 응답하여 상기 제K 캐리 신호를 풀업하는 캐리 신호 풀업부;
    상기 제3 노드 신호에 응답하여 상기 제K 캐리 신호를 풀다운하는 캐리 신호 풀다운부;
    상기 제2 클럭 신호에 응답하여 상기 제4 노드 신호를 유지시키는 유지부; 및
    상기 제4 노드 신호 및 제1 클럭 신호에 응답하여 상기 제K 캐리 신호를 안정화하는 안정화부를 포함하는 것을 특징으로 하는 표시 장치.
KR1020150011835A 2015-01-26 2015-01-26 센싱 구동 회로 및 이를 포함하는 표시 장치 KR102218479B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150011835A KR102218479B1 (ko) 2015-01-26 2015-01-26 센싱 구동 회로 및 이를 포함하는 표시 장치
US14/728,843 US9886891B2 (en) 2015-01-26 2015-06-02 Sensing driving circuit and display device including the same
EP15179059.9A EP3048602B1 (en) 2015-01-26 2015-07-30 Sensing driving circuit and display device including the same
CN201610016536.1A CN105825799B (zh) 2015-01-26 2016-01-12 感测驱动电路以及包括该感测驱动电路的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150011835A KR102218479B1 (ko) 2015-01-26 2015-01-26 센싱 구동 회로 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20160092078A KR20160092078A (ko) 2016-08-04
KR102218479B1 true KR102218479B1 (ko) 2021-02-23

Family

ID=53762081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150011835A KR102218479B1 (ko) 2015-01-26 2015-01-26 센싱 구동 회로 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US9886891B2 (ko)
EP (1) EP3048602B1 (ko)
KR (1) KR102218479B1 (ko)
CN (1) CN105825799B (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104809978B (zh) * 2015-05-21 2017-05-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
KR102277128B1 (ko) * 2015-06-16 2021-07-15 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
KR102413874B1 (ko) * 2015-07-02 2022-06-29 삼성디스플레이 주식회사 발광제어 구동부 및 이를 포함하는 표시장치
KR102446050B1 (ko) * 2016-01-19 2022-09-23 삼성디스플레이 주식회사 스캔 구동 회로 및 이를 포함하는 유기 발광 표시 장치
CN106297697B (zh) * 2016-08-29 2017-09-15 京东方科技集团股份有限公司 移位寄存器及其操作方法
CN106297615B (zh) * 2016-09-09 2017-12-22 京东方科技集团股份有限公司 显示装置的检测电路及方法
KR102557894B1 (ko) * 2016-09-20 2023-07-21 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
CN106157923B (zh) * 2016-09-26 2019-10-29 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR102490159B1 (ko) * 2016-10-31 2023-01-20 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치
CN106782406B (zh) * 2017-02-08 2019-04-09 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102335396B1 (ko) * 2017-04-27 2021-12-06 주식회사 엘엑스세미콘 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
KR102458078B1 (ko) 2017-08-16 2022-10-24 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102393141B1 (ko) 2017-08-21 2022-05-02 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치와 그 구동 방법
KR102458249B1 (ko) * 2017-11-14 2022-10-26 삼성디스플레이 주식회사 표시 장치
CN109903729B (zh) * 2017-12-08 2024-04-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及驱动方法、显示装置
CN108231032B (zh) * 2018-02-26 2021-01-26 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置
KR102582823B1 (ko) * 2018-07-05 2023-09-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN108877627B (zh) * 2018-07-13 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN108648716B (zh) * 2018-07-25 2020-06-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN208834749U (zh) * 2018-09-17 2019-05-07 北京京东方技术开发有限公司 一种移位寄存器、栅极驱动电路及显示装置
KR20200048784A (ko) * 2018-10-30 2020-05-08 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치
CN111179797B (zh) * 2018-11-13 2021-11-02 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置
US11348530B2 (en) * 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
KR102706077B1 (ko) * 2018-12-17 2024-09-13 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102592015B1 (ko) * 2018-12-20 2023-10-24 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR102710287B1 (ko) * 2018-12-20 2024-09-25 엘지디스플레이 주식회사 게이트 구동부를 포함한 전계발광 표시장치
KR102611466B1 (ko) * 2019-01-30 2023-12-08 삼성디스플레이 주식회사 주사 구동부
CN110070831B (zh) * 2019-04-19 2021-08-06 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN110033742B (zh) * 2019-04-25 2021-04-06 京东方科技集团股份有限公司 信号增强电路、goa控制电路及信号增强方法
KR20210027576A (ko) 2019-08-28 2021-03-11 삼성디스플레이 주식회사 주사 구동부
CN110428772B (zh) * 2019-08-30 2021-09-24 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
KR102676665B1 (ko) 2019-09-11 2024-06-24 삼성디스플레이 주식회사 주사 구동부
KR102707322B1 (ko) 2019-10-11 2024-09-20 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
CN111028798B (zh) * 2019-12-05 2021-03-23 深圳市华星光电半导体显示技术有限公司 Goa电路
KR102687245B1 (ko) * 2019-12-18 2024-07-22 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
CN113096607A (zh) * 2019-12-23 2021-07-09 深圳市柔宇科技股份有限公司 像素扫描驱动电路、阵列基板与显示终端
KR102709164B1 (ko) * 2020-01-07 2024-09-26 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시장치
KR102649600B1 (ko) 2020-01-17 2024-03-22 삼성디스플레이 주식회사 클럭 생성기 및 이를 포함하는 표시 장치
KR20220000023A (ko) * 2020-06-24 2022-01-03 삼성디스플레이 주식회사 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220000022A (ko) * 2020-06-24 2022-01-03 삼성디스플레이 주식회사 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220001037A (ko) * 2020-06-26 2022-01-05 삼성디스플레이 주식회사 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220018121A (ko) * 2020-08-05 2022-02-15 삼성디스플레이 주식회사 표시 장치
KR20220060089A (ko) * 2020-11-03 2022-05-11 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
KR102473955B1 (ko) * 2020-11-25 2022-12-05 경희대학교 산학협력단 스캔 드라이버 회로 및 그 구동 방법
CN113066439B (zh) * 2021-03-30 2022-11-29 京东方科技集团股份有限公司 一种像素电路、驱动方法、电致发光显示面板及显示装置
KR20220141366A (ko) * 2021-04-12 2022-10-20 삼성디스플레이 주식회사 전자 장치 및 이의 구동 방법
KR20230153560A (ko) 2022-04-28 2023-11-07 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
KR20230162837A (ko) * 2022-05-19 2023-11-29 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110102389A1 (en) 2009-11-05 2011-05-05 Samsung Electronics Co., Ltd. Display apparatus
US20130222352A1 (en) 2012-02-29 2013-08-29 Samsung Display Co., Ltd. Emission driving unit, emission driver, and organic light emitting display device having the same
US20130235025A1 (en) 2007-06-12 2013-09-12 Sharp Kabushiki Kaisha Liquid crystal display device, scan signal drive device, liquid crystal display device drive method, scan signal drive method, and television receiver

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714003B1 (ko) 2005-08-22 2007-05-04 삼성에스디아이 주식회사 쉬프트 레지스터 회로
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR101081765B1 (ko) 2005-11-28 2011-11-09 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101182321B1 (ko) 2006-06-20 2012-09-20 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정표시장치
TWI342544B (en) 2006-06-30 2011-05-21 Wintek Corp Shift register
JP2008170788A (ja) 2007-01-12 2008-07-24 Hitachi Displays Ltd 画像表示装置
KR101579842B1 (ko) * 2008-10-30 2015-12-24 삼성디스플레이 주식회사 게이트 라인 구동 방법, 이를 수행하기 위한 게이트 구동회로 및 이를 구비한 표시 장치
TWI426526B (zh) * 2009-08-12 2014-02-11 Au Optronics Corp 移位暫存器電路
KR20120033672A (ko) * 2010-09-30 2012-04-09 삼성모바일디스플레이주식회사 구동 장치 및 이를 포함하는 표시 장치
CN102654986A (zh) * 2011-11-25 2012-09-05 京东方科技集团股份有限公司 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
KR101996038B1 (ko) 2012-08-31 2019-07-03 엘지디스플레이 주식회사 평판표시장치
KR101966381B1 (ko) 2012-09-28 2019-04-05 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 평판표시장치
KR20140057794A (ko) 2012-11-05 2014-05-14 삼성디스플레이 주식회사 게이트 구동 회로, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
WO2014073362A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 パルス生成回路、シフトレジスタ回路、及び表示装置
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
CN103680386B (zh) * 2013-12-18 2016-03-09 深圳市华星光电技术有限公司 用于平板显示的goa电路及显示装置
CN104318909B (zh) * 2014-11-12 2017-02-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130235025A1 (en) 2007-06-12 2013-09-12 Sharp Kabushiki Kaisha Liquid crystal display device, scan signal drive device, liquid crystal display device drive method, scan signal drive method, and television receiver
US20110102389A1 (en) 2009-11-05 2011-05-05 Samsung Electronics Co., Ltd. Display apparatus
US20130222352A1 (en) 2012-02-29 2013-08-29 Samsung Display Co., Ltd. Emission driving unit, emission driver, and organic light emitting display device having the same

Also Published As

Publication number Publication date
CN105825799A (zh) 2016-08-03
KR20160092078A (ko) 2016-08-04
EP3048602B1 (en) 2018-07-18
US20160217728A1 (en) 2016-07-28
CN105825799B (zh) 2020-10-09
EP3048602A1 (en) 2016-07-27
US9886891B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
KR102218479B1 (ko) 센싱 구동 회로 및 이를 포함하는 표시 장치
KR102390093B1 (ko) 게이트 구동 회로 및 표시 장치
KR102706759B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
CN111312140B (zh) 扫描驱动器和具有该扫描驱动器的显示装置
US10706784B2 (en) Stage circuit and scan driver using the same
JP6116706B2 (ja) 表示装置およびその駆動方法
US20200380911A1 (en) Scan driver and display device including the same
JPWO2017010286A1 (ja) 画素回路ならびに表示装置およびその駆動方法
KR102592015B1 (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR20150088434A (ko) 표시 패널에 집적된 게이트 구동부
KR20170005299A (ko) 발광제어 구동부 및 이를 포함하는 표시장치
KR102426457B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
WO2019157842A1 (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US11462170B2 (en) Scan driver and display device
KR20170122893A (ko) 스캔 드라이버 및 스캔 드라이버를 포함하는 표시 장치
KR101878374B1 (ko) 주사 구동 장치 및 그 구동 방법
JP7092279B2 (ja) アレイ基板行駆動回路
KR20200040346A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR20160148797A (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR20200083763A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
US10964263B2 (en) Display device and method of driving the same
KR101991874B1 (ko) 쉬프트 레지스터와 이의 구동방법
CN115346459A (zh) 扫描驱动器
WO2011125361A1 (ja) 表示装置およびその駆動方法
US20230326411A1 (en) Gate driver

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant