KR20220018121A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220018121A
KR20220018121A KR1020200097971A KR20200097971A KR20220018121A KR 20220018121 A KR20220018121 A KR 20220018121A KR 1020200097971 A KR1020200097971 A KR 1020200097971A KR 20200097971 A KR20200097971 A KR 20200097971A KR 20220018121 A KR20220018121 A KR 20220018121A
Authority
KR
South Korea
Prior art keywords
initialization
compensation
scan
pixels
output
Prior art date
Application number
KR1020200097971A
Other languages
English (en)
Inventor
김태훈
김순동
윤창노
권상안
윤은실
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200097971A priority Critical patent/KR20220018121A/ko
Priority to US17/217,373 priority patent/US11367400B2/en
Priority to CN202110494672.2A priority patent/CN114067747A/zh
Publication of KR20220018121A publication Critical patent/KR20220018121A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

표시 장치는 제1 영상부 및 제2 영상부를 포함하는 표시 패널, 상기 표시 패널에 데이터 전압들을 인가하는 데이터 구동부, 상기 표시 패널에 기입 주사 신호들을 인가하는 제1 주사 구동부, 상기 표시 패널에 보상 주사 신호들 및 초기화 주사 신호들을 인가하는 제2 주사 구동부, 및 상기 제2 주사 구동부에 연결되고, 상기 제2 영상부에 상기 초기화 주사 신호들을 선택적으로 인가하는 마스킹부를 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것것이다.
일반적으로 사용자에게 영상을 제공하는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비전 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하고, 생성된 영상을 표시 화면을 통해 사용자에게 제공한다.
표시 장치는 영상을 생성하기 위한 복수 개의 화소들을 포함하는 표시 패널 및 화소들을 구동하기 위한 구동부를 포함한다. 화소들 각각은 발광 소자, 발광 소자에 연결된 복수 개의 트랜지스터들, 및 트랜지스터들에 연결된 적어도 하나의 커패시터를 포함한다.
표시 패널은, 구동 주파수로 구동될 때, 동영상을 표시하는 동영상부 및 정지 영상을 표시하는 정지 영상부를 포함할 수 있다. 동영상부는 구동 주파수 동안 지속적으로 업데이트된 영상들을 제공받을 수 있다. 정지 영상부는 구동 주파수 동안 최초로 제공된 영상 데이터를 유지하고, 이후, 영상 신호를 제공받지 않을 수 있다.
본 발명의 목적은 정지 영상부에 인접한 동영상부의 화소들이 정상적으로 보상될 수 있는 표시 장치를 제공하는데 있다.
본 발명의 일 실시 예에 따른 표시 장치는 제1 영상부 및 제2 영상부를 포함하는 표시 패널, 상기 표시 패널에 데이터 전압들을 인가하는 데이터 구동부, 상기 표시 패널에 기입 주사 신호들을 인가하는 제1 주사 구동부, 상기 표시 패널에 보상 주사 신호들 및 초기화 주사 신호들을 인가하는 제2 주사 구동부, 및 상기 제2 주사 구동부에 연결되고, 상기 제2 영상부에 상기 초기화 주사 신호들을 선택적으로 인가하는 마스킹부를 포함할 수 있다.
본 발명의 일 실시 예에 따른 표시 장치는 제1 내지 i-1번째 행들의 화소들을 포함하는 제1 영상부 및 i번째 내지 m번째 행들의 화소들을 포함하는 제2 영상부를 포함하는 표시 패널, 상기 표시 패널에 데이터 전압들을 인가하는 데이터 구동부, 상기 표시 패널에 기입 주사 신호들을 인가하는 제1 주사 구동부, 상기 표시 패널에 보상 주사 신호들 및 초기화 주사 신호들을 인가하는 제2 주사 구동부, 및 상기 제2 주사 구동부에 연결된 마스킹부를 포함할 수 있다. 상기 제2 주사 구동부는 상기 보상 및 초기화 주사 신호들을 출력하는 m+c개의 보상-초기화 스테이지들을 포함할 수 있다. 상기 마스킹부는 i번째 내지 i+c-1번째 보상-초기화 스테이지들에 연결되고, 상기 i번째 내지 i+c-1번째 보상-초기화 스테이지들에서 출력되는 i번째 내지 i+c-1번째 초기화 주사 신호들을 선택적으로 출력하는 복수 개의 마스킹 회로들을 포함할 수 있다.
본 발명의 실시 예에 따르면, 정지 영상부에 인접한 동영상부의 화소들에 보상 주사 신호들이 인가되어 정지 영상부에 인접한 동영상부의 화소들에 대한 보상 동작이 정상적으로 수행될 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 블록도이다.
도 2는 도 1에 도시된 어느 한 화소의 등가 회로를 도시한 도면이다.
도 3은 도 2에 도시된 화소를 구동하기 위한 신호들의 타이밍도이다.
도 4는 k 번의 프레임들 동안 화소들에 인가되는 신호들 및 데이터 전압들의 타이밍을 도시한 도면이다.
도 5는 도 1에 도시된 주사 구동부의 제1 주사 구동부의 구성을 보여주는 도면이다.
도 6은 도 5에 도시된 기입 스테이지들로부터 출력되는 기입 주사 신호들의 타이밍도이다.
도 7, 도 8, 및 도 9는 도 1에 도시된 주사 구동부의 제2 주사 구동부의 구성을 보여주는 도면들이다.
도 10은 도 8 및 도 9에 도시된 마스킹 회로들 중 어느 하나의 마스킹 회로의 구성을 도시한 도면이다.
도 11은 제1 프레임에서 도 7 내지 9에 도시된 제2 주사 구동부 및 마스킹부의 동작을 설명하기 위한 타이밍도이다.
도 12는 도 11에 도시된 제1 및 제2 제어 신호들에 따른 마스킹 회로의 동작을 설명하기 위한 도면이다.
도 13은 제2 내지 k번째 프레임들 각각에서 도 7 내지 도 9에 도시된 제2 주사 구동부 및 마스킹부의 동작을 설명하기 위한 타이밍도이다.
도 14는 도 13에 도시된 제1 및 제2 제어 신호들에 따른 마스킹 회로의 동작을 설명하기 위한 도면이다.
도 15는 도 13에 도시된 제1 및 제2 제어 신호들에 따른 마스킹 회로의 출력 상태를 도시한 도면이다.
도 16은 본 발명의 다른 실시 예에 따른 마스킹 부의 구성을 도시한 도면이다.
도 17은 본 발명의 다른 실시 예에 따른 제1 및 제2 제어 신호들의 타이밍을 도시한 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들이 상세히 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 발광 구동부(EDV)(emission driver), 및 타이밍 컨트롤러(T-CON)를 포함할 수 있다. 표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1~SLm), 복수 개의 데이터 라인들(DL1~DLn), 및 복수 개의 발광 라인들(EL1~ELm)을 포함할 수 있다. m 및 n은 자연수이다.
주사 라인들(SL1~SLm) 각각은 기입 주사 라인, 보상 주사 라인, 및 초기화 주사 라인을 포함할 수 있다. 기입 주사 라인, 보상 주사 라인, 및 초기화 주사 라인은 이하 도 2에 도시될 것이다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀 로드 등을 포함할 수 있다. 본 발명의 실시 예에서, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 동영상을 표시하는 동영상부(D-IM) 및 정지 영상을 표시하는 정지 영상부(S-IM)를 포함할 수 있다. 화소들(PX)은 동영상부(D-IM) 및 정지 영상부(S-IM) 각각에 복수 개로 제공될 수 있다. 동영상부(D-IM)는 제1 영상부(D-IM)로 정의되고, 정지 영상부(S-IM)는 제2 영상부(S-IM)로 정의될 수 있다.
화소들(PX)은 m개의 행들(R1~Rm) 및 n개의 열들(C1~Cn)로 배열될 수 있다. m개의 행들(R1~Rm)은 제2 방향(DR2)에 대응되고, n개의 열들(C1~Cn)은 제1 방향(DR1)에 대응될 수 있다.
동영상부(D-IM)는 제1 행(R1) 내지 i-1번째 행(R(i-1))에 배열된 화소들(PX)을 포함할 수 있다. 정지 영상부(S-IM)는 i번째 행(Ri) 내지 m번째 행(Rm)에 배열된 화소들(PX)을 포함할 수 있다. i는 2 이상의 자연수일 수 있다. 이하, 행들(R1~Rm)에 배열된 화소들(PX)은 행들(R1~Rm)의 화소들(PX)로 표현된다.
주사 라인들(SL1~SLm)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제1 방향(DR1)으로 연장되어 화소들(PX) 및 데이터 구동부(DDV)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 발광 구동부(EDV)에 연결될 수 있다.
표시 패널(DP)에는 제1 전압(ELVDD) 및 제1 전압(ELVDD)보다 낮은 레벨을 갖는 제2 전압(ELVSS)이 인가될 수 있다. 제1 전압(ELVDD) 및 제2 전압(ELVSS)은 화소들(PX)에 인가될 수 있다. 도시하지 않았으나, 표시 장치(DD)는 제1 전압(ELVDD) 및 제2 전압(ELVSS)을 생성하기 위한 전압 생성부를 더 포함할 수 있다.
표시 패널(DP)에는 제1 초기화 전압(Vint1) 및 제2 초기화 전압(Vint2)이 인가될 수 있다. 제1 초기화 전압(Vint1) 및 제2 초기화 전압(Vint2)은 화소들(PX)에 인가될 수 있다. 제1 초기화 전압(Vint1) 및 제2 초기화 전압(Vint2)은 전압 생성부에서 생성될 수 있다.
타이밍 컨트롤러(T-CON)는 외부(예를 들어, 시스템 보드)로부터 영상 신호들(RGB)을 수신할 수 있다. 타이밍 컨트롤러(T-CON)는 데이터 구동부(DDV)와 인터페이스 사양에 맞도록 영상 신호들(RGB)의 데이터 포맷을 변환하여 영상 데이터들(DATA)을 생성할 수 있다. 타이밍 컨트롤러(T-CON)는 데이터 포맷이 변환된 영상 데이터들(DATA)을 데이터 구동부(DDV)에 제공할 수 있다.
타이밍 컨트롤러(T-CON)는 외부(예를 들어, 시스템 보드)로부터 제어 신호(CS)를 수신할 수 있다. 타이밍 컨트롤러(T-CON)는 제어 신호(CS)에 응답하여 제1 제어 신호(CS1), 제2 제어 신호(CS2), 및 제3 제어 신호(CS3)를 생성하여 출력할 수 있다.
제1 제어 신호(CS1)는 주사 제어 신호로 정의되고, 제2 제어 신호(CS2)는 데이터 제어 신호로 정의되고, 제3 제어 신호(CS3)는 발광 제어 신호로 정의될 수 있다. 제1 제어 신호(CS1)는 주사 구동부(SDV)에 제공되고, 제2 제어 신호(CS2)는 데이터 구동부(DDV)에 제공되고, 제3 제어 신호(CS3)는 발광 구동부(EDV)에 제공될 수 있다.
주사 구동부(SDV)는 제1 제어 신호(CS1)에 응답하여 표시 패널(DP)에 제공되기 위한 복수 개의 주사 신호들을 생성할 수 있다. 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 주사 신호들은 제1 내지 m번째 행들(R1~Rm)의 화소들(PX)에 행 단위로 순차적으로 인가될 수 있다.
데이터 구동부(DDV)는 제2 제어 신호(CS2)에 응답하여 영상 데이터들(DATA)에 대응하는 복수 개의 데이터 전압들을 생성할 수 있다. 데이터 전압들은 표시 패널(DP)에 제공될 수 있다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다.
발광 구동부(EDV)는 제3 제어 신호(CS3)에 응답하여 표시 패널(DP)에 제공되기 위한 복수 개의 발광 신호들을 생성할 수 있다. 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도 2는 도 1에 도시된 어느 한 화소의 등가 회로를 도시한 도면이다. 도 3은 도 2에 도시된 화소를 구동하기 위한 신호들의 타이밍도이다.
예시적으로, 도 2에는 i번째 주사 라인(SLi), i번째 발광 라인(ELi), 및 j번째 데이터 라인(DLj)에 연결된 화소(PXij)가 예시적으로 도시되었다. j는 자연수이다.
도 2를 참조하면, 화소(PXij)는 발광 소자(OLED), 복수 개의 트랜지스터들(T1~T7), 및 커패시터(CAP)를 포함할 수 있다. 트랜지스터들(T1~T7) 및 커패시터(CAP)는 데이터 전압에 대응하여 발광 소자(OLED)에 흐르는 전류량을 제어할 수 있다. 발광 소자(OLED)는 제공받은 전류량에 대응하여 소정의 휘도를 갖는 광을 생성할 수 있다.
i번째 주사 라인(SLi)은 i번째 기입 주사 라인(GWi), i번째 보상 주사 라인(GCi), 및 i번째 초기화 주사 라인(GIi)을 포함할 수 있다. i번째 기입 주사 라인(GWi)은 i번째 기입 주사 신호(GWSi)를 수신하고, i번째 보상 주사 라인(GCi)은 i번째 보상 주사 신호(GCSi)를 수신하고, 및 i번째 초기화 주사 라인(GIi)은 i번째 초기화 주사 신호(GISi)를 수신할 수 있다.
트랜지스터들(T1~T7)은 각각 소스 전극, 드레인 전극, 및 게이트 전극을 포함할 수 있다. 이하, 본 명세서 내에서 편의상 소스 전극 및 드레인 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 정의된다. 또한, 게이트 전극은 제어 전극으로 정의된다.
트랜지스터들(T1~T7)은 제1 내지 제7 트랜지스터들(T1~T7)을 포함할 수 있다. 제1, 제2, 제5, 제6, 및 제7 트랜지스터들(T1,T2,T5,T6,T7)은 PMOS 트랜지스터들을 포함할 수 있다. 제3 및 제4 트랜지스터들(T3,T4)은 NMOS 트랜지스터들을 포함할 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터로 정의될 수 있고, 제2 트랜지스터(T2)는 스위칭 트랜지스터로 정의될 수 있다. 제3 트랜지스터(T3)는 보상 트랜지스터로 정의될 수 있다.
제4 트랜지스터(T4) 및 제7 트랜지스터(T7)는 초기화 트랜지스터로 정의될 수 있다. 제5 트랜지스터(T5)는 동작 제어 트랜지스터로 정의될 수 있고, 제6 트랜지스터(T6)는 발광 제어 트랜지스터로 정의될 수 있다.
발광 소자(OLED)는 유기 발광 소자로 정의될 수 있다. 발광 소자(OLED)는 애노드(AE) 및 캐소드(CE)를 포함할 수 있다. 애노드(AE)는 제6, 제1, 및 제5 트랜지스터들(T6,T1,T5)을 통해 제1 전압(ELVDD)을 수신할 수 있다. 캐소드(CE)는 제2 전압(ELVSS)을 수신할 수 있다.
제1 트랜지스터(T1)는 제5 트랜지스터(T5)와 제6 트랜지스터(T6) 사이에 접속될 수 있다. 제1 트랜지스터(T1)는 제5 트랜지스터(T5)를 통해 제1 전압(ELVDD)을 수신하는 제1 전극, 제6 트랜지스터(T6)를 통해 애노드(AE)에 접속된 제2 전극, 및 노드(ND)에 접속된 제어 전극을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)에 접속될 수 있다. 제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 따라 발광 소자(OLED)에 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLj)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속될 수 있다. 제2 트랜지스터(T2)는 데이터 라인(DLj)에 접속된 제1 전극, 제1 트랜지스터(T1)의 제1 전극에 접속된 제2 전극, 및 i번째 기입 주사 라인(GWi)에 접속된 제어 전극을 포함할 수 있다.
제2 트랜지스터(T2)는 i번째 기입 주사 라인(GWi)을 통해 인가받은 i번째 기입 주사 신호(GWSi)에 의해 턴-온되어 데이터 라인(DLj)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다. 제2 트랜지스터(T2)는 데이터 라인(DLj)을 통해 인가받은 데이터 전압(Vd)을 제1 트랜지스터(T1)의 제1 전극에 제공하는 스위칭 동작을 수행할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 노드(ND) 사이에 접속될 수 있다. 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극에 접속된 제1 전극, 노드(ND)에 접속된 제2 전극, 및 i번째 보상 주사 라인(GCi)에 접속된 제어 전극을 포함할 수 있다.
제3 트랜지스터(T3)는 i번째 보상 주사 라인(GCi)을 통해 인가받은 i번째 보상 주사 신호(GCSi)에 의해 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킬 수 있다. 제3 트랜지스터(T3)가 턴-온될 때, 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(T4)는 노드(ND)에 접속될 수 있다. 제4 트랜지스터(T4)는 노드(ND)에 접속된 제1 전극, 제1 초기화 전압(Vint1)을 인가받는 제2 전극, 및 i번째 초기화 주사 라인(GIi)에 연결된 제어 전극을 포함할 수 있다. 제4 트랜지스터(T4)는 i번째 초기화 주사 라인(GIi)을 통해 인가 받은 i번째 초기화 주사 신호(GISi)에 의해 턴-온되어 노드(ND)로 제1 초기화 전압(Vint1)을 제공할 수 있다.
제5 트랜지스터(T5)는 제1 전압(ELVDD)을 수신하는 제1 전극, 제1 트랜지스터(T1)의 제1 전극에 접속된 제2 전극, 및 i번째 발광 라인(ELi)에 접속된 제어 전극을 포함할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극에 접속된 제1 전극, 애노드(AE)에 접속된 제2 전극, 및 i번째 발광 라인(ELi)에 접속된 제어 전극을 포함할 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 i번째 발광 라인(ELi)을 통해 인가받은 i번째 발광 신호(ESi)에 의해 턴-온될 수 있다. 턴-온된 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 의해 제1 전압(ELVDD)이 발광 소자(OLED)에 제공되어 발광 소자(OLED)에 구동 전류가 흐를 수 있다. 따라서, 발광 소자(OLED)가 발광할 수 있다.
제7 트랜지스터(T7)는 애노드(AE)에 접속된 제1 전극, 제2 초기화 전압(Vint2)을 수신하는 제2 전극, 및 i-1번째 기입 주사 라인(GWi-1)에 접속된 제어 전극을 포함할 수 있다. i-1번째 기입 주사 라인(GWi-1)은 i번째 기입 주사 라인(GWi) 이전 단의 기입 주사 라인으로 정의될 수 있다.
제7 트랜지스터(T7)는 i-1번째 기입 주사 라인(GWi-1)을 통해 인가 받은 i-1번째 기입 주사 신호(GWSi-1)에 의해 턴-온되어 제2 초기화 전압(Vint2)을 발광 소자(OLED)의 애노드(AE)에 제공할 수 있다.
본 발명의 다른 실시 예에서, 제7 트랜지스터(T7)는 생략될 수 있다. 본 발명의 실시 예에서, 제2 초기화 전압(Vint2)은 제1 초기화 전압(Vint1)과 같은 레벨을 가질 수 있으나, 이에 한정되지 않고 제1 초기화 전압(Vint1)과 다른 레벨을 가질 수 있다.
커패시터(CAP)는 제1 전압(ELVDD)을 수신하는 제1 전극 및 노드(ND)에 접속된 제2 전극을 포함할 수 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온될 때, 커패시터(CAP)에 저장된 전압에 따라, 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
이하, 도 3의 타이밍도를 참조하여 화소(PXij)의 동작시 보다 구체적으로 설명될 것이다.
도 2 및 도 3을 참조하면, i번째 발광 신호(ESi)는, 비발광 기간 동안, 하이 레벨을 갖고, 발광 기간 동안, 로우 레벨을 가질 수 있다.
i번째 기입 주사 신호(GWSi)의 활성화 구간은 i번째 기입 주사 신호(GWSi)의 로우 레벨로 정의될 수 있다. i번째 보상 주사 신호(GCSi) 및 i번째 초기화 주사 신호(GISi) 각각의 활성화 구간은 i번째 보상 주사 신호(GCSi) 및 i번째 초기화 주사 신호(GISi) 각각의 하이 레벨로 정의될 수 있다.
예시적으로, i번째 초기화 주사 신호(GISi)의 활성화 구간(4H) 및 i번째 보상 주사 신호(GCSi)의 활성화 구간(4H)은 i번째 기입 주사 신호(GWSi)의 활성화 구간(1H)의 4배일 수 있다.
i번째 초기화 주사 신호(GISi)가 활성화 된 후, i번째 기입 주사 신호(GWSi) 및 i번째 보상 주사 신호(GCSi)가 활성화될 수 있다. 비발광 기간동안, 각각 활성화된, i번째 초기화 주사 신호(GISi), i번째 기입 주사 신호(GWSi), i번째 보상 주사 신호(GCSi)가 화소(PXij)에 인가될 수 있다.
이하 각 신호가 대응하는 트랜지스터에 인가되는 동작은 활성화된 신호가 트랜지스터에 인가되는 동작을 나타낼 수 있다.
i번째 초기화 주사 신호(GISi)가 제4 트랜지스터(T4)에 인가되어 제4 트랜지스터(T4)가 턴-온될 수 있다. 제4 트랜지스터(T4)를 통해 제1 초기화 전압(Vint1)이 노드(ND)에 제공될 수 있다. 따라서, 제1 초기화 전압(Vint1)이 제1 트랜지스터(T1)의 제어 전극에 인가되고, 제1 초기화 전압(Vint1)에 의해 제1 트랜지스터(T1)가 초기화될 수 있다.
도 3의 타이밍도에 도시하지 않았으나, i번째 기입 주사 신호(GWSi)보다 먼저 활성화된 i-1번째 기입 주사 신호(GWSi-1)가 제7 트랜지스터(T7)에 인가되어 제7 트랜지스터(T7)가 턴-온될 수 있다. 제7 트랜지스터(T7)를 통해 제2 초기화 전압(Vint2)이 애노드(AE)에 제공되어 애노드(AE)가 제2 초기화 전압(Vint2)으로 초기화될 수 있다.
이후, i번째 기입 주사 신호(GWSi)가 제2 트랜지스터(T2)에 인가되어 제2 트랜지스터(T2)가 턴-온될 수 있다. 또한, i번째 보상 주사 신호(GCSi)가 제3 트랜지스터(T3)에 인가되어 제3 트랜지스터(T3)가 턴-온될 수 있다.
따라서, 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)는 다이오드 형태로 서로 접속될 수 있다. 이러한 경우, 데이터 라인(DLj)을 통해 공급된 데이터 전압(Vd)에서 제1 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Vd-Vth)이 제1 트랜지스터(T1)의 제어 전극에 인가될 수 있다.
커패시터(CAP)의 제1 전극 및 제2 전극에는 제1 전압(ELVDD)과 보상 전압(Vd-Vth)이 각각 인가될 수 있다. 커패시터(CAP)에는 제1 전극의 전압과 제2 전극의 전압 차이에 대응하는 전하가 저장될 수 있다.
이후, 발광 기간 동안 i번째 발광 신호(ESi)가 i번째 발광 라인(ELi)을 통해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 인가되어, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온될 수 있다. 이러한 경우, 제1 트랜지스터(T1)의 제어 전극의 전압과 제1 전압(ELVDD) 사이의 전압차에 대응하는 구동 전류(Id)가 발생할 수 있다. 구동 전류(Id)가 제6 트랜지스터(T6)를 통해 발광 소자(OLED)에 제공되어 발광 소자(OLED)가 발광될 수 있다.
발광 기간 동안 커패시터(CAP)에 의해 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 다음 수학식 1과 같이 제1 전압(ELVDD) 및 보상 전압(Vd-Vth) 사이의 전압차로 정의될 수 있다.
Figure pat00001
제1 트랜지스터(T1)의 전류 및 전압 관계식은 다음 수학식 2와 같다. 수학식 2는 일반적인 트랜지스터의 전류 및 전압 관계식이다.
Figure pat00002
수학식 1을 수학식 2에 대입할 경우, 문턱 전압(Vth)이 제거되고, 구동 전류(Id)는 제1 전압(ELVDD)에서 데이터 전압(Vd)을 감산한 값의 제곱값(ELVDD-Vd)2 에 비례할 수 있다. 따라서 구동 전류(Id)는 제1 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정될 수 있다. 이러한 동작은 문턱 전압 보상 동작으로 정의될 수 있다.
도 4는 k 번의 프레임들 동안 화소들에 인가되는 신호들 및 데이터 전압들의 타이밍을 도시한 도면이다.
도 4를 참조하면, 수직 개시 신호(Vsync)는 실질적으로, 한 프레임에 대응하는 신호로서, 수직 개시 신호(Vsync)에 동기되어 기입 주사 신호들(GWS(1~m)), 초기화 주사 신호들(GIS(1~m)), 보상 주사 신호들(GCS(1~m)), 및 데이터 전압들(Vd)이 화소들(PX)에 인가될 수 있다.
예시적으로, 도 4에서, 기입 주사 신호들(GWS(1~m)), 초기화 주사 신호들(GIS(1~m)), 보상 주사 신호들(GCS(1~m))은 도 3과 같은 활성화 구간으로 도시하지 않았으며, 제1 내지 m 번째 행들에 인가되는 타이밍으로만 도시하였다.
기입 주사 신호들(GWS(1~m))은 제1 기입 주사 신호(GWS1) 내지 제m 기입 주사 신호(GWSm)를 포함할 수 있다. 초기화 주사 신호들(GIS(1~m))은 제1 초기화 주사 신호(GIS1) 내지 제m 초기화 주사 신호(GISm)를 포함할 수 있다. 보상 주사 신호들(GCS(1~m))은 제1 보상 주사 신호(GCS1) 내지 제m 보상 주사 신호(GCSm)를 포함할 수 있다.
표시 패널(DP)의 화소들(PX)은 k 번의 프레임들로 구동될 수 있다. 제1 프레임(F1)에서, 기입 주사 신호들(GWS(1~m)), 초기화 주사 신호들(GIS(1~m)), 및 보상 주사 신호들(GCS(1~m))은 동영상부(D-IM)의 화소들(PX) 및 정지 영상부(S-IM)의 화소들(PX)에 인가될 수 있다. 제1 프레임(F1)에서 데이터 전압들(Vd)이 동영상부(D-IM)의 화소들(PX) 및 정지 영상부(S-IM)의 화소들(PX)에 인가될 수 있다.
기입 주사 신호들(GWS(1~m))은 제1 내지 m번째 행들(R1~Rm)의 화소들(PX)에 행 단위로 순차적으로 인가될 수 있다. 초기화 주사 신호들(GIS(1~m))은 제1 내지 m번째 행들(R1~Rm)의 화소들(PX)에 행 단위로 순차적으로 인가될 수 있다. 보상 주사 신호들(GCS(1~m))은 제1 내지 m번째 행들(R1~Rm)의 화소들(PX)에 행 단위로 순차적으로 인가될 수 있다.
제2 내지 k번째 프레임들(F2~Fk) 동안, 기입 주사 신호들(GWS(1~m))은 제1 내지 m번째 행들(R1~Rm)의 화소들(PX)에 인가될 수 있다. 제2 내지 k번째 프레임들(F2~Fk) 동안, 데이터 전압들(Vd)은 동영상부(D-IM)의 화소들(PX)에 인가될 수 있다. 예를 들어, 제2 내지 k번째 프레임들(F2~Fk) 동안 데이터 전압들(Vd)은 제1 내지 i-1번째 행들(R1~R(i-1))의 화소들(PX)에 인가될 수 있다.
제2 내지 k번째 프레임들(F2~Fk) 동안, 데이터 전압들(Vd)은 정지 영상부(S-IM)의 화소들(PX)에 인가되지 않을 수 있다. 예를 들어, 제2 내지 k번째 프레임들(F2~Fk) 동안 데이터 전압들(Vd)은 i번째 내지 m번째 행들(Ri~Rm)의 화소들(PX)에 인가되지 않을 수 있다. 제2 내지 k번째 프레임들(F2~Fk) 동안 정지 영상부(S-IM)의 화소들(PX)에 소정의 직류 레벨을 갖는 기준 전압(Vref)이 인가될 수 있다. 예시적으로, 기준 전압(Vref)은 블랙 휘도에 대응하는 전압일 수 있다.
제2 내지 k번째 프레임들(F2~Fk) 동안, 초기화 주사 신호들(GIS(1~m)) 및 보상 주사 신호들(GCS(1~m))은 동영상부(D-IM)의 화소들(PX)에 인가되고, 정지 영상부(S-IM)의 화소들(PX)에 인가되지 않을 수 있다. 예를 들어, 제2 내지 k번째 프레임들(F2~Fk) 동안, 초기화 주사 신호들(GIS(1~m)) 및 보상 주사 신호들(GCS(1~m))은 제1 내지 i-1번째 행들(R1~R(i-1))의 화소들(PX)에 인가되고, i번째 내지 m번째 행들(Ri~Rm)의 화소들(PX)에 인가되지 않을 수 있다.
제3 및 제4 트랜지스터들(T3,T4)은 NMOS 트랜지스터들을 포함할 수 있다. NMOS 트랜지스터들은 PMOS 트랜지스터들보다 작은 오프-누설전류를 가질 수 있다.
정지 영상부(S-IM)에서 정지 영상을 표시할 때, 제2 내지 k번째 프레임들(F2~Fk) 동안, 제3 및 제4 트랜지스터들(T3,T4)은 턴-오프될 수 있다. 제3 및 제4 트랜지스터들(T3,T4)의 오프-누설 전류가 보다 작으므로, 커패시터(CAP)의 방전량이 감소되어 커패시터(CAP)의 충전 상태가 보다 용이하게 유지될 수 있다. 따라서, 제2 내지 k번째 프레임들(F2~Fk) 동안, 커패시터(CAP)에 충전된 전하량이 보다 용이하게 유지되어 화소들(PX)이 정상적으로 정지 영상을 표시할 수 있다.
트랜지스터들은 히스테리시스(Hysteresis) 특성을 가질 수 있다. 제1 트랜지스터들(T1)의 히스테리시스(Hysteresis) 특성에 따라, 제1 트랜지스터(T1)들을 통해 흐르는 전류가 변화할 수 있다.
히스테리시스(Hysteresis) 특성은, 현재 프레임과 이전 프레임에서 제1 트랜지스터(T1)들의 소스 전극들(제1 전극)에 인가되는 데이터 전압들이 달라질 경우, 변화될 수 있다. 히스테리시스(Hysteresis) 특성이 변화될 경우, 게이트-소스 전압 대비 소스-드레인 전류 곡선이 달라지므로, 히스테리시스(Hysteresis) 특성의 변화는 휘도에 영향을 미칠 수 있다.
정지 영상부(S-IM)가 정지 영상을 표시하기 위해서는 정지 영상부(S-IM)에 배치된 화소들(PX)의 제1 트랜지스터들(T1)의 히스테리시스 특성들이 일정하게 유지되어야 한다.
본 발명의 실시 예에서, 정지 영상부(S-IM)에 배치된 제1 트랜지스터들(T1)의 소스 전극들에 기준 전압(Vref)이 인가됨으로써, 제1 트랜지스터(T1)가 온-바이어스 상태가 될 수 있다. 이러한 경우, 정지 영상을 표시하기 위한 제1 트랜지스터들(T1)의 히스테리시스 특성들의 변화가 감소되어 제1 트랜지스터들(T1)의 히스테리시스 특성들이 보다 일정하게 유지될 수 있다.
도 5는 도 1에 도시된 주사 구동부의 제1 주사 구동부의 구성을 보여주는 도면이다. 도 6은 도 5에 도시된 기입 스테이지들로부터 출력되는 기입 주사 신호들의 타이밍도이다.
이하 도면들에서, 예시적으로, 어느 한 행에 배열된 화소들(PX)은 하나의 블록으로 도시하여 화소들(PX_R)로 설명한다.
도 5 및 도 6을 참조하면, 주사 구동부(SDV)는 복수 개의 기입 주사 신호들(GWS1~GWSm)을 생성하여 표시 패널(DP)에 인가하기 위한 제1 주사 구동부(SDV1)를 포함할 수 있다.
제1 주사 구동부(SDV1)는 복수 개의 기입 스테이지들(S_W1~S_Wm) 및 적어도 하나의 더미 스테이지(D_S)를 포함할 수 있다. 기입 스테이지들(S_W1~S_Wm)은 복수 개의 기입 주사 신호들(GWS1~GWSm)을 출력할 수 있다. 기입 주사 신호들(GWS1~GWSm)은 도 4에서 설명된 기입 주사 신호들(GWS(1~m))일 수 있다. 더미 스테이지(D_S)는 더미 기입 주사 신호(GWS0)를 출력할 수 있다.
h번째 행의 화소들(PX_R)은 h번째 기입 스테이지에서 출력되는 h번째 기입 주사 신호 및 h-1번째 기입 스테이지에서 출력되는 h-1번째 기입 주사 신호를 인가받을 수 있다. h는 자연수이다. h번째 기입 주사 신호는 전술한 제2 트랜지스터(T2)에 인가되는 기입 주사 신호이고, h-1번째 기입 주사 신호는 전술한 제7 트랜지스터(T7)에 인가되는 기입 주사 신호일 수 있다.
예를 들어, h가 3일 경우, 제3 행(R3)의 화소들(PX_R)은 제3 기입 스테이지(S_W3)에서 출력되는 제3 기입 주사 신호(GWS3) 및 제2 기입 스테이지(S_W2)에서 출력되는 제2 기입 주사 신호(GWS2)를 인가받을 수 있다. 제3 기입 주사 신호(GWS3)는 제3 행(R3)의 화소들(PX_R) 각각의 제2 트랜지스터(T2)에 인가되고, 제2 기입 주사 신호(GWS2)는 제3 행(R3)의 화소들(PX_R) 각각의 제7 트랜지스터(T7)에 인가될 수 있다.
h번째 기입 스테이지는 h-1번째 기입 스테이지에서 출력되는 h-1번째 기입 주사 신호를 인가 받아 구동될 수 있다. 이러한 경우, h-1번째 기입 주사 신호는 캐리 신호로 정의될 수있다. 예를 들어, h가 3일 경우, 제3 기입 스테이지(S_W3)는 제2 기입 주사 신호(GWS2)를 인가받아 구동되어, 제3 기입 주사 신호(GWS3)를 출력할 수 있다. 따라서, 도 6에 도시된 바와 같이, 기입 주사 신호들(GWS1~GWSm)이 순차적으로 출력될 수 있다.
더미 스테이지(D_S)는 제1 행(R1)의 화소들(PX_R)에 이전단 기입 주사 신호를 인가하기 위해 사용될 수 있다. 예를 들어, 더미 스테이지(D_S)는 더미 기입 주사 신호(GWS0)를 출력하고, 더미 기입 주사 신호(GWS0)는 제1 행(R1)의 화소들(PX_R) 각각의 제7 트랜지스터(T7)에 인가될 수 있다. 제1 기입 스테이지(S_W1)는 캐리 신호로서 더미 기입 주사 신호(GWS0)를 인가 받아 구동될 수 있다. 더미 스테이지(D_S)는 개시 신호(STV)를 인가 받아 구동될 수 있다.
도 7, 도 8, 및 도 9는 도 1에 도시된 주사 구동부의 제2 주사 구동부의 구성을 보여주는 도면들이다.
예시적으로, 도 7은 제2 주사 구동부(SDV2)의 초입부를 도시하고, 도 8은 동영상부(D-IM) 및 정지 영상부(S-IM) 사이의 경계에 인접한 제2 주사 구동부(SDV2)의 중간 부분을 도시하고, 도 9는 제2 주사 구동부(SDV2)의 끝단부를 도시한다.
도 7, 도 8, 및 도 9를 참조하면, 주사 구동부(SDV)는 제2 주사 구동부(SDV2) 및 마스킹부(MP)를 포함할 수 있다. 제2 주사 구동부(SDV2)는 보상 주사 신호들(GCS1~GCSm) 및 초기화 주사 신호들(GIS1~GISm)을 생성하여 표시 패널(DP)에 인가할 수 있다.
보상 주사 신호들(GCS1~GCSm)은 도 4에서 설명된 보상 주사 신호들(GCS(1~m))일 수 있다. 초기화 주사 신호들(GIS1~GISm)은 도 4에서 설명된 초기화 주사 신호들(GIS(1~m))일 수 있다.
마스킹부(MP)는 제2 주사 구동부(SDV2)에 연결되고, 정지 영상부(S-IM)에 초기화 주사 신호들(GIS1~GISm)을 선택적으로 인가할 수 있다. 이러한 동작은 이하 상세히 설명될 것이다.
제2 주사 구동부(SDV2)는 보상 및 초기화 주사 신호들(GCS1~GCSm,GIS1~GISm)을 생성하여 출력하는 m+c개의 보상-초기화 스테이지들(S_CI1~S_CI(m+c))을 포함할 수 있다. c는 2 이상의 자연수이다. 이하, 예시적으로 c는 5로 하여 제2 주사 구동부(SDV2)의 구조가 설명될 것이다.
화소들(PX)은 m개의 행들(R1~Rm)로 배열되고, 보상-초기화 스테이지들(S_CI1~S_CI(m+c))의 개수는 m개의 행들보다 c개가 더 많을 수 있다. 이러한 이유는 이하, 도 11의 타이밍도와 함께 설명될 것이다.
제1 내지 m번째 보상-초기화 스테이지들(S_CI1~S_CIm)에서 출력되는 제1 내지 m번째 초기화 주사 신호들(GIS1~GISm)은 제1 내지 m번째 행들(R1~Rm)의 화소들(PX_R)에 인가될 수 있다. 1+c번째 내지 m+c번째 보상-초기화 스테이지들(S_CI(1+c)~S_CI(m+c))에서 출력되는 제1 내지 m번째 보상 주사 신호들(GCS1~GCSm)은 제1 내지 m번째 행들(R1~Rm)의 화소들(PX_R)에 인가될 수 있다.
실질적으로, 제1 내지 m+c번째 보상-초기화 스테이지들(S_CI1~S_CI(m+c)) 각각에서 출력되는 보상 주사 신호가 초기화 주사 신호로 사용될 수 있다. 보상 주사 신호가 초기화 주사 신호로 사용되는 구조가 이하 상세히 설명될 것이다.
도 7을 참조하면, 제1 내지 c번째 보상-초기화 스테이지들(S_CI1~S_CIc)에서 출력되는 보상 주사 신호들(GCSx)은 화소들(PX_R)에 인가되지 않을 수 있다. 사용되지 않는 보상 주사 신호들(GCSx)을 출력하는 제1 내지 c번째 보상-초기화 스테이지들(S_CI1~S_CIc)은 더미 스테이지들로 정의될 수 있다.
제1 보상-초기화 스테이지(S_CI1)에서 출력되는 보상 주사 신호(GCSx)는 제1 초기화 주사 신호(GIS1)로서 제1 행(R1)의 화소들(PX_R)에 인가될 수 있다. 제2 보상-초기화 스테이지(S_CI2)에서 출력되는 보상 주사 신호(GCSx)는 제2 초기화 주사 신호(GIS2)로서 제2 행(R2)의 화소들(PX_R)에 인가될 수 있다.
제3 보상-초기화 스테이지(S_CI3)에서 출력되는 보상 주사 신호(GCSx)는 제3 초기화 주사 신호(GIS3)로서 제3 행(R3)의 화소들(PX_R)에 인가될 수 있다. 제4 내지 c번째 보상-초기화 스테이지들(S_CI4~S_CIc)에서 출력되는 보상 주사 신호들(GCSx)은 제4 내지 c번째 초기화 주사 신호들(GIS4~GISc)로서 사용될 수 있다.
1+c번째 보상-초기화 스테이지(S_CI(1+c))에서 출력되는 제1 보상 주사 신호(GCS1)는 제1 행(R1)의 화소들(PX_R)에 인가될 수 있다. 제1 보상 주사 신호(GCS1)는 1+c번째 초기화 주사 신호(GIS(1+c))로 사용될 수 있다.
2+c번째 보상-초기화 스테이지(S_CI(2+c))에서 출력되는 제2 보상 주사 신호(GCS2)는 제2 행(R2)의 화소들(PX_R)에 인가될 수 있다. 제2 보상 주사 신호(GCS2)는 2+c번째 초기화 주사 신호(GIS(2+c))로 사용될 수 있다.
3+c번째 보상-초기화 스테이지(S_CI(3+c))에서 출력되는 제3 보상 주사 신호(GCS3)는 제3 행(R3)의 화소들(PX_R)에 인가될 수 있다. 제3 보상 주사 신호(GCS3)는 3+c번째 초기화 주사 신호(GIS(3+c))로 사용될 수 있다. 도 7 내지 도 9에 도시된 바와 같이, 이러한 동작은 m+c번째 스테이지(S_CI(m+c))까지 반복될 수 있다.
도 7에서, 제1 보상-초기화 스테이지(S_CI1)는 개시 신호(FLM)를 인가받아 구동될 수 있다. 또한, 현재단 보상-초기화 스테이지는 이전단 보상-초기화 스테이지에서 출력되는 보상 주사 신호를 수신하여 구동될 수 있다.
예를 들어, 1+c번째 보상-초기화 스테이지(S_CI(1+c))는 c번째 보상-초기화 스테이지(S_CIc)에서 출력되는 보상 주사 신호(GCSx)를 수신하여 구동될 수 있다. 2+c번째 보상-초기화 스테이지(S_CI(2+c))는 1+c번째 보상-초기화 스테이지(S_CI(1+c))에서 출력되는 제1 보상 주사 신호(GCS1)를 수신하여 구동될 수 있다. 이전단 보상-초기화 스테이지에서 출력되는 보상 주사 신호는 캐리 신호로 정의될 수 있다.
이하, 도 8 및 도 9에 도시된 제2 주사 구동부(SDV2) 및 마스킹부(MP)의 구성이 설명될 것이며, 도 8 및 도 9에는, 예시적으로, 설명에 필요한 일부 신호들에 대한 도면 부호들만 도시되었다.
도 8 및 도 9를 참조하면, 마스킹부(MP)는 i번째 내지 m+c번째 보상-초기화 스테이지들(S_CIi~S_CI(m+c))에 각각 연결되어 초기화 신호들(GISi~GISm)을 선택적으로 출력하는 복수 개의 마스킹 회로들(MC)을 포함할 수 있다.
i번째 내지 m+c번째 보상-초기화 스테이지들(S_CIi~S_CI(m+c))에서 출력되는 보상 주사 신호들(GCS(i-c)~GCSm) 및 초기화 주사 신호들(GISi~GISm)은 마스킹 회로들(MC)을 통해 화소들(PX_R)에 인가될 수 있다. 또한, i번째 내지 m+c번째 보상-초기화 스테이지들(S_CIi~S_CI(m+c))에서 출력되는 초기화 주사 신호들(GISi~GISm)은 마스킹 회로들(MC)에 의해 선택적으로 화소들(PX_R)에 인가될 수 있다. 이러한 동작은 이하, 도 11 및 도 13의 타이밍도들과 함께 설명될 것이다.
도 8을 참조하면, i번째 보상-초기화 스테이지(S_CIi)에서 출력되는 i-c번째 보상 주사 신호(GCS(i-c))는 i-c번째 행(R(i-c))의 화소들(PX_R)에 인가될 수 있다. i-c번째 보상 주사 신호(GCS(i-c))는 i번째 초기화 주사 신호(GISi)로서 i번째 행(Ri)의 화소들(PX_R)에 인가될 수 있다.
i-c번째 보상 주사 신호(GCS(i-c)) 및 i번째 초기화 주사 신호(GISi)는 마스킹 회로들(MC) 중 대응하는 마스킹 회로(MC)를 통해 i-c번째 행(R(i-c))의 화소들(PX_R) 및 i번째 행(Ri)의 화소들(PX_R)에 각각 인가될 수 있다.
i+c번째 보상-초기화 스테이지(S_CI(i+c))는 i번째 보상 주사 신호(GCSi)를 출력할 수 있다. i번째 보상 주사 신호(GCSi)는 i번째 행의 화소들(PX_R)에 인가될 수 있다.
도 9를 참조하면, m번째 보상-초기화 스테이지(S_CIm)에서 출력되는 m-c번째 보상 주사 신호(GCS(m-c))는 m-c번째 행(R(m-c))의 화소들(PX_R)에 인가될 수 있다. m-c번째 보상 주사 신호(GCS(m-c))는 m번째 초기화 주사 신호(GISm)로서 m번째 행(Rm)의 화소들(PX_R)에 인가될 수 있다.
m-c번째 보상 주사 신호(GCS(m-c)) 및 m번째 초기화 주사 신호(GISm)는 마스킹 회로들(MC) 중 대응하는 마스킹 회로(MC)를 통해 m-c번째 행(R(m-c))의 화소들(PX_R) 및 m번째 행(Rm)의 화소들(PX_R)에 각각 인가될 수 있다.
m+c번째 보상-초기화 스테이지(S_CI(m+c))에서 출력되는 m번째 보상 주사 신호(GCS(m))는 마스킹 회로들(MC) 중 대응하는 마스킹 회로(MC)를 통해 m번째 행(R(m))의 화소들(PX_R)에 인가될 수 있다.
m+1번째 내지 m+c번째 보상-초기화 스테이지들(S_CI(m+1)~S_CI(m+c))에서 출력되는 초기화 주사 신호들(GISx)은 화소들(PX_R)에 인가되지 않을 수 있다.
도 8을 참조하면, i+c번째 보상-초기화 스테이지(S_CI(i+c))는 i+c-1번째 보상-초기화 스테이지(S_CI(i+c-1))에서 출력되는 i+c-1번째 초기화 주사 신호(GIS(i+c-1))를 수신하여 구동될 수 있다. 즉, i+c번째 보상-초기화 스테이지(S_CI(i+c))는 이전단 스테이지인 i+c-1번째 보상-초기화 스테이지(S_CI(i+c-1))에서 출력되는 i-1번째 보상 주사 신호(GCS(i-1))가 아니라 i+c-1번째 초기화 주사 신호(GIS(i+c-1))를 수신할 수 있다.
i+c번째 보상-초기화 스테이지(S_CI(i+c))를 제외한 나머지 보상-초기화 스테이지들에서, 도 7에서 설명한 바와 같이, 현재단 보상-초기화 스테이지는 이전단 보상-초기화 스테이지에서 출력되는 보상 주사 신호를 수신하여 구동될 수 있다.
도 10은 도 8 및 도 9에 도시된 마스킹 회로들 중 어느 하나의 마스킹 회로의 구성을 도시한 도면이다.
예시적으로, 도 10에는 i번째 보상-초기화 스테이지(S_CIi)에 연결된 마스킹 회로(MC)가 도시되었다.
도 10을 참조하면, 마스킹 회로(MC)는 i번째 보상-초기화 스테이지(S_CIi)에 연결된 제1 스위칭 소자(SW1) 및 제1 스위칭 소자(SW1)에 연결된 제2 스위칭 소자(SW2)를 포함할 수 있다. 제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)는 PMOS 트랜지스터를 포함할 수 있으나, 이에 한정되지 않고, NMOS 트랜지스터를 포함할 수도 있다.
제1 스위칭 소자(SW1)는 제1 제어 신호(CTS1)에 응답하여, i번째 보상-초기화 스테이지(S_CIi)에서 출력되는 i-c번째 보상 주사 신호(GCS(i-c))를 i번째 초기화 주사 신호(GISi)로서 출력할 수 있다. 제2 스위칭 소자(SW2)는 제2 제어 신호(CTS2)에 응답하여, 제1 스위칭 소자(SW1)에서 출력되는 i번째 초기화 주사 신호(GISi)를 비활성화 시킬 수 있다.
활성화된 i번째 초기화 주사 신호(GISi)는 하이 레벨을 갖고, 비활성화된 i번째 초기화 주사 신호(GISi)는 로우 레벨을 가질 수 있다. 제2 스위칭 소자(SW2)는 i번째 초기화 주사 신호(GISi)를 비활성화 시키기 위한 로우 레벨을 갖는 전압(VGL)을 수신할 수 있다.
i번째 보상-초기화 스테이지(S_CIi)는 i-c번째 보상 주사 신호(GCS(i-c))를 출력하기 위한 제1 출력단(OT1) 및 i번째 초기화 주사 신호(GISi)를 출력하기 위한 제2 출력단(OT2)에 연결될 수 있다.
제1 스위칭 소자(SW1)는 제1 출력단(OT1)에 연결된 입력 전극(또는 소스 전극), 제1 제어 신호(CTS1)를 수신하는 제어 전극(또는 게이트 전극), 및 제2 출력단(OT2)에 연결된 출력 전극(또는 드레인 전극)을 포함할 수 있다. 제2 스위칭 소자(SW2)는 제2 출력단(OT2)에 연결된 입력 전극(또는 소스 전극), 제2 제어 신호(CTS2)를 수신하는 제어 전극(또는 게이트 전극), 및 전압(VGL)을 수신하는 출력 전극(또는 드레인 전극)을 포함할 수 있다.
제1 제어 신호(CTS1) 및 제2 제어 신호(CTS2)는 서로 다른 레벨을 가질 수 있다. 제1 제어 신호(CTS1)가 하이 레벨을 가질 때 제2 제어 신호(CTS2)는 로우 레벨을 가질 수 있다. 또한, 제1 제어 신호(CTS1)가 로우 레벨을 가질 때 제2 제어 신호(CTS2)는 하이 레벨을 가질 수 있다.
도 11은 제1 프레임에서 도 7 내지 9에 도시된 제2 주사 구동부 및 마스킹부의 동작을 설명하기 위한 타이밍도이다. 도 12는 도 11에 도시된 제1 및 제2 제어 신호들에 따른 마스킹 회로의 동작을 설명하기 위한 도면이다.
이하, 설명의 필요에 따라 도 7 내지 도 9에 도시된 제2 주사 구동부(SDV2) 및 마스킹부(MP)가 함께 설명될 것이다.
도 7 내지 도 9 및 도 11을 참조하면, 제1 프레임(F1)에서, 제1 내지 m번째 보상-초기화 스테이지들(S_CI1~S_CIm)에서 출력되는 제1 내지 m번째 초기화 주사 신호들(GIS1~GISm)은 제1 내지 m번째 행들(R1~Rm)의 화소들(PX_R)에 행 단위로 순차적으로 인가될 수 있다.
제1 프레임(F1)에서, 1+c번째 내지 m+c번째 보상-초기화 스테이지들(S_CI(1+c)~S_CI(m+c))에서 출력되는 제1 내지 m번째 보상 주사 신호들(GCS1~GCSm)은 제1 내지 m번째 행들(R1~Rm)의 화소들(PX_R)에 행 단위로 순차적으로 인가될 수 있다.
동일 행에 인가되는 보상 주사 신호 및 초기화 주사 신호는 서로 중첩하지 않을 수 있다. 예를 들어, 제1 내지 m번째 초기화 주사 신호들(GIS1~GISm) 각각은 4H의 활성화 구간(4H)을 가질 수 있다. 제1 내지 m번째 보상 주사 신호들(GCS1~GCSm) 각각은 4H의 활성화 구간(4H)을 가질 수 있다.
이러한 경우, m 개의 행들(R1~Rm)에 대응하는 m개의 보상-초기화 스테이지들 및 5개의 추가 보상-초기화 스테이지들이 화소들(PX_R)의 동작을 위해 요구될 수 있다. 예를 들어, c는 4H의 활성화 구간(4H)에 대응하는 4에 1을 더한 값으로 설정될 수 있다. 그러나, 이에 한정되지 않고, 보상 및 초기화 주사 신호들(GIS1~GISm,GIS1~GISm)의 활성화 구간들에 따라 c는 다양한 값으로 설정될 수 있다.
제1 초기화 주사 신호(GIS1) 및 제1 보상 주사 신호(GCS1)를 예로 들면, 도 7에 도시된 제1 보상-초기화 스테이지(S_CI1)에서 4H의 활성화 구간(4H)을 갖는 제1 초기화 주사 신호(GIS1)가 출력될 수 있다. 이후, 4개의 보상-초기화 스테이지들을 건너뛰어, 도 7에 도시된 1+c번째 보상-초기화 스테이지(S_CI(1+c))에서 4H의 활성화 구간(4H)을 갖는 제1 보상 주사 신호(GCS1)가 출력될 수 있다.
이러한 경우, 제1 초기화 주사 신호(GIS1)로부터 5번의 1H 만큼 지연되어 제1 보상 주사 신호(GCS1)가 출력될 수 있다. 따라서, 제1 보상 주사 신호(GCS1)는 1H 만큼 제1 초기화 주사 신호(GIS1)와 이격되어 제1 초기화 주사 신호(GIS1)와 중첩하지 않을 수 있다. 동일 행에 인가되는 보상 주사 신호 및 초기화 주사 신호가 서로 중첩하지 않을 때, 앞서 설명된 화소(PX)의 초기화 동작 및 보상 동작이 정상적으로 수행될 수 있다.
제1 내지 m번째 초기화 주사 신호들(GIS1~GISm)은 1H의 구간만큼 지연되어 순차적으로 출력될 수 있다. 제1 내지 m번째 보상 주사 신호들(GCS1~GCSm)은 1H의 구간만큼 지연되어 순차적으로 출력될 수 있다.
도 11 및 도 12를 참조하면, 제1 프레임(F1)에서, 제1 제어 신호(CTS1)는 로우 레벨(VL)(또는 로우 레벨 전압)을 갖고, 제2 제어 신호(CTS2)는 하이 레벨(VH)(또는 하이 레벨 전압)을 가질 수 있다. 로우 레벨(VL)을 갖는 제1 제어 신호(CTS1)는 활성화된 상태로 정의되고, 하이 레벨(VH)을 갖는 제2 제어 신호(CTS2)는 비활성화된 상태로 정의될 수 있다.
제1 프레임(F1) 동안, 제1 스위칭 소자(SW1)는 활성화된 제1 제어 신호(CTS1)에 응답하여 턴-온될 수 있다. 제1 프레임(F1) 동안, 제2 스위칭 소자(SW2)는 비활성화된 제2 제어 신호(CTS2)에 응답하여 턴-오프될 수 있다.
도 12에서 제1 출력단(OT1)을 통해 i-c번째 보상 주사 신호(GCS(i-c))가 출력되고, 턴-온된 제1 스위칭 소자(SW1) 및 제2 출력단(OT2)을 통해 i번째 초기화 주사 신호(GISi)가 출력될 수 있다. 이러한 경우, 도 8 및 도 9에서, i번째 내지 m+c번째 보상-주사 스테이지들(S_CIi~S_CI(m+c)에서 출력되는 보상 및 초기화 주사 신호들은 마스킹 회로들(MC)을 통해 출력될 수 있다.
도 13은 제2 내지 k번째 프레임들 각각에서 도 7 내지 도 9에 도시된 제2 주사 구동부 및 마스킹부의 동작을 설명하기 위한 타이밍도이다. 도 14는 도 13에 도시된 제1 및 제2 제어 신호들에 따른 마스킹 회로의 동작을 설명하기 위한 도면이다. 도 15는 도 13에 도시된 제1 및 제2 제어 신호들에 따른 마스킹 회로의 출력 상태를 도시한 도면이다.
이하, 설명의 필요에 따라 도 7 내지 도 9에 도시된 제2 주사 구동부(SDV2) 및 마스킹부(MP)가 함께 설명될 것이다.
도 7 내지 도 9 및 도 13을 참조하면, 제2 내지 k번째 프레임들(F2~Fk) 각각에서, 제1 내지 i-1번째 초기화 주사 신호들(GIS1~GIS(i-1))은 동영상을 표시하는 제1 내지 i-1번째 행들(R1~R(i-1))의 화소들(PX_R)에 인가될 수 있다. 제2 내지 k번째 프레임들(F2~Fk) 각각에서, 제1 내지 i-1번째 보상 주사 신호들(GCS1~GCS(i-1))은 동영상을 표시하는 제1 내지 i-1번째 행들(R1~Rm)의 화소들(PX_R)에 인가될 수 있다.
제2 내지 k번째 프레임들(F2~Fk)에서, i번째 내지 m번째 초기화 주사 신호들(GISi~GISm) 및 i번째 내지 m번째 보상 주사 신호들(GCSi~GCSm)은 정지 영상을 표시하는 i번째 내지 m번째 행들(Ri~Rm)의 화소들(PX_R)에 인가되지 않을 수 있다.
i-1번째 초기화 주사 신호(GIS(i-1))가 출력된 후, 제1 제어 신호(CTS1)는 하이 레벨(VH)로 비활성화되고, 제2 제어 신호(CTS2)는 로우 레벨(VL)로 활성화될 수 있다. 예시적으로, i번째 초기화 주사 신호(GISi)가 활성화될 타이밍에 제1 제어 신호(CTS1)가 비활성화되고, 제2 제어 신호(CTS2)가 활성화될 수 있다.
그러나, 이에 한정되지 않고, 도 13에 제1 및 제2 제어 신호들(CTS1,CTS2)의 점선으로 도시된 바와 같이, i번째 초기화 주사 신호(GISi)가 활성화될 타이밍 전에 제1 제어 신호(CTS1)가 비활성화되고, 제2 제어 신호(CTS2)가 활성화될 수도 있다.
도 8, 도 9, 도 13, 및 도 14를 참조하면, 제2 내지 k번째의 프레임들(F2~Fk)에서, 마스킹부(MP)는 i번째 내지 m+c번째 보상-초기화 스테이지들(S_CIi~S_CI(m+c))에서 출력되는 i번째 내지 m+c번째 초기화 주사 신호들(GISi~GISm,GISx)을 오프시킬 수 있다.
예를 들어, 도 14에 도시된 바와 같이, 제2 내지 k번째 프레임들(F2~Fk) 동안, 제1 스위칭 소자(SW1)는 비활성화된 제1 제어 신호(CTS1)에 응답하여 턴-오프될 수 있다. 제2 내지 k번째 프레임들(F2~Fk) 동안, 제2 스위칭 소자(SW2)는 활성회된 제2 제어 신호(CTS2)에 응답하여 턴-온될 수 있다.
턴-온된 제2 스위칭 소자(SW2)는 i번째 초기화 주사 신호(GISi)를 오프(OFF) 시키기 위해, i번째 초기화 주사 신호(GISi)를 로우 레벨을 갖는 전압(VGL)의 레벨로 풀-다운 시킬 수 있다. 마스킹 회로들(MC)은 i번째 내지 m+c번째 초기화 주사 신호들(GISi~GISm,GISx)을 로우 레벨을 갖는 전압(VGL)의 레벨로 풀-다운 시킬 수 있다.
따라서, 제2 내지 k번째 프레임들(F2~Fk) 동안, i번째 내지 m번째 초기화 주사 신호들(GISi~GISm)이 비활성화되고, 정지 영상부(S-IM)에 i번째 내지 m번째 초기화 주사 신호들(GISi~GISm)이 인가되지 않을 수 있다.
도 8, 도 13, 및 도 14를 참조하면, 마스킹부(MP)는 i번째 내지 i+c-1번째 보상-초기화 스테이지들(S_CIi~S_CI(i+c-1))에서 출력되는 i-c번째 내지 i-1번째 보상 주사 신호들(GCS(i-c)~GCS(i-1))을 i-c번째 내지 i-1번째 행들(R(i-c)~R(i-1))의 화소들(PX_R)에 인가할 수 있다.
i번째 내지 i+c-1번째 보상-초기화 스테이지들(S_CIi~S_CI(i+c-1))에 연결된 마스크 회로들(MC)은 i-c번째 내지 i-1번째 보상 주사 신호들(GCS(i-c)~GCS(i-1))을 i-c번째 내지 i-1번째 행들(R(i-c)~R(i-1))의 화소들(PX_R)에 인가할 수 있다.
마스킹부(MP)가 사용되지 않을 경우, i번째 내지 m번째 초기화 주사 신호들(GISi~GISm)을 화소들(PX_R)에 인가하지 않기 위해, i번째 내지 m+c번째 보상-초기화 스테이지들(S_CIi~S_CI(m+c))이 강제로 오프될 수 있다. 이러한 경우, i번째 내지 i+c-1번째 보상-초기화 스테이지들(S_CIi~S_CI(i+c-1))이 오프되므로, i-c번째 내지 i-1번째 보상 주사 신호들(GCS(i-c)~GCS(i-1))이 비활성화되어 출력되지 않을 수 있다.
i-c번째 내지 i-1번째 보상 주사 신호들(GCS(i-c)~GCS(i-1))이 i-c번째 내지 i-1번째 행들(R(i-c)~R(i-1))의 화소들(PX_R)에 인가되지 않으므로, i-c번째 내지 i-1번째 행들(R(i-c)~R(i-1))의 화소들(PX_R)에 대한 보상 동작이 수행되지 않을 수 있다.
그러나, 본 발명의 실시 예에서, i-c번째 내지 i-1번째 보상 주사 신호들(GCS(i-c)~GCS(i-1))이 i-c번째 내지 i-1번째 행들(R(i-c)~R(i-1))의 화소들(PX_R)에 인가되므로, i-c번째 내지 i-1번째 행들(R(i-c)~R(i-1))의 화소들(PX_R)에 대한 보상 동작이 수행될 수 있다.
결과적으로, 본 발명의 실시 예에서, 정지 영상부(S-IM)에 인접한 동영상부(D-IM)의 화소들(PX_R)에 보상 주사 신호들이 인가되어 정지 영상부(S-IM)에 인접한 동영상부(D-IM)의 화소들(PX_R)에 대한 보상 동작이 정상적으로 수행될 수 있다.
도 13, 도 14, 및 도 15를 참조하면, 오프(OFF) 표시는 신호들이 비활성화된 상태를 나타낸다. i+c-1번째 보상-초기화 스테이지(S_CI(i+c-1))에서 출력되는 i+c-1번째 초기화 주사 신호(GIS(i+c-1))는 로우 레벨로 비활성화되어 오프될 수 있다.
i+c번째 보상-초기화 스테이지(S_CI(i+c))는 i+c-1번째 보상-초기화 스테이지(S_CI(i+c-1))에서 출력되는 i+c-1번째 초기화 주사 신호(GIS(i+c-1))를 수신할 수 있다. 제2 내지 k번째의 프레임들(F2~Fk)에서, 비활성화된 i+c-1번째 초기화 주사 신호(GIS(i+c-1))를 수신하는 i+c번째 보상-초기화 스테이지(S_CI(i+c))는 비활성화되어 동작하지 않을 수 있다. 즉, i+c번째 보상-초기화 스테이지(S_CI(i+c))에서 출력되는 i번째 보상 주사 신호(GCSi)는 비활성화되어 오프될 수 있다.
i+c번째 보상-초기화 스테이지(S_CI(i+c)) 이후의 보상-초기화 스테이지들(S_CI(i+c+1)~S_CI(m+c)) 각각은 이전단의 비활성화된 보상 주사 신호를 인가 받으므로, 역시 비활성화될 수 있다. 따라서, 제2 내지 k번째의 프레임들(F2~Fk)에서, i번째 내지 m번째 보상 주사 신호들(GCSi~GCSm)이 정지 영상부(S-IM)에 인가되지 않을 수 있다.
도 16은 본 발명의 다른 실시 예에 따른 마스킹 부의 구성을 도시한 도면이다.
예시적으로 도 16의 제2 주사 구동부(SDV2)는 도 8에 대응하는 제2 주사 구동부(SDV2)로 도시되었다. 사용되는 마스크 회로들(MC)의 개수를 제외하면, 도 16에 도시된 구성은 실질적으로, 도 8에 도시된 구성과 동일할 수 있다.
도 16을 참조하면, 마스킹부(MP)는 i번째 내지 i+c-1번째 보상-초기화 스테이지들(S_CIi~S_CI(i+c-1))에 연결된 복수 개의 마스크 회로들(MC)을 포함할 수 있다. 제2 내지 k번째의 프레임들(F2~Fk)에서, 마스크 회로들(MC)은 i-c번째 내지 i-1번째 보상 주사 신호들(GCS(i-c)~GCS(i-1))을 i-c번째 내지 i-1번째 행들(R(i-c)~R(i-1))의 화소들(PX_R)에 인가할 수 있다.
제2 내지 k번째 프레임들(F2~Fk)에서, 마스크 회로들(MC)은 i번째 내지 i+c-1번째 보상-초기화 스테이지들(S_CIi~S_CI(i+c-1))에서 출력되는 i번째 내지 i+c-1번째 초기화 주사 신호들(GISi~GIS(i+c-1))을 비활성화시킬 수 있다. 따라서, i번째 내지 i+c-1번째 초기화 주사 신호들(GISi~GIS(i+c-1))이 정지 영상부(S-IM)에 인가되지 않을 수 있다.
전술한 바와 같이, i+c번째 보상-초기화 스테이지(S_CI(i+c))는 비활성화된 i+c-1번째 초기화 주사 신호(GIS(i+c-1))를 수신할 수 있다. 따라서, i+c번째 보상-초기화 스테이지(S_CI(i+c))에서 출력되는 i번째 보상 주사 신호(GCSi)는 비활성화되어 오프될 수 있다. 또한, i번째 보상 주사 신호(GCSi)로서 출력되는 i+c번째 초기화 주사 신호(GIS(i+c))도 비활성화되어 오프될 수 있다.
i+c+1번째 보상-초기화 스테이지(S_CI(i+c+1))는 비활성화된 i번째 보상 주사 신호(GCSi)를 수신할 수 있다. 따라서, i+c+1번째 보상-초기화 스테이지(S_CI(i+c+1))에서 출력되는 i+1번째 보상 주사 신호(GCS(i+1)) 및 i+c+1번째 초기화 주사 신호(GIS(i+c+1))도 비활성화되어 오프될 수 있다. 이러한 동작은 마지막 보상-초기화 스테이지(S_CI(m+c))까지 수행될 수 있다.
따라서, 제2 내지 k번째 프레임들(F2~Fk)에서, i번째 내지 m번째 초기화 주사 신호들(GISi~GISm) 및 i번째 내지 m번째 보상 주사 신호들(GCSi~GCSm)이 정지 영상부(S-IM)에 인가되지 않을 수 있다.
도 17은 본 발명의 다른 실시 예에 따른 제1 및 제2 제어 신호들의 타이밍을 도시한 도면이다.
예시적으로, 도 17은 도 13과 유사하게, 제2 프레임에서, 신호들의 타이밍을 나타낸다.
도 17을 참조하면, 제1 제어 신호(CTS1) 및 제2 제어 신호(CTS2)는 제1 프레임(F1) 이후, 정지 영상을 표시하는 제2 프레임(F2) 전에 비활성화 및 활성화될 수 있다. 예를 들어, 제1 프레임(F1) 및 제2 프레임(F2) 사이의 블랭킹 구간(BNK)에서, 제1 제어 신호(CTS1)는 비활성화되고, 제2 제어 신호(CTS2)는 활성화될 수 있다.
마스킹 회로들(MC)은 제2 프레임(F2)부터 정지 영상부(S-IM)에 인가되는 초기화 주사 신호들(GISi~GISm) 및 보상 주사 신호들(GCSi~GCSm)을 오프시키기 위한 기능을 갖는다. 따라서, 제1 제어 신호(CTS1)의 레벨 및 제2 제어 신호(CTS2)의 레벨은 제2 프레임(F2) 시작 전에 변경되어도 무방하다. 제1 제어 신호(CTS1)는 비활성화되고, 제2 제어 신호(CTS2)는 활성화 될 때, 마스킹 회로들(MC)의 동작은 앞서 상세히 설명되었으므로, 설명을 생략한다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 SDV: 주사 구동부
SDV1,SDV2: 제1 및 제2 주사 구동부
MP: 마스킹부 MC: 마스킹 회로
SW1,SW2: 제1 및 제2 스위칭 소자
GWS1~GWSm: 기입 주사 신호 GIS1~GISm: 초기화 주사 신호
GCS1~GCS~m: 보상 주사 신호
S_W1~S_Wm: 기입 스테이지
S_CI1~S_CI(m+c): 보상-초기화 스테이지

Claims (20)

  1. 제1 영상부 및 제2 영상부를 포함하는 표시 패널;
    상기 표시 패널에 데이터 전압들을 인가하는 데이터 구동부;
    상기 표시 패널에 기입 주사 신호들을 인가하는 제1 주사 구동부;
    상기 표시 패널에 보상 주사 신호들 및 초기화 주사 신호들을 인가하는 제2 주사 구동부; 및
    상기 제2 주사 구동부에 연결되고, 상기 제2 영상부에 상기 초기화 주사 신호들을 선택적으로 인가하는 마스킹부를 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 제1 영상부는 동영상을 표시하고, 상기 제2 영상부는 정지 영상을 표시하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 제1 영상부는 제1 내지 i-1번째 행들의 화소들을 포함하고, 상기 제2 영상부는 i번째 내지 m번째 행들의 화소들을 포함하고,
    상기 제1 및 제2 영상부들의 상기 화소들은 k 번의 프레임들로 구동되고, 제1 프레임 동안, 상기 화소들은 상기 기입 주사 신호들, 상기 보상 주사 신호들, 상기 초기화 주사 신호들, 및 상기 데이터 전압들을 인가 받고, m은 자연수이고, i 및 k는 2 이상의 자연수인 표시 장치.
  4. 제 3 항에 있어서,
    제2 내지 k번째의 프레임들 동안, 상기 기입 주사 신호들은 상기 제1 및 제2 영상부들의 상기 화소들에 인가되고,
    상기 제2 내지 k번째의 프레임들 동안, 상기 제1 영상부의 상기 화소들에 상기 데이터 전압들이 인가되고, 상기 제2 영상부의 상기 화소들에 기준 전압이 인가되고,
    상기 제2 내지 k번째의 프레임들 동안, 상기 보상 주사 신호들 및 상기 초기화 주사 신호들은 상기 제1 영상부의 상기 화소들에 인가되고, 상기 제2 영상부의 상기 화소들에 인가되지 않는 표시 장치.
  5. 제 3 항에 있어서,
    상기 제1 주사 구동부는 상기 기입 주사 신호들을 순차적으로 출력하는 복수 개의 기입 스테이지들을 포함하고,
    h번째 행의 화소들은 h번째 기입 스테이지에서 출력되는 h번째 기입 주사 신호 및 h-1번째 기입 스테이지에서 출력되는 h-1번째 기입 주사 신호를 인가 받고, h는 자연수인 표시 장치.
  6. 제 3 항에 있어서,
    상기 제2 주사 구동부는 상기 보상 및 초기화 주사 신호들을 출력하는 m+c개의 보상-초기화 스테이지들을 포함하고, c는 2 이상의 자연수인 표시 장치.
  7. 제 6 항에 있어서,
    상기 제1 프레임에서, 제1 내지 m번째 보상-초기화 스테이지들에서 출력되는 제1 내지 m번째 초기화 주사 신호들은 제1 내지 m번째 행들의 화소들에 행 단위로 순차적으로 인가되고, 1+c번째 내지 m+c번째 보상-초기화 스테이지들에서 출력되는 제1 내지 m번째 보상 주사 신호들은 상기 제1 내지 m번째 행들의 화소들에 행 단위로 순차적으로 인가되는 표시 장치.
  8. 제 6 항에 있어서,
    i번째 행의 화소들에 i번째 보상 주사 신호를 인가하는 i+c번째 보상-초기화 스테이지는 i+c-1번째 보상-초기화 스테이지에서 출력되는 i+c-1번째 초기화 주사 신호를 수신하여 구동되는 표시 장치.
  9. 제 8 항에 있어서,
    상기 i+c번째 보상-초기화 스테이지를 제외한 보상-초기화 스테이지들에서, 현재단 보상-초기화 스테이지는 이전단 보상-초기화 스테이지에서 출력되는 보상 주사 신호를 수신하여 구동되는 표시 장치.
  10. 제 6 항에 있어서,
    제2 내지 k번째 프레임들에서, 상기 마스킹부는 i번째 내지 m+c번째 보상-초기화 스테이지들에서 출력되는 초기화 주사 신호들을 오프 시키는 표시 장치.
  11. 제 6 항에 있어서,
    제2 내지 k번째 프레임들에서, 상기 마스킹부는 i번째 내지 i+c-1번째 보상-초기화 스테이지들에서 출력되는 보상 주사 신호들을 i-c번째 내지 i-1번째 행들의 화소들에 인가하는 표시 장치.
  12. 제 6 항에 있어서,
    상기 마스킹부는 i번째 내지 m+c번째 보상-초기화 스테이지들에 각각 연결되어 상기 초기화 주사 신호들을 선택적으로 출력하는 복수 개의 마스킹 회로들을 포함하는 표시 장치.
  13. 제 12 항에 있어서,
    상기 마스킹 회로들 각각은,
    제1 제어 신호에 응답하여, 상기 보상-초기화 스테이지들 중 대응하는 보상-초기화 스테이지에서 출력되는 보상 주사 신호를 초기화 주사 신호로서 출력하는 제1 스위칭 소자; 및
    제2 제어 신호에 응답하여, 상기 제1 스위칭 소자에서 출력되는 상기 초기화 주사 신호를 비활성화 시키는 제2 스위칭 소자를 포함하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 제1 제어 신호 및 상기 제2 제어 신호는 서로 다른 레벨을 갖는 표시 장치.
  15. 제 13 항에 있어서,
    상기 제1 프레임 동안, 상기 제1 스위칭 소자는 활성화된 상기 제1 제어 신호에 응답하여 턴-온되고, 상기 제2 스위칭 소자는 비활성화된 상기 제2 제어 신호에 응답하여 턴-오프되고,
    제2 내지 k번째 프레임들 동안, 상기 제1 스위칭 소자는 비활성화된 상기 제1 제어 신호에 응답하여 턴-오프되고, 상기 제2 스위칭 소자는 활성회된 상기 제2 제어 신호에 응답하여 턴-온되는 표시 장치.
  16. 제 15 항에 있어서,
    상기 제2 내지 k번째 프레임들에서, i번째 초기화 주사 신호가 활성화될 타이밍에 상기 제1 제어 신호는 비활성화되고, 상기 제2 제어 신호는 활성화되는 표시 장치.
  17. 제 15 항에 있어서,
    상기 제1 프레임 및 제2 프레임 사이에서, 상기 제1 제어 신호는 비활성화되고, 상기 제2 제어 신호는 활성화되는 표시 장치.
  18. 제 13 항에 있어서,
    상기 제1 스위칭 소자는,
    상기 보상 주사 신호를 출력하는 제1 출력단에 연결된 입력 전극;
    상기 제1 제어 신호를 수신하는 제어 전극; 및
    상기 초기화 주사 신호를 출력하는 제2 출력단에 연결된 출력 전극을 포함하고,
    상기 제2 스위칭 소자는,
    상기 제2 출력단에 연결된 입력 전극;
    상기 제2 제어 신호를 수신하는 제어 전극; 및
    상기 초기화 주사 신호를 비활성화 시키기 위한 레벨을 갖는 전압을 수신하는 출력 전극을 포함하는 표시 장치.
  19. 제 6 항에 있어서,
    상기 마스킹부는 i번째 내지 i+c-1번째 보상-초기화 스테이지들에 연결되고, 상기 i번째 내지 i+c-1번째 보상-초기화 스테이지들에서 출력되는 i번째 내지 i+c-1번째 초기화 주사 신호들을 선택적으로 출력하는 복수 개의 마스킹 회로들을 포함하는 표시 장치.
  20. 제1 내지 i-1번째 행들의 화소들을 포함하는 제1 영상부 및 i번째 내지 m번째 행들의 화소들을 포함하는 제2 영상부를 포함하는 표시 패널;
    상기 표시 패널에 데이터 전압들을 인가하는 데이터 구동부;
    상기 표시 패널에 기입 주사 신호들을 인가하는 제1 주사 구동부;
    상기 표시 패널에 보상 주사 신호들 및 초기화 주사 신호들을 인가하는 제2 주사 구동부; 및
    상기 제2 주사 구동부에 연결된 마스킹부를 포함하고,
    상기 제2 주사 구동부는 상기 보상 및 초기화 주사 신호들을 출력하는 m+c개의 보상-초기화 스테이지들을 포함하고
    상기 마스킹부는 i번째 내지 i+c-1번째 보상-초기화 스테이지들에 연결되고, 상기 i번째 내지 i+c-1번째 보상-초기화 스테이지들에서 출력되는 i번째 내지 i+c-1번째 초기화 주사 신호들을 선택적으로 출력하는 복수 개의 마스킹 회로들을 포함하는 표시 장치.
KR1020200097971A 2020-08-05 2020-08-05 표시 장치 KR20220018121A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200097971A KR20220018121A (ko) 2020-08-05 2020-08-05 표시 장치
US17/217,373 US11367400B2 (en) 2020-08-05 2021-03-30 Display device
CN202110494672.2A CN114067747A (zh) 2020-08-05 2021-05-07 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200097971A KR20220018121A (ko) 2020-08-05 2020-08-05 표시 장치

Publications (1)

Publication Number Publication Date
KR20220018121A true KR20220018121A (ko) 2022-02-15

Family

ID=80115336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200097971A KR20220018121A (ko) 2020-08-05 2020-08-05 표시 장치

Country Status (3)

Country Link
US (1) US11367400B2 (ko)
KR (1) KR20220018121A (ko)
CN (1) CN114067747A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112562591A (zh) * 2020-12-29 2021-03-26 湖北长江新型显示产业创新中心有限公司 像素电路及驱动方法、发光控制电路、显示面板及装置
KR20220141366A (ko) * 2021-04-12 2022-10-20 삼성디스플레이 주식회사 전자 장치 및 이의 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605015B2 (en) * 2009-12-23 2013-12-10 Syndiant, Inc. Spatial light modulator with masking-comparators
KR102023598B1 (ko) * 2012-11-20 2019-09-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR102218479B1 (ko) * 2015-01-26 2021-02-23 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
KR102390093B1 (ko) 2015-05-28 2022-04-26 삼성디스플레이 주식회사 게이트 구동 회로 및 표시 장치
KR102294133B1 (ko) * 2015-06-15 2021-08-27 삼성디스플레이 주식회사 유기발광 디스플레이 장치의 스캔 드라이버, 유기발광 디스플레이 장치 및 이를 포함하는 디스플레이 시스템
KR20180057101A (ko) 2016-11-21 2018-05-30 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시패널
KR20220000022A (ko) 2020-06-24 2022-01-03 삼성디스플레이 주식회사 스캔 구동 회로 및 그것을 포함하는 표시 장치

Also Published As

Publication number Publication date
US20220044638A1 (en) 2022-02-10
US11367400B2 (en) 2022-06-21
CN114067747A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
US11450280B2 (en) Organic light emitting display device
CN109584791B (zh) 有机发光显示装置及其驱动方法
EP3596723B1 (en) Pixel circuit, display panel, and driving method
CN112992049B (zh) 具有像素驱动电路的电致发光显示装置
JP4314638B2 (ja) 表示装置及びその駆動制御方法
CN109817165B (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
WO2019186765A1 (ja) 表示装置およびその駆動方法
US11030951B2 (en) Light-emitting display and method of driving the same
KR20150044660A (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
US20190371236A1 (en) Display device, and driving method of pixel circuit of display device
WO2016038855A1 (ja) ソースドライバ回路および表示装置
TWI665653B (zh) 資料驅動器及有機發光顯示裝置
US11386849B2 (en) Light emitting display device and method of driving same
US11367400B2 (en) Display device
CN112908258A (zh) 像素驱动电路、驱动方法、显示面板与显示装置
KR20220059776A (ko) 표시장치 및 이의 구동방법
KR20190064200A (ko) 표시 장치
WO2019014935A1 (en) ADVANCED PIXEL CIRCUIT FOR DISPLAY
US10366652B2 (en) Organic light-emitting display apparatus
KR102462529B1 (ko) 유기발광표시장치
KR20210001047A (ko) 표시장치와 그 구동 방법
KR20220018120A (ko) 표시 장치 및 그것의 구동 방법
KR20190053688A (ko) 유기 발광 표시장치
KR20190135786A (ko) 표시 장치
KR20190081004A (ko) 유기전계발광 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination