KR20220141366A - 전자 장치 및 이의 구동 방법 - Google Patents

전자 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20220141366A
KR20220141366A KR1020210047040A KR20210047040A KR20220141366A KR 20220141366 A KR20220141366 A KR 20220141366A KR 1020210047040 A KR1020210047040 A KR 1020210047040A KR 20210047040 A KR20210047040 A KR 20210047040A KR 20220141366 A KR20220141366 A KR 20220141366A
Authority
KR
South Korea
Prior art keywords
scan
signal
masking
stages
driving
Prior art date
Application number
KR1020210047040A
Other languages
English (en)
Inventor
송희림
박경순
정진석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210047040A priority Critical patent/KR20220141366A/ko
Priority to US17/546,295 priority patent/US11790854B2/en
Priority to EP22166868.4A priority patent/EP4075421A1/en
Priority to CN202210371027.6A priority patent/CN115206245A/zh
Publication of KR20220141366A publication Critical patent/KR20220141366A/ko
Priority to US18/243,079 priority patent/US20230410752A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

본 발명의 일 실시예에 따른 전자 장치는 복수의 스캔 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 각각이 상기 복수의 스캔 라인들에 대응하고, 캐리 신호를 수신하고, 스캔 신호를 출력하는 복수의 스캔 스테이지들, 상기 복수의 스캔 스테이지들 중 일부에 각각 연결되고, 각각이 마스킹 신호 및 상기 스캔 신호를 근거로 마스킹 캐리 신호를 출력하는 복수의 마스킹 회로들, 및 상기 복수의 스캔 스테이지들 중 나머지에 각각 연결되고, 각각이 상기 스캔 스테이지로부터 출력되는 상기 스캔 신호를 출력하는 복수의 전달 회로들을 포함하고, 상기 복수의 스캔 스테이지들 중 j(j는 1보다 큰 양의 정수)번째 스캔 스테이지는 j-1번째 스캔 스테이지로부터 출력되는 상기 스캔 신호 또는 상기 마스킹 캐리 신호 중 하나를 상기 캐리 신호로써 수신할 수 있다.

Description

전자 장치 및 이의 구동 방법{ELECTRONIC DEVICE AND OPERATING METHOD OF THE SAME}
본 발명은 소비 전력을 감소시키고 화소들 사이의 휘도 편차를 감소시키는 전자 장치 및 이의 구동 방법에 관한 것이다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기 발광 표시 장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
유기 발광 표시 장치는 데이터 라인들 및 스캔 라인에 연결되는 화소들을 구비한다. 화소들은 일반적으로 유기 발광 다이오드와, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 회로부를 포함한다. 회로부는 데이터 신호에 대응하여 제1 구동 전압으로부터 유기 발광 다이오드를 경유하여 제2 구동 전압으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드를 통해 흐르는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
최근 표시 장치의 사용 분야가 다양해짐에 따라 하나의 표시 장치에 복수의 서로 다른 영상들이 동시에 표시될 수 있다. 복수의 영상들이 표시되는 표시 장치의 전력 소비를 감소시킬 수 있는 기술이 요구된다.
본 발명은 소비 전력 및 화소들 사이의 휘도 편차가 감소된 전자 장치 및 이의 구동 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 전자 장치는 복수의 데이터 라인들 및 복수의 스캔 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 각각이 상기 복수의 스캔 라인들에 대응하고, 클럭 신호들 및 캐리 신호를 수신하고, 스캔 신호를 출력하는 복수의 스캔 스테이지들, 상기 복수의 스캔 스테이지들 중 일부에 각각 전기적으로 연결되고, 각각이 마스킹 신호 및 상기 스캔 신호를 근거로 마스킹 캐리 신호를 출력하는 복수의 마스킹 회로들, 및 상기 복수의 스캔 스테이지들 중 나머지에 전기적으로 각각 연결되고, 각각이 상기 스캔 스테이지로부터 출력되는 상기 스캔 신호를 출력하는 복수의 전달 회로들을 포함하고, 상기 복수의 스캔 스테이지들 중 j(j는 1보다 큰 양의 정수)번째 스캔 스테이지는 j-1번째 스캔 스테이지로부터 출력되는 상기 스캔 신호 또는 상기 마스킹 캐리 신호 중 하나를 상기 캐리 신호로써 수신할 수 있다.
상기 마스킹 신호는 제1 마스킹 신호 및 제2 마스킹 신호를 포함하고, 상기 복수의 마스킹 회로들 각각은 상기 제1 마스킹 신호가 제1 레벨이고, 상기 제2 마스킹 신호가 상기 제1 레벨과 상이한 제2 레벨일 때 상기 대응하는 스캔 스테이지로부터 출력되는 상기 스캔 신호를 상기 마스킹 캐리 신호로 출력하고, 상기 복수의 마스킹 회로들 각각은 상기 제1 마스킹 신호가 상기 제2 레벨이고, 상기 제2 마스킹 신호가 상기 제1 레벨일 때 상기 대응하는 스캔 스테이지로부터 출력되는 상기 스캔 신호를 상기 마스킹 캐리 신호로 출력하지 않을 수 있다.
상기 복수의 마스킹 회로들 각각은 상기 복수의 스캔 스테이지들 중 대응하는 스캔 스테이지의 상기 스캔 신호가 출력되는 단자 및 캐리 출력 단자 사이에 연결되고, 상기 제1 마스킹 신호를 수신하는 제1 게이트 전극을 포함하는 제1 마스킹 트랜지스터 및 상기 캐리 출력 단자와 상기 대응하는 스캔 스테이지의 제1 전압을 수신하는 제1 전압 단자 사이에 연결되고, 상기 제1 마스킹 신호를 수신하는 제2 게이트 전극을 포함하는 제2 마스킹 트랜지스터를 포함할 수 있다.
상기 복수의 전달 회로들 각각은 상기 복수의 스캔 스테이지들 중 대응하는 스캔 스테이지의 상기 단자 및 상기 캐리 출력 단자 사이에 연결되고, 상기 제1 전압을 수신하는 제3 게이트 전극을 포함하는 제1 전달 트랜지스터 및 상기 캐리 출력 단자와 상기 제1 전압 단자 사이에 연결되고, 상기 제1 전압과 상이한 제2 전압을 수신하는 제4 게이트 전극을 포함하는 제2 전달 트랜지스터를 포함할 수 있다.
상기 표시 패널을 멀티 주파수 모드 및 노말 모드로 동작시키는 구동 컨트롤러를 더 포함할 수 있다.
상기 표시 패널은 제1 표시 영역 및 상기 제1 표시 영역과 인접한 제2 표시 영역을 포함하고, 상기 멀티 주파수 모드에서 상기 제1 표시 영역은 제1 구동 주파수로 구동되고, 상기 제2 표시 영역은 상기 제1 구동 주파수와 상이한 제2 구동 주파수로 구동될 수 있다.
상기 제1 구동 주파수는 상기 제2 구동 주파수보다 높을 수 있다.
상기 구동 컨트롤러는 상기 복수의 스캔 스테이지 및 상기 복수의 마스킹 회로들을 제어할 수 있다.
상기 구동 컨트롤러는 상기 멀티 주파수 모드에서 상기 제1 표시 영역에 정지 영상 및 동영상을 동시에 표시하고, 상기 정지 영상의 지속 시간이 미리 설정된 시간에 도달할 때 상기 제1 표시 영역을 상기 제1 구동 주파수로 동작하는 상기 노말 모드로 변경할 수 있다.
상기 복수의 마스킹 회로들 각각이 배치되는 면적은 상기 복수의 전달 회로들 각각이 배치되는 면적과 동일할 수 있다.
상기 표시 패널은 상기 복수의 화소들에 전기적으로 각각 연결된 복수의 발광 제어 라인들을 더 포함하고, 상기 복수의 발광 제어 라인들과 각각 전기적으로 연결되고, 상기 클럭 신호들 및 상기 캐리 신호를 수신하는 복수의 발광 스테이지들을 더 포함할 수 있다.
상기 복수의 스캔 스테이지들은 제1 스캔 스테이지, 제2 스캔 스테이지, 및 제3 스캔 스테이지를 포함하고, 상기 제1 스캔 스테이지, 상기 제2 스캔 스테이지, 및 상기 발광 스테이지들 각각이 배치되는 영역은 동일한 면적을 가지고, 상기 제3 스캔 스테이지들 각각이 배치되는 영역은 상기 제1 스캔 스테이지들 각각이 배치되는 영역보다 작은 면적을 가질 수 있다.
상기 마스킹 신호의 폭은 상기 스캔 신호의 폭보다 클 수 있다.
상기 스캔 신호는 제1 레벨을 갖는 제1 부분 및 상기 제1 부분 이후에 제공되고 상기 제1 레벨보다 낮은 제2 레벨을 갖는 제2 부분을 포함할 수 있다.
상기 마스킹 신호는 상기 복수의 마스킹 회로들과 각각 연결된 복수의 스캔 스테이지들로 중 하나로부터 출력되는 상기 스캔 신호를 커버할 수 있다.
상기 복수의 마스킹 회로들과 각각 연결된 복수의 스캔 스테이지들 중 n(n은 1보다 큰 양의 정수)번째 스캔 스테이지가 출력하는 제1 스캔 신호는 n-1번째 스캔 스테이지가 출력하는 제2 스캔 신호와 비중첩할 수 있다.
상기 제2 스캔 신호는 상기 마스킹 신호와 비중첩할 수 있다.
상기 제1 스캔 신호는 상기 마스킹 신호와 중첩할 수 있다.
상기 마스킹 신호의 폭은 상기 제1 스캔 신호 및 상기 제2 스캔 신호 각각의 폭보다 클 수 있다.
본 발명의 일 실시예에 따른 전자 장치 구동 방법은 표시 패널 및 복수의 스캔 스테이지들을 포함하는 전자 장치를 제공하는 단계, 복수의 스캔 스테이지들 중 i(i는 0보다 큰 양의 정수)번째 스캔 스테이지에서 클럭 신호들 및 캐리 신호를 수신하고, 제1 스캔 신호를 출력하는 단계, 상기 i번째 스캔 스테이지에 연결된 마스킹 회로에서 마스킹 신호를 수신하고 상기 마스킹 신호를 근거로 마스킹 캐리 신호를 출력하는 단계, 및 상기 복수의 스캔 스테이지들 중 i+1번째 스캔 스테이지에서 상기 마스킹 캐리 신호를 캐리 신호로써 수신하고, 제2 스캔 신호를 출력하는 단계를 포함하고, 상기 마스킹 신호의 제1 폭은 상기 제1 스캔 신호의 제2 폭보다 크고, 상기 마스킹 신호는 상기 제1 스캔 신호를 커버할 수 있다.
상기 마스킹 신호는 제1 마스킹 신호 및 제2 마스킹 신호를 포함하고, 상기 마스킹 캐리 신호를 출력하는 단계는 상기 제1 마스킹 신호가 제1 레벨이고, 상기 제2 마스킹 신호가 상기 제1 레벨과 상이한 제2 레벨일 때 상기 제1 스캔 신호를 상기 마스킹 캐리 신호로 출력하는 단계 및 상기 제1 마스킹 신호가 상기 제2 레벨이고, 상기 제2 마스킹 신호가 상기 제1 레벨일 때 상기 제1 스캔 신호를 상기 마스킹 캐리 신호로 출력하지 않는 단계를 포함할 수 있다.
상기 표시 패널은 제1 표시 영역 및 상기 제1 표시 영역과 인접한 제2 표시 영역을 포함하고, 상기 표시 패널을 멀티 주파수 모드 또는 노말 모드로 동작시키는 단계 및 상기 멀티 주파수 모드에서 상기 제1 표시 영역을 제1 구동 주파수로 구동하고, 상기 제2 표시영역을 상기 제1 구동 주파수와 상이한 제2 구동 주파수로 구동하는 단계를 더 포함할 수 있다.
상기 제1 구동 주파수는 상기 제2 구동 주파수보다 높을 수 있다.
상기 표시 패널을 멀티 주파수 모드 또는 노말 모드로 동작시키는 단계는 상기 멀티 주파수 모드에서 상기 제1 표시 영역에 정지 영상 및 동영상을 동시에 표시하고, 상기 정지 영상의 지속 시간이 미리 설정된 시간에 도달할 때 상기 노말 모드로 변경하는 단계를 포함할 수 있다.
상기 캐리 신호는 제1 레벨을 갖는 제1 부분 및 상기 제1 부분 이후에 제공되고 상기 제1 레벨보다 낮은 제2 부분을 포함할 수 있다.
상기 마스킹 회로는 복수로 제공되고, 상기 복수의 마스킹 회로가 각각 연결된 복수의 스캔 스테이지들 중 n(n은 1보다 큰 양의 정수)번째 스캔 스테이지가 출력하는 제3 스캔 신호는 n-1번째 스캔 스테이지가 출력하는 제4 스캔 신호와 비중첩할 수 있다.
상기 제4 스캔 신호는 상기 마스킹 신호와 비중첩할 수 있다.
상기 제3 스캔 신호는 상기 마스킹 신호와 중첩할 수 있다.
상기 마스킹 신호의 폭은 상기 제3 스캔 신호 및 상기 제4 스캔 신호 각각의 폭보다 클 수 있다.
본 발명에 따르면, 전자 장치는 동영상이 표시되는 제1 표시 영역을 노말 주파수로 구동하고, 정지 영상이 표시되는 제2 표시 영역을 노말 주파수보다 낮은 저 주파수로 구동할 수 있다. 전자 장치는 제2 표시 영역의 구동 주파수를 낮춤으로써 소비 전력을 감소시킬 수 있다.
본 발명에 따르면, 복수의 마스킹 회로들은 복수의 스캔 스테이지들 중 일부에 각각 전기적으로 연결될 수 있다. 복수의 전달 회로들은 복수의 스캔 스테이지들 중 나머지에 각각 전기적으로 연결될 수 있다. 즉, 복수의 스캔 스테이지들이 배치된 영역들 각각은 동일한 개수의 트랜지스터를 포함할 수 있고, 회로 밀도가 동일할 수 있다. 상기 영역들에는 동일한 부하가 가해지고, 상기 영역들에 배치된 복수의 스캔 스테이지들 각각은 동일한 특성을 가질 수 있다. 따라서, 복수의 화소들의 행 간 휘도 편차가 감소될 수 있다. 또한, 복수의 화소들 사이의 서로 상이한 전기적 간섭에 의해 표시 패널의 화질이 감소되는 크로스 토크 현상이 감소될 수 있다.
본 발명에 따르면, 마스킹 신호는 마스킹 회로와 전기적으로 연결된 스캔 스테이지로부터 출력되는 스캔 신호를 커버할 수 있다. 마스킹 회로는 스캔 신호가 캐리 신호로 출력되는 것을 중지(또는 마스킹)할 수 있다. 전달 회로로부터 출력되는 캐리 신호는 로우 레벨로 유지될 수 있다. 따라서, 복수의 화소들의 행 간 휘도 편차가 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 전자 장치의 사시도들이다.
도 3a는 노말 모드에서 표시 패널의 동작을 설명하기 위한 도면이다.
도 3b는 멀티 주파수 모드에서 표시 패널의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 6은 도 5에 도시된 화소의 동작을 설명하기 위한 타이밍도이다.
도 7은 도 4에 도시된 제1 구동 회로를 예시적으로 도시한 블록도이다.
도 8은 도 4에 도시된 제2 구동 회로를 예시적으로 도시한 블록도이다.
도 9는 도 7에 도시된 제1 구동 회로 및 도 8에 도시된 제2 구동 회로를 예시적으로 도시한 블록도이다.
도 10은 제1 구동 회로 내 발광 스테이지들, 제1 스캔 스테이지들, 및 제2 스캔 스테이지들을 예시적으로 도시한 회로도이다.
도 11은 본 발명의 일 실시예에 따른 제1 구동 회로 내 1번째 제2 스캔 스테이지 및 전달 회로를 도시한 회로도이다.
도 12는 본 발명의 일 실시예에 따른 제1 구동 회로 내의 2번째 제2 스캔 스테이지 및 마스킹 회로를 도시한 회로도이다.
도 13a는 본 발명의 일 실시예에 따른 마스킹 신호, 스캔 신호, 및 캐리 신호를 도시한 파형도이다.
도 13b는 본 발명과 다른 비교예의 파형을 도시한 것이다.
도 14는 본 발명의 일 실시예에 따른 마스킹 신호 및 스캔 신호를 도시한 파형도이다.
도 15는 본 발명의 일 실시예에 따른 멀티 주파수 모드에서 스캔 신호들을 도시한 파형도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전자 장치(DD)의 예로써 휴대용 단말기를 도시하였다. 휴대용 단말기는 태블릿, PC, 스마트폰, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 게임기, 손목 시계형 전자 기기 등을 포함할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 본 발명은 텔레비전 또는 외부 광고판과 같은 대형 전자 장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 키오스크, 자동차 네비게이션 유닛, 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 이것들은 단지 실시예로 제시된 것들이며, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 장치에도 채용될 수 있음은 물론이다.
도 1에 도시된 것과 같이, 제1 영상(IM1) 및 제2 영상(IM2)이 표시되는 표시면은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면에 평행할 수 있다. 전자 장치(DD)는 표시면 상에서 구분되는 복수의 영역들을 포함할 수 있다. 상기 표시면은 제1 영상(IM1) 및 제2 영상(IM2)이 표시되는 표시 영역(DA) 및 표시 영역(DA)과 인접한 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 베젤 영역으로 지칭될 수 있다. 예를 들어, 표시 영역(DA)은 사각 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 또한, 도시되지 않았지만, 전자 장치(DD)는 부분적으로 굴곡된 형상을 포함할 수도 있다. 이 경우, 표시 영역(DA)의 일 영역이 굴곡된 형상을 가질 수 있다.
전자 장치(DD)의 표시 영역(DA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 특정 어플리케이션 프로그램에서, 제1 표시 영역(DA1)에는 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 제2 영상(IM2)이 표시될 수 있다. 예를 들어, 제1 영상(IM1)은 동영상이고, 제2 영상(IM2)은 정지 영상 또는 변화 주기가 긴 텍스트 정보일 수 있다.
본 발명에 따르면, 전자 장치(DD)는 동영상이 표시되는 제1 표시 영역(DA1)을 노말 주파수로 구동하고, 정지 영상이 표시되는 제2 표시 영역(DA2)을 노말 주파수보다 낮은 저 주파수로 구동할 수 있다. 전자 장치(DD)는 제2 표시 영역(DA2)의 구동 주파수를 낮춤으로써 소비 전력을 감소시킬 수 있다.
제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 각각의 크기는 미리 설정된 크기일 수 있고, 어플리케이션 프로그램에 의해 변경될 수 있다. 일 실시예에서, 제1 표시 영역(DA1)이 정지 영상을 표시하고, 제2 표시 영역(DA2)이 동영상을 표시하는 경우, 제1 표시 영역(DA1)은 저 주파수로 구동되고, 제2 표시 영역(DA2)은 노말 주파수로 구동될 수 있다. 또한, 표시 영역(DA)은 3개 이상의 표시 영역들로 구별될 수도 있으며, 표시 영역들 각각에 표시되는 영상의 타입(정지 영상 또는 동영상)에 따라 표시 영역들 각각의 구동 주파수가 결정될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 전자 장치의 사시도들이다. 도 2a는 전자 장치가 언폴딩된 상태를 도시한 것이고, 도 2b는 전자 장치가 폴딩된 상태를 도시한 것이다.
도 2a 및 도 2b를 참조하면, 전자 장치(DD2)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 전자 장치(DD2)는 표시 영역(DA)을 통해 영상을 표시할 수 있다. 전자 장치(DD2)가 언폴딩된 상태에서, 표시 영역(DA)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 포함할 수 있다. 전자 장치(DD2)의 두께 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)과 나란할 수 있다. 전자 장치(DD2)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다. 비표시 영역(NDA)은 베젤 영역으로 지칭될 수 있다. 일 예로, 표시 영역(DA)은 사각 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다.
표시 영역(DA)은 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 방향(DR1)으로 연장되는 폴딩축(FX)을 기준으로 휘어질 수 있다.
전자 장치(DD2)가 폴딩되면, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)은 서로 마주할 수 있다. 따라서, 완전히 폴딩된 상태에서, 표시 영역(DA)은 외부로 노출되지 않을 수 있으며, 이는 인-폴딩(in-folding)으로 지칭될 수 있다. 다만, 이는 예시적인 것으로 전자 장치(DD2)의 동작이 이에 제한되는 것은 아니다.
예를 들어, 본 발명의 일 실시예에서, 전자 장치(DD2)가 폴딩되면, 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 서로 대향(opposing)할 수 있다. 따라서, 폴딩된 상태에서, 제1 비폴딩 영역(NFA1)은 외부로 노출될 수 있으며, 이는 아웃-폴딩(out-folding)으로 지칭될 수 있다.
전자 장치(DD2)는 인-폴딩 또는 아웃-폴딩 중 어느 하나의 동작만 가능할 수 있다. 또한, 전자 장치(DD2)는 인-폴딩 동작 및 아웃-폴딩 동작이 모두 가능할 수 있다. 이 경우, 전자 장치(DD2)의 동일한 영역, 예를 들어, 폴딩 영역(FA)이 인-폴딩 및 아웃-폴딩될 수 있다. 또는, 전자 장치(DD2)의 일부 영역은 인-폴딩되고, 다른 일부 영역은 아웃-폴딩될 수도 있다.
도 2a 및 도 2b에서는 하나의 폴딩 영역과 두 개의 비폴딩 영역이 예를 들어 도시되었으나, 폴딩 영역과 비폴딩 영역의 개수가 이에 제한되는 것은 아니다. 예를 들어, 전자 장치(DD2)는 2개보다 많은 복수의 비폴딩 영역들 및 서로 인접한 비폴딩 영역들 사이에 배치된 복수의 폴딩 영역들을 포함할 수도 있다.
도 2a 및 도 2b에서는 폴딩축(FX)이 전자 장치(DD2)의 단축과 나란한 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 폴딩축(FX)은 전자 장치(DD2)의 장축, 예를 들어, 제2 방향(DR2)과 나란한 방향을 따라 연장될 수 있다. 이 경우, 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)은 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다.
전자 장치(DD2)의 표시 영역(DA)에는 복수의 표시 영역들(DA1, DA2)이 정의될 수 있다. 도 2a에서는 2개의 표시 영역들(DA1, DA2)이 예시적으로 도시되었으나, 복수의 표시 영역들(DA1, DA2)의 개수가 이에 제한되는 것은 아니다.
복수의 표시 영역들(DA1, DA2)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 예를 들어, 제1 표시 영역(DA1)은 제1 영상(IM1)이 표시되는 영역이고, 제2 표시 영역(DA2)은 제2 영상(IM2)이 표시되는 영역일 수 있다. 예를 들어, 제1 영상(IM1)은 동영상이고, 제2 영상(IM2)은 정지 영상 또는 변화 주기가 긴 영상(텍스트 정보 등)일 수 있다.
제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 각각의 크기는 미리 설정된 크기일 수 있고, 어플리케이션 프로그램에 의해 변경될 수 있다. 일 실시예에서, 제1 표시 영역(DA1)은 제1 비표시 영역(NFA1)에 대응하고, 제2 표시 영역(DA2)은 제2 비폴딩 영역(NFA2)에 대응할 수 있다. 또한, 폴딩 영역(FA)의 제1 부분은 제1 표시 영역(DA1)에 대응하고, 폴딩 영역(FA)의 제2 부분은 제2 표시 영역(DA2)에 대응할 수 있다.
일 실시예에서 폴딩 영역(FA)의 전부는 제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 중 어느 하나에만 대응할 수 있다.
일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)의 제1 부분에 대응하고, 제2 표시 영역(DA2)은 제1 비폴딩 영역(NFA1)의 제2 부분, 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)에 대응할 수 있다. 즉, 제1 표시 영역(DA1)의 면적이 제2 표시 영역(DA2)의 면적보다 클 수 있다.
일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1), 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)의 제1 부분에 대응하고, 제2 표시 영역(DA2)은 제2 비폴딩 영역(NFA2)의 제2 부분에 대응할 수 있다. 즉, 제2 표시 영역(DA2)의 면적이 제1 표시 영역(DA1)의 면적보다 클 수 있다.
도 2b에 도시된 것과 같이, 폴딩 영역(FA)이 폴딩된 상태에서 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)에 대응하고, 제2 표시 영역(DA2)은 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)에 대응할 수 있다.
도 2a 및 도 2b는 전자 장치의 일 예로 폴딩 영역이 1 개인 전자 장치(DD2)가 도시되었으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 폴딩 영역이 2 개 이상인 전자 장치, 롤러블 전자 장치 또는 슬라이더블 전자 장치 등에도 본 발명이 적용될 수 있다.
이하 설명에서는 도 1에 도시된 전자 장치(DD)를 일 예로 설명하나, 도 2a 및 도 2b에 도시된 전자 장치(DD2)에도 동일하게 적용될 수 있다.
도 3a는 노말 모드에서 표시 패널의 동작을 설명하기 위한 도면이고, 도 3b는 멀티 주파수 모드에서 표시 패널의 동작을 설명하기 위한 도면일 수 있다.
도 3a를 참조하면, 전자 장치(DD, 도 1 참조)는 표시 패널(DP)을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널, 퀀텀닷 표시 패널, 마이크로 엘이디 표시 패널, 또는 나노 엘이디 표시 패널일 수 있다. 상기 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 상기 퀀텀닷 표시 패널의 발광층은 퀀텀닷 및 퀀텀 로드 등을 포함할 수 있다. 상기 마이크로 엘이디 표시 패널의 발광층은 마이크로 엘이디를 포함할 수 있다. 상기 나노 엘이디 표시 패널의 발광층은 나노 엘이디를 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명될 수 있다.
표시 패널(DP)은 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)을 포함할 수 있다. 평면 상에서 보았을 때, 제1 표시 영역(AA1)은 전자 장치(DD, 도 1 참조)의 제1 표시 영역(DA1, 도 1 참조)과 중첩할 수 있다. 제2 표시 영역(AA2)은 전자 장치(DD, 도 1 참조)의 제2 표시 영역(DA2, 도 1 참조)과 중첩할 수 있다.
일 실시예에 따른 표시 패널(DP)은 동작 모드에 따라 다르게 동작할 수 있다. 상기 동작 모드는 노말 모드(NFM) 및 멀티 주파수 모드(MFM)를 포함할 수 있다. 표시 패널(DP)은 노말 모드(NFM)동안 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)을 모드 노말 주파수로 구동할 수 있다. 일 실시예에서 표시 패널(DP)은 멀티 주파수 모드(MFM) 동안 제1 영상(IM1)이 표시되는 제1 표시 영역(AA1)은 제1 구동 주파수로 구동하고, 제2 영상(IM2)이 표시되는 제2 표시 영역(AA2)은 노말 주파수보다 낮은 제2 구동 주파수로 구동할 수 있다. 일 실시예에서, 제1 구동 주파수는 노말 주파수와 동일한 주파수를 가질 수 있다.
도 3a를 참조하면, 제1 표시 영역(AA1)에 표시되는 제1 영상(IM1)은 동영상이고, 제2 표시 영역(AA2)에 표시되는 제2 영상(IM2)은 정지 영상 또는 변화 주기가 긴 영상(예를 들어, 게임 조작용 키패드)일 수 있다.
노말 모드(NFM)에서 표시 패널(DP)의 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)의 구동 주파수는 노말 주파수일 수 있다. 예를 들어, 노말 주파수는 60Hz(Hertz)일 수 있다. 노말 모드(NFM)에서 표시 패널(DP)의 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)에는 1초 동안 제1 프레임(F1) 내지 제60 프레임(F60)의 영상들이 표시될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 노말 주파수는 다양한 주파수를 가질 수 있다. 예를 들어, 노말 주파수는 120Hz일 수 있다.
도 3b를 참조하면, 멀티 주파수 모드(MFM)에서 표시 패널(DP)은 제1 영상(IM1) 즉, 동영상이 표시되는 제1 표시 영역(AA1)의 구동 주파수를 제1 구동 주파수로 설정하고, 제2 영상(IM2) 즉, 정지 영상이 표시되는 제2 표시 영역(AA2)의 구동 주파수를 제1 구동 주파수보다 낮은 제2 구동 주파수로 설정할 수 있다. 노말 주파수가 60Hz인 경우, 제1 구동 주파수는 120Hz이고, 제2 구동 주파수는 1Hz일 수 있다. 제1 구동 주파수 및 제2 구동 주파수는 다양하게 변경될 수 있다. 예를 들어, 제1 구동 주파수는 노말 주파수보다 높은 144Hz이거나, 노말 주파수와 동일한 60Hz일 수 있다. 예를 들어, 제2 구동 주파수는 노말 주파수보다 낮은 30Hz, 10Hz, 1Hz 중 하나일 수 있다.
멀티 주파수 모드(MFM)에서 제1 구동 주파수가 120Hz이고, 제2 구동 주파수가 1Hz인 경우, 1초 동안 표시 패널(DP)의 제1 표시 영역(AA1)에는 제1 프레임(F1) 내지 제120 프레임(F120) 각각에서 제1 영상(IM1)이 표시될 수 있다. 제2 표시 영역(DA2)에는 제1 프레임(F1)에서만 제2 영상(IM2)이 표시되고, 나머지 프레임들(F2 내지 F120)에서는 영상이 표시되지 않을 수 있다.
도 4는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 4를 참조하면, 전자 장치(DD)는 표시 패널(DP), 구동 컨트롤러(100), 데이터 구동 회로(200), 제1 구동 회로(300), 제2 구동 회로(400), 및 전압 발생기(500)를 포함할 수 있다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 포함하는 입력 신호를 수신할 수 있다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성할 수 있다. 구동 컨트롤러(100)는 표시 패널(DP)에 영상이 표시될 수 있도록 데이터 구동 회로(200), 제1 구동 회로(300), 및 제2 구동 회로(400)를 제어할 수 있다. 구동 컨트롤러(100)는 동작 모드에 따라 제1 스캔 제어 신호(SCS1), 제2 스캔 제어 신호(SCS2), 및 데이터 제어 신호(DCS)를 출력할 수 있다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신할 수 있다. 데이터 구동 회로(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수의 데이터 라인들(DL1-DLm)에 출력할 수 있다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들일 수 있다.
전압 발생기(500)는 표시 패널(DP)의 동작에 필요한 전압들을 발생할 수 있다. 전압 발생기(500)는 제1 구동 접압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1), 및 제2 초기화 전압(VINT2)을 발생할 수 있다.
표시 패널(DP)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn+1), 발광 제어 라인들(EML1-EMLn), 데이터 라인들(DL1-DLm), 및 화소들(PX)을 포함할 수 있다. 제1 구동 회로(300)는 표시 패널(DP)의 제1 측에 배열되고, 제2 구동 회로(400)는 표시 패널(DP)의 제2 측에 배열될 수 있다. 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn+1) 및 발광 제어 라인들(EML1-EMLn)은 제1 구동 회로(300) 및 제2 구동 회로(400)에 전기적으로 연결될 수 있다.
스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn+1) 및 발광 제어 라인들(EML1-EMLn)은 제2 방향(DR2)으로 서로 이격되어 배열될 수 있다. 데이터 라인들(DL1-DLm)은 데이터 구동 회로(200)로부터 제2 방향(DR2)의 반대 방향으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격되어 배열될 수 있다.
도 4에 도시된 예에서, 제1 구동 회로(300) 및 제2 구동 회로(400)는 화소들(PX)을 사이에 두고 마주보고 배열되나, 본 발명은 이에 제한되지 않는다. 예를 들어, 전자 장치(DD)는 제1 구동 회로(300) 및 제2 구동 회로(400) 중 어느 하나만 포함할 수도 있다.
복수의 화소들(PX)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn+1), 발광 제어 라인들(EML1-EMLn), 및 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결될 수 있다. 복수의 화소들(PX) 각각은 4개의 스캔 라인들 및 1개의 발광 제어 라인에 전기적으로 연결될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 1 번째 행의 화소들은 스캔 라인들(GIL1, GCL1, GWL1, GWL2) 및 발광 제어 라인(EML1)에 전기적으로 연결될 수 있다. 또한, j 번째 행의 화소들은 스캔 라인들(GILj, GCLj, GWLj, GWLj+1) 및 발광 제어 라인(EMLj)에 전기적으로 연결될 수 있다.
복수의 화소들(PX) 각각은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1), 및 제2 초기화 전압(VINT2)을 수신할 수 있다.
제1 구동 회로(300)는 구동 컨트롤러(100)로부터 제1 스캔 제어 신호(SCS1)를 수신할 수 있다. 제1 구동 회로(300)는 제1 스캔 제어 신호(SCS1)에 응답하여 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn+1)로 스캔 신호들을 출력하고, 발광 제어 라인들(EML1-EMLn)로 발광 신호들을 출력할 수 있다.
제2 구동 회로(400)는 구동 컨트롤러(100)로부터 제2 스캔 제어 신호(SCS2)를 수신할 수 있다. 제2 구동 회로(400)는 제2 스캔 제어 신호(SCS2)에 응답하여 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn+1)로 스캔 신호들을 출력하고, 발광 제어 라인들(EML1-EMLn)로 발광 신호들을 출력할 수 있다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 포함하는 입력 신호에 근거하여 표시 패널(DP)을 제1 표시 영역(AA1, 도 3a 참조) 및 제2 표시 영역(AA2, 도 3a 참조)로 구분하고, 제1 표시 영역(AA1, 도 3a 참조) 및 제2 표시 영역(AA2, 도 3a 참조) 각각의 구동 주파수를 설정할 수 있다. 예를 들어, 구동 컨트롤러(100)는 노말 모드(NFM, 도3a 참조)에서 제1 표시 영역(AA1, 도 3a 참조) 및 제2 표시 영역(AA2, 도 3a 참조)을 각각 노말 주파수(예를 들어, 60Hz)로 구동할 수 있다. 구동 컨트롤러(100)는 멀티 주파수 모드(MFM, 도 3b 참조)에서 1 표시 영역(AA1, 도 3b 참조)을 제1 구동 주파수(예를 들어, 120Hz) 및 제2 표시 영역(AA2, 도 3b 참조)을 제2 구동 주파수(예를 들어, 1Hz)로 구동하기 위한 제1 스캔 제어 신호(SCS1), 제2 스캔 제어 신호(SCS2), 및 데이터 제어 신호(DCS)를 출력할 수 있다.
구동 컨트롤러(100)는 멀티 주파수 모드(MFM, 도 3b 참조)에서 제1 표시 영역(AA1, 도 3b 참조)에 정지 영상 및 동영상을 동시에 표시할 수 있다. 구동 컨트롤러(100)는 상기 정지 영상의 지속 시간이 미리 설정된 시간에 도달할 때 제1 표시 영역(AA1, 도 3b 참조)을 노말 모드(NFM, 도 3a 참조)로 변경할 수 있다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 5에는 도 4에 도시된 데이터 라인들(DL1-DLm) 중 i번째 데이터 라인(DLi), 스캔 라인들(GL0-GLn+1) 중 j번째 스캔 라인들(GILj, GCLj, GWLj), j+1번째 스캔 라인(GWLj+1) 그리고 발광 제어 라인들(EML1-EMLn) 중 j번째 발광 제어 라인(EMLj)에 접속된 화소(PXij)의 등가 회로도를 예시적으로 도시하였다.
도 4에 도시된 복수의 화소들(PX) 각각은 도 5에 도시된 화소(PXij)의 등가 회로도와 동일한 회로 구성을 가질 수 있다.
복수의 화소들(PX) 각각은 발광 다이오드(ED) 및 발광 다이오드(ED)의 발광을 제어하는 화소 회로부(PXC)를 포함할 수 있다. 화소 회로부(PXC)는 1 개 이상의 트랜지스터 및 1 개 이상의 커패시터를 포함할 수 있다. 제1 구동 회로(300) 및 제2 구동 회로(400)는 화소 회로부(PXC)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
화소(PXij)의 화소 회로부(PXC)는 제1 내지 제7 트랜지스터들(T1-T7) 중 제3 및 제4 트랜지스터들(T3, T4)은 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터이고, 제1, 제2, 제5, 제6, 제7 트랜지스터들(T1, T2, T5, T6, T7) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터이다. 그러나 본 발명은 이에 한정되는 것은 아니고, 제1 내지 제7 트랜지스터들(T1-T7) 전체가 P-타입 트랜지스터 또는 N-타입 트랜지스터일 수 있다. 다른 실시예에서, 제1 내지 제7 트랜지스터들(T1-T7) 중 적어도 하나는 N-타입 트랜지스터이고, 나머지는 P-타입 트랜지스터일 수 있다. 또한 본 발명에 따른 화소의 회로 구성은 도 5에 제한되지 않는다. 도 5에 도시된 화소 회로부(PXC)는 하나의 예시에 불과하며, 화소 회로부(PXC)의 구성은 변형되어 실시될 수 있다.
도 5를 참조하면, 일 실시예에 따른 표시 장치의 화소(PXij)는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함할 수 있다. 이 실시예에서는 하나의 화소(PXij)가 하나의 발광 다이오드(ED)를 포함하는 예를 설명한다.
스캔 라인들(GILj, GCLj, GWLj, GWLj+1)은 스캔 신호들(GIj, GCj, GWj, GWj+1)을 각각 전달하고, 발광 제어 라인(EMLj)은 발광 신호(EMj)를 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di)를 전달한다. 데이터 신호(Di)는 표시 장치(DD, 도 4 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 제4 구동 전압 라인들(VL1, VL2, VL3, VL4)은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 전달할 수 있다.
제1 트랜지스터(T1)는 제5 트랜지스터(T5)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극, 커패시터(Cst)의 일단과 연결된 게이트 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 라인(DLi)이 전달하는 데이터 신호(Di)를 전달받아 발광 다이오드(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 스캔 라인(GWLj)과 연결된 게이트 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 스캔 라인(GWLj)을 통해 전달받은 스캔 신호(GWj)에 따라 턴 온되어 데이터 라인(DLi)으로부터 전달된 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 연결된 제2 전극, 스캔 라인(GCLj)과 연결된 게이트 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 스캔 라인(GCLj)을 통해 전달받은 스캔 신호(GCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 게이트 전극과 제2 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 제1 초기화 전압(VINT1)이 전달되는 제3 구동 전압 라인(VL3)과 연결된 제2 전극 및 스캔 라인(GILj)과 연결된 게이트 전극을 포함할 수 있다. 제4 트랜지스터(T4)는 스캔 라인(GILj)을 통해 전달받은 스캔 신호(GIj)에 따라 턴 온되어 제1 초기화 전압(VINT1)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 다이오드(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함할 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 라인(EMLj)을 통해 전달받은 발광 신호(EMj)에 따라 동시에 턴 온되고 이를 통해 제1 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 발광 다이오드(ED)에 전달될 수 있다.
제7 트랜지스터(T7)는 제6 트랜지스터(T6)의 제2 전극과 연결된 제1 전극, 제4 구동 전압 라인(VL4)과 연결된 제2 전극 및 스캔 라인(GWLj+1)과 연결된 게이트 전극을 포함할 수 있다. 제7 트랜지스터(T7)는 스캔 라인(GWLj+1)을 통해 전달받은 스캔 신호(GWj+1)에 따라 턴 온되어 발광 다이오드(ED)의 애노드의 전류를 제4 구동 전압 라인(VL4)으로 바이패스할 수 있다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극과 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결될 수 있다. 발광 다이오드(ED)의 캐소드(cathode)는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다. 일 실시예에 따른 화소(PXij)의 구조는 도 5에 도시한 구조에 한정되는 것은 아니고 한 화소(PXij)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
도 6은 도 5에 도시된 화소의 동작을 설명하기 위한 타이밍도이다.
도 5 및 도 6을 참조하면, 한 프레임(Fs) 내 초기화 기간 동안 스캔 라인(GILj)을 통해 하이 레벨의 스캔 신호(GIj)가 제공될 수 있다. 하이 레벨의 스캔 신호(GIj)에 응답해서 제4 트랜지스터(T4)가 턴 온되며, 제4 트랜지스터(T4)를 통해 제1 초기화 전압(VINT1)이 제1 트랜지스터(T1)의 게이트 전극에 전달되어서 제1 트랜지스터(T1)가 초기화될 수 있다.
다음, 데이터 프로그래밍 및 보상 기간 동안 스캔 라인(GLj)을 통해 하이 레벨의 스캔 신호(GCj)가 공급되면 제3 트랜지스터(T3)가 턴 온될 수 있다. 제1 트랜지스터(T1)는 턴 온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스될 수 있다. 또한 로우 레벨의 스캔 신호(GIj)에 의해 제2 트랜지스터(T2)가 턴 온될 수 있다. 그러면, 데이터 라인(DLi)으로부터 공급된 데이터 신호(Di)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압(Di-Vth)이 제1 트랜지스터(T1)의 게이트 전극에 인가될 수 있다. 즉, 제1 트랜지스터(T1)의 게이트 전극에 인가된 게이트 전압은 보상 전압(Di-Vth)이 될 수 있다.
커패시터(Cst)의 양단에는 제1 구동 전압(ELVDD)과 보상 전압(Di-Vth)이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.
한편, 제7 트랜지스터(T7)는 스캔 라인(GWLj+1)을 통해 로우 레벨의 스캔 신호(GWj+1)를 공급받아 턴 온될 수 있다. 제7 트랜지스터(T7)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로써 제7 트랜지스터(T7)를 통해 제4 구동 전압 라인(VL4)으로 빠져나갈 수 있다.
본 발명과 달리 블랙 영상을 표시하는 제1 트랜지스터(T1)의 최소 전류가 구동 전류로 흐를 경우에도 발광 다이오드(ED)가 발광하게 된다면 제대로 블랙 영상이 표시되지 않는다. 하지만, 본 발명의 일 실시예에 따른 화소(PXij) 내 제7 트랜지스터(T7)는 제1 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로써 발광 다이오드 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 제1 트랜지스터(T1)의 최소 전류란 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 제1 트랜지스터(T1)가 오프되는 조건에서의 전류를 의미할 수 있다. 이렇게 제1 트랜지스터(T1)를 오프시키는 조건에서의 최소 구동 전류(예를 들어 10pA 이하의 전류)가 발광 다이오드(ED)에 전달되어 블랙 휘도의 영상으로 표현될 수 있다. 블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우 바이패스 전류(Ibp)의 우회 전달의 영향이 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우에는 바이패스 전류(Ibp)의 영향이 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 제7 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 발광 다이오드(ED)의 발광 전류(Ied)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 제7 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다. 이 실시예에서, 바이패스 신호는 로우 레벨의 스캔 신호(GWj+1)이나, 반드시 이에 한정되는 것은 아니다.
다음, 발광 기간 동안 발광 제어 라인(EMLj)으로부터 공급되는 발광 신호(EMj)가 하이 레벨에서 로우 레벨로 변경될 수 있다. 발광 기간 동안 로우 레벨의 발광 신호(EMj)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 될 수 있다. 그러면, 제1 트랜지스터(T1)의 게이트 전극의 게이트 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 발광 다이오드(ED)에 공급되어 발광 다이오드(ED)에 전류(Ied)가 흐를 수 있다.
도 7은 도 4에 도시된 제1 구동 회로를 예시적으로 도시한 블록도이다.
도 4 및 도 7을 참조하면, 제1 구동 회로(300)는 발광 구동 회로(310), 제1 스캔 구동 회로(320), 제2 스캔 구동 회로(330), 및 제3 스캔 구동 회로(340)를 포함할 수 있다.
발광 구동 회로(310)는 제1 스캔 제어 신호(SCS1)에 응답해서 발광 제어 라인들(EML1-EMLn)로 제공될 발광 제어 신호들(EM1-EMk)을 출력할 수 있다. 이 실시예에서, n>k일 수 있다. 즉, 발광 제어 신호들(EM1-EMk) 각각이 발광 제어 라인들(EML1-EMLn) 중 대응하는 2개 이상의 발광 제어 라인들로 제공될 수 있다.
제1 스캔 구동 회로(320)는 제1 스캔 제어 신호(SCS1)에 응답해서 스캔 라인들(GIL1-GILn)로 제공될 스캔 신호들(GI1-GIk)을 출력할 수 있다. 이 실시예에서 n>k일 수 있다. 즉, 스캔 신호들(GI1-GIk) 각각이 스캔 라인들(GIL1-GILn) 중 대응하는 2개 이상의 스캔 라인들로 제공될 수 있다.
제2 스캔 구동 회로(330)는 제1 스캔 제어 신호(SCS1)에 응답해서 스캔 라인들(GCL1-GCLn)로 제공될 스캔 신호들(GC1-GCs)를 출력할 수 있다. 이 실시예에서 n>s일 수 있다. 즉, 스캔 신호들(GC1-GCs) 각각이 스캔 라인들(GCL1-GCLn) 중 대응하는 2개 이상의 스캔 라인들로 제공될 수 있다.
제3 스캔 구동 회로(340)는 제1 스캔 제어 신호(SCS1)에 응답해서 스캔 라인들(GWL1-GWLn)로 제공될 스캔 신호들(GW1-GWn)을 출력할 수 있다.
도 8은 도 4에 도시된 제2 구동 회로를 예시적으로 도시한 블록도이다.
도 8을 참조하면, 제2 구동 회로(400)는 발광 구동 회로(410), 제1 스캔 구동 회로(420), 제2 스캔 구동 회로(430), 및 제3 스캔 구동 회로(440)를 포함할 수 있다.
발광 구동 회로(410)는 제2 스캔 제어 신호(SCS2)에 응답하여 발광 제어 라인들(EML1-EMLn)로 제공될 발광 제어 신호들(EM1-EMk)을 출력할 수 있다.
제1 스캔 구동 회로(420)는 제2 스캔 제어 신호(SCS2)에 응답해서 스캔 라인들(GIL1-GILn)로 제공될 스캔 신호들(GI1-GIk)을 출력할 수 있다.
제2 스캔 구동 회로(430)는 제2 스캔 제어 신호(SCS2)에 응답해서 스캔 라인들(GCL1-GCLn)로 제공될 스캔 신호들(GC1-GCs)을 출력할 수 있다.
제3 스캔 구동 회로(440)는 제2 스캔 제어 신호(SCS2)에 응답해서 스캔 라인들(GWL1-GWLn)로 제공될 스캔 신호들(GW1-GWn)을 출력할 수 있다.
도 9는 도 7에 도시된 제1 구동 회로 및 도 8에 도시된 제2 구동 회로를 예시적으로 도시한 블록도이다.
도 7 내지 도 9를 참조하면, 표시 패널(DP)은 화소들(PX11-PX14, PX21-PX24, PX31-PX34, PX41-PX44, PX51-PX54, PX61-PX64, PX71-PX74, PX81-PX84)을 포함할 수 있다.
도 9에는 제1 방향(DR1)으로 4개, 제2 방향(DR2)으로 8 개의 화소들이 배치된 것을 일 예로 도시하나, 표시 패널(DP)이 포함하는 화소들의 개수는 다양하게 변경될 수 있다.
화소들(PX11, PX13, PX31, PX33, PX51, PX53, PX71, PX73)은 제1 색상 화소(예를 들면, 레드 화소)이고, 화소들(PX21, PX23, PX41, PX43, PX41, PX43, PX41, PX43)은 제2 색상 화소(예를 들면, 블루 화소)이고, 나머지 화소들(PX12, PX14, PX22, PX24, PX32, PX34, PX42, PX44, PX52, PX54, PX62, PX64, PX72, PX74, PX82, PX84)은 제3 색상 화소(예를 들면, 그린 화소)일 수 있다.
제1 구동 회로(300) 내 발광 구동 회로(310)는 발광 스테이지들(EMD1-EMD2)을 포함한다. 제1 구동 회로(300) 내 제1 스캔 구동 회로(320)는 제1 스캔 스테이지들(GID1-GID2)을 포함한다. 제1 구동 회로(300) 내 제2 스캔 구동 회로(330)는 제2 스캔 스테이지들(GCD1-GCD4)을 포함한다. 제1 구동 회로(300) 내 제3 스캔 구동 회로(340)는 제3 스캔 스테이지들(GWD1-GWD8)을 포함한다.
발광 스테이지들(EMD1-EMD2) 각각은 4개 행의 화소들(PX11-PX14, PX21-PX24, PX31-PX34, PX41-PX44)을 구동할 수 있다.
제1 스캔 스테이지들(GID1-GID2) 각각은 4개 행의 화소들(PX11-PX14, PX21-PX24, PX31-PX34, PX41-PX44)을 구동할 수 있다.
제2 스캔 스테이지들(GCD1-GCD4) 각각은 2개 행의 화소들(PX11-PX14, PX21-PX24, PX31-PX34, PX41-PX44)을 구동할 수 있다.
제3 스캔 스테이지들(GWD1-GWD8) 각각은 1개 행의 화소들(PX11-PX14, PX21-PX24, PX31-PX34, PX41-PX44)을 구동할 수 있다.
발광 스테이지들(EMD1-EMD2), 제1 스캔 스테이지들(GID1-GID2) 및 제2 스캔 스테이지들(GCD1-GCD4) 각각의 제2 방향(DR2)의 길이는 실질적으로 동일할 수 있다. 발광 스테이지들(EMD1-EMD2), 제1 스캔 스테이지들(GID1-GID2) 및 제2 스캔 스테이지들(GCD1-GCD4) 각각이 배치되는 회로 영역의 면적은 실질적으로 동일할 수 있다.
제3 스캔 스테이지들(GWD1-GWD8) 각각의 제2 방향(DR2)의 길이는 제2 스캔 스테이지들(GCD1-GCD4) 각각의 제2 방향(DR2)의 길이의 1/2일 수 있다. 제3 스캔 스테이지들(GWD1-GWD8) 각각이 배치되는 회로 영역은 발광 스테이지들(EMD1-EMD2), 제1 스캔 스테이지들(GID1-GID2) 및 제2 스캔 스테이지들(GCD1-GCD4) 각각이 배치되는 회로 영역보다 작은 면적을 가질 수 있다.
제2 구동 회로(400) 내 발광 구동 회로(410)는 발광 스테이지들(EMS1-EMS2)을 포함한다. 제2 구동 회로(400) 내 제1 스캔 구동 회로(420)는 제1 스캔 스테이지들(GIS1-GIS2)을 포함한다. 제2 구동 회로(400) 내 제2 스캔 구동 회로(430)는 제2 스캔 스테이지들(GCS1-GCS4)을 포함한다. 제2 구동 회로(400) 내 제3 스캔 구동 회로(440)는 제3 스캔 스테이지들(GWS1-GWS8)을 포함한다.
발광 스테이지들(EMS1-EMS2) 각각은 4개 행의 화소들(PX11-PX14, PX21-PX24, PX31-PX34, PX41-PX44)을 구동할 수 있다.
제1 스캔 스테이지들(GIS1-GIS2) 각각은 4개 행의 화소들(PX11-PX14, PX21-PX24, PX31-PX34, PX41-PX44)을 구동할 수 있다.
제2 스캔 스테이지들(GCS1-GCS4) 각각은 2개 행의 화소들(PX11-PX14, PX21-PX24, PX31-PX34, PX41-PX44)을 구동할 수 있다.
제3 스캔 스테이지들(GWS1-GWS8) 각각은 1개 행의 화소들(PX11-PX14, PX21-PX24, PX31-PX34, PX41-PX44)을 구동할 수 있다.
발광 스테이지들(EMS1-EMS2), 제1 스캔 스테이지들(GIS1-GIS2) 및 제2 스캔 스테이지들(GCS1-GCS4) 각각의 제2 방향(DR2)의 길이는 실질적으로 동일할 수 있다. 발광 스테이지들(EMS1-EMS2), 제1 스캔 스테이지들(GIS1-GIS2) 및 제2 스캔 스테이지들(GCS1-GCS4) 각각의 회로 영역의 면적은 실질적으로 동일할 수 있다.
제3 스캔 스테이지들(GWS1-GWS8) 각각의 제2 방향(DR2)의 길이는 제2 스캔 스테이지들(GCS1-GCS4) 각각의 제2 방향(DR2)의 길이의 1/2일 수 있다.
제3 스캔 스테이지들(GWS1-GWS8) 각각이 배치되는 회로 영역은 발광 스테이지들(EMS1-EMS2), 제1 스캔 스테이지들(GIS1-GIS2) 및 제2 스캔 스테이지들(GCS1-GCS4) 각각이 배치되는 회로 영역보다 작은 면적을 가질 수 있다.
도 9에 도시된 예에서, 제1 스캔 스테이지들(GID1-GID2)과 제2 스캔 스테이지들(GCD1-GCD4)은 서로 독립적인 회로로 구성될 수 있다. 또한 제1 스캔 스테이지들(GIS1-GIS2)과 제2 스캔 스테이지들(GCS1-GCS4)은 서로 독립적인 회로로 구성될 수 있다.
도 10은 제1 구동 회로 내 발광 스테이지들, 제1 스캔 스테이지들, 및 제2 스캔 스테이지들을 예시적으로 도시한 회로도이다.
도 9 및 도 10을 참조하면, 제1 구동 회로(300)는 복수의 마스킹 회로들(MS11, MS12, MS21, MS22) 및 복수의 전달 회로들(TS11-TS15, TS21-TS212)을 더 포함할 수 있다.
복수의 마스킹 회로들(MS11, MS12, MS21, MS22)은 복수의 스캔 스테이지들(GID1-GID7, GCD1-GCD14) 중 일부에 각각 전기적으로 연결될 수 있다. 복수의 전달 회로들(TS11-TS15, TS21-TS212)은 복수의 스캔 스테이지들(GID1-GID7, GCD1-GCD14) 중 나머지에 각각 전기적으로 연결될 수 있다.
발광 스테이지들(EMD1-EMD7) 각각은 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2) 및 캐리 신호를 수신하고, 발광 제어 신호들(EM1-EM7)을 출력할 수 있다.
발광 제어 신호들(EM1-EM7) 각각은 제2 방향(DR2)으로 4 개 행의 화소들(PX)로 공통으로 제공될 수 있다. 예를 들어, 발광 스테이지(EMD1)로부터 출력되는 발광 제어 신호(EM1)는 1번째 행부터 4번째 행까지의 화소들(PX)로 제공될 수 있다.
1번째 발광 스테이지(EMD1)는 시작 신호(FLM_EM)를 캐리 신호로써 수신할 수 있다. 1번째 발광 스테이지(EMD1)를 제외한 발광 스테이지들(EMD2-EMD7) 각각은 이전 발광 스테이지로부터 출력되는 발광 제어 신호를 캐리 신호로써 수신할 수 있다. 예를 들어, 2번째 발광 스테이지(EMD2)는 1번째 발광 스테이지(EMD1)로부터 출력되는 발광 제어 신호(EM1)를 캐리 신호로써 수신할 수 있다.
마스킹 회로(MS11)는 제1 마스킹 신호(MSK1) 및 제2 마스킹 신호(MSK2)에 응답하여 1번째 제1 스캔 스테이지(GID1)로부터 출력되는 스캔 신호(GI1)를 마스킹 캐리 신호로써 선택적으로 출력할 수 있다.
마스킹 회로(MS12)는 제1 마스킹 신호(MSK1) 및 제2 마스킹 신호(MSK2)에 응답하여 6번째 제1 스캔 스테이지(GID6)로부터 출력되는 스캔 신호(GI6)를 마스킹 캐리 신호로써 선택적으로 출력할 수 있다.
마스킹 회로(MS21)는 제3 마스킹 신호(MSK3) 및 제4 마스킹 신호(MSK4)에 응답하여 2번째 제2 스캔 스테이지(GCD2)로부터 출력되는 스캔 신호(GC2)를 마스킹 캐리 신호로써 선택적으로 출력할 수 있다.
마스킹 회로(MS22)는 제3 마스킹 신호(MSK3) 및 제4 마스킹 신호(MSK4)에 응답하여 12번째 제2 스캔 스테이지(GCD12)로부터 출력되는 스캔 신호(GC12)를 마스킹 캐리 신호로써 선택적으로 출력할 수 있다.
전달 회로(TS11)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 2번째 제1 스캔 스테이지(GID2)로부터 출력되는 스캔 신호(GI2)를 캐리 신호로써 출력할 수 있다. 제1 전압(VGL) 및 제2 전압(VGH)은 전압 발생기(400, 도 4 참조)로부터 제공될 수 있다.
전달 회로(TS12)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 3번째 제1 스캔 스테이지(GID3)로부터 출력되는 스캔 신호(GI3)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS13)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 4번째 제1 스캔 스테이지(GID4)로부터 출력되는 스캔 신호(GI4)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS14)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 5번째 제1 스캔 스테이지(GID5)로부터 출력되는 스캔 신호(GI5)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS15)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 7번째 제1 스캔 스테이지(GID7)로부터 출력되는 스캔 신호(GI7)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS21)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 1번째 제2 스캔 스테이지(GCD1)로부터 출력되는 스캔 신호(GC1)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS22)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 3번째 제2 스캔 스테이지(GCD3)로부터 출력되는 스캔 신호(GC3)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS23)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 4번째 제2 스캔 스테이지(GCD4)로부터 출력되는 스캔 신호(GC4)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS24)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 5번째 제2 스캔 스테이지(GCD5)로부터 출력되는 스캔 신호(GC5)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS25)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 6번째 제2 스캔 스테이지(GCD6)로부터 출력되는 스캔 신호(GC6)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS26)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 7번째 제2 스캔 스테이지(GCD7)로부터 출력되는 스캔 신호(GC7)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS27)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 8번째 제2 스캔 스테이지(GCD8)로부터 출력되는 스캔 신호(GC8)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS28)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 9번째 제2 스캔 스테이지(GCD9)로부터 출력되는 스캔 신호(GC9)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS29)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 10번째 제2 스캔 스테이지(GCD10)로부터 출력되는 스캔 신호(GC10)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS210)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 11번째 제2 스캔 스테이지(GCD11)로부터 출력되는 스캔 신호(GC11)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS211)는 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 13번째 제2 스캔 스테이지(GCD13)로부터 출력되는 스캔 신호(GC13)를 캐리 신호로써 출력할 수 있다.
전달 회로(TS212) 제1 전압(VGL) 및 제2 전압(VGH)에 응답하여 14번째 제2 스캔 스테이지(GCD14)로부터 출력되는 스캔 신호(GC14)를 캐리 신호로써 출력할 수 있다.
도 10에서는 1번째 및 6번째 제1 스캔 스테이지들(GID1, GID6)에 마스킹 회로들(MS11, MS12)이 각각 전기적으로 연결된 것을 예시적으로 도시하였으나, 본 발명의 일 실시예에 따른 마스킹 회로들(MS11, MS12)이 전기적으로 연결되는 제1 스캔 스테이지들(GID1-GID7)은 이에 제한되지 않고, 회로의 설계에 따라 다양하게 제공될 수 있다. 또한, 2번째 및 12번째 제2 스캔 스테이지들(GCD2, GCD12)에 마스킹 회로들(MS21, MS22)이 각각 전기적으로 연결된 것을 예시적으로 도시하였으나, 본 발명의 일 실시예에 따른 마스킹 회로들(MS21, MS22)이 전기적으로 연결되는 제2 스캔 스테이지들(GCD1-GCD14)은 이에 제한되지 않고, 회로의 설계에 따라 다양하게 제공될 수 있다.
제1 스캔 스테이지들(GID1-GID7) 각각은 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2), 및 캐리 신호를 수신하고, 스캔 신호들(GI1-GI7)을 출력할 수 있다.
스캔 신호들(GI1-GI7) 각각은 제2 방향(DR2)으로 4개 행의 화소들(PX)로 공통으로 제공될 수 있다. 예를 들어, 제1 스캔 스테이지(GID1)로부터 출력되는 스캔 신호(GI1)는 1번째 행부터 4번째 행까지의 화소들(PX)로 제공될 수 있다.
1번째 제1 스캔 스테이지(GID1)는 시작 신호(FLM_GI)를 캐리 신호로써 수신할 수 있다. 2번째 제1 스캔 스테이지(GID2)는 마스킹 회로(MS11)로부터 출력되는 마스킹 캐리 신호를 수신할 수 있다. 7번째 제1 스캔 스테이지(GID7)는 마스킹 회로(MS12)로부터 출력되는 마스킹 캐리 신호를 수신할 수 있다. 제1 스캔 스테이지들(GID1, GID2, GID7)을 제외한 제1 스캔 스테이지들(GID3, GID4, GID5, GID6)은 전달 회로들(TS11-TS14)로부터 각각 출력되는 스캔 신호를 캐리 신호로써 수신할 수 있다.
제2 스캔 스테이지들(GCD1-GCD14) 각각은 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2), 및 캐리 신호를 수신하고, 스캔 신호들(GC1-GC14)을 출력할 수 있다.
스캔 신호들(GC1-GC14) 각각은 제2 방향(DR2)으로 2개의 행의 화소들(PX)로 공통으로 제공될 수 있다. 예를 들어, 제2 스캔 스테이지(GCD1)로부터 출력되는 스캔 신호(GC1)는 1번째 행 및 2번째 행의 화소들(PX)로 제공될 수 있다.
1번째 제2 스캔 스테이지(GCD1)는 시작 신호(FLM_GC)를 캐리 신호로써 수신할 수 있다. 2번째 제2 스캔 스테이지(GCD2)는 마스킹 회로(MS21)로부터 출력되는 마스킹 캐리 신호를 수신할 수 있다. 14번째 제2 스캔 스테이지(GCD14)는 마스킹 회로(MS22)로부터 출력되는 마스킹 캐리 신호를 수신할 수 있다. 제2 스캔 스테이지(GCD1, GCD2, GCD14)를 제외한 제2 스캔 스테이지들(GCD3-GCD13)은 전달 회로들(TS21-TS212)로부터 각각 출력되는 스캔 신호를 캐리 신호로써 수신할 수 있다.
복수의 마스킹 회로들(MS11, MS12, MS21, MS22) 및 복수의 전달 회로들(TS11-TS15, TS21-TS212) 각각의 회로 영역의 면적은 실질적으로 동일할 수 있다.
본 발명과 달리, 전달 회로들(TS21-TS212)이 배치되지 않는 경우, 복수의 스캔 스테이지들이 배치된 영역들 각각은 마스킹 회로들의 배치 유무에 따라 회로의 밀도가 상이할 수 있다. 이 경우, 회로의 트랜지스터 사이의 특성 차이가 발생할 수 있다. 다만, 본 발명에 따르면, 제1 구동 회로(300)는 복수의 마스킹 회로들(MS11, MS12, MS21, MS22) 및 복수의 전달 회로들(TS11-TS15, TS21-TS212)을 포함할 수 있다. 복수의 마스킹 회로들(MS11, MS12, MS21, MS22)은 복수의 스캔 스테이지들(GID1-GID7, GCD1-GCD14) 중 일부에 각각 전기적으로 연결될 수 있다. 복수의 전달 회로들(TS11-TS15, TS21-TS212)은 복수의 스캔 스테이지들(GID1-GID7, GCD1-GCD14) 중 나머지에 각각 전기적으로 연결될 수 있다. 즉, 복수의 스캔 스테이지들(GID1-GID7, GCD1-GCD14)이 배치된 영역들 각각은 동일한 트랜지스터의 수를 가질 수 있고, 회로 밀도가 동일할 수 있다. 상기 영역들에는 동일한 부하가 가해지고, 상기 영역들에 배치된 복수의 스캔 스테이지들(GID1-GID7, GCD1-GCD14) 각각은 동일한 특성을 가질 수 있다. 따라서, 복수의 화소들(PX)의 행 간 휘도 편차가 감소될 수 있다. 또한, 복수의 화소들(PX) 사이의 서로 상이한 전기적 간섭에 의해 표시 패널(DP)의 화질이 감소되는 크로스 토크 현상이 감소될 수 있다.
도 10에서는 제1 스캔 스테이지들(GID1-GID7) 중 5개마다 마스킹 회로들(MS11, MS12)이 배치되고, 제2 스캔 스테이지들(GCD1-GCD14) 중 10개마다 마스킹 회로들(MS21, MS22)이 배치되는 것을 예시적으로 도시되었으나, 이에 한정되지 않으며, 마스킹 회로들(MS11, MS12, MS21, MS22)의 위치는 다양하게 변경될 수 있다.
도 10에서는 제3 스캔 구동 회로(340, 도 7 참조) 내 제3 스캔 스테이지들이 도시되지 않았으나, 제3 스캔 스테이지들은 제1 스캔 스테이지들(GID1-GID7) 및 제2 스캔 스테이지들(GCD1-GCD14)과 동일한 방식으로 구성될 수 있다.
또한, 제2 구동 회로(400, 도 8 참조)도 도 10에 도시된 제1 구동 회로(300)와 유사한 회로 구성을 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 제1 구동 회로 내 1번째 제2 스캔 스테이지 및 전달 회로를 도시한 회로도이다.
도 11에는 도 10에 도시된 1번째 제2 스캔 스테이지(GCD1) 및 전달 회로(TS21)를 예시적으로 도시하였다. 도 10에 도시된 제2 스캔 스테이지(GCD1-GCD14) 각각은 도 11에 도시된 1번째 제2 스캔 스테이지(GCD1)와 동일한 회로 구성을 포함할 수 있다. 도 10에 도시된 전달 회로들(TS21-TS212) 각각은 도 11에 도시된 전달 회로(TS21)와 동일한 회로 구성을 가질 수 있다.
도 11을 참조하면, 제2 스캔 스테이지(GCD1)는 제1 내지 제4 입력 단자들(IN1-IN4), 제1 및 제2 전압 단자들(V1, V2), 스캔 출력 단자(OUT1), 트랜지스터들(M1-M13), 및 커패시터들(NC1-NC3)을 포함할 수 있다. 트랜지스터들(M1-M13) 각각은 P-타입 트랜지스터로 도시되고 설명되나, 본 발명은 이에 한정되지 않는다. 예를 들어, 트랜지스터들(M1-M13) 중 일부 또는 전부 N-타입 트랜지스터일 수 있다.
제2 스캔 스테이지(GCD1)는 제1 내지 제3 입력 단자들(IN1-IN3)을 통해 제3 클럭 신호(CLK3), 제4 클럭 신호(CLK4), 및 시작 신호(FLM_GC)를 수신하고, 제1 및 제2 전압 단자들(V1, V2)을 통해 제1 전압(VGL) 및 제2 전압(VGH)을 수신할 수 있다. 제2 스캔 스테이지(GCD1)는 스캔 출력 단자(OUT1)를 통해 스캔 신호(GC1)를 출력할 수 있다.
도 10에 도시된 제2 스캔 스테이지들(GCD1-GCD14) 중 일부 스캔 스테이지들(예를 들어, 홀수 번째 스캔 스테이지들) 각각의 제1 입력 단자(IN1)는 제3 클럭 신호(CLK3)를 수신하고, 제2 입력 단자들(IN2)는 제4 클럭 신호들(CLK4)를 수신할 수 있다. 또한, 제2 스캔 스테이지들(GCD1-GCD14) 중 일부 스캔 스테이지들(예를 들어, 짝수 번째 스캔 스테이지들) 각각은 제1 입력 단자(IN1)는 제4 클럭 신호(CLK4)를 수신하고, 제2 입력 단자(IN20은 제3 클럭 신호(CLK3)를 수신할 수 있다.
트랜지스터(M1)는 제3 입력 단자(IN3)와 제1 노드(N1) 사이에 연결되고, 제4 입력 단자(IN4)에 연결된 게이트 전극을 포함할 수 있다. 트랜지스터(M2)는 제2 전압 단자(V2)와 제6 노드(N6) 사이에 연결되고, 제4 노드(N4)에 연결된 게이트 전극을 포함할 수 있다. 트랜지스터(M3)는 제6 노드(N6)와 제2 입력 단자(IN2) 사이에 연결되고, 제2 노드(N2)에 연결된 게이트 전극을 포함할 수 있다.
트랜지스터들(M4-1, M4-2)는 제4 노드(N4)와 제1 입력 단자(IN1) 사이에 직렬로 연결될 수 있다. 트랜지스터들(M4-1, M4-2) 각각은 제1 노드(N1)와 연결된 게이트 전극을 포함할 수 있다. 트랜지스터(M5)는 제4 노드(N4)와 제1 전압 단자(V1) 사이에 연결되고, 제1 입력 단자(IN1)에 연결된 게이트 전극을 포함할 수 있다. 트랜지스터(M6)는 제3 노드(N3)와 제7 노드(N7) 사이에 연결되고, 제2 입력 단자(IN2)에 연결된 게이트 전극을 포함할 수 있다. 트랜지스터(M7)는 제7 노드(N7)와 제2 입력 단자(IN2) 사이에 연결되고, 제5 노드(N5)에 연결된 게이트 전극을 포함할 수 있다.
트랜지스터(M8)는 제2 전압 단자(V2)와 제3 노드(N3) 사이에 연결되고, 제1 노드(N1)에 연결된 게이트 전극을 포함할 수 있다. 트랜지스터(M9)는 제2 전압 단자(V2)와 스캔 출력 단자(OUT1) 사이에 연결되고, 제3 노드(N3)에 연결된 게이트 전극을 포함할 수 있다. 트랜지스터(M10)는 스캔 출력 단자(OUT1)와 제1 전압 단자(V1) 사이에 연결되고, 제2 노드(N2)에 연결된 게이트 전극을 포함할 수 있다. 트랜지스터(M11)는 제4 노드(N4)와 제5 노드(N5) 사이에 연결되고, 제1 전압 단자(V1)에 연결된 게이트 전극을 포함할 수 있다. 트랜지스터(M12)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결되고, 제1 전압 단자(V1)에 연결된 게이트 전극을 포함할 수 있다.
트랜지스터(M13)는 제2 전압 단자(V2)와 제1 노드(N1) 사이에 연결되고, 제4 입력 단자(IN4)와 연결된 게이트 전극을 포함한다. 제4 입력 단자(IN4)는 리셋 신호(ESR)를 수신한다. 리셋 신호(ESR)는 구동 컨트롤러(100, 도 4 참조)로부터 제공되는 제1 스캔 제어 신호(SCS1, 도 4 참조) 및 제2 스캔 제어 신호(SCS2, 도 4 참조)에 포함된 신호일 수 있다.
리셋 신호(ESR)는 전자 장치(DD, 도 1 참조)가 파워 온 또는 리셋 될 때 로우 레벨로 활성화되는 신호일 수 있다. 리셋 신호(ESR)가 로우 레벨이면 트랜지스터(M13)가 턴 온되어서 제1 노드(N1) 및 제2 노드(N2)가 제2 전압(VGH)의 전압 레벨 즉, 하이 레벨로 유지된다. 따라서, 트랜지스터들(M3, M4-1, M4-2, M8, M10)이 턴 오프 상태로 유지되므로 스캔 출력 단자(OUT1)로 출력되는 스캔 신호(GC1)가 원하지 않는 레벨로 출력되는 것을 방지할 수 있다.
커패시터(NC1)는 제2 입력 단자(IN2)와 제3 노드(N3) 사이에 연결될 수 있다. 커패시터(NC2)는 제5 노드(N5) 및 제7 노드(N7) 사이에 연결될 수 있다. 커패시터(NC3)는 제6 노드(N6) 및 제2 노드(N2) 사이에 연결될 수 있다.
전달 회로(TS21)는 제1 및 제2 전달 트랜지스터들(MT1, MT2), 제1 및 제2 입력 단자들(MIN1, MIN2) 및 캐리 출력 단자(OUT2)를 포함할 수 있다.
전달 회로(TS21)는 제1 입력 단자(MIN1)를 통해 수신되는 제1 전압(VGL)에 응답하여 캐리 신호(CR1)를 출력할 수 있다. 전달 회로(TS21)는 제2 입력 단자(MIN2)를 통해 수신되는 제2 전압(VGH)에 응답하여 캐리 신호(CR1)가 제1 전압(VGL)으로 설정되는 것을 방지할 수 있다. 예를 들어, 제1 전달 트랜지스터(MT1)는 항상 온 상태를 유지할 수 있고, 제2 전달 트랜지스터(MT2)는 항상 오프 상태를 유지할 수 있다.
제1 전달 트랜지스터(MT1)는 스캔 출력 단자(OUT1)와 캐리 출력 단자(OUT2) 사이에 연결되고, 제1 전압(VGL)에 연결된 게이트 전극을 포함할 수 있다. 제2 전달 트랜지스터(MT2)는 제1 전압 단자(V1)와 캐리 출력 단자(OUT2) 사이에 연결되고, 제2 전압(VGH)에 연결된 게이트 전극을 포함할 수 있다.
도 12는 본 발명의 일 실시예에 따른 제1 구동 회로 내의 2번째 제2 스캔 스테이지 및 마스킹 회로를 도시한 회로도이다. 도 12를 설명함에 있어서 도 11을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 12를 참조하면, 제2 스캔 스테이지(GCD2)는 제1 내지 제3 입력 단자들(IN1-IN3)을 통해 제3 클럭 신호(CLK3), 제4 클럭 신호(CLK4), 및 캐리 신호(CR1)를 수신할 수 있다. 제2 스캔 스테이지(GCD2)는 스캔 출력 단자(OUT1)를 통해 스캔 신호(GC2)를 출력할 수 있다. 제3 입력 단자(IN3)를 통해 입력되는 캐리 신호(CR1)는 1번째 제2 스캔 스테이지(GCD1)로부터 출력되는 스캔 신호(GI2)이다.
마스킹 회로(MS21)는 제1 및 제2 마스킹 트랜지스터들(MM1, MM2), 제1 및 제2 입력 단자들(MIN1, MIN2), 및 캐리 출력 단자(OUT2)를 포함할 수 있다.
마스킹 회로(MS21)는 제1 입력 단자(MIN1)를 통해 수신되는 제3 마스킹 신호(MSK3)에 응답하여 캐리 신호(CR2)의 출력을 중지(또는 마스킹)하고, 제2 입력 단자(MIN2)를 통해 수신되는 제4 마스킹 신호(MSK4)에 응답하여 캐리 신호(CR2)를 제1 전압(VGL)으로 설정할 수 있다.
제1 마스킹 트랜지스터(MM1)는 스캔 출력 단자(OUT1)와 캐리 출력 단자(OUT2) 사이에 연결되고, 제1 입력 단자(MIN1)에 연결된 게이트 전극을 포함할 수 있다. 제2 마스킹 트랜지스터(MM2)는 제1 전압 단자(V1) 및 캐리 출력 단자(OUT2) 사이에 연결되고, 제2 입력 단자(MIN2)에 연결된 게이트 전극을 포함할 수 있다.
제1 입력 단자(MIN1)를 통해 수신되는 제3 마스킹 신호(MSK3)가 로우 레벨이고, 제2 입력 단자(MIN2)를 통해 수신되는 제4 마스킹 신호(MSK4)가 하이 레벨이면, 마스킹 회로(MS21)는 스캔 신호(GC2)를 캐리 신호(CR2)로 출력할 수 있다.
제1 입력 단자(MIN1)를 통해 수신되는 제3 마스킹 신호(MSK3)가 하이 레벨이고, 제2 입력 단자(MIN2)를 통해 수신되는 제4 마스킹 신호(MSK4)가 로우 레벨이면, 마스킹 회로(MS21)는 스캔 신호(GC2)를 캐리 신호(CR2)로 출력할 수 없으며, 캐리 신호(CR2)는 제1 전압(VGL)으로 유지될 수 있다.
도 13a는 본 발명의 일 실시예에 따른 마스킹 신호, 스캔 신호, 및 캐리 신호를 도시한 파형도이다. 도 13b는 본 발명과 다른 비교예의 파형을 도시한 것이다.
도 10 내지 도 13a를 참조하면, 스캔 신호(GC2)는 제1 레벨(LV1)을 갖는 제1 부분(P1) 및 제1 부분(P1) 이후에 제공되고, 제1 레벨(LV1)보다 낮은 제2 레벨(LV2)을 갖는 제2 부분(P2)을 포함할 수 있다.
본 발명에 따르면, 스캔 신호들 각각은 제1 부분(P1) 및 제2 부분(P2)을 포함할 수 있다. 제1 레벨(LV1)보다 낮은 제2 레벨(LV2)을 갖는 제2 부분(P2)에 의해 상기 스캔 신호들을 구동하는 회로의 크기가 감소될 수 있다. 즉, 스캔 구동 회로들(320, 330, 340, 도 7 참조)의 크기가 감소될 수 있다. 따라서, 비표시 영역(NDA, 도 1 참조)의 면적을 감소된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
제3 마스킹 신호(MSK3) 및 제4 마스킹 신호(MSK4) 각각의 폭(MW)은 스캔 신호(GC2)의 폭(GW)보다 클 수 있다. 예를 들어, 신호의 폭은 상기 신호가 하이 레벨일때의 시간을 의미하거나 상기 신호가 로우 레벨일때의 시간을 의미할 수 있다.
제3 마스킹 신호(MSK3) 및 제4 마스킹 신호(MSK4)는 스캔 신호(GC2)를 커버할 수 있다. 제3 마스킹 신호(MSK3) 및 제4 마스킹 신호(MSK4)는 스캔 신호(GC2)와 중첩할 수 있다.
마스킹 회로(MS21)는 제1 입력 단자(MIN1)를 통해 수신되는 제3 마스킹 신호(MSK3)가 하이 레벨이면, 스캔 신호(GC2)가 캐리 신호(CR2)로 출력되는 것을 중지(또는 마스킹)할 수 있다.
마스킹 회로(MS21)는 제2 입력 단자(MIN2)를 통해 수신되는 제4 마스킹 신호(MSK4)가 로우 레벨이면, 캐리 신호(CR2)를 제1 전압(VGL)으로 설정할 수 있다.
제1 전압(VGL)으로 설정된 캐리 신호(CR2)를 수신한 제2 스캔 스테이지(GCD3)로부터 출력되는 스캔 신호(GC3)는 로우 레벨로 유지될 수 있다. 따라서, 전달 회로(TS22)로부터 출력되는 캐리 신호(CR3)는 로우 레벨로 유지될 수 있다.
도 13a에서는 제2 스캔 스테이지(GCD2)에 전기적으로 연결된 마스킹 회로(MS21)를 제어하여 멀티 주파수 모드(MFM, 도 2b 참조)로 구동하는 것을 도시하였으나, 이에 제한되지 않는다. 예를 들어, 제2 스캔 스테이지(GCD12)에 전기적으로 연결된 마스킹 회로(MS22)를 제어하여 멀티 주파수 모드(MFM, 도 2b 참조)로 구동할 수도 있고, 이 경우, 제2 표시 영역(DA2, 도 1 참조)의 제2 방향(DR2)의 길이가 증가할 수 있다. 즉, 제3 및 제4 마스킹 신호들(MSK3, MSK4)의 신호 레벨에 따라 제1 표시 영역(DA1, 도 1 참조) 및 제2 표시 영역(DA2, 도 1 참조)의 제2 방향(DR2)의 길이를 조절할 수 있다.
도 13a에서는 스캔 신호들(GC2, GC3)만을 예시적으로 도시하였으나, 제1 스캔 구동 회로(320, 도 7 참조), 및 제3 스캔 구동 회로(340, 도 7 참조) 그리고 제1 스캔 구동 회로(420, 도 8 참조), 및 제3 스캔 구동 회로(440, 도 8 참조)는 스캔 신호들(GC2, GC3)과 유사하게 스캔 신호들(GC1, GW1)을 구동할 수 있다.
본 발명과 달리 도 13b를 참조하면, 제3 마스킹 신호(MSK-P)의 폭(MW-P)은 스캔 신호(GC2)의 폭(GW)보다 작거나 같을 수 있다. 이 경우, 제3 마스킹 신호(MSK-P)는 스캔 신호(GC2)를 커버하지 못할 수 있다. 제3 마스킹 신호(MSK-P)를 수신한 마스킹 회로(MS21)는 스캔 신호(GC2)가 캐리 신호(CR2-P)로 출력되는 것을 일부만 중지(또는 마스킹)할 수 있고, 제1 잔류 캐리 신호(RS1)를 출력할 수 있다. 잔류 캐리 신호(RS1)를 포함하는 캐리 신호(CR2-P)를 수신한 제2 스캔 스테이지(GCD3)로부터 출력되는 스캔 신호(GC3-P)는 잔류 스캔 신호(RS2)를 포함할 수 있다. 전달 회로(TS22)로부터 출력되는 캐리 신호(CR3-P)는 제2 잔류 캐리 신호(RS3)를 포함할 수 있다. 즉, 제1 잔류 캐리 신호(RS1)에 의해 스캔 신호(GC3-P)의 파형에 영향을 주어 복수의 화소들(PX)의 행 간 휘도 편차가 발생할 수 있다. 하지만, 본 발명에 따르면, 제3 마스킹 신호(MSK3) 및 제4 마스킹 신호(MSK4)는 스캔 신호(GC2)를 커버할 수 있다. 마스킹 회로(MS21)는 스캔 신호(GC2)가 캐리 신호(CR2)로 출력되는 것을 중지(또는 마스킹)할 수 있다. 전달 회로(TS22)로부터 출력되는 캐리 신호(CR3)는 로우 레벨로 유지될 수 있다. 따라서, 복수의 화소들(PX)의 행 간 휘도 편차가 발생하는 것을 방지할 수 있다.
또는, 본 발명과 달리, 제3 마스킹 신호(MSK-P)의 폭(MW-P)은 스캔 신호(GC2)의 폭(GW)보다 클 수 있으나, 제3 마스킹 신호(MSK-P)가 스캔 신호(GC2)를 커버하지 못할 수 있다. 제3 마스킹 신호(MSK-P)를 수신한 마스킹 회로(MS21)는 스캔 신호(GC2)가 캐리 신호(CR2-P)로 출력되는 것을 일부만 중지(또는 마스킹)할 수 있고, 제1 잔류 캐리 신호(RS1)를 출력할 수 있다. 따라서, 제1 잔류 캐리 신호(RS1)에 의해 스캔 신호(GC3-P)의 파형에 영향을 주어 복수의 화소들(PX)의 행 간 휘도 편차가 발생할 수 있다. 하지만, 본 발명에 따르면, 제3 마스킹 신호(MSK3) 및 제4 마스킹 신호(MSK4)는 스캔 신호(GC2)를 커버할 수 있다. 마스킹 회로(MS21)는 스캔 신호(GC2)가 캐리 신호(CR2)로 출력되는 것을 중지(또는 마스킹)할 수 있다. 전달 회로(TS22)로부터 출력되는 캐리 신호(CR3)는 로우 레벨로 유지될 수 있다. 따라서, 복수의 화소들(PX)의 행 간 휘도 편차가 발생하는 것을 방지할 수 있다.
도 14는 본 발명의 일 실시예에 따른 마스킹 신호 및 스캔 신호를 도시한 파형도이다.
도 10 내지 도 14를 참조하면, 마스킹 회로(MS11)와 전기적으로 연결된 제1 스캔 스테이지(GID1)가 출력하는 스캔 신호(GI1)는 제1 폭(GW1)을 가질 수 있다. 마스킹 회로(MS12)와 전기적으로 연결된 제1 스캔 스테이지(GID6)가 출력하는 스캔 신호(GI6)는 제2 폭(GW2)을 가질 수 있다. 제1 폭(GW1) 및 제2 폭(GW2)은 실질적으로 동일할 수 있다.
마스킹 회로(MS11)와 전기적으로 연결된 제1 스캔 스테이지(GID1)가 출력하는 스캔 신호(GI1)는 마스킹 회로(MS12)와 전기적으로 연결된 제1 스캔 스테이지(GID6)가 출력하는 스캔 신호(GI6)와 비중첩할 수 있다.
스캔 신호(GI1)는 제1 마스킹 신호(MSK1) 및 제2 마스킹 신호(MSK2)와 비중첩할 수 있다. 본 발명에 따르면, 스캔 신호(GI1)는 제1 마스킹 신호(MSK1) 및 제2 마스킹 신호(MSK2)의 영향을 받지 않을 수 있다. 따라서, 스캔 신호(GI1)가 제공되는 화소(PX) 행과 인접한 화소(PX) 행 사이의 휘도 편차가 발생하는 것을 방지할 수 있다. 또한, 복수의 화소들(PX) 사이의 서로 상이한 전기적 간섭에 의해 표시 패널(DP)의 화질이 감소되는 크로스 토크 현상이 감소될 수 있다.
제1 마스킹 신호(MSK1)는 제3 폭(MW1)을 가질 수 있다. 제2 마스킹 신호(MSK2)는 제4 폭(MW2)을 가질 수 있다. 제3 폭(MW1) 및 제4 폭(MW2)은 실질적으로 동일할 수 있다.
제3 폭(MW1) 및 제4 폭(MW2)은 제1 폭(GW1) 및 제2 폭(GW2)보다 클 수 있다.
제1 마스킹 신호(MSK1) 및 제2 마스킹 신호(MSK2)는 스캔 신호(GI6)를 커버할 수 있다. 제1 마스킹 신호(MSK1) 및 제2 마스킹 신호(MSK2)는 스캔 신호(GI6)와 중첩할 수 있다.
마스킹 회로(MS12)는 제1 마스킹 신호(MSK1)가 하이 레벨이면, 스캔 신호(GC6)가 캐리 신호로 출력되는 것을 중지(또는 마스킹)할 수 있다. 마스킹 회로(MS12)는 제2 마스킹 신호(MSK2)가 로우 레벨이면, 상기 캐리 신호를 제1 전압(VGL)으로 설정할 수 있다.
제1 전압(VGL)으로 설정된 상기 캐리 신호를 수신한 제1 스캔 스테이지(GID7)로부터 출력되는 스캔 신호(GI7)는 로우 레벨로 유지될 수 있다. 따라서, 전달 회로(TS15)로부터 출력되는 캐리 신호는 로우 레벨로 유지될 수 있다.
도 14에서는 스캔 신호들(GI1-GI7)만을 예시적으로 도시하였으나, 제2 스캔 구동 회로(330, 도 7 참조), 및 제3 스캔 구동 회로(340, 도 7 참조) 그리고 제2 스캔 구동 회로(430, 도 8 참조), 및 제3 스캔 구동 회로(440, 도 8 참조)는 스캔 신호들(GI1-GI7)과 유사하게 스캔 신호들(GC1, GW1, 도 7 참조)을 구동할 수 있다.
도 15는 본 발명의 일 실시예에 따른 멀티 주파수 모드에서 스캔 신호들을 도시한 파형도이다.
도 1 및 도 15를 참조하면, 멀티 주파수 모드(MFM, 도 3b 참조)에서 스캔 신호들(GI1-GI1920)의 주파수는 120Hz이고, 스캔 신호들(GI1921-GI3840)의 주파수는 1Hz일 수 있다.
스캔 신호들(GI1-GI1920)은 제1 프레임(F1) 내지 제120 프레임(F120) 각각에서 하이 레벨로 활성화되고, 스캔 신호들(GI1921-GI3840)은 제1 프레임(F1)에서만 하이 레벨로 활성화될 수 있다.
본 발명에 따르면, 동영상이 표시되는 제1 표시 영역(DA1)은 노말 주파수(예를 들어, 120Hz)의 스캔 신호들(GI1-GI1920)로 구동되고, 정지 영상이 표시되는 제2 표시 영역(DA2)은 저 주파수(예를 들어, 1Hz)의 스캔 신호들(GI1921-GI3840)로 구동될 수 있다. 정지 영상이 표시되는 제2 표시 영역(DA2)만 저 주파수로 구동되므로 전자 장치(DD)의 표시 품질의 저하 없이 소비 전력을 감소시킬 수 있다.
스캔 신호들(GI1-GI1920)은 도 1에 도시된 전자 장치(DD)의 제1 표시 영역(DA1)에 대응하고, 스캔 신호들(GI1921-GI3840)은 제2 표시 영역(DA2)에 대응할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 각각이 대응되는 스캔 신호들(GI1-GI3840)의 범위는 이에 제한되지 않는다. 예를 들어, 전자 장치(DD)는 노말 주파수로 구동되는 제1 표시 영역(DA1) 및 저 주파수로 구동되는 제2 표시 영역(DA2)의 크기를 가변시킬 수 있고, 저 주파수로 구동되는 제2 표시 영역(DA2)의 크기를 크게 하면 전자 장치(DD)에서 소비되는 소비 전력을 더욱 감소시킬 수 있다.
도 15에서는 스캔 신호들(GI1-GI3840)만을 예시적으로 도시하였으나, 발광 구동 회로(310, 도 7 참조), 제2 스캔 구동 회로(330, 도 7 참조), 및 제3 스캔 구동 회로(340, 도 7 참조) 그리고 발광 구동 회로(410, 도 8 참조), 제2 스캔 구동 회로(430, 도 8 참조), 및 제3 스캔 구동 회로(440, 도 8 참조)는 스캔 신호들(GI1-GI3840)과 유사하게 스캔 신호들(GC1-GC3840, GW1-GW3840) 및 발광 신호들(EM1-EM3840)을 발생할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 전자 장치 DA1: 제1 표시 영역
DA2: 제2 표시 영역 DP: 표시 패널
MS11: 마스킹 회로 TS11: 전달 회로

Claims (29)

  1. 복수의 데이터 라인들 및 복수의 스캔 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널;
    각각이 상기 복수의 스캔 라인들에 대응하고, 클럭 신호들 및 캐리 신호를 수신하고, 스캔 신호를 출력하는 복수의 스캔 스테이지들;
    상기 복수의 스캔 스테이지들 중 일부에 각각 전기적으로 연결되고, 각각이 마스킹 신호 및 상기 스캔 신호를 근거로 마스킹 캐리 신호를 출력하는 복수의 마스킹 회로들; 및
    상기 복수의 스캔 스테이지들 중 나머지에 전기적으로 각각 연결되고, 각각이 상기 스캔 스테이지로부터 출력되는 상기 스캔 신호를 출력하는 복수의 전달 회로들을 포함하고,
    상기 복수의 스캔 스테이지들 중 j(j는 1보다 큰 양의 정수)번째 스캔 스테이지는 j-1번째 스캔 스테이지로부터 출력되는 상기 스캔 신호 또는 상기 마스킹 캐리 신호 중 하나를 상기 캐리 신호로써 수신하는 전자 장치.
  2. 제1 항에 있어서,
    상기 마스킹 신호는 제1 마스킹 신호 및 제2 마스킹 신호를 포함하고,
    상기 복수의 마스킹 회로들 각각은 상기 제1 마스킹 신호가 제1 레벨이고, 상기 제2 마스킹 신호가 상기 제1 레벨과 상이한 제2 레벨일 때 상기 대응하는 스캔 스테이지로부터 출력되는 상기 스캔 신호를 상기 마스킹 캐리 신호로 출력하고,
    상기 복수의 마스킹 회로들 각각은 상기 제1 마스킹 신호가 상기 제2 레벨이고, 상기 제2 마스킹 신호가 상기 제1 레벨일 때 상기 대응하는 스캔 스테이지로부터 출력되는 상기 스캔 신호를 상기 마스킹 캐리 신호로 출력하지 않는 전자 장치.
  3. 제2 항에 있어서,
    상기 복수의 마스킹 회로들 각각은,
    상기 복수의 스캔 스테이지들 중 대응하는 스캔 스테이지의 상기 스캔 신호가 출력되는 단자 및 캐리 출력 단자 사이에 연결되고, 상기 제1 마스킹 신호를 수신하는 제1 게이트 전극을 포함하는 제1 마스킹 트랜지스터; 및
    상기 캐리 출력 단자와 상기 대응하는 스캔 스테이지의 제1 전압을 수신하는 제1 전압 단자 사이에 연결되고, 상기 제1 마스킹 신호를 수신하는 제2 게이트 전극을 포함하는 제2 마스킹 트랜지스터를 포함하는 전자 장치.
  4. 제3 항에 있어서,
    상기 복수의 전달 회로들 각각은,
    상기 복수의 스캔 스테이지들 중 대응하는 스캔 스테이지의 상기 단자 및 상기 캐리 출력 단자 사이에 연결되고, 상기 제1 전압을 수신하는 제3 게이트 전극을 포함하는 제1 전달 트랜지스터; 및
    상기 캐리 출력 단자와 상기 제1 전압 단자 사이에 연결되고, 상기 제1 전압과 상이한 제2 전압을 수신하는 제4 게이트 전극을 포함하는 제2 전달 트랜지스터를 포함하는 전자 장치.
  5. 제1 항에 있어서,
    상기 표시 패널을 멀티 주파수 모드 및 노말 모드로 동작시키는 구동 컨트롤러를 더 포함하는 전자 장치.
  6. 제5 항에 있어서,
    상기 표시 패널은 제1 표시 영역 및 상기 제1 표시 영역과 인접한 제2 표시 영역을 포함하고,
    상기 멀티 주파수 모드에서 상기 제1 표시 영역은 제1 구동 주파수로 구동되고, 상기 제2 표시 영역은 상기 제1 구동 주파수와 상이한 제2 구동 주파수로 구동되는 전자 장치.
  7. 제6 항에 있어서,
    상기 제1 구동 주파수는 상기 제2 구동 주파수보다 높은 전자 장치.
  8. 제6 항에 있어서,
    상기 구동 컨트롤러는 상기 복수의 스캔 스테이지 및 상기 복수의 마스킹 회로들을 제어하는 전자 장치.
  9. 제6 항에 있어서,
    상기 구동 컨트롤러는 상기 멀티 주파수 모드에서 상기 제1 표시 영역에 정지 영상 및 동영상을 동시에 표시하고, 상기 정지 영상의 지속 시간이 미리 설정된 시간에 도달할 때 상기 제1 표시 영역을 상기 제1 구동 주파수로 동작하는 상기 노말 모드로 변경하는 전자 장치.
  10. 제1 항에 있어서,
    상기 복수의 마스킹 회로들 각각이 배치되는 면적은 상기 복수의 전달 회로들 각각이 배치되는 면적과 동일한 전자 장치.
  11. 제1 항에 있어서,
    상기 표시 패널은 상기 복수의 화소들에 전기적으로 각각 연결된 복수의 발광 제어 라인들을 더 포함하고,
    상기 복수의 발광 제어 라인들과 각각 전기적으로 연결되고, 상기 클럭 신호들 및 상기 캐리 신호를 수신하는 복수의 발광 스테이지들을 더 포함하는 전자 자 장치.
  12. 제11 항에 있어서,
    상기 복수의 스캔 스테이지들은 제1 스캔 스테이지, 제2 스캔 스테이지, 및 제3 스캔 스테이지를 포함하고,
    상기 제1 스캔 스테이지, 상기 제2 스캔 스테이지, 및 상기 발광 스테이지들 각각이 배치되는 영역은 동일한 면적을 가지고,
    상기 제3 스캔 스테이지들 각각이 배치되는 영역은 상기 제1 스캔 스테이지들 각각이 배치되는 영역보다 작은 면적을 가지는 전자 장치.
  13. 제1 항에 있어서,
    상기 마스킹 신호의 폭은 상기 스캔 신호의 폭보다 큰 전자 장치.
  14. 제13 항에 있어서,
    상기 스캔 신호는 제1 레벨을 갖는 제1 부분 및 상기 제1 부분 이후에 제공되고 상기 제1 레벨보다 낮은 제2 레벨을 갖는 제2 부분을 포함하는 전자 장치.
  15. 제13 항에 있어서,
    상기 마스킹 신호는 상기 복수의 마스킹 회로들과 각각 연결된 복수의 스캔 스테이지들로 중 하나로부터 출력되는 상기 스캔 신호를 커버하는 전자 장치.
  16. 제1 항에 있어서,
    상기 복수의 마스킹 회로들과 각각 연결된 복수의 스캔 스테이지들 중 n(n은 1보다 큰 양의 정수)번째 스캔 스테이지가 출력하는 제1 스캔 신호는 n-1번째 스캔 스테이지가 출력하는 제2 스캔 신호와 비중첩하는 전자 장치.
  17. 제16 항에 있어서,
    상기 제2 스캔 신호는 상기 마스킹 신호와 비중첩하는 전자 장치.
  18. 제16 항에 있어서,
    상기 제1 스캔 신호는 상기 마스킹 신호와 중첩하는 전자 장치.
  19. 제16 항에 있어서,
    상기 마스킹 신호의 폭은 상기 제1 스캔 신호 및 상기 제2 스캔 신호 각각의 폭보다 큰 전자 장치.
  20. 표시 패널 및 복수의 스캔 스테이지들을 포함하는 전자 장치를 제공하는 단계;
    복수의 스캔 스테이지들 중 i(i는 0보다 큰 양의 정수)번째 스캔 스테이지에서 클럭 신호들 및 캐리 신호를 수신하고, 제1 스캔 신호를 출력하는 단계;
    상기 i번째 스캔 스테이지에 연결된 마스킹 회로에서 마스킹 신호를 수신하고 상기 마스킹 신호를 근거로 마스킹 캐리 신호를 출력하는 단계; 및
    상기 복수의 스캔 스테이지들 중 i+1번째 스캔 스테이지에서 상기 마스킹 캐리 신호를 캐리 신호로써 수신하고, 제2 스캔 신호를 출력하는 단계를 포함하고,
    상기 마스킹 신호의 제1 폭은 상기 제1 스캔 신호의 제2 폭보다 크고,
    상기 마스킹 신호는 상기 제1 스캔 신호를 커버하는 전자 장치 구동 방법.
  21. 제20 항에 있어서,
    상기 마스킹 신호는 제1 마스킹 신호 및 제2 마스킹 신호를 포함하고,
    상기 마스킹 캐리 신호를 출력하는 단계는,
    상기 제1 마스킹 신호가 제1 레벨이고, 상기 제2 마스킹 신호가 상기 제1 레벨과 상이한 제2 레벨일 때 상기 제1 스캔 신호를 상기 마스킹 캐리 신호로 출력하는 단계; 및
    상기 제1 마스킹 신호가 상기 제2 레벨이고, 상기 제2 마스킹 신호가 상기 제1 레벨일 때 상기 제1 스캔 신호를 상기 마스킹 캐리 신호로 출력하지 않는 단계를 포함하는 전자 장치 구동 방법.
  22. 제20 항에 있어서,
    상기 표시 패널은 제1 표시 영역 및 상기 제1 표시 영역과 인접한 제2 표시 영역을 포함하고,
    상기 표시 패널을 멀티 주파수 모드 또는 노말 모드로 동작시키는 단계 및 상기 멀티 주파수 모드에서 상기 제1 표시 영역을 제1 구동 주파수로 구동하고, 상기 제2 표시영역을 상기 제1 구동 주파수와 상이한 제2 구동 주파수로 구동하는 단계를 더 포함하는 전자 장치 구동 방법.
  23. 제22 항에 있어서,
    상기 제1 구동 주파수는 상기 제2 구동 주파수보다 높은 전자 장치 구동 방법.
  24. 제22 항에 있어서,
    상기 표시 패널을 멀티 주파수 모드 또는 노말 모드로 동작시키는 단계는 상기 멀티 주파수 모드에서 상기 제1 표시 영역에 정지 영상 및 동영상을 동시에 표시하고, 상기 정지 영상의 지속 시간이 미리 설정된 시간에 도달할 때 상기 노말 모드로 변경하는 단계를 포함하는 전자 장치 구동 방법.
  25. 제20 항에 있어서,
    상기 캐리 신호는 제1 레벨을 갖는 제1 부분 및 상기 제1 부분 이후에 제공되고 상기 제1 레벨보다 낮은 제2 부분을 포함하는 전자 장치 구동 방법.
  26. 제20 항에 있어서,
    상기 마스킹 회로는 복수로 제공되고,
    상기 복수의 마스킹 회로가 각각 연결된 복수의 스캔 스테이지들 중 n(n은 1보다 큰 양의 정수)번째 스캔 스테이지가 출력하는 제3 스캔 신호는 n-1번째 스캔 스테이지가 출력하는 제4 스캔 신호와 비중첩하는 전자 장치 구동 방법.
  27. 제26 항에 있어서,
    상기 제4 스캔 신호는 상기 마스킹 신호와 비중첩하는 전자 장치 구동 방법.
  28. 제26 항에 있어서,
    상기 제3 스캔 신호는 상기 마스킹 신호와 중첩하는 전자 장치 구동 방법.
  29. 제26 항에 있어서,
    상기 마스킹 신호의 폭은 상기 제3 스캔 신호 및 상기 제4 스캔 신호 각각의 폭보다 큰 전자 장치 구동 방법.
KR1020210047040A 2021-04-12 2021-04-12 전자 장치 및 이의 구동 방법 KR20220141366A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210047040A KR20220141366A (ko) 2021-04-12 2021-04-12 전자 장치 및 이의 구동 방법
US17/546,295 US11790854B2 (en) 2021-04-12 2021-12-09 Electronic device and method of driving the same
EP22166868.4A EP4075421A1 (en) 2021-04-12 2022-04-06 Electronic device and method of driving the same
CN202210371027.6A CN115206245A (zh) 2021-04-12 2022-04-11 电子装置和驱动电子装置的方法
US18/243,079 US20230410752A1 (en) 2021-04-12 2023-09-06 Electronic device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210047040A KR20220141366A (ko) 2021-04-12 2021-04-12 전자 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20220141366A true KR20220141366A (ko) 2022-10-20

Family

ID=81324927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210047040A KR20220141366A (ko) 2021-04-12 2021-04-12 전자 장치 및 이의 구동 방법

Country Status (4)

Country Link
US (2) US11790854B2 (ko)
EP (1) EP4075421A1 (ko)
KR (1) KR20220141366A (ko)
CN (1) CN115206245A (ko)

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4175058B2 (ja) * 2002-08-27 2008-11-05 セイコーエプソン株式会社 表示駆動回路及び表示装置
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
JP4902185B2 (ja) * 2005-12-14 2012-03-21 株式会社 日立ディスプレイズ 表示装置
KR101264709B1 (ko) 2006-11-29 2013-05-16 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
EP2157565A4 (en) * 2007-06-12 2012-01-04 Sharp Kk Liquid crystal display device, scanning signal driving device, driving method for a liquid crystal display device, scanning signal driving method and television receiver
JP5479808B2 (ja) * 2009-08-06 2014-04-23 株式会社ジャパンディスプレイ 表示装置
US20140340431A1 (en) * 2011-11-30 2014-11-20 SHARP KABUSHIKI KAISHA a corporation Control unit, display device including control unit, and control method
CN103262546B (zh) * 2011-12-16 2016-05-25 株式会社日本有机雷特显示器 显示装置及其驱动方法
KR101963595B1 (ko) 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102237438B1 (ko) * 2013-12-16 2021-04-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20150142708A (ko) * 2014-06-10 2015-12-23 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20160045215A (ko) 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102218479B1 (ko) * 2015-01-26 2021-02-23 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
KR102290559B1 (ko) 2015-02-02 2021-08-18 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
KR102390093B1 (ko) * 2015-05-28 2022-04-26 삼성디스플레이 주식회사 게이트 구동 회로 및 표시 장치
KR102560314B1 (ko) * 2015-12-29 2023-07-28 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
KR102486445B1 (ko) * 2016-04-01 2023-01-10 삼성디스플레이 주식회사 표시 장치
KR102367271B1 (ko) * 2017-07-28 2022-02-23 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치
CN107346650A (zh) 2017-09-14 2017-11-14 厦门天马微电子有限公司 显示面板、显示装置和扫描驱动方法
KR102392336B1 (ko) 2017-11-15 2022-04-28 삼성전자주식회사 디스플레이 구동 장치 및 이를 포함하는 디스플레이 시스템
KR102522804B1 (ko) 2018-10-12 2023-04-19 엘지디스플레이 주식회사 시프트 레지스터 및 이를 이용한 표시장치
JP7280686B2 (ja) * 2018-11-07 2023-05-24 キヤノン株式会社 表示装置および撮像装置
KR20200111865A (ko) * 2019-03-19 2020-10-05 삼성디스플레이 주식회사 입력 감지 유닛을 포함하는 표시 장치 및 그것의 구동 방법
KR20210013485A (ko) 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20210014258A (ko) * 2019-07-29 2021-02-09 삼성디스플레이 주식회사 표시 장치
KR20210104200A (ko) * 2020-02-14 2021-08-25 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR20210137705A (ko) * 2020-05-11 2021-11-18 주식회사 엘엑스세미콘 화소의 구동을 위한 클럭생성장치 및 이를 포함하는 디스플레이장치
KR20220000023A (ko) * 2020-06-24 2022-01-03 삼성디스플레이 주식회사 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220000022A (ko) * 2020-06-24 2022-01-03 삼성디스플레이 주식회사 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220001037A (ko) * 2020-06-26 2022-01-05 삼성디스플레이 주식회사 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220001555A (ko) * 2020-06-29 2022-01-06 삼성디스플레이 주식회사 표시 장치
KR20220002776A (ko) * 2020-06-30 2022-01-07 삼성디스플레이 주식회사 표시 장치
KR20220018121A (ko) * 2020-08-05 2022-02-15 삼성디스플레이 주식회사 표시 장치
KR20220060089A (ko) * 2020-11-03 2022-05-11 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
KR20220068326A (ko) * 2020-11-18 2022-05-26 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US11790854B2 (en) 2023-10-17
US20230410752A1 (en) 2023-12-21
US20220328008A1 (en) 2022-10-13
EP4075421A1 (en) 2022-10-19
CN115206245A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
KR20220001555A (ko) 표시 장치
US11600231B2 (en) Scan driving circuit and display device including the same
KR20220002776A (ko) 표시 장치
KR20230084400A (ko) 표시 장치 및 그것의 구동 방법
KR20220008951A (ko) 발광 구동 회로, 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220060089A (ko) 구동 회로 및 그것을 포함하는 표시 장치
EP4002340A1 (en) Display device
KR20220000023A (ko) 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220030513A (ko) 표시 장치 및 그것의 구동 방법
US11715419B2 (en) Display device
KR20220008950A (ko) 표시 장치
KR20220141366A (ko) 전자 장치 및 이의 구동 방법
KR20230049176A (ko) 표시 장치
KR20220030514A (ko) 표시 장치 및 그것의 구동 방법
CN220474323U (zh) 显示装置
KR20230016744A (ko) 표시 장치 및 그것의 구동 방법
US20230419882A1 (en) Display device
KR20220108290A (ko) 표시 장치 및 그것의 구동 방법
KR20220001964A (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR20230104392A (ko) 스캔 구동 회로, 구동 컨트롤러 및 그것을 포함하는 표시 장치
KR20230116984A (ko) 표시 장치 및 그것의 구동 방법
KR20230162837A (ko) 스캔 드라이버 및 이를 포함하는 표시장치