KR20220002776A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220002776A
KR20220002776A KR1020200080260A KR20200080260A KR20220002776A KR 20220002776 A KR20220002776 A KR 20220002776A KR 1020200080260 A KR1020200080260 A KR 1020200080260A KR 20200080260 A KR20200080260 A KR 20200080260A KR 20220002776 A KR20220002776 A KR 20220002776A
Authority
KR
South Korea
Prior art keywords
driving
signal
frequency
scan
display area
Prior art date
Application number
KR1020200080260A
Other languages
English (en)
Inventor
서해관
배우미
손영하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200080260A priority Critical patent/KR20220002776A/ko
Priority to US17/193,127 priority patent/US11393404B2/en
Priority to CN202110703403.2A priority patent/CN113870776A/zh
Publication of KR20220002776A publication Critical patent/KR20220002776A/ko
Priority to US17/866,820 priority patent/US11869441B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치의 구동 컨트롤러는 동작 모드에 따라 표시 패널을 제1 표시 영역 및 제2 표시 영역으로 구분하고, 한 프레임의 시작을 나타내는 시작 신호 및 상기 제2 표시 영역의 시작을 나타내는 마스킹 신호를 출력하고, 상기 동작 모드가 노말 주파수 모드일 때, 상기 구동 컨트롤러는 기본 구동 주파수를 노말 주파수로 설정하고, 상기 동작 모드가 멀티 주파수 모드일 때, 상기 구동 컨트롤러는 기본 구동 주파수를 상기 노말 주파수보다 낮은 주파수로 설정하되, 상기 제1 표시 영역이 제1 구동 주파수로 동작하고, 기 제2 표시 영역이 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 동작하도록 상기 시작 신호 및 상기 마스킹 신호를 출력하고, 스캔 구동 회로는 상기 시작 신호에 동기해서 상기 복수 개의 스캔 라인들을 순차적으로 구동하되, 상기 마스킹 신호에 응답해서 상기 복수 개의 스캔 라인들 중 상기 제2 표시 영역에 대응하는 스캔 라인들의 구동을 중지한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 멀티 주파수 구동이 가능한 표시 장치에 관한 것이다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기 발광 표시 장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
유기 발광 표시 장치는 데이터 라인들 및 스캔 라인에 연결되는 화소들을 구비한다. 화소들은 일반적으로 유기 발광 다이오드와, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 회로부를 포함한다. 회로부는 데이터 신호에 대응하여 제1 구동 전압으로부터 유기 발광 다이오드를 경유하여 제2 구동 전압으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드를 통해 흐르는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
표시 장치에 동영상을 표시하는 경우 구동 주파수가 높을수록 동영상의 표시 품질은 향상될 수 있다. 그러나 높은 구동 주파수로 동작하는 표시 장치는 전력 소비가 증가한다.
본 발명의 목적은 전력 소비를 감소시킬 수 있는 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 표시 장치는 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널, 상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로, 상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로 및 영상 신호 및 제어 신호를 수신하고, 동작 모드에 따라 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함한다. 상기 구동 컨트롤러는 상기 동작 모드에 따라 상기 표시 패널을 제1 표시 영역 및 제2 표시 영역으로 구분하고, 한 프레임의 시작을 나타내는 시작 신호 및 상기 제2 표시 영역의 시작을 나타내는 마스킹 신호를 출력하고, 상기 동작 모드가 노말 주파수 모드일 때, 상기 구동 컨트롤러는 기본 구동 주파수를 노말 주파수로 설정하고, 상기 동작 모드가 멀티 주파수 모드일 때, 상기 구동 컨트롤러는 기본 구동 주파수를 상기 노말 주파수보다 낮은 주파수로 설정하되, 상기 제1 표시 영역이 제1 구동 주파수로 동작하고, 상기 제2 표시 영역이 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 동작하도록 상기 시작 신호 및 상기 마스킹 신호를 출력하고, 상기 스캔 구동 회로는 상기 시작 신호에 동기해서 상기 복수 개의 스캔 라인들을 순차적으로 구동하되, 상기 마스킹 신호에 응답해서 상기 복수 개의 스캔 라인들 중 상기 제2 표시 영역에 대응하는 스캔 라인들의 구동을 중지할 수 있다.
일 실시예에서, 상기 제1 구동 주파수는 상기 기본 구동 주파수보다 높고, 상기 제2 구동 주파수는 상기 기본 구동 주파수보다 낮을 수 있다.
일 실시예에서, 상기 멀티 주파수 모드동안 제1 프레임은 제1 지속 시간을 갖고, 상기 제1 프레임과 연속하는 제2 프레임은 제2 지속 시간을 가지며, 상기 제2 지속 시간은 상기 제1 지속 시간보다 짧을 수 있다.
일 실시예에서, 상기 멀티 주파수 모드동안 상기 제1 프레임의 상기 제1 지속 시간은 상기 노말 주파수 모드동안 상기 제1 프레임의 상기 제1 지속 시간보다 길 수 있다.
일 실시예에서, 상기 구동 컨트롤러는 상기 멀티 주파수 모드의 상기 제1 프레임동안 상기 제1 표시 영역 및 상기 제2 표시 영역에 대응하는 영상 데이터 신호를 상기 데이터 구동 회로로 제공하고, 상기 멀티 주파수 모드의 상기 제2 프레임동안 상기 제1 표시 영역에 대응하는 영상 데이터 신호를 상기 데이터 구동 회로로 제공할 수 있다.
일 실시예에서, 상기 구동 컨트롤러는 상기 노말 주파수 모드 동안 매 프레임마다 상기 제1 표시 영역 및 상기 제2 표시 영역에 대응하는 영상 데이터 신호를 상기 데이터 구동 회로로 제공할 수 있다.
일 실시예에서, 상기 스캔 구동 회로는 각각이 상기 복수 개의 스캔 라인들 중 대응하는 스캔 라인을 구동하는 복수의 구동 스테이지들을 포함하고, 상기 복수의 구동 스테이지들 각각은, 상기 구동 컨트롤러로부터의 클럭 신호들 및 캐리 신호에 응답해서 제1 스캔 신호를 제1 출력 단자로 출력하는 구동 회로 및 상기 마스킹 신호에 응답해서 상기 구동 회로가 상기 제1 스캔 신호를 출력하는 것을 중지시키는 마스킹 회로를 포함할 수 있다.
일 실시예에서, 상기 복수의 구동 스테이지들 중 제1 구동 스테이지는 상기 시작 신호를 상기 캐리 신호로서 수신할 수 있다.
일 실시예에서, 상기 구동 회로는 상기 클럭 신호들 및 상기 캐리 신호에 응답해서 제2 스캔 신호를 제2 출력 단자로 출력할 수 있다.
일 실시예에서, 상기 복수의 구동 스테이지들 중 j번째 구동 스테이지로부터 출력되는 상기 제2 스캔 신호는 j+k(j, k 각각은 자연수)번째 구동 스테이지의 상기 캐리 신호로 제공될 수 있다.
일 실시예에서, 상기 마스킹 신호는 제1 마스킹 신호 및 제2 마스킹 신호를 포함하고, 상기 마스킹 회로는, 상기 제1 마스킹 신호에 응답해서 제1 전압 단자와 상기 제1 출력 단자 사이를 전기적으로 연결하는 제1 마스킹 회로 및 상기 제2 마스킹 신호에 응답해서 상기 제1 출력 단자와 상기 제2 출력 단자 사이를 전기적으로 연결하는 제3 마스킹 회로를 포함할 수 있다.
일 실시예에서, 상기 멀티 주파수 모드동안 상기 제1 마스킹 회로는 상기 제1 마스킹 신호에 응답해서 상기 제1 전압 단자와 상기 제1 출력 단자 사이를 전기적으로 연결하고, 상기 멀티 주파수 모드동안 상기 제2 마스킹 회로는 상기 제2 마스킹 신호에 응답해서 상기 제1 출력 단자와 상기 제2 출력 단자 사이의 전기적 연결을 차단할 수 있다.
본 발명의 일 특징에 따른 표시 장치는 평면 상에서 제1 비폴딩 영역, 폴딩 영역 및 제2 비폴딩 영역이 정의되고, 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널, 상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로, 상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로 및 영상 신호 및 제어 신호를 수신하고, 동작 모드에 따라 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함한다. 상기 구동 컨트롤러는, 상기 동작 모드에 따라 상기 표시 패널을 제1 표시 영역 및 제2 표시 영역으로 구분하고, 한 프레임의 시작을 나타내는 시작 신호 및 상기 제2 표시 영역의 시작을 나타내는 마스킹 신호를 출력하고, 상기 동작 모드가 노말 주파수 모드일 때, 상기 구동 컨트롤러는 기본 구동 주파수를 노말 주파수로 설정하고, 상기 동작 모드가 멀티 주파수 모드일 때, 상기 구동 컨트롤러는 기본 구동 주파수를 상기 노말 주파수보다 낮은 주파수로 설정하되, 상기 제1 표시 영역이 제1 구동 주파수로 동작하고, 상기 제2 표시 영역이 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 동작하도록 상기 시작 신호 및 상기 마스킹 신호를 출력하되, 상기 스캔 구동 회로는 상기 시작 신호에 동기해서 상기 복수 개의 스캔 라인들을 순차적으로 구동하되, 상기 마스킹 신호에 응답해서 상기 복수 개의 스캔 라인들 중 상기 제2 표시 영역에 대응하는 스캔 라인들의 구동을 중지할 수 있다.
일 실시예에서, 상기 제1 구동 주파수는 상기 기본 구동 주파수보다 높고, 상기 제2 구동 주파수는 상기 기본 구동 주파수보다 낮을 수 있다.
일 실시예에서, 상기 멀티 주파수 모드동안 제1 프레임은 제1 지속 시간을 갖고, 상기 제1 프레임과 연속하는 제2 프레임은 제2 지속 시간을 가지며, 상기 제2 지속 시간은 상기 상기 제1 지속 시간보다 짧을 수 있다.
일 실시예에서, 상기 멀티 주파수 모드동안 상기 제1 표시 영역으로 제공되는 상기 영상 데이터 신호는 동영상 신호이고, 상기 제2 표시 영역으로 제공되는 상기 영상 데이터 신호는 정지 영상 신호일 수 있다.
일 실시예에서, 상기 표시 패널은 상기 폴딩 영역에서 소정의 방향을 따라 연장된 폴딩축을 기준으로 폴딩될 수 있다.
일 실시예에서, 상기 스캔 구동 회로는 각각이 상기 복수 개의 스캔 라인들 중 대응하는 스캔 라인을 구동하는 복수의 구동 스테이지들을 포함하고, 상기 복수의 구동 스테이지들 각각은, 상기 구동 컨트롤러로부터의 클럭 신호들 및 캐리 신호에 응답해서 제1 스캔 신호를 제1 출력 단자로 출력하고, 제2 스캔 신호를 제2 출력 단자로 출력하는 구동 회로 및 상기 마스킹 신호에 응답해서 상기 구동 회로가 상기 제1 스캔 신호를 출력하는 것을 중지시키는 마스킹 회로를 포함할 수 있다.
일 실시예에서, 상기 복수의 구동 스테이지들 중 제1 구동 스테이지는 상기 시작 신호를 상기 캐리 신호로서 수신할 수 있다.
일 실시예에서, 상기 마스킹 신호는 제1 마스킹 신호 및 제2 마스킹 신호를 포함하고, 상기 마스킹 회로는, 상기 제1 마스킹 신호에 응답해서 제1 전압 단자와 상기 제1 출력 단자 사이를 전기적으로 연결하는 제1 마스킹 회로 및 상기 제2 마스킹 신호에 응답해서 상기 제1 출력 단자와 상기 제2 출력 단자 사이를 전기적으로 연결하는 제3 마스킹 회로를 포함할 수 있다.
이와 같은 구성을 갖는 표시 장치는 노말 주파수보다 낮은 구동 주파수로 표시 패널을 구동하여 전력 소비를 감소시키되, 동영상이 표시되는 제1 표시 영역 및 정지 영상이 표시되는 제2 표시 영역을 서로 다른 구동 구파수로 구동할 수 있다. 특히 동영상이 표시되는 제1 표시 영역의 제1 구동 주파수를 정지 영상이 표시되는 제2 표시 영역의 제2 구동 주파수보다 높여서 동영상의 표시 품질 저하는 최소화하면서 전력 소비를 감소시킬 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 노말 주파수 모드에서 표시 장치의 동작을 설명하기 위한 도면이다.
도 3은 멀티 주파수 모드에서 표시 장치의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 6은 도 3의 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 스캔 구동 회로(SD)의 블럭도이다.
도 8은 도 7에 도시된 구동 스테이지들 중 j번째 구동 스테이지를 예시적으로 보여주는 회로도이다.
도 9는 도 7에 도시된 스캔 구동 회로 내 j-1번째 구동 스테이지, j번째 구동 스테이지 및 j+1번째 구동 스테이지의 동작을 예시적으로 보여주는 타이밍도이다.
도 10은 노말 주파수 모드에서 도 4에 도시된 구동 컨트롤러로부터 스캔 구동 회로로 제공되는 신호들 및 데이터 구동 회로로 제공되는 영상 데이터 신호를 예시적으로 보여주는 도면이다.
도 11은 멀티 주파수 모드에서 도 4에 도시된 구동 컨트롤러로부터 스캔 구동 회로로 제공되는 신호들 및 데이터 구동 회로로 제공되는 영상 데이터 신호를 예시적으로 보여주는 도면이다.
도 12는 멀티 주파수 모드에서 스캔 구동 회로로부터 출력되는 제1 스캔 신호들을 예시적으로 보여주는 도면이다.
도 13 내지 도 15는 멀티 주파수 모드에서 도 4에 도시된 구동 컨트롤러로부터 스캔 구동 회로로 제공되는 신호들 및 데이터 구동 회로로 제공되는 영상 데이터 신호를 예시적으로 보여주는 도면들이다.
도 16은 멀티 주파수 모드에서 도 4에 도시된 구동 컨트롤러로부터 스캔 구동 회로로 제공되는 시작 신호들을 예시적으로 보여주는 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 1a는 표시 장치(DD)가 언폴딩 상태를 도시한 것이고, 도 1b는 표시 장치(DD)가 폴딩된 상태를 도시한 것이다.
도 1a 및 도 1b에는 표시 장치(DD)가 휴대폰인 것을 예시적으로 도시하였다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 표시 장치(DD)는 태블릿 PC, 스마트폰, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 게임기, 손목 시계형 전자 기기 등을 포함할 수 있다. 본 발명은 텔레비전 또는 외부 광고판과 같은 대형 전자 장비를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 키오스크, 자동차 내비게이션 유닛, 카메라와 같은 중소형 전자 장비 등에 사용될 수 있다. 이것들은 단지 실시예로 제시된 것들이며, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 표시 장치(DD)는 표시 영역(DA)을 통해 영상을 표시할 수 있다. 표시 장치(DD)가 언폴딩된 상태에서, 표시 영역(DA)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 포함할 수 있다. 표시 장치(DD)의 두께 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)과 나란할 수 있다. 따라서, 표시 장치(DD)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다. 비표시 영역(NDA)은 베젤 영역으로 불리울 수 있다. 일 예로, 표시 영역(DA)은 사각 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싼다.
표시 영역(DA)는 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 방향(DR1)을 따라 연장하는 폴딩축(FX)을 기준으로 휘어질 수 있다.
표시 장치(DD)가 폴딩되면, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)은 서로 마주할 수 있다. 따라서, 완전히 폴딩된 상태에서, 표시 영역(DA)은 외부로 노출되지 않을 수 있으며, 이는 인-폴딩(in-folding)으로 지칭될 수 있다. 다만, 이는 예시적인 것으로 표시 장치(DD)의 동작이 이에 제한되는 것은 아니다.
예를 들어, 본 발명의 일 실시예에서, 표시 장치(DD)가 폴딩되면, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)은 서로 대향(opposing)할 수 있다. 따라서, 폴딩된 상태에서, 제1 비폴딩 영역(NFA1)은 외부로 노출될 수 있으며, 이는 아웃-폴딩(out-folding)으로 지칭될 수 있다.
표시 장치(DD)는 인-폴딩 또는 아웃-폴딩 중 어느 하나의 동작만 가능할 수 있다. 또는 표시 장치(DD)는 인-폴딩 동작 및 아웃-폴딩 동작이 모두 가능할 수 있다. 이 경우, 표시 장치(DD)의 동일한 영역, 예를 들어, 폴딩 영역(FA)이 인-폴딩 및 아웃 폴딩될 수 있다. 또는, 표시 장치(DD)의 일부 영역은 인-폴딩되고, 다른 일부 영역은 아웃-폴딩될 수도 있다.
도 1a 및 도 1b에서는 하나의 폴딩 영역과 두 개의 비폴딩 영역이 예를 들어 도시되었으나, 폴딩 영역과 비폴딩 영역의 개수가 이에 제한되는 것은 아니다. 예를 들어, 표시 장치(DD)는 2개보다 많은 복수 개의 비폴딩 영역들 및 서로 인접한 비폴딩 영역들 사이에 배치된 복수의 폴딩 영역들을 포함할 수 있다.
도 1a 및 도 1b에서는 폴딩축(FX)이 표시 장치(DD)의 단축과 나란한 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 폴딩축(FX)은 표시 장치(DD)의 장축, 예를 들어, 제2 방향(DR2)과 나란한 방향을 따라 연장할 수도 있다. 이 경우, 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)은 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다.
표시 장치(DD)의 표시 영역(DA)에는 복수의 표시 영역들(DA1, DA2)이 정의될 수 있다. 도 1a에서는 2 개의 표시 영역들(DA1, DA2)이 예시적으로 도시되었으나, 복수의 표시 영역들(DA1, DA2)의 개수가 이에 제한되는 것은 아니다.
복수의 표시 영역들(DA1, DA2)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 예를 들어, 제1 표시 영역(DA1)은 제1 영상(IM1)이 표시되는 영역이고, 제2 표시 영역(DA2)은 제2 영상(IM2)이 표시되는 영역일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 영상(IM1)은 동영상이고, 제2 영상(IM2)은 정지 영상 또는 변화 주기가 긴 영상(텍스트 정보 등)일 수 있다.
일 실시예에 따른 표시 장치(DD)는 동작 모드에 따라 다르게 동작할 수 있다. 동작 모드는 노말 주파수 모드 및 멀티 주파수 모드를 포함할 수 있다. 표시 장치(DD)는 노말 주파수 모드동안 기본 구동 주파수(BDF)를 노말 주파수(NF)로 설정한다. 따라서 노말 주파수(NF)는 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 모두 노말 주파수(NF)로 구동할 수 있다. 일 실시예에 따른 표시 장치(DD)는 멀티 주파수 모드동안 기본 구동 주파수(BDF)를 노말 주파수(NF)보다 낮은 주파수로 설정할 수 있다(NF>BDF). 표시 장치(DD)는 멀티 주파수 모드동안 제1 영상(IM1)이 표시되는 제1 표시 영역(DA1) 제1 구동 주파수로 구동하고, 제2 영상(IM2)이 표시되는 제2 표시 영역(DA2)을 제2 구동 주파수로 구동할 수 있다. 일 실시예에서, 제1 구동 주파수(DF1)는 기본 구동 주파수(BDF)보다 높고(DF1>BDF), 제2 구동 주파수(DF2)는 기본 구동 주파수(BDF)보다 낮다(DF2<BDF). 제1 구동 주파수(DF1)는 제2 구동 주파수(DF2)보다 높을 수 있다(DF1>DF2). 일 실시예에서, 제1 구동 주파수(DF1)는 노말 주파수(NF)보다 높을 수 있다(DF1>NF>BDF).
제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 각각의 크기는 미리 설정된 크기일 수 있고, 어플리케이션 프로그램에 의해 변경될 수 있다. 일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)에 대응하고, 제2 표시 영역(DA2)은 제2 비폴딩 영역(NFA2)에 대응할 수 있다. 또한 폴딩 영역(FA)의 일부는 제1 표시 영역(DA1)에 대응하고, 폴딩 영역(FA)의 다른 일부는 제2 표시 영역(DA2)에 대응할 수 있다.
일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)의 일부에 대응하고, 제2 표시 영역(DA2)은 제1 비폴딩 영역(NFA1)의 다른 일부, 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)에 대응할 수 있다. 즉, 제1 표시 영역(DA1)의 면적이 제2 표시 영역(DA2)의 면적보다 클 수 있다.
일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1), 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)의 일부에 대응하고, 제2 표시 영역(DA2)은 제2 비폴딩 영역(NFA2)의 다른 일부일 수 있다. 즉, 제2 표시 영역(DA2)의 면적이 제1 표시 영역(DA1)의 면적보다 클 수 있다.
도 1b에 도시된 것과 같이, 폴딩 영역(FA)이 폴딩된 상태에서 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)에 대응하고, 제2 표시 영역(DA2)은 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)에 대응할 수 있다.
도 1a 및 도 1b는 표시 장치의 일 예로 폴딩 가능한 표시 장치(DD)가 도시되었으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 본 발명은 폴딩되지 않는 표시 장치 또는 폴딩 영역이 2 개 이상인 표시 장치 또는 롤러블 표시 장치 등에도 적용될 수 있다.
도 2는 노말 주파수 모드에서 표시 장치의 동작을 설명하기 위한 도면이다. 도 3은 멀티 주파수 모드에서 표시 장치의 동작을 설명하기 위한 도면이다.
먼저 도 2를 참조하면, 노말 주파수 모드(NFM)에서 표시 장치(DD)의 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)의 구동 주파수는 노말 주파수이다. 예를 들어, 노말 주파수는 120Hz일 수 있다. 노말 주파수 모드(NFM)에서 1초동안 표시 장치(DD)의 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에는 제1 프레임(F1) 내지 제120 프레임(F120)의 영상들이 표시될 수 있다.
도 3을 참조하면, 멀티 주파수 모드(MFM)에서 표시 장치(DD)의 제1 표시 영역(DA1)의 구동 주파수는 노말 주파수보다 낮은 제1 구동 주파수이고, 제2 표시 영역(DA2)의 구동 주파수는 노말 주파수보다 낮은 제2 구동 주파수일 수 있다. 노말 주파수가 120Hz인 경우, 제1 구동 주파수 및 제2 구동 주파수는 다음 표 1과 같다.
제1 구동 주파수 제2 구동 주파수
80Hz 40Hz
90Hz 30Hz
102Hz 18Hz
110Hz 10Hz
118Hz 2Hz
119Hz 1Hz
예를 들어, 도 3에 도시된 바와 같이, 멀티 주파수 모드(MFM)에서 제1 구동 주파수가 119Hz이고, 제2 구동 주파수가 1Hz인 경우, 1초 동안 표시 장치(DD)의 제1 표시 영역(DA1)에는 제1 프레임(F1) 내지 제119 프레임(F119)에서 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 제1 프레임(F1)에서만 제2 영상(IM2)이 표시될 수 있다. 즉, 멀티 주파수 모드(MFM)에서 1초 동안 제1 표시 영역(DA1)에는 119 프레임에 대응하는 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 1 프레임에 대응하는 제2 영상(IM2)이 표시된다. 멀티 주파수 모드(MFM)에서 제2 표시 영역(DA2)에는 영상을 표시하지 않으므로 전력 소비는 감소될 수 있다. 또한 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1)에는 노말 주파수와 근접한 제1 구동 주파수(119Hz)의 영상이 표시되므로 표시 장치(DD)의 표시 품질 저하는 최소화하면서 전력 소비는 감소될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 4를 참조하면, 표시 장치(DD)는 표시 패널(DP), 구동 컨트롤러(100), 데이터 구동 회로(200) 및 전압 발생기(300)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 출력한다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 구동 회로(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
전압 발생기(300)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(300)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 발생한다.
표시 패널(DP)은 제1 스캔 라인들(SL0-SLn), 제2 스캔 라인들(SWL2-SWLn+1), 발광 제어 라인들(EML1-EMLn), 데이터 라인들(DL1-DLm) 및 화소들(PX)을 포함한다. 표시 패널(DP)은 스캔 구동 회로(SD)를 더 포함할 수 있다. 일 실시예에서, 스캔 구동 회로(SD)는 표시 패널(DP)의 제1 측에 배열된다. 제1 스캔 라인들(SL0-SLn), 제2 스캔 라인들(SWL2-SWLn+1) 및 발광 제어 라인들(EML1-EMLn)은 스캔 구동 회로(SD)로부터 제1 방향(DR1)으로 연장된다.
제1 스캔 라인들(SL0-SLn), 제2 스캔 라인들(SWL2-SWLn+1) 및 발광 제어 라인들(EML1-EMLn)은 제2 방향(DR2)으로 서로 이격되어 배열된다. 데이터 라인들(DL1-DLm)은 데이터 구동 회로(200)로부터 제2 방향(DR2)의 반대 방향으로 연장되며, 제1 방향(DR1)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 제1 스캔 라인들(SL0-SLn), 제2 스캔 라인들(SWL2-SWLn+1), 발광 제어 라인들(EML1-EMLn), 그리고 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 4개의 스캔 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 1 번째 행의 화소들은 스캔 라인들(SL0, SL1, SWL2, EML1)에 연결될 수 있다. 또한 2 번째 행의 화소들은 스캔 라인들(SL2, SWL3, EML2)에 연결될 수 있다.
복수의 화소들(PX) 각각은 유기 발광 다이오드(ED, 도 5 참조) 및 발광 다이오드의 발광을 제어하는 화소 회로부(PXC, 도 5 참조)를 포함한다. 화소 회로부(PXC)는 복수의 트랜지스터들 및 커패시터를 포함할 수 있다. 스캔 구동 회로(SD)는 화소 회로부(PXC)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 수신한다.
스캔 구동 회로(SD)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 구동 회로(SD)는 스캔 제어 신호(SCS)에 응답해서 제1 스캔 라인들(SL0-SLn)로 제1 스캔 신호들을 출력하고, 제2 스캔 라인들(SWL2-SWLn+1)로 제2 스캔 신호들을 출력할 수 있다. 스캔 구동 회로(SD)의 회로 구성 및 동작은 추후 상세히 설명된다.
도 4에 도시된 예에서, 스캔 구동 회로(SD)는 발광 제어 라인들(EML1-EMLn)로 발광 제어 신호들을 출력할 수 있다. 다른 실시예에서, 표시 장치(DD)는 발광 제어 신호들을 발생하는 발광 구동 회로를 더 포함할 수 있다. 이 경우, 스캔 구동 회로(SD)는 제1 스캔 라인들(SL0-SLn)로 제공될 제1 스캔 신호들 및 제2 스캔 라인들(SWL2-SWLn+1)로 제공될 제2 스캔 신호들을 출력하고, 발광 구동 회로는 발광 제어 라인들(EML1-EMLn)로 제공될 발광 제어 신호들을 출력할 수 있다.
일 실시예에 따른 구동 컨트롤러(100)는 영상 신호(RGB)에 근거해서 표시 패널(DP)을 제1 표시 영역(DA1, 도 1 참조) 및 제2 표시 영역(DA2, 도 1 참조)으로 구분하고, 제2 표시 영역(DA2)의 시작을 나타내는 적어도 하나의 마스킹 신호를 출력한다. 적어도 하나의 마스킹 신호는 스캔 제어 신호(SCS)에 포함될 수 있다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 5에는 도 4에 도시된 데이터 라인들(DL1-DLm) 중 i번째 데이터 라인(DLi), 제1 스캔 라인들(SL0-SLn) 중 j-1번째 제1 스캔 라인(SLj-1), j번째 제1 스캔 라인(SLj), 제2 스캔 라인들(SWL2-SWLn+1) 중 j+1번째 제2 스캔 라인(SWLj+1), 발광 제어 라인들(EML1-EMLn) 중 j번째 발광 제어 라인(EMLj)에 접속된 화소(PXij)의 등가 회로도를 예시적으로 도시하였다.
도 4에 도시된 복수의 화소들(PX) 각각은 도 5에 도시된 화소(PXij)의 등가 회로도와 동일한 회로 구성을 가질 수 있다. 이 실시예에서 화소(PXij)의 화소 회로부(PXC)는 제1 내지 제7 트랜지스터들(T1-T7) 및 하나의 커패시터(Cst)를 포함한다. 또한, 제1 내지 제7 트랜지스터들(T1-T7) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터이다. 그러나, 이에 한정되는 것은 아니고, 제1 내지 제7 트랜지스터들(T1-T7)은 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터일 수 있다. 일 실시예에서, 제1 내지 제7 트랜지스터들(T1-T7) 중 적어도 하나가 N-타입 트랜지스터이고, 나머지는 P-타입 트랜지스터일 수 있다. 또한 본 발명에 따른 화소의 회로 구성은 도 5에 제한되지 않는다. 도 5에 도시된 화소 회로부(PXC)는 하나의 예시에 불과하고 화소 회로부(PXC)의 구성은 변형되어 실시될 수 있다.
도 5을 참조하면, 일 실시예에 따른 표시 장치의 화소(PXij)는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함한다. 이 실시예에서는 하나의 화소(PXij)가 하나의 발광 다이오드(ED)를 포함하는 예를 설명한다.
j-1번째 제1 스캔 라인(SLj-1), j번째 제1 스캔 라인(SLj), j+1번째 제2 스캔 라인(SWLj+1) 및 j번째 발광 제어 라인(EMLj)은 j-1번째 제1 스캔 신호(SCj-1), j번째 제1 스캔 신호(SCj), j+1번째 제2 스캔 신호(SWj+1) 및 발광 제어 신호(EMj)를 각각 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di)를 전달한다. 데이터 신호(Di)는 표시 장치(DD, 도 4 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 제3 구동 전압 라인들(VL1, VL2, VL3)은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 초기화 전압(VINT)을 전달할 수 있다.
제1 트랜지스터(T1)는 제5 트랜지스터(T5)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극, 커패시터(Cst)의 일단과 연결된 게이트 전극을 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 라인(DLi)이 전달하는 데이터 신호(Di)를 전달받아 발광 다이오드(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 j번째 제1 스캔 라인(SLj)과 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 j번째 제1 스캔 라인(SLj)을 통해 전달받은 제4 스캔 신호(PCLj)에 따라 턴 온되어 데이터 라인(DLi)으로부터 전달된 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 연결된 제2 전극, j번째 제1 스캔 라인(SLj)과 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 j번째 제1 스캔 라인(SLj)을 통해 전달받은 제1 스캔 신호(SCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 게이트 전극과 제2 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 초기화 전압(VINT)이 전달되는 제3 전압 라인(VL3)과 연결된 제2 전극 및 j번째 제1 스캔 라인(SLj)과 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 j-1번째 제1 스캔 라인(SLj-1)을 통해 전달받은 제1 스캔 신호(SCj-1)에 따라 턴 온되어 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 다이오드(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 라인(EMLj)을 통해 전달받은 발광 제어 신호(EMj)에 따라 동시에 턴 온되고 이를 통해 제1 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 발광 다이오드(ED)에 전달될 수 있다.
제7 트랜지스터(T7)는 제4 트랜지스터(T4)의 제2 전극과 연결된 제1 전극, 제6 트랜지스터(T6)의 제2 전극과 연결된 제2 전극 및 j+1번째 제2 스캔 라인(SWLj+1)과 연결된 게이트 전극을 포함한다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극과 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결되어 있다. 발광 다이오드(ED)의 캐소드(cathode)는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다. 일 실시예에 따른 화소(PXij)의 구조는 도 5에 도시한 구조에 한정되는 것은 아니고 한 화소(PXij)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
도 6은 도 3의 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다. 도 5 및 도 6를 참조하여 일 실시예에 따른 표시 장치의 동작에 대하여 설명한다.
도 5 및 도 6을 참조하면, 한 프레임(F) 내 초기화 기간 동안 j-1번째 제1 스캔 라인(SLj-1)을 통해 로우 레벨의 j-1번째 제1 스캔 신호(SCj-1)가 제공된다. 로우 레벨의 j-1번째 제1 스캔 신호(SCj-1)에 응답해서 제4 트랜지스터(T4)가 턴 온되며, 제4 트랜지스터(T4)를 통해 초기화 전압(VINT)이 제1 트랜지스터(T1)의 게이트 전극에 전달되어서 제1 트랜지스터(T1)가 초기화된다.
다음, 데이터 프로그래밍 및 보상 기간 동안 j번째 제1 스캔 라인(SLj)을 통해 로우 레벨의 j번째 제1 스캔 신호(SCj)가 공급되면 제3 트랜지스터(T3)가 턴 온된다. 제1 트랜지스터(T1)는 턴 온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 또한 로우 레벨의 j번째 제1 스캔 신호(SCj)에 의해 제2 트랜지스터(T2)가 턴 온된다. 그러면, 데이터 라인(DLi)으로부터 공급된 데이터 신호(Di)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압(Di-Vth)이 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 즉, 제1 트랜지스터(T1)의 게이트 전극에 인가된 게이트 전압은 보상 전압(Di-Vth)이 될 수 있다.
커패시터(Cst)의 양단에는 제1 구동 전압(ELVDD)과 보상 전압(Di-Vth)이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.
한편, 제7 트랜지스터(T7)는 j+1번째 제2 스캔 라인(SWLj+1)을 통해 로우 레벨의 j+1번째 제2 스캔 신호(SWLj+1)를 공급받아 턴 온된다. 제7 트랜지스터(T7)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
블랙 영상을 표시하는 제1 트랜지스터(T1)의 최소 전류가 구동 전류로 흐를 경우에도 발광 다이오드(ED)가 발광하게 된다면 제대로 블랙 영상이 표시되지 않는다. 따라서, 본 발명의 일 실시예에 따른 화소(PXij) 내 제7 트랜지스터(T7)는 제1 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 유기 발광 다이오드 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 제1 트랜지스터(T1)의 최소 전류란 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 제1 트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 이렇게 제1 트랜지스터(T1)를 오프시키는 조건에서의 최소 구동 전류(예를 들어 10pA 이하의 전류)가 발광 다이오드(ED)에 전달되어 블랙 휘도의 영상으로 표현된다. 블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우 바이패스 전류(Ibp)의 우회 전달의 영향이 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우에는 바이패스 전류(Ibp)의 영향이 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 제7 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 발광 다이오드(ED)의 발광 전류(Ied)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 제7 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다. 이 실시예에서, 바이패스 신호는 로우 레벨의 j+1번째 제2 스캔 신호(SWLj+1)이나, 반드시 이에 한정되는 것은 아니다.
다음, 발광 기간 동안 발광 제어 라인(EMLj)으로부터 공급되는 발광 제어 신호(EMj)가 하이 레벨에서 로우 레벨로 변경된다. 발광 기간 동안 로우 레벨의 발광 제어 신호(EMj)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 된다. 그러면, 제1 트랜지스터(T1)의 게이트 전극의 게이트 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 발광 다이오드(ED)에 공급되어 발광 다이오드(ED)에 전류(Ied)가 흐른다.
도 7은 본 발명의 일 실시예에 따른 스캔 구동 회로(SD)의 블럭도이다.
도 7을 참조하면, 스캔 구동 회로(SD)는 구동 스테이지들(ST0-STn+1)을 포함한다.
구동 스테이지들(ST0-STn+1) 각각은 도 2에 도시된 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 제어 신호(SCS)는 시작 신호(FLM), 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 마스킹 신호를 포함한다. 마스킹 신호는 제1 마스킹 신호(MS1) 및 제2 마스킹 신호(MS2)를 포함할 수 있다. 구동 스테이지들(ST0-STn+1) 각각은 제1 전압(VGL) 및 제2 전압(VGH)을 수신한다. 제1 전압(VGL) 및 제2 전압(VGH)은 도 2에 도시된 전압 발생기(300)로부터 제공될 수 있다.
제1 마스킹 신호(MS1) 및 제2 마스킹 신호(MS2)는 멀티 주파수 모드(MFM)동안 구동 스테이지들(ST0-STn+1) 중 일부 즉, 제2 표시 영역(DA2)((도 1a 참조)에 대응하는 구동 스테이지들로부터 출력되는 제1 스캔 신호들 및 제2 스캔 신호들을 소정 레벨로 마스킹하기 위한 신호일 수 있다.
일 실시예에서 구동 스테이지들(ST0-STn+1)은 제1 스캔 신호들(SC0-SCn) 및 제2 스캔 신호들(SW0-SWn+1)을 출력한다. 제1 스캔 신호들(SC0-SCn)은 도 4에 도시된 제1 스캔 라인들(SL0-SLn)로 제공되고, 제2 스캔 신호들(SW2-SWn+1)은 도 4에 도시된 제2 스캔 라인들(SWL2-SWLn+1)로 제공될 수 있다.
도 4에 도시된 표시 패널(DP)은 제2 스캔 라인들(SWL2-SWn+1)만을 포함하고, 제2 스캔 라인들(SWL1, SWL2)은 포함하지 않는다. 따라서 구동 스테이지들(ST0, ST1)로부터 출력되는 제2 스캔 신호들(SW0, SW1)은 다음 구동 스테이지들(ST1, ST2)로만 제공되고, 표시 패널(DP)로 제공되지 않는다.
구동 스테이지(ST0)는 시작 신호(FLM)를 캐리 신호로서 수신할 수 있다. 구동 스테이지들(ST1-STn+1) 각각은 이전 구동 스테이지로부터 출력되는 제2 스캔 신호를 캐리 신호로서 수신하는 종속적 연결 관계를 갖는다. 예를 들어, 구동 스테이지(ST1)는 이전 구동 스테이지(ST0)로부터 출력되는 제2 스캔 신호(SW0)를 캐리 신호로서 수신하고, 구동 스테이지(ST2)는 이전 구동 스테이지(ST1)로부터 출력되는 제2 스캔 신호(SW1)를 캐리 신호로서 수신한다. 도 7에는 j번째 구동 스테이지(STj)로부터 출력되는 제2 스캔 신호(SWj)가 j+1번째 구동 스테이지(STj)의 캐리 신호로 제공되나 본 발명은 이에 한정되지 않는다. 일 실시예에서, j번째 구동 스테이지(STj)로부터 출력되는 제2 스캔 신호(SWj)가 j+k번째 구동 스테이지(STj+k)의 캐리 신호로 제공될 수 있다(j, k 각각은 자연수).
도 8은 도 7에 도시된 구동 스테이지들(ST0-STn+1) 중 j(j는 양의 정수)번째 구동 스테이지(STj)를 예시적으로 도시하였다. 도 7에 도시된 복수 개의 구동 스테이지들(ST0-STn+1) 각각은 j번째 구동 스테이지(STj)와 동일한 회로 구성을 포함할 수 있다. 이하 j번째 구동 스테이지(STj)는 구동 스테이지(STj)로 칭한다.
도 8을 참조하면, 구동 스테이지(STj)는 구동 회로(DC), 마스킹 회로, 제1 내지 제5 입력 단자들(IN1-IN5), 제1 및 제2 전압 단자들(V1, V2) 및 제1 및 제2 출력 단자들(OUT1-OUT2)을 포함한다. 마스킹 회로는 제1 마스킹 회로(MSC1) 및 제2 마스킹 회로(MSC2)를 포함할 수 있다.
구동 회로(DC)는 트랜지스터들(PT1-PT7) 및 커패시터들(PC1, PC2)을 포함한다.
구동 회로(DC)는 제1 내지 제3 입력 단자들(IN1-IN3)을 통해 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 캐리 신호(CRj-1)를 수신한다. 구동 회로(DC)는 제1 전압 단자(V1) 및 제2 전압 단자(V2)를 통해 제1 전압(VGL) 및 제2 전압(VGH)을 수신한다. 구동 회로(DC)는 제1 및 제2 출력 단자들(OUT1, OUT2)을 통해 제1 스캔 신호(SCj) 및 제2 스캔 신호(SWj)를 출력한다. 제2 스캔 신호(SWj)는 캐리 신호(PCRj)로서 다음 구동 스테이지(STj+1)로 제공될 수 있다. 제1 입력 단자(IN1)를 통해 수신되는 캐리 신호(CRj-1)는 도 7에 도시된 이전 구동 스테이지(STj-1)로부터 출력되는 제2 스캔 신호(SWj-1)일 수 있다. 도 7에 도시된 구동 스테이지(ST0)의 캐리 신호(CRj-1)는 시작 신호(FLM)일 수 있다.
도 7에 도시된 구동 스테이지들(ST0-STn+1) 중 일부 구동 스테이지들(예를 들면, 홀수 번째 구동 스테이지들) 각각의 제1 입력 단자(IN1)는 제1 클럭 신호(CLK1)를 수신하고, 제2 입력 단자들(IN2)은 제2 클럭 신호(CLK2)를 수신한다. 또한 구동 스테이지들(ST0-STn+1) 중 일부 구동 스테이지들(예를 들면, 짝수 번째 구동 스테이지들) 각각의 제1 입력 단자(IN1)는 제2 클럭 신호(CLK2)를 수신하고, 제2 입력 단자들(IN2)은 제1 클럭 신호(CLK1)를 수신한다.
트랜지스터(PT1)는 제1 입력 단자(IN1)와 제1 노드(N1) 사이에 연결되고, 제1 입력 단자(IN1)에 연결된 게이트 전극을 포함한다. 트랜지스터(PT2)는 제2 전압 단자(V2)와 제3 노드(N3) 사이에 연결되고, 제2 노드(N2)에 연결된 게이트 전극을 포함한다. 트랜지스터(PT3)는 제3 노드(N3)와 제1 노드(N1) 사이에 연결되고, 제2 입력 단자(IN2)에 연결된 게이트 전극을 포함한다.
트랜지스터(PT4)는 제2 노드(N2)와 제1 입력 단자(IN1) 사이에 연결되고, 제1 노드(N1)와 연결된 게이트 전극을 포함한다. 트랜지스터(PT5)는 제2 노드(N2)와 제1 전압 단자(V1) 사이에 연결되고, 제1 입력 단자(IN1)에 연결된 게이트 전극을 포함한다. 트랜지스터(PT6)는 제2 전압 단자(V2)와 제2 출력 단자(OUT2) 사이에 연결되고, 제2 노드(N2)에 연결된 게이트 전극을 포함한다. 트랜지스터(PT7)는 제2 출력 단자(OUT2)와 제2 입력 단자(IN2) 사이에 연결되고, 제1 노드(N1)에 연결된 게이트 전극을 포함한다.
커패시터(PC1)는 제1 노드(N1)와 제2 출력 단자(OUT2) 사이에 연결된다. 커패시터(PC2)는 제2 전압 단자(V2)와 제2 노드(N2) 사이에 연결된다.
제1 마스킹 회로(MSC1)는 제1 마스킹 트랜지스터(MT1)를 포함한다. 제1 마스킹 회로(MSC1)는 제4 입력 단자(IN4)를 통해 수신되는 제1 마스킹 신호(MS1)에 응답해서 제1 스캔 신호(SCj)의 출력을 중지(또는 마스킹)한다. 제1 마스킹 트랜지스터(MT1)는 제1 전압 단자(V11)와 제1 출력 단자(OUT1) 사이에 연결되고, 제4 입력 단자(IN4)에 연결된 게이트 전극을 포함한다.
제2 마스킹 회로(MSC2)는 제2 마스킹 트랜지스터(MT2)를 포함한다. 제2 마스킹 트랜지스터(MT2)는 제1 출력 단자(OUT1)와 제2 출력 단자(OUT2) 사이에 연결되고, 제5 입력 단자(IN5)에 연결된 게이트 전극을 포함한다.
도 9는 도 7에 도시된 스캔 구동 회로(SD) 내 j-1번째 구동 스테이지(STj-1), j번째 구동 스테이지(STj) 및 j+1번째 구동 스테이지(STj+1)의 동작을 예시적으로 보여주는 타이밍도이다.
도 7, 도 8 및 도 9를 참조하면, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 주파수가 서로 갖고, 서로 다른 수평 구간(H)에서 액티브 레벨(예를 들면, 로우 레벨)로 천이하는 신호들이다. 수평 구간(H)은 표시 패널(DP, 도 4 참조)의 제1 방향(DR1)의 한 행 내 화소들(PX)이 구동되는 시간이다.
제1 마스킹 신호(MS1)가 제2 레벨(예를 들면, 하이 레벨)이면 제1 마스킹 트랜지스터(MT1)는 턴 오프되어서 제2 전압 단자(V2)와 제1 출력 단자(OUT1)는 전기적으로 분리된 상태를 유지한다. 제2 마스킹 신호(MS2)가 제1 레벨(예를 들면, 로우 레벨)이면, 제2 마스킹 트랜지스터(MT2)는 턴 온되어서 제1 출력 단자(OUT1)와 제2 출력 단자(OUT2)는 전기적으로 연결된 상태를 유지한다.
j-1번째 구동 스테이지(STj-1)는 다음과 같이 동작한다.
j-1번째 구동 스테이지(STj-1)는 제1 입력 단자(IN1)로 제2 클럭 신호(CLK2)를 수신하고, 제2 입력 단자(IN2)로 제1 클럭 신호(CLK1)를 수신한다.
j-2번째 수평 구간(Hj-2)에서 제1 입력 단자(IN1)로 수신되는 제2 클럭 신호(CLK2)가 로우 레벨이면 구동 회로(DC) 내 트랜지스터(PT1)가 턴 온된다. 트랜지스터(PT1)가 턴 온됨에 따라 로우 레벨의 캐리 신호(CRj-2)가 트랜지스터(PT1)를 통해 제1 노드(N1)로 전달된다. 제1 노드(N1)가 로우 레벨이면, 트랜지스터(PT5)가 턴 온되어서 제2 노드(N2)는 제1 전압(VGL)으로 디스차지된다. 제2 노드(N2)가 로우 레벨이면 트랜지스터(PT6)가 턴 온되어서 제2 출력 단자(OUT2)는 하이 레벨의 제2 스캔 신호(SWj-1)를 출력한다. 또한 제1 노드(N1)가 로우 레벨이면, 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 제2 입력 단자(IN2)로 수신되는 제1 클럭 신호(CLK1)에 의해 하이 레벨로 유지된다.
j-1번째 수평 구간(Hj-1)에서 제2 클럭 신호(CLK2)가 하이 레벨이면 트랜지스터(PT5)가 턴 오프되고, 턴 온 상태의 트랜지스터(PT4)에 의해 제2 노드(N2)는 하이 레벨로 되어서 트랜지스터(PT6)는 턴 오프된다. 제2 입력 단자(IN2)로 수신되는 제1 클럭 신호(CLK1)가 로우 레벨이면 제1 노드(N1)는 커패시터(PC1)에 의해 더 낮은 로우 레벨로 변화하고 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 로우 레벨의 제2 스캔 신호(SWj-1)를 출력할 수 있다. 로우 레벨의 제2 마스킹 신호(MS2)에 의해서 제2 마스킹 트랜지스터(MT2)가 턴 온 상태이므로 제1 스캔 신호(SCj-1)도 로우 레벨로 활성화된다. 즉, j-1번째 구동 스테이지(STj-1)는 j-1번째 수평 구간(Hj-1)에서 로우 레벨의 제1 스캔 신호(SCj-1) 및 로우 레벨의 제2 스캔 신호(SWj-1)를 출력한다.
j번째 수평 구간(Hj)에서 제1 마스킹 신호(MS1)는 하이 레벨에서 로우 레벨로 천이하고, 제2 마스킹 신호(MS2)는 로우 레벨에서 하이 레벨로 천이하면, 제1 마스킹 회로(MSC1) 내 제1 마스킹 트랜지스터(MT1)는 턴 온되고, 제2 마스킹 회로(MSC2) 내 제2 마스킹 트랜지스터(MT2)는 턴 오프된다.
j번째 구동 스테이지(STj)는 다음과 같이 동작한다.
j번째 구동 스테이지(STj)는 제1 입력 단자(IN1)로 제1 클럭 신호(CLK1)를 수신하고, 제2 입력 단자(IN2)로 제2 클럭 신호(CLK2)를 수신한다.
j-1번째 수평 구간(Hj-1)에서 제1 클럭 신호(CLK1)가 로우 레벨이면 내 트랜지스터(PT1)가 턴 온된다. 트랜지스터(PT1)가 턴 온됨에 따라 로우 레벨의 캐리 신호(CRj-1)(즉, 제2 스캔 신호(SWj-1))가 트랜지스터(PT1)를 통해 제1 노드(N1)로 전달된다. 제1 노드(N1)가 로우 레벨이면, 트랜지스터(PT5)가 턴 온되어서 제2 노드(N2)는 제1 전압(VGL)으로 디스차지된다. 제2 노드(N2)가 로우 레벨이면 트랜지스터(PT6)가 턴 온되어서 제2 출력 단자(OUT2)는 하이 레벨의 제2 스캔 신호(SWj)를 출력한다. 또한 제1 노드(N1)가 로우 레벨이면, 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 제2 입력 단자(IN2)로 수신되는 제2 클럭 신호(CLK2)에 의해 하이 레벨로 유지된다.
j번째 수평 구간(Hj)에서 제1 클럭 신호(CLK1)가 하이 레벨이면 트랜지스터(PT5)가 턴 오프되고, 턴 온 상태의 트랜지스터(PT4)에 의해 제2 노드(N2)는 하이 레벨로 되어서 트랜지스터(PT6)는 턴 오프된다. 제2 입력 단자(IN2)로 수신되는 제2 클럭 신호(CLK2)가 로우 레벨이면 제1 노드(N1)는 커패시터(PC1)에 의해 더 낮은 로우 레벨로 변화하고 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 로우 레벨의 제2 스캔 신호(SWj)를 출력할 수 있다. 이때 하이 레벨의 제2 마스킹 신호(MS2)에 의해서 제2 마스킹 트랜지스터(MT2)가 턴 오프 상태이고, 로우 레벨의 제1 마스킹 신호(MS1)에 의해서 제1 마스킹 트랜지스터(MT1)가 턴 온 상태이므로 제1 스캔 신호(SCj)는 하이 레벨로 유지된다. 즉, j번째 구동 스테이지(STj)는 j번째 수평 구간(Hj)에서 하이 레벨의 제1 스캔 신호(SCj) 및 로우 레벨의 제2 스캔 신호(SWj)를 출력한다.
j+1번째 구동 스테이지(STj+1)는 다음과 같이 동작한다.
j+1번째 구동 스테이지(STj+1)는 제1 입력 단자(IN1)로 제2 클럭 신호(CLK2)를 수신하고, 제2 입력 단자(IN2)로 제1 클럭 신호(CLK1)를 수신한다.
제1 입력 단자(IN1)로 수신되는 제2 클럭 신호(CLK2)가 로우 레벨이면 구동 회로(DC) 내 트랜지스터(PT1)가 턴 온된다. 트랜지스터(PT1)가 턴 온됨에 따라 하이 레벨의 캐리 신호(CRj)가 트랜지스터(PT1)를 통해 제1 노드(N1)로 전달된다. 제1 노드(N1)가 하이 레벨이면, 트랜지스터들(PT3, PT4, PT7)이 턴 오프 상태를 유지한다.
j+1번째 수평 구간(Hj+1)에서 제2 클럭 신호(CLK2)가 로우 레벨이면 트랜지스터(PT5)가 턴 온 된다. 턴 온 상태의 트랜지스터(PT5)에 의해 제2 노드(N2)는 로우 레벨로 유지되고, 트랜지스터(PT6)는 턴 온된다. 따라서 하이 레벨의 제2 스캔 신호(SWj+1)가 출력될 수 있다. 한편, 로우 레벨의 제1 마스킹 신호(MS1)에 의해서 제1 마스킹 트랜지스터(MT1)가 턴 온 상태이므로 제1 스캔 신호(SCj+1)는 하이 레벨로 유지된다. 즉, j+1번째 구동 스테이지(STj+1)는 j+1번째 수평 구간(Hj+1)에서 하이 레벨의 제1 스캔 신호(SCj+1) 및 하이 레벨의 제2 스캔 신호(SWj+1)를 출력한다.
도 10은 노말 주파수 모드에서 도 4에 도시된 구동 컨트롤러(100)로부터 스캔 구동 회로(SD)로 제공되는 신호들 및 데이터 구동 회로(200)로 제공되는 영상 데이터 신호(DATA)를 예시적으로 보여주는 도면이다.
도 4, 도 7 및 도 10을 참조하면, 노말 주파수 모드(NFM)에서 시작 신호(FLM)는 1초동안 120번 로우 레벨로 활성화된다. 즉 시작 신호(FLM)는 제1 프레임(F1)부터 제120 프레임(F120)까지 매 프레임의 시작 시점에 로우 레벨로 활성화된다. 노말 주파수 모드(NFM)동안 제1 마스킹 신호(MS1)는 하이 레벨로 유지되고, 제2 마스킹 신호(MS2)는 로우 레벨로 유지될 수 있다. 노말 주파수 모드(NFM)에서 한 프레임의 지속 시간은 제1 시간(예를 들면, 8.34밀리초(ms))일 수 있다.
구동 컨트롤러(100)는 제1 프레임(F1)에 대응하는 데이터 신호(DA1)부터 제120 프레임(F120)에 대응하는 데이터 신호(DA120)를 영상 데이터 신호(DATA)로서 데이터 구동 회로(200)로 순차적으로 제공할 수 있다.
도 11은 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 80Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 40Hz일 때 도 4에 도시된 구동 컨트롤러(100)로부터 스캔 구동 회로(SD)로 제공되는 신호들 및 데이터 구동 회로(200)로 제공되는 영상 데이터 신호(DATA)를 예시적으로 보여주는 도면이다.
도 4, 도 7 및 도 11을 참조하면, 멀티 주파수 모드(MFM)에서 표시 장치(DD)는 기본 구동 주파수(BDF)를 노말 주파수(NF)보다 낮춘다. 예를 들어, 노말 주파수(NF)가 120Hz일 때 기본 구동 주파수(BDF)는 60Hz이다. 기본 구동 주파수(BDF)가 60Hz일 때 한 프레임의 지속 시간은 16.67밀리초(ms)이다. 표시 장치(DD)는 멀티 주파수 모드(MFM)의 풀 프레임에서 기본 구동 주파수(BDF)에 대응하는 지속 시간(16.67ms)동안 표시 패널(DP)의 제1 표시 영역(DA1, 도 1 참조) 및 제2 표시 영역(DA2, 도 1 참조)에 영상을 표시하고, 하프 프레임에서 기본 구동 주파수(BDF)보다 낮은 지속 시간(예를 들면, 8.34ms)동안 표시 패널(DP)의 제1 표시 영역(DA1)에 영상을 표시할 수 있다. 풀 프레임은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 모두에 영상이 표시되는 프레임이고, 하프 프레임은 제1 표시 영역(DA1)에만 영상이 표시되는 프레임이다.
도 11에 도시된 것과 같이, 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 80Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 40Hz일 때 시작 신호(FLM)는 1초동안 80번 로우 레벨로 활성화된다. 즉 시작 신호(FLM)는 제1 프레임(F1)부터 제80 프레임(F80)까지 매 프레임의 시작 지점에서 로우 레벨로 활성화된다.
제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 80Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 40Hz일 때 홀수 번째 프레임들(F1, F3, F5, ??F79) 각각의 지속 시간과 짝수 번째 프레임들(F2, F4, F6, ??F80) 각각의 지속 시간은 서로 다르다. 예를 들어, 홀수 번째 프레임들(F1, F3, F5, ??F79) 각각의 지속 시간은 16.67 밀리초(ms)이고, 짝수 번째 프레임들(F2, F4, F6, ??F80)의 각각 지속 시간은 8.34 밀리초(ms)이다. 즉, 멀티 주파수 모드(MFM)에서 제1 프레임의 지속 시간은 기본 구동 주파수(BDF)의 지속 시간인 제1 시간(예를 들면, 16.67밀리초(ms))과 같고, 제1 프레임과 연속하는 제2 프레임의 지속 시간은 제1 시간보다 짧은 제2 시간이다.
멀티 주파수 모드(MFM)에서 제1 구동 주파수가 80Hz이고, 제2 구동 주파수가 40Hz인 경우, 1초 동안 표시 장치(DD)의 제1 표시 영역(DA1)에는 제1 프레임(F1) 내지 제80 프레임(F80)에서 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 제1 프레임(F1) 내지 제80 프레임(F80) 중 홀수 번째 프레임들(F1, F3, ??, F79)에서 제2 영상(IM2)이 표시될 수 있다. 즉, 짝수 번째 프레임들(F2, F4, ??, F80)에서 제2 표시 영역(DA2)에는 제2 영상(IM2)이 표시되지 않는다.
스캔 구동 회로(SD) 내 구동 스테이지들(ST0-STn+1) 중 k번째 구동 스테이지(STk)가 제2 표시 영역(DA2)의 시작 위치에 대응하는 것으로 가정하면, 멀티 주파수 모드(MFM)의 짝수 번째 프레임들(F2, F4, ??, F80)에서 스테이지들(STk-STn+1)로부터 출력되는 제1 스캔 신호들(SCk-SCn) 및 제2 스캔 신호들(SWk+1-STn+1)을 마스킹하기 위해 제1 마스킹 신호(MS1)는 로우 레벨로 천이하고, 제2 마스킹 신호(MS2)는 하이 레벨로 천이할 수 있다. 스테이지들(STk-STn+1)은 로우 레벨의 제1 마스킹 신호(MS1) 및 하이 레벨의 제2 마스킹 신호(MS2)에 응답해서 제1 스캔 신호들(SCk-SCn) 및 제2 스캔 신호들(SWk+1-STn+1)을 로우 레벨로 활성화하지 않을 수 있다. 짝수 번째 프레임(예를 들면, F2)이 끝나고 다음 홀수 번째 프레임(예를 들면, F3)이 시작될 때 제1 마스킹 신호(MS1)는 하이 레벨로 천이하고, 제2 마스킹 신호(MS2)는 로우 레벨로 천이하여 새로운 프레임을 준비한다.
도 12는 멀티 주파수 모드에서 스캔 구동 회로(SD)로부터 출력되는 제1 스캔 신호들을 예시적으로 보여주는 도면이다.
도 12는 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 80Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 40Hz일 때 도 7에 도시된 스캔 구동 회로(SD)로부터 출력되는 제1 스캔 신호들(SC0-SC3840)을 예시적으로 보여준다.
도 1a에 도시된 제1 표시 영역(DA1)이 0번째부터 1920번째 행의 화소들을 포함하고, 제2 표시 영역(DA2)이 1921번째부터 3840번째 행의 화소들을 포함하는 것으로 가정한다.
도 4, 도 7 및 도 12를 참조하면, 멀티 주파수 모드(MFM)에서 시작 신호(FLM)는 1초동안 80번 로우 레벨로 활성화된다. 즉 시작 신호(FLM)는 제1 프레임(F1)부터 제80 프레임(F80)까지 매 프레임마다 로우 레벨로 활성화된다.
제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 80Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 40Hz일 때 홀수 번째 프레임들(F1, F3, F5, ??, F79) 각각의 지속 시간은 16.67 밀리초(ms)이고, 짝수 번째 프레임들(F2, F4, F6??, F80) 각각의 지속 시간은 8.34 밀리초(ms)이다.
멀티 주파수 모드(MFM)의 홀수 번째 프레임들(F1, F3, F5??, F79)에서 스캔 구동 회로(SD) 내 스테이지들(ST0-STn)은 제1 스캔 신호들(SC0-SCn)을 순차적으로 출력할 수 있다.
스캔 구동 회로(SD) 내 스테이지들(ST0-ST3840) 중 1921번째 스테이지(ST1921)가 제2 표시 영역(DA2)의 시작 위치에 대응하는 것으로 가정하면, 멀티 주파수 모드(MFM)의 짝수 번째 프레임들(F2, F4, F6??, F80)에서 스테이지들(ST0-ST1920)은 제1 스캔 신호들(SC0-SC1920)을 순차적으로 로우 레벨로 활성화하고, 스테이지들(ST1921-ST3840)은 제1 스캔 신호들(SC1921-SC3840)을 하이 레벨로 유지한다.
이와 같이, 스캔 구동 회로(SD) 내 스테이지들(ST0-ST3840) 중 제1 표시 영역(DA1)에 대응하는 스테이지들(ST0-ST1920)은 매 프레임마다 순차적으로 동작하며, 제1 표시 영역(DA1)에 제1 영상(IM1)이 표시될 수 있다. 스캔 구동 회로(SD) 내 스테이지들(ST0-ST3840) 중 제2 표시 영역(DA2)에 대응하는 스테이지들(ST1921-ST3840)은 일부 프레임들(예를 들면, 홀수 번째 프레임들(F1, F3, F5, ))에서만 순차적으로 동작하며, 제2 표시 영역(DA2)에 제2 영상(IM2)이 표시될 수 있다. 또한 스캔 구동 회로(SD) 내 스테이지들(ST0-ST3840) 중 제2 표시 영역(DA2)에 대응하는 스테이지들(ST1921-ST3840)은 일부 프레임들(예를 들면, 짝수 번째 프레임들(F2, F4, F6, ??, 80))에서 동작하지 않으므로 소비 전력이 감소될 수 있다.
도 13은 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 119Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 1Hz일 때 도 4에 도시된 구동 컨트롤러(100)로부터 스캔 구동 회로(SD)로 제공되는 신호들 및 데이터 구동 회로(200)로 제공되는 영상 데이터 신호(DATA)를 예시적으로 보여주는 도면이다.
도 4, 도 7 및 도 13을 참조하면, 멀티 주파수 모드(MFM)에서 시작 신호(FLM)는 1초동안 119번 로우 레벨로 활성화된다. 즉 시작 신호(FLM)는 제1 프레임(F1)부터 제119 프레임(F119)까지 매 프레임마다 로우 레벨로 활성화된다.
제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 119Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 1Hz일 때 제1 프레임(F1)의 지속 시간과 다른 프레임들(F2~F119) 각각의 지속 시간은 서로 다르다. 예를 들어, 제1 프레임(F1)의 지속 시간은 16.67 밀리초(ms)이고, 제2 내지 제119 프레임들(F2~F119)의 각각 지속 시간은 8.34 밀리초(ms)이다.
스캔 구동 회로(SD) 내 스테이지들(ST0-STn+1) 중 k번째 구동 스테이지(STk)가 제2 표시 영역(DA2)의 시작 위치에 대응하는 것으로 가정하면, 멀티 주파수 모드(MFM)의 프레임들(F2~F119)에서 스테이지들(STk-STn+1)로부터 출력되는 제1 스캔 신호들(SCk-SCn) 및 제2 스캔 신호들(SWk-STn+1)을 마스킹하기 위해 제1 마스킹 신호(MS1)는 로우 레벨로 천이하고, 제2 마스킹 신호(MS2)는 하이 레벨로 천이할 수 있다. 스테이지들(STk-STn+1)은 로우 레벨의 제1 마스킹 신호(MS1) 및 하이 레벨의 제2 마스킹 신호(MS2)에 응답해서 제1 스캔 신호들(SC0-SCn) 및 제2 스캔 신호들(SW0-STn+1)을 하이 레벨로 유지할 수 있다. 예를 들어, 제2 프레임(F2)이 끝나고 다음 제3 프레임(F3)이 시작될 때 제1 마스킹 신호(MS1)는 하이 레벨로 천이하고, 제2 마스킹 신호(MS2)는 로우 레벨로 천이하여 새로운 프레임을 준비한다.
표시 장치(DD)는 멀티 주파수 모드(MFM)동안 기본 구동 주파수(BDF)를 노말 주파수(NF)인 120Hz보다 낮은 주파수인 60Hz로 설정할 수 있다. 다음 표 2는 표시 장치(DD)의 구동 주파수에 따른 소비 전력을 예시적으로 보여준다.
정지 영상 동영상
120Hz 528.1mW 538.9mW
60Hz 304.4mW 336.2mW
표 2에서 알 수 있는 바와 같이, 표시 장치(DD)의 제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 모두에 정지 영상 또는 동영상이 표시될 때 구동 주파수가 120Hz에서 60Hz 낮아짐에 따라 소비 전력이 감소함을 알 수 있다.
또한 도 13에 도시된 것과 같이, 동영상이 표시되는 제1 표시 영역(DA1)의 제1 구동 주파수(DF1)는 119Hz로 설정하고, 정지 영상이 표시되는 제2 표시 영역(DA2)의 제2 구동 주파수(DF2)는 1Hz로 설정함에 따라 표시 품질이 저하되는 것을 최소활 수 있다. 즉, 표시 패널(DP)에 표시되는 영상의 표시 품질 저하없이 소비 전력을 감소시킬 수 있다.
도 14는 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 128Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 64Hz일 때 도 4에 도시된 구동 컨트롤러(100)로부터 스캔 구동 회로(SD)로 제공되는 신호들 및 데이터 구동 회로(200)로 제공되는 영상 데이터 신호(DATA)를 예시적으로 보여주는 도면이다.
도 4, 도 7 및 도 14를 참조하면, 멀티 주파수 모드(MFM)에서 표시 장치(DD)는 기본 구동 주파수(BDF)를 노말 주파수(NF)보다 낮춘다. 예를 들어, 노말 주파수(NF)가 120Hz일 때 기본 구동 주파수(BDF)는 96Hz이다. 기본 구동 주파수(BDF)가 96Hz일 때 한 프레임의 지속 시간은 10.41밀리초(ms)이다. 표시 장치(DD)는 멀티 주파수 모드(MFM)의 풀 프레임에서 기본 구동 주파수(BDF)에 대응하는 지속 시간(10.41ms)동안 표시 패널(DP)의 제1 표시 영역(DA1, 도 1 참조) 및 제2 표시 영역(DA2, 도 1 참조)에 영상을 표시하고, 하프 프레임에서 기본 구동 주파수(BDF)보다 낮은 지속 시간(예를 들면, 5.2ms)동안 표시 패널(DP)의 제1 표시 영역(DA1)에 영상을 표시할 수 있다. 풀 프레임은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 모두에 영상이 표시되는 프레임이고, 하프 프레임은 제1 표시 영역(DA1)에만 영상이 표시되는 프레임이다.
도 14에 도시된 것과 같이, 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 128Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 64Hz일 때 시작 신호(FLM)는 1초동안 128번 로우 레벨로 활성화된다. 즉 시작 신호(FLM)는 제1 프레임(F1)부터 제128 프레임(F128)까지 매 프레임의 시작 지점에서 로우 레벨로 활성화된다.
제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 128Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 64Hz일 때 홀수 번째 프레임들(F1, F3, F5, ??F127) 각각의 지속 시간과 짝수 번째 프레임들(F2, F4, F6, ??F128) 각각의 지속 시간은 서로 다르다. 예를 들어, 홀수 번째 프레임들(F1, F3, F5, ??F127) 각각의 지속 시간은 10.41ms이고, 짝수 번째 프레임들(F2, F4, F6, ??F128)의 각각 지속 시간은 5.2ms이다. 즉, 멀티 주파수 모드(MFM)에서 제1 프레임의 지속 시간은 기본 구동 주파수(BDF)의 지속 시간인 제1 시간(예를 들면, 10.41ms)과 같고, 제1 프레임과 연속하는 제2 프레임의 지속 시간은 제1 시간보다 짧은 제2 시간이다.
멀티 주파수 모드(MFM)에서 제1 구동 주파수가 128Hz이고, 제2 구동 주파수가 64Hz인 경우, 1초 동안 표시 장치(DD)의 제1 표시 영역(DA1)에는 제1 프레임(F1) 내지 제128 프레임(F128)에서 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 제1 프레임(F1) 내지 제128 프레임(F128) 중 홀수 번째 프레임들(F1, F3, ??, F127)에서 제2 영상(IM2)이 표시될 수 있다. 즉, 짝수 번째 프레임들(F2, F4, ??, F128)에서 제2 표시 영역(DA2)에는 제2 영상(IM2)이 표시되지 않는다.
스캔 구동 회로(SD) 내 구동 스테이지들(ST0-STn+1) 중 k번째 구동 스테이지(STk)가 제2 표시 영역(DA2)의 시작 위치에 대응하는 것으로 가정하면, 멀티 주파수 모드(MFM)의 짝수 번째 프레임들(F2, F4, ??, F128)에서 스테이지들(STk-STn+1)로부터 출력되는 제1 스캔 신호들(SCk-SCn) 및 제2 스캔 신호들(SWk+1-STn+1)을 마스킹하기 위해 제1 마스킹 신호(MS1)는 로우 레벨로 천이하고, 제2 마스킹 신호(MS2)는 하이 레벨로 천이할 수 있다. 스테이지들(STk-STn+1)은 로우 레벨의 제1 마스킹 신호(MS1) 및 하이 레벨의 제2 마스킹 신호(MS2)에 응답해서 제1 스캔 신호들(SCk-SCn) 및 제2 스캔 신호들(SWk+1-STn+1)을 로우 레벨로 활성화하지 않을 수 있다. 짝수 번째 프레임(예를 들면, F2)이 끝나고 다음 홀수 번째 프레임(예를 들면, F3)이 시작될 때 제1 마스킹 신호(MS1)는 하이 레벨로 천이하고, 제2 마스킹 신호(MS2)는 로우 레벨로 천이하여 새로운 프레임을 준비한다.
도 15는 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 144Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 30Hz일 때 도 4에 도시된 구동 컨트롤러(100)로부터 스캔 구동 회로(SD)로 제공되는 신호들 및 데이터 구동 회로(200)로 제공되는 영상 데이터 신호(DATA)를 예시적으로 보여주는 도면이다.
도 4, 도 7 및 도 15를 참조하면, 멀티 주파수 모드(MFM)에서 표시 장치(DD)는 기본 구동 주파수(BDF)를 노말 주파수(NF)보다 낮춘다. 예를 들어, 노말 주파수(NF)가 120Hz일 때 기본 구동 주파수(BDF)는 96Hz이다. 기본 구동 주파수(BDF)가 96Hz일 때 한 프레임의 지속 시간은 10.41밀리초(ms)이다. 표시 장치(DD)는 멀티 주파수 모드(MFM)의 풀 프레임에서 기본 구동 주파수(BDF)에 대응하는 지속 시간(10.41ms)동안 표시 패널(DP)의 제1 표시 영역(DA1, 도 1 참조) 및 제2 표시 영역(DA2, 도 1 참조)에 영상을 표시하고, 하프 프레임에서 기본 구동 주파수(BDF)보다 낮은 지속 시간(예를 들면, 5.2ms)동안 표시 패널(DP)의 제1 표시 영역(DA1)에 영상을 표시할 수 있다. 풀 프레임은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 모두에 영상이 표시되는 프레임이고, 하프 프레임은 제1 표시 영역(DA1)에만 영상이 표시되는 프레임이다.
도 15에 도시된 것과 같이, 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 144Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 30Hz일 때 시작 신호(FLM)는 1초동안 144번 로우 레벨로 활성화된다. 즉 시작 신호(FLM)는 제1 프레임(F1)부터 제144 프레임(F144)까지 매 프레임의 시작 지점에서 로우 레벨로 활성화된다.
제1 표시 영역(DA1, 도 1a 참조)의 제1 구동 주파수가 144Hz이고, 제2 표시 영역(DA2, 도 1a 참조)의 제2 구동 주파수가 30Hz일 때 제1 프레임(F1)의 지속 시간과 다른 프레임들(F2~F144) 각각의 지속 시간은 서로 다르다. 예를 들어, 제1 프레임(F1)의 지속 시간은 10.41ms이고, 제2 내지 제144 프레임들(F2~F144)의 각각 지속 시간은 5.2ms이다.
표시 장치(DD)는 멀티 주파수 모드(MFM)동안 기본 구동 주파수(BDF)를 노말 주파수(NF)인 120Hz보다 낮은 주파수인 96Hz로 설정함으로써 소비 전력을 감소시킬 수 있다.
또한 동영상이 표시되는 제1 표시 영역(DA1)의 제1 구동 주파수(DF1)는 144Hz로 설정하고, 정지 영상이 표시되는 제2 표시 영역(DA2)의 제2 구동 주파수(DF2)는 30Hz로 설정함에 따라 표시 품질이 저하되는 것을 최소활 수 있다. 즉, 표시 패널(DP)에 표시되는 영상의 표시 품질 저하없이 소비 전력을 감소시킬 수 있다.
도 16은 멀티 주파수 모드에서 도 4에 도시된 구동 컨트롤러(100)로부터 스캔 구동 회로(SD)로 제공되는 시작 신호들을 예시적으로 보여주는 도면이다.
노말 주파수가 120Hz일 때 멀티 주파수 모드(MFM)에서 기본 구동 주파수(BDF)는 60Hz로 설정될 수 있다. 기본 구동 주파수(BDF)가 60Hz일 때 풀 프레임(FF)의 지속 시간은 16.67 밀리초(ms)이고, 하프 프레임(HF)의 지속 시간은 8.34 밀리초(ms)이다. 풀 프레임(FF)은 제1 표시 영역(DA1, 도 1a 참조) 및 제2 표시 영역(DA2, 도 1a 참조)이 모두 구동되는 프레임이고, 하프 프레임(HF)은 제1 표시 영역(DA1)만 구동되는 프레임이다.
시작 신호(FLM1)의 주기(FT1)는 1개의 풀 프레임(FF)과 1개의 하프 프레임(HF)을 포함하며, 지속 시간은 25.5ms이다.
제1 표시 영역(DA1)의 제1 구동 주파수(DF1)는 다음 수학식 1에 의해 계산될 수 있다.
[수학식 1]
DF1= 1000ms/((FFT+HFT)/(1+HFN))
제2 표시 영역(DA2)의 제2 구동 주파수(DF2)는 다음 수학식 2에 의해 계산될 수 있다.
[수학식 2]
DF1= 1000ms/(FFT+HFT)
수학식 1 및 수학식 2에서 FFT는 풀 프레임(FF)의 지속 시간, HFT는 하프 프레임(HFT)의 지속 시간 그리고 HFN은 주기(FT1) 내 하프 프레임(HF)의 개수이다.
기본 구동 주파수(BDF)가 60Hz이고, 시작 신호(FLM1)의 주기(FT1) 내 풀 프레임(FF)의 지속 시간 FFT=16.67ms이고, 하프 프레임(HF)의 지속 시간 HFT=8.34ms이며, 하프 프레임(HF)의 개수는 1개이므로 제1 표시 영역(DA1)의 제1 구동 주파수(DF1)는 1000ms/((16.67ms+8.34ms)/(1+1))=80Hz이고, 제2 표시 영역(DA2)의 제2 구동 주파수(DF2)는 1000ms/(16.67ms+8.34ms)=40Hz이다.
시작 신호(FLM2)의 주기(FT2)는 1개의 풀 프레임(FF)과 2개의 하프 프레임들(HF1, HF2)을 포함하며, 지속 시간은 33.3ms이다.
기본 구동 주파수(BDF)가 60Hz이고, 시작 신호(FLM2)의 주기(FT2) 내 풀 프레임(FF)의 지속 시간 FFT=16.67ms이고, 하프 프레임들(HF1, HF2)의 지속 시간 HFT=16.68ms이며, 하프 프레임들(HF1, HF2)의 개수는 2개이므로 제1 표시 영역(DA1)의 제1 구동 주파수(DF1)는 1000ms/((16.67ms+16.68ms)/(1+2))=90Hz이고, 제2 표시 영역(DA2)의 제2 구동 주파수(DF2)는 1000ms/(16.67ms+16.68ms)=30Hz이다.
시작 신호(FLM3)의 주기(FT3)는 1개의 풀 프레임(FF)과 118개의 하프 프레임들(HF1, HF2, ??, HF118)을 포함하며, 지속 시간은 1000ms이다.
기본 구동 주파수(BDF)가 60Hz이고, 시작 신호(FLM3)의 주기(FT3) 내 풀 프레임(FF)의 지속 시간 FFT=16.67ms이고, 하프 프레임들(HF1, HF2, ??, HF118)의 지속 시간 HFT=983.32ms이며, 하프 프레임들(HF1, HF2, ??, HF118)의 개수는 118개이므로 제1 표시 영역(DA1)의 제1 구동 주파수(DF1)는 1000ms/((16.67ms+983.32ms)/(1+118))=119Hz이고, 제2 표시 영역(DA2)의 제2 구동 주파수(DF2)는 1000ms/(16.67ms+16.68ms)=1Hz이다.
다음 표 3은 기본 구동 주파수(BDF)가 60Hz이고, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 제2 방향(DR1)에서의 길이 비율이 1:1인 경우, 시작 신호(FLM)의 주기 내 하프 프레임(HF)의 개수에 따른 제1 표시 영역(DA1)의 제1 구동 주파수(DF1) 및 제2 표시 영역(DA2)의 제2 구동 주파수(DF2)을 예시적으로 보여준다. 표 3에서는 기본 구동 주파수(BDF)가 60Hz일 때 풀 프레임의 지속 시간은 16.66ms이고, 1개의 하프 프레임(HF)의 지속 시간은 8.33ms인 것으로 가정한 계산 결과이다.
하프 프레임(HF) 개수 제1 구동 주파수(DF1) 제2 구동 주파수(DF2)
0 60Hz 60Hz
1 80.03Hz 40.02Hz
2 90.04Hz 30.01Hz
3 96.04Hz 24.01Hz
10 110.04Hz 10Hz
20 114.59Hz 5.46Hz
118 119.05Hz 1Hz
다음 표 4는 기본 구동 주파수(BDF)가 96Hz이고, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 제2 방향(DR1)에서의 길이 비율이 1:1인 경우, 시작 신호(FLM)의 주기 내 하프 프레임(HF)의 개수에 따른 제1 표시 영역(DA1)의 제1 구동 주파수(DF1) 및 제2 표시 영역(DA2)의 제2 구동 주파수(DF2)을 예시적으로 보여준다. 표 4에서는 기본 구동 주파수(BDF)가 96Hz일 때 풀 프레임의 지속 시간은 10.41ms이고, 1개의 하프 프레임(HF)의 지속 시간은 5.2ms인 것으로 가정한 계산 결과이다.
하프 프레임(HF) 개수 제1 구동 주파수(DF1) 제2 구동 주파수(DF2)
0 96Hz 96Hz
1 128Hz 64Hz
2 144Hz 30Hz
4 160Hz 20Hz
6 168Hz 15Hz
10 175Hz 10Hz
18 182Hz 6Hz
118 190Hz 1Hz
다음 표 5는 기본 구동 주파수(BDF)가 120Hz이고, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 제2 방향(DR1)에서의 길이 비율이 1:1인 경우, 시작 신호(FLM)의 주기 내 하프 프레임(HF)의 개수에 따른 제1 표시 영역(DA1)의 제1 구동 주파수(DF1) 및 제2 표시 영역(DA2)의 제2 구동 주파수(DF2)을 예시적으로 보여준다. 표 5에서는 기본 구동 주파수(BDF)가 120Hz일 때 풀 프레임의 지속 시간은 8.34ms이고, 1개의 하프 프레임(HF)의 지속 시간은 4.17ms인 것으로 가정한 계산 결과이다.
하프 프레임(HF) 개수 제1 구동 주파수(DF1) 제2 구동 주파수(DF2)
0 120Hz 120Hz
1 160Hz 80Hz
2 180Hz 60Hz
4 200Hz 40Hz
6 210Hz 30Hz
10 220Hz 20Hz
20 228Hz 11Hz
238 238Hz 1Hz
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치
DP: 표시 패널
100: 구동 컨트롤러
200: 데이터 구동 회로
300: 전압 발생기

Claims (20)

  1. 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널;
    상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로;
    상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로; 및
    영상 신호 및 제어 신호를 수신하고, 동작 모드에 따라 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함하되;
    상기 구동 컨트롤러는,
    상기 동작 모드에 따라 상기 표시 패널을 제1 표시 영역 및 제2 표시 영역으로 구분하고, 한 프레임의 시작을 나타내는 시작 신호 및 상기 제2 표시 영역의 시작을 나타내는 마스킹 신호를 출력하고,
    상기 동작 모드가 노말 주파수 모드일 때, 상기 구동 컨트롤러는 기본 구동 주파수를 노말 주파수로 설정하고,
    상기 동작 모드가 멀티 주파수 모드일 때, 상기 구동 컨트롤러는 기본 구동 주파수를 상기 노말 주파수보다 낮은 주파수로 설정하되, 상기 제1 표시 영역이 제1 구동 주파수로 동작하고, 상기 제2 표시 영역이 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 동작하도록 상기 시작 신호 및 상기 마스킹 신호를 출력하고,
    상기 스캔 구동 회로는 상기 시작 신호에 동기해서 상기 복수 개의 스캔 라인들을 순차적으로 구동하되, 상기 마스킹 신호에 응답해서 상기 복수 개의 스캔 라인들 중 상기 제2 표시 영역에 대응하는 스캔 라인들의 구동을 중지하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 제1 구동 주파수는 상기 기본 구동 주파수보다 높고, 상기 제2 구동 주파수는 상기 기본 구동 주파수보다 낮은 표시 장치.
  3. 제 1 항에 있어서,
    상기 멀티 주파수 모드동안 제1 프레임은 제1 지속 시간을 갖고, 상기 제1 프레임과 연속하는 제2 프레임은 제2 지속 시간을 가지며, 상기 제2 지속 시간은 상기 제1 지속 시간보다 짧은 표시 장치.
  4. 제 3 항에 있어서,
    상기 멀티 주파수 모드동안 상기 제1 프레임의 상기 제1 지속 시간은 상기 노말 주파수 모드동안 상기 제1 프레임의 상기 제1 지속 시간보다 긴 표시 장치.
  5. 제 3 항에 있어서,
    상기 구동 컨트롤러는 상기 멀티 주파수 모드의 상기 제1 프레임동안 상기 제1 표시 영역 및 상기 제2 표시 영역에 대응하는 영상 데이터 신호를 상기 데이터 구동 회로로 제공하고, 상기 멀티 주파수 모드의 상기 제2 프레임동안 상기 제1 표시 영역에 대응하는 영상 데이터 신호를 상기 데이터 구동 회로로 제공하는 표시 장치.
  6. 제 1 항에 있어서,
    상기 구동 컨트롤러는 상기 노말 주파수 모드 동안 매 프레임마다 상기 제1 표시 영역 및 상기 제2 표시 영역에 대응하는 영상 데이터 신호를 상기 데이터 구동 회로로 제공하는 표시 장치.
  7. 제 1 항에 있어서,
    상기 스캔 구동 회로는 각각이 상기 복수 개의 스캔 라인들 중 대응하는 스캔 라인을 구동하는 복수의 구동 스테이지들을 포함하고,
    상기 복수의 구동 스테이지들 각각은,
    상기 구동 컨트롤러로부터의 클럭 신호들 및 캐리 신호에 응답해서 제1 스캔 신호를 제1 출력 단자로 출력하는 구동 회로; 및
    상기 마스킹 신호에 응답해서 상기 구동 회로가 상기 제1 스캔 신호를 출력하는 것을 중지시키는 마스킹 회로를 포함하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 복수의 구동 스테이지들 중 제1 구동 스테이지는 상기 시작 신호를 상기 캐리 신호로서 수신하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 구동 회로는 상기 클럭 신호들 및 상기 캐리 신호에 응답해서 제2 스캔 신호를 제2 출력 단자로 출력하는 표시 장치.
  10. 제 9 항에 있어서,
    상기 복수의 구동 스테이지들 중 j번째 구동 스테이지로부터 출력되는 상기 제2 스캔 신호는 j+k(j, k 각각은 자연수)번째 구동 스테이지의 상기 캐리 신호로 제공되는 표시 장치.
  11. 제 9 항에 있어서,
    상기 마스킹 신호는 제1 마스킹 신호 및 제2 마스킹 신호를 포함하고,
    상기 마스킹 회로는,
    상기 제1 마스킹 신호에 응답해서 제1 전압 단자와 상기 제1 출력 단자 사이를 전기적으로 연결하는 제1 마스킹 회로; 및
    상기 제2 마스킹 신호에 응답해서 상기 제1 출력 단자와 상기 제2 출력 단자 사이를 전기적으로 연결하는 제3 마스킹 회로를 포함하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 멀티 주파수 모드동안 상기 제1 마스킹 회로는 상기 제1 마스킹 신호에 응답해서 상기 제1 전압 단자와 상기 제1 출력 단자 사이를 전기적으로 연결하고,
    상기 멀티 주파수 모드동안 상기 제2 마스킹 회로는 상기 제2 마스킹 신호에 응답해서 상기 제1 출력 단자와 상기 제2 출력 단자 사이의 전기적 연결을 차단하는 표시 장치.
  13. 평면 상에서 제1 비폴딩 영역, 폴딩 영역 및 제2 비폴딩 영역이 정의되고, 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널;
    상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로;
    상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로; 및
    영상 신호 및 제어 신호를 수신하고, 동작 모드에 따라 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함하되;
    상기 구동 컨트롤러는,
    상기 동작 모드에 따라 상기 표시 패널을 제1 표시 영역 및 제2 표시 영역으로 구분하고, 한 프레임의 시작을 나타내는 시작 신호 및 상기 제2 표시 영역의 시작을 나타내는 마스킹 신호를 출력하고,
    상기 동작 모드가 노말 주파수 모드일 때, 상기 구동 컨트롤러는 기본 구동 주파수를 노말 주파수로 설정하고,
    상기 동작 모드가 멀티 주파수 모드일 때, 상기 구동 컨트롤러는 기본 구동 주파수를 상기 노말 주파수보다 낮은 주파수로 설정하되, 상기 제1 표시 영역이 제1 구동 주파수로 동작하고, 상기 제2 표시 영역이 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 동작하도록 상기 시작 신호 및 상기 마스킹 신호를 출력하되,
    상기 스캔 구동 회로는 상기 시작 신호에 동기해서 상기 복수 개의 스캔 라인들을 순차적으로 구동하되, 상기 마스킹 신호에 응답해서 상기 복수 개의 스캔 라인들 중 상기 제2 표시 영역에 대응하는 스캔 라인들의 구동을 중지하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 제1 구동 주파수는 상기 기본 구동 주파수보다 높고, 상기 제2 구동 주파수는 상기 기본 구동 주파수보다 낮은 표시 장치.
  15. 제 14 항에 있어서,
    상기 멀티 주파수 모드동안 제1 프레임은 제1 지속 시간을 갖고, 상기 제1 프레임과 연속하는 제2 프레임은 제2 지속 시간을 가지며, 상기 제2 지속 시간은 상기 상기 제1 지속 시간보다 짧은 표시 장치.
  16. 제 15 항에 있어서,
    상기 멀티 주파수 모드동안 상기 제1 표시 영역으로 제공되는 상기 영상 데이터 신호는 동영상 신호이고, 상기 제2 표시 영역으로 제공되는 상기 영상 데이터 신호는 정지 영상 신호인 표시 장치.
  17. 제 13 항에 있어서,
    상기 표시 패널은 상기 폴딩 영역에서 소정의 방향을 따라 연장된 폴딩축을 기준으로 폴딩되는 표시 장치.
  18. 제 13 항에 있어서,
    상기 스캔 구동 회로는 각각이 상기 복수 개의 스캔 라인들 중 대응하는 스캔 라인을 구동하는 복수의 구동 스테이지들을 포함하고,
    상기 복수의 구동 스테이지들 각각은,
    상기 구동 컨트롤러로부터의 클럭 신호들 및 캐리 신호에 응답해서 제1 스캔 신호를 제1 출력 단자로 출력하고, 제2 스캔 신호를 제2 출력 단자로 출력하는 구동 회로; 및
    상기 마스킹 신호에 응답해서 상기 구동 회로가 상기 제1 스캔 신호를 출력하는 것을 중지시키는 마스킹 회로를 포함하는 표시 장치.
  19. 제 18 항에 있어서,
    상기 복수의 구동 스테이지들 중 제1 구동 스테이지는 상기 시작 신호를 상기 캐리 신호로서 수신하는 표시 장치.
  20. 제 18 항에 있어서,
    상기 마스킹 신호는 제1 마스킹 신호 및 제2 마스킹 신호를 포함하고,
    상기 마스킹 회로는,
    상기 제1 마스킹 신호에 응답해서 제1 전압 단자와 상기 제1 출력 단자 사이를 전기적으로 연결하는 제1 마스킹 회로; 및
    상기 제2 마스킹 신호에 응답해서 상기 제1 출력 단자와 상기 제2 출력 단자 사이를 전기적으로 연결하는 제3 마스킹 회로를 포함하는 표시 장치.
KR1020200080260A 2020-06-30 2020-06-30 표시 장치 KR20220002776A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200080260A KR20220002776A (ko) 2020-06-30 2020-06-30 표시 장치
US17/193,127 US11393404B2 (en) 2020-06-30 2021-03-05 Display device having multiple driving frequency modes
CN202110703403.2A CN113870776A (zh) 2020-06-30 2021-06-24 显示装置
US17/866,820 US11869441B2 (en) 2020-06-30 2022-07-18 Display device having multiple driving frequency modes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200080260A KR20220002776A (ko) 2020-06-30 2020-06-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20220002776A true KR20220002776A (ko) 2022-01-07

Family

ID=78989911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200080260A KR20220002776A (ko) 2020-06-30 2020-06-30 표시 장치

Country Status (3)

Country Link
US (2) US11393404B2 (ko)
KR (1) KR20220002776A (ko)
CN (1) CN113870776A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023146218A1 (ko) * 2022-01-28 2023-08-03 경희대학교 산학협력단 선택적 스캔 구동이 가능한 스캔 드라이버, 및 이를 포함하는 표시 장치
WO2024076031A1 (ko) * 2022-10-04 2024-04-11 삼성전자주식회사 클럭 레이트를 제어하는 디스플레이 구동 회로를 포함하는 전자 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220141366A (ko) * 2021-04-12 2022-10-20 삼성디스플레이 주식회사 전자 장치 및 이의 구동 방법
US20230316996A1 (en) * 2022-04-01 2023-10-05 X Display Company Technology Limited Dynamic-voltage control for displays
CN116798375A (zh) * 2023-06-30 2023-09-22 长沙惠科光电有限公司 扫描驱动电路和显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101709087B1 (ko) * 2014-08-01 2017-02-23 삼성디스플레이 주식회사 타이밍 제어부, 이를 포함하는 표시 장치 및 이의 구동 방법
KR20160045215A (ko) * 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102390093B1 (ko) * 2015-05-28 2022-04-26 삼성디스플레이 주식회사 게이트 구동 회로 및 표시 장치
KR102581307B1 (ko) 2018-01-03 2023-09-22 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
KR102621010B1 (ko) * 2019-01-30 2024-01-05 삼성디스플레이 주식회사 표시 장치, 이를 포함하는 전자 기기 및 이의 구동 방법
KR20200144632A (ko) 2019-06-18 2020-12-30 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20220001555A (ko) 2020-06-29 2022-01-06 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023146218A1 (ko) * 2022-01-28 2023-08-03 경희대학교 산학협력단 선택적 스캔 구동이 가능한 스캔 드라이버, 및 이를 포함하는 표시 장치
WO2024076031A1 (ko) * 2022-10-04 2024-04-11 삼성전자주식회사 클럭 레이트를 제어하는 디스플레이 구동 회로를 포함하는 전자 장치

Also Published As

Publication number Publication date
US11869441B2 (en) 2024-01-09
US20210407430A1 (en) 2021-12-30
CN113870776A (zh) 2021-12-31
US11393404B2 (en) 2022-07-19
US20220351688A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
KR20220002776A (ko) 표시 장치
US10614732B2 (en) Stage circuit and scan driver using the same
CN105225626B (zh) 有机发光二极管像素驱动电路、其显示面板及显示装置
KR20220001555A (ko) 표시 장치
US11410610B2 (en) Scan driving circuit and display device including the same
KR20220008951A (ko) 발광 구동 회로, 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220000023A (ko) 스캔 구동 회로 및 그것을 포함하는 표시 장치
US20230410752A1 (en) Electronic device and method of driving the same
KR20230084400A (ko) 표시 장치 및 그것의 구동 방법
EP4002340A1 (en) Display device
KR20220001037A (ko) 스캔 구동 회로 및 그것을 포함하는 표시 장치
US11410612B2 (en) Driving circuit and display device having the same
KR20220061332A (ko) 표시 장치 및 그것의 구동 방법
KR20220030514A (ko) 표시 장치 및 그것의 구동 방법
KR20220030459A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20220030513A (ko) 표시 장치 및 그것의 구동 방법
US11715419B2 (en) Display device
KR20220008950A (ko) 표시 장치
KR20230049176A (ko) 표시 장치
KR20240005264A (ko) 화소, 드라이버 및 이를 포함하는 표시 장치
KR20230162837A (ko) 스캔 드라이버 및 이를 포함하는 표시장치
KR20220108290A (ko) 표시 장치 및 그것의 구동 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal