KR20220068326A - 스캔 드라이버 및 이를 포함하는 표시장치 - Google Patents

스캔 드라이버 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20220068326A
KR20220068326A KR1020200154774A KR20200154774A KR20220068326A KR 20220068326 A KR20220068326 A KR 20220068326A KR 1020200154774 A KR1020200154774 A KR 1020200154774A KR 20200154774 A KR20200154774 A KR 20200154774A KR 20220068326 A KR20220068326 A KR 20220068326A
Authority
KR
South Korea
Prior art keywords
signal
masking
level
voltage
terminal
Prior art date
Application number
KR1020200154774A
Other languages
English (en)
Inventor
김태훈
권상안
김순동
남희
유봉현
윤창노
임재근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200154774A priority Critical patent/KR20220068326A/ko
Priority to US17/342,585 priority patent/US11423843B2/en
Priority to CN202111326550.9A priority patent/CN114519979A/zh
Publication of KR20220068326A publication Critical patent/KR20220068326A/ko
Priority to US17/880,734 priority patent/US11842690B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치의 스캔 드라이버는 구동 회로 및 마스킹 회로를 포함한다. 구동 회로는 제어부, 제1 출력부 및 제2 출력부를 포함한다. 제어부는 클럭 신호 및 캐리 신호에 응답해서 제1 제어 신호 및 제2 제어 신호를 출력한다. 제1 출력부는 제1 스캔 신호를 출력하는 제1 출력 단자와 제1 전압이 공급되는 제1 전압 단자에 연결되고, 제1 제어 신호에 응답하여 동작한다. 제2 출력부는 제1 출력 단자와 제2 전압이 공급되는 제2 전압 단자에 연결되고, 제2 제어 신호에 응답하여 동작한다. 마스킹 회로는 제1 및 제2 제어 신호를 수신하고, 제1 및 제2 제어 신호에 응답하여 제2 출력 단자로 제2 스캔 신호를 출력하며, 마스킹 신호가 공급되는 입력 단자에 연결되어 마스킹 신호에 따라 제2 스캔 신호의 전압 레벨을 제어한다.

Description

스캔 드라이버 및 이를 포함하는 표시장치{SCAN DRIVER AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 스캔 드라이버 및 이를 포함하는 표시장치에 관한 것으로, 상세하게는 소비 전력 저감이 가능한 스캔 드라이버 및 상기한 스캔 드라이버를 포함하는 표시 장치에 관한 것이다.
표시장치 중 유기발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기발광 표시장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
표시장치는 영상을 표시하는 표시패널, 표시패널에 구비된 스캔 라인들에 순차적으로 스캔 신호를 공급하는 스캔 드라이버 및 표시패널에 구비된 데이터 라인들에 데이터 신호들을 공급하는 데이터 드라이버를 포함한다.
특히, 스캔 드라이버는 소정의 클럭에 동기하여 대응하는 스캔 라인에 스캔 신호를 출력하는 복수의 스테이지를 포함할 수 있다. 스캔 드라이버는 첫번째 스테이지부터 마지막 스테이지까지 동일한 주기에 따라 순차적으로 스캔 신호를 출력하는 동작을 매 프레임마다 반복적으로 출력한다.
본 발명의 목적은 전력 소비를 감소시킬 수 있는 스캔 드라이버 및 이를 포함하는 표시장치를 제공하는 것이다.
본 발명의 일 특징에 따른 스캔 드라이버는 구동 회로 및 마스킹 회로를 포함한다. 구동 회로는 제어부, 제1 출력부 및 제2 출력부를 포함한다. 제어부는 클럭 신호 및 캐리 신호에 응답해서 제1 제어 신호 및 제2 제어 신호를 출력한다. 제1 출력부는 제1 스캔 신호를 출력하는 제1 출력 단자와 제1 전압이 공급되는 제1 전압 단자에 연결되고, 제1 제어 신호에 응답하여 동작한다. 제2 출력부는 제1 출력 단자와 제2 전압이 공급되는 제2 전압 단자에 연결되고, 제2 제어 신호에 응답하여 동작한다. 마스킹 회로는 제1 및 제2 제어 신호를 수신하고, 제1 및 제2 제어 신호에 응답하여 제2 출력 단자로 제2 스캔 신호를 출력하며, 마스킹 신호가 공급되는 입력 단자에 연결되어 마스킹 신호에 따라 제2 스캔 신호의 전압 레벨을 제어한다.
본 발명의 일 특징에 따른 표시장치는 복수의 데이터 라인들, 복수의 보상 스캔 라인들 및 복수의 초기화 스캔 라인들에 각각 연결된 복수의 화소들을 포함하는 표시패널, 상기 복수의 데이터 라인들을 구동하는 데이터 드라이버, 상기 복수의 보상 스캔 라인들 및 상기 복수의 초기화 스캔 라인들을 구동하는 스캔 드라이버, 및 상기 표시패널에 영상이 표시되도록 상기 데이터 드라이버 및 상기 스캔 드라이버를 제어하는 구동 컨트롤러를 포함한다.
상기 스캔 드라이버는 상기 보상 스캔 라인들 중 대응하는 보상 스캔 라인으로 보상 스캔 신호를 출력하고, 상기 초기화 스캔 라인들 중 대응하는 초기화 스캔 라인으로 초기화 스캔 신호를 출력하는 구동 스테이지를 포함한다.
상기 구동 스테이지는 구동 회로 및 마스킹 회로를 포함한다. 구동 회로는 제어부, 제1 출력부 및 제2 출력부를 포함한다. 제어부는 클럭 신호 및 캐리 신호에 응답해서 제1 제어 신호 및 제2 제어 신호를 출력한다. 제1 출력부는 제1 스캔 신호를 출력하는 제1 출력 단자와 제1 전압이 공급되는 제1 전압 단자에 연결되고, 제1 제어 신호에 응답하여 동작한다. 제2 출력부는 제1 출력 단자와 제2 전압이 공급되는 제2 전압 단자에 연결되고, 제2 제어 신호에 응답하여 동작한다. 마스킹 회로는 제1 및 제2 제어 신호를 수신하고, 제1 및 제2 제어 신호에 응답하여 제2 출력 단자로 제2 스캔 신호를 출력하며, 마스킹 신호가 공급되는 입력 단자에 연결되어 마스킹 신호에 따라 제2 스캔 신호의 전압 레벨을 제어한다.
본 발명에 따른 표시장치는 스캔 신호의 출력을 마스킹하기 위한 마스킹 회로를 포함하더라도 안정적인 레벨의 스캔 신호를 출력할 수 있다.
또한, 각 구동 스테이지에 스캔 신호의 출력을 마스킹하기 위한 마스킹 회로가 추가됨으로 인해, 각 구동 스테이지의 출력부의 사이즈가 증가되는 것을 방지할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다.
도 1c 및 도 1d는 도 1b에 도시된 절단선 I-I`에 따라 절단한 표시장치의 단면도들이다.
도 2a는 본 발명의 일 실시예에 따른 노말 주파수 모드로 동작하는 표시장치의 화면을 나타낸 평면도이다.
도 2b는 본 발명의 일 실시예에 따른 멀티 주파수 모드로 동작하는 표시장치의 화면을 나타낸 평면도이다.
도 3a는 본 발명의 일 실시예에 따른 노말 주파수 모드에서 표시장치의 동작을 설명하기 위한 도면이다.
도 3b는 본 발명의 일 실시예에 따른 멀티 주파수 모드에서 표시장치의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 6a는 본 발명의 일 실시예에 따른 스캔 드라이버의 블럭도이다.
도 6b는 노말 주파수 모드 및 멀티 주파수 모드에서 스캔 드라이버로부터 출력되는 초기화 스캔 신호들 및 보상 스캔 신호들을 나타낸 파형도이다.
도 7a는 본 발명의 일 실시예에 따른 구동 스테이지들 중 k번째 구동 스테이지를 나타낸 회로도이다.
도 7b 내지 도 7d는 도 7a에 도시된 마스킹 신호, 제1 및 제2 클럭 신호, 초기화 스캔 신호 및 보상 스캔 신호를 나타낸 파형도들이다.
도 8a는 본 발명의 일 실시예에 따른 구동 스테이지들 중 k번째 구동 스테이지를 나타낸 회로도이다.
도 8b는 도 8a에 도시된 마스킹 신호, 제1 및 제2 클럭 신호, 초기화 스캔 신호 및 보상 스캔 신호를 나타낸 파형도이다.
도 9는 본 발명의 일 실시예에 따른 구동 스테이지들 중 k번째 구동 스테이지를 나타낸 회로도이다.
도 10a는 본 발명의 일 실시예에 따른 스캔 드라이버의 블럭도이다.
도 10b는 노말 주파수 모드 및 멀티 주파수 모드에서 스캔 드라이버로부터 출력되는 초기화 스캔 신호들 및 보상 스캔 신호들을 나타낸 파형도이다.
도 11은 본 발명의 일 실시예에 따른 스캔 드라이버의 블럭도이다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시장치의 사시도이고, 도 1b는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다. 도 1c 및 도 1d는 도 1b에 도시된 절단선 I-I`에 따라 절단한 표시장치의 단면도들이다.
도 1a 및 도 1b를 참조하면, 표시장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시장치(DD)는 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
표시장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시장치(DD)의 전면(front surface)과 대응될 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는 표시장치(DD)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
표시장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 표시장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.
표시장치(DD)의 표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BZA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 1b에 도시된 바와 같이, 표시장치(DD)는 표시모듈(DM) 및 표시모듈(DM) 상에 배치된 윈도우(WM)를 포함할 수 있다. 표시모듈(DM)은 표시패널(DP) 및 입력 센서(ISP)를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷(quantum dot) 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
도 1c를 참조하면, 입력 센서(ISP)는 표시패널(DP) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 센서(ISP)는 연속공정에 의해 표시패널(DP) 상에 형성될 수 있다. 즉, 입력 센서(ISP)가 표시패널(DP) 상에 직접 배치되는 경우, 접착필름이 입력 센서(ISP)와 표시패널(DP) 사이에 배치되지 않는다. 그러나, 도 1d에 도시된 바와 같이 입력 센서(ISP)와 표시패널(DP) 사이에 내부 접착필름(I_AF)이 배치될 수 있다. 이 경우, 입력 센서(ISP)는 표시패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시패널(DP)과 별도의 공정을 통해 제조된 후, 내부 접착필름(I_AF)에 의해 표시패널(DP)의 상면에 고정될 수 있다.
표시패널(DP)은 이미지를 생성하고, 입력 센서(ISP)는 외부 입력의 좌표 정보를 획득한다.
윈도우(WM)는 영상을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 윈도우(WM)는 단일층으로 도시되었으나, 이에 한정하는 것은 아니며 복수 개의 층들을 포함할 수 있다. 한편, 도시되지 않았으나, 상술한 표시장치(DD)의 베젤 영역(BZA)은 실질적으로 윈도우(WM)의 일 영역에 소정의 컬러를 포함하는 물질이 인쇄된 영역으로 제공될 수 있다. 본 발명의 일 예로, 윈도우(WM)는 베젤 영역(BZA)을 정의하기 위한 차광패턴(WBM)을 포함할 수 있다. 차광패턴(WBM)은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다.
윈도우(WM)는 접착필름(AF)을 통해 표시모듈(DM)에 결합될 수 있다. 본 발명의 일 예로, 접착필름(AF)은 광학투명접착필름(OCA, Optically Clear Adhesive film)을 포함할 수 있다. 그러나, 접착필름(AF)은 이에 한정되지 않으며, 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 접착필름(AF)은 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)을 포함할 수 있다.
윈도우(WM)와 표시모듈(DM) 사이에는 반사방지층이 더 배치될 수 있다. 반사방지층은 윈도우(WM)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 하나의 편광필름으로 구현될 수 있다.
표시모듈(DM)은 전기적 신호에 따라 영상을 표시하고, 외부 입력에 대한 정보를 송/수신할 수 있다. 표시모듈(DM)은 표시 영역(DA) 및 비표시 영역(NDA)으로 정의될 수 있다. 표시 영역(DA)은 표시모듈(DM)에서 제공되는 영상을 출사하는 영역으로 정의될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 인접한다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 다양한 형상으로 정의될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 일 실시예에 따르면, 표시모듈(DM)의 표시 영역(DA)은 투과 영역(TA)의 적어도 일부와 대응될 수 있다.
표시모듈(DM)은 메인회로기판(MCB), 연성회로필름(FCB) 및 구동칩(DIC)을 더 포함할 수 있다. 메인회로기판(MCB)은 연성회로필름(FCB)과 접속되어 표시패널(DP)과 전기적으로 연결될 수 있다. 메인회로기판(MCB)은 복수의 구동 소자를 포함할 수 있다. 복수의 구동 소자는 표시패널(DP)을 구동하기 위한 회로부를 포함할 수 있다. 연성회로필름(FCB)은 표시패널(DP)에 접속되어 표시패널(DP)과 메인회로기판(MCB)을 전기적으로 연결한다. 연성회로필름(FCB) 상에는 구동칩(DIC)이 실장될 수 있다.
구동칩(DIC)은 표시패널(DP)의 화소를 구동하기 위한 구동 소자들 예를 들어, 데이터 구동회로를 포함할 수 있다. 본 발명의 일 실시예에 따른 연성회로필름(FCB)은 하나로 도시되어 있으나, 이에 한정하는 것은 아니며 복수 개로 제공되어 표시패널(DP)에 접속될 수 있다. 도 1b에서는 구동칩(DIC)이 연성회로필름(FCB) 상에 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동칩(DIC)은 표시패널(DP) 상에 직접 실장될 수 있다. 이 경우, 표시패널(DP)의 구동칩(DIC)이 실장된 부분은 밴딩되어 표시모듈(DM)의 후면에 배치될 수 있다.
입력 센서(ISP)는 연성회로필름(FCB)을 통해 메인회로기판(MCB)과 전기적으로 연결될 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 표시모듈(DM)은 입력 센서(ISP)를 메인회로기판(MCB)과 전기적으로 연결하기 위한 별도의 연성회로필름을 추가적으로 포함할 수 있다.
표시장치(DD)는 표시모듈(DM)을 수용하는 외부케이스(EDC)를 더 포함한다. 외부케이스(EDC)는 윈도우(WM)와 결합되어 표시장치(DD)의 외관을 정의할 수 있다. 외부케이스(EDC)는 외부로부터 가해지는 충격을 흡수하며 표시모듈(DM)로 침투되는 이물질/수분 등을 방지하여 외부케이스(EDC)에 수용된 구성들을 보호한다. 한편, 본 발명의 일 예로, 외부케이스(EDC)는 복수의 수납 부재들이 결합된 형태로 제공될 수 있다.
일 실시예에 따른 표시장치(DD)는 표시모듈(DM)을 동작시키기 위한 다양한 기능성 모듈을 포함하는 전자모듈, 표시장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 전원공급모듈, 표시모듈(DM) 및/또는 외부케이스(EDC)와 결합되어 표시장치(DD)의 내부 공간을 분할하는 브라켓 등을 더 포함할 수 있다.
도 2a는 노말 주파수 모드로 동작하는 표시장치의 화면을 나타낸 평면도이고, 도 2b는 멀티 주파수 모드로 동작하는 표시장치의 화면을 나타낸 평면도이다. 도 3a는 노말 주파수 모드에서 표시장치의 동작을 설명하기 위한 도면이고, 도 3b는 멀티 주파수 모드에서 표시장치의 동작을 설명하기 위한 도면이다.
도 2a 내지 도 3b를 참조하면, 표시장치(DD)는 노말 주파수 모드(NFM) 또는 멀티 주파수 모드(MFM)에서 영상을 표시할 수 있다. 노말 주파수 모드(NFM)에서 표시장치(DD)의 표시 영역(DA)은 구동 주파수가 다른 복수의 표시 영역으로 분할되지 않는다. 즉, 노말 주파수 모드(NFM)에서 표시 영역(DA)은 하나의 구동 주파수로 동작하고, 노말 주파수 모드(NFM)에서 표시 영역(DA)의 구동 주파수를 노말 주파수로 정의할 수 있다. 예를 들어, 노말 주파수는 60Hz일 수 있다. 노말 주파수 모드(NFM)에서 1초(1sec) 동안 표시장치(DD)의 표시 영역(DA)에는 제1 프레임(F1) 내지 제60 프레임(F60)에 대응하는 60개의 영상이 표시될 수 있다.
멀티 주파수 모드(MFM)에서 표시장치(DD)의 표시 영역(DA)은 구동 주파수가 다른 복수의 표시 영역으로 분할된다. 본 발명의 일 예로, 멀티 주파수 모드(MFM)에서 표시 영역(DA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 제1 및 제2 표시 영역(DA1, DA2)은 제1 방향(DR1) 상에서 서로 인접하여 배치된다. 제1 표시 영역(DA1)의 구동 주파수는 노말 주파수보다 높거나 동일한 주파수일 수 있고, 제2 표시 영역(DA2)의 구동 주파수는 노말 주파수보다 낮은 주파수일 수 있다. 예를 들어, 노말 주파수가 60Hz인 경우, 제1 표시 영역(DA1)의 구동 주파수는 60Hz, 80Hz, 90Hz, 100Hz, 120Hz 등일 수 있으며, 제2 표시 영역(DA2)의 구동 주파수는 1Hz, 20Hz, 30Hz, 40Hz 등일 수 있다.
본 발명의 일 예로, 제1 표시 영역(DA1)은 고속 구동이 요구되는 동영상(이하, 제1 영상(IM1)이라 지칭함) 등이 표시되는 영역일 수 있으며, 제2 표시 영역(DA2)은 고속 구동이 요구되지 않는 정지 영상 또는 변화 주기가 긴 텍스트 영상(이하, 제2 영상(IM2)이라 지칭함) 등이 표시되는 영역일 수 있다. 따라서, 표시장치(DD)의 화면에 정지 영상과 동영상이 동시에 표시되는 경우, 표시장치(DD)를 멀티 주파수 모드(MFM)로 동작시킴에 따라 동영상의 표시 품질을 향상시키면서 전체적인 소비 전력을 저감할 수 있다.
도 3a 및 도 3b를 참조하면, 멀티 주파수 모드(MFM)에서 표시장치(DD)의 표시 영역(DA)에는 복수의 구동 프레임 동안 영상이 표시될 수 있다. 구동 프레임들 각각은 제1 표시 영역(DA1)과 상기 제2 표시 영역(DA2)이 구동되는 풀(full) 프레임(FF) 및 제1 표시 영역(DA1)만이 구동되는 부분(partial) 프레임들을 포함할 수 있다. 부분 프레임들 각각은 풀 프레임보다 짧은 지속시간을 가질 수 있다. 각 구동 프레임에 포함되는 부분 프레임들의 개수는 같거나 다를 수 있다. 각 구동 프레임은 현재 풀 프레임이 개시되고, 다음 풀 프레임이 개시되기 전까지의 구간으로 정의될 수 있다.
본 발명의 일 예로, 각 구동 프레임(DF) 동안 제1 표시 영역(DA1)은 100Hz로 동작하고, 제2 표시 영역(DA2)은 1Hz로 동작할 수 있다. 이 경우, 각 구동 프레임(DF)은 1초(1sec)에 대응하는 지속시간을 갖고, 하나의 풀 프레임(FF) 및 99개의 부분 프레임(HF1~HF99)을 포함할 수 있다. 각 구동 프레임(DF) 동안 표시장치(DD)의 제1 표시 영역(DA1)에는 풀 프레임(FF) 및 99개의 부분 프레임(HF1~HF99)에 대응하는 100개의 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 풀 프레임(FF)에 대응하는 하나의 제2 영상(IM2)이 표시될 수 있다.
도 3b에서, 설명의 편의를 위하여 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1)의 구동 주파수가 100Hz이고, 제2 표시 영역(DA2)의 구동 주파수가 1Hz인 경우를 일 예로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1 표시 영역(DA1)의 구동 주파수가 100Hz일 수 있고, 제2 표시 영역(DA2)의 구동 주파수는 20Hz일 수 있다. 이 경우, 각 구동 프레임(DF) 동안 표시장치(DD)의 제1 표시 영역(DA1)에는 하나의 풀 프레임(FF) 및 4개의 부분 프레임에 대응하는 5개의 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 풀 프레임(FF)에 대응하는 하나의 제2 영상(IM2)이 표시될 수 있다. 또한, 제1 표시 영역(DA1)의 구동 주파수가 90Hz일 수 있고, 제2 표시 영역(DA2)의 구동 주파수는 30Hz일 수 있다. 이 경우, 각 구동 프레임(DF) 동안 표시장치(DD)의 제1 표시 영역(DA1)에는 하나의 풀 프레임(FF) 및 2개의 부분 프레임에 대응하는 3개의 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 풀 프레임(FF)에 대응하는 하나의 제2 영상(IM2)이 표시될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 블럭도이고, 도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4 및 도 5를 참조하면, 표시장치(DD)는 표시패널(DP), 패널 드라이버, 및 구동 컨트롤러(100)를 포함한다. 본 발명의 일 예로, 패널 드라이버는 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350) 및 전압 발생기(400)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 출력한다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 스캔 제어 신호(SCS)에 응답해서 스캔 라인들로 스캔 신호들을 출력할 수 있다.
전압 발생기(400)는 표시패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 발생한다.
표시패널(DP)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1), 발광 제어 라인들(EML1~EMLn), 데이터 라인들(DL1~DLm) 및 화소들(PX)을 포함한다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1), 발광 제어 라인들(EML1~EMLn), 데이터 라인들(DL1~DLm) 및 화소들(PX)은 표시 영역(DA)에 중첩할 수 있다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1) 및 발광 제어 라인들(EML1~EMLn)은 제2 방향(DR2)으로 연장된다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn) 및 발광 제어 라인들(EML1~EMLn)은 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL1~DLm)은 제1 방향(DR1)로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1), 발광 제어 라인들(EML1~EMLn), 그리고 데이터 라인들(DL1~DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 3개의 스캔 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 첫 번째 행의 화소들은 제1 초기화 스캔 라인(SIL1), 제1 보상 스캔 라인(SCL1) 및 제1 기입 스캔 라인(SWL1)에 연결될 수 있다. 또한, 두 번째 행의 화소들은 제2 초기화 스캔 라인(SIL2), 제2 보상 스캔 라인(SCL2) 및 제2 기입 스캔 라인(SWL2)에 연결될 수 있다.
스캔 드라이버(300)는 표시패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 스캔 드라이버(300)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 스캔 제어 신호(SCS)에 응답해서 초기화 스캔 라인들(SIL1~SILn)로 초기화 스캔 신호들을 출력하고, 보상 스캔 라인들(SCL1~SCLn)로 보상 스캔 신호들을 출력하며, 기입 스캔 라인들(SWL1~SWLn+1)로 기입 스캔 신호들을 출력할 수 있다. 스캔 드라이버(300)의 회로 구성 및 동작은 추후 상세히 설명된다.
발광 드라이버(350)는 발광 제어 라인들(EML1~EMLn)로 발광 제어 신호들을 출력할 수 있다. 다른 실시예에서, 스캔 드라이버(300)가 발광 제어 라인들(EML1~EMLn)에 연결될 수 있다. 이 경우, 스캔 드라이버(300)는 발광 제어 라인들(EML1~EMLn)로 발광 제어 신호들을 출력할 수 있다.
복수의 화소들(PX) 각각은 발광 다이오드(ED) 및 발광 다이오드(ED)의 발광을 제어하는 화소 회로부(PXC)를 포함한다. 화소 회로부(PXC)는 복수의 트랜지스터들 및 커패시터를 포함할 수 있다. 스캔 드라이버(300)는 화소 회로부(PXC)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(400)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 수신한다.
도 5에는 도 4에 도시된 복수의 화소 중 하나의 화소(PXij)의 등가 회로도가 예시적으로 도시된다. 복수의 화소들 각각은 동일한 회로 구조를 가지므로, 상기 화소(PXij)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다. 상기 화소(PXij)는 데이터 라인들(DL1~DLm) 중 i번째 데이터 라인(DLi)(이하, 데이터 라인이라 함), 초기화 스캔 라인들(SIL1~SILn) 중 j번째 초기화 스캔 라인(SILj)(이하, 초기화 스캔 라인이라 함), 보상 스캔 라인들(SCL1~SCLn) 중 j번째 보상 스캔 라인(SCLj)(이하, 보상 스캔 라인이라 함), 기입 스캔 라인들(SWL1~SWLn) 중 j번째 및 j+1번째 스캔 라인(SWLj, SWLj+1)(이하, 제1 및 제2 기입 스캔 라인이라 함), 발광 제어 라인들(EML1~EMLn) 중 j번째 발광 제어 라인(EMLj)(이하, 발광 제어 라인이라 함)에 접속된다.
화소(PXij)는 발광 다이오드(ED) 및 화소 회로부(PXC)를 포함한다. 화소 회로부(PXC)는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 및 하나의 커패시터(Cst)를 포함한다. 제1 내지 제7 트랜지스터들(T1~T7) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 트랜지스터일 수 있다. 제1 내지 제7 트랜지스터들(T1~T7) 중 일부는 P-타입 트랜지스터일 수 있고, 나머지 일부는 N-타입 트랜지스터일 수 있다. 예를 들어, 제1 내지 제7 트랜지스터들(T1~T7) 중 제1, 제2, 제5 내지 제7 트랜지스터(T1, T2, T5~T7)는 P-타입 트랜지스터이고, 제3 및 제4 트랜지스터(T3, T4)는 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터일 수 있다. 일 실시예에서, 제1 내지 제7 트랜지스터들(T1~T7) 중 적어도 하나가 N-타입 트랜지스터이고, 나머지는 P-타입 트랜지스터일 수 있다. 본 발명에 따른 회로 회로부(PXC)의 구성은 도 5에 도시된 실시예에 제한되지 않는다. 도 5에 도시된 화소 회로부(PXC)는 하나의 예시에 불과하고 화소 회로부(PXC)의 구성은 변형되어 실시될 수 있다. 예를 들어, 제1 내지 제7 트랜지스터들(T1~T7) 모두가 P-타입 트랜지스터이거나 N-타입 트랜지스터일 수 있다.
초기화 스캔 라인(SILj), 보상 스캔 라인(SCLj), 블랙 스캔 라인(SWLj) 및 발광 제어 라인(EMLj)은 각각 j번째 초기화 스캔 신호(SIj, 이하, 초기화 스캔 신호라 함), j번째 보상 스캔 신호(SCj, 이하, 보상 스캔 신호라 함), j번째 및 j+1번째 기입 스캔 신호(SWj, SWj+1)(이하, 제1 및 제2 기입 스캔 신호라 함) 및 j번째 발광 제어 신호(EMj, 이하, 발광 제어 신호라 함)를 화소(PXij)로 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di)를 화소(PXij)로 전달한다. 데이터 신호(Di)는 표시장치(DD, 도 4 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 제3 구동 전압 라인들(VL1, VL2, VL3)은 각각 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 초기화 전압(VINT)을 화소(PXij)로 전달할 수 있다.
제1 트랜지스터(T1)는 제5 트랜지스터(T5)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극, 커패시터(Cst)의 일단과 연결된 게이트 전극을 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 라인(DLi)이 전달하는 데이터 신호(Di)를 전달받아 발광 다이오드(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 제1 기입 스캔 라인(SWLj)과 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 제1 기입 스캔 라인(SWLj)을 통해 전달받은 제1 기입 스캔 신호(SWj)에 따라 턴 온되어 데이터 라인(DLi)으로부터 전달된 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 연결된 제2 전극, 보상 스캔 라인(SCLj)과 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 보상 스캔 라인(SCLj)을 통해 전달받은 보상 스캔 신호(SCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 게이트 전극과 제2 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 초기화 전압(VINT)이 전달되는 제3 전압 라인(VL3)과 연결된 제2 전극 및 초기화 스캔 라인(SILj)과 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 초기화 스캔 라인(SILj)을 통해 전달받은 초기화 스캔 신호(SIj)에 따라 턴 온되어 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 다이오드(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 라인(EMLj)을 통해 전달받은 발광 제어 신호(EMj)에 따라 동시에 턴 온된다. 턴-온된 제5 트랜지스터(T5)를 통해 인가된 제1 구동 전압(ELVDD)은 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상된 후 발광 다이오드(ED)에 전달될 수 있다.
제7 트랜지스터(T7)는 제4 트랜지스터(T4)의 제2 전극과 연결된 제1 전극, 제6 트랜지스터(T6)의 제2 전극과 연결된 제2 전극 및 제2 기입 스캔 라인(SWLj+1)과 연결된 게이트 전극을 포함한다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극과 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결되어 있다. 발광 다이오드(ED)의 캐소드(cathode)는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다.
초기화 스캔 라인(SILj)을 통해 하이 레벨의 초기화 스캔 신호(SIj)가 제공되면, 로우 레벨의 초기화 스캔 신호(SIj)에 응답해서 제4 트랜지스터(T4)가 턴-온된다. 초기화 전압(VINT)은 턴-온된 제4 트랜지스터(T4)를 통해 제1 트랜지스터(T1)의 게이트 전극에 전달되고, 초기화 전압(VINT)에 의해 제1 트랜지스터(T1)가 초기화된다.
다음, 보상 스캔 라인(SCLj)을 통해 하이 레벨의 보상 스캔 신호(SCj)가 공급되면 제3 트랜지스터(T3)가 턴-온된다. 제1 트랜지스터(T1)는 턴-온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 또한, 로우 레벨의 제1 기입 스캔 신호(SWj)에 의해 제2 트랜지스터(T2)가 턴-온된다. 그러면, 데이터 라인(DLi)으로부터 공급된 데이터 신호(Di)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압("Di-Vth")이 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 즉, 제1 트랜지스터(T1)의 게이트 전극의 전위는 보상 전압("Di-Vth")이 될 수 있다.
커패시터(Cst)의 양단에는 제1 구동 전압(ELVDD)과 보상 전압("Di-Vth")이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.
한편, 제7 트랜지스터(T7)는 제2 기입 스캔 라인(SWLj+1)을 통해 로우 레벨의 제2 기입 스캔 신호(SWj+1)를 공급받아 턴-온된다. 제7 트랜지스터(T7)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
블랙 영상을 표시하는 제1 트랜지스터(T1)의 최소 전류가 구동 전류로 흐를 경우에도 발광 다이오드(ED)가 발광하게 된다면 제대로 블랙 영상이 표시되지 않는다. 따라서, 본 발명의 일 실시예에 따른 화소(PXij) 내 제7 트랜지스터(T7)는 제1 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 발광 다이오드(ED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 제1 트랜지스터(T1)의 최소 전류란 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 제1 트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 이렇게 제1 트랜지스터(T1)를 오프시키는 조건에서의 최소 구동 전류(예를 들어 10pA 이하의 전류)가 발광 다이오드(ED)에 전달되어 블랙 휘도의 영상으로 표현된다. 블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우 바이패스 전류(Ibp)의 우회 전달의 영향이 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우에는 바이패스 전류(Ibp)의 영향이 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 제7 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 발광 다이오드(ED)의 발광 전류(Ied)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 제7 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다.
다음, 발광 제어 라인(EMLj)으로부터 공급되는 발광 제어 신호(EMj)가 하이 레벨에서 로우 레벨로 변경된다. 로우 레벨의 발광 제어 신호(EMj)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 된다. 그러면, 제1 트랜지스터(T1)의 게이트 전극의 게이트 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 발광 다이오드(ED)에 공급되어 발광 다이오드(ED)에 전류(Ied)가 흐른다.
도 6a는 본 발명의 일 실시예에 따른 스캔 드라이버의 블럭도이고, 도 6b는 노말 주파수 모드 및 멀티 주파수 모드에서 스캔 드라이버로부터 출력되는 초기화 스캔 신호들 및 보상 스캔 신호들을 나타낸 파형도이다.
도 6a를 참조하면, 스캔 드라이버(300)는 구동 스테이지들(ST0~STn)을 포함한다. 구동 스테이지들(ST0~STn) 각각은 도 4에 도시된 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 제어 신호(SCS)는 시작 신호(FLM), 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 마스킹 신호(MS)를 포함한다. 구동 스테이지들(ST0-STn) 각각은 제1 전압(VGL) 및 제2 전압(VGH)을 더 수신한다. 제1 전압(VGL) 및 제2 전압(VGH)은 도 4에 도시된 전압 발생기(400)로부터 제공될 수 있다.
마스킹 신호(MS)는 제2 표시 영역(DA2)에 공급되는 스캔 신호들(예를 들어, 초기화 스캔 신호들)을 소정 레벨로 마스킹하기 위한 신호일 수 있다. 본 발명의 일 예로, 마스킹 신호(MS)는 구동 스테이지들(ST0~STn) 각각에 제공될 수 있다.
일 실시예에서 구동 스테이지들(ST0~STn) 각각은 대응하는 보상 스캔 신호를 출력하는 제1 출력단자(OUT1) 및 대응하는 초기화 스캔 신호를 출력하는 제2 출력단자(OUT2)를 구비할 수 있다.
구동 스테이지들(ST1~STn)의 제1 출력단자(OUT1)에는 대응하는 보상 스캔 라인이 연결된다. 보상 스캔 신호들(SC0~SCn) 중 보상 스캔 신호들(SC1~SCn)은 보상 스캔 라인들(SCL1~SCLn)로 각각 제공된다. 구체적으로, 구동 스테이지들(ST1~STn) 중 첫번째 구동 스테이지(ST1)의 제1 출력단자(OUT1)는 대응하는 첫번째 보상 스캔 라인(SCL1)에 연결되어, 첫번째 보상 스캔 라인(SCL1)에 첫번째 보상 스캔 신호(SC1)를 공급한다.
구동 스테이지들(ST0~STn) 중 구동 스테이지들(ST0~STn-1)의 제2 출력단자(OUT2)에는 대응하는 초기화 스캔 라인이 연결될 수 있다. 구동 스테이지들(ST0~STn-1)의 제2 출력단자(OUT2)로부터 출력된 초기화 스캔 신호들(SIO-SIn-1)은 초기화 스캔 라인들(SIL1-SILn)로 각각 제공된다. 구체적으로, 구동 스테이지들(ST0~STn-1) 중 첫번째 구동 스테이지(ST1)의 제2 출력단자(OUT2)는 대응하는 두번째 초기화 스캔 라인(SIL2)에 연결되어, 두번째 초기화 스캔 라인(SIL2)에 첫번째 초기화 스캔 신호(SI1)를 공급한다. 즉, 본 발명의 일 예로 첫번째 초기화 스캔 신호(SI1)는 두번째 초기화 스캔 신호로써 두번째 초기화 스캔 라인(SIL2)에 공급될 수 있다.
여기서, n 개의 초기화 스캔 라인들(SIL1~SILn) 중 첫번째 내지 k번째 초기화 스캔 라인들(SIL1~SILk)은 제1 표시 영역(DA1)에 배치되고, n 개의 초기화 스캔 라인들(SIL1~SILn) 중 k+1번째 내지 n번째 초기화 스캔 라인들(SILk+1~SILn)은 제2 표시 영역(DA2)에 배치된다. 여기서, n과 k는 1 이상의 정수이고, n은 k보다 크다. n 개의 보상 스캔 라인들(SCL1~SCLn) 중 첫번째 내지 k번째 보상 스캔 라인들(SCL1~SCLk)은 제1 표시 영역(DA1)에 배치되고, n 개의 보상 스캔 라인들(SCL1~SCLn) 중 k+1번째 내지 n번째 보상 스캔 라인들(SCLk+1~SCLn)은 제2 표시 영역(DA2)에 배치된다.
도 6a에는 도 4에 도시된 기입 스캔 라인들(SWL1~SWLn)이 도시되지 않았다. 구동 스테이지들(ST1~STn)은 대응하는 기입 스캔 라인에 연결될 수 있으나, 본 발명은 이에 한정되지 않는다. 즉, 스캔 드라이버(300)는 구동 스테이지들(ST1~STn)이외에 기입 스캔 신호들을 기입 스캔 라인들(SWL1~SWLn)로 각각 제공하기 위한 구동 스테이지들을 더 포함할 수 있다.
구동 스테이지들(ST0~STn) 중 더미 구동 스테이지(ST0)는 시작 신호(FLM)를 캐리 신호로서 수신할 수 있다. 구동 스테이지들(ST1~STn) 각각은 이전 구동 스테이지로부터 캐리 신호를 수신한다. 예를 들어, 첫번째 구동 스테이지(ST1)는 더미 구동 스테이지(ST0)로부터 캐리 신호를 수신하고, 두번째 구동 스테이지(ST2)는 첫번째 구동 스테이지(ST1)로부터 캐리 신호를 수신한다. 본 발명의 일 예로, 두번째 구동 스테이지(ST2)로 입력되는 캐리 신호는 첫번째 구동 스테이지(ST1)로부터 출력된 초기화 스캔 신호(SI1)와 동일한 신호일 수 있다. 즉, 구동 스테이지들(ST1~STn) 중 제1 내지 제n 구동 스테이지(ST1~STn)에는 바로 이전 구동 스테이지로부터 출력되는 초기화 스캔 신호가 캐리 신호로써 제공될 수 있다. 그러나 본 발명은 이에 한정되지 않는다. 일 실시예에서, 구동 스테이지들(ST1~STn) 각각에는 이전 구동 스테이지들 중 어느 하나의 구동 스테이지로부터 출력되는 초기화 스캔 신호가 캐리 신호로써 제공될 수 있다.
도 6a 및 도 6b를 참조하면, 노말 주파수 모드(NFM)에서 마스킹 신호(MS)는 제1 레벨(예를 들면, 하이 레벨)로 유지된다. 여기서, 제1 레벨은 제1 전압(VGH)의 레벨과 동일할 수 있다.
노말 주파수 모드(NFM)에서 각 프레임(F1, F2, F3) 동안 스캔 드라이버(300)는 순차적으로 활성화되는 보상 스캔 신호들(SC1~SCn) 및 초기화 스캔 신호들(SI1~SIn)을 출력할 수 있다. 본 발명의 일 예로, 보상 스캔 신호들(SC1~SCn) 각각은 활성화 구간 동안 하이 레벨을 갖고, 비활성화 구간 동안 로우 레벨을 가질 수 있다. 또한, 초기화 스캔 신호들(SI1~SIn) 각각은 활성화 구간 동안 하이 레벨을 갖고, 비활성화 구간 동안 로우 레벨을 가질 수 있다. 선택적으로, 보상 스캔 신호들(SC1~SCn) 각각은 활성화 구간 동안 로우 레벨을 갖고, 비활성화 구간 동안 하이 레벨을 가질 수 있다. 또한, 초기화 스캔 신호들(SI1~SIn) 각각은 활성화 구간 동안 로우 레벨을 갖고, 비활성화 구간 동안 하이 레벨을 가질 수 있다.
설명의 편의를 위하여, 보상 스캔 신호들(SC1~SCn) 및 초기화 스캔 신호들(SI1~SIn) 각각이 활성화 구간 동안 하이 레벨을 갖고, 비활성화 구간 동안 로우 레벨을 갖는 모드를 노말리 로우 모드(normally low mode)로 정의한다. 반대로, 보상 스캔 신호들(SC1~SCn) 및 초기화 스캔 신호들(SI1~SIn) 각각이 활성화 구간 동안 로우 레벨을 갖고, 비활성화 구간 동안 하이 레벨을 갖는 모드를 노말리 하이 모드(normally high mode)로 정의한다. 이하, 도 6a 내지 도 7d에서는 노말리 로우 모드로 동작하는 것을 기준으로 설명하고, 도 8a 및 도 8b에서는 노말리 하이 모드로 동작하는 것을 기준으로 설명한다.
멀티 주파수 모드(MFM)에서 구동 프레임(DF)은 풀 프레임(FF) 및 부분 프레임들(HF1, HF2)을 포함한다. 도 6b에는 구동 프레임(DF)에 포함되는 부분 프레임들(HF1, HF2) 중 2개의 부분 프레임(HF1, HF2)만을 도시하였으나, 구동 프레임(DF)에 포함되는 부분 프레임들(HF1, HF2)의 개수는 제1 표시 영역(DA1)의 구동 주파수에 따라 가변될 수 있다.
멀티 주파수 모드(MFM)에서 마스킹 신호(MS)는 풀 프레임(FF) 동안 제1 레벨로 유지될 수 있다. 즉, 마스킹 신호(MS)는 풀 프레임(FF) 동안 노말 주파수 모드(NFM)에서와 동일하게 제1 레벨을 유지할 수 있다.
멀티 주파수 모드(MFM)에서, 풀 프레임(FF)이 종료되고, 첫번째 부분 프레임(HF1)이 개시되면, 저 주파수로 구동되는 제2 표시 영역(DA2)의 시작 시점에 동기하여 마스킹 신호(MS)는 제1 레벨에서 제2 레벨(예를 들어, 로우 레벨)로 변경될 수 있다. 여기서, 제2 레벨은 제2 전압(VGL)의 레벨과 동일할 수 있다.
제2 표시 영역(DA2)이 k+1번째 초기화 스캔 라인들(SILk+1) 및 k+1번째 보상 스캔 라인들(SCLk+1)에 연결된 화소행으로부터 시작될 경우, 마스킹 신호(MS)는 k번째 보상 스캔 신호(SCk)의 활성화 구간 이전에 제1 레벨에서 제2 레벨로 변경될 수 있다. 즉, 마스킹 신호(MS)가 제1 레벨에서 제2 레벨로 변경되는 시점(t1)은 k번째 보상 스캔 신호(SCk)의 활성화 시점(t2)과 일치하거나 선행할 수 있다.
도 6b에 도시된 바와 같이, 노말리 로우 모드에서 마스킹 신호(MS)의 제1 레벨은 하이 레벨이고, 제2 레벨은 제1 레벨보다 낮은 로우 레벨일 수 있다. 그러나, 노말리 하이 모드에서 마스킹 신호(MS)의 제1 레벨은 로우 레벨이고, 제2 레벨은 제1 레벨보다 높은 하이 레벨일 수 있다.
마스킹 신호(MS)에 의해 k번째 구동 스테이지(STk)로부터 출력되는 k번째 초기화 스캔 신호(SIk)가 마스킹될 수 있다. 즉, k번째 구동 스테이지(STk)의 제1 출력 단자(OUT1)로부터 출력되는 k번째 보상 스캔 신호(SCk)는 활성화되는 반면, k번째 구동 스테이지(STk)의 제2 출력 단자(OUT2)로부터 출력되는 k번째 초기화 스캔 신호(SIk)는 마스킹 신호(MS)에 의해 활성화되지 않는다. 또한, 비활성화 상태로 유지되는 k번째 초기화 스캔 신호(SIk)를 캐리 신호로써 수신하는 k+1번째 구동 스테이지(STk+1)는 k+1번째 초기화 스캔 신호(SIk+1) 및 k+1번째 보상 스캔 신호(SCk+1)를 활성화시키지 못한다. 따라서, 제1 부분 프레임 구간(HF1) 동안 제2 표시 영역(DA2)에 배치된 초기화 스캔 라인들(SILk+1~SILn) 및 보상 스캔 라인들(SCLk+1~SCLn)은 비활성화 상태로 유지된다.
마스킹 신호(MS)는 다음 부분 프레임(HF2, 즉, 두 번째 부분 프레임이라 함)이 시작되기 전까지 제2 레벨을 유지할 수 있다. 두번째 부분 프레임(HF2)이 시작되면, 마스킹 신호(MS)는 제1 레벨로 변경된다. 마스킹 신호(MS)는 두번째 부분 프레임 구간(HF2) 중 제2 표시 영역(DA2)의 시작 시점에 동기하여 제1 레벨에서 제2 레벨로 변경될 수 있다.
각 부분 프레임(HF1, HF2) 동안, 마스킹 신호(MS)는 제2 표시 영역(DA2)의 시작 시점에 동기하여 그 레벨이 변경됨에 따라 제2 표시 영역(DA2)에 배치된 초기화 스캔 라인들(SILk+1~SILn) 및 보상 스캔 라인들(SCLk+1~SCLn)을 비활성화 상태로 유지시킬 수 있다. 제2 표시 영역(DA2)의 사이즈에 따라, 마스킹 신호(MS)가 제2 레벨을 갖는 구간(즉, 제2 레벨 구간이라 함)의 폭은 가변될 수 있다. 즉, 표시 영역(DA)에서 제2 표시 영역(DA2)이 차지하는 비율이 증가하면, 각 부분 프레임(HF1, HF2)에서 마스킹 신호(MS)의 제2 레벨 구간이 차지하는 비율도 증가될 수 있다.
이처럼, 마스킹 신호(MS)는 멀티 주파수 모드(MFM)에서 구동 스테이지들(ST0~STn) 중 제2 표시 영역(DA2)의 초기화 스캔 라인들(SILk+1~SILn)에 연결된 일부 구동 스테이지들로부터 출력되는 초기화 스캔 신호들(SIk~SIn-1)을 비활성화 상태로 마스킹할 수 있다. 도 7a는 마스킹 신호(MS)가 제공되는 구동 스테이지들(STk~STn) 중 하나의 구동 스테이지(STk)(즉, k번째 구동 스테이지)를 예시적으로 도시하였다.
도 6a에 도시된 구동 스테이지들(ST0~STn) 각각은 k번째 구동 스테이지(STk)와 동일한 회로 구성을 포함할 수 있다. 이하, k번째 구동 스테이지(STk)에 대해 구체적으로 설명하고, 나머지 구동 스테이지들에 대한 설명은 생략한다. 설명의 편의를 위하여, 이하 k번째 구동 스테이지(STk)는 구동 스테이지(STk)로 칭한다.
도 7a는 본 발명의 일 실시예에 따른 구동 스테이지들 중 k번째 구동 스테이지를 나타낸 회로도이고, 도 7b 내지 도 7d는 도 7a에 도시된 마스킹 신호, 제1 및 제2 클럭 신호, 초기화 스캔 신호 및 보상 스캔 신호를 나타낸 파형도들이다.
도 7a를 참조하면, 구동 스테이지(STk)는 구동 회로(DC), 마스킹 회로(MC), 제1 내지 제5 입력 단자들(IN1, IN2, IN3, IN4, IN5), 제1 및 제2 전압 단자들(V1, V2) 및 제1 및 제2 출력 단자들(OUT1, OUT2)을 포함한다.
구동 회로(DC)는 제어부(CC), 제1 출력부(OC1) 및 제2 출력부(OC2)를 포함한다. 제어부(CC)는 클럭 신호들(CLK1, CLK2) 및 캐리 신호(CRk-1)에 응답해서 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)를 출력할 수 있다. 제1 출력부(OC1)는 제1 출력 단자(OUT1)와 제1 전압 단자(V1) 사이에 연결되고, 제1 제어 신호(CS1)에 응답하여 동작한다. 제2 출력부(OC2)는 제1 출력 단자(OUT1)와 제2 전압 단자(V2) 사이에 연결되고, 제2 제어 신호(CS2)에 응답하여 동작한다. 구동 스테이지(STk)는 제1 출력 단자(OUT1)를 통해 k번째 보상 스캔 신호(SCk)를 출력한다. 본 발명의 일 예로, 제1 전압 단자(V1)에는 제1 전압(VGH)이 인가되고, 제2 전압 단자(V2)에는 제2 전압(VGL)이 인가된다. 여기서, 제2 전압(VGL)은 제1 전압(VGH)보다 낮은 전압 레벨을 가질 수 있다. 따라서, k번째 보상 스캔 신호(SCk)는 활성화 구간동안 제1 전압(VGH)과 동일한 전압 레벨을 갖고, 비활성화 구간동안 제2 전압(VGL)과 동일한 레벨을 가질 수 있다.
제어부(CC)는 구동 트랜지스터들(DT1-DT10) 및 구동 커패시터들(C1, C2)을 포함한다. 제어부(CC)는 제1 내지 제3 입력 단자들(IN1~IN3)을 통해 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 캐리 신호(CRk-1)를 각각 수신한다. 제어부(CC)는 제1 전압 단자(V1) 및 제2 전압 단자(V2)를 통해 제1 전압(VGL) 및 제2 전압(VGH)을 각각 수신한다. 제3 입력 단자(IN3)를 통해 수신되는 캐리 신호(CRk-1)는 이전 구동 스테이지로부터 출력되는 k-1번째 초기화 스캔 신호(SIk-1, 도 6a에 도시됨)일 수 있다.
도 6a에 도시된 구동 스테이지들(ST0~STn) 중 일부 구동 스테이지들(예를 들면, 홀수 번째 구동 스테이지들) 각각의 제1 입력 단자(IN1)는 제1 클럭 신호(CLK1)를 수신하고, 제2 입력 단자들(IN2)은 제2 클럭 신호(CLK2)를 수신한다. 또한, 구동 스테이지들(ST0~STn) 중 일부 구동 스테이지들(예를 들면, 짝수 번째 구동 스테이지들) 각각의 제1 입력 단자(IN1)는 제2 클럭 신호(CLK2)를 수신하고, 제2 입력 단자들(IN2)은 제1 클럭 신호(CLK1)를 수신한다.
제1 구동 트랜지스터(DT1)는 제3 입력 단자(IN3)와 제1 제어 노드(CN1) 사이에 연결되고, 제1 입력 단자(IN1)에 연결된 게이트 전극을 포함한다. 제2 구동 트랜지스터(DT2)는 제2 전압 단자(V2)와 제2 제어 노드(CN2) 사이에 연결되고, 제3 노드(NC3)에 연결된 게이트 전극을 포함한다. 제3 구동 트랜지스터(DT3)는 제2 제어 노드(CN2)와 제2 입력 단자(IN2) 사이에 연결되고, 제1 제어 노드(CN1)에 연결된 게이트 전극을 포함한다.
제4 구동 트랜지스터(DT4)는 제3 제어 노드(CN3)와 제1 입력 단자(IN1) 사이에 연결되고, 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다. 본 발명의 일 예로, 제4 구동 트랜지스터(DT4)는 복수 개로 제공될 수 있고, 복수의 제4 트랜지스터들(DT4)은 제3 제어 노드(CN3)와 제1 입력 단자(IN1) 사이에서 직렬 연결될 수 있다. 제5 구동 트랜지스터(DT5)는 제3 제어 노드(CN3)와 제2 전압 단자(V2) 사이에 연결되고, 제1 입력 단자(IN1)에 연결된 게이트 전극을 포함한다. 제6 구동 트랜지스터(DT6)는 제1 전압 단자(V1)와 제4 제어 노드(CN4) 사이에 연결되고, 제5 제어 노드(CN5)에 연결된 게이트 전극을 포함한다. 제7 구동 트랜지스터(DT7)는 제4 제어 노드(CN4)와 제2 입력 단자(IN2) 사이에 연결되고, 제5 제어 노드(CN5)에 연결된 게이트 전극을 포함한다.
제1 구동 커패시터(C1)는 제1 노드(N1)와 제1 전압 단자(V1) 사이에 연결된다. 제2 구동 커패시터(C2)는 제4 제어 노드(CN4)와 제5 제어 노드(CN5) 사이에 연결된다.
제8 구동 트랜지스터(DT8)는 제1 전압 단자(V1)와 제1 노드(N1) 사이에 연결되고, 제2 입력 단자(IN2)에 연결된 게이트 전극을 포함한다. 제9 구동 트랜지스터(DT9)는 제3 제어 노드(CN3)와 제5 제어 노드(CN5) 사이에 연결되고, 제2 전압 단자(V2)에 연결된 게이트 전극을 포함한다. 제10 구동 트랜지스터(DT10)는 제2 입력 단자(IN2)와 제2 노드(N2) 사이에 연결되고, 제2 전압 단자(V2)에 연결된 게이트 전극을 포함한다.
제어부(CC)는 캐리 신호(CRk-1), 제1 및 제2 클럭 신호(CLK1, CLK2)에 응답하여, 제1 노드(N1)를 통해 제1 출력부(OC1)를 제어하기 위한 제1 제어 신호(CS1)를 출력하고, 제2 노드(N2)를 통해 제2 출력부(OC2)를 제어하기 위한 제2 제어 신호(CS2)를 출력한다. 도 7a에서는 제어부(CC)가 10개의 구동 트랜지스터(DT1~DT10)와 2개의 구동 커패시터(C1, C2)를 포함하는 구조를 도시하였으나, 제어부(CC)의 회로 구성은 이에 한정되지 않는다. 즉, 제어부(CC)에 포함되는 구동 트랜지스터 및 구동 커패시터의 개수 및 연결 관계를 다양하게 변형될 수 있다.
제1 출력부(OC1)는 제1 출력 트랜지스터(OT1)를 포함하고, 제2 출력부(OC2)는 제2 출력 트랜지스터(OT2)를 포함한다. 제1 출력 트랜지스터(OT1)는 제1 전압 단자(V1)와 제1 출력 단자(OUT1) 사이에 연결되고, 제1 노드(N1)에 연결된 게이트 전극을 포함한다. 제2 출력 트랜지스터(OT2)는 제2 전압 단자(V2)와 제1 출력 단자(OUT1) 사이에 연결되고, 제2 노드(N2)에 연결된 게이트 전극을 포함한다.
도 7a 및 도 7b를 참조하면, 제1 출력부(OC1)는 제1 제어 신호(CS1)에 응답하여 동작한다. 제1 제어 신호(CS1)의 활성화 구간 동안 제1 출력 트랜지스터(OT1)가 턴-온되고, 제1 전압(VGH)은 턴-온된 제1 출력 트랜지스터(OT1)를 통해 제1 출력 단자(OUT1)로 제공되어 k번째 보상 스캔 신호(SCk)는 제1 전압(V1)으로 활성화된다. 제2 출력부(OC2)는 제2 제어 신호(CS2)에 응답하여 동작한다. 제2 제어 신호(CS2)는 제1 제어 신호(CS1)의 비활성화 구간동안 활성화되어 제2 출력 트랜지스터(OT2)를 턴-온시킨다. 제2 전압(VGL)은 턴-온된 제2 출력 트랜지스터(OT2)를 통해 제1 출력 단자(OUT1)로 제공되어, k번째 보상 스캔 신호(SCk)는 제2 전압(VGL)으로 비활성화된다. 도 7b에서, k번째 보상 스캔 신호(SCk)는 노말리 로우 모드로 동작한다. 본 발명의 일 예로, 제1 및 제2 출력 트랜지스터(OT1, OT2) 각각은 PMOS 트랜지스터를 포함하므로, 제1 및 제2 제어 신호(CS1, CS2) 각각은 활성화 구간 동안 로우 레벨(예를 들어, 제2 전압(VGL)과 동일한 전압 레벨)을 가질 수 있고, 비활성화 구간 동안 하이 레벨(예를 들어, 제1 전압(VGH)과 동일한 전압 레벨)을 가질 수 있다.
도 6a, 도 6b, 도 7a 및 도 7b를 참조하면, 마스킹 회로(MC)는 제1 마스킹 회로(MSC1) 및 제2 마스킹 회로(MSC2)를 포함한다. 제1 마스킹 회로(MSC1)는 제1 마스킹 트랜지스터(MT1)를 포함하고, 제2 마스킹 회로(MSC2)는 제2 마스킹 트랜지스터(MT2)를 포함한다. 제1 마스킹 트랜지스터(MT1)는 제4 입력 단자(IN4)와 제2 출력 단자(OUT2) 사이에 연결되고, 제1 노드(N1)에 연결된 게이트 전극을 포함한다. 제2 마스킹 트랜지스터(MT2)는 제2 출력 단자(OUT2)와 제2 전압 단자(V2) 사이에 연결되고, 제2 노드(N2)에 연결된 게이트 전극을 포함한다. 제어부(CC)의 제1 노드(N1)를 통해 출력된 제1 제어 신호(CS1)는 제1 마스킹 회로(MCS1)로 제공되고, 제어부(CC)의 제2 노드(N2)를 통해 출력된 제2 제어 신호(CS2)는 제2 마스킹 회로(MCS2)로 제공된다.
본 발명에 따르면, 제1 및 제2 마스킹 회로(MSC1, MSC2)는 제1 출력 단자(OUT1)에 직접적으로 연결되지 않는다. 따라서, 구동 스테이지(STk)에 마스킹 회로(MC)가 추가되더라도, 제1 및 제2 출력 단자(OUT1, OUT2)를 통해 k번째 보상 스캔 신호(SCk) 및 k번째 초기화 스캔 신호(SCk)가 안정적으로 출력될 수 있다.
본 발명에 따르면, 제1 및 제2 마스킹 회로(MSC1, MSC2)가 제1 출력 단자(OUT1)를 경유하지 않고, 제어부(CC)로부터 직접 제1 및 제2 제어 신호(CS1, CS2)를 공급받는다. 따라서, 제1 및 제2 마스킹 회로(MSC1, MSC2)가 제1 출력 단자(OUT1)에 직접적으로 연결된 구조에 비하여 마스킹 회로(MC) 및 제1 및 제2 출력부(OC1, OC2) 각각의 사이즈를 감소시킬 수 있다.
제1 마스킹 회로(MSC1)는 제1 제어 신호(CS1)에 응답해서 k번째 초기화 스캔 신호(SIk)의 출력을 중지(또는 마스킹)한다. 제1 마스킹 회로(MSC1)는 제1 출력부(OC1)와 동일하게 제1 제어 신호(CS1)에 응답하여 동작하므로, 제1 출력부(OC1)와 동시에 턴-온될 수 있다. 구체적으로, 제1 제어 신호(CS1)의 활성화 구간 동안 제1 마스킹 트랜지스터(MT1)가 턴-온되고, 턴-온된 제1 마스킹 트랜지스터(MT1)를 통해 마스킹 신호(MS)가 제2 출력 단자(OUT2)로 인가된다. 마스킹 신호(MS)가 제1 레벨(MG1)을 갖는 경우, 제2 출력 단자(OUT2)에는 제1 레벨(MG1)로 활성화된 k번째 초기화 스캔 신호(SIk)가 출력될 수 있다. 마스킹 신호(MS)는 풀 프레임(FF) 동안 제1 레벨(MG1)을 갖고 비활성화되므로, 풀 프레임(FF)에서 k번째 초기화 스캔 신호(SIk)는 k번째 보상 스캔 신호(SCk)와 동시에 활성화될 수 있다.
각 부분 프레임(HF1, HF2)이 시작되고 제1 시점(t1)까지, 마스킹 신호(MS)는 제1 레벨(MG1)을 유지할 수 있다. 제1 시점(t1)에서 마스킹 신호(MS)는 제2 레벨(MG2)로 변경될 수 있다. 즉, 마스킹 신호(MS)는 각 부분 프레임(HF1, HF2) 중 제1 표시 영역(DA1)이 구동되는 구간에 대응하여 제1 레벨(MG1)을 유지하는 비활성화 구간 및 제2 표시 영역(DA2)이 구동되는 구간에 대응하여 제2 레벨(MG2)을 유지하는 활성화 구간을 포함할 수 있다. k+1번째 초기화 스캔 라인(SILk+1)이 배치된 영역부터 n번째 초기화 스캔 라인(SILn)이 배치된 영역까지가 제2 표시 영역(DA2)으로 정의된 경우, 마스킹 신호(MS)는 k번째 보상 스캔 신호(SCk)가 활성화되는 시점(t2, 이하 제2 시점) 이전에 제2 레벨(MG2)로 변경될 수 있다. 제1 시점(t1)은 제2 시점(t2)과 동일하거나 시간 상으로 선행할 수 있다.
마스킹 신호(MS)가 제2 레벨(MG2)을 가지면, 턴-온된 제1 마스킹 트랜지스터(MT1)를 통해 마스킹 신호(MS)가 제2 출력 단자(OUT2)로 인가되더라도, k번째 초기화 스캔 신호(SIk)는 활성화될 수 없다. 본 발명의 일 예로, 마스킹 신호(MS)의 제1 레벨(MG1)은 제1 전압(VGH)의 레벨과 동일하고, 제2 레벨(MG2)은 제2 전압(VGL)의 레벨과 동일할 수 있다. 따라서, 마스킹 신호(MS)가 제2 레벨(MG2)로 유지되는 활성화 구간에서, 턴-온된 제1 마스킹 트랜지스터(MT1)를 통해 마스킹 신호(MS)가 제2 출력 단자(OUT2)로 인가되더라도, k번째 초기화 스캔 신호(SIk)는 제2 전압(VGL)으로 유지된다. 즉, 제1 제어 신호(CS1)에 응답하여 제1 마스킹 회로(MSC1)와 제1 출력부(OC1)가 동시에 턴-온되더라도, 제1 출력 단자(OUT1)를 통해 출력되는 k번째 보상 스캔 신호(SCk)는 활성화되지만, 제2 출력 단자(OUT2)를 통해 출력되는 k번째 초기화 스캔 신호(SIk)는 제2 레벨(MG2)을 갖는 마스킹 신호(MS)에 의해 비활성화 상태를 유지한다. 따라서, 각 부분 프레임(HF1, HF2) 동안 제1 마스킹 회로(MCS1)에 의해 k번째 초기화 스캔 신호(SIk)가 마스킹될 수 있다.
제2 마스킹 회로(MSC2)는 제2 제어 신호(CS2)에 응답해서 동작한다. 구체적으로, 제2 마스킹 트랜지스터(MT2)는 제2 제어 신호(CS2)의 활성화 구간에 턴-온되고, 턴-온된 제2 마스킹 트랜지스터(MT2)에 의해 k번째 초기화 스캔 신호(SIk)가 제2 전압(VGL)으로 유지될 수 있다. 특히, 제2 제어 신호(CS2)는 제1 제어 신호(CS1)의 비활성화 구간에 활성화될 수 있다. 따라서, 제2 마스킹 회로(MCS2)는 제1 마스킹 회로(MCS1)가 턴-오프되는 구간에서 턴-온되어 k번째 초기화 스캔 신호(SIk)를 비활성화 상태로 유지시킬 수 있다. 이후, 제2 제어 신호(CS2)가 비활성화되고, 제1 제어 신호(CS1)가 활성화되면, 제1 제어 신호(CS1)에 응답하여, 제1 마스킹 회로(MCS1)는 마스킹 신호(MS)를 제2 출력 단자(OUT2)로 출력한다.
각 부분 프레임(HF1, HF2)의 제1 시점(t1)에서 마스킹 신호(MS)가 제2 레벨(MG2)로 변경되므로, 제1 제어 신호(CS1)에 응답하여, 제1 마스킹 회로(MCS1)가 활성화되더라도, k번째 초기화 스캔 신호(SIk)는 비활성화 상태를 유지할 수 있다.
도 7c를 참조하면, 제1 시점(t1)에서 마스킹 신호(MS)는 제2 레벨(MG2)로 변경될 수 있다. 본 발명의 일 예로, 제2 레벨(MG2)은 제2 전압(VGL)과 다른 전압 레벨일 수 있다. 구체적으로, 제2 레벨(MG2)은 제2 전압(VGL)보다 높은 보상 전압(VGC1)의 레벨과 동일할 수 있다. 예를 들어, 제2 전압(VGL)이 -8V인 경우, 보상 전압(VGC1)은 -6V일 수 있다. 제1 마스킹 트랜지스터(MT1)의 게이트 전극에 연결되는 제1 노드(N1)의 전위가 제1 마스킹 트랜지스터(MT1)의 소오스 전극의 전위와 같으면, 제1 및 제2 마스킹 트랜지스터(MT1, MT2)가 동시에 턴-오프되는 경우가 발생할 수 있다. 그러면, k번째 초기화 스캔 신호(SIk)가 플로팅 상태를 가질 수 있다. 마스킹 신호(MS)는 제2 레벨(MG2)이 제2 전압(VGL)의 레벨보다 높은 경우, 제1 마스킹 트랜지스터(MT1)의 게이트 전극에 연결되는 제1 노드(N1)의 전위가 제1 마스킹 트랜지스터(MT1)의 소오스 전극의 전위보다 낮아진다. 이 경우, 제1 마스킹 트랜지스터(MT1)는 턴-온될 수 있다. 따라서, 제1 및 제2 마스킹 트랜지스터(MT1, MT2)가 동시에 턴-오프되는 경우가 발생되지 않을 수 있으며, 그 결과 k번째 초기화 스캔 신호(SIk)가 플로팅 상태가 되는 것을 방지할 수 있다.
도 7d를 참조하면, 제1 및 제2 클럭 신호(CKL1, CLK2) 각각은 제3 레벨을 갖는 하이 레벨 구간 및 제4 레벨을 갖는 로우 레벨 구간을 갖고 스윙할 수 있다. 본 발명의 일 예로, 제3 레벨은 제1 전압(VGH)의 레벨과 동일하고, 제4 레벨은 제2 전압(VGL)의 레벨과 동일할 수 있다.
제1 시점(t1)에서 마스킹 신호(MS)는 제2 레벨(MG2)로 변경될 수 있다. 본 발명의 일 예로, 제2 레벨(MG2)은 제2 전압(VGL)의 레벨과 동일할 수 있다. 제1 시점(t1) 이후, 제1 노드(N1)의 전위를 결정하는 제2 클럭 신호(CLK2)는 로우 레벨 구간 동안 제2 보상 전압(VGC2)에 대응하는 레벨로 다운될 수 있다. 즉, 제1 시점(t1) 이전에 제2 클럭 신호(CLK2)가 로우 레벨 구간 동안 제2 전압(VGL)과 동일한 전압 레벨을 가졌다면, 제1 시점(t1) 이후에 제2 클럭 신호(CLK2)는 제2 전압(VGL)보다 낮은 제2 보상 전압(VGC2)에 대응하는 전압 레벨을 가질 수 있다. 본 발명의 일 예로, 제2 전압(VGL)은 -8V이고, 제2 보상 전압(VGC2)은 -10V일 수 있다.
제1 시점(t1) 이후에, 마스킹 신호(MS)는 제2 레벨(MG2)이 제2 전압(VGL)로 유지되더라도, 제1 노드(N1)의 전위는 제2 클럭 신호(CLK2)에 의해 제1 마스킹 트랜지스터(MT1)의 소오스 전극의 전위보다 낮아진다. 이 경우, 제1 마스킹 트랜지스터(MT1)는 턴-온될 수 있다. 따라서, 제1 및 제2 마스킹 트랜지스터(MT1, MT2)가 동시에 턴-오프되는 경우가 발생되지 않을 수 있으며, 그 결과 k번째 초기화 스캔 신호(SIk)가 플로팅 상태가 되는 것을 방지할 수 있다.
도 8a는 본 발명의 일 실시예에 따른 구동 스테이지들 중 k번째 구동 스테이지를 나타낸 회로도이고, 도 8b는 도 8a에 도시된 마스킹 신호, 제1 및 제2 클럭 신호, 초기화 스캔 신호 및 보상 스캔 신호를 나타낸 파형도들이다. 단, 도 8a 및 도 8b를 설명하는데 있어서, 도 7a 및 도 7b에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 동일한 구성 요소에 대한 구체적인 설명은 중복을 피하기 위하여 생략한다.
도 8a 및 도 8b를 참조하면, 구동 스테이지(STk_a)는 구동 회로(DC), 마스킹 회로(MC), 제1 내지 제4 입력 단자들(IN1, IN2, IN3, IN4), 제1 및 제2 전압 단자들(V1, V2) 및 제1 및 제2 출력 단자들(OUT1, OUT2)을 포함한다.
구동 회로(DC)는 제어부(CC), 제1 출력부(OC1) 및 제2 출력부(OC2)를 포함한다. 제어부(CC)는 클럭 신호들(CLK1, CLK2) 및 캐리 신호(CRk-1)에 응답해서 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)를 출력할 수 있다. 제1 출력부(OC1)는 k번째 보상 스캔 신호(SCk)를 출력하는 제1 출력 단자(OUT1)와 제1 전압 단자(V1) 사이에 연결되고, 제1 제어 신호(CS1)에 응답하여 동작한다. 제2 출력부(OC2)는 제1 출력 단자(OUT1)와 제2 전압 단자(V2) 사이에 연결되고, 제2 제어 신호(CS2)에 응답하여 동작한다. 본 발명의 일 예로, 제1 전압 단자(V1)에는 제1 전압(VGH)이 인가되고, 제2 전압 단자(V2)에는 제2 전압(VGL)이 인가된다. 여기서, 제2 전압(VGL)은 제1 전압(VGH)보다 낮은 전압 레벨을 가질 수 있다. 따라서, k번째 보상 스캔 신호(SCk)는 활성화 구간동안 제2 전압(VGL)과 동일한 전압 레벨을 갖고, 비활성화 구간동안 제1 전압(VGH)과 동일한 레벨을 가질 수 있다. 도 8b에서, 캐리 신호(CRk-1) 및 k번째 보상 스캔 신호(SCk)는 노말리 하이 모드로 동작한다.
본 발명의 일 예로, 제1 및 제2 출력 트랜지스터(OT1, OT2) 각각은 PMOS 트랜지스터를 포함하므로, 제1 및 제2 제어 신호(CS1, CS2) 각각은 활성화 구간 동안 로우 레벨(예를 들어, 제2 전압(VGL)과 동일한 전압 레벨)을 가질 수 있고, 비활성화 구간 동안 하이 레벨(예를 들어, 제1 전압(VGH)과 동일한 전압 레벨)을 가질 수 있다.
제어부(CC), 제1 출력부(OC1) 및 제2 출력부(OC2) 각각의 구성은 도 7a에 도시된 제어부(CC), 제1 출력부(OC1) 및 제2 출력부(OC2) 각각의 구성과 동일하므로, 구체적인 설명은 생략한다.
도 8a 및 도 8b를 참조하면, 마스킹 회로(MC)는 제1 마스킹 회로(MSC1) 및 제2 마스킹 회로(MSC2)를 포함한다. 제1 마스킹 회로(MSC1)는 제1 마스킹 트랜지스터(MT1)를 포함하고, 제2 마스킹 회로(MSC2)는 제2 마스킹 트랜지스터(MT2)를 포함한다. 제1 마스킹 트랜지스터(MT1)는 제1 전압 단자(V1)와 제2 출력 단자(OUT2) 사이에 연결되고, 제1 노드(N1)에 연결된 게이트 전극을 포함한다. 제2 마스킹 트랜지스터(MT2)는 제2 출력 단자(OUT2)와 제4 입력 단자(IN4) 사이에 연결되고, 제2 노드(N2)에 연결된 게이트 전극을 포함한다.
제2 마스킹 회로(MSC2)는 제2 제어 신호(CS2)에 응답해서 k번째 초기화 스캔 신호(SIk)의 출력을 중지(또는 마스킹)한다. 구체적으로, 제2 제어 신호(CS2)에 응답하여, 제2 마스킹 회로(MCS2)는 제4 입력 단자(IN4)를 통해 입력되는 마스킹 신호(MSa)를 제2 출력 단자(OUT2)로 출력한다. 제2 마스킹 회로(MSC2)는 제2 출력부(OC2)와 동일하게 제2 제어 신호(CS1)에 응답하여 동작하므로, 제2 출력부(OC2)와 동시에 턴-온될 수 있다.
풀 프레임(FF) 동안, 마스킹 신호(MSa)는 제1 레벨(MG1)을 가질 수 있다. 본 발명의 일 예로, 제1 레벨(MG1)은 제2 전압(VGL)의 레벨과 동일할 수 있다. 따라서, 제2 제어 신호(CS2)에 응답하여 제2 출력부(OC2)와 동시에 턴-온된 제2 마스킹 회로(MCS2)는 제1 레벨(MG1)의 마스킹 신호(MSa)를 k번째 초기화 스캔 신호(SIk)로 출력할 수 있다. 풀 프레임(FF)에서, k번째 구동 스테이지(STk)로부터 출력되는 k번째 보상 스캔 신호(SCk)와 k번째 초기화 스캔 신호(SIk)는 동시에 활성화될 수 있다.
한편, 각 부분 프레임(HF1, HF2)이 시작되고 제1 시점(t1)까지, 마스킹 신호(MSa)는 제1 레벨(MG1)을 유지할 수 있다. 제1 시점(t1)에서 마스킹 신호(MSa)는 제2 레벨(MG2)로 변경될 수 있다. 본 발명의 일 예로, 제2 레벨(MG2)은 제1 전압(VGH)의 레벨과 동일할 수 있다. 즉, 제2 제어 신호(CS2)에 응답하여 제2 마스킹 회로(MSC2)와 제2 출력부(OC2)가 동시에 턴-온되더라도, 제1 출력 단자(OUT1)를 통해 출력되는 k번째 보상 스캔 신호(SCk)는 활성화되지만, 제2 출력 단자(OUT2)를 통해 출력되는 k번째 초기화 스캔 신호(SIk)는 제2 레벨(MG2)을 갖는 마스킹 신호(MSa)에 의해 비활성화 상태를 유지한다. 따라서, 각 부분 프레임(HF1, HF2) 동안 제2 마스킹 회로(MCS2)에 의해 k번째 초기화 스캔 신호(SIk)가 마스킹될 수 있다.
제1 마스킹 회로(MSC1)는 제1 제어 신호(CS1)에 응답해서 동작한다. 구체적으로, 제1 마스킹 트랜지스터(MT1)는 제1 제어 신호(CS1)의 활성화 구간에 턴-온되고, 턴-온된 제1 마스킹 트랜지스터(MT1)에 의해 k번째 초기화 스캔 신호(SIk)가 제1 전압(VGH)으로 유지될 수 있다. 특히, 제2 제어 신호(CS2)는 제1 제어 신호(CS1)의 활성화 구간에 비활성화될 수 있다. 따라서, 제1 마스킹 회로(MCS1)는 제2 마스킹 회로(MCS2)가 턴-오프되는 구간에서 턴-온되어 k번째 초기화 스캔 신호(SIk)를 비활성화 상태로 유지시킬 수 있다. 이후, 제1 제어 신호(CS1)가 비활성화되고, 제2 제어 신호(CS2)가 활성화되면, 제2 제어 신호(CS2)에 응답하여, 제2 마스킹 회로(MCS2)는 마스킹 신호(MSa)를 제2 출력 단자(OUT2)로 출력한다.
각 부분 프레임(HF1, HF2)의 제1 시점(t1)에서 마스킹 신호(MSa)가 제2 레벨(MG2)로 변경되므로, 제2 제어 신호(CS2)에 응답하여, 제2 마스킹 회로(MCS2)가 활성화되더라도, k번째 초기화 스캔 신호(SIk)는 비활성화 상태를 유지할 수 있다.
도 9는 본 발명의 일 실시예에 따른 구동 스테이지들 중 k번째 구동 스테이지를 나타낸 회로도이다. 단, 도 9를 설명하는데 있어서, 도 7a에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 동일한 구성 요소에 대한 구체적인 설명은 중복을 피하기 위하여 생략한다.
도 9를 참조하면, 구동 스테이지(STk_b)는 구동 회로(DC), 마스킹 회로(MC), 제1 내지 제5 입력 단자들(IN1, IN2, IN3, IN4, IN5), 제1 및 제2 전압 단자들(V1, V2) 및 제1 및 제2 출력 단자들(OUT1, OUT2)을 포함한다. 구동 스테이지(STk_b)는노말리 로우 모드 또는 노말리 하이 모드에서 k번째 보상 스캔 신호(SCk) 및 k번째 초기화 스캔 신호(SIk)를 출력할 수 있다.
제1 전압 단자(V1)에는 제1 전압(VGH)이 인가되고, 제2 전압 단자(V2)에는 제2 전압(VGL)이 인가된다. 여기서, 제2 전압(VGL)은 제1 전압(VGH)보다 낮은 전압 레벨을 가질 수 있다. 노말리 로우 모드에서, k번째 보상 스캔 신호(SCk)는 활성화 구간동안 제1 전압(VGH)과 동일한 전압 레벨을 갖고, 비활성화 구간동안 제2 전압(VGL)과 동일한 레벨을 가질 수 있다. 한편, 노말리 하이 모드에서, k번째 보상 스캔 신호(SCk)는 활성화 구간동안 제2 전압(VGL)과 동일한 전압 레벨을 갖고, 비활성화 구간동안 제1 전압(VGH)과 동일한 레벨을 가질 수 있다.
제1 마스킹 회로(MSC1)는 제1 마스킹 트랜지스터(MT1)를 포함하고, 제2 마스킹 회로(MSC2)는 제2 마스킹 트랜지스터(MT2)를 포함한다. 제1 마스킹 트랜지스터(MT1)는 제4 입력 단자(IN4)와 제2 출력 단자(OUT2) 사이에 연결되고, 제1 제어 신호(CS1)에 응답하여 동작한다. 제2 마스킹 트랜지스터(MT2)는 제2 출력 단자(OUT2)와 제5 입력 단자(IN5) 사이에 연결되고, 제2 제어 신호(CS2)에 응답하여 동작한다.
제1 마스킹 회로(MSC1)는 제1 제어 신호(CS1)에 응답하여 제4 입력 단자(IN4)를 통해 입력되는 제1 마스킹 신호(MS_b1)를 제2 출력 단자(OUT2)로 출력한다. 제2 마스킹 회로(MSC2)는 제2 제어 신호(CS2)에 응답하여 제5 입력 단자(IN5)를 통해 입력되는 제2 마스킹 신호(MS_b2)를 제2 출력 단자(OUT2)로 출력한다. 본 발명의 일 예로, 노말리 로우 모드에서, 제1 마스킹 신호(MS_b1)의 제1 레벨(MG1, 도 7b 참조)은 제1 전압(VGH)과 동일한 전압 레벨을 갖고, 제1 마스킹 신호(MS_b1)의 제2 레벨(MG2, 도 7b 참조)은 제2 전압(VGL)과 동일한 전압 레벨을 가질 수 있다. 노말리 하이 모드에서, 제1 마스킹 신호(MS_b1)의 제1 레벨(MG1, 도 8b 참조)은 제2 전압(VGL)과 동일한 전압 레벨을 갖고, 제1 마스킹 신호(MS_b2)의 제2 레벨(MG2, 도 8b 참조)은 제1 전압(VGH)과 동일한 전압 레벨을 가질 수 있다.
따라서, 도 9에 따른 구동 스테이지(STk_b)는 노말리 로우 모드 또는 노말리 하이 모드로 k번째 보상 스캔 신호(SCk) 및 k번째 초기화 스캔 신호(SIk)를 출력할 수 있고, 노말리 로우 모드 또는 노말리 하이 모드에서 k번째 초기화 스캔 신호(SIk)의 출력을 마스킹할 수 있다.
도 10a는 본 발명의 일 실시예에 따른 스캔 드라이버의 블럭도이고, 도 10b는 노말 주파수 모드 및 멀티 주파수 모드에서 스캔 드라이버로부터 출력되는 초기화 스캔 신호들 및 보상 스캔 신호들을 나타낸 파형도이다. 단, 도 10a 및 도 10b를 설명하는데 있어서, 도 6a 및 도 6b에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 동일한 구성 요소에 대한 구체적인 설명은 중복을 피하기 위하여 생략한다.
도 10a 및 도 10b를 참조하면, 본 발명의 일 실시예에 따른 스캔 드라이버(301)는 구동 스테이지들(ST0~STn)을 포함한다. 각 구동 스테이지(ST0~STn)는 제1 내지 제4 입력 단자들(IN1, IN2, IN3, IN4), 제1 및 제2 전압 단자들(V1, V2) 및 제1 및 제2 출력 단자들(OUT1, OUT2)을 포함한다.
구동 스테이지들(ST0~STn) 중 제1 표시 영역(DA1)에 배치된 초기화 스캔 라인들(SIL1~SILk)에 초기화 스캔 신호들(SI0~SIk-1)을 공급하는 구동 스테이지들(이하, 노말 스테이지들)의 제4 입력 단자(IN4)에는 제1 전압(VGH)이 공급될 수 있다. 구동 스테이지들(ST0~STn) 중 제2 표시 영역(DA2)에 배치된 초기화 스캔 라인들(SILk+1~SILn)에 초기화 스캔 신호들(SIk~SIn-1)을 공급하는 구동 스테이지들(이하, 마스킹 스테이지들)의 제4 입력 단자(IN4)에는 마스킹 신호(MS)가 공급될 수 있다.
표시 장치(DD)의 표시 영역(DA)에서 제2 표시 영역(DA2)의 위치 및 사이즈가 가변되는 경우, 제4 입력 단자(IN4)에 제1 전압(VGH)이 인가되는 노말 스테이지의 개수도 그에 따라 가변될 수 있다.
도 10a에서는 노말 스테이지들의 제4 입력 단자(IN4)가 제1 전압 단자(V1)와 분리된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 표시 장치(DD, 도 4 참조)의 표시 영역(DA, 도 4 참조)에서 제2 표시 영역(DA2)의 위치가 고정되는 경우, 노말 스테이지들의 제4 입력 단자(IN4)는 제1 전압 단자(V1)와 통합될 수 있다. 이 경우 노말 스테이지들의 마스킹 회로는 제1 전압 단자(V1)와 제2 전압 단자(V2) 사이에 연결될 수 있다.
마스킹 신호(MS)는 구동 스테이지들(ST0~STn) 중 마스킹 스테이지들로 제공된다. 노말 주파수 모드(NFM)에서 마스킹 신호(MS)는 제1 레벨(예를 들면, 하이 레벨)로 유지된다. 여기서, 제1 레벨은 제1 전압(VGH)의 레벨과 동일할 수 있다.
노말 주파수 모드(NFM)에서 각 프레임(F1, F2, F3) 동안 스캔 드라이버(301)는 순차적으로 활성화되는 보상 스캔 신호들(SC1~SCn) 및 초기화 스캔 신호들(SI1~SIn)을 출력할 수 있다. 본 발명의 일 예로, 보상 스캔 신호들(SC1~SCn) 각각은 활성화 구간 동안 하이 레벨을 갖고, 비활성화 구간 동안 로우 레벨을 가질 수 있다. 또한, 초기화 스캔 신호들(SI1~SIn) 각각은 활성화 구간 동안 하이 레벨을 갖고, 비활성화 구간 동안 로우 레벨을 가질 수 있다.
멀티 주파수 모드(MFM)에서 구동 프레임(DF)은 풀 프레임(FF) 및 부분 프레임들(HF1, HF2, HF3, HF4)을 포함한다. 도 10b에는 구동 프레임(DF)에 포함되는 부분 프레임들(HF1, HF2, HF3, HF4) 중 4개의 부분 프레임(HF1, HF2, HF3, HF4)만을 도시하였으나, 구동 프레임(DF)에 포함되는 부분 프레임들(HF1, HF2, HF3, HF4)의 개수는 제1 표시 영역(DA1)의 구동 주파수에 따라 가변될 수 있다.
멀티 주파수 모드(MFM)에서 마스킹 신호(MS)는 풀 프레임(FF) 동안 제1 레벨로 유지될 수 있다. 즉, 마스킹 신호(MS)는 풀 프레임(FF) 동안 노말 주파수 모드(NFM)에서와 동일하게 제1 레벨을 유지할 수 있다.
멀티 주파수 모드(MFM)에서, 풀 프레임(FF)이 종료되고, 첫번째 부분 프레임(HF1)이 개시되면, 첫번째 부분 프레임(HF1)의 개시 시점(t1)에서 마스킹 신호(MS)는 제1 레벨에서 제2 레벨(예를 들어, 로우 레벨)로 변경될 수 있다. 여기서, 제2 레벨은 제2 전압(VGL)의 레벨과 동일할 수 있다. 마스킹 신호(MS)는 마스킹 스테이지들로만 공급되므로, 부분 프레임들(HF1~HF4) 동안 계속 제2 레벨을 유지할 수 있다. 부분 프레임들(HF1~HF4)이 종료되고, 다음 풀 프레임이 개시되는 시점에서 마스킹 신호(MS)는 제1 레벨로 변경될 수 있다.
각 부분 프레임(HF1~HF4) 동안, 마스킹 신호(MS)는 제2 레벨을 유지함에 따라 제2 표시 영역(DA2)에 배치된 초기화 스캔 라인들(SILk+1~SILn) 및 보상 스캔 라인들(SCLk+1~SCLn)을 비활성화 상태로 유지시킬 수 있다. 이처럼, 마스킹 신호(MS)는 멀티 주파수 모드(MFM)에서 구동 스테이지들(ST0~STn) 중 제2 표시 영역(DA2)의 초기화 스캔 라인들(SILk+1~SILn)에 연결된 마스킹 스테이지들로부터 출력되는 초기화 스캔 신호들(SIk~SIn-1)을 비활성화 상태로 마스킹할 수 있다.
도 11은 본 발명의 일 실시예에 따른 스캔 드라이버의 블럭도이다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 스캔 드라이버(302)는 구동 스테이지들(ST0~STn)을 포함한다. 각 구동 스테이지(ST0~STn)는 제1 내지 제4 입력 단자들(IN1, IN2, IN3, IN4), 제1 및 제2 전압 단자들(V1, V2) 및 제1 및 제2 출력 단자들(OUT1, OUT2)을 포함한다.
구동 스테이지들(ST0~STn) 중 제1 표시 영역(DA1)에 배치된 초기화 스캔 라인들(SIL1~SILk)에 초기화 스캔 신호들(SI0~SIk-1)을 공급하는 구동 스테이지들(이하, 노말 스테이지들)의 제4 입력 단자(IN4)에는 제1 전압(VGH)이 공급될 수 있다. 구동 스테이지들(ST0~STn) 중 제2 표시 영역(DA2)에 배치된 초기화 스캔 라인들(SILk+1~SILn)에 초기화 스캔 신호들(SIk~SIn-1)을 공급하는 구동 스테이지들(이하, 마스킹 스테이지들)은 제1 마스킹 스테이지들 및 제2 마스킹 스테이지들을 포함할 수 있다.
제1 마스킹 스테이지들(STk~STk+2)은 제1 및 제2 표시 영역(DA1, DA2)의 경계에 인접하여 배치되는 구동 스테이지들이며, 제2 마스킹 스테이지들은 마스킹 스테이지들 중 제1 마스킹 스테이지들(STk~STk+2)을 제외한 나머지 구동 스테이지들이다.
노말 스테이지 및 제2 마스킹 스테이지들의 제4 입력 단자(IN4)에는 제1 전압(VGH)이 인가될 수 있다. 제1 마스킹 스테이지들(STk~STk+2) 제4 입력 단자(IN4)에는 마스킹 신호(MS)가 공급될 수 있다.
도 11에서는 노말 스테이지들 및 및 제2 마스킹 스테이지들 각각의 제4 입력 단자(IN4)가 제1 전압 단자(V1)와 분리된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 표시 장치(DD, 도 4 참조)의 표시 영역(DA, 도 4 참조)에서 제2 표시 영역(DA2)의 위치가 고정되는 경우, 노말 스테이지들 및 제2 마스킹 스테이지들 각각의 제4 입력 단자(IN4)는 제1 전압 단자(V1)와 통합될 수 있다. 이 경우 노말 스테이지들 및 제2 마스킹 스테이지들 각각의 마스킹 회로는 제1 전압 단자(V1)와 제2 전압 단자(V2) 사이에 연결될 수 있다.
마스킹 신호(MS)는 구동 스테이지들(ST0~STn) 중 제1 마스킹 스테이지들(STk~STk+2)로 제공된다. 마스킹 신호(MS)는 도 10b에 도시된 마스킹 신호와 동일한 파형을 가질 수 있다.
도 11에서는 마스킹 신호(MS)가 인가되는 제1 마스킹 스테이지들(STk~STk+2)의 개수를 3개로 도시되었으나, 본 발명은 이에 한정되지 않는다. 마스킹 신호(MS)가 인가되는 제1 마스킹 스테이지들(STk~STk+2)의 개수는 스캔 드라이버(302)의 성능 및 구동 방식 등에 따라 다양하게 설정될 수 있다.
도 12a는 본 발명의 일 실시예에 따른 표시장치의 언폴딩 상태를 나타낸 사시도이고, 도 12b는 도 12a에 도시된 표시장치의 폴딩 상태를 도시한 사시도이다.
도 12a 및 도 12b에는 표시장치(F_DD)가 휴대폰인 것을 예시적으로 도시하였다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 표시장치(F_DD)는 태블릿 PC, 스마트폰, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 게임기, 손목 시계형 전자 기기 등을 포함할 수 있다. 본 발명은 텔레비전 또는 외부 광고판과 같은 대형 전자 장비를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 키오스크, 자동차 네비게이션 유닛, 카메라와 같은 중소형 전자 장비 등에 사용될 수 있다. 이것들은 단지 실시예로 제시된 것들이며, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
표시장치(F_DD)의 표시 영역(DA)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 표시장치(F_DD)는 표시 영역(DA)을 통해 영상을 표시할 수 있다. 표시장치(F_DD)가 언폴딩된 상태에서, 표시 영역(DA)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싼다.
표시 영역(DA)는 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 방향(DR1)을 따라 연장하는 폴딩축(FX)을 기준으로 휘어질 수 있다.
표시장치(F_DD)가 폴딩되면, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)은 서로 마주할 수 있다. 이 경우, 표시 영역(DA)은 외부로 노출되지 않을 수 있으며, 이는 인-폴딩(in-folding) 상태로 지칭될 수 있다. 선택적으로, 표시 장치(F_DD)가 폴딩되면, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)은 서로 대향(opposing)할 수 있다. 이 경우, 표시 영역(DA)은 외부로 노출될 수 있으며, 이는 아웃-폴딩(out-folding) 상태로 지칭될 수 있다.
표시장치(F_DD)는 인-폴딩 또는 아웃-폴딩 중 어느 하나의 동작만 가능할 수 있다. 선택적으로, 표시장치(F_DD)는 인-폴딩 동작 및 아웃-폴딩 동작이 모두 가능할 수 있다. 이 경우, 표시장치(F_DD)의 폴딩 영역(FA)이 인-폴딩 및 아웃 폴딩될 수 있다. 또는, 표시장치(F_DD)의 일부 영역은 인-폴딩되고, 다른 일부 영역은 아웃-폴딩될 수도 있다.
도 12a 및 도 12b에서는 하나의 폴딩 영역(FA)과 두 개의 비폴딩 영역(NFA1, NFA2)이 예를 들어 도시되었으나, 폴딩 영역과 비폴딩 영역의 개수가 이에 제한되는 것은 아니다. 예를 들어, 표시장치(F_DD)는 2개보다 많은 복수 개의 비폴딩 영역들 및 서로 인접한 비폴딩 영역들 사이에 배치된 복수의 폴딩 영역들을 포함할 수 있다.
도 12a 및 도 12b에서는 폴딩축(FX)이 표시장치(F_DD)의 단축과 나란한 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 폴딩축(FX)은 표시장치(F_DD)의 장축, 예를 들어, 제2 방향(DR2)과 나란한 방향을 따라 연장할 수도 있다. 이 경우, 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)은 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다.
표시장치(F_DD)의 표시 영역(DA)은 복수의 표시 영역들(DA1, DA2)을 포함할 수 있다. 도 12a에서는 2 개의 표시 영역들(DA1, DA2)이 예시적으로 도시되었으나, 표시 영역(DA)에 포함되는 복수의 표시 영역들(DA1, DA2)의 개수가 이에 제한되는 것은 아니다.
복수의 표시 영역들(DA1, DA2)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 예를 들어, 제1 표시 영역(DA1)은 제1 영상(IM1)이 표시되는 영역이고, 제2 표시 영역(DA2)은 제2 영상(IM2)이 표시되는 영역일 수 있다. 예를 들어, 제1 영상(IM1)은 동영상이고, 제2 영상(IM2)은 정지 영상 또는 변화 주기가 긴 텍스트 영상일 수 있다.
일 실시예에 따른 표시장치(F_DD)는 노말 주파수 모드동안 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 모두 노말 주파수로 구동할 수 있다. 일 실시예에 따른 표시장치(F_DD)는 멀티 주파수 모드동안 제1 영상(IM1)이 표시되는 제1 표시 영역(DA1)을 노말 주파수보다 높은 구동 주파수로 구동하고, 제2 영상(IM2)이 표시되는 제2 표시 영역(DA2)을 노말 주파수보다 낮은 구동 주파수로 구동할 수 있다. 표시장치(F_DD)는 제1 표시 영역(DA1)의 구동 주파수를 높여서 동영상의 표시 품질을 향상시킬 수 있다. 표시 장치(DD)는 제2 표시 영역(DA2)의 구동 주파수를 낮춤으로써 소비 전력을 감소시킬 수 있다.
제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 각각의 크기는 미리 설정된 크기일 수 있고, 어플리케이션 프로그램에 의해 변경될 수 있다. 일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)에 대응하고, 제2 표시 영역(DA2)은 제2 비폴딩 영역(NFA2)에 대응할 수 있다. 또한, 폴딩 영역(FA)의 일부는 제1 표시 영역(DA1)에 대응하고, 폴딩 영역(FA)의 다른 일부는 제2 표시 영역(DA2)에 대응할 수 있다.
일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)의 일부에 대응하고, 제2 표시 영역(DA2)은 제1 비폴딩 영역(NFA1)의 다른 일부, 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)에 대응할 수 있다. 즉, 제1 표시 영역(DA1)의 면적이 제2 표시 영역(DA2)의 면적보다 클 수 있다.
일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1), 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)의 일부에 대응하고, 제2 표시 영역(DA2)은 제2 비폴딩 영역(NFA2)의 다른 일부일 수 있다. 즉, 제2 표시 영역(DA2)의 면적이 제1 표시 영역(DA1)의 면적보다 클 수 있다.
도 12b에 도시된 것과 같이, 폴딩 영역(FA)이 폴딩된 상태에서 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)에 대응하고, 제2 표시 영역(DA2)은 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)에 대응할 수 있다.
도 12a 및 도 12b는 폴딩 가능한 표시장치(F_DD)가 도시되었으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 본 발명은 롤러블 표시 장치 등에도 적용될 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한, 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DP: 표시 패널
300, 301, 302: 스캔 드라이버 DA: 표시 영역
DA1: 제1 표시 영역 DA2: 제2 표시 영역
MC: 마스킹 회로 DC: 구동 회로
CC: 제어부 OC1: 제1 출력부
OC2: 제2 출력부 MSC1: 제1 마스킹 회로
MSC2: 제2 마스킹 회로 CS1: 제1 제어 신호
CS2: 제2 제어 신호 MS, MS_a: 마스킹 신호

Claims (20)

  1. 클럭 신호 및 캐리 신호에 응답해서 제1 제어 신호 및 제2 제어 신호를 출력하는 제어부, 제1 스캔 신호를 출력하는 제1 출력 단자와 제1 전압이 공급되는 제1 전압 단자에 연결되고, 상기 제1 제어 신호에 응답하여 동작하는 제1 출력부, 및 상기 제1 출력 단자와 제2 전압이 공급되는 제2 전압 단자에 연결되고, 상기 제2 제어 신호에 응답하여 동작하는 제2 출력부를 포함하는 구동 회로; 및
    상기 제1 및 제2 제어 신호를 수신하고, 상기 제1 및 제2 제어 신호에 응답하여 제2 출력 단자로 제2 스캔 신호를 출력하며, 마스킹 신호가 공급되는 입력 단자에 연결되어 상기 마스킹 신호에 따라 상기 제2 스캔 신호의 전압 레벨을 제어하는 마스킹 회로를 포함하는 스캔 드라이버.
  2. 제1항에 있어서, 상기 마스킹 회로는,
    상기 제1 전압 단자 및 상기 제2 전압 단자 중 하나와 상기 입력 단자 사이에 연결되는 스캔 드라이버.
  3. 제2항에 있어서, 상기 마스킹 회로는,
    상기 입력 단자와 상기 제2 출력 단자 사이에 연결되고, 상기 제1 제어 신호에 응답하여 상기 마스킹 신호를 상기 제2 출력 단자로 전달하는 제1 마스킹 회로; 및
    상기 제2 출력 단자와 상기 제2 전압 단자 사이에 연결되고, 상기 제2 제어 신호에 응답하여 상기 제2 전압을 상기 제2 출력 단자로 전달하는 제2 마스킹 회로를 포함하는 스캔 드라이버.
  4. 제3항에 있어서, 상기 마스킹 신호는 노멀 주파수 모드에서 제1 레벨을 갖고 비활성화되고,
    상기 마스킹 신호는 멀티 주파수 모드에서 상기 제1 레벨을 갖는 비활성화 구간 및 제2 레벨을 갖는 활성화 구간을 포함하는 스캔 드라이버.
  5. 제4항에 있어서, 상기 제1 마스킹 회로는,
    상기 제1 제어 신호를 수신하는 제1 전극, 상기 입력 단자에 연결된 제2 전극 및 상기 제2 출력 단자에 연결된 제3 전극을 포함하는 제1 마스킹 트랜지스터를 포함하고,
    상기 제2 마스킹 회로는,
    상기 제2 제어 신호를 수신하는 제1 전극, 상기 제2 전압 단자에 연결된 제2 전극 및 상기 제2 출력 단자에 연결된 제3 전극을 포함하는 제2 마스킹 트랜지스터를 포함하는 스캔 드라이버.
  6. 제5항에 있어서, 상기 제1 출력부는,
    상기 제1 제어 신호를 수신하는 제1 전극, 상기 제1 전압 단자에 연결된 제2 전극 및 상기 제1 출력 단자에 연결된 제3 전극을 포함하는 제1 출력 트랜지스터를 포함하고,
    상기 제2 출력부는,
    상기 제2 제어 신호를 수신하는 제1 전극, 상기 제2 전압 단자에 연결된 제2 전극 및 상기 제1 출력 단자에 연결된 제3 전극을 포함하는 제2 출력 트랜지스터를 포함하는 스캔 드라이버.
  7. 제4항에 있어서, 상기 제1 레벨은 상기 제1 전압의 레벨과 동일하고,
    상기 제2 레벨은 상기 제2 전압의 레벨과 동일한 스캔 드라이버.
  8. 제7항에 있어서, 상기 클럭 신호는,
    제3 레벨을 갖는 제1 구간 및 제4 레벨을 갖는 제2 구간을 갖는 스캔 드라이버.
  9. 제7항에 있어서, 상기 노말 주파수 모드에서 상기 제4 레벨은 상기 제2 전압의 레벨과 동일하고,
    상기 멀티 주파수 모드에서 상기 마스킹 신호의 상기 비활성화 구간 동안 상기 제4 레벨은 상기 제2 전압의 레벨보다 낮은 스캔 드라이버.
  10. 제4항에 있어서, 상기 제1 레벨은 상기 제1 전압의 레벨과 동일하고,
    상기 제2 레벨은 상기 제1 전압의 레벨보다 낮고, 상기 제2 전압의 레벨보다 높은 스캔 드라이버.
  11. 제2항에 있어서, 상기 마스킹 회로는,
    상기 제1 전압 단자와 상기 제2 출력 단자 사이에 연결되고, 상기 제1 제어 신호에 응답하여 상기 제1 전압을 상기 제2 출력 단자로 전달하는 제1 마스킹 회로; 및
    상기 입력 단자와 상기 제2 출력 단자 사이에 연결되고, 상기 제2 제어 신호에 응답하여 상기 마스킹 신호를 상기 제2 출력 단자로 전달하는 제2 마스킹 회로를 포함하는 스캔 드라이버.
  12. 제11항에 있어서, 상기 마스킹 신호는 노멀 주파수 모드에서 제1 레벨을 갖고 비활성화되고,
    상기 마스킹 신호는 멀티 주파수 모드에서 상기 제1 레벨을 갖는 비활성화 구간 및 제2 레벨을 갖는 활성화 구간을 포함하는 스캔 드라이버.
  13. 제12항에 있어서, 상기 제1 레벨은 상기 제2 전압의 레벨과 동일하고,
    상기 제2 레벨은 상기 제1 전압의 레벨과 동일한 스캔 드라이버.
  14. 제1항에 있어서, 상기 마스킹 단자는,
    상기 마스킹 신호 중 제1 마스킹 신호가 공급되는 제1 입력 단자; 및
    상기 마스킹 신호 중 제2 마스킹 신호가 공급되는 제2 입력 단자를 포함하는 스캔 드라이버.
  15. 제14항에 있어서, 상기 마스킹 회로는,
    상기 제1 입력 단자와 상기 제2 출력 단자 사이에 연결되고, 상기 제1 제어 신호에 응답하여 상기 제1 마스킹 신호를 상기 제2 출력 단자로 전달하는 제1 마스킹 회로; 및
    상기 제2 입력 단자와 상기 제2 출력 단자 사이에 연결되고, 상기 제2 제어 신호에 응답하여 상기 제2 마스킹 신호를 상기 제2 출력 단자로 전달하는 제2 마스킹 회로를 포함하는 스캔 드라이버.
  16. 제15항에 있어서, 상기 제1 마스킹 신호는 노멀 주파수 모드에서 상기 제1 전압의 레벨과 동일한 제1 레벨을 갖고 비활성화되고,
    상기 제1 마스킹 신호는 멀티 주파수 모드에서 상기 제1 레벨을 갖는 비활성화 구간 및 상기 제2 전압의 레벨과 동일한 제2 레벨을 갖는 활성화 구간을 가지며,
    상기 제2 마스킹 신호는 상기 노멀 주파수 모드 및 상기 멀티 주파수 모드에서 상기 제2 레벨을 유지하는 스캔 드라이버.
  17. 제15항에 있어서, 상기 제2 마스킹 신호는 노멀 주파수 모드에서 상기 제2 전압의 레벨과 동일한 제1 레벨을 갖고 비활성화되고,
    상기 제2 마스킹 신호는 멀티 주파수 모드에서 상기 제1 레벨을 갖는 비활성화 구간 및 상기 제1 전압의 레벨과 동일한 제2 레벨을 갖는 활성화 구간을 가지며,
    상기 제1 마스킹 신호는 상기 노멀 주파수 모드 및 상기 멀티 주파수 모드에서 상기 제2 레벨을 유지하는 스캔 드라이버.
  18. 복수의 데이터 라인들, 복수의 보상 스캔 라인들 및 복수의 초기화 스캔 라인들에 각각 연결된 복수의 화소들을 포함하는 표시패널;
    상기 복수의 데이터 라인들을 구동하는 데이터 드라이버;
    상기 복수의 보상 스캔 라인들 및 상기 복수의 초기화 스캔 라인들을 구동하는 스캔 드라이버; 및
    상기 표시패널에 영상이 표시되도록 상기 데이터 드라이버 및 상기 스캔 드라이버를 제어하는 구동 컨트롤러를 포함하고,
    상기 스캔 드라이버는 상기 보상 스캔 라인들 중 대응하는 보상 스캔 라인으로 보상 스캔 신호를 출력하고, 상기 초기화 스캔 라인들 중 대응하는 초기화 스캔 라인으로 초기화 스캔 신호를 출력하는 구동 스테이지를 포함하고,
    상기 구동 스테이지는,
    클럭 신호 및 캐리 신호에 응답해서 제1 제어 신호 및 제2 제어 신호를 출력하는 제어부, 상기 보상 스캔 신호를 출력하는 제1 출력 단자와 제1 전압이 공급되는 제1 전압 단자에 연결되고, 상기 제1 제어 신호에 응답하여 동작하는 제1 출력부, 및 상기 제1 출력 단자와 제2 전압이 공급되는 제2 전압 단자에 연결되고, 상기 제2 제어 신호에 응답하여 동작하는 제2 출력부를 포함하는 구동 회로; 및
    상기 제1 및 제2 제어 신호를 수신하고, 상기 제1 및 제2 제어 신호에 응답하여 제2 출력 단자로 상기 초기화 스캔 신호를 출력하며, 마스킹 신호가 공급되는 입력 단자에 연결되어 상기 마스킹 신호에 따라 상기 초기화 스캔 신호의 전압 레벨을 제어하는 마스킹 회로를 포함하는 표시장치.
  19. 제18항에 있어서, 상기 마스킹 회로는,
    상기 제1 제어 신호를 수신하는 제1 전극, 상기 입력 단자에 연결된 제2 전극 및 상기 제2 출력 단자에 연결된 제3 전극을 포함하는 제1 마스킹 트랜지스터; 및
    상기 제2 제어 신호를 수신하는 제1 전극, 상기 제2 전압 단자에 연결된 제2 전극 및 상기 제2 출력 단자에 연결된 제3 전극을 포함하는 제2 마스킹 트랜지스터를 포함하고,
    상기 마스킹 신호는 노멀 주파수 모드에서 상기 제1 전압의 레벨과 동일한 제1 레벨을 갖고 비활성화되고,
    상기 마스킹 신호는 멀티 주파수 모드에서 상기 제1 레벨을 갖는 비활성화 구간 및 상기 제2 전압의 레벨과 동일한 제2 레벨을 갖는 활성화 구간을 갖는 표시장치.
  20. 제19항에 있어서, 상기 제1 출력부는,
    상기 제1 제어 신호를 수신하는 제1 전극, 상기 제1 전압 단자에 연결된 제2 전극 및 상기 제1 출력 단자에 연결된 제3 전극을 포함하는 제1 출력 트랜지스터를 포함하고,
    상기 제2 출력부는,
    상기 제2 제어 신호를 수신하는 제1 전극, 상기 제2 전압 단자에 연결된 제2 전극 및 상기 제1 출력 단자에 연결된 제3 전극을 포함하는 제2 출력 트랜지스터를 포함하는 표시장치.
KR1020200154774A 2020-11-18 2020-11-18 스캔 드라이버 및 이를 포함하는 표시장치 KR20220068326A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200154774A KR20220068326A (ko) 2020-11-18 2020-11-18 스캔 드라이버 및 이를 포함하는 표시장치
US17/342,585 US11423843B2 (en) 2020-11-18 2021-06-09 Scan driver and display device having the same
CN202111326550.9A CN114519979A (zh) 2020-11-18 2021-11-10 扫描驱动器及包括其的显示装置
US17/880,734 US11842690B2 (en) 2020-11-18 2022-08-04 Scan driver and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200154774A KR20220068326A (ko) 2020-11-18 2020-11-18 스캔 드라이버 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
KR20220068326A true KR20220068326A (ko) 2022-05-26

Family

ID=81586792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200154774A KR20220068326A (ko) 2020-11-18 2020-11-18 스캔 드라이버 및 이를 포함하는 표시장치

Country Status (3)

Country Link
US (2) US11423843B2 (ko)
KR (1) KR20220068326A (ko)
CN (1) CN114519979A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11693451B2 (en) * 2021-01-19 2023-07-04 Samsung Display Co., Ltd. Digitizer and display device including the same
KR20220141366A (ko) * 2021-04-12 2022-10-20 삼성디스플레이 주식회사 전자 장치 및 이의 구동 방법
KR20230084400A (ko) * 2021-12-03 2023-06-13 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR20240003374A (ko) * 2022-06-30 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR20240068866A (ko) 2022-11-09 2024-05-20 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
CN118522228A (zh) * 2023-02-17 2024-08-20 华为技术有限公司 扫描驱动电路、显示屏及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190862B2 (ja) * 2001-12-18 2008-12-03 シャープ株式会社 表示装置およびその駆動方法
CN105390110B (zh) * 2009-12-18 2019-04-30 株式会社半导体能源研究所 显示设备及其驱动方法
US9607537B2 (en) * 2010-12-23 2017-03-28 Microsoft Technology Licensing, Llc Display region refresh
US9997112B2 (en) 2014-03-10 2018-06-12 Lg Display Co., Ltd. Display device
JP6284636B2 (ja) * 2014-06-10 2018-02-28 シャープ株式会社 表示装置およびその駆動方法
KR20160045215A (ko) * 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102390093B1 (ko) 2015-05-28 2022-04-26 삼성디스플레이 주식회사 게이트 구동 회로 및 표시 장치
KR102367271B1 (ko) * 2017-07-28 2022-02-23 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치
KR102411044B1 (ko) 2017-08-16 2022-06-17 엘지디스플레이 주식회사 게이트 구동부와 이를 포함한 유기발광 표시장치
KR102437170B1 (ko) * 2017-09-29 2022-08-26 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 평판 표시 장치
CN107784977B (zh) * 2017-12-11 2023-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108877627B (zh) * 2018-07-13 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
KR102525226B1 (ko) * 2018-07-25 2023-04-25 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR20200048784A (ko) * 2018-10-30 2020-05-08 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치

Also Published As

Publication number Publication date
US20220157250A1 (en) 2022-05-19
CN114519979A (zh) 2022-05-20
US20220375412A1 (en) 2022-11-24
US11842690B2 (en) 2023-12-12
US11423843B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
KR20220068326A (ko) 스캔 드라이버 및 이를 포함하는 표시장치
CN100474039C (zh) 显示器件以及使用该显示器件的电子装置
JP5151585B2 (ja) 半導体デバイス、表示パネル及び電子機器
TWI543133B (zh) 液晶顯示裝置及其驅動方法
CN114942521A (zh) 电子装置和显示装置
JP2008140490A (ja) シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器
US11600231B2 (en) Scan driving circuit and display device including the same
KR20220064463A (ko) 표시 장치
KR20230084400A (ko) 표시 장치 및 그것의 구동 방법
US8587577B2 (en) Signal transmission lines for image display device and method for wiring the same
US11164533B2 (en) Display device
CN109559684B (zh) 移位寄存器及包括该移位寄存器的显示装置
CN114067745A (zh) 显示装置
KR20220060089A (ko) 구동 회로 및 그것을 포함하는 표시 장치
KR20050093775A (ko) 반도체장치, 발광 표시장치 및 그들의 구동방법
KR20220008950A (ko) 표시 장치
US11715419B2 (en) Display device
JP2002297102A (ja) 表示装置
JP2002297082A (ja) 表示装置
KR20220060090A (ko) 표시장치
KR20210146493A (ko) 게이트 구동 회로를 포함하는 표시 장치
US12094421B2 (en) Scan driver including a first masking control unit and display device having the same
US11869445B2 (en) Display device and method of driving the same
US11854470B2 (en) Display device
KR20230016744A (ko) 표시 장치 및 그것의 구동 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal