KR20220064463A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220064463A
KR20220064463A KR1020200150366A KR20200150366A KR20220064463A KR 20220064463 A KR20220064463 A KR 20220064463A KR 1020200150366 A KR1020200150366 A KR 1020200150366A KR 20200150366 A KR20200150366 A KR 20200150366A KR 20220064463 A KR20220064463 A KR 20220064463A
Authority
KR
South Korea
Prior art keywords
driving
signal
scan
display area
frequency
Prior art date
Application number
KR1020200150366A
Other languages
English (en)
Inventor
서해관
유봉현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200150366A priority Critical patent/KR20220064463A/ko
Priority to US17/405,400 priority patent/US20220148503A1/en
Priority to CN202111209107.3A priority patent/CN114550654A/zh
Priority to EP21204310.3A priority patent/EP4002340A1/en
Publication of KR20220064463A publication Critical patent/KR20220064463A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Abstract

표시 장치는 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널, 상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로, 상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로 및 멀티 주파수 모드 동안 상기 표시 패널을 제1 표시 영역 및 제2 표시 영역으로 구분하고, 상기 제1 표시 영역을 제1 구동 주파수로 구동하고, 상기 제2 표시 영역을 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 구동하도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함하되, 상기 구동 컨트롤러는 상기 멀티 주파수 모드 동안 상기 제2 표시 영역을 복수의 블록들로 나누고, 매 프레임마다 상기 복수의 블록들을 번갈아 구동한다

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기 발광 표시 장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
유기 발광 표시 장치는 데이터 라인들 및 스캔 라인에 연결되는 화소들을 구비한다. 화소들은 일반적으로 유기 발광 다이오드와, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 회로부를 포함한다. 회로부는 데이터 신호에 대응하여 제1 구동 전압으로부터 유기 발광 다이오드를 경유하여 제2 구동 전압으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드를 통해 흐르는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
최근 표시 장치의 사용 분야가 다양해짐에 따라 하나의 표시 장치에 복수의 서로 다른 영상들이 동시에 표시될 수 있다. 복수의 영상들이 표시되는 표시 장치의 전력 소비를 감소시키되, 표시 품질 저하를 방지할 수 있는 기술이 요구된다.
본 발명의 목적은 전력 소비를 감소시키고, 표시 품질 저하를 방지할 수 있는 표시 장치 및 구동 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 표시 장치는 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널, 상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로, 상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로, 및 멀티 주파수 모드 동안 상기 표시 패널을 제1 표시 영역 및 제2 표시 영역으로 구분하고, 상기 제1 표시 영역을 제1 구동 주파수로 구동하고, 상기 제2 표시 영역을 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 구동하도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함하되, 상기 구동 컨트롤러는 상기 멀티 주파수 모드 동안 상기 제2 표시 영역을 복수의 블록들로 나누고, 매 프레임마다 상기 복수의 블록들 중 일부를 구동한다.
일 실시예에서, 상기 멀티 주파수 모드의 연속하는 프레임들 각각의 지속 시간은 서로 동일할 수 있다.
일 실시예에서, 상기 구동 컨트롤러는 노말 모드에서 상기 제1 표시 영역 및 상기 제2 표시 영역을 노말 주파수로 구동하도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하되, 상기 제2 구동 주파수는 상기 노말 주파수보다 낮은 주파수일 수 있다.
일 실시예에서, 상기 제1 구동 주파수는 상기 노말 주파수보다 높은 주파수일 수 있다.
일 실시예에서, 상기 구동 컨트롤러는 상기 멀티 주파수 모드 동안 상기 제2 표시 영역의 상기 복수의 블록들을 매 프레임마다 번갈아 구동할 수 있다.
일 실시예에서, 상기 스캔 구동 회로는 각각이 상기 복수 개의 스캔 라인들 중 대응하는 제1 스캔 라인을 구동하는 복수의 구동 스테이지들을 포함할 수 있다.
일 실시예에서, 상기 복수의 구동 스테이지들 각각은 상기 제1 스캔 라인과 연결되는 제1 출력 단자, 캐리 신호를 출력하는 제2 출력 단자, 클럭 신호들 및 이전 캐리 신호에 응답해서 제1 노드 및 제2 노드 각각의 신호 레벨을 결정하는 구동 회로 및 상기 제1 노드의 신호, 상기 제2 노드의 신호 및 마스킹 클럭 신호에 응답해서 상기 제1 출력 단자로 제1 스캔 신호를 출력하는 마스킹 회로를 포함하되, 상기 제1 노드는 상기 제2 출력 단자와 전기적으로 연결되고, 상기 이전 캐리 신호는 이전 구동 스테이지로부터 출력되는 상기 캐리 신호일 수 있다.
일 실시예에서, 상기 구동 컨트롤러는 제1 프레임에서 상기 복수의 블록들 중 제1 블록을 구동하고, 제2 블록을 비구동하며, 상기 제1 프레임과 연속하는 제2 프레임에서 상기 복수의 블록들 중 제1 블록을 비구동하고, 제2 블록을 구동할 수 있다.
일 실시예에서, 상기 제1 프레임의 지속 시간과 상기 제2 프레임의 지속 시간은 동일할 수 있다.
일 실시예에서, 상기 마스킹 클럭 신호는 제2 표시 영역의 상기 복수의 블록들 각각의 구동/비구동 상태를 나타낼 수 있다.
일 실시예에서, 복수의 구동 스테이지들 중 상기 제1 블록에 대응하는 구동 스테이지들 각각은 상기 제2 프레임에서 상기 제1 스캔 신호를 마스킹할 수 있다.
일 실시예에서, 상기 구동 컨트롤러는 상기 제2 프레임의 상기 제1 블록에 대응하는 구동 스테이지들이 구동될 때 상기 클럭 신호들의 주파수를 노말 주파수보다 높은 주파수로 설정할 수 있다.
일 실시예에서, 상기 복수의 구동 스테이지들 각각은 제1 전압을 수신하는 제1 전압 단자 및 제2 전압을 수신하는 제2 전압 단자를 더 포함하고, 상기 마스킹 회로는 상기 제2 전압 단자와 상기 제1 출력 단자 사이에 연결되고, 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 마스킹 트랜지스터 및 상기 제1 출력 단자와 상기 마스킹 클럭 신호가 수신되는 입력 단자 사이에 연결되고, 상기 제2 노드와 연결된 게이트 전극을 포함하는 제2 마스킹 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 스캔 구동 회로는 각각이 상기 복수 개의 스캔 라인들 중 대응하는 제1 스캔 라인 및 제2 스캔 라인을 구동하는 복수의 구동 스테이지들을 포함할 수 있다.
일 실시예에서, 상기 복수의 구동 스테이지들 각각은 상기 제1 스캔 라인과 연결되는 제1 출력 단자, 상기 제2 스캔 라인과 연결되는 제2 출력 단자, 클럭 신호들 및 이전 캐리 신호에 응답해서 제2 스캔 신호를 상기 제2 출력 단자로 출력하는 구동 회로, 제1 마스킹 신호에 응답해서 상기 제1 출력 단자로 출력되는 제1 스캔 신호를 소정 레벨로 마스킹하는 제1 마스킹 회로 및 제2 마스킹 신호에 응답해서 상기 제1 출력 단자와 상기 제2 출력 단자 사이를 전기적으로 연결하여 상기 제2 스캔 신호를 상기 제1 스캔 신호로서 출력하는 제2 마스킹 회로를 포함하되, 상기 이전 캐리 신호는 상기 복수의 구동 스테이지들 중 이전 구동 스테이지로부터 출력되는 상기 제2 스캔 신호일 수 있다.
일 실시예에서, 상기 구동 컨트롤러는 제1 프레임에서 상기 복수의 블록들 중 제1 블록을 구동하고, 제2 블록을 비구동하며, 상기 제1 프레임과 연속하는 제2 프레임에서 상기 복수의 블록들 중 제1 블록을 비구동하고, 제2 블록을 구동할 수 있다.
일 실시예에서, 상기 제1 마스킹 신호 및 상기 제1 마스킹 신호는 제2 표시 영역의 상기 복수의 블록들 각각의 구동/비구동 상태를 나타낼 수 있다.
일 실시예에서, 복수의 구동 스테이지들 중 상기 제1 블록에 대응하는 구동 스테이지들 각각은 상기 제2 프레임에서 상기 제1 스캔 신호를 마스킹할 수 있다.
일 실시예에서, 상기 멀티 주파수 모드동안 상기 제1 표시 영역으로 제공되는 영상 신호는 동영상 신호이고, 상기 제2 표시 영역으로 제공되는 영상 신호는 정지 영상 신호일 수 있다.
본 발명의 일 특징에 따른 표시 장치는 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널, 상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로, 상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로 및 입력 신호에 근거해서 동작 모드를 결정하고, 상기 동작 모드가 멀티 주파수 모드인 동안 상기 표시 패널의 제1 표시 영역을 제1 구동 주파수로 구동하고, 상기 표시 패널의 제2 표시 영역을 제2 구동 주파수로 구동하기 위해 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함하되, 상기 구동 컨트롤러는 마스킹 클럭 신호를 출력하고, 상기 스캔 구동 회로는 상기 마스킹 클럭 신호에 응답해서 상기 멀티 주파수 모드동안 상기 제2 표시 영역의 제1 부분을 구동하고, 제2 부분을 비구동한다.
일 실시예에서, 상기 표시 패널은 평면 상에서 제1 비폴딩 영역, 폴딩 영역 및 제2 비폴딩 영역이 정의되며, 상기 제1 비폴딩 영역은 상기 제1 표시 영역에 대응하고, 상기 제2 비폴딩 영역은 상기 제2 표시 영역에 대응하고, 그리고 상기 폴딩 영역의 제1 부분은 상기 제1 표시 영역에 대응하고, 제2 부분은 상기 제2 표시 영역에 대응할 수 있다.
일 실시예에서, 상기 멀티 주파수 모드의 연속하는 프레임들 각각의 지속 시간은 서로 동일할 수 있다.
일 실시예에서, 상기 구동 컨트롤러는 상기 멀티 주파수 모드 동안 상기 제2 표시 영역을 복수의 블록들로 나누고, 상기 복수의 블록들 중 상기 제1 부분에 대응하는 적어도 하나의 블록을 구동하고, 상기 복수의 블록들 중 상기 제2 부분에 대응하는 적어도 하나의 블록을 비구동하기 위해 상기 마스킹 클럭 신호를 출력할 수 있다.
이와 같은 구성을 갖는 표시 장치는 제1 표시 영역에 동영상이 표시되고, 제2 표시 영역에 정지 영상이 표시될 때 제1 표시 영역을 제1 구동 주파수로 구동하고, 제2 표시 영역을 제2 구동 주파수로 구동하는 멀티 주파수 모드로 동작할 수 있다. 특히 표시 장치는 제2 표시 영역을 복수의 블록들로 나누고, 복수의 블록들을 번갈아 구동하는 방식으로 제2 표시 영역을 제2 구동 주파수로 구동할 수 있다. 따라서 매 프레임의 주기가 일정해지므로 표시 품질이 저하되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 3a는 노말 모드에서 표시 장치의 동작을 설명하기 위한 도면이다. 도 3b 및 도 3c는 멀티 주파수 모드에서 표시 장치의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 6은 도 3의 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 스캔 드라이버의 블럭도이다.
도 8은 도 7에 도시된 구동 스테이지들 중 j(j는 양의 정수)번째 구동 스테이지를 예시적으로 보여준다.
도 9a 및 도 9b는 도 7에 도시된 스캔 드라이버 내 j-1번째 구동 스테이지, j번째 구동 스테이지 및 j+1번째 구동 스테이지의 동작을 예시적으로 보여주는 타이밍도이다.
도 10은 도 3a의 노말 모드에서 구동 컨트롤러로부터 스캔 드라이버로 제공되는 시작 신호, 제3 클럭 신호 및 표시 패널로 제공되는 영상 신호를 예시적으로 보여주는 타이밍도이다.
도 11은 도 3b의 멀티 주파수 모드에서 구동 컨트롤러로부터 스캔 드라이버로 제공되는 시작 신호, 제3 클럭 신호 및 표시 패널로 제공되는 영상 신호를 예시적으로 보여주는 타이밍도이다.
도 12는 도 3c의 멀티 주파수 모드에서 구동 컨트롤러로부터 스캔 드라이버로 제공되는 시작 신호, 제3 클럭 신호 및 표시 패널로 제공되는 영상 신호를 예시적으로 보여주는 타이밍도이다.
도 13은 도 12에 도시된 일부 프레임들에서 시작 신호, 제3 클럭 신호 및 영상 신호를 예시적으로 보여주는 타이밍도이다.
도 14a는 도 13에 도시된 제1 프레임을 확대해서 보여주는 타이밍도이다.
도 14b는 도 13에 도시된 제2 프레임을 확대해서 보여주는 타이밍도이다.
도 14c는 도 13에 도시된 제13프레임을 확대해서 보여주는 타이밍도이다.
도 15는 도 3c의 멀티 주파수 모드에서 구동 컨트롤러로부터 스캔 드라이버로 제공되는 시작 신호, 제3 클럭 신호 및 표시 패널로 제공되는 영상 신호를 예시적으로 보여주는 타이밍도이다.
도 16은 본 발명의 일 실시예에 따른 스캔 구동 회로의 블럭도이다. 도 16에 도시된 스캔 구동 회로는 제1 스캔 신호들 및 제2 스캔 신호들을 출력한다.
도 17은 도 16에 도시된 구동 스테이지들 중 j번째 구동 스테이지를 예시적으로 도시하였다.
도 18a 및 도 18b는 도 16에 도시된 스캔 구동 회로 내 j-1번째 구동 스테이지, j번째 구동 스테이지 및 j+1번째 구동 스테이지의 동작을 예시적으로 보여주는 타이밍도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 표시 장치(DD)의 예로써 휴대용 단말기를 도시하였다. 휴대용 단말기는 태블릿 PC, 스마트폰, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 게임기, 손목 시계형 전자 기기 등을 포함할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 본 발명은 텔레비전 또는 외부 광고판과 같은 대형 전자 장비를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 키오스크, 자동차 네비게이션 유닛, 카메라와 같은 중소형 전자 장비 등에 사용될 수 있다. 이것들은 단지 실시예로 제시된 것들이며, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
도 1에 도시된 것과 같이, 제1 영상(IM1) 및 제2 영상(IM2)이 표시되는 표시면은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행하다. 표시 장치(DD)는 표시면 상에서 구분되는 복수의 영역들을 포함한다. 표시면은 제1 영상(IM1) 및 제2 영상(IM2)이 표시되는 표시 영역(DA), 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함한다. 비표시 영역(NDA)은 베젤 영역으로 불리울 수 있다. 일 예로, 표시 영역(DA)은 사각 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싼다. 또한, 도시되지 않았지만, 일 예로, 표시 장치(DD)는 부분적으로 굴곡된 형상을 포함할 수 있다. 그 결과, 표시 영역(DA)의 일 영역이 굴곡된 형상을 가질 수 있다.
표시 장치(DD)의 표시 영역(DA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함한다. 특정 어플리케이션 프로그램에서, 제1 표시 영역(DA1)에는 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 제2 영상(IM2)이 표시될 수 있다. 예를 들어, 제1 영상(IM1)은 동영상이고, 제2 영상(IM2)은 정지 영상 또는 변화 주기가 긴 텍스트 정보일 수 있다.
일 실시예에 따른 표시 장치(DD)는 동영상이 표시되는 제1 표시 영역(DA1)을 노말 주파수로 구동하고, 정지 영상이 표시되는 제2 표시 영역(DA2)을 노말 주파수보다 낮은 저 주파수로 구동할 수 있다. 표시 장치(DD)는 제2 표시 영역(DA2)의 구동 주파수를 낮춤으로써 소비 전력을 감소시킬 수 있다.
제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 각각의 크기는 미리 설정된 크기일 수 있고, 어플리케이션 프로그램에 의해 변경될 수 있다. 일 실시예에서, 제1 표시 영역(DA1)이 정지 영상을 표시하고, 제2 표시 영역(DA2)이 동영상을 표시하는 경우, 제1 표시 영역(DA1)은 저 주파수로 구동되고, 제2 표시 영역(DA2)은 노말 주파수로 구동될 수 있다. 또한 표시 영역(DA)은 3개 이상의 표시 영역들로 구별될 수 있으며, 표시 영역들 각각에 표시되는 영상의 타입(정지 영상 또는 동영상)에 따라 표시 영역들 각각의 구동 주파수가 결정될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치(DD2)의 사시도이다. 도 2a는 표시 장치(DD2)가 언폴딩 상태를 도시한 것이고, 도 2b는 표시 장치(DD2)가 폴딩된 상태를 도시한 것이다.
도 2a 및 도 2b에 도시된 것과 같이, 표시 장치(DD2)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 표시 장치(DD2)는 표시 영역(DA)을 통해 영상을 표시할 수 있다. 표시 장치(DD)가 언폴딩된 상태에서, 표시 영역(DA)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 포함할 수 있다. 표시 장치(DD)의 두께 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)과 나란할 수 있다. 따라서, 표시 장치(DD2)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다. 비표시 영역(NDA)은 베젤 영역으로 불리울 수 있다. 일 예로, 표시 영역(DA)은 사각 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싼다.
표시 영역(DA)는 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 방향(DR1)을 따라 연장하는 폴딩축(FX)을 기준으로 휘어질 수 있다.
표시 장치(DD2)가 폴딩되면, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)은 서로 마주할 수 있다. 따라서, 완전히 폴딩된 상태에서, 표시 영역(DA)은 외부로 노출되지 않을 수 있으며, 이는 인-폴딩(in-folding)으로 지칭될 수 있다. 다만, 이는 예시적인 것으로 표시 장치(DD2)의 동작이 이에 제한되는 것은 아니다.
예를 들어, 본 발명의 일 실시예에서, 표시 장치(DD2)가 폴딩되면, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)은 서로 대향(opposing)할 수 있다. 따라서, 폴딩된 상태에서, 제1 비폴딩 영역(NFA1)은 외부로 노출될 수 있으며, 이는 아웃-폴딩(out-folding)으로 지칭될 수 있다.
표시 장치(DD2)는 인-폴딩 또는 아웃-폴딩 중 어느 하나의 동작만 가능할 수 있다. 또는 표시 장치(DD2)는 인-폴딩 동작 및 아웃-폴딩 동작이 모두 가능할 수 있다. 이 경우, 표시 장치(DD2)의 동일한 영역, 예를 들어, 폴딩 영역(FA)이 인-폴딩 및 아웃 폴딩될 수 있다. 또는, 표시 장치(DD2)의 일부 영역은 인-폴딩되고, 다른 일부 영역은 아웃-폴딩될 수도 있다.
도 2a 및 도 2b에서는 하나의 폴딩 영역과 두 개의 비폴딩 영역이 예를 들어 도시되었으나, 폴딩 영역과 비폴딩 영역의 개수가 이에 제한되는 것은 아니다. 예를 들어, 표시 장치(DD2)는 2개보다 많은 복수 개의 비폴딩 영역들 및 서로 인접한 비폴딩 영역들 사이에 배치된 복수의 폴딩 영역들을 포함할 수 있다.
도 2a 및 도 2b에서는 폴딩축(FX)이 표시 장치(DD2)의 단축과 나란한 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 폴딩축(FX)은 표시 장치(DD2)의 장축, 예를 들어, 제2 방향(DR2)과 나란한 방향을 따라 연장할 수도 있다. 이 경우, 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)은 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다.
표시 장치(DD2)의 표시 영역(DA)에는 복수의 표시 영역들(DA1, DA2)이 정의될 수 있다. 도 2a에서는 2 개의 표시 영역들(DA1, DA2)이 예시적으로 도시되었으나, 복수의 표시 영역들(DA1, DA2)의 개수가 이에 제한되는 것은 아니다.
복수의 표시 영역들(DA1, DA2)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 예를 들어, 제1 표시 영역(DA1)은 제1 영상(IM1)이 표시되는 영역이고, 제2 표시 영역(DA2)은 제2 영상(IM2)이 표시되는 영역일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 영상(IM1)은 동영상이고, 제2 영상(IM2)은 정지 영상 또는 변화 주기가 긴 영상(텍스트 정보 등)일 수 있다.
일 실시예에 따른 표시 장치(DD2)는 동작 모드에 따라 다르게 동작할 수 있다. 동작 모드는 노말 모드 및 멀티 주파수 모드를 포함할 수 있다. 표시 장치(DD2)는 노말 모드동안 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 모두 노말 주파수로 구동할 수 있다. 일 실시예에 따른 표시 장치(DD2)는 멀티 주파수 모드동안 제1 영상(IM1)이 표시되는 제1 표시 영역(DA1)은 제1 구동 주파수로 구동하고, 제2 영상(IM2)이 표시되는 제2 표시 영역(DA2)은 노말 주파수보다 낮은 제2 구동 주파수로 구동할 수 있다. 일 실시예에서, 제1 구동 주파수는 노말 주파수와 같을 수 있다.
제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 각각의 크기는 미리 설정된 크기일 수 있고, 어플리케이션 프로그램에 의해 변경될 수 있다. 일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)에 대응하고, 제2 표시 영역(DA2)은 제2 비폴딩 영역(NFA2)에 대응할 수 있다. 또한 폴딩 영역(FA)의 제1 부분은 제1 표시 영역(DA1)에 대응하고, 폴딩 영역(FA)의 제2 부분은 제2 표시 영역(DA2)에 대응할 수 있다.
일 실시예에서, 폴딩 영역(FA)의 전부는 제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 중 어느 하나에만 대응할 수 있다.
일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)의 제1 부분에 대응하고, 제2 표시 영역(DA2)은 제1 비폴딩 영역(NFA1)의 제2 부분, 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)에 대응할 수 있다. 즉, 제1 표시 영역(DA1)의 면적이 제2 표시 영역(DA2)의 면적보다 클 수 있다.
일 실시예에서, 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1), 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)의 제1 부분에 대응하고, 제2 표시 영역(DA2)은 제2 비폴딩 영역(NFA2)의 제2 부분에 대응할 수 있다. 즉, 제2 표시 영역(DA2)의 면적이 제1 표시 영역(DA1)의 면적보다 클 수 있다.
도 2b에 도시된 것과 같이, 폴딩 영역(FA)이 폴딩된 상태에서 제1 표시 영역(DA1)은 제1 비폴딩 영역(NFA1)에 대응하고, 제2 표시 영역(DA2)은 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)에 대응할 수 있다.
도 2a 및 도 2b는 표시 장치의 일 예로 폴딩 영역이 1 개인 표시 장치(DD2)가 도시되었으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 폴딩 영역이 2 개 이상인 표시 장치, 롤러블 표시 장치 또는 슬라이더블 표시 장치 등에도 본 발명이 적용될 수 있다.
이하 설명에서는 도 1에 도시된 표시 장치(DD)를 일 예로 설명하나, 도 2a 및 도 2b에 도시된 표시 장치(DD2)에도 동일하게 적용될 수 있다.
도 3a는 노말 모드에서 표시 장치의 동작을 설명하기 위한 도면이다. 도 3b 및 도 3c는 멀티 주파수 모드에서 표시 장치의 동작을 설명하기 위한 도면이다.
도 3a를 참조하면, 제1 표시 영역(DA1)에 표시되는 제1 영상(IM1)은 동영상이고, 제2 표시 영역(DA2)에 표시되는 제2 영상(IM2)은 정지 영상 또는 변화 주기가 긴 영상(예를 들면, 아이콘 이미지)일 수 있다. 도 1에 도시된 제1 표시 영역(DA1)에 표시되는 제1 영상(IM1) 및 제2 표시 영역(DA2)에 표시되는 제2 영상(IM2)은 하나의 예시에 불과하며, 다양한 영상들이 표시 장치(DD)에 표시될 수 있다.
노말 모드(NFM)에서 표시 장치(DD)의 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)의 구동 주파수는 노말 주파수이다. 예를 들어, 노말 주파수는 60Hz일 수 있다. 노말 모드(NFM)에서 표시 장치(DD)의 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에는 1초동안 제1 프레임(F1) 내지 제60 프레임(F60)의 영상들이 표시될 수 있다.
도 3b를 참조하면, 멀티 주파수 모드(MFMa)에서 표시 장치(DD)는 제1 영상(IM1) 즉, 동영상이 표시되는 제1 표시 영역(DA1)의 구동 주파수를 제1 구동 주파수로 설정하고, 제2 영상(IM2) 즉, 정지 영상이 표시되는 제2 표시 영역(DA2)의 구동 주파수를 제1 구동 주파수보다 낮은 제2 구동 주파수로 설정할 수 있다. 노말 주파수가 60Hz인 경우, 제1 구동 주파수는 90Hz이고, 제2 구동 주파수는 30Hz일 수 있다. 제1 구동 주파수 및 제2 구동 주파수는 다양하게 변경될 수 있다. 예를 들어, 제1 구동 주파수는 노말 주파수보다 높은 주파수(예를 들면, 100Hz, 144Hz 등)일 수 있으며, 제2 구동 주파수는 노말 주파수보다 낮은 주파수(예를 들면, 30Hz, 10Hz, 1Hz 등)일 수 있다. 다른 실시예에서, 제1 구동 주파수는 노말 주파수와 동일한 주파수이고, 제2 구동 주파수는 노말 주파수보다 낮은 주파수(예를 들면, 30Hz, 10Hz, 1Hz 등)일 수 있다.
멀티 주파수 모드(MFMa)에서 제1 구동 주파수가 90Hz이고, 제2 구동 주파수가 30Hz인 경우, 1초 동안 표시 장치(DD)의 제1 표시 영역(DA1)에는 제1 프레임(F1) 내지 제90 프레임(F90) 각각에서 제1 영상(IM1)이 표시된다. 제2 표시 영역(DA2)에는 3개의 프레임마다 즉, 프레임들(F1, F4, F7, ??, F88))에서만 제2 영상(IM2)이 표시되고, 나머지 프레임들(F2, F3, F5, F6, ??, F89, F90)에서는 영상이 표시되지 않을 수 있다.
표시 장치(DD)는 도 3c에 도시된 멀티 주파수 모드(MFMb)에서, 도 3b에 도시된 멀티 주파수 모드(MFMa)와 동일하게, 제1 영상(IM1) 즉, 동영상이 표시되는 제1 표시 영역(DA1)의 구동 주파수를 제1 구동 주파수로 설정하고, 제2 영상(IM2) 즉, 정지 영상이 표시되는 제2 표시 영역(DA2)의 구동 주파수를 제1 구동 주파수보다 낮은 제2 구동 주파수로 설정한다.
표시 장치(DD)는 도 3c에 도시된 멀티 주파수 모드(MFMb)에서, 제2 표시 영역(DA2)을 제1 내지 제3 블록들(DA2-1, DA2-2, DA2-3)로 나누고, 제1 내지 제3 블록들(DA2-1, DA2-2, DA2-3)을 번갈아 순차적으로 구동할 수 있다.
표시 장치(DD)는 예를 들어, 프레임들(F1, F4, ??, F88) 각각에서 제2 표시 영역(DA2)의 제1 블록(DA2-1)에 영상을 표시하고, 제2 블록(DA2-2) 및 제3 블록(DA2-3)에는 영상을 표시하지 않는다.
표시 장치(DD)는 프레임들(F2, F5, ??, F89) 각각에서 제2 표시 영역(DA2)의 제2 블록(DA2-2)에 영상을 표시하고, 제1 블록(DA2-1) 및 제3 블록(DA2-3)에는 영상을 표시하지 않는다.
표시 장치(DD)는 프레임들(F3, F6, ??, F90) 각각에서 제2 표시 영역(DA2)의 제3 블록(DA2-3)에 영상을 표시하고, 제1 블록(DA2-1) 및 제2 블록(DA2-2)에는 영상을 표시하지 않는다.
즉, 3개의 프레임들 예를 들면, 제1 내지 제3 프레임들(F1, F2, F3)동안 제2 표시 영역(DA2) 전체의 제2 영상(IM2)이 표시될 수 있으므로, 제2 표시 영역(DA2)의 제2 구동 주파수는 30Hz가 될 수 있다.
표시 장치(DD)의 멀티 주파수 모드(MFMb)에서의 동작은 추후 상세히 설명한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 4를 참조하면, 표시 장치(DD)는 표시 패널(DP), 구동 컨트롤러(100), 데이터 구동 회로(200) 및 전압 발생기(300)를 포함한다.
구동 컨트롤러(100)는 영상 입력 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 영상 입력 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 출력한다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 구동 회로(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
전압 발생기(300)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(300)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 발생한다.
표시 패널(DP)은 제1 스캔 라인들(GIL0-GILn), 제2 스캔 라인들(GWL1-GWLn), 발광 제어 라인들(EML1-EMLn), 데이터 라인들(DL1-DLm) 및 화소들(PX)을 포함한다. 표시 패널(DP)은 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 더 포함할 수 있다. 일 실시예에서, 스캔 구동 회로(SD)는 표시 패널(DP)의 제1 측에 배열된다. 제1 스캔 라인들(GIL0-GILn), 제2 스캔 라인들(GWL1-GWLn) 및 발광 제어 라인들(EML1-EMLn)은 스캔 구동 회로(SD)로부터 제1 방향(DR1)으로 연장된다.
발광 구동 회로(EDC)는 표시 패널(DP)의 제2 측에 배열된다. 발광 제어 라인들(EML1-EMLn)은 발광 구동 회로(EDC)로부터 제1 방향(DR1)의 반대 방향으로 연장된다.
제1 스캔 라인들(GIL0-GILn), 제2 스캔 라인들(GWL1-GWLn) 및 발광 제어 라인들(EML1-EMLn)은 제2 방향(DR2)으로 서로 이격되어 배열된다. 데이터 라인들(DL1-DLm)은 데이터 구동 회로(200)로부터 제2 방향(DR2)의 반대 방향으로 연장되며, 제1 방향(DR1)으로 서로 이격되어 배열된다.
도 4에 도시된 예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소들(PX)을 사이에 두고 마주보고 배열되나, 본 발명은 이에 한정되지 않는다. 예를 들어, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 표시 패널(DP)의 제1 측 및 제2 측 중 어느 하나에 서로 인접하게 배치될 수 있다. 예시적인 실시예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 하나의 회로로 구성될 수 있다.
복수의 화소들(PX)은 제1 스캔 라인들(GIL0-GILn), 제2 스캔 라인들(GWL1-GWLn), 발광 제어 라인들(EML1-EMLn), 그리고 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 3개의 스캔 라인들 및 1개의 발광 제어 라인에 전기적으로 연결될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 1 번째 행의 화소들은 스캔 라인들(GIL0, GIL1, GWL2) 및 발광 제어 라인(EML1)에 연결될 수 있다. 또한 2 번째 행의 화소들은 스캔 라인들(GIL1, GIL2, GWL2) 및 발광 제어 라인(EML2)에 연결될 수 있다.
복수의 화소들(PX) 각각은 유기 발광 다이오드(ED, 도 5 참조) 및 발광 다이오드의 발광을 제어하는 화소 회로부(PXC, 도 5 참조)를 포함한다. 화소 회로부(PXC)는 복수의 트랜지스터들 및 커패시터를 포함할 수 있다. 스캔 구동 회로(SD)는 화소 회로부(PXC)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(300)로부터의 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 수신한다.
스캔 구동 회로(SD)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 구동 회로(SD)는 스캔 제어 신호(SCS)에 응답해서 제1 스캔 라인들(GIL0-GILn)로 제1 스캔 신호들을 출력하고, 제2 스캔 라인들(GWL1-GWLn)로 제2 스캔 신호들을 출력할 수 있다. 스캔 구동 회로(SD)의 회로 구성 및 동작은 추후 상세히 설명된다.
일 실시예에 따른 구동 컨트롤러(100)는 영상 입력 신호(RGB)에 근거해서 표시 패널(DP)을 제1 표시 영역(DA1, 도 1 참조) 및 제2 표시 영역(DA2, 도 1 참조)으로 구분할 수 있다. 또한 구동 컨트롤러(100)는 멀티 주파수 모드(MFMb, 도 3c 참조)에서 제2 표시 영역(DA2)의 제1 내지 제3 블록들(BK1, BK2, BK3)의 구동/비구동 상태를 나타내는 적어도 하나의 마스킹 신호를 출력한다. 적어도 하나의 마스킹 신호는 스캔 제어 신호(SCS)에 포함될 수 있다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 5에는 도 4에 도시된 데이터 라인들(DL1-DLm) 중 i번째 데이터 라인(DLi), 제1 스캔 라인들(GIL0-GILn) 중 j-1번째 제1 스캔 라인(GILj-1), j번째 제1 스캔 라인(GILj), 제2 스캔 라인들(GWL1-GWLn) 중 j번째 제2 스캔 라인(GWLj), 발광 제어 라인들(EML1-EMLn) 중 j번째 발광 제어 라인(EMLj)에 접속된 화소(PXij)의 등가 회로도를 예시적으로 도시하였다.
도 4에 도시된 복수의 화소들(PX) 각각은 도 5에 도시된 화소(PXij)의 등가 회로도와 동일한 회로 구성을 가질 수 있다. 이 실시예에서 화소(PXij)의 화소 회로부(PXC)는 제1 내지 제7 트랜지스터들(T1-T7) 및 하나의 커패시터(Cst)를 포함한다. 또한, 제1 내지 제7 트랜지스터들(T1-T7) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터이다. 그러나, 이에 한정되는 것은 아니고, 제1 내지 제7 트랜지스터들(T1-T7)은 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터일 수 있다. 일 실시예에서, 제1 내지 제7 트랜지스터들(T1-T7) 중 적어도 하나가 N-타입 트랜지스터이고, 나머지는 P-타입 트랜지스터일 수 있다. 또한 본 발명에 따른 화소의 회로 구성은 도 5에 제한되지 않는다. 도 5에 도시된 화소 회로부(PXC)는 하나의 예시에 불과하고 화소 회로부(PXC)의 구성은 변형되어 실시될 수 있다.
도 5을 참조하면, 일 실시예에 따른 표시 장치의 화소(PXij)는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함한다. 이 실시예에서는 하나의 화소(PXij)가 하나의 발광 다이오드(ED)를 포함하는 예를 설명한다.
j-1번째 제1 스캔 라인(GILj-1), j번째 제1 스캔 라인(GILj), j번째 제2 스캔 라인(GWLj) 및 j번째 발광 제어 라인(EMLj)은 j-1번째 제1 스캔 신호(GIj-1), j번째 제1 스캔 신호(GIj), j+1번째 제2 스캔 신호(GWj) 및 발광 제어 신호(EMj)를 각각 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di)를 전달한다. 데이터 신호(Di)는 표시 장치(DD, 도 4 참조)에 입력되는 영상 입력 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 제3 구동 전압 라인들(VL1, VL2, VL3)은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 초기화 전압(VINT)을 전달할 수 있다.
제1 트랜지스터(T1)는 제5 트랜지스터(T5)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극, 커패시터(Cst)의 일단과 연결된 게이트 전극을 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 라인(DLi)이 전달하는 데이터 신호(Di)를 전달받아 발광 다이오드(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 j번째 제1 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 j번째 제1 스캔 라인(GILj)을 통해 전달받은 제4 스캔 신호(PCLj)에 따라 턴 온되어 데이터 라인(DLi)으로부터 전달된 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 연결된 제2 전극, j번째 제1 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 j번째 제1 스캔 라인(GILj)을 통해 전달받은 제1 스캔 신호(GIj)에 따라 턴 온되어 제1 트랜지스터(T1)의 게이트 전극과 제2 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 초기화 전압(VINT)이 전달되는 제3 전압 라인(VL3)과 연결된 제2 전극 및 j번째 제1 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 j-1번째 제1 스캔 라인(GILj-1)을 통해 전달받은 제1 스캔 신호(GIj-1)에 따라 턴 온되어 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 다이오드(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 라인(EMLj)을 통해 전달받은 발광 제어 신호(EMj)에 따라 동시에 턴 온되고 이를 통해 제1 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 발광 다이오드(ED)에 전달될 수 있다.
제7 트랜지스터(T7)는 제4 트랜지스터(T4)의 제2 전극과 연결된 제1 전극, 제6 트랜지스터(T6)의 제2 전극과 연결된 제2 전극 및 j번째 제2 스캔 라인(GWLj)과 연결된 게이트 전극을 포함한다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극과 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결되어 있다. 발광 다이오드(ED)의 캐소드(cathode)는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다. 일 실시예에 따른 화소(PXij)의 구조는 도 5에 도시한 구조에 한정되는 것은 아니고 한 화소(PXij)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
도 6은 도 3의 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다. 도 5 및 도 6를 참조하여 일 실시예에 따른 표시 장치의 동작에 대하여 설명한다.
도 5 및 도 6을 참조하면, 한 프레임(F) 내 초기화 기간 동안 j-1번째 제1 스캔 라인(GILj-1)을 통해 로우 레벨의 j-1번째 제1 스캔 신호(GIj-1)가 제공된다. 로우 레벨의 j-1번째 제1 스캔 신호(GIj-1)에 응답해서 제4 트랜지스터(T4)가 턴 온되며, 제4 트랜지스터(T4)를 통해 초기화 전압(VINT)이 제1 트랜지스터(T1)의 게이트 전극에 전달되어서 제1 트랜지스터(T1)가 초기화된다.
다음, 데이터 프로그래밍 및 보상 기간 동안 j번째 제1 스캔 라인(GILj)을 통해 로우 레벨의 j번째 제1 스캔 신호(GIj)가 공급되면 제3 트랜지스터(T3)가 턴 온된다. 제1 트랜지스터(T1)는 턴 온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 또한 로우 레벨의 j번째 제1 스캔 신호(GIj)에 의해 제2 트랜지스터(T2)가 턴 온된다. 그러면, 데이터 라인(DLi)으로부터 공급된 데이터 신호(Di)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압(Di-Vth)이 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 즉, 제1 트랜지스터(T1)의 게이트 전극에 인가된 게이트 전압은 보상 전압(Di-Vth)이 될 수 있다.
커패시터(Cst)의 양단에는 제1 구동 전압(ELVDD)과 보상 전압(Di-Vth)이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.
한편, 제7 트랜지스터(T7)는 j번째 제2 스캔 라인(GWLj)을 통해 로우 레벨의 j+1번째 제2 스캔 신호(GWj)를 공급받아 턴 온된다. 제7 트랜지스터(T7)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
블랙 영상을 표시하는 제1 트랜지스터(T1)의 최소 전류가 구동 전류로 흐를 경우에도 발광 다이오드(ED)가 발광하게 된다면 제대로 블랙 영상이 표시되지 않는다. 따라서, 본 발명의 일 실시예에 따른 화소(PXij) 내 제7 트랜지스터(T7)는 제1 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 유기 발광 다이오드 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 제1 트랜지스터(T1)의 최소 전류란 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 제1 트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 이렇게 제1 트랜지스터(T1)를 오프시키는 조건에서의 최소 구동 전류(예를 들어 10pA 이하의 전류)가 발광 다이오드(ED)에 전달되어 블랙 휘도의 영상으로 표현된다. 블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우 바이패스 전류(Ibp)의 우회 전달의 영향이 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우에는 바이패스 전류(Ibp)의 영향이 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 제7 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 발광 다이오드(ED)의 발광 전류(Ied)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 제7 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다. 이 실시예에서, 바이패스 신호는 로우 레벨의 j번째 제2 스캔 신호(GWj)이나, 반드시 이에 한정되는 것은 아니다.
다음, 발광 기간 동안 발광 제어 라인(EMLj)으로부터 공급되는 발광 제어 신호(EMj)가 하이 레벨에서 로우 레벨로 변경된다. 발광 기간 동안 로우 레벨의 발광 제어 신호(EMj)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 된다. 그러면, 제1 트랜지스터(T1)의 게이트 전극의 게이트 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 발광 다이오드(ED)에 공급되어 발광 다이오드(ED)에 전류(Ied)가 흐른다.
도 7은 본 발명의 일 실시예에 따른 스캔 드라이버(SD1)의 블럭도이다. 도 7에 도시된 스캔 드라이버(SD1)는 제1 스캔 신호들(GI0-GIn)을 출력한다. 도 4에 도시된 스캔 구동 회로(SD)는 도 7에 도시된 스캔 드라이버(SD1)뿐만 아니라 제2 스캔 신호들(GW1-GWn)을 출력하는 스캔 드라이버(미 도시됨)를 더 포함할 수 있다.
도 7을 참조하면, 스캔 드라이버(SD1)는 구동 스테이지들(ST0-STn)을 포함한다.
구동 스테이지들(ST0-STn) 각각은 도 4에 도시된 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 제어 신호(SCS)는 시작 신호(FLM), 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 제3 클럭 신호(CLK3)를 포함한다. 제3 클럭 신호(CLK3)는 마스킹 신호로 기능할 수 있다. 제3 클럭 신호(CLK3)는 마스킹 클럭 신호로 불리울 수 있다. 제3 클럭 신호(CLK3)는 제1 내지 제3 블록들(BK1, BK2, BK3)의 구동/비구동 상태를 나타내는 신호일 수 있다.
구동 스테이지들(ST0-STn) 각각은 제3 클럭 신호(CLK3)에 응답해서 멀티 주파수 모드 동안 제2 표시 영역의 제1 부분을 구동하고, 제2 부분을 비구동할 수 있다.
구동 컨트롤러(100)는 멀티 주파수 모드 동안 제2 표시 영역(DA2)을 복수의 블록들, 예를 들면, 제1 내지 제3 블록들(BK1, BK2, BK3)로 나누고, 제1 내지 제3 블록들(BK1, BK2, BK3) 중 제1 부분에 대응하는 적어도 하나의 블록을 구동하고, 제1 내지 제3 블록들(BK1, BK2, BK3) 중 제2 부분에 대응하는 적어도 하나의 블록을 비구동하기 위해 제3 클럭 신호(CLK3)를 출력할 수 있다.
구동 스테이지들(ST0-STn) 각각은 제1 전압(VGL) 및 제2 전압(VGH)을 수신한다. 제1 전압(VGL) 및 제2 전압(VGH)은 도 4에 도시된 구동 컨트롤러(100) 또는 전압 발생기(300)로부터 제공될 수 있다.
일 실시예에서 구동 스테이지들(ST0-STn)은 제1 스캔 신호들(GI0-GIn) 및 캐리 신호들(CR0-CRn-1)을 출력한다. 제1 스캔 신호들(GI0-GIn)은 도 4에 도시된 제1 스캔 라인들(GIL0-GILn)로 제공된다. 구동 스테이지들(ST0-STn) 중 j번째 구동 스테이지(STj)로부터 출력되는 캐리 신호(CRj)는 다음 구동 스테이지(STj+1)로 제공될 수 있다.
구동 스테이지(ST0)는 시작 신호(FLM)를 캐리 신호로서 수신할 수 있다. 구동 스테이지들(ST1-STn) 각각은 이전 구동 스테이지로부터 출력되는 캐리 신호를 캐리 신호로서 수신하는 종속적 연결 관계를 갖는다. 예를 들어, 구동 스테이지(ST1)는 이전 구동 스테이지(ST0)로부터 출력되는 캐리 신호(CR0)를 수신하고, 구동 스테이지(ST2)는 이전 구동 스테이지(ST1)로부터 출력되는 캐리 신호(CR1)를 수신한다. 도 7에는 j번째 구동 스테이지(STj)로부터 출력되는 캐리 신호(CRj)가 j+1번째 구동 스테이지(STj+1)로 제공되나 본 발명은 이에 한정되지 않는다. 일 실시예에서, j번째 구동 스테이지(STj)로부터 출력되는 캐리 신호(CRj)가 j+k번째 구동 스테이지(STj+k)의 캐리 신호로 제공될 수 있다(j, k 각각은 자연수).
도 8은 도 7에 도시된 구동 스테이지들(ST0-STn) 중 j(j는 양의 정수)번째 구동 스테이지(STj)를 예시적으로 도시하였다. 도 7에 도시된 복수 개의 구동 스테이지들(ST0-STn) 각각은 j번째 구동 스테이지(STj)와 동일한 회로 구성을 포함할 수 있다. 이하 j번째 구동 스테이지(STj)는 구동 스테이지(STj)로 칭한다.
도 8을 참조하면, 구동 스테이지(STj)는 구동 회로(DC), 마스킹 회로(MSC), 제1 내지 제4 입력 단자들(IN1-IN4), 제1 및 제2 전압 단자들(V1, V2) 및 제1 및 제2 출력 단자들(OUT1-OUT2)을 포함한다. 구동 회로(DC)는 트랜지스터들(PT1-PT7) 및 커패시터들(PC1, PC2)을 포함한다.
구동 회로(DC)는 제1 내지 제3 입력 단자들(IN1-IN3)을 통해 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 캐리 신호(CRj-1)를 수신한다. 구동 회로(DC)는 제1 전압 단자(V1) 및 제2 전압 단자(V2)를 통해 제1 전압(VGL) 및 제2 전압(VGH)을 수신한다. 구동 회로(DC)는 제1 및 제2 출력 단자들(OUT1, OUT2)을 통해 제1 스캔 신호(GIj) 및 캐리 신호(CRj)를 출력한다. 캐리 신호(CRj)는 캐리 신호(PCRj)로서 다음 구동 스테이지(STj+1)로 제공될 수 있다. 제1 입력 단자(IN1)를 통해 수신되는 캐리 신호(CRj-1)는 도 7에 도시된 이전 구동 스테이지(STj-1)로부터 출력되는 캐리 신호(CRj-1)일 수 있다. 도 7에 도시된 구동 스테이지(ST0)의 캐리 신호(CRj-1)는 시작 신호(FLM)일 수 있다.
도 7에 도시된 구동 스테이지들(ST0-STn+1) 중 일부 구동 스테이지들(예를 들면, 홀수 번째 구동 스테이지들) 각각의 제1 입력 단자(IN1)는 제1 클럭 신호(CLK1)를 수신하고, 제2 입력 단자들(IN2)은 제2 클럭 신호(CLK2)를 수신한다. 또한 구동 스테이지들(ST0-STn) 중 일부 구동 스테이지들(예를 들면, 짝수 번째 구동 스테이지들) 각각의 제1 입력 단자(IN1)는 제2 클럭 신호(CLK2)를 수신하고, 제2 입력 단자들(IN2)은 제1 클럭 신호(CLK1)를 수신한다.
트랜지스터(PT1)는 제1 입력 단자(IN1)와 제1 노드(N1) 사이에 연결되고, 제1 입력 단자(IN1)에 연결된 게이트 전극을 포함한다. 트랜지스터(PT2)는 제2 전압 단자(V2)와 제3 노드(N3) 사이에 연결되고, 제2 노드(N2)에 연결된 게이트 전극을 포함한다. 트랜지스터(PT3)는 제3 노드(N3)와 제1 노드(N1) 사이에 연결되고, 제2 입력 단자(IN2)에 연결된 게이트 전극을 포함한다.
트랜지스터(PT4)는 제2 노드(N2)와 제1 입력 단자(IN1) 사이에 연결되고, 제1 노드(N1)와 연결된 게이트 전극을 포함한다. 트랜지스터(PT5)는 제2 노드(N2)와 제1 전압 단자(V1) 사이에 연결되고, 제1 입력 단자(IN1)에 연결된 게이트 전극을 포함한다. 트랜지스터(PT6)는 제2 전압 단자(V2)와 제2 출력 단자(OUT2) 사이에 연결되고, 제2 노드(N2)에 연결된 게이트 전극을 포함한다. 트랜지스터(PT7)는 제2 출력 단자(OUT2)와 제2 입력 단자(IN2) 사이에 연결되고, 제1 노드(N1)에 연결된 게이트 전극을 포함한다.
커패시터(PC1)는 제1 노드(N1)와 제2 출력 단자(OUT2) 사이에 연결된다. 커패시터(PC2)는 제2 전압 단자(V2)와 제2 노드(N2) 사이에 연결된다.
마스킹 회로(MSC)는 제1 마스킹 트랜지스터(MT1) 및 제2 마스킹 트랜지스터(MT2)를 포함한다. 제1 마스킹 트랜지스터(MT1)는 제2 노드(N2)의 신호에 응답해서 제1 스캔 신호(GIj)의 출력을 중지(또는 마스킹)할 수 있다. 제1 마스킹 트랜지스터(MT1)는 제2 전압 단자(V2)와 제1 출력 단자(OUT1) 사이에 연결되고, 제2 노드(N2)에 연결된 게이트 전극을 포함한다.
제2 마스킹 트랜지스터(MT2)는 제1 출력 단자(OUT1)와 제4 입력 단자(IN4) 사이에 연결되고, 제2 출력 단자(OUT2)에 연결된 게이트 전극을 포함한다.
도 9a 및 도 9b는 도 7에 도시된 스캔 드라이버(SD1) 내 j-1번째 구동 스테이지(STj-1), j번째 구동 스테이지(STj) 및 j+1번째 구동 스테이지(STj+1)의 동작을 예시적으로 보여주는 타이밍도이다.
도 7, 도 8 및 도 9a를 참조하면, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 주파수가 서로 갖고, 서로 다른 수평 구간(H)에서 액티브 레벨(예를 들면, 로우 레벨)로 천이하는 신호들이다. 수평 구간(H)은 표시 패널(DP, 도 4 참조)의 제1 방향(DR1)의 한 행 내 화소들(PX)이 구동되는 시간이다.
j-1번째 구동 스테이지(STj-1)는 다음과 같이 동작한다.
j-1번째 구동 스테이지(STj-1)는 제1 입력 단자(IN1)로 제2 클럭 신호(CLK2)를 수신하고, 제2 입력 단자(IN2)로 제1 클럭 신호(CLK1)를 수신한다.
j-2번째 수평 구간(Hj-2)에서 제1 입력 단자(IN1)로 수신되는 제2 클럭 신호(CLK2)가 로우 레벨이면 구동 회로(DC) 내 트랜지스터(PT1)가 턴 온된다. 트랜지스터(PT1)가 턴 온됨에 따라 로우 레벨의 캐리 신호(CRj-2)가 트랜지스터(PT1)를 통해 제1 노드(N1)로 전달된다. 제1 노드(N1)가 로우 레벨이면, 트랜지스터(PT5)가 턴 온되어서 제2 노드(N2)는 제1 전압(VGL)으로 디스차지된다. 제2 노드(N2)가 로우 레벨이면 트랜지스터(PT6)가 턴 온되어서 제2 출력 단자(OUT2)는 하이 레벨의 캐리 신호(CRj-1)를 출력한다. 또한 제1 노드(N1)가 로우 레벨이면, 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 제2 입력 단자(IN2)로 수신되는 제1 클럭 신호(CLK1)에 의해 하이 레벨로 유지된다.
j-1번째 수평 구간(Hj-1)에서 제2 클럭 신호(CLK2)가 하이 레벨이면 트랜지스터(PT5)가 턴 오프되고, 턴 온 상태의 트랜지스터(PT4)에 의해 제2 노드(N2)는 하이 레벨로 되어서 트랜지스터(PT6) 및 마스킹 트랜지스터(MT1)는 각각 턴 오프된다. 제2 입력 단자(IN2)로 수신되는 제1 클럭 신호(CLK1)가 로우 레벨이면 제1 노드(N1)는 커패시터(PC1)에 의해 더 낮은 로우 레벨로 변화하고 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 로우 레벨의 캐리 신호(CRj-1)를 출력할 수 있다. 제2 출력 단자(OUT2)가 로우 레벨의 캐리 신호(CRj-1)를 출력할 때 제3 클럭 신호(CLK3)가 로우 레벨이므로 제1 출력 단자(OUT1)로 출력되는 제1 스캔 신호(GIj-1)도 로우 레벨로 활성화된다. 즉, j-1번째 구동 스테이지(STj-1)는 j-1번째 수평 구간(Hj-1)에서 로우 레벨의 제1 스캔 신호(GIj-1) 및 로우 레벨의 캐리 신호(CRj-1)를 출력한다.
j번째 수평 구간(Hj)에서 제3 클럭 신호(CLK3)가 로우 레벨에서 하이 레벨로 천이한다.
j번째 구동 스테이지(STj)는 다음과 같이 동작한다.
j번째 구동 스테이지(STj)는 제1 입력 단자(IN1)로 제1 클럭 신호(CLK1)를 수신하고, 제2 입력 단자(IN2)로 제2 클럭 신호(CLK2)를 수신한다.
j-1번째 수평 구간(Hj-1)에서 제1 클럭 신호(CLK1)가 로우 레벨이면 내 트랜지스터(PT1)가 턴 온된다. 트랜지스터(PT1)가 턴 온됨에 따라 로우 레벨의 캐리 신호(CRj-1)가 트랜지스터(PT1)를 통해 제1 노드(N1)로 전달된다. 제1 클럭 신호(CLK1)가 로우 레벨이면, 트랜지스터(PT5)가 턴 온되어서 제2 노드(N2)는 제1 전압(VGL)으로 디스차지된다. 제2 노드(N2)가 로우 레벨이면 트랜지스터(PT6)가 턴 온되어서 제2 출력 단자(OUT2)는 하이 레벨의 캐리 신호(CRj)를 출력한다. 또한 제1 노드(N1)가 로우 레벨이면, 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 제2 입력 단자(IN2)로 수신되는 제2 클럭 신호(CLK2)에 의해 하이 레벨로 유지된다.
j번째 수평 구간(Hj)에서 제1 클럭 신호(CLK1)가 하이 레벨이면 트랜지스터(PT5)가 턴 오프되고, 턴 온 상태의 트랜지스터(PT4)에 의해 제2 노드(N2)는 하이 레벨로 되어서 트랜지스터(PT6)는 턴 오프된다. 제2 입력 단자(IN2)로 수신되는 제2 클럭 신호(CLK2)가 로우 레벨이면 제1 노드(N1)는 커패시터(PC1)에 의해 더 낮은 로우 레벨로 변화하고 제2 출력 단자(OUT2)는 로우 레벨의 캐리 신호(CRj)를 출력할 수 있다. 이때 제3 클럭 신호(CLK3)가 하이 레벨이므로 제2 마스킹 트랜지스터(MT2)를 통해 제1 스캔 신호(GIj)는 하이 레벨로 유지된다. 즉, j번째 구동 스테이지(STj)는 j번째 수평 구간(Hj)에서 하이 레벨의 제1 스캔 신호(GIj) 및 로우 레벨의 캐리 신호(CRj)를 출력한다.
j+1번째 구동 스테이지(STj+1)는 다음과 같이 동작한다.
j+1번째 구동 스테이지(STj+1)는 제1 입력 단자(IN1)로 제2 클럭 신호(CLK2)를 수신하고, 제2 입력 단자(IN2)로 제1 클럭 신호(CLK1)를 수신한다.
j번째 수평 구간(Hj)에서 제1 입력 단자(IN1)로 수신되는 제2 클럭 신호(CLK2)가 로우 레벨이면 구동 회로(DC) 내 트랜지스터(PT1)가 턴 온된다. 트랜지스터(PT1)가 턴 온됨에 따라 로우 레벨의 캐리 신호(CRj)가 트랜지스터(PT1)를 통해 제1 노드(N1)로 전달된다. 제1 노드(N1)가 로우 레벨이면, 트랜지스터(PT5)가 턴 온되어서 제2 노드(N2)는 제1 전압(VGL)으로 디스차지된다. 제2 노드(N2)가 로우 레벨이면 트랜지스터(PT6)가 턴 온되어서 제2 출력 단자(OUT2)는 하이 레벨의 캐리 신호(CRj-1)를 출력한다. 또한 제1 노드(N1)가 로우 레벨이면, 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 제2 입력 단자(IN2)로 수신되는 제1 클럭 신호(CLK1)에 의해 하이 레벨로 유지된다.
j+1번째 수평 구간(Hj+1)에서 제2 클럭 신호(CLK2)가 하이 레벨이면 트랜지스터(PT5)가 턴 오프되고, 턴 온 상태의 트랜지스터(PT4)에 의해 제2 노드(N2)는 하이 레벨로 되어서 트랜지스터(PT6) 및 마스킹 트랜지스터(MT1)는 각각 턴 오프된다. 제2 입력 단자(IN2)로 수신되는 제1 클럭 신호(CLK1)가 로우 레벨이면 제1 노드(N1)는 커패시터(PC1)에 의해 더 낮은 로우 레벨로 변화하고 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 로우 레벨의 캐리 신호(CRj+1)를 출력할 수 있다. 제2 출력 단자(OUT2)가 로우 레벨의 캐리 신호(CRj+1)를 출력할 때 제3 클럭 신호(CLK3)가 하이 레벨이므로 제1 출력 단자(OUT1)로 출력되는 제1 스캔 신호(GIj-1)는 하이 레벨로 유지된다. 즉, j+1번째 구동 스테이지(STj+1)는 j+1번째 수평 구간(Hj+1)에서 하이 레벨의 제1 스캔 신호(GIj+1) 및 로우 레벨의 캐리 신호(CRj-1)를 출력한다.
도 7, 도 8 및 도 9a에서 알 수 있는 바와 같이, 제3 클럭 신호(CLK3)가 로우 레벨에서 하이 레벨로 천이하면, 제1 스캔 신호들(GIj, GIj+1)은 하이 레벨의 비활성 상태를 유지하고, 캐리 신호들(CRj, CRj+1)은 다음 스테이지로 전달될 수 있다.
도 9b는 제1 스캔 신호들(GIj, GIj+1)뿐만 아니라 캐리 신호들(CRj, CRj+1)도 하이 레벨의 비활성 상태로 유지하는 방법을 예시적으로 보여준다.
도 7, 도 8 및 도 9b를 참조하면, j번째 수평 구간(Hj)에서 제1 클럭 신호(CLK1)가 하이 레벨이면 j번째 구동 스테이지(STj)의 트랜지스터(PT5)가 턴 오프되고, 턴 온 상태의 트랜지스터(PT4)에 의해 제2 노드(N2)는 하이 레벨로 되어서 트랜지스터(PT6)는 턴 오프된다. 제2 입력 단자(IN2)로 수신되는 제2 클럭 신호(CLK2)가 로우 레벨이면 제1 노드(N1)는 커패시터(PC1)에 의해 더 낮은 로우 레벨로 변화하고 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 로우 레벨의 캐리 신호(CRj)를 출력할 수 있다. 이때 하이 레벨의 제3 클럭 신호(CLK3)에 의해서 제1 스캔 신호(GIj)는 하이 레벨로 유지된다. 즉, j번째 구동 스테이지(STj)는 j번째 수평 구간(Hj)에서 하이 레벨의 제1 스캔 신호(GIj) 및 로우 레벨의 캐리 신호(CRj)를 출력한다.
j+1번째 수평 구간(Hj+1)에서 제1 입력 단자(IN1)로 수신되는 로우 레벨의 제2 클럭 신호(CLK2)에 의해 트랜지스터(PT5)가 턴 온 된다. 턴 온 상태의 트랜지스터(PT5)에 의해 제2 노드(N2)는 로우 레벨로 유지되고, 트랜지스터(PT6)는 턴 온된다. 따라서 하이 레벨의 캐리 신호(CRj+1)가 출력될 수 있다. 한편, 하이 레벨의 제3 클럭 신호(CLK3)에 의해서 제1 스캔 신호(GIj+1)는 하이 레벨로 유지된다. 즉, j+1번째 구동 스테이지(STj+1)는 하이 레벨의 제1 스캔 신호(GIj+1) 및 하이 레벨의 캐리 신호(CRj+1)를 출력한다.
도 9a 및 도 9b에서 알 수 있는 바와 같이, 제3 클럭 신호(CLK3)는 제1 스캔 신호들(GIj, GIj+1)의 출력을 마스킹할 수 있다. 또한 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)가 모두 로우 레벨일 때 캐리 신호(CRj+1)의 출력이 마스킹될 수 있다.
도 10은 도 3a의 노말 모드(NFM)에서 구동 컨트롤러(100, 도 4 참조)로부터 스캔 드라이버(SD1, 도 7 참조)로 제공되는 시작 신호(FLM), 제3 클럭 신호(CLK3) 및 표시 패널(DP)로 제공되는 영상 신호(DS)를 예시적으로 보여주는 타이밍도이다.
도 4 및 도 10을 참조하면, 노말 모드(NFM)의 제1 프레임(F1)부터 제60 프레임(F60)까지 매 프레임마다 시작 신호(FLM)는 로우 레벨로 활성화될 수 있다. 노말 모드(NFM)동안 제3 클럭 신호(CLK3)는 로우 레벨로 유지된다. 제3 클럭 신호(CLK3)가 로우 레벨인 동안 구동 스테이지들(ST0-STn)은 제1 스캔 신호들(GI0-GIn)을 출력할 수 있다.
제1 내지 제60 프레임들(F1~F60) 각각의 지속 시간은 약 16ms로 동일하다.
노말 모드(NFM)에서 표시 패널(DP)로 제공되는 영상 신호(DS)는 도 1에 도시된 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에 표시될 영상 신호들(D1~D60)를 포함할 수 있다.
도 11은 도 3b의 멀티 주파수 모드(MFMa)에서 구동 컨트롤러(100, 도 4 참조)로부터 스캔 드라이버(SD1, 도 7 참조)로 제공되는 시작 신호(FLM), 제3 클럭 신호(CLK3) 및 표시 패널(DP)로 제공되는 영상 신호(DS)를 예시적으로 보여주는 타이밍도이다.
도 4 및 도 11을 참조하면, 멀티 주파수 모드(MFMa)에서 표시 장치(DD)는 제1 영상(IM1) 즉, 동영상이 표시되는 제1 표시 영역(DA1)의 구동 주파수를 제1 구동 주파수로 설정하고, 제2 영상(IM2) 즉, 정지 영상이 표시되는 제2 표시 영역(DA2)의 구동 주파수를 제1 구동 주파수보다 낮은 제2 구동 주파수로 설정할 수 있다. 노말 주파수가 60Hz인 경우, 제1 구동 주파수는 90Hz이고, 제2 구동 주파수는 30Hz일 수 있다.
예를 들어, 프레임들(F1, F4, ..., F88)에서 표시 패널(DP)로 제공되는 영상 신호(DS)는 도 1에 도시된 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에 표시될 영상 신호들(D1, D4, .., D88)을 포함할 수 있다.
프레임들(F2, F3, F5, F6, ..., F89, F90)에서 표시 패널(DP)로 제공되는 영상 신호(DS)는 도 1에 도시된 제1 표시 영역(DA1)에 표시될 영상 신호들(D2a, D3a, D5a, 63a,.., D89a, D90a)을 포함할 수 있다.
프레임들(F1, F4, ..., F88) 각각의 지속 시간은 약 16ms이고, 프레임들(F2, F3, F5, F6, ..., F89, F90) 각각의 지속 시간은 8ms일 수 있다.
도 11에 도시된 것과 같이, 제1 내지 제90 프레임들(F1~F90)의 지속 시간이 차이가 있는 경우, 프레임 전환 속도(또는 프레임 레이트) 차에 따른 화소 발광 시간 편차가 사용자에게 깜박임 등과 같은 저더(judder) 현상으로 인지될 수 있다.
도 12는 도 3c의 멀티 주파수 모드(MFMb)에서 구동 컨트롤러(100, 도 4 참조)로부터 스캔 드라이버(SD1, 도 7 참조)로 제공되는 시작 신호(FLM), 제3 클럭 신호(CLK3) 및 표시 패널(DP)로 제공되는 영상 신호(DS)를 예시적으로 보여주는 타이밍도이다.
도 3c 및 도 12를 참조하면, 멀티 주파수 모드(MFMb)에서 표시 장치(DD)는 제1 영상(IM1) 즉, 동영상이 표시되는 제1 표시 영역(DA1)의 구동 주파수를 제1 구동 주파수로 설정하고, 제2 영상(IM2) 즉, 정지 영상이 표시되는 제2 표시 영역(DA2)의 구동 주파수를 제1 구동 주파수보다 낮은 제2 구동 주파수로 설정할 수 있다. 노말 주파수가 60Hz인 경우, 제1 구동 주파수는 90Hz이고, 제2 구동 주파수는 30Hz일 수 있다.
프레임들(F1~F90) 각각에서 표시 패널(DP)로 제공되는 영상 신호(DS)는 도 1에 도시된 제1 표시 영역(DA1)에 표시될 영상 신호와 제2 표시 영역(DA2) 중 일부에 표시될 영상 신호를 포함하는 영상 신호들(DD1~DD90)을 포함할 수 있다.
도 13은 도 12에 도시된 일부 프레임들(F1, F2, F3)에서 시작 신호(FLM), 제3 클럭 신호(CLK3) 및 영상 신호(DS)를 예시적으로 보여주는 타이밍도이다.
도 14a는 도 13에 도시된 제1 프레임(F1)을 확대해서 보여주는 타이밍도이다.
도 14b는 도 13에 도시된 제2 프레임(F2)을 확대해서 보여주는 타이밍도이다.
도 14c는 도 13에 도시된 제13프레임(F3)을 확대해서 보여주는 타이밍도이다.
도 3c, 도 13 및 도 14a를 참조하면, 제1 프레임(F1)동안 표시 패널(DP)로 제공되는 영상 신호(DD1)는 제1 표시 영역(DA1)에 표시될 제1 영역 영상 신호(D1a)와 제2 표시 영역(DA2) 중 제1 블록(DA2-1)에 표시될 제1 블록 영상 신호(D1b-1)를 포함한다. 제1 블록(DA2-1)의 마지막 스캔 라인이 구동된 후 제3 클럭 신호(CLK3)가 하이 레벨로 천이하여 제2 블록(DA2-2)의 첫 번째 스캔 라인으로 제공될 제1 스캔 신호가 하이 레벨로 유지되도록 할 수 있다.
제1 프레임(F1)동안 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 제2 구동 주파수(예를 들면, 90Hz)로 유지될 수 있다.
도 3c, 도 13 및 도 14b를 참조하면, 제2 프레임(F2)동안 표시 패널(DP)로 제공되는 영상 신호(DD2)는 제1 표시 영역(DA1)에 표시될 제1 영역 영상 신호(D2a)와 제2 표시 영역(DA2) 중 제2 블록(DA2-2)에 표시될 제2 블록 영상 신호(D1b-2)를 포함한다. 제1 표시 영역(DA1)의 마지막 스캔 라인이 구동된 후 제3 클럭 신호(CLK3)가 하이 레벨로 천이하여 제1 블록(DA2-1)의 첫 번째 스캔 라인으로 제공될 제1 스캔 신호가 하이 레벨로 유지되도록 할 수 있다.
제1 지연 시간(t2a)동안 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 주파수는 제2 구동 주파수(예를 들면, 90Hz)보다 높은 주파수로 유지될 수 있다. 예를 들어, 제1 지연 시간(t2a)동안 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 주파수는 제2 구동 주파수의 수십 배(예를 들면, 20~40배) 높은 주파수일 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 주파수가 높아짐에 따라 제1 블록(DA2-1)에 대응하는 스테이지들의 동작 속도가 빨라지게 된다. 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 주파수가 높을수록 제1 블록(DA2-1)에 대응하는 스테이지들의 캐리 신호의 전달 속도가 빨라질 수 있다.
제1 지연 시간(t2a)이 경과한 후 제3 클럭 신호(CLK3)가 로우 레벨로 천이하여 제2 블록(DA2-2)의 첫 번째 스캔 라인부터 제1 스캔 신호가 로우 레벨로 구동될 수 있다. 제2 블록(DA2-2)의 마지막 스캔 라인이 구동된 후 제3 클럭 신호(CLK3)가 하이 레벨로 천이하여 제3 블록(DA2-3)의 첫 번째 스캔 라인으로 제공될 제1 스캔 신호가 하이 레벨로 유지되도록 할 수 있다.
도 3c, 도 13 및 도 14c를 참조하면, 제3 프레임(F3)동안 표시 패널(DP)로 제공되는 영상 신호(DD3)는 제1 표시 영역(DA1)에 표시될 제1 영역 영상 신호(D3a)와 제2 표시 영역(DA2) 중 제3 블록(DA2-3)에 표시될 제3 블록 영상 신호(D1b-3)를 포함한다. 제1 표시 영역(DA1)의 마지막 스캔 라인이 구동된 후 제3 클럭 신호(CLK3)가 하이 레벨로 천이하여 제1 블록(DA2-1)의 첫 번째 스캔 라인부터 제2 블록(DA2-2)의 마지막 스캔 라인까지 제공될 제1 스캔 신호가 하이 레벨로 유지되도록 할 수 있다.
제2 지연 시간(t2c)동안 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 주파수는 제2 구동 주파수(예를 들면, 90Hz)보다 높은 주파수로 유지될 수 있다. 예를 들어, 제 제2 지연 시간(t2c)동안 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 주파수는 제2 구동 주파수의 수십 배(예를 들면, 20~40배) 높은 주파수일 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 주파수가 높아짐에 따라 제1 블록(DA2-1) 및 제2 블록(DA2-2)에 대응하는 스테이지들의 동작 속도가 빨라지게 된다. 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 주파수가 높을수록 제2 블록(DA2-2)에 대응하는 스테이지들의 캐리 신호의 전달 속도가 빨라질 수 있다.
제2 지연 시간(t2c)이 경과한 후 제3 클럭 신호(CLK3)가 로우 레벨로 천이하여 제3 블록(DA2-3)의 첫 번째 스캔 라인부터 제1 스캔 신호가 로우 레벨로 구동될 수 있다.
제1 프레임(F1)에서 제1 표시 영역(DA1)에 대응하는 제1 영역 영상 신호(D1a)가 표시 패널(DP)로 제공되는 시간(t1)은 약 8ms일 수 있다. 제2 표시 영역(DA2) 중 제1 블록(DA2-1)에 대응하는 제1 블록 영상 신호(D1b-1)가 표시 패널(DP)로 제공되는 시간(t2)은 약 3ms일 수 있다.
제2 프레임(F2)에서 제1 표시 영역(DA1)에 대응하는 제1 영역 영상 신호(D2a)가 표시 패널(DP)로 제공되는 시간(t1)은 약 8ms일 수 있다. 제1 지연 시간(t2a)과 제2 표시 영역(DA2) 중 제2 블록(DA2-2)에 대응하는 제2 블록 영상 신호(D1b-2)가 표시 패널(DP)로 제공되는 시간(t2b)의 합(t2= t2a+t2b)은 약 3ms일 수 있다.
제3 프레임(F3)에서 제1 표시 영역(DA1)에 대응하는 제1 영역 영상 신호(D3a)가 표시 패널(DP)로 제공되는 시간(t1)은 약 8ms일 수 있다. 제2 지연 시간(t2c)과 제2 표시 영역(DA2) 중 제3 블록(DA2-3)에 대응하는 제3 블록 영상 신호(D1b-3)가 표시 패널(DP)로 제공되는 시간(t2d)의 합(t2= t2c+t2d)은 약 3ms일 수 있다.
이 실시예에서, 제1 지연 시간(t2a)은 제1 블록(DA2-1)에 대응하는 스테이지들의 캐리 전달 시간이고, 제2 지연 시간(t2c)은 제1 블록(DA2-1) 및 제2 블록(DA2-2)에 대응하는 스테이지들의 캐리 전달 시간이다. 따라서, 제2 지연 시간(t2c)은 제1 지연 시간(t2a)보다 길 수 있다.
도 12에 도시된 제4 내지 제90 프레임들(F4~F90)은 도 13에 도시된 제1 내지 제3 프레임들(F1~F3)과 동일한 방식으로 반복적으로 구동될 수 있다.
다시 도 3c 및 도 12를 참조하면, 표시 장치(DD)는 멀티 주파수 모드(MFMb)에서 제1 영상(IM1) 즉, 동영상이 표시되는 제1 표시 영역(DA1)의 구동 주파수를 제1 구동 주파수로 설정하고, 제2 영상(IM2) 즉, 정지 영상이 표시되는 제2 표시 영역(DA2)의 구동 주파수를 제1 구동 주파수보다 낮은 제2 구동 주파수로 설정한다.
표시 장치(DD)는 멀티 주파수 모드(MFMb)에서 제2 표시 영역(DA2)을 제1 내지 제3 블록들(DA2-1, DA2-2, DA2-3)로 나누고, 제1 내지 제3 블록들(DA2-1, DA2-2, DA2-3)을 번갈아 순차적으로 구동함으로써 제2 표시 영역(DA2)의 구동 주파수를 제1 구동 주파수보다 낮은 제2 구동 주파수로 설정할 수 있다.
이와 같이, 제1 표시 영역(DA1)의 제1 구동 주파수와 제2 표시 영역(DA2)의 제2 구동 주파수가 서로 다르더라도 제1 내지 제90 프레임들(F1~F90) 각각의 지속 시간은 약 11ms로 일정할 수 있다. 제1 내지 제90 프레임들(F1~F90) 각각의 지속 시간이 균일해짐에 따라 저더(judder) 현상과 같은 화면 품질 저하를 방지할 수 있다.
제2 표시 영역(DA2)의 블록들의 개수는 제1 표시 영역(DA1)의 제1 구동 주파수와 제2 표시 영역(DA2)의 제2 구동 주파수의 비율에 따라 결정될 수 있다.
제1 표시 영역(DA1)의 제1 구동 주파수와 제2 표시 영역(DA2)의 제2 구동 주파수에 따른 제2 표시 영역(DA2)의 블록들의 개수를 예시하면 다음 표 1과 같다.
제1 표시 영역(DA1)의
제1 구동 주파수		 제2 표시 영역(DA2)의
제2 구동 주파수		 제2 표시 영역(DA2)의
블록들의 개수
80 40 2
90 30 3
100 20 5
105 15 7
114 6 19
도 15는 도 3c의 멀티 주파수 모드(MFMb)에서 구동 컨트롤러(100, 도 4 참조)로부터 스캔 드라이버(SD1, 도 7 참조)로 제공되는 시작 신호(FLM), 제3 클럭 신호(CLK3) 및 표시 패널(DP)로 제공되는 영상 신호(DS)를 예시적으로 보여주는 타이밍도이다.
도 15를 참조하면, 멀티 주파수 모드에서 표시 장치(DD)는 제1 영상(IM1) 즉, 동영상이 표시되는 제1 표시 영역(DA1)의 구동 주파수를 제1 구동 주파수로 설정하고, 제2 영상(IM2) 즉, 정지 영상이 표시되는 제2 표시 영역(DA2)의 구동 주파수를 제1 구동 주파수보다 낮은 제2 구동 주파수로 설정할 수 있다. 노말 주파수가 60Hz인 경우, 제1 구동 주파수는 90Hz이고, 제2 구동 주파수는 30Hz일 수 있다.
표시 장치(DD)는 제1 내지 제3 프레임들(F1~F3)을 도 11에 도시된 멀티 주파수 모드(MFMa)와 동일한 방식으로 구동하고, 제4 내지 제90 프레임들(F4~F90)을 도 12에 도시된 멀티 주파수 모드(MFMb)와 동일한 방식으로 구동할 수 있다.
즉, 표시 장치(DD)는 제1 내지 제3 프레임들(F1~F3)동안 제4 내지 제90 프레임들(F4~F90)에서 제2 표시 영역(DA2)의 제1 내지 제3 블록들(DA2-1, DA2-2, DA2-3)의 구동을 위한 준비를 할 수 있다.
도 16은 본 발명의 일 실시예에 따른 스캔 구동 회로(SD)의 블럭도이다. 도 16에 도시된 스캔 구동 회로(SD)는 제1 스캔 신호들(GI0-GIn) 및 제2 스캔 신호들(GW0-GWn)을 출력한다.
도 16을 참조하면, 스캔 구동 회로(SD)는 구동 스테이지들(STA0-STAn)을 포함한다.
구동 스테이지들(STA0-STAn) 각각은 도 4에 도시된 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 제어 신호(SCS)는 시작 신호(FLM), 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2), 제1 마스킹 신호(MS1) 및 제2 마스킹 신호(MS2)를 포함한다. 제1 마스킹 신호(MS1) 및 제2 마스킹 신호(MS2)는 제1 내지 제3 블록들(BK1, BK2, BK3)의 구동/비구동 상태를 나타내는 신호일 수 있다. 구동 스테이지들(STA0-STAn) 각각은 제1 전압(VGL) 및 제2 전압(VGH)을 수신한다. 제1 전압(VGL) 및 제2 전압(VGH)은 도 4에 도시된 구동 컨트롤러(100) 또는 전압 발생기(300)로부터 제공될 수 있다.
일 실시예에서 구동 스테이지들(STA0-STAn)은 제1 스캔 신호들(GI0-GIn) 및 제2 스캔 신호들(GW0-GWn)을 출력한다. 제1 스캔 신호들(GI0-GIn)은 도 4에 도시된 제1 스캔 라인들(GIL0-GILn)로 제공된다. 제2 스캔 신호들(GW0-GWn)은 도 4에 도시된 제2 스캔 라인들(GWL0-GWLn)로 제공된다.
구동 스테이지들(STA0-STAn) 중 j번째 구동 스테이지(STAj)로부터 출력되는 제2 스캔 신호(GWj)는 다음 구동 스테이지(STAj+1)의 캐리 신호로서 제공될 수 있다.
도 17은 도 16에 도시된 구동 스테이지들(STA0-STAn) 중 j(j는 양의 정수)번째 구동 스테이지(STAj)를 예시적으로 도시하였다. 도 7에 도시된 복수 개의 구동 스테이지들(STA0-STAn) 각각은 j번째 구동 스테이지(STAj)와 동일한 회로 구성을 포함할 수 있다. 이하 j번째 구동 스테이지(STAj)는 구동 스테이지(STAj)로 칭한다.
도 17을 참조하면, 구동 스테이지(STAj)는 구동 회로(DC), 제1 및 제2 마스킹 회로들(MSC1, MSC2), 제1 내지 제5 입력 단자들(IN1-IN5), 제1 및 제2 전압 단자들(V1, V2) 및 제1 및 제2 출력 단자들(OUT1-OUT2)을 포함한다. 구동 회로(DC)는 트랜지스터들(PT1-PT7) 및 커패시터들(PC1, PC2)을 포함하며, 도 8에 도시된 구동 회로(DC)와 동일한 회로 구성을 갖고 유사하게 동작하므로 중복되는 설명은 생략한다.
제1 마스킹 회로(MSC1)는 제1 마스킹 트랜지스터(MT11)를 포함하고, 제1 마스킹 회로(MSC1)는 제2 마스킹 트랜지스터(MT12)를 포함한다. 제1 마스킹 트랜지스터(MT11)는 제4 입력 단자(IN4)로부터 입력되는 제1 마스킹 신호(MS1)에 응답해서 제1 스캔 신호(GIj)의 출력을 중지(또는 마스킹)할 수 있다. 제2 마스킹 트랜지스터(MT1)는 제1 출력 단자(OUT1)와 제2 출력 단자(OUT2) 사이에 연결되고, 제5 입력 단자(IN5)로부터 입력되는 제2 마스킹 신호(MS2)에 응답해서 제2 스캔 신호(GWj)의 출력을 중지(또는 마스킹)할 수 있다. j번째 구동 스테이지(STAj)로부터 출력되는 제2 스캔 신호(GWj)는 j+1번째 구동 스테이지(STAj+1)의 캐리 신호(CRj)로 제공될 수 있다. 마찬가지로 j번째 구동 스테이지(STAj)는 j-1번째 구동 스테이지(STAj-1)로부터 출력되는 제2 스캔 신호(GWj-1)를 제3 입력 단자(IN3)를 통해 캐리 신호(CRj-1)로서 수신한다.
도 18a 및 도 18b는 도 16에 도시된 스캔 구동 회로(SD) 내 j-1번째 구동 스테이지(STAj-1), j번째 구동 스테이지(STAj) 및 j+1번째 구동 스테이지(STAj+1)의 동작을 예시적으로 보여주는 타이밍도이다.
j-1번째 구동 스테이지(STAj-1), j번째 구동 스테이지(STAj) 및 j+1번째 구동 스테이지(STAj+1)의 동작은 도 9a 및 도 9b에 도시된 스캔 드라이버(SD1) 내 j-1번째 구동 스테이지(STj-1), j번째 구동 스테이지(STj) 및 j+1번째 구동 스테이지(STj+1)의 동작과 유사하므로 중복되는 설명은 생략한다.
도 17 및 도 18a를 참조하면, j번째 수평 구간(Hj)에서 제1 마스킹 신호(MS1)가 하이 레벨에서 로우 레벨로 천이하면 제1 마스킹 트랜지스터(MT11)가 턴 온되어서 제1 스캔 신호(GIj)는 제2 전압(VGH) 즉, 하이 레벨로 유지된다. 또한 제2 마스킹 신호(MS2)가 로우 레벨에서 하이 레벨로 천이하면 제2 마스킹 트랜지스터(MT12)가 턴 오프되어서 제1 출력 단자(OUT1)와 제2 출력 단자(OUT2)의 전기적 연결은 차단된다. 따라서, 제2 스캔 신호(GWj)는 제1 스캔 신호(GIj)와 무관하게 구동 회로(DC) 내 트랜지스터들(PT6, PT7)의 연결 노드의 전압 레벨에 따라 결정될 수 있다.
j번째 수평 구간(Hj)에서 트랜지스터(PT6)는 턴 오프되고, 트랜지스터(PT7)는 턴 온되므로 제2 스캔 신호(GWj)는 제2 입력 단자(IN2)로 수신되는 제2 클럭 신호(CLK2)에 의해 로우 레벨로 천이할 수 있다.
j+1번째 수평 구간(Hj+1)에서 제1 마스킹 신호(MS1)가 로우 레벨이므로 j+1번째 구동 스테이지(STAj+1)로부터 출력되는 제1 스캔 신호(GIj+1)는 제2 전압(VGH) 즉, 하이 레벨로 유지된다. j+1번째 구동 스테이지(STAj+1) 내 구동 회로(DC)는 j번째 구동 스테이지(STAj)로부터의 제2 스캔 신호(GWj)를 캐리 신호(CRj)로 수신하여 로우 레벨의 제2 스캔 신호(GWj+1)를 출력할 수 있다.
도 18b는 제1 스캔 신호들(GIj, GIj+1)뿐만 아니라 제2 스캔 신호들(GWj, GWj+1)도 하이 레벨의 비활성 상태로 유지하는 방법을 예시적으로 보여준다.
도 17 및 도 18b를 참조하면, j번째 수평 구간(Hj)에서 제1 클럭 신호(CLK1)가 하이 레벨이면 j번째 구동 스테이지(STAj)는 트랜지스터(PT5)가 턴 오프되고, 턴 온 상태의 트랜지스터(PT4)에 의해 제2 노드(N2)는 하이 레벨로 되어서 트랜지스터(PT6)는 턴 오프된다. 제2 입력 단자(IN2)로 수신되는 제2 클럭 신호(CLK2)가 로우 레벨이면 제1 노드(N1)는 커패시터(PC1)에 의해 더 낮은 로우 레벨로 변화하고 트랜지스터(PT7)가 턴 온되어서 제2 출력 단자(OUT2)는 로우 레벨의 제2 스캔 신호(GWj)를 출력할 수 있다. 이때 로우 레벨의 제1 마스킹 신호(MS1)에 의해서 제1 마스킹 트랜지스터(MT11)가 턴 온되므로 j번째 수평 구간(Hj)에서 제1 출력 단자(OUT1)로 출력되는 제1 스캔 신호(GIj)는 하이 레벨로 유지된다.
j+1번째 수평 구간(Hj)에서 j+1번째 구동 스테이지(STAj+1)의 제1 입력 단자(IN1)로 수신되는 로우 레벨의 제2 클럭 신호(CLK2)에 의해 트랜지스터(PT5)가 턴 온 된다. 턴 온 상태의 트랜지스터(PT5)에 의해 제2 노드(N2)는 로우 레벨로 유지되고, 트랜지스터(PT6)는 턴 온 된다. 따라서 하이 레벨의 제2 스캔 신호(GWj+1)가 출력될 수 있다.
도 18a 및 도 18b에서 알 수 있는 바와 같이, 제1 마스킹 신호(MS1) 및 제2 마스킹 신호(MS2)는 제1 스캔 신호들(GIj, GIj+1)의 출력을 마스킹할 수 있다. 또한 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)가 모두 로우 레벨일 때 제2 스캔 신호(GWj+1)의 출력이 마스킹될 수 있다.
도 17에 도시된 구동 스테이지(STAj)도 제1 스캔 신호(GIj)뿐만 아니라 제2 스캔 신호(GWj)를 선택적으로 마스킹할 수 있으므로 도 3c에 도시된 멀티 주파수 모드(MFMb)로 동작할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치
DP: 표시 패널
100: 구동 컨트롤러
200: 데이터 구동 회로
300: 전압 발생기

Claims (22)

  1. 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널;
    상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로;
    상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로; 및
    멀티 주파수 모드 동안 상기 표시 패널을 제1 표시 영역 및 제2 표시 영역으로 구분하고, 상기 제1 표시 영역을 제1 구동 주파수로 구동하고, 상기 제2 표시 영역을 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 구동하도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함하되,
    상기 구동 컨트롤러는 상기 멀티 주파수 모드 동안 상기 제2 표시 영역을 복수의 블록들로 나누고, 매 프레임마다 상기 복수의 블록들 중 일부를 구동하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 멀티 주파수 모드의 연속하는 프레임들 각각의 지속 시간은 서로 동일한 표시 장치.
  3. 제 1 항에 있어서,
    상기 구동 컨트롤러는 노말 모드에서 상기 제1 표시 영역 및 상기 제2 표시 영역을 노말 주파수로 구동하도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하되,
    상기 제2 구동 주파수는 상기 노말 주파수보다 낮고,
    상기 제1 구동 주파수는 상기 노말 주파수보다 높은 주파수인 표시 장치.
  4. 제 1 항에 있어서,
    상기 구동 컨트롤러는 상기 멀티 주파수 모드 동안 상기 제2 표시 영역의 상기 복수의 블록들을 매 프레임마다 번갈아 구동하는 표시 장치.
  5. 제 1 항에 있어서,
    상기 스캔 구동 회로는 각각이 상기 복수 개의 스캔 라인들 중 대응하는 제1 스캔 라인을 구동하는 복수의 구동 스테이지들을 포함하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 구동 컨트롤러는 마스킹 클럭 신호를 출력하고,
    상기 복수의 구동 스테이지들 각각은,
    상기 제1 스캔 라인과 연결되는 제1 출력 단자;
    캐리 신호를 출력하는 제2 출력 단자;
    클럭 신호들 및 이전 캐리 신호에 응답해서 제1 노드 및 제2 노드 각각의 신호 레벨을 결정하는 구동 회로; 및
    상기 제1 노드의 신호, 상기 제2 노드의 신호 및 상기 마스킹 클럭 신호에 응답해서 상기 제1 출력 단자로 제1 스캔 신호를 출력하는 마스킹 회로를 포함하되,
    상기 제1 노드는 상기 제2 출력 단자와 전기적으로 연결되고,
    상기 이전 캐리 신호는 이전 구동 스테이지로부터 출력되는 상기 캐리 신호인 표시 장치.
  7. 제 6 항에 있어서,
    상기 구동 컨트롤러는 제1 프레임에서 상기 복수의 블록들 중 제1 블록을 구동하고, 제2 블록을 비구동하며, 상기 제1 프레임과 연속하는 제2 프레임에서 상기 복수의 블록들 중 제1 블록을 비구동하고, 제2 블록을 구동하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 제1 프레임의 지속 시간과 상기 제2 프레임의 지속 시간은 동일한 표시 장치.
  9. 제 7 항에 있어서,
    상기 마스킹 클럭 신호는 제2 표시 영역의 상기 복수의 블록들 각각의 구동/비구동 상태를 나타내는 표시 장치.
  10. 제 7 항에 있어서,
    복수의 구동 스테이지들 중 상기 제1 블록에 대응하는 구동 스테이지들 각각은 상기 제2 프레임에서 상기 제1 스캔 신호를 마스킹하는 표시 장치.
  11. 제 7 항에 있어서,
    상기 구동 컨트롤러는 상기 제2 프레임의 상기 제1 블록에 대응하는 구동 스테이지들이 구동될 때 상기 클럭 신호들의 주파수를 노말 주파수보다 높은 주파수로 설정하는 표시 장치.
  12. 제 6 항에 있어서,
    상기 복수의 구동 스테이지들 각각은 제1 전압을 수신하는 제1 전압 단자 및 제2 전압을 수신하는 제2 전압 단자를 더 포함하고,
    상기 마스킹 회로는,
    상기 제2 전압 단자와 상기 제1 출력 단자 사이에 연결되고, 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 마스킹 트랜지스터; 및
    상기 제1 출력 단자와 상기 마스킹 클럭 신호가 수신되는 입력 단자 사이에 연결되고, 상기 제2 노드와 연결된 게이트 전극을 포함하는 제2 마스킹 트랜지스터를 포함하는 표시 장치.
  13. 제 1 항에 있어서,
    상기 스캔 구동 회로는 각각이 상기 복수 개의 스캔 라인들 중 대응하는 제1 스캔 라인 및 제2 스캔 라인을 구동하는 복수의 구동 스테이지들을 포함하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 복수의 구동 스테이지들 각각은,
    상기 제1 스캔 라인과 연결되는 제1 출력 단자;
    상기 제2 스캔 라인과 연결되는 제2 출력 단자;
    클럭 신호들 및 이전 캐리 신호에 응답해서 제2 스캔 신호를 상기 제2 출력 단자로 출력하는 구동 회로;
    제1 마스킹 신호에 응답해서 상기 제1 출력 단자로 출력되는 제1 스캔 신호를 소정 레벨로 마스킹하는 제1 마스킹 회로; 및
    제2 마스킹 신호에 응답해서 상기 제1 출력 단자와 상기 제2 출력 단자 사이를 전기적으로 연결하여 상기 제2 스캔 신호를 상기 제1 스캔 신호로서 출력하는 제2 마스킹 회로를 포함하되,
    상기 이전 캐리 신호는 상기 복수의 구동 스테이지들 중 이전 구동 스테이지로부터 출력되는 상기 제2 스캔 신호인 표시 장치.
  15. 제 14 항에 있어서,
    상기 구동 컨트롤러는 제1 프레임에서 상기 복수의 블록들 중 제1 블록을 구동하고, 제2 블록을 비구동하며, 상기 제1 프레임과 연속하는 제2 프레임에서 상기 복수의 블록들 중 제1 블록을 비구동하고, 제2 블록을 구동하는 표시 장치.
  16. 제 14 항에 있어서,
    상기 제1 마스킹 신호 및 상기 제1 마스킹 신호는 제2 표시 영역의 상기 복수의 블록들 각각의 구동/비구동 상태를 나타내는 표시 장치.
  17. 제 16 항에 있어서,
    복수의 구동 스테이지들 중 상기 제1 블록에 대응하는 구동 스테이지들 각각은 상기 제2 프레임에서 상기 제1 스캔 신호를 마스킹하는 표시 장치.
  18. 제 1 항에 있어서,
    상기 멀티 주파수 모드동안 상기 제1 표시 영역으로 제공되는 영상 신호는 동영상 신호이고, 상기 제2 표시 영역으로 제공되는 영상 신호는 정지 영상 신호인 표시 장치.
  19. 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널;
    상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로;
    상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로; 및
    입력 신호에 근거해서 동작 모드를 결정하고, 상기 동작 모드가 멀티 주파수 모드인 동안 상기 표시 패널의 제1 표시 영역을 제1 구동 주파수로 구동하고, 상기 표시 패널의 제2 표시 영역을 제2 구동 주파수로 구동하기 위해 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함하되,
    상기 구동 컨트롤러는 마스킹 클럭 신호를 출력하고,
    상기 스캔 구동 회로는 상기 마스킹 클럭 신호에 응답해서 상기 멀티 주파수 모드동안 상기 제2 표시 영역의 제1 부분을 구동하고, 제2 부분을 비구동하는 표시 장치.
  20. 제 19 항에 있어서,
    상기 표시 패널은 평면 상에서 제1 비폴딩 영역, 폴딩 영역 및 제2 비폴딩 영역이 정의되며,
    상기 제1 비폴딩 영역은 상기 제1 표시 영역에 대응하고,
    상기 제2 비폴딩 영역은 상기 제2 표시 영역에 대응하고, 그리고
    상기 폴딩 영역의 제1 부분은 상기 제1 표시 영역에 대응하고, 제2 부분은 상기 제2 표시 영역에 대응하는 표시 장치.
  21. 제 19 항에 있어서,
    상기 멀티 주파수 모드의 연속하는 프레임들 각각의 지속 시간은 서로 동일한 표시 장치.
  22. 제 19 항에 있어서,
    상기 구동 컨트롤러는 상기 멀티 주파수 모드 동안 상기 제2 표시 영역을 복수의 블록들로 나누고, 상기 복수의 블록들 중 상기 제1 부분에 대응하는 적어도 하나의 블록을 구동하고, 상기 복수의 블록들 중 상기 제2 부분에 대응하는 적어도 하나의 블록을 비구동하기 위해 상기 마스킹 클럭 신호를 출력하는 표시 장치.
KR1020200150366A 2020-11-11 2020-11-11 표시 장치 KR20220064463A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200150366A KR20220064463A (ko) 2020-11-11 2020-11-11 표시 장치
US17/405,400 US20220148503A1 (en) 2020-11-11 2021-08-18 Display device
CN202111209107.3A CN114550654A (zh) 2020-11-11 2021-10-18 显示装置
EP21204310.3A EP4002340A1 (en) 2020-11-11 2021-10-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200150366A KR20220064463A (ko) 2020-11-11 2020-11-11 표시 장치

Publications (1)

Publication Number Publication Date
KR20220064463A true KR20220064463A (ko) 2022-05-19

Family

ID=78536015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200150366A KR20220064463A (ko) 2020-11-11 2020-11-11 표시 장치

Country Status (4)

Country Link
US (1) US20220148503A1 (ko)
EP (1) EP4002340A1 (ko)
KR (1) KR20220064463A (ko)
CN (1) CN114550654A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942030B1 (en) 2022-09-28 2024-03-26 Samsung Display Co., Ltd. Source driver, display device or electronic device including source driver, and method of driving the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240003374A (ko) * 2022-06-30 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653029B2 (en) * 2014-08-05 2017-05-16 Apple Inc. Concurrently refreshing multiple areas of a display device using multiple different refresh rates
KR102581307B1 (ko) * 2018-01-03 2023-09-22 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
WO2020194492A1 (ja) * 2019-03-26 2020-10-01 シャープ株式会社 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942030B1 (en) 2022-09-28 2024-03-26 Samsung Display Co., Ltd. Source driver, display device or electronic device including source driver, and method of driving the same

Also Published As

Publication number Publication date
CN114550654A (zh) 2022-05-27
US20220148503A1 (en) 2022-05-12
EP4002340A1 (en) 2022-05-25

Similar Documents

Publication Publication Date Title
US11410610B2 (en) Scan driving circuit and display device including the same
KR20220002776A (ko) 표시 장치
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
EP3933821B1 (en) Display device
US11600231B2 (en) Scan driving circuit and display device including the same
US11887538B2 (en) Light emission driving circuit, scan driving circuit and display device including same
EP4002340A1 (en) Display device
JP2020534552A (ja) アレイ基板行駆動回路、ａｍｏｌｅｄ表示パネルの画素回路、ａｍｏｌｅｄ表示パネル及びａｍｏｌｅｄ表示パネルの画素回路の駆動方法
KR20230084400A (ko) 표시 장치 및 그것의 구동 방법
US11410612B2 (en) Driving circuit and display device having the same
KR20220000023A (ko) 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220030513A (ko) 표시 장치 및 그것의 구동 방법
KR20220030459A (ko) 표시 장치 및 표시 장치의 구동 방법
US11715419B2 (en) Display device
KR20220008950A (ko) 표시 장치
KR20220030514A (ko) 표시 장치 및 그것의 구동 방법
KR20230049176A (ko) 표시 장치
KR20220061332A (ko) 표시 장치 및 그것의 구동 방법
EP4303862A2 (en) Driver and display device having the same
US20220335888A1 (en) Display device
KR20230162837A (ko) 스캔 드라이버 및 이를 포함하는 표시장치
KR20220141366A (ko) 전자 장치 및 이의 구동 방법
KR20240003374A (ko) 표시 장치 및 그것의 구동 방법
KR20220108290A (ko) 표시 장치 및 그것의 구동 방법
KR20230016744A (ko) 표시 장치 및 그것의 구동 방법