WO2019186765A1

WO2019186765A1 - 表示装置およびその駆動方法

Info

Publication number: WO2019186765A1
Application number: PCT/JP2018/012756
Authority: WO
Inventors: 上野　哲也
Original assignee: シャープ株式会社
Priority date: 2018-03-28
Filing date: 2018-03-28
Publication date: 2019-10-03
Also published as: US20210005139A1; CN111971738A; CN111971738B; US11398187B2

Abstract

本願は、内部補償方式を採用し本来の表示内容に含まれない輝点が発生することのない良好な画像を表示できる電流駆動型の表示装置を開示する。有機ＥＬ表示装置の画素回路（１５）において、データ信号線（Ｄｊ）の電圧がダイオード接続状態の駆動トランジスタ（Ｍ１）を介して保持キャパシタ（Ｃ１）に書き込まれる前に駆動トランジスタ（Ｍ１）のゲート電圧（Ｖｇ）が初期化される。画素回路（１５）には、当該ゲート電圧（Ｖｇ）の初期化ための第１初期化電圧線（Ｖｉｎｉ１）と有機ＥＬ素子（ＯＬＥＤ）のアノード電圧（Ｖａ）の初期化のための第２初期化電圧線（Ｖｉｎｉ２）とが接続されている。当該ゲート電圧（Ｖｇ）の初期化では、第２初期化電圧線（Ｖｉｎｉ２）の電圧よりも高い第１初期化電圧線（Ｖｉｎｉ１）の電圧が、第１初期化トランジスタ（Ｍ４）を介して駆動トランジスタ（Ｍ１）のゲート端子に与えられる。

Description

表示装置およびその駆動方法

　本発明は表示装置に関し、より詳しくは、有機ＥＬ（Electro Luminescence）表示装置等の電流で駆動される表示素子を備えた電流駆動型の表示装置およびその駆動方法に関する。

　近年、有機ＥＬ素子（有機発光ダイオード（Organic Light Emitting Diode: ＯＬＥＤ）とも呼ばれる）を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ表示装置の画素回路は、有機ＥＬ素子に加えて、駆動トランジスタや、書込制御トランジスタ、保持キャパシタ等を含んでいる。駆動トランジスタや書込制御トランジスタには、薄膜トランジスタ（Thin Film Transistor）が使用され、駆動トランジスタの制御端子としてのゲート端子に保持キャパシタが接続され、この保持キャパシタには、駆動回路からデータ信号線を介して、表示すべき画像を表す映像信号に応じた電圧（より詳しくは当該画素回路で形成すべき画素の階調値を示す電圧であり、以下「データ電圧」という）が与えられる。有機ＥＬ素子は、それに流れる電流に応じた輝度で発光する自発光型表示素子である。駆動トランジスタは、有機ＥＬ素子と直列に設けられ、保持キャパシタに保持される電圧にしたがって、有機ＥＬ素子に流れる電流を制御する。

　有機ＥＬ素子と駆動トランジスタの特性には、ばらつきや変動が発生する。このため、有機ＥＬ表示装置において高画質表示を行うためには、これらの素子の特性のばらつきや変動を補償する必要がある。有機ＥＬ表示装置については、素子の特性の補償を画素回路の内部で行う方法と、画素回路の外部で行う方法とが知られている。前者の方法に対応する画素回路として、駆動トランジスタのゲート端子の電圧すなわち保持キャパシタに保持される電圧の初期化を行った後、ダイオード接続状態の駆動トランジスタを介してデータ電圧で保持キャパシタを充電するように構成された画素回路が知られている。このような画素回路では、その内部で駆動トランジスタにおける閾値電圧のばらつきや変動が補償される（以下、この閾値電圧のばらつきや変動の補償を「閾値補償」という）。

　上記のように画素回路内で閾値補償を行う方式（以下「内部補償方式」という）の有機ＥＬ表示装置に関連する事項が特許文献１，２に記載されている。すなわち特許文献１に記載の発光装置の画素回路では、Ｎチャネル型の駆動トランジスタのソースに発光素子（有機ＥＬ素子）の陽極が接続され、その陰極が低電位側電位ＶＣＴの電位線に接続されており、駆動トランジスタのゲート・ソース間には保持容量が介在している（図４）。この画素回路では、補償動作前の初期化期間において、駆動トランジスタのゲート・ソース間の電圧ＶＧＳが、駆動トランジスタの閾値電圧ＶＴＨよりも大きく発光素子の閾値電圧ＶＴＨ＿Ｅよりも小さくなるように（駆動トランジスタがオン状態に制御されるとともに発光素子が非発光状態に制御されるように）、駆動トランジスタのゲートおよびソースの電位が初期化電位ＶＩＮＩ１およびＶＩＮＩ２がそれぞれ設定される（段落［００２８］～［００２９］参照）。

　また、特許文献２に記載の有機ＥＬ装置では、Ｐチャネル型の駆動トランジスタのドレインが発光制御トランジスタを介して有機ＥＬ素子の画素電極（陽極）に接続され、その対向電極（陰極）には低電源電位ＶＣＴの電位線が接続されており、駆動トランジスタのゲート・ソース間等に容量が介在している。また、駆動トランジスタのゲート・ドレイン間にスイッチング素子としてのトランジスタが設けられ、そのドレインと供給線１１５との間に放電制御トランジスタが設けられている（図１０）。この画素回路は、駆動トランジスタのゲート電位Ｖｇの初期化時に、そのドレインの蓄積電荷や有機ＥＬ素の寄生容量の蓄積電荷の放電のためにそのドレインに与えられる電位（ＧＮＤ）よりも高い電位ＶＸ［ｉ］＝ＶＨがそのゲートに与えられるように構成されている（図１１）。これは、効果的な放電を行いつつ、初期化時に駆動トランジスタと放電トランジスタを経由して供給線１１５に流れる電流を低減するためである（段落［００６２］参照）。

日本国特開２０１１－３３６７８号公報日本国特開２０１０－２６２２５１号公報

　内部補償方式の有機ＥＬ表示装置において、上記のように画素回路が、駆動トランジスタのゲート端子の電圧（保持キャパシタの保持電圧に相当）を初期化した後にダイオード接続状態の駆動トランジスタを介して保持キャパシタにデータ電圧を書き込むように構成されている場合、表示画像において本来の表示内容に含まれない輝点（以下「不良輝点」という）が発生することがある。

　そこで、内部補償方式の有機ＥＬ表示装置等の電流駆動型の表示装置において不良輝点の発生しない良好な画像を表示することが望まれる。

　複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置であって、
　第１および第２電源線と、
　初期化電圧供給回路と、
　前記複数のデータ信号線を駆動するデータ信号線駆動回路と、
　前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
　前記複数の発光制御線を駆動する発光制御回路と
を備え、
　各画素回路は、
　　電流によって駆動される表示素子と、
　　前記表示素子の駆動電流を制御するための電圧を保持する保持キャパシタと、
　　前記保持キャパシタに保持された電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、
　　書込制御スイッチング素子と、
　　閾値補償スイッチング素子と、
　　第１および第２発光制御スイッチング素子と、
　　第１および第２初期化スイッチング素子とを含み、
　前記駆動トランジスタの第１導通端子は、前記書込制御スイッチング素子を介して前記複数のデータ信号線のいずれか１つに接続されるとともに、前記第１発光制御スイッチング素子を介して前記第１電源線に接続され、
　前記駆動トランジスタの第２導通端子は、前記第２発光制御スイッチング素子を介して前記表示素子の第１端子に接続され、
　前記駆動トランジスタの制御端子は、前記保持キャパシタを介して前記第１電源線に接続され、かつ、前記閾値補償スイッチング素子を介して前記第２導通端子に接続され、かつ、前記第１初期化スイッチング素子の第１導通端子に接続され、
　前記表示素子の前記第１端子は前記第２初期化スイッチング素子の第１導通端子に接続され、前記表示素子の第２端子は前記第２電源線に接続され、
　前記保持キャパシタの保持電圧を初期化するときには前記第１初期化スイッチング素子がオン状態に制御され、前記表示素子の前記第１端子を初期化するときには前記第２初期化スイッチング素子がオン状態に制御され、前記保持キャパシタの保持電圧に基づき前記表示素子を駆動するときには前記第１初期化トランジスタがオフ状態に制御され、
　前記初期化電圧供給回路は、
　　前記保持キャパシタの保持電圧を初期化するときには前記第１初期化スイッチング素子の第２導通端子に第１初期化電圧を供給し、
　　前記表示素子の前記第１端子を初期化するときには前記第２初期化スイッチング素子の第２導通端子に第２初期化電圧を供給し、
　　前記保持キャパシタの保持電圧に基づき前記表示素子が駆動されるときには、前記第１初期化スイッチング素子の前記第２導通端子の電圧と前記第２電源線の電圧との差の絶対値が前記第２初期化電圧と前記第２電源線の電圧との差の絶対値よりも大きくなるように前記第１初期化スイッチング素子の前記第２導通端子に電圧を供給する。

　本発明の他の幾つかの実施形態に係る表示装置は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置であって、
　第１および第２電源線と、
　第１および第２初期化電圧線と、
　前記複数のデータ信号線を駆動するデータ信号線駆動回路と、
　前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
　前記複数の発光制御線を駆動する発光制御回路と
を備え、
　各画素回路は、
　　電流によって駆動される表示素子と、
　　前記表示素子の駆動電流を制御するための電圧を保持する保持キャパシタと、
　　前記保持キャパシタに保持された電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、
　　書込制御スイッチング素子と、
　　閾値補償スイッチング素子と、
　　第１および第２発光制御スイッチング素子と、
　　第１および第２初期化スイッチング素子とを含み、
　前記駆動トランジスタの第１導通端子は、前記書込制御スイッチング素子を介して前記複数のデータ信号線のいずれか１つに接続されるとともに、前記第１発光制御スイッチング素子を介して前記第１電源線に接続され、
　前記駆動トランジスタの第２導通端子は、前記第２発光制御スイッチング素子を介して前記表示素子の第１端子に接続され、
　前記駆動トランジスタの制御端子は、前記保持キャパシタを介して前記第１電源線に接続され、かつ、前記閾値補償スイッチング素子を介して前記第２導通端子に接続され、かつ、前記第１初期化スイッチング素子を介して前記第１初期化電圧線に接続され、
　前記表示素子の前記第１端子は前記第２初期化スイッチング素子を介して前記第２初期化電圧線に接続され、前記表示素子の第２端子は前記第２電源線に接続され、
　前記保持キャパシタの保持電圧を初期化するときには前記第１初期化スイッチング素子がオン状態に制御され、前記表示素子の前記第１端子を初期化するときには前記第２初期化スイッチング素子がオン状態に制御される。

　本発明の更に他の幾つかの実施形態に係る駆動方法は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、第１および第２電源線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置の駆動方法であって、
　各画素回路に初期化のための電圧を供給する初期化電圧供給ステップを備え、
　各画素回路は、
　　電流によって駆動される表示素子と、
　　前記表示素子の駆動電流を制御するための電圧を保持する保持キャパシタと、
　　前記保持キャパシタに保持された電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、
　　書込制御スイッチング素子と、
　　閾値補償スイッチング素子と、
　　第１および第２発光制御スイッチング素子と、
　　第１および第２初期化スイッチング素子とを含み、
　前記駆動トランジスタの第１導通端子は、前記書込制御スイッチング素子を介して前記複数のデータ信号線のいずれか１つに接続されるとともに、前記第１発光制御スイッチング素子を介して前記第１電源線に接続され、
　前記駆動トランジスタの第２導通端子は、前記第２発光制御スイッチング素子を介して前記表示素子の第１端子に接続され、
　前記駆動トランジスタの制御端子は、前記保持キャパシタを介して前記第１電源線に接続され、かつ、前記閾値補償スイッチング素子を介して前記第２導通端子に接続され、かつ、前記第１初期化スイッチング素子の第１導通端子に接続され、
　前記表示素子の前記第１端子は前記第２初期化スイッチング素子の第１導通端子に接続され、前記表示素子の第２端子は前記第２電源線に接続され、
　前記保持キャパシタの保持電圧を初期化するときには前記第１初期化スイッチング素子がオン状態に制御され、前記表示素子の前記第１端子を初期化するときには前記第２初期化スイッチング素子がオン状態に制御され、前記保持キャパシタの保持電圧に基づき前記表示素子を駆動するときには前記第１初期化トランジスタがオフ状態に制御され、
　前記初期化電圧供給ステップは、
　　前記保持キャパシタの保持電圧を初期化するときに前記第１初期化スイッチング素子の第２導通端子に第１初期化電圧を供給するステップと、
　　前記表示素子の前記第１端子を初期化するときに前記第２初期化スイッチング素子の第２導通端子に第２初期化電圧を供給するステップと、
　　前記保持キャパシタの保持電圧に基づき前記表示素子が駆動されるときに、前記第１初期化スイッチング素子の前記第２導通端子の電圧と前記第２電源線の電圧との差の絶対値が前記第２初期化電圧と前記第２電源線の電圧との差の絶対値よりも大きくなるように前記第１初期化スイッチング素子の前記第２導通端子に電圧を供給するステップとを含む。

　本発明の上記幾つかの実施形態では、画素回路は、閾値補償スイッチング素子によってダイオード接続状態とされた駆動トランジスタを介してデータ信号線の電圧がデータ電圧として保持キャパシタに与えられるように構成されており、このようなデータ電圧の書き込みの前に保持キャパシタの保持電圧が初期化される。この初期化ために、駆動トランジスタの制御端子（保持キャパシタの一方の端子に相当）は第１初期化スイッチング素子の第１導通端子に接続され、その第２導通端子に第１初期化電圧が与えられる。またこの画素回路では、保持キャパシタの保持電圧に応じて表示素子を駆動する前に（点灯動作の前に）表示素子の第１端子の電圧が初期化される。この初期化ために、表示素子の第１端子は第２初期化スイッチング素子の第１導通端子に接続され、その第２導通端子に第２初期化電圧が与えられる。一方、保持キャパシタの保持電圧に応じて表示素子を駆動する点灯動作の期間すなわち発光期間では、第１初期化スイッチング素子の第２導通端子には、第当該第２導通端子の電圧と第２電源線の電圧との差の絶対値が上記第２初期化電圧と第２電源線の電圧との差の絶対値よりも大きくなるように電圧が供給される。このため、第１および第２初期化スイッチング素子の双方の第２導通端子に上記第２初期化電圧に相当する電圧が固定的に与えられていた従来の画素回路に比べ、発光期間においてオフ状態の第１初期化スイッチング素子の第１導通端子と第２導通端子の間に印加される電圧が小さくなる。これにより、駆動トランジスタの制御端子（保持キャパシタの一方の端子）に接続されているオフ状態の第１初期化スイッチング素子の漏れ電流が低減される。このため、第１初期化スイッチング素子のサイズを増大させることなく、発光期間においてオフ状態のトランジスタの漏れ電流による駆動トランジスタの制御端子の電圧低下を抑えることができる。したがって、閾値補償の機能を備え漏れ電流による不良輝点（本来の表示内容に含まれない輝点）を発生させることのない画素回路をその面積を増大させることなく実現することができる。

　また、本発明の上記他の幾つかの実施形態においても、上記と同様に閾値補償機能を備えた画素回路において、データ電圧の書き込みの前に行われる保持キャパシタの保持電圧の初期化（駆動トランジスタの制御端子の電圧の初期化）のために、駆動トランジスタの制御端子が第１初期化スイッチング素子の第１導通端子に接続されている。また、保持キャパシタの保持電圧に応じて表示素子を駆動する前に（点灯動作の前に）表示素子の第１端子の電圧を初期化するために、表示素子の第１端子が第２初期化スイッチング素子の第１導通端子に接続されている。上記他の幾つかの実施形態では、第１初期化スイッチング素子の第２導通端子には第１初期化電圧線が接続され、第２初期化スイッチング素子の第２導通端子には第２初期化電圧線が接続されている。このため、表示素子の第１端子に与えるべき初期化電圧とは異なる初期化電圧を駆動トランジスタの制御端子に固定的に与えることができる。これにより、第１および第２初期化スイッチング素子の双方の第２導通端子に上記第２初期化電圧に相当する電圧が固定的に与えられていた従来の画素回路に比べ、発光期間においてオフ状態の第１初期化スイッチング素子の第１導通端子と第２導通端子の間に印加される電圧が小さくなる。したがって、上記他の幾つかの実施形態によっても、第１初期化スイッチング素子のサイズを増大させることなく、発光期間においてオフ状態のトランジスタの漏れ電流による駆動トランジスタの制御端子の電圧低下を抑えることができ、上記幾つかの実施形態と同様の効果が得られる。

第１の実施形態に係る表示装置の全体構成を示すブロック図である。従来の表示装置における画素回路の構成を示す回路図である。上記従来の表示装置の駆動を説明するための信号波形図である。上記第１の実施形態における画素回路の構成を示す回路図である。上記第１の実施形態に係る表示装置の駆動を説明するための信号波形図である。上記第１の実施形態における画素回路のリセット動作を示す回路図（Ａ）、当該画素回路のデータ書込動作を示す回路図（Ｂ）、および、当該画素回路の点灯動作を示す回路図（Ｃ）である。上記第１の実施形態の変形例における画素回路の構成を示す回路図である。上記第１の実施形態の変形例に係る表示装置の駆動を説明するための信号波形図である。第２の実施形態に係る表示装置の全体構成を示すブロック図である。上記第２の実施形態における画素回路の構成を示す回路図である。上記第２の実施形態に係る表示装置の駆動を説明するための信号波形図である。上記第２の実施形態の第１変形例における画素回路の構成を示す回路図である。上記第２の実施形態の第１変形例に係る表示装置の駆動を示す信号波形図である。上記第２の実施形態の第２変形例に係る表示装置の駆動を示す信号波形図である。上記第２の実施形態の第３変形例に係る表示装置の駆動を示す信号波形図である。

　以下、添付図面を参照しながら各実施形態について説明する。なお、以下で言及する各トランジスタにおいて、ゲート端子は制御端子に相当し、ドレイン端子およびソース端子の一方は第１導通端子に相当し、他方は第２導通端子に相当する。また、各実施形態におけるトランジスタはすべてＰチャネル型であるものとして説明するが、本発明はこれに限定されない。さらに、各実施形態におけるトランジスタは例えば薄膜トランジスタであるが、本発明はこれに限定されない。さらにまた、本明細書における「接続」とは、特に断らない限り「電気的接続」を意味し、本発明の要旨を逸脱しない範囲において、直接的な接続を意味する場合のみならず、他の素子を介した間接的な接続を意味する場合も含むものとする。

＜１．第１の実施形態＞
＜１．１　全体構成＞
　図１は、第１の実施形態に係る有機ＥＬ表示装置１０の全体構成を示すブロック図である。この表示装置１０は、内部補償を行う有機ＥＬ表示装置である。すなわち、この表示装置１０では、各画素回路に画素データを書き込む際に、当該画素回路内においてダイオード接続状態の駆動トランジスタを介して保持キャパシタをデータ信号の電圧（データ電圧）で充電することにより当該駆動トランジスタの閾値電圧のばらつきや変動が補償される（詳細は後述）。

　図１に示すように、この表示装置１０は、表示部１１、表示制御回路２０、データ側駆動回路３０、走査側駆動回路４０、および、電源回路５０を備えている。データ側駆動回路はデータ信号線駆動回路（「データドライバ」とも呼ばれる）として機能する。走査側駆動回路４０は、走査信号線駆動回路（「ゲートドライバ」とも呼ばれる）および発光制御回路（「エミッションドライバ」とも呼ばれる）として機能する。図１に示す構成ではこれら２つの駆動回路が１つの走査側駆動回路４０として実現されているが、走査側駆動回路４０におけるこれら２つの駆動回路が適宜分離された構成であってもよく、また、これら２つの駆動回路が表示部１１の一方側と他方側に分離されて配置される構成であってもよい。また、走査側駆動回路は表示部１１と一体的に形成されていてもよい。これらの点は、後述の他の実施形態や変形例においても同様である。電源回路５０は、表示部１１に供給すべき後述のハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、第１初期化電圧Ｖｉｎｉ１、および第２初期化電圧Ｖｉｎｉ２、ならびに、表示制御回路２０、データ側駆動回路３０、および走査側駆動回路４０に供給すべき電源電圧（不図示）を生成する。

　表示部１１には、ｍ本（ｍは２以上の整数）のデータ信号線Ｄ１～Ｄｍと、これらに交差するｎ＋１本（ｎは２以上の整数）の走査信号線Ｇ０～Ｇｎとが配設されており、ｎ本の走査信号線Ｇ１～Ｇｎにそれぞれ沿ってｎ本の発光制御線（「エミッションライン」とも呼ばれる）Ｅ１～Ｅｎが配設されている。また図１に示すように、表示部１１にはｍ×ｎ個の画素回路１５が設けられており、これらｍ×ｎ個の画素回路１５は、ｍ本のデータ信号線Ｄ１～Ｄｍおよびｎ本の走査信号線Ｇ１～Ｇｎに沿ってマトリクス状に配置されており、各画素回路１５は、ｍ本のデータ信号線Ｄ１～Ｄｍのいずれか１つに対応するとともにｎ本の走査信号線Ｇ１～Ｇｎのいずれか１つに対応する（以下、各画素回路１５を区別する場合には、ｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路を「ｉ行ｊ列目の画素回路」ともいい、符号“Ｐｉｘ（ｉ，ｊ）”で示すものとする）。ｎ本の発光制御線Ｅ１～Ｅｎはｎ本の走査信号線Ｇ１～Ｇｎにそれぞれ対応する。したがって各画素回路１５は、ｎ本の発光制御線Ｅ１～Ｅｎのいずれか１つにも対応する。

　また表示部１１には、各画素回路１５に共通の図示しない電源線が配設されている。すなわち、後述の有機ＥＬ素子を駆動するためのハイレベル電源電圧ＥＬＶＤＤを供給するための電源線（以下「ハイレベル電源線」といい、ハイレベル電源電圧と同じく符号“ＥＬＶＤＤ”で示す）、および、有機ＥＬ素子を駆動するためのローレベル電源電圧ＥＬＶＳＳを供給するための電源線（以下「ローレベル電源線」といい、ローレベル電源電圧と同じく符号“ＥＬＶＳＳ”で示す）が配設されている。さらに表示部１１には、各画素回路１５の初期化（詳細は後述）のためのリセット動作に使用する２つの固定電圧である第１および第２初期化電圧Ｖｉｎｉ１，Ｖｉｎｉ２をそれぞれ供給するための図示しない第１および第２初期化電圧線（第１および第２初期化電圧と同じく符号“Ｖｉｎｉ１”、“Ｖｉｎｉ２”でそれぞれ示す）も配設されている。ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および、第１および第２初期化電圧Ｖｉｎｉ１，Ｖｉｎｉ２は、図１に示す電源回路５０から供給される。本実施形態では、第１および第２初期化電圧線Ｖｉｎｉ１，Ｖｉｎｉ２および電源回路５０により初期化電圧供給回路が実現されている。

　表示制御回路２０は、表示すべき画像を表す画像情報および画像表示のためのタイミング制御情報を含む入力信号Ｓｉｎを表示装置１０の外部から受け取り、この入力信号Ｓｉｎに基づきデータ側制御信号Ｓｃｄおよび走査側制御信号Ｓｃｓを生成し、データ側制御信号Ｓｃｄをデータ側駆動回路（データ信号線駆動回路）３０に、走査側制御信号Ｓｃｓを走査側駆動回路（走査信号線駆動／発光制御回路）４０にそれぞれ出力する。

　データ側駆動回路３０は、表示制御回路２０からのデータ側制御信号Ｓｃｄに基づきデータ信号線Ｄ１～Ｄｍを駆動する。すなわちデータ側駆動回路３０は、データ側制御信号Ｓｃｄに基づき、表示すべき画像を表すｍ個のデータ信号Ｄ（１）～Ｄ（ｍ）を並列に出力してデータ信号線Ｄ１～Ｄｍにそれぞれ印加する。

　走査側駆動回路４０は、表示制御回路２０からの走査側制御信号Ｓｃｓに基づき、走査信号線Ｇ０～Ｇｎを駆動する走査信号線駆動回路、および、発光制御線Ｅ１～Ｅｎを駆動する発光制御回路として機能する。より詳細には、走査側駆動回路４０は、走査信号線駆動回路として、走査側制御信号Ｓｃｓに基づき、各フレーム期間において走査信号線Ｇ０～Ｇｍを順次に選択し、選択した走査信号線Ｇｋに対してアクティブな信号（ローレベル電圧）を印加し、かつ、非選択の走査信号線には非アクティブな信号（ハイレベル電圧）を印加する。これにより、選択された走査信号線Ｇｋ（１≦ｋ≦ｎ）に対応したｍ個の画素回路Ｐｉｘ（ｋ，１）～Ｐｉｘ（ｋ，ｍ）が一括して選択される。その結果、当該走査信号線Ｇｋの選択期間（以下「第ｋ走査選択期間」という）において、データ側駆動回路３０からデータ信号線Ｄ１～Ｄｍに印加されたｍ個のデータ信号Ｄ（１）～Ｄ（ｍ）の電圧（以下では、これらの電圧を区別せずに単に「データ電圧」と呼ぶことがある）が画素データとして、画素回路Ｐｉｘ（ｋ，１）～Ｐｉｘ（ｋ，ｍ）にそれぞれ書き込まれる。

　また走査側駆動回路４０は、発光制御回路として、走査側制御信号Ｓｃｓに基づき、ｉ番目の発光制御線Ｅｉに対し、第ｉ－１水平期間および第ｉ水平期間では非発光を示す発光制御信号（ハイレベル電圧）を印加し、それ以外の期間では発光を示す発光制御信号（ローレベル電圧）を印加する。ｉ番目の走査信号線Ｇｉに対応する画素回路（以下「ｉ行目の画素回路」ともいう）Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）内の有機ＥＬ素子は、発光制御線Ｅｉの電圧がローレベルである間、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）にそれぞれ書き込まれたデータ電圧に応じた輝度で発光する。

＜１．２　従来例における画素回路の構成および動作＞
　以下では、本実施形態における画素回路１５の構成および動作を説明する前に、当該画素回路１５と比較するための画素回路として従来の有機ＥＬ表示装置（以下「従来例」という）における画素回路１５ａの構成および動作につき図２および図３を参照して説明する。なお、この従来例では、図１に示す構成と異なり、表示部１１において第１および第２初期化電圧線Ｖｉｎｉ１，Ｖｉｎｉ２に代えて初期化電圧線Ｖｉｎｉが配設されていて当該初期化電圧線Ｖｉｎｉには固定電圧である初期化電圧Ｖｉｎｉが電源回路５０から供給されるが、この従来例の全体的な構成におけるその他の部分は、図１に示す構成と同様である。

　図２は、上記従来例における画素回路１５ａの構成を示す回路図、より詳しくは、ｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路１５ａすなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示す回路図である（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。図２に示すように画素回路１５ａは、表示素子としての有機ＥＬ素子ＯＬＥＤ、駆動トランジスタＭ１、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、第１初期化トランジスタＭ４、第１発光制御トランジスタＭ５、第２発光制御トランジスタＭ６、第２初期化トランジスタＭ７、および、保持キャパシタＣ１を含んでいる。この画素回路１５ａにおいて、駆動トランジスタＭ１以外のトランジスタＭ２～Ｍ７はスイッチング素子として機能する。

　画素回路１５ａには、それに対応する走査信号線（以下、画素回路に注目した説明において「対応走査信号線」ともいう）Ｇｉ、対応走査信号線Ｇｉの直前の走査信号線（走査信号線Ｇ１～Ｇｎの走査順における直前の走査信号線であり、以下、画素回路に注目した説明において「先行走査信号線」ともいう）Ｇｉ－１、それに対応する発光制御線（以下、画素回路に注目した説明において「対応発光制御線」ともいう）Ｅｉ、それに対応するデータ信号線（以下、画素回路に注目した説明において「対応データ信号線」ともいう）Ｄｊ、初期化電圧線Ｖｉｎｉ、ハイレベル電源線ＥＬＶＤＤ、および、ローレベル電源線ＥＬＶＳＳが接続されている。

　図２に示すように、画素回路１５ａでは、駆動トランジスタＭ１のソース端子は、書込制御トランジスタＭ２を介して対応データ信号線Ｄｊに接続されるとともに、第１発光制御トランジスタＭ５を介してハイレベル電源線ＥＬＶＤＤに接続されている。駆動トランジスタＭ１のドレイン端子は、第２発光制御トランジスタＭ６を介して有機ＥＬ素子ＯＬＥＤのアノード電極に接続されている。駆動トランジスタＭ１のゲート端子は、保持キャパシタＣ１を介してハイレベル電源線ＥＬＶＤＤに接続され、かつ、閾値補償トランジスタＭ３を介して当該駆動トランジスタＭ１のドレイン端子に接続され、かつ、第１初期化トランジスタＭ４を介して初期化電圧線Ｖｉｎｉに接続されている。有機ＥＬ素子ＯＬＥＤのアノード電極は第２初期化トランジスタＭ７を介して初期化電圧線Ｖｉｎｉに接続され、有機ＥＬ素子ＯＬＥＤのカソード電極はローレベル電源線ＥＬＶＳＳに接続されている。また、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、および第２初期化トランジスタＭ７のゲート端子は対応走査信号線Ｇｉに接続され、第１および第２発光制御トランジスタＭ５，Ｍ６のゲート端子は対応発光制御線Ｅｉに接続され、第１初期化トランジスタＭ４のゲート端子は先行走査信号線Ｇｉ－１に接続されている。

　駆動トランジスタＭ１は飽和領域で動作し、発光期間において有機ＥＬ素子ＯＬＥＤに流れる駆動電流Ｉ１は次式（１）で与えられる。式（１）に含まれる駆動トランジスタＭ１のゲインβは、次式（２）で与えられる。
　　Ｉ１＝（β／２）（｜Ｖｇｓ｜－｜Ｖｔｈ｜）²
　　　　＝（β／２）（｜Ｖｇ－ＥＬＶＤＤ｜－｜Ｖｔｈ｜）²　…（１）
　　β＝μ×（Ｗ／Ｌ）×Ｃｏｘ　…（２）
　ただし、上記の式（１）および式（２）において、Ｖｔｈ、μ、Ｗ、Ｌ、Ｃｏｘは、それぞれ、駆動トランジスタＭ１の閾値電圧、移動度、ゲート幅、ゲート長、および、単位面積あたりのゲート絶縁膜容量を表す。

　図３は、上記従来例に係る表示装置の駆動を説明するための信号波形図であり、図２に示した画素回路１５ａすなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の初期化動作、リセット動作、および点灯動作における各信号線（対応発光制御線Ｅｉ、先行走査信号線Ｇｉ－１、対応走査信号線Ｇｉ、対応データ信号線Ｄｊ）の電圧、駆動トランジスタＭ１のゲート端子の電圧（以下「ゲート電圧」という）Ｖｇ、および、有機ＥＬ素子ＯＬＥＤのアノード電極の電圧（以下「アノード電圧」という）Ｖａの変化を示している。図３において、時刻ｔ１～ｔ６の期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）の非発光期間である。時刻ｔ２～ｔ４の期間は第ｉ－１水平期間であり、時刻ｔ２～ｔ３の期間はｉ－１番目の走査信号線（先行走査信号線）Ｇｉ－１の選択期間（以下「第ｉ－１走査選択期間」という）である。この第ｉ－１走査選択期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）のリセット期間に相当する。時刻ｔ４～ｔ６の期間は第ｉ水平期間であり、時刻ｔ４～ｔ５の期間はｉ番目の走査信号線（対応走査信号線）Ｇｉの選択期間（以下「第ｉ走査選択期間」という）である。この第ｉ走査選択期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）のデータ書込期間に相当する。

　ｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）では、図３に示すように時刻ｔ１において発光制御線Ｅｉの電圧がローレベルからハイレベルに変化すると、第１および第２発光制御トランジスタＭ５，Ｍ６はオン状態からオフ状態に変化し、有機ＥＬ素子ＯＬＥＤは非発光状態となる。この時刻ｔ１から第ｉ－１走査選択期間の開始時点ｔ２までの間に、データ側駆動回路３０により、ｉ－１行ｊ列目の画素のデータ電圧としてのデータ信号Ｄ（ｊ）のデータ信号線Ｄｊへの印加が開始されるが、画素回路Ｐｉｘ（ｉ，ｊ）では、データ信号線Ｄｊに接続された書込制御トランジスタＭ２はオフ状態である。

　時刻ｔ２において、先行走査信号線Ｇｉ－１の電圧がハイレベルからローレベルに変化することで先行走査信号線Ｇｉ－１が選択状態となる。このため、第１初期化トランジスタＭ４がオン状態に変化する。これにより、駆動トランジスタＭ１のゲート端子の電圧すなわちゲート電圧Ｖｇが初期化電圧Ｖｉｎｉに初期化される。初期化電圧Ｖｉｎｉは、画素回路Ｐｉｘ（ｉ，ｊ）へのデータ電圧の書き込み時に、駆動トランジスタＭ１をオン状態に維持できる程度の電圧である。より詳細には、初期化電圧Ｖｉｎｉは、次式（３）を満たす。
　　｜Ｖｉｎｉ－Ｖｄａｔａ｜＞｜Ｖｔｈ｜　…（３）
ここで、Ｖｄａｔａはデータ電圧（対応データ信号線Ｄｊの電圧）であり、Ｖｔｈは駆動トランジスタＭ１の閾値電圧である。また、本実施形態における駆動トランジスタＭ１はＰチャネル型であるので、
　　Ｖｉｎｉ＜Ｖｄａｔａ　…（４）
である。このような初期化電圧Ｖｉｎｉによりゲート電圧Ｖｇを初期化することにより、画素回路Ｐｉｘ（ｉ，ｊ）へのデータ電圧の書き込みを確実に行うことができる。なお、ゲート電圧Ｖｇの初期化は保持キャパシタＣ１の保持電圧の初期化でもある。

　時刻ｔ２～ｔ３の期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）におけるリセット期間であり、画素回路Ｐｉｘ（ｉ，ｊ）では、このリセット期間において上記のように第１初期化トランジスタＭ４がオン状態であることによりゲート電圧Ｖｇが初期化される。図３に、このときの画素回路Ｐｉｘ（ｉ，ｊ）におけるゲート電圧Ｖｇ（ｉ，ｊ）の変化が示されている。なお、画素回路Ｐｉｘ（ｉ，ｊ）におけるゲート電圧Ｖｇを他の画素回路におけるゲート電圧Ｖｇと区別する場合に符号“Ｖｇ（ｉ，ｊ）”を使用するものとする（以下においても同様）。

　時刻ｔ３において、先行走査信号線Ｇｉ－１の電圧がハイレベルに変化することで先行走査信号線Ｇｉ－１が非選択状態となる。このため、第１初期化トランジスタＭ４がオフ状態に変化する。この時刻ｔ３から第ｉ走査選択期間の開始時点ｔ４までの間に、データ側駆動回路３０により、ｉ行ｊ列目の画素のデータ電圧としてのデータ信号Ｄ（ｊ）のデータ信号線Ｄｊへの印加が開始され、少なくとも第ｉ走査選択期間の終了時点ｔ５まで当該データ信号Ｄ（ｊ）の印加が継続する。

　時刻ｔ４において、対応走査信号線Ｇｉの電圧がハイレベルからローレベルに変化することで対応走査信号線Ｇｉが選択状態となる。このため、書込制御トランジスタＭ２がオン状態に変化する。また、閾値補償トランジスタＭ３もオン状態に変化するので、駆動トランジスタＭ１は、そのゲート端子とドレイン端子とが接続された状態すなわちダイオード接続状態となる。これにより、対応データ信号線Ｄｊの電圧すなわちデータ信号Ｄ（ｊ）の電圧がデータ電圧Ｖｄａｔａとして、ダイオード接続状態の駆動トランジスタＭ１を介して保持キャパシタＣ１に与えられる。その結果、図３に示すように、ゲート電圧Ｖｇ（ｉ，ｊ）は、次式（５）で与えられる値に向かって変化する。
　　Ｖｇ（ｉ，ｊ）＝Ｖｄａｔａ－｜Ｖｔｈ｜　…（５）
また、時刻ｔ４において、対応走査信号線Ｇｉの電圧がハイレベルからローレベルに変化することにより第２初期化トランジスタＭ７もオン状態に変化する。その結果、有機ＥＬ素子ＯＬＥＤの寄生容量における蓄積電荷が放電されて有機ＥＬ素子のアノード電圧Ｖａが初期化電圧Ｖｉｎｉに初期化される（図３参照）。なお、画素回路Ｐｉｘ（ｉ，ｊ）におけるアノード電圧Ｖａを他の画素回路におけるアノード電圧Ｖａと区別する場合に符号“Ｖａ（ｉ，ｊ）”を使用するものとする（以下においても同様）。

　時刻ｔ４～ｔ５の期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）におけるデータ書込期間であり、画素回路Ｐｉｘ（ｉ，ｊ）では、このデータ書込期間において、上記のように閾値補償の施されたデータ電圧が保持キャパシタＣ１に書き込まれ、ゲート電圧Ｖｇ（ｉ，ｊ）は上記式（５）で与えられる値となる。

　その後、時刻ｔ６において、発光制御線Ｅｉの電圧がローレベルに変化する。これに伴い、第１および第２発光制御トランジスタＭ５，Ｍ６がオン状態に変化する。このため時刻ｔ６以降、ハイレベル電源線ＥＬＶＤＤから第１発光制御トランジスタＭ５、駆動トランジスタＭ１、第２発光制御トランジスタＭ６、および、有機ＥＬ素子ＯＬＥＤを経由してローレベル電源線ＥＬＶＳＳに電流Ｉ１が流れる。この電流Ｉ１は上記式（１）で与えられる。駆動トランジスタＭ１がＰチャネル型であってＥＬＶＤＤ＞Ｖｇであることを考慮すると、上記式（１）および（５）より、この電流Ｉ１は次式で与えられる。
　　Ｉ１＝（β／２）（ＥＬＶＤＤ－Ｖｇ－｜Ｖｔｈ｜）²
　　　　＝（β／２）（ＥＬＶＤＤ－Ｖｄａｔａ）²　…（６）
上記より、時刻ｔ６以降、有機ＥＬ素子ＯＬＥＤは、駆動トランジスタＭ１の閾値電圧Ｖｔｈに拘わらず、第ｉ選択走査期間における対応データ信号線Ｄｊの電圧であるデータ電圧Ｖｄａｔａに応じた輝度で発光する。

＜１．３　従来例における問題点＞
　既述のように、上記従来例のような表示装置、すなわち駆動トランジスタのゲート電圧を初期化した後にダイオード接続状態の駆動トランジスタを介して保持キャパシタにデータ電圧を書き込むように構成された画素回路を用いた表示装置では、表示画像において不良輝点が発生するという問題がある。本願発明者は、このような不良輝点の発生原因を解明すべく上記従来例における画素回路１５ａの動作を検討した。以下、その検討結果を説明する。

　上記のように従来例における画素回路１５ａ（Ｐｉｘ（ｉ，ｊ））では、対応データ信号線Ｄｊの電圧がデータ電圧Ｖｄａｔａとして、ダイオード接続状態の駆動トランジスタＭ１を介して保持キャパシタＣ１に与えられ、これにより駆動トランジスタＭ１の閾値電圧Ｖｔｈのばらつきや変動が補償される。このような内部補償方式の画素回路では、データ書込動作の前に駆動トランジスタＭ１のゲート電圧Ｖｇの初期化すなわち保持キャパシタＣ１の保持電圧の初期化が必要である。このために上記従来例では、図２に示すように、駆動トランジスタＭ１のゲート端子は第１初期化トランジスタＭ４を介して初期化電圧線Ｖｉｎｉに接続されている。

　このような従来例における画素回路１５ａにおいて黒表示を行う場合、データ書込期間において、ハイレベル電源電圧ＥＬＶＤＤに近い高電圧がデータ電圧Ｖｄａｔａとしてダイオード接続状態の駆動トランジスタＭ１を介してそのゲート端子に与えられ、発光期間では、ゲート電圧Ｖｇは保持キャパシタＣ１により当該高い電圧に維持される。このため、発光期間において、オフ状態の第１初期化トランジスタＭ４のソース・ドレイン間に比較的高い電圧（例えば８Ｖ程度）が印加され続ける。その結果、第１初期化トランジスタＭ４に漏れ電流が生じ、ゲート電圧Ｖｇが低下することがある。この場合、書き込まれたデータ電圧の値に対応しない量の電流が駆動トランジスタＭ１および有機ＥＬ素子ＯＬＥＤに流れ、本来の表示内容に含まれない輝点（不良輝点）が発生する。特に、製造ばらつきによって、第１初期化トランジスタＭ４のオフ抵抗が小さくなる場合や、駆動トランジスタＭ１の閾値電圧（絶対値）が小さくなる場合には、不良輝点が発生しやすい。

　なお、このような不良輝点の発生を抑えるために、マルチゲート構造のトランジスタ、チャネル長の長いトランジスタ、または、互いに直列に接続された２個のトランジスタを第１初期化トランジスタＭ４として使用することも考えられる。しかし、このようなトランジスタを使用すると、第１初期化トランジスタＭ４のサイズが増大し、コンパクトな画素回路の実現が困難になる。

＜１．４　本実施形態における画素回路の構成および動作＞
　次に、本実施形態における画素回路１５の構成および動作につき図４～図６を参照して説明する。図４は、本実施形態における画素回路１５の構成を示す回路図である。図５は、本実施形態に係る有機ＥＬ表示装置１０の駆動を説明するための信号波形図である。図６（Ａ）は、本実施形態における画素回路１５のリセット動作を示す回路図であり、図６（Ｂ）は、当該画素回路１５のデータ書込動作を示す回路図であり、図６（Ｃ）は、当該画素回路１５の点灯動作を示す回路図である。

　図４は、本実施形態におけるｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路１５すなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示している（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。この画素回路１５は、上記従来例における画素回路１５ａ（図２）と同様、表示素子としての有機ＥＬ素子ＯＬＥＤ、駆動トランジスタＭ１、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、第１初期化トランジスタＭ４、第１発光制御トランジスタＭ５、第２発光制御トランジスタＭ６、第２初期化トランジスタＭ７、および、保持キャパシタＣ１を含んでいる。この画素回路１５においても、駆動トランジスタＭ１以外のトランジスタＭ２～Ｍ７はスイッチング素子として機能する。

　図１に示すように、画素回路１５には、それに対応する走査信号線（対応走査信号線）Ｇｉ、その対応走査信号線Ｇｉの直前の走査信号線（先行走査信号線）Ｇｉ－１、それに対応する発光制御線（対応発光制御線）Ｅｉ、それに対応するデータ信号線（対応データ信号線）Ｄｊ、第１初期化電圧線Ｖｉｎｉ１、第２初期化電圧線Ｖｉｎｉ２、ハイレベル電源線ＥＬＶＤＤ、および、ローレベル電源線ＥＬＶＳＳが接続されている。

　図４に示すように、画素回路１５では、上記従来例における画素回路１５ａ（図２）と同様、駆動トランジスタＭ１の第１導通端子としてのソース端子は、書込制御トランジスタＭ２を介して対応データ信号線Ｄｊに接続されるとともに、第１発光制御トランジスタＭ５を介してハイレベル電源線ＥＬＶＤＤに接続されている。駆動トランジスタＭ１の第２導通端子としてのドレイン端子は、第２発光制御トランジスタＭ６を介して有機ＥＬ素子ＯＬＥＤの第１端子としてのアノード電極に接続されている。駆動トランジスタＭ１のゲート端子は、保持キャパシタＣ１を介してハイレベル電源線ＥＬＶＤＤに接続され、かつ、閾値補償トランジスタＭ３を介して当該駆動トランジスタＭ１のドレイン端子に接続され、かつ、第１初期化トランジスタＭ４を介して第１初期化電圧線Ｖｉｎｉ１に接続されている。有機ＥＬ素子ＯＬＥＤの第１端子としてのアノード電極は第２初期化トランジスタＭ７を介して第２初期化電圧線Ｖｉｎｉ２に接続され、有機ＥＬ素子ＯＬＥＤの第２端子としてのカソード電極はローレベル電源線ＥＬＶＳＳに接続されている。また、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、および第２初期化トランジスタＭ７のゲート端子は対応走査信号線Ｇｉに接続され、第１および第２発光制御トランジスタＭ５，Ｍ６のゲート端子は対応発光制御線Ｅｉに接続され、第１初期化トランジスタＭ４のゲート端子は先行走査信号線Ｇｉ－１に接続されている。本実施形態の画素回路１５は、図４に示すように、第１初期化トランジスタＭ４の第２導通端子としてのドレイン端子および第２初期化トランジスタＭ７の第２導通端子としてのドレイン端子が第１および第２初期化電圧線Ｖｉｎｉ１，Ｖｉｎｉ２にそれぞれ接続されている点で、第１および第２初期化トランジスタＭ４，Ｍ７のドレイン端子が１つの初期化電圧線Ｖｉｎｉに接続されている上記従来例の画素回路１５ａと相違する。なお、発光期間において画素回路１５内の有機ＥＬ素子ＯＬＥＤに流れる駆動電流Ｉ１は、上記従来例における画素回路１５ａと同様、上記式（１）で与えられる。

　図５は、図４に示した画素回路１５すなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の初期化動作、リセット動作、および点灯動作における各信号線（対応発光制御線Ｅｉ、先行走査信号線Ｇｉ－１、対応走査信号線Ｇｉ、対応データ信号線Ｄｊ）の電圧、駆動トランジスタＭ１のゲート電圧Ｖｇ、および、有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａの変化を示している。図５において、上記従来例と同様（図３参照）、時刻ｔ１～ｔ６の期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）の非発光期間である。時刻ｔ２～ｔ４の期間は第ｉ－１水平期間であり、時刻ｔ２～ｔ３の期間はｉ－１番目の走査信号線（先行走査信号線）Ｇｉ－１の選択期間すなわち第ｉ－１走査選択期間である。この第ｉ－１走査選択期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）のリセット期間、すなわちゲート電圧Ｖｇの初期化（保持キャパシタＣ１の保持電圧の初期化）を行うための期間に相当する。時刻ｔ４～ｔ６の期間は第ｉ水平期間であり、時刻ｔ４～ｔ５の期間はｉ番目の走査信号線（対応走査信号線）Ｇｉの選択期間すなわち第ｉ走査選択期間である。この第ｉ走査選択期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）のデータ書込期間に相当する。

　本実施形態においても、上記従来例と同様、ｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）では、図５に示すように時刻ｔ１において発光制御線Ｅｉの電圧がローレベルからハイレベルに変化すると、第１および第２発光制御トランジスタＭ５，Ｍ６はオン状態からオフ状態に変化し、有機ＥＬ素子ＯＬＥＤは非発光状態となる。この時刻ｔ１から第ｉ－１走査選択期間の開始時点ｔ２までの間に、データ側駆動回路３０により、ｉ－１行ｊ列目の画素のデータ電圧としてのデータ信号Ｄ（ｊ）のデータ信号線Ｄｊへの印加が開始されるが、画素回路Ｐｉｘ（ｉ，ｊ）では、データ信号線Ｄｊに接続された書込制御トランジスタＭ２はオフ状態である。

　時刻ｔ２において、先行走査信号線Ｇｉ－１の電圧がハイレベルからローレベルに変化することで先行走査信号線Ｇｉ－１が選択状態となる。このため、第１初期化トランジスタＭ４がオン状態に変化する。

　時刻ｔ２～ｔ３の期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）におけるリセット期間である。図６（Ａ）は、このリセット期間における画素回路Ｐｉｘ（ｉ，ｊ）の状態すなわちリセット動作時の回路状態を模式的に示している。この図６（Ａ）において、点線の円は、その中のスイッチング素子としてのトランジスタがオフ状態であることを示し、点線の矩形は、その中のスイッチング素子としてのトランジスタがオン状態であることを示している（このような表現方法は、図６（Ｂ）、図６（Ｃ）においても採用されている）。このリセット期間では、図６（Ａ）に示すように、第１初期化トランジスタＭ４がオン状態であるので、初期化電圧線Ｖｉｎｉがこの第１初期化トランジスタＭ４を介して駆動トランジスタＭ１のゲート端子（保持キャパシタＣ１の一方の端子）に電気的に接続されている。このためリセット期間では、この第１初期化トランジスタＭ４を介して第１初期化電圧線Ｖｉｎｉ１から駆動トランジスタＭ１のゲート端子に第１初期化電圧Ｖｉｎｉ１が供給され、これにより、駆動トランジスタＭ１のゲート電圧Ｖｇ（保持キャパシタＣ１の保持電圧）が基本的には上記従来例と同様に初期化される（上記式（３）、（４）参照）。

　しかし、本実施形態におけるゲート電圧Ｖｇの初期化は、有機ＥＬ素子ＯＬＥＤのアノード電極の初期化のための電圧Ｖｉｎｉ２と異なる電圧Ｖｉｎｉ１が駆動トランジスタＭ１のゲート端子に与えられる点で、同一の初期化電圧Ｖｉｎｉが駆動トランジスタＭ１のゲート端子および有機ＥＬ素子ＯＬＥＤのアノード電極に与えられる上記従来例における初期化とは異なる。すなわち本実施形態では、ゲート電圧Ｖｇの初期化は、第１初期化電圧線Ｖｉｎｉ１の電圧が第１初期化電圧Ｖｉｎｉ１として第１初期化トランジスタＭ４を介して駆動トランジスタＭ１のゲート端子に与えられることにより行われ（図６（Ａ）参照）、アノード電圧Ｖａの初期化は、後述のように、第２初期化電圧線Ｖｉｎｉ２の電圧が第２初期化電圧Ｖｉｎｉ２として第２初期化トランジスタＭ７を介して有機ＥＬ素子ＯＬＥＤのアノード電極に与えられることにより行われる（図６（Ｂ）参照）。そこで本実施形態では、ゲート電圧Ｖｇのための第１初期化電圧Ｖｉｎｉ１として、後述のデータ書込期間で保持キャパシタＣ１のデータ電圧の書き込み（ダイオード接続状態の駆動トランジスタＭ１を介したデータ電圧の書き込み）を確実に行える範囲で、有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａのための第２初期化電圧Ｖｉｎｉ２よりも高い固定電圧が選定されている。すなわち、下記の式（７）～（９）を満たすように第１初期化電圧Ｖｉｎｉ１の値が選定されている。第２初期化電圧Ｖｉｎｉ２としては、有機ＥＬ素子ＯＬＥＤの寄生容量における蓄積電荷を十分に放電するために比較的低い固定電圧が選定されている（典型的にはＶｉｎｉ２＝ＥＬＶＳＳである）。
　　Ｖｉｎｉ１＞Ｖｉｎｉ２　　　　　　　　　…（７）
　　｜Ｖｉｎｉ１－Ｖｄａｔａ｜＞｜Ｖｔｈ｜　…（８）
　　Ｖｉｎｉ１＜Ｖｄａｔａ　　　　　　　　　…（９）
なお、上記（７）～（９）は駆動トランジスタＭ１がＰチャネル型であることを前提としており、より一般的には、下記の式（１０）および（１１）を満たすように第１初期化電圧Ｖｉｎｉ１が選定される。ただし、駆動トランジスタＭ１がＰチャネル型の場合にはＶｉｎｉ１＜Ｖｄａｔａであり、Ｎチャネル型の場合にはＶｉｎｉ１＞Ｖｄａｔａである。
　　｜Ｖｉｎｉ１－ＥＬＶＳＳ｜＞｜Ｖｉｎｉ２－ＥＬＶＳＳ｜　…（１０）
　　｜Ｖｉｎｉ１－Ｖｄａｔａ｜＞｜Ｖｔｈ｜　…（１１）
また上記式（１０）は、第１初期化電圧Ｖｉｎｉ１が満たすべき条件をローレベル電源電圧ＥＬＶＳＳを用いて示しているが、この条件をハイレベル電源電圧ＥＬＶＤＤを用いて示すこともできる。すなわち、上記式（１０）に代えて下記式（１２）を使用することができ、式（１２）および（１１）を満たすように第１初期化電圧Ｖｉｎｉ１を選定してもよい。
　　｜ＥＬＶＤＤ－Ｖｉｎｉ１｜＜｜ＥＬＶＤＤ－Ｖｉｎｉ２｜　…（１２）

　時刻ｔ３において、図５に示すように、先行走査信号線Ｇｉ－１の電圧がハイレベルに変化することで先行走査信号線Ｇｉ－１が非選択状態となる。このため、第１初期化トランジスタＭ４がオフ状態に変化する。この時刻ｔ３から第ｉ走査選択期間の開始時点ｔ４までの間に、データ側駆動回路３０により、ｉ行ｊ列目の画素のデータ電圧としてのデータ信号Ｄ（ｊ）のデータ信号線Ｄｊへの印加が開始され、少なくとも第ｉ走査選択期間の終了時点ｔ５まで当該データ信号Ｄ（ｊ）の印加が継続する。

　時刻ｔ４において、図５に示すように、対応走査信号線Ｇｉの電圧がハイレベルからローレベルに変化することで対応走査信号線Ｇｉが選択状態となる。このため、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、および第１初期化トランジスタがオン状態に変化する。

　時刻ｔ４～ｔ５の期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）におけるデータ書込期間であり、このデータ書込期間では、上記のように書込制御トランジスタＭ２および閾値補償トランジスタＭ３はオン状態である。図６（Ｂ）は、このデータ書込期間における画素回路Ｐｉｘ（ｉ，ｊ）の状態すなわちデータ書込動作時の回路状態を模式的に示している。このデータ書込期間では、上記従来例と同様、対応データ信号線Ｄｊの電圧がデータ電圧Ｖｄａｔａとして、ダイオード接続状態の駆動トランジスタＭ１を介して保持キャパシタＣ１に与えられる。その結果、図５に示すように、ゲート電圧Ｖｇ（ｉ，ｊ）は、上記式（５）で与えられる値に向かって変化する。すなわち、このデータ書込期間において、閾値補償の施されたデータ電圧が保持キャパシタＣ１に書き込まれ、ゲート電圧Ｖｇ（ｉ，ｊ）は上記式（５）で与えられる値となる。

　データ書込期間としての第ｉ走査選択期間の終了時点である時刻ｔ５において、対応走査信号線Ｇｉの電圧はハイレベルに変化し、これにより書込制御トランジスタＭ２、閾値補償トランジスタＭ３、および、第２初期化トランジスタＭ７がオフ状態に変化する。

　その後、時刻ｔ６において、発光制御線Ｅｉの電圧がローレベルに変化する。このため、第１および第２発光制御トランジスタＭ５，Ｍ６がオン状態に変化する。時刻ｔ６以降は発光期間であり、この発光期間では、画素回路Ｐｉｘ（ｉ，ｊ）において、上記のようにして第１および第２発光制御トランジスタＭ５，Ｍ６はオン状態であり、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、第１初期化トランジスタＭ４、および、第２初期化トランジスタＭ７はオフ状態である。図６（Ｃ）は、この発光期間における画素回路Ｐｉｘ（ｉ，ｊ）の状態すなわち点灯動作時の回路状態を模式的に示している。この発光期間では、上記従来例と同様、ハイレベル電源線ＥＬＶＤＤから第１発光制御トランジスタＭ５、駆動トランジスタＭ１、第２発光制御トランジスタＭ６、および、有機ＥＬ素子ＯＬＥＤを経由してローレベル電源線ＥＬＶＳＳに電流Ｉ１が流れる。この電流Ｉ１は、データ書込期間（ｔ４～ｔ５）に保持キャパシタＣ１に書き込まれた電圧に応じたものであり、データ書込期間では閾値補償も同時に行われることから上記式（６）で与えられる。これにより発光期間では、上記従来例と同様、有機ＥＬ素子ＯＬＥＤは、駆動トランジスタＭ１の閾値電圧Ｖｔｈに拘わらず、第ｉ選択走査期間における対応データ信号線Ｄｊの電圧であるデータ電圧Ｖｄａｔａに応じた輝度で発光する。なお、有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａは、図５に示すように、時刻ｔ６において、第２初期化電圧Ｖｉｎｉ２から上昇し、発光期間において、ローレベル電源電圧ＥＬＶＳＳから有機ＥＬ素子ＯＬＥＤの順方向電圧Ｖｆだけ高い電圧ＥＬＶＳＳ＋Ｖｆとなる。

＜１．５　作用および効果＞
　上記のように本実施形態においても、上記従来例と同様、画素回路Ｐｉｘ（ｉ，ｊ）では、対応データ信号線Ｄｊの電圧がデータ電圧Ｖｄａｔａとして、ダイオード接続状態の駆動トランジスタＭ１を介して保持キャパシタＣ１に与えられ、これにより駆動トランジスタＭ１の閾値電圧のばらつきや変動が補償される。このような閾値補償を伴うデータ書込には、そのデータ書込動作の前に駆動トランジスタＭ１のゲート電圧Ｖｇの初期化（保持キャパシタＣ１の保持電圧の初期化）が必要である。このゲート電圧Ｖｇの初期化のための電圧は、上記従来例と同様に、第１初期化トランジスタＭ４を介して駆動トランジスタＭ１のゲート端子に与えられる（図６（Ａ）参照）。

　しかし本実施形態では、上記従来例とは異なり（図２）、第１初期化トランジスタＭ４のドレイン端子と第２初期化トランジスタＭ７のドレイン端子には異なる初期化電圧線（第１および第２初期化電圧線）Ｖｉｎｉ１，Ｖｉｎｉ２がそれぞれ接続されており、図６（Ａ）に示すように駆動トランジスタＭ１のゲート電圧Ｖｇの初期化のために第１初期化電圧線Ｖｉｎｉ１から与えられる第１初期化電圧Ｖｉｎｉ１は、図６（Ｃ）に示すように有機ＥＬ素子のアノード電圧Ｖａの初期化のために第２初期化電圧線Ｖｉｎｉ２から与えられる第２初期化電圧Ｖｉｎｉ２よりも高い。このような第１初期化電圧Ｖｉｎｉ１の設定により、発光期間においてオフ状態の第１初期化トランジスタＭ４のソース・ドレイン間に印加される電圧は、上記従来例においてオフ状態の第１初期化トランジスタＭ４のソース・ドレイン間に印加される電圧よりも低下する。これにより、発光期間において、駆動トランジスタＭ１のゲート端子からオフ状態の第１初期化トランジスタＭ４を介して第１初期化電圧線Ｖｉｎｉ１に流れる漏れ電流が十分に低減される。このため、上記従来例に比べ第１初期化トランジスタＭ４のサイズを増大させることなく、発光期間においてオフ状態のトランジスタの漏れ電流によるゲート電圧Ｖｇの低下を抑えることができる。したがって本実施形態によれば、上記従来例における画素回路１５ａと同様の機能（閾値補償の機能を含む）を備えつつ上記のような漏れ電流による不良輝点を発生させることのない画素回路１５をその面積を増大させることなく実現することができる。

　また本実施形態によれば、駆動トランジスタＭ１のゲート電圧Ｖｇが、有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａの初期化電圧Ｖｉｎｉ２や上記従来例における当該ゲート電圧Ｖｇの初期化電圧Ｖｉｎｉよりも高い第１初期化電圧Ｖｉｎｉ１で初期化されるので（図３、図５）、データ書込動作で保持キャパシタＣ１に書き込むべき電圧に対するデータ書込期間に実際に書き込まれた電圧の比、すなわち保持キャパシタＣ１の充電率が向上するという効果も得られる。

　なお、画素回路１５において、駆動トランジスタＭ１のゲート端子（保持キャパシタＣ１の一方の端子）には、第１初期化トランジスタＭ４の他に閾値補償トランジスタＭ３も接続されているので、発光期間においてゲート電圧Ｖｇの低下を招くおそれのある漏れ電流として閾値補償トランジスタＭ３の漏れ電流も考えられる。しかし発光期間では、この有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａは第２初期化電圧線Ｖｉｎｉ２の電圧に比べ少なくとも数ボルト程度は高く、第２発光制御トランジスタＭ６はオン状態である。このため、発光期間においてオフ状態の閾値補償トランジスタＭ３のソース・ドレイン間に印加される電圧は、駆動トランジスタＭ１のゲート電圧Ｖｇと当該アノード電圧Ｖａとの差に相当する電圧であって比較的小さいので、閾値補償トランジスタＭ３の漏れ電流によるゲート電圧Ｖｇの低下は問題とはならない。

＜１．６　第１の実施形態の変形例＞
　上記第１の実施形態における画素回路１５では、第２初期化トランジスタＭ７のゲート端子が対応走査信号線Ｇｉに接続されているが、これに代えて、先行走査信号線Ｇｉ－１に接続されていてもよい。以下、このような構成の画素回路を有する表示装置を上記第１の実施形態の変形例として説明する。図７は、本変形例における画素回路１５ｂの構成を示す回路図である。この画素回路１５ｂは、上記第１の実施形態における画素回路１５に比べ第２初期化トランジスタＭ７のゲート端子の接続先が異なるのみであるので、同一部分には同一の参照符号を付して詳しい説明を省略する。

　図８は、本変形例に係る表示装置の駆動を説明するための信号波形図である。本変形例におけるｉ行ｊ列目の画素回路１５ｂ（画素回路Ｐｉｘ（ｉ，ｊ））では、第２初期化トランジスタＭ７のゲート端子に先行走査信号線Ｇｉ－１が接続されているので、第ｉ－１走査選択期間の開始時点ｔ２において、第２初期化電圧線Ｖｉｎｉ２から第２初期化トランジスタＭ７を介して有機ＥＬ素子ＯＬＥＤのアノード電極に第２初期化電圧Ｖｉｎｉ２が与えられる。これにより、アノード電圧Ｖａは、第２初期化電圧Ｖｉｎｉ２に初期化され、非発光期間の終了時点ｔ６まで第２初期化電圧Ｖｉｎｉ２に維持される。

　本変形例は、上記のようにアノード電圧Ｖａの初期化のための動作が上記第１の実施形態と相違するが、その他の動作は上記第１の実施形態と同様であり（図５、図６、図８参照）、上記第１の実施形態と同様の効果を奏する。

　なお、上記第１の実施形態および上記変形例において、第２初期化電圧Ｖｉｎｉ２としてローレベル電源電圧ＥＬＶＳＳを選定することができる。この場合、ローレベル電源線ＥＬＶＳＳを第２初期化電圧線Ｖｉｎｉ２として共用するのが好ましい。このようにすれば、各画素回路Ｐｉｘ（ｉ，ｊ）の初期化のための配線面積を低減することができる。

＜２．第２の実施形態＞
＜２．１　全体構成＞
　図９は、第２の実施形態に係る有機ＥＬ表示装置１０ｃの全体構成を示すブロック図である。この表示装置１０ｃも、内部補償を行う有機ＥＬ表示装置である。図９に示すように、この表示装置１０ｃは、表示部１１ｃ、表示制御回路２０、データ側駆動回路３０、走査側駆動回路４０ｃ、および、電源回路５０を備えている。データ側駆動回路はデータ信号線駆動回路（データドライバ）として機能する。走査側駆動回路４０は、上記第１の実施形態と同様に走査信号線駆動回路（ゲートドライバ）および発光制御回路（エミッションドライバ）として機能することに加えて、初期化信号生成回路として機能し、この点で上記第１の実施形態と相違する。電源回路５０は、表示部１１ｃに供給すべきハイレベル電源電圧ＥＬＶＤＤおよびローレベル電源電圧ＥＬＶＳＳ、走査側駆動回路４０ｃに供給すべき固定電圧としての第１初期化電圧Ｖｉｎｉ１および第２初期化電圧Ｖｉｎｉ２、ならびに、表示制御回路２０、データ側駆動回路３０、および走査側駆動回路４０ｃに供給すべき電源電圧を生成する。

　表示部１１ｃには、上記第１の実施形態における表示部１１と同様（図１）、ｍ本（ｍは２以上の整数）のデータ信号線Ｄ１～Ｄｍと、これらに交差するｎ＋１本（ｎは２以上の整数）の走査信号線Ｇ０～Ｇｎとが配設されており、ｎ本の走査信号線Ｇ１～Ｇｎにそれぞれ沿ってｎ本の発光制御線（エミッションライン）Ｅ１～Ｅｎが配設されている。また図９に示すように、表示部１１ｃには、ｍ本のデータ信号線Ｄ１～Ｄｍおよびｎ本の走査信号線Ｇ１～Ｇｎに沿ってマトリクス状に配置されたｍ×ｎ個の画素回路１５ｃが設けられており、各画素回路１５ｃは、ｍ本のデータ信号線Ｄ１～Ｄｍのいずれか１つに対応するとともにｎ本の走査信号線Ｇ１～Ｇｎのいずれか１つに対応する（以下、各画素回路１５ｃを区別する場合には、上記第１の実施形態と同様、ｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路を「ｉ行ｊ列目の画素回路」ともいい、符号“Ｐｉｘ（ｉ，ｊ）”で示すものとする）。これらに加えて本実施形態における表示部１１ｃには、ｎ本の走査信号線Ｇ１～Ｇｎにそれぞれ沿ってｎ本の初期化信号線ＩＮＩ１～ＩＮＩｎが配設されている。ｎ本の発光制御線Ｅ１～Ｅｎはｎ本の走査信号線Ｇ１～Ｇｎにそれぞれ対応し、ｎ本の初期化信号線ＩＮＩ１～ＩＮＩｎもｎ本の走査信号線Ｇ１～Ｇｎにそれぞれ対応する。したがって各画素回路１５ｃは、ｎ本の発光制御線Ｅ１～Ｅｎのいずれか１つ、および、ｎ本の初期化信号線ＩＮＩ１～ＩＮＩｎのいずれか１つにも対応する。

　また表示部１１ｃには、上記第１の実施形態と同様、各画素回路１５ｃに共通の図示しない電源線として、後述の有機ＥＬ素子を駆動するためのハイレベル電源電圧ＥＬＶＤＤを供給するための電源線（以下「ハイレベル電源線」といい、ハイレベル電源電圧と同じく符号“ＥＬＶＤＤ”で示す）、および、有機ＥＬ素子を駆動するためのローレベル電源電圧ＥＬＶＳＳを供給するための電源線（以下「ローレベル電源線」といい、ローレベル電源電圧と同じく符号“ＥＬＶＳＳ”で示す）が配設されている。しかし上記第１の実施形態とは異なり、この表示部１１ｃには、各画素回路１５ｃに第１および第２初期化電圧Ｖｉｎｉ１，Ｖｉｎｉ２をそれぞれ供給するための第１および第２初期化電圧線Ｖｉｎｉ１，Ｖｉｎｉ２は配設されておらず、各画素回路１５ｃの初期化には当該画素回路に対応する初期化信号線ＩＮＩｉが使用される（詳細は後述）。本実施形態では、上記ｎ本の初期化信号線ＩＮＩ１～ＩＮＩｎおよび走査側駆動回路４０ｃにおける初期化信号生成回路により初期化電圧供給回路が実現されている。

　表示制御回路２０およびデータ側駆動回路３０の構成および動作は、上記第１の実施形態と同様であるので詳しい説明を省略する。

　走査側駆動回路４０ｃは、上記第１の実施形態と同様、表示制御回路２０からの走査側制御信号Ｓｃｓに基づき、走査信号線Ｇ０～Ｇｎを駆動する走査信号線駆動回路および発光制御線Ｅ１～Ｅｎを駆動する発光制御回路として機能する（図５、後述の図１１参照）。これに加えて走査側駆動回路４０ｃは、表示制御回路２０からの走査側制御信号Ｓｃｓおよび電源回路５０からの第１および第２初期化電圧Ｖｉｎｉ１，Ｖｉｎｉ２に基づき、初期化信号線ＩＮＩ１～ＩＮＩｎに印加すべき初期化信号ＩＮＩ（１）～ＩＮＩ（ｎ）を生成する初期化信号生成回路として機能し、この点は上記第１の実施形態と相違する。より詳細には走査側駆動回路４０ｃは、図１１に示すように、ｉ番目の初期化信号線ＩＮＩｉに印加すべき初期化信号ＩＮＩ（ｉ）を、その電圧がｉ番目の走査信号線Ｇｉの選択期間（第ｉ走査選択期間）において第２初期化電圧Ｖｉｎｉ２であってそれ以外の期間で第１初期化電圧Ｖｉｎｉ１である電圧信号として生成する（ｉ＝１～ｎ）。

＜２．２　本実施形態における画素回路の構成および動作＞
　次に、本実施形態における画素回路１５ｃの構成および動作につき図１０および図１１を参照して説明する。図１０は、本実施形態における画素回路１５ｃの構成を示す回路図である。図１１は、本実施形態に係る有機ＥＬ表示装置１０の駆動を説明するための信号波形図である。

　図１０は、本実施形態におけるｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路１５ｃすなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示している（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。この画素回路１５ｃは、上記第１の実施形態における画素回路１５（図４）と同様、回路素子として、有機ＥＬ素子ＯＬＥＤ、駆動トランジスタＭ１、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、第１初期化トランジスタＭ４、第１発光制御トランジスタＭ５、第２発光制御トランジスタＭ６、第２初期化トランジスタＭ７、および、保持キャパシタＣ１を含んでおり、これらの回路素子の接続関係も上記第１の実施形態における画素回路１５と同様である。なお、本実施形態における画素回路１５ｃにおいても、駆動トランジスタＭ１以外のトランジスタＭ２～Ｍ７はスイッチング素子として機能する。

　図９に示すように、上記第１の実施形態と同様、画素回路１５ｃには、それに対応する走査信号線（対応走査信号線）Ｇｉ、その対応走査信号線Ｇｉの直前の走査信号線（先行走査信号線）Ｇｉ－１、それに対応する発光制御線（対応発光制御線）Ｅｉ、それに対応するデータ信号線（対応データ信号線）Ｄｊ、ハイレベル電源線ＥＬＶＤＤ、および、ローレベル電源線ＥＬＶＳＳが接続されている。しかし、上記第１の実施形態では全ての画素回路１５に第１および第２初期化電圧線Ｖｉｎｉ１，Ｖｉｎｉ２が接続されているのに対し（図１、図２、図４参照）、本実施形態では、ｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）にｉ番目の初期化信号線ＩＮＩｉが接続されている（図９、図１０参照）。すなわち、ｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）において、駆動トランジスタＭ１のゲート端子（保持キャパシタＣ１の一方の端子）は第１初期化トランジスタＭ４を介してｉ番目の初期化信号線ＩＮＩｉに接続され、有機ＥＬ素子ＯＬＥＤの第１端子としてのアノード電極は第２初期化トランジスタＭ７を介してｉ番目の初期化信号線ＩＮＩｉすなわち対応する初期化信号線（以下、画素回路に注目した説明において「対応初期化信号線」ともいう）ＩＮＩｉに接続されている。

　図１１は、図１０に示した画素回路１５ｃすなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の初期化動作、リセット動作、および点灯動作における各信号線（対応発光制御線Ｅｉ、先行走査信号線Ｇｉ－１、対応走査信号線Ｇｉ、対応データ信号線Ｄｊ、対応初期化信号線ＩＮＩｉ）の電圧、駆動トランジスタＭ１のゲート電圧Ｖｇ、および、有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａの変化を示している。なお、画素回路Ｐｉｘ（ｉ，ｊ）におけるゲート電圧Ｖｇおよびアノード電圧Ｖａを他の画素回路におけるゲート電圧Ｖｇおよびアノード電圧Ｖａと区別する場合には、符号“Ｖｇ（ｉ，ｊ）”および“Ｖａ（ｉ，ｊ）”でそれぞれ示すものとする。

　本実施形態では、画素回路Ｐｉｘ（ｉ，ｊ）におけるスイッチング素子として各トランジスタＭ２～Ｍ７のオン／オフは上記第１の実施形態と同様に制御される（図５、図１１参照）。したがって本実施形態においても、時刻ｔ２～ｔ３の期間は画素回路Ｐｉｘ（ｉ，ｊ）のリセット期間である。このリセット期間では、図１１に示すように、ｉ番目の初期化信号線ＩＮＩｉの電圧は第１初期化電圧Ｖｉｎｉ１であり、この電圧Ｖｉｎｉ１がオン状態の第１初期化トランジスタＭ４を介して駆動トランジスタＭ１のゲート端子に与えられることで、ゲート電圧Ｖｇ（保持キャパシタＣ１の保持電圧）が初期化される。これより、上記第１の実施形態と同様、ゲート電圧Ｖｇが第１初期化電圧Ｖｉｎｉ１に初期化される。

　また、時刻ｔ４～ｔ５の期間は、画素回路Ｐｉｘ（ｉ，ｊ）のデータ書込期間である。このデータ書込期間では、図１１に示すように、上記第１の実施形態と同様に（図６（Ｂ））、閾値補償の施されたデータ電圧が保持キャパシタＣ１に書き込まれるとともに、有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａが初期化される。すなわち、図１１に示すように、このデータ書込期間では、ｉ番目目の初期化信号線ＩＮＩｉの電圧は第２初期化電圧Ｖｉｎｉ２であり、この電圧Ｖｉｎｉ２がオン状態の第２初期化トランジスタＭ７を介して有機ＥＬ素子ＯＬＥＤのアノード電極に与えられることで、アノード電圧Ｖａが初期化される。これより、上記第１の実施形態と同様、アノード電圧Ｖａが第２初期化電圧Ｖｉｎｉ２に初期化される。

　データ書込期間としての第ｉ走査選択期間の終了時点である時刻ｔ５において、上記第１の実施形態と同様、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、および第２初期化トランジスタＭ７がオフ状態に変化することに加えて、ｉ番目の初期化信号線ＩＮＩｉの電圧が第２初期化電圧Ｖｉｎｉ２に変化する。以後、このｉ番目の初期化信号線ＩＮＩｉの電圧は、次の非発光期間における第ｉ走査選択期間の開始時点まで第２初期化電圧Ｖｉｎｉ２に維持される。

　本実施形態においても、上記第１の実施形態と同様、時刻ｔ６以降は発光期間であり、この発光期間では、画素回路Ｐｉｘ（ｉ，ｊ）において、第１および第２発光制御トランジスタＭ５，Ｍ６はオン状態であり、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、第１初期化トランジスタＭ４、および、第２初期化トランジスタＭ７はオフ状態である。これにより、上記第１の実施形態と同様、上記式（６）で与えられる電流Ｉ１が、ハイレベル電源線ＥＬＶＤＤから第１発光制御トランジスタＭ５、駆動トランジスタＭ１、第２発光制御トランジスタＭ６、および、有機ＥＬ素子ＯＬＥＤを経由してローレベル電源線ＥＬＶＳＳに流れる。このため発光期間では、有機ＥＬ素子ＯＬＥＤは、駆動トランジスタＭ１の閾値電圧Ｖｔｈに拘わらず、第ｉ選択走査期間における対応データ信号線Ｄｊの電圧であるデータ電圧Ｖｄａｔａに応じた輝度で発光する。また、この発光期間において、初期化信号線ＩＮＩｉの電圧は、第１初期化電圧Ｖｉｎｉ１よりも高い第２初期化電圧Ｖｉｎｉ２に維持される。

＜２．３　作用および効果＞
　上記のように本実施形態においても、画素回路Ｐｉｘ（ｉ，ｊ）では、対応データ信号線Ｄｊの電圧がデータ電圧Ｖｄａｔａとしてダイオード接続状態の駆動トランジスタＭ１を介して保持キャパシタＣ１に与えられる前に、駆動トランジスタＭ１のゲート電圧Ｖｇの初期化（保持キャパシタＣ１の保持電圧の初期化）が必要である。本実施形態では、上記第１の実施形態とは異なり、駆動トランジスタＭ１のゲート電圧Ｖｇおよび有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａのいずれの初期化においても同一の初期化信号線ＩＮＩｉの電圧が使用される。この初期化信号線ＩＮＩｉの電圧は、第ｉ－１選択走査期間では第１初期化電圧Ｖｉｎｉ１であり、第ｉ選択走査期間では第２初期化電圧Ｖｉｎｉ２であるので、上記第１の実施形態と同様、ゲート電圧Ｖｇは第１初期化電圧Ｖｉｎｉ１に初期化され、アノード電圧Ｖａは第２初期化電圧Ｖｉｎｉ２に初期化される（図１１参照）。したがって、本実施形態においても上記第１の実施形態と同様の効果が得られる。これに加えて本実施形態によれば、第１および第２初期化電圧線Ｖｉｎｉ１，Ｖｉｎｉ２に代えて、初期化信号線ＩＮＩｉによってゲート電圧Ｖｇおよびアノード電圧Ｖａの初期化のための電圧Ｖｉｎｉ１，Ｖｉｎｉ２が供給されるので、上記従来例や第１の実施形態に比べ各画素回路Ｐｉｘ（ｉ，ｊ）の初期化のための配線面積が低減される。

＜２．４　第２の実施形態の第１変形例＞
　上記第２の実施形態における画素回路１５ｃでは、第２初期化トランジスタＭ７のゲート端子が対応走査信号線Ｇｉに接続されているが、これに代えて、先行走査信号線Ｇｉ－１に接続されていてもよい。以下、このような構成の画素回路を有する表示装置を上記第２の実施形態の第１変形例として説明する。図１２は、本変形例における画素回路１５ｄの構成を示す回路図である。この画素回路１５ｄは、上記第２の実施形態における画素回路１５ｂに比べ第２初期化トランジスタＭ７のゲート端子の接続先が異なるのみであるので、同一部分には同一の参照符号を付して詳しい説明を省略する。

　図１３は、本変形例に係る表示装置の駆動を説明するための信号波形図である。本変形例では、初期化信号線ＩＮＩｉの電圧波形が上記第２の実施形態と異なり、初期化信号線ＩＮＩｉの電圧は、各非発光期間において、先行走査信号線Ｇｉ－１の選択期間である第ｉ－１選択走査期間で第２初期化電圧Ｖｉｎｉ２であり、その他の期間で第１初期化電圧Ｖｉｎｉ１である。また本変形例におけるｉ行ｊ列目の画素回路１５ｄ（画素回路Ｐｉｘ（ｉ，ｊ））では、第２初期化トランジスタＭ７のゲート端子に先行走査信号線Ｇｉ－１が接続されているので、リセット期間である第ｉ－１走査選択期間において、第２初期化電圧Ｖｉｎｉ２が、ｉ番目の初期化信号線ＩＮＩｉから第１初期化トランジスタＭ４を介して駆動トランジスタＭ１のゲート端子（保持キャパシタＣ１の一方の端子）に与えられるとともに、当該初期化信号線ＩＮＩｉから第２初期化トランジスタＭ７を介して有機ＥＬ素子ＯＬＥＤのアノード電極に第２初期化電圧Ｖｉｎｉ２が与えられる。これにより、駆動トランジスタＭ１のゲート電圧Ｖｇおよび有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａの双方が第２初期化電圧Ｖｉｎｉ２に初期化される。その後は、図１３に示すように、ゲート電圧Ｖｇは、データ書込期間としての第ｉ選択走査期間の開始時点ｔ４まで第２初期化電圧Ｖｉｎｉ２に維持され、アノード電圧Ｖａは、発光期間の開始時点ｔ６まで第２初期化電圧Ｖｉｎｉ２に維持される。

　本変形例に係る表示装置における上記以外の動作については、上記第２の実施形態と同様であり、発光期間において初期化信号線ＩＮＩｉの電圧は第１初期化電圧Ｖｉｎｉ１（＞Ｖｉｎｉ２）に維持される（図１１、図１３参照）。したがって、本実施形態においても上記第２の実施形態と同様の効果が得られる。ただし、駆動トランジスタＭ１のゲート電圧Ｖｇが、第１初期化電圧Ｖｉｎｉ１よりも低い第２初期化電圧Ｖｉｎ２に初期化されるので、その後のデータ書込動作における保持キャパシタＣ１の充電率に関しては、上記第２の実施形態の方が有利である。

＜２．２　第２の実施形態における他の変形例＞
　上記第２の実施形態や上記第１変形例では、初期化信号線ＩＮＩｉの電圧が対応走査信号線Ｇｉまたは先行走査信号線Ｇｉ－１の信号変化に同期して変化するが（図１１、図１３）、初期化信号線ＩＮＩｉの電圧変化はこれに限定されない。初期化信号線ＩＮＩｉの電圧が第２初期化電圧Ｖｉｎｉ２である期間が、発光制御線Ｅｉの信号が非アクティブである非発光期間内であって、画素回路Ｐｉｘ（ｉ，ｊ）の第２初期化トランジスタＭ７がオン状態である期間を含んでいればよい（ｉ＝１～ｎ，ｊ＝１～ｍ）。例えば図１４および図１５に示すように、ｉ番目の初期化信号線ＩＮＩｉの電圧が、ｉ番目の発光制御線Ｅｉの信号が非アクティブである非発光期間は第２初期化電圧Ｖｉｎｉ２であり、その他の期間は第１初期化電圧Ｖｉｎｉ１であってもよい。すなわち、初期化信号線ＩＮＩｉの電圧が発光制御線Ｅｉの信号変化と同期して変化するように初期化信号生成回路が構成されていてもよい。ただし、非発発光期間は走査選択期間よりも長いので、このような構成では、初期化信号線ＩＮＩｉの電圧が第１初期化電圧Ｖｉｎｉ１（＞Ｖｉｎｉ２）に維持される期間が上記第２の実施形態や上記第１変形例よりも短くなる。このため、データ書込動作における保持キャパシタＣ１の充電率に関しては、上記第２実施形態や上記第１変形例のように初期化信号線ＩＮＩｉの電圧が走査信号線Ｇｉの信号変化と同期して変化する構成（図１１、図１３）の方が有利である。

　図１４は、ｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）が図１０に示す上記第２実施形態における画素回路１５ｃと同様に構成され、初期化信号線ＩＮＩｉの電圧が発光制御線Ｅｉの信号変化と同期して変化するように初期化信号生成回路が構成されている有機ＥＬ表示装置（以下「第２の実施形態の第２変形例」という）の駆動を示す信号波形図である。図１４に示すように本変形例では、初期化信号線ＩＮＩｉの電圧変化が上記第１変形例（図１３）と相違することに加えて、有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａの変化が上記第１変形例（図１３）と相違し上記第２の実施形態（図１１）と同様であるが、その他の動作は上記第１変形例と同様であり、発光期間において初期化信号線ＩＮＩｉの電圧は第１初期化電圧Ｖｉｎｉ１（＞Ｖｉｎｉ２）に維持される。したがって、本変形例においても上記第１の変形例と同様の効果が得られる。

　図１５は、ｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）が図１２に示す上記第１変形例における画素回路１５ｄと同様に構成され、初期化信号線ＩＮＩｉの電圧が発光制御線Ｅｉの信号変化と同期して変化するように初期化信号生成回路が構成されている有機ＥＬ表示装置（以下「第２の実施形態の第３変形例」という）の駆動を示す信号波形図である。図１５に示すように本変形例では、初期化信号線ＩＮＩｉの電圧変化が上記第１変形例（図１３）と相違するが、その他の動作は上記第１変形例と同様であり、発光期間において初期化信号線ＩＮＩｉの電圧は第１初期化電圧Ｖｉｎｉ１（＞Ｖｉｎｉ２）に維持される。したがって、本変形例においても上記第１の変形例と同様の効果が得られる。

＜３．他の変形例＞
　本発明は上記各実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいてさらに種々の変形を施すことができる。

　また以上においては、有機ＥＬ表示装置を例に挙げて各実施形態およびその変形例が説明されたが、本発明は、有機ＥＬ表示装置に限定されるものではなく、電流で駆動される表示素子を用いた内部補償方式の表示装置であれば適用可能である。ここで使用可能な表示素子は、電流によって輝度または透過率等が制御される表示素子であり、例えば、有機ＥＬ素子すなわち有機発光ダイオード（Organic Light Emitting Diode（ＯＬＥＤ））の他、無機発光ダイオードや量子ドット発光ダイオード（Quantum dot Light Emitting Diode（ＱＬＥＤ））等が使用可能である。

１０，１０ｃ　…有機ＥＬ表示装置
１１，１１ｃ　…表示部
１５，１５ｂ，１５ｃ，１５ｄ　…画素回路
Ｐｉｘ（ｉ，ｊ）…画素回路（ｉ＝１～ｎ、ｊ＝１～ｍ）
２０　　…表示制御回路
３０　　…データ側駆動回路（データ信号線駆動回路）
４０　　…走査側駆動回路（走査信号線駆動／発光制御回路）
４０ｃ　…走査側駆動回路（走査信号線駆動／発光制御／初期化信号生成回路）
Ｇｉ　　…走査信号線（ｉ＝１～ｎ）
Ｅｉ　　…発光制御線（ｉ＝１～ｎ）
ＩＮＩｉ…初期化信号線（ｉ＝１～ｎ）
Ｄｊ　　…データ信号線（ｊ＝１～ｍ）
Ｖｉｎｉ１　…第１初期化電圧線、第１初期化電圧
Ｖｉｎｉ２　…第２初期化電圧線、第２初期化電圧
ＥＬＶＤＤ…ハイレベル電源線（第１電源線）、ハイレベル電源電圧
ＥＬＶＳＳ…ローレベル電源線（第２電源線）、ローレベル電源電圧
ＯＬＥＤ　…有機ＥＬ素子
Ｃ１　…保持キャパシタ
Ｍ１　…駆動トランジスタ
Ｍ２　…書込制御トランジスタ（書込制御スイッチング素子）
Ｍ３　…閾値補償トランジスタ（閾値補償スイッチング素子）
Ｍ４　…第１初期化トランジスタ（第１初期化スイッチング素子）
Ｍ５　…第１発光制御トランジスタ（第１発光制御スイッチング素子）
Ｍ６　…第２発光制御トランジスタ（第１発光制御スイッチング素子）
Ｍ７　…第２初期化トランジスタ（第２初期化スイッチング素子）

Claims

　複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置であって、
　第１および第２電源線と、
　初期化電圧供給回路と、
　前記複数のデータ信号線を駆動するデータ信号線駆動回路と、
　前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
　前記複数の発光制御線を駆動する発光制御回路と
を備え、
　各画素回路は、
　　電流によって駆動される表示素子と、
　　前記表示素子の駆動電流を制御するための電圧を保持する保持キャパシタと、
　　前記保持キャパシタに保持された電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、
　　書込制御スイッチング素子と、
　　閾値補償スイッチング素子と、
　　第１および第２発光制御スイッチング素子と、
　　第１および第２初期化スイッチング素子とを含み、
　前記駆動トランジスタの第１導通端子は、前記書込制御スイッチング素子を介して前記複数のデータ信号線のいずれか１つに接続されるとともに、前記第１発光制御スイッチング素子を介して前記第１電源線に接続され、
　前記駆動トランジスタの第２導通端子は、前記第２発光制御スイッチング素子を介して前記表示素子の第１端子に接続され、
　前記駆動トランジスタの制御端子は、前記保持キャパシタを介して前記第１電源線に接続され、かつ、前記閾値補償スイッチング素子を介して前記第２導通端子に接続され、かつ、前記第１初期化スイッチング素子の第１導通端子に接続され、
　前記表示素子の前記第１端子は前記第２初期化スイッチング素子の第１導通端子に接続され、前記表示素子の第２端子は前記第２電源線に接続され、
　前記保持キャパシタの保持電圧を初期化するときには前記第１初期化スイッチング素子がオン状態に制御され、前記表示素子の前記第１端子を初期化するときには前記第２初期化スイッチング素子がオン状態に制御され、前記保持キャパシタの保持電圧に基づき前記表示素子を駆動するときには前記第１初期化トランジスタがオフ状態に制御され、
　前記初期化電圧供給回路は、
　　前記保持キャパシタの保持電圧を初期化するときには前記第１初期化スイッチング素子の第２導通端子に第１初期化電圧を供給し、
　　前記表示素子の前記第１端子を初期化するときには前記第２初期化スイッチング素子の第２導通端子に第２初期化電圧を供給し、
　　前記保持キャパシタの保持電圧に基づき前記表示素子が駆動されるときには、前記第１初期化スイッチング素子の前記第２導通端子の電圧と前記第２電源線の電圧との差の絶対値が前記第２初期化電圧と前記第２電源線の電圧との差の絶対値よりも大きくなるように前記第１初期化スイッチング素子の前記第２導通端子に電圧を供給する、表示装置。
　前記保持キャパシタの保持電圧を初期化するときには、前記第１初期化スイッチング素子がオン状態に制御されるとともに前記閾値補償スイッチング素子がオフ状態に制御され、
　前記表示素子の前記第１端子を初期化するときには、前記第２初期化スイッチング素子がオン状態に制御されるとともに前記第２発光制御スイッチング素子がオフ状態に制御される、請求項１に記載の表示装置。
　前記保持キャパシタに前記いずれか１つのデータ信号線の電圧をデータ電圧として書き込むときには、前記書込制御スイッチング素子および前記閾値補償スイッチング素子がオン状態に制御されるとともに、前記第１発光制御スイッチング素子、前記第２発光制御スイッチング素子、および前記第１初期化スイッチング素子がオフ状態に制御される、請求項２に記載の表示装置。
　前記保持キャパシタの保持電圧に基づき前記表示素子を駆動するときには、前記第１発光制御スイッチング素子および前記第２発光制御スイッチング素子がオン状態に制御されるとともに、前記書込制御スイッチング素子、前記閾値補償スイッチング素子、前記第１初期化スイッチング素子、および前記第２初期化スイッチング素子がオフ状態に制御される、請求項３に記載の表示装置。
　前記書込制御スイッチング素子および前記閾値補償スイッチング素子の制御端子は、前記複数の走査信号線のいずれか１つに接続され、
　前記第１および第２発光制御スイッチング素子の制御端子は、前記いずれか１つの走査信号線に対応する発光制御線に接続され、
　前記第１初期化スイッチング素子の制御端子は、前記いずれか１つの走査信号線が選択される直前に選択される走査信号線である先行走査信号線に接続され、
　前記第２初期化スイッチング素子の制御端子は、前記いずれか１つの走査信号線および前記先行走査信号線の一方に接続されている、請求項１に記載の表示装置。
　前記第２初期化スイッチング素子の制御端子は、前記いずれか１つの走査信号線に接続されている、請求項５に記載の表示装置。
　前記走査信号線駆動回路は、前記複数の走査信号線が所定期間ずつ順次に選択されるように当該所定期間ずつ順次にアクティブとなる複数の走査信号を前記複数の走査信号線にそれぞれ印加し、
　前記発光制御回路は、前記複数の走査信号線のそれぞれにつき、当該走査信号線の選択期間と当該走査信号線が選択される直前に選択される走査信号線である先行走査信号線の選択期間とを含む非発光期間は非アクティブであって当該走査信号線および当該先行走査信号線以外の走査信号線の選択期間を含む発光期間はアクティブである発光制御信号を、当該走査信号線に対応する発光制御線に印加する、請求項５または６に記載の表示装置。
　前記初期化電圧供給回路は、第１および第２初期化電圧線を含み、
　前記第１初期化スイッチング素子の前記第２導通端子は前記第１初期化電圧線に接続され、前記第２初期化スイッチング素子の前記第２導通端子は前記第２初期化電圧線に接続され、
　前記初期化電圧供給回路は、前記第１初期化電圧を前記第１初期化電圧線によって前記第１初期化スイッチング素子の前記第２導通端子に供給するとともに、前記第２初期化電圧を前記第２初期化電圧線をよって前記第２初期化スイッチング素子の前記第２導通端子に供給し、
　前記第１初期化電圧と前記第２電源線の電圧との差の絶対値が前記第２初期化電圧と前記第２電源線の電圧との差の絶対値よりも大きい、請求項１から７のいずれか１項に記載の表示装置。
　前記第２初期化電圧は前記第２電源線の電圧であり、前記第２電源線は前記第２初期化電圧線として共用されている、請求項８に記載の表示装置。
　前記初期化電圧供給回路は、
　　前記複数の走査信号線にそれぞれ対応する複数の初期化信号線と、
　　前記複数の初期化信号線にそれぞれ印加すべき複数の初期化信号を生成する初期化信号生成回路とを含み、
　前記第１および第２初期化スイッチング素子の前記第２導通端子は、前記いずれか１つの走査信号線に対応する初期化信号線に接続されており、
　前記初期化信号生成回路は、各初期化信号線に印加すべき初期化信号を、当該初期化信号線が接続される画素回路において前記保持キャパシタの保持電圧に基づき前記表示素子が駆動されるときの当該初期化信号の電圧と前記第２電源線の電圧との差の絶対値が当該画素回路において前記表示素子の前記第１端子を初期化するときの当該初期化信号の電圧と前記第２電源線の電圧との差の絶対値よりも大きくなるように生成する、請求項５から７のいずれか１項に記載の表示装置。
　複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置であって、
　第１および第２電源線と、
　第１および第２初期化電圧線と、
　前記複数のデータ信号線を駆動するデータ信号線駆動回路と、
　前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
　前記複数の発光制御線を駆動する発光制御回路と
を備え、
　各画素回路は、
　　電流によって駆動される表示素子と、
　　前記表示素子の駆動電流を制御するための電圧を保持する保持キャパシタと、
　　前記保持キャパシタに保持された電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、
　　書込制御スイッチング素子と、
　　閾値補償スイッチング素子と、
　　第１および第２発光制御スイッチング素子と、
　　第１および第２初期化スイッチング素子とを含み、
　前記駆動トランジスタの第１導通端子は、前記書込制御スイッチング素子を介して前記複数のデータ信号線のいずれか１つに接続されるとともに、前記第１発光制御スイッチング素子を介して前記第１電源線に接続され、
　前記駆動トランジスタの第２導通端子は、前記第２発光制御スイッチング素子を介して前記表示素子の第１端子に接続され、
　前記駆動トランジスタの制御端子は、前記保持キャパシタを介して前記第１電源線に接続され、かつ、前記閾値補償スイッチング素子を介して前記第２導通端子に接続され、かつ、前記第１初期化スイッチング素子を介して前記第１初期化電圧線に接続され、
　前記表示素子の前記第１端子は前記第２初期化スイッチング素子を介して前記第２初期化電圧線に接続され、前記表示素子の第２端子は前記第２電源線に接続され、
　前記保持キャパシタの保持電圧を初期化するときには前記第１初期化スイッチング素子がオン状態に制御され、前記表示素子の前記第１端子を初期化するときには前記第２初期化スイッチング素子がオン状態に制御される、表示装置。
　前記第１初期化電圧線の電圧値は前記第２初期化電圧線の電圧値とは異なっている、請求項１１に記載の表示装置。
　前記第１初期化電圧線の電圧と前記第２電源線の電圧との差の絶対値は、前記第２初期化電圧線の電圧と前記第２電源線の電圧との差の絶対値よりも大きい、請求項１２に記載の表示装置。
　前記第２電源線は前記第２初期化電圧線として共用されている、請求項１３に記載の表示装置。
　前記第１電源線の電圧と前記第１初期化電圧線の電圧との差の絶対値は、前記第１電源線の電圧と前記第２初期化電圧線の電圧との差の絶対値よりも小さい、請求項１２に記載の表示装置。
　前記第１電源線は高圧側電源線であり、前記第２電源線は低圧側電源線であり、
　前記駆動トランジスタはＰチャネル型トランジスタであり、
　前記第１初期化電圧線の電圧は、前記第２初期化電圧よりも高く前記第１電源線の電圧よりも低い、請求項１５に記載の表示装置。
　前記保持キャパシタの保持電圧を初期化するときには、前記第１初期化スイッチング素子がオン状態に制御されるとともに前記閾値補償スイッチング素子がオフ状態に制御され、
　前記表示素子の前記第１端子を初期化するときには、前記第２初期化スイッチング素子がオン状態に制御されるとともに前記第２発光制御スイッチング素子がオフ状態に制御される、請求項１１から１６のいずれか１項に記載の表示装置。
　前記保持キャパシタに前記いずれか１つのデータ信号線の電圧をデータ電圧として書き込むときには、前記書込制御スイッチング素子および前記閾値補償スイッチング素子がオン状態に制御されるとともに、前記第１発光制御スイッチング素子、前記第２発光制御スイッチング素子、および前記第１初期化スイッチング素子がオフ状態に制御される、請求項１７に記載の表示装置。
　前記保持キャパシタの保持電圧に基づき前記表示素子を駆動するときには、前記第１発光制御スイッチング素子および前記第２発光制御スイッチング素子がオン状態に制御されるとともに、前記書込制御スイッチング素子、前記閾値補償スイッチング素子、前記第１初期化スイッチング素子、および前記第２初期化スイッチング素子がオフ状態に制御される、請求項１８に記載の表示装置。
　複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置であって、
　第１および第２電源線と、
　初期化電圧供給回路と、
　前記複数のデータ信号線を駆動するデータ信号線駆動回路と、
　前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
　前記複数の発光制御線を駆動する発光制御回路と
を備え、
　各画素回路は、
　　電流によって駆動される表示素子と、
　　前記表示素子の駆動電流を制御するための電圧を保持する保持キャパシタと、
　　前記保持キャパシタに保持された電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、
　　書込制御スイッチング素子と、
　　閾値補償スイッチング素子と、
　　第１および第２発光制御スイッチング素子と、
　　第１および第２初期化スイッチング素子とを含み、
　前記駆動トランジスタの第１導通端子は、前記書込制御スイッチング素子を介して前記複数のデータ信号線のいずれか１つに接続されるとともに、前記第１発光制御スイッチング素子を介して前記第１電源線に接続され、
　前記駆動トランジスタの第２導通端子は、前記第２発光制御スイッチング素子を介して前記表示素子の第１端子に接続され、
　前記駆動トランジスタの制御端子は、前記保持キャパシタを介して前記第１電源線に接続され、かつ、前記閾値補償スイッチング素子を介して前記第２導通端子に接続され、かつ、前記第１初期化スイッチング素子の第１導通端子に接続され、
　前記表示素子の前記第１端子は前記第２初期化スイッチング素子の第１導通端子に接続され、前記表示素子の第２端子は前記第２電源線に接続され、
　前記保持キャパシタの保持電圧を初期化するときには前記第１初期化スイッチング素子がオン状態に制御され、前記表示素子の前記第１端子を初期化するときには前記第２初期化スイッチング素子がオン状態に制御され、前記保持キャパシタの保持電圧に基づき前記表示素子を駆動するときには前記第１初期化トランジスタがオフ状態に制御され、
　前記初期化電圧供給回路は、
　　前記保持キャパシタの保持電圧を初期化するときには前記第１初期化スイッチング素子の第２導通端子に第１初期化電圧を供給し、
　　前記表示素子の前記第１端子を初期化するときには前記第２初期化スイッチング素子の第２導通端子に第２初期化電圧を供給し、
　　前記保持キャパシタの保持電圧に基づき前記表示素子が駆動されるときには、前記第１電源線の電圧と前記第１初期化スイッチング素子の前記第２導通端子の電圧との差の絶対値が前記第１電源線の電圧と前記第２初期化電圧との差の絶対値よりも小さくなるように前記第１初期化スイッチング素子の前記第２導通端子に電圧を供給する、表示装置。
　複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、第１および第２電源線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置の駆動方法であって、
　各画素回路に初期化のための電圧を供給する初期化電圧供給ステップを備え、
　各画素回路は、
　　電流によって駆動される表示素子と、
　　前記表示素子の駆動電流を制御するための電圧を保持する保持キャパシタと、
　　前記保持キャパシタに保持された電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、
　　書込制御スイッチング素子と、
　　閾値補償スイッチング素子と、
　　第１および第２発光制御スイッチング素子と、
　　第１および第２初期化スイッチング素子とを含み、
　前記駆動トランジスタの第１導通端子は、前記書込制御スイッチング素子を介して前記複数のデータ信号線のいずれか１つに接続されるとともに、前記第１発光制御スイッチング素子を介して前記第１電源線に接続され、
　前記駆動トランジスタの第２導通端子は、前記第２発光制御スイッチング素子を介して前記表示素子の第１端子に接続され、
　前記駆動トランジスタの制御端子は、前記保持キャパシタを介して前記第１電源線に接続され、かつ、前記閾値補償スイッチング素子を介して前記第２導通端子に接続され、かつ、前記第１初期化スイッチング素子の第１導通端子に接続され、
　前記表示素子の前記第１端子は前記第２初期化スイッチング素子の第１導通端子に接続され、前記表示素子の第２端子は前記第２電源線に接続され、
　前記保持キャパシタの保持電圧を初期化するときには前記第１初期化スイッチング素子がオン状態に制御され、前記表示素子の前記第１端子を初期化するときには前記第２初期化スイッチング素子がオン状態に制御され、前記保持キャパシタの保持電圧に基づき前記表示素子を駆動するときには前記第１初期化トランジスタがオフ状態に制御され、
　前記初期化電圧供給ステップは、
　　前記保持キャパシタの保持電圧を初期化するときに前記第１初期化スイッチング素子の第２導通端子に第１初期化電圧を供給するステップと、
　　前記表示素子の前記第１端子を初期化するときに前記第２初期化スイッチング素子の第２導通端子に第２初期化電圧を供給するステップと、
　　前記保持キャパシタの保持電圧に基づき前記表示素子が駆動されるときに、前記第１初期化スイッチング素子の前記第２導通端子の電圧と前記第２電源線の電圧との差の絶対値が前記第２初期化電圧と前記第２電源線の電圧との差の絶対値よりも大きくなるように前記第１初期化スイッチング素子の前記第２導通端子に電圧を供給するステップとを含む、駆動方法。
　前記保持キャパシタの保持電圧を初期化するときには、前記第１初期化スイッチング素子がオン状態に制御されるとともに前記閾値補償スイッチング素子がオフ状態に制御され、
　前記表示素子の前記第１端子を初期化するときには、前記第２初期化スイッチング素子がオン状態に制御されるとともに前記第２発光制御スイッチング素子がオフ状態に制御される、請求項２１に記載の駆動方法。
　前記保持キャパシタに前記いずれか１つのデータ信号線の電圧をデータ電圧として書き込むときには、前記書込制御スイッチング素子および前記閾値補償スイッチング素子がオン状態に制御されるとともに、前記第１発光制御スイッチング素子、前記第２発光制御スイッチング素子、および前記第１初期化スイッチング素子がオフ状態に制御される、請求項２２に記載の駆動方法。
　前記保持キャパシタの保持電圧に基づき前記表示素子を駆動するときには、前記第１発光制御スイッチング素子および前記第２発光制御スイッチング素子がオン状態に制御されるとともに、前記書込制御スイッチング素子、前記閾値補償スイッチング素子、前記第１初期化スイッチング素子、および前記第２初期化スイッチング素子がオフ状態に制御される、請求項２３に記載の駆動方法。
　前記初期化電圧供給ステップでは、前記第１初期化スイッチング素子の前記第２導通端子に前記第１初期化電圧が固定的に与えられるとともに、前記第２初期化スイッチング素子の前記第２導通端子に前記第２初期化電圧が固定的に与えられ、
　前記第１初期化電圧と前記第２電源線の電圧との差の絶対値が前記第２初期化電圧と前記第２電源線の電圧との差の絶対値よりも大きい、請求項２１から２４のいずれか１項に記載の駆動方法。
　前記初期化電圧供給ステップは、前記複数の走査信号線にそれぞれ対応する複数の初期化信号を生成する初期化信号生成ステップを更に含み、
　前記初期化電圧供給ステップでは、各画素回路における前記第１および第２初期化スイッチング素子の前記第２導通端子に前記複数の走査信号のいずれか１つが供給され、
　前記保持キャパシタの保持電圧に基づき前記表示素子を駆動するときの前記いずれか１つの初期化信号の電圧と前記第２電源線の電圧との差の絶対値が、前記表示素子の前記第１端子を初期化するときの前記いずれか１つの初期化信号の電圧と前記第２電源線の電圧との差の絶対値よりも大きい、請求項２１から２４のいずれか１項に記載の駆動方法。