CN113690259A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN113690259A
CN113690259A CN202111075596.8A CN202111075596A CN113690259A CN 113690259 A CN113690259 A CN 113690259A CN 202111075596 A CN202111075596 A CN 202111075596A CN 113690259 A CN113690259 A CN 113690259A
Authority
CN
China
Prior art keywords
initialization
transistor
pixel circuit
display panel
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111075596.8A
Other languages
English (en)
Inventor
杨金金
赖青俊
朱绎桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Display Technology Co Ltd
Original Assignee
Xiamen Tianma Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Display Technology Co Ltd filed Critical Xiamen Tianma Display Technology Co Ltd
Priority to CN202111075596.8A priority Critical patent/CN113690259A/zh
Publication of CN113690259A publication Critical patent/CN113690259A/zh
Priority to US17/646,626 priority patent/US20230080838A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本发明提供了一种显示面板及显示装置，第一像素电路的第一初始化晶体管的有源层，与第二像素电路的第二初始化晶体管的有源层通过第一连接线连接，以将不同区域处初始化晶体管的有源层连接在一起，进而在其中一初始化晶体管接入初始化信号后，能够将初始化信号通过第一连接线传递至另一初始化晶体管，从而避免仅通过具有压降的信号线来传递初始化信号，从而产生的不同区域初始化晶体管接入的初始化信号差异性大的问题，保证显示面板不同区域处的初始化晶体管接入的初始化信号均一性高。

Description

显示面板及显示装置
技术领域
本发明涉及显示技术领域，更为具体地说，涉及一种显示面板及显示装置。
背景技术
现有的显示装置边框区包括有周边驱动电路，用于为显示区像素单元提供驱动信号。在显示装置中，其显示区域设置多个像素单元，每个像素单元均包括有像素电路。各个像素电路分别与边框区域处的周边驱动电路电连接，通过周边驱动电路为像素电路提供扫描控制信号和发光控制信号，以控制像素电路为发光元件提供驱动电流。
像素电路中还包括有初始化晶体管，在对像素电路进行初始化时，需要对初始化晶体管施加初始化信号，初始化晶体管则选择性的将初始化信号传输至像素电路中的预设节点。因此，显示装置中需要设置单独的信号线来为初始化晶体管施加初始化信号；现有显示装置中初始化信号一般由集成芯片(IC)提供，考虑到信号线上的压降情况，初始化信号在靠近IC端和远离IC端存在不一致的情况。
发明内容
有鉴于此，本发明提供了一种显示面板及显示装置，有效解决了现有技术存在的技术问题，保证显示面板不同区域处的初始化晶体管接入的初始化信号均一性高。
为实现上述目的，本发明提供的技术方案如下：
一种显示面板，包括：
像素电路和发光元件；
所述像素电路包括驱动晶体管和初始化晶体管，所述初始化晶体管用于为预设节点提供初始化信号，所述预设节点为所述驱动晶体管的栅极或者所述发光元件的阳极；
所述像素电路包括氧化物半导体晶体管和硅晶体管，所述氧化物半导体晶体管的有源层包含氧化物半导体，所述硅晶体管的有源层包含硅；
所述像素电路包括第一像素电路和第二像素电路，所述第一像素电路包括第一初始化晶体管，所述第二像素电路包括第二初始化晶体管，所述第一初始化晶体管的有源层与所述第二初始化晶体管的有源层通过第一连接线连接，所述第一连接线的至少部分区域与所述氧化物半导体晶体管的有源层位于同一层。
相应的，本发明还提供了一种显示装置，包括上述的显示面板。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种显示面板及显示装置，第一像素电路的第一初始化晶体管的有源层，与第二像素电路的第二初始化晶体管的有源层通过第一连接线连接，以将不同区域处初始化晶体管的有源层连接在一起，进而在其中一初始化晶体管接入初始化信号后，能够将初始化信号通过第一连接线传递至另一初始化晶体管，从而避免仅通过具有压降的信号线来传递初始化信号，从而产生的不同区域初始化晶体管接入的初始化信号差异性大的问题，保证显示面板不同区域处的初始化晶体管接入的初始化信号均一性高。
同时，通过第一连接线将第一初始化晶体管的有源层和第二初始化晶体管的有源层相连，能够适当的减少传输初始化信号的信号线的数量，有利于减少显示面板的线路密度，从而达到提升分辨率的目的。以及，在传输初始化信号的信号线出现断线等情况时，还能够通过第一连接线将初始化信号传输至相连的初始化晶体管，提高线路的灵活性和可靠性。
并且，本发明提供的第一连接线的至少部分区域与氧化物半导体晶体管的有源层位于同一层，通过调控第一连接线的电导率，以使第一连接线可以作为走线连接两个有源层，进而无需单独制备用于制作第一连接线的导电薄膜，减少制备显示面板的工艺流程，且避免增大其他导电膜层的走线布局负担。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的结构示意图；
图2为本发明实施例提供的另一种显示面板的结构示意图；
图3为本发明实施例提供的一种像素电路的结构示意图；
图4位本发明实施例提供的另一种像素电路的结构示意图；
图5为本发明实施例提供的又一种显示面板的结构示意图；
图6为本发明实施例提供的又一种显示面板的结构示意图；
图7为本发明实施例提供的又一种显示面板的结构示意图；
图8为本发明实施例提供的又一种显示面板的结构示意图；
图9为本发明实施例提供的又一种显示面板的结构示意图；
图10为本发明实施例提供的又一种显示面板的结构示意图；
图11为本发明实施例提供的又一种显示面板的结构示意图；
图12为本发明实施例提供的又一种显示面板的结构示意图；
图13为本发明实施例提供的又一种显示面板的结构示意图；
图14为本发明实施例提供的又一种显示面板的结构示意图；
图15为本发明实施例提供的又一种显示面板的结构示意图；
图16为本发明实施例提供的又一种显示面板的结构示意图；
图17为本发明实施例提供的又一种显示面板的结构示意图；
图18为本发明实施例提供的又一种显示面板的结构示意图；
图19为本发明实施例提供的又一种显示面板的结构示意图；
图20为本发明实施例提供的又一种显示面板的结构示意图；
图21为本发明实施例提供的又一种显示面板的结构示意图；
图22为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，像素电路中还包括有初始化晶体管，在对像素电路进行初始化时，需要对初始化晶体管施加初始化信号，初始化晶体管则选择性的将初始化信号传输至像素电路中的预设节点。因此，显示装置中需要设置单独的信号线来为初始化晶体管施加初始化信号；现有显示装置中初始化信号一般由集成芯片(IC)提供，考虑到信号线上的压降情况，初始化信号在靠近IC端和远离IC端存在不一致的情况。
基于此，本发明实施例提供了一种显示面板及显示装置，有效解决了现有技术存在的技术问题，保证显示面板不同区域处的初始化晶体管接入的初始化信号均一性高。
为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图22对本发明实施例提供的技术方案进行详细的描述。
结合图1至图4所示，图1为本发明实施例提供的一种显示面板的结构示意图，图2为本发明实施例提供的另一种显示面板的结构示意图，图3为本发明实施例提供的一种像素电路的结构示意图，图4位本发明实施例提供的另一种像素电路的结构示意图，其中，显示面板包括：
显示区域AA和围绕显示区域AA的边框区域NA，在显示区域AA处包括有像素电路10和发光元件20。
所述像素电路10包括驱动晶体管T0和初始化晶体管Tx，所述初始化晶体管Tx用于为预设节点Q提供初始化信号，所述预设节点Q为所述驱动晶体管T0的栅极(如图3所示)或者所述发光元件20的阳极(如图4所示)。
所述像素电路10包括氧化物半导体晶体管IGZO和硅晶体管SiTFT，所述氧化物半导体晶体管IGZO的有源层包含氧化物半导体，所述硅晶体管SiTFT的有源层包含硅。其中，显示面板包括衬底基板100；位于衬底基板100上的硅半导体层211，硅半导体层211包括有硅晶体管SiTFT的有源层；位于硅半导体层211背离衬底基板100一侧的第一绝缘层212；位于第一绝缘层212背离衬底基板100一侧的第一栅金属层213，第一栅金属层213包括有硅晶体管SiTFT的栅极；位于第一栅金属层213背离衬底基板100一侧的第二绝缘层214；位于第二绝缘层214背离衬底基板100一侧的电容金属层215，电容金属层215包括有存储电容C的一极板，存储电容C的另一极板可以由第一栅金属层213或其他导电层制备；位于电容金属层215背离衬底基板100一侧的第三绝缘层216；位于第三绝缘层216背离衬底基板100一侧的氧化物半导体层217，氧化物半导体层217包括有氧化物半导体晶体管IGZO的有源层；位于氧化物半导体层217背离衬底基板100一侧的第四绝缘层218；位于第四绝缘层218背离衬底基板100一侧的第二栅金属层219，第二栅金属层219包括氧化物半导体晶体管IGZO的栅极；位于第二栅金属层219背离衬底基板100一侧的第五绝缘层220；位于第五绝缘层220背离衬底基板100一侧的源漏金属层221，源漏金属层221包括氧化物半导体晶体管IGZO和硅晶体管SiTFT的源极和漏极。
所述像素电路10包括第一像素电路11和第二像素电路12，所述第一像素电路11包括第一初始化晶体管，所述第二像素电路12包括第二初始化晶体管，所述第一初始化晶体管的有源层与所述第二初始化晶体管的有源层通过第一连接线30连接，所述第一连接线30的至少部分区域与所述氧化物半导体晶体管的有源层位于同一层。
可以理解的，本发明实施例提供的第一像素电路的第一初始化晶体管的有源层，与第二像素电路的第二初始化晶体管的有源层通过第一连接线连接，以将不同区域处初始化晶体管的有源层连接在一起，进而在其中一初始化晶体管接入初始化信号后，能够将初始化信号通过第一连接线传递至另一初始化晶体管，从而避免仅通过具有压降的信号线来传递初始化信号，从而产生的不同区域初始化晶体管接入的初始化信号差异性大的问题，保证显示面板不同区域处的初始化晶体管接入的初始化信号均一性高。
同时，通过第一连接线将第一初始化晶体管的有源层和第二初始化晶体管的有源层相连，能够适当的减少传输初始化信号的信号线的数量，有利于减少显示面板的线路密度，从而达到提升分辨率的目的。以及，在传输初始化信号的信号线出现断线等情况时，还能够通过第一连接线将初始化信号传输至相连的初始化晶体管，提高线路的灵活性和可靠性。
并且，本发明实施例提供的第一连接线的至少部分区域与氧化物半导体晶体管的有源层位于同一层，通过调控第一连接线的电导率，以使第一连接线可以作为走线连接两个有源层，进而无需单独制备用于制作第一连接线的导电薄膜，减少制备显示面板的工艺流程，且避免增大其他导电膜层的走线布局负担。
如图3或图4所示，本发明实施例提供的像素电路10包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、驱动晶体管T0、初始化晶体管Mx和保持电容C，驱动晶体管T0用于为发光元件20提供驱动电流；初始化晶体管Mx用于对像素电路10进行初始化复位。其中，第一晶体管T1的第一电极接入数据信号Vdata，第一晶体管T1的第二电极连接至驱动晶体管T0的第一电极，及第一晶体管T1的栅极接入第一扫描信号K1。第二晶体管T2的第一电极连接驱动晶体管T0的第二电极，第二晶体管T2的第二电极连接驱动晶体管T0的栅极，第二晶体管T2的栅极接入第二扫描信号K2。第三晶体管T3和第四晶体管T4的栅极接入发光控制信号EM，第三晶体管T3的第一电极接入第一电源信号PVDD，第三晶体管T3的第二电极与驱动晶体管T0的源极相连，第四晶体管T4第一电极与驱动晶体管T0的漏极相连，第四晶体管T4的第二电极与发光元件20的一端相连，发光元件20的另一端接入第二电源信号PVEE；其中，发光控制信号EM为脉冲信号，发光控制信号EM在有效脉冲时控制第三晶体管T3和第四晶体管T4导通，且发光元件20处于发光阶段；而发光控制信号EM在无效脉冲时控制第三晶体管T3和第四晶体管T4关断，且发光元件20处于非发光阶段。以及包括保持节点电位作用的保持电容C，保持电容C的第一端接入第一电源信号PVDD，保持电容C的第二端与驱动晶体管T0的栅极相连。
如图3所示，本发明实施例提供的初始化晶体管Tx的栅极接入初始化控制信号Kx，初始化晶体管Tx的第一电极接入初始化信号Vref，初始化晶体管Tx的第二电极与驱动晶体管T0的栅极电连接，其中预设节点Q即为驱动晶体管T0的栅极。其中像素电路10的工作过程包括初始化阶段、数据写入阶段和发光阶段；在初始化阶段，初始化晶体管Tx将初始化信号Vref传输至驱动晶体管T0的栅极，以对驱动晶体管T0进行初始化复位处理，同时第一晶体管T1至第四晶体管T4为截止状态；而后在数据写入阶段，第一晶体管T1和第二晶体管T2导通，第一晶体管T1将数据信号Vdata传输至驱动晶体管T0的第一电极，第二晶体管T2将驱动晶体管T0的栅极和第二电极连通，同时初始化晶体管Tx、第三晶体管T3和第四晶体管T4为截止状态；最后在发光阶段，第三晶体管T3和第四晶体管T4导通，将驱动晶体管T0产生的驱动电流至发光元件20的路径导通，驱动发光元件20发光，其中发光元件20可以为发光二极管。
如图4所示，本发明实施例提供的初始化晶体管Tx的栅极接入初始化控制信号Kx，初始化晶体管Tx的第一电极接入初始化信号Vref，初始化晶体管Tx的第二电极与发光元件20的阳极电连接，其中预设节点Q即为发光元件20的阳极。其中像素电路10的工作过程包括初始化阶段、数据写入阶段和发光阶段；在初始化阶段，初始化晶体管Tx将初始化信号Vref传输至发光元件20的阳极，以对像素电路10进行初始化复位处理，同时第一晶体管T1至第四晶体管T4为截止状态；而后在数据写入阶段，第一晶体管T1和第二晶体管T2导通，第一晶体管T1将数据信号Vdata传输至驱动晶体管T0的第一电极，第二晶体管T2将驱动晶体管T0的栅极和第二电极连通，同时初始化晶体管Tx、第三晶体管T3和第四晶体管T4为截止状态；最后在发光阶段，第三晶体管T3和第四晶体管T4导通，将驱动晶体管T0产生的驱动电流至发光元件20的路径导通，驱动发光元件20发光，其中发光元件20可以为发光二极管。
需要说明的是，本发明提供的像素电路并不局限于图2和图3所示的两种，其还可以为其他电路结构，对此需要根据实际应用进行具体选取。
在本发明一实施例中，本发明提供的初始化晶体管可以为氧化物半导体晶体管。可选的，所述第一连接线与所述初始化晶体管的有源层均包含氧化物半导体；且，所述第一连接线的电导率大于所述初始化晶体管的有源层的沟道区的电导率。如图5所示，本发明实施例提供的第一初始化晶体管Mx1和第二初始化晶体管Mx2均为氧化物半导体晶体管，其中，第一初始化晶体管Mx1的有源层和第二初始化晶体管Mx2的有源层通过第一连接线30连接，且第一连接线30与氧化物半导体晶体管的有源层位于同一层。并且，制备第一连接线30时调控其电导率，使得第一连接线30的电导率大于初始化晶体管的有源层的沟道区的电导率，保证第一连接线30的信号传输性能高。
如图6所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述第一像素电路11和所述第二像素电路12沿第一方向X排列，所述第一连接线30由所述第一初始化晶体管的有源层Mx10沿所述第一方向X延伸至所述第二初始化晶体管的有源层Mx20。本发明实施例提供的像素电路可以呈多行*多列的阵列方式排列，其中第一方向X可以为像素电路行的延伸方向(亦即多个像素电路列的排列方向)，进而在第一像素电路11和第二像素电路12中一者接入初始化信号时，另一像素电路同样接收到该初始化信号，从而能够减少信号线的设置数量。进一步的，当同一行的所有像素电路的初始化晶体管的有源层均连接在一起时，当其中之一接收初始化信号时，该行的所有像素电路均接收到该初始化信号，进一步减少信号线的设置数量。
或者，本发明实施例提供的第一方向还可以为像素电路列的延伸方向。如图7所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，所述第一像素电路11和所述第二像素电路12沿第一方向X排列，所述第一连接线30由所述第一初始化晶体管的有源层Mx10沿所述第一方向X延伸至所述第二初始化晶体管的有源层Mx20。本发明实施例提供的像素电路可以呈多行*多列的阵列方式排列，其中第一方向X可以为像素电路列的延伸方向(亦即多个像素电路行的排列方向)，进而在第一像素电路11和第二像素电路12中一者接入初始化信号时，另一像素电路同样接收到该初始化信号，从而能够减少信号线的设置数量。进一步的，当同一列的所有像素电路的初始化晶体管的有源层均连接在一起时，当其中之一接收初始化信号时，该列的所有像素电路均接收到该初始化信号，进一步减少信号线的设置数量。
又或者，本发明实施例提供的第一方向还可以为斜向。如图8所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，所述第一像素电路11和所述第二像素电路12沿第一方向X排列，所述第一连接线30由所述第一初始化晶体管的有源层Mx10沿所述第一方向X延伸至所述第二初始化晶体管的有源层Mx20。本发明实施例提供的像素电路可以呈多行*多列的阵列方式排列，其中第一方向X可以为与行方向或列方向相交且夹角小于90度的斜向方向，进而在第一像素电路11和第二像素电路12中一者接入初始化信号时，另一像素电路同样接收到该初始化信号，从而能够减少信号线的设置数量。进一步的，当处于第一方向X上的所有像素电路的初始化晶体管的有源层均连接在一起时，当其中之一接收初始化信号时，该相连的所有像素电路均接收到该初始化信号，进一步减少信号线的设置数量。
如图9所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，所述显示面板包括第一信号线41，所述第一信号线41沿所述第一方向X延伸，且所述第一信号线41为所述像素电路10提供控制信号或者输入信号；其中，所述第一信号线41与所述第一连接线30之间无交叠。进而，能够避免第一信号线41与第一连接线30之间产生寄生电容，保证第一信号线41和第一连接线30的信号传输稳定性高。
需要说明的是，本发明实施例提供的第一信号线可以传输显示面板的驱动电路产生的控制信号，如图2和3所示像素电路10接入的第一控制信号K1、第二控制信号K2、初始化控制信号Kx、发光控制信号EM等，或者第一信号线可以传输输入信号，如图2和3所示像素电路10接入的电源信号、初始化信号Vref、数据信号Vdata等。
在本发明一实施例中，本发明提供的显示面板不仅可以将同一方向的像素电路的初始化晶体管的有源层之间相连，还可以在此基础上将不同方向的像素电路的初始化晶体管的有源层相连。如图10所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述第一像素电路11和所述第二像素电路12沿第一方向X排列，所述第一连接线30由所述第一初始化晶体管的有源层Mx10沿所述第一方向X延伸至所述第二初始化晶体管的有源层Mx20。以及，所述像素电路还包括第三像素电路13，所述第三像素电路13包括第三初始化晶体管，所述第一像素电路11与所述第三像素电路13沿第二方向Y排列，所述第一方向X与所述第二方向Y相交；其中，所述第一初始化晶体管的有源层Mx10与所述第三初始化晶体管的有源层Mx30通过沿所述第二方向Y延伸的第二连接线32连接，且所述第二连接线32的至少部分区域与所述初始化晶体管的有源层位于同一层。
可选的，本发明实施例提供的像素电路可以呈多行*多列的阵列方式排列，其中第一方向X可以为像素电路行的延伸方向(亦即多个像素电路列的排列方向)，第二方向Y可以为像素电路列的延伸方向，进而在第一像素电路11、第二像素电路12和第三像素电路13中一者接入初始化信号时，另外两个像素电路同样接收到该初始化信号，从而能够减少信号线的设置数量。进一步的，当所有像素电路的初始化晶体管的有源层均连接在一起时，当其中之一接收初始化信号时，所有像素电路均接收到该初始化信号，以将初始化信号传输至整个显示面板的像素电路中，进一步减少信号线的设置数量。
如图11所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述显示面板包括集成芯片IC，所述集成芯片IC位于所述显示面板的显示区AA沿所述第二方向Y排布的一侧边框，所述集成芯片IC为所述像素电路10提供所述初始化信号；其中，所述第二连接线32的宽度大于所述第一连接线30的宽度。由于第二连接线32的延伸方向与第二方向Y相同，使得第二连接线32为包括近IC端和远IC端的线路，进而，本发明实施例将第二连接线32的宽度制作为大于第一连接线30的宽度，能够保证第二连接线32的阻抗较小，以降低第二连接线32上的压降情况，保证第二连接线32上传输信号的一致性高。同时，将第一连接线30的线宽做窄，能够减小线路占用面积，保证显示面板的分辨率高。
如图12所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述显示面板包括第二信号线42，所述第二信号线42沿所述第二方向Y延伸，且所述第二信号线42为所述像素电路10提供控制信号或者输入信号；其中，所述第二连接线32与所述第二信号线42之间无交叠。进而，能够避免第二信号线42与第二连接线32之间产生寄生电容，保证第二信号线42和第二连接线32的信号传输稳定性高。本发明实施例提供的第一信号线和第二信号线所传输的信号可以根据实际应用进行具体选取，对此本发明不做具体限制。
如图13所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述第一像素电路11和所述第二像素电路12沿第一方向X排列，所述第一连接线30的至少部分区域为曲线或者折线，所述第一连接线30包括第一子连接线段301，所述第一子连接线301沿所述第一方向X延伸；其中，所述显示面板包括为所述像素电路10提供控制信号或者输入信号且沿所述第一方向X延伸的信号线43，所述第一子连接线301与所述信号线43之间无交叠。本发明实施例提供的显示面板，可以将第一连接线30设置为折线或曲线状，以将第一连接线30和信号线43之间交叠面积优化设计为较小，如将第一子连接线301与信号线43的延伸方向相同，而将另一段线路与信号线43交叉方式交叠，保证第一连接线30和信号线43之间交叠面积小，保证两者之间产生的寄生电容较小。
如图14所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述第一像素电路11和所述第二像素电路12沿第一方向X排列，所述显示面板还包括沿所述第一方向X延伸的初始化信号线44，用于为所述初始化晶体管提供所述初始化信号；其中，所述初始化信号线44与所述第一连接线30之间至少部分交叠。本发明实施例提供的初始化信号线44和第一连接线30均用于传输初始化信号，将两者相交叠设置，相当于为初始化信号线并联一传输同一信号的线路，对此即能够节省面板的空间，还能够降低初始化信号线44上的压降，保证传输信号的稳定性高。
或者如图15所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述第一像素电路11和所述第二像素电路12沿第一方向X排列，所述第一连接线30沿所述第一方向X延伸；其中，所述显示面板还包括沿第二方向Y延伸的初始化信号线44，用于为所述初始化晶体管提供初始化信号，所述第一方向X和所述第二方向Y相交。本发明实施例提供的像素电路可以呈多行*多列的阵列方式排列，其中第一方向X可以为像素电路行的延伸方向(亦即多个像素电路列的排列方向)，第二方向Y可以为像素电路列的延伸方向。其中，本发明实施例提供的第一方向X上的像素电路10中初始化晶体管的有源层通过第一连接线30相连接，第二方向Y上的像素电路10中初始化晶体管接入初始化信号线44，进而通过第一连接线30和初始化信号线44将所有初始化晶体管的有源层组成连接性网格，当初始化信号线44提供初始化信号时，初始化信号在第一方向X和第二方向Y上都得以传输，提高显示面板各处接收初始化信号的一致性。
在本发明一实施例中，如图3所示，本发明提供的所述预设节点Q为所述驱动晶体管的栅极；其中，所述驱动晶体管T0为PMOS型晶体管，所述第一连接线30与所述像素电路10中的硅晶体管SiTFT的有源层之间无交叠；具体的，硅晶体管SiTFT一般为PMOS型晶体管，当驱动晶体管T0文件PMOS型晶体管时，初始化信号为低电平信号而对其进行初始化处理，此时，第一连接线30上传输低电平信号，如果其与PMOS型的硅晶体管SiTFT的有源层之间交叠，则会导致原本处于截止状态的PMOS型的硅晶体管SiTFT导通，影响电路的正常工作。
或者，所述驱动晶体管T0为NMOS型晶体管，所述第一连接线30与所述像素电路10中的氧化物半导体晶体管IGZO的有源层之间无交叠；具体的，氧化物半导体晶体管IGZO一般为NMOS型晶体管，当驱动晶体管T0为NMOS型晶体管时，初始化信号为高电平信号而对其进行初始化处理，此时，第一连接线30上传输高电平信号，如果其与NMOS型的氧化物半导体晶体管IGZO的有源层之间交叠，则会导致原本处于截止状态的NMOS型的氧化物半导体晶体管IGZO导通，影响电路的正常工作。
在本发明一实施例中，如图4所示，本发明实施例提供的所述预设节点Q为所述发光元件20的阳极；所述第一连接线30与所述像素电路10中的硅晶体管SiTFT的有源层之间无交叠。具体的，发光元件20的阳极用初始化信号为低电平信号，此时，第一连接线30上传输的是低电平信号，如果其与PMOS型的硅晶体管SiTFT的有源层之间交叠，则会导致原本处于截止状态的PMOS型的硅晶体管SiTFT导通，影响电路的正常工作。
如图16所示，为本发明实施例提供的又一种显示面板的结构示意图，本发明实施例提供的初始化晶体管的有源层中，其连接位置固定。所述第一初始化晶体管的有源层Mx10和所述第二初始化晶体管的有源层Mx20与所述第一连接线30连接的部分311沿第三方向S延伸，所述第一连接线30的其余部分312沿第四方向Z延伸，所述第三方向S与所述第四方向Z相交。进而，能够避免第一连接线30与有源层沿同一方向延伸时，导致第一连接线30覆盖有源层的情况出现，避免产生额外的寄生电容，且有利于有源层与第一连接线30之间的相连。
如图17所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，所述像素电路10包括沿第五方向H重复排列的像素电路组101，所述像素电路组101包括相邻设置的所述第一像素电路11和所述第二像素电路12；沿所述第五方向H，相邻两像素电路组101之间的初始化晶体管的有源层之间的间距d1大于所述像素电路组101内的所述第一像素电路11和所述第二像素电路12中的初始化晶体管的有源层之间的间距d2；其中，相邻两像素电路组101的所述像素电路的初始化晶体管的有源层之间不通过所述第一连接线30连接。
如图18所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述显示面板包括第一电压信号线和数据信号线，所述第一电压信号线用于为所述像素电路10提供第一电压信号PVDD，所述数据信号线用于为所述像素电路提供数据信号Vdata；其中，所述第一连接线30与所述第一电压信号线和所述数据信号线沿相同的方向延伸，所述第一连接线30与所述第一电压信号线和所述数据信号线之间均无交叠。
可以理解的，本发明实施例提供的第一连接线与第一电压信号线和数据信号线之间均无交叠设置，进而能够避免第一连接线与第一电压信号线和数据信号线之间形成寄生电容，保证各线路信号传输的稳定性。
或者，在本发明一实施例中，本发明提供的所述第一连接线与所述第一电压信号线之间的交叠面积S1大于所述第一连接线与所述数据信号线之间的交叠面积S2，S2≥0。其中，第一电压信号线传输的信号PVDD为固定电位信号而相对稳定，而数据信号线传输的信号Vdata为变化的，第一连接线与数据信号线交叠产生的寄生电容会造成干扰，影响数据信号线传输且决定驱动电流大小的信号Vdata稳定性，故而将第一连接线与第一电压信号线之间的交叠面积设计为大于第一连接线与数据信号线之间的交叠面积。
如图19所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述第一连接线30包括第一子线段313和第二子线段314，所述第一子线段313直接与所述第一初始化晶体管的有源层Mx10连接，以及，第一子线段313还包括与第二初始化晶体管的有源层Mx20相连的部分，所述第二子线段314位于所述第一子线段313背离所述第一初始化晶体管的有源层Mx10的一侧；其中，所述第二子线段314的宽度大于所述第一子线段313的宽度。进而，通过将第二子线段314的宽度设置为大于第一子线段313的宽度，既能够减小第一连接线30的阻抗，还能够避免额外增加像素电路10的面积。
如图20所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述像素电路还包括第一导电层50，所述第一导电层50位于所述硅晶体管SiTFT的有源层朝向所述显示面板的衬底基板100的一侧；其中，所述第一连接线30与所述第一导电层50相互连接。本发明实施例提供的显示面板中，硅晶体管SiTFT的有源层下方设置有第一导电层50，第一导电层50上可以施加固定信号，进而有利于提升硅晶体管SiTFT的稳定性。由此，本发明实施例将第一连接线30与第一导电层50连通，以将固定电位的初始化信号传输至第一导电层50，避免单独设置走线为第一导电层50传输信号；尤其的，传输信号的走线为金属走线时会影响显示面板的透过率。
如图21所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的所述显示面板包括第一显示区AA1和第二显示区AA2，所述第二显示区AA2对应设置有摄像元件或者光感指纹识别元件；其中，所述第一像素电路11和所述第二像素电路12位于所述第二显示区AA2。本发明实施例提供的显示面板包括屏下摄像头区域或屏下指纹识别区域，由于需要此区域具有较大的透过率，进而需要减少一些走线，对此，可以设置透光的第一连接线替代现有传输初始化信号的信号线，来增加此区域的透过率。
如图21所示，所述第一显示区AA1包括为所述初始化晶体管提供初始化信号的初始化信号线44，所述初始化信号线44连接于所述第一初始化晶体管的有源层Mx10，且所述第一初始化晶体管的有源层Mx10通过所述第一连接线30连接至所述第二初始化晶体管的有源层Mx20。
相应的，本发明实施例还提供了一种显示装置，包括上述任意一实施例提供的显示面板。
如图22所示，为本发明实施例提供的一种显示装置的结构示意图，其中，本发明实施例提供的显示装置1000可以为移动终端设备。
在本发明其他实施例中，本发明提供的显示装置还可以为手机、电脑、车载终端等电子显示设备，对此本发明不做具体限制。
本发明实施例提供了一种显示面板及显示装置，第一像素电路的第一初始化晶体管的有源层，与第二像素电路的第二初始化晶体管的有源层通过第一连接线连接，以将不同区域处初始化晶体管的有源层连接在一起，进而在其中一初始化晶体管接入初始化信号后，能够将初始化信号通过第一连接线传递至另一初始化晶体管，从而避免仅通过具有压降的信号线来传递初始化信号，从而产生的不同区域初始化晶体管接入的初始化信号差异性大的问题，保证显示面板不同区域处的初始化晶体管接入的初始化信号均一性高。
同时，通过第一连接线将第一初始化晶体管的有源层和第二初始化晶体管的有源层相连，能够适当的减少传输初始化信号的信号线的数量，有利于减少显示面板的线路密度，从而达到提升分辨率的目的。以及，在传输初始化信号的信号线出现断线等情况时，还能够通过第一连接线将初始化信号传输至相连的初始化晶体管，提高线路的灵活性和可靠性。
并且，本发明实施例提供的第一连接线的至少部分区域与氧化物半导体晶体管的有源层位于同一层，通过调控第一连接线的电导率，以使第一连接线可以作为走线连接两个有源层，进而无需单独制备用于制作第一连接线的导电薄膜，减少制备显示面板的工艺流程，且避免增大其他导电膜层的走线布局负担。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (20)

1.一种显示面板，其特征在于，包括：
像素电路和发光元件；
所述像素电路包括驱动晶体管和初始化晶体管，所述初始化晶体管用于为预设节点提供初始化信号，所述预设节点为所述驱动晶体管的栅极或者所述发光元件的阳极；
所述像素电路包括氧化物半导体晶体管和硅晶体管，所述氧化物半导体晶体管的有源层包含氧化物半导体，所述硅晶体管的有源层包含硅；
所述像素电路包括第一像素电路和第二像素电路，所述第一像素电路包括第一初始化晶体管，所述第二像素电路包括第二初始化晶体管，所述第一初始化晶体管的有源层与所述第二初始化晶体管的有源层通过第一连接线连接，所述第一连接线的至少部分区域与所述氧化物半导体晶体管的有源层位于同一层。
2.根据权利要求1所述的显示面板，其特征在于，
所述第一连接线与所述初始化晶体管的有源层均包含氧化物半导体；且，
所述第一连接线的电导率大于所述初始化晶体管的有源层的沟道区的电导率。
3.根据权利要求1所述的显示面板，其特征在于，
所述第一像素电路和所述第二像素电路沿第一方向排列，所述第一连接线由所述第一初始化晶体管的有源层沿所述第一方向延伸至所述第二初始化晶体管的有源层。
4.根据权利要求3所述的显示面板，其特征在于，
所述显示面板包括第一信号线，所述第一信号线沿所述第一方向延伸，且所述第一信号线为所述像素电路提供控制信号或者输入信号；其中，
所述第一信号线与所述第一连接线之间无交叠。
5.根据权利要求3所述的显示面板，其特征在于，
所述像素电路还包括第三像素电路，所述第三像素电路包括第三初始化晶体管，所述第一像素电路与所述第三像素电路沿第二方向排列，所述第一方向与所述第二方向相交；其中，
所述第一初始化晶体管的有源层与所述第三初始化晶体管的有源层通过沿所述第二方向延伸的第二连接线连接，且所述第二连接线的至少部分区域与所述初始化晶体管的有源层位于同一层。
6.根据权利要求5所述的显示面板，其特征在于，
所述显示面板包括集成芯片，所述集成芯片位于所述显示面板的显示区沿所述第二方向排布的一侧边框，所述集成芯片为所述像素电路提供所述初始化信号；其中，
所述第二连接线的宽度大于所述第一连接线的宽度。
7.根据权利要求5所述的显示面板，其特征在于，
所述显示面板包括第二信号线，所述第二信号线沿所述第二方向延伸，且所述第二信号线为所述像素电路提供控制信号或者输入信号；其中，
所述第二连接线与所述第二信号线之间无交叠。
8.根据权利要求1所述的显示面板，其特征在于，
所述第一像素电路和所述第二像素电路沿第一方向排列，所述第一连接线的至少部分区域为曲线或者折线，所述第一连接线包括第一子连接线，所述第一子连接线段沿所述第一方向延伸；其中，
所述显示面板包括为所述像素电路提供控制信号或者输入信号且沿所述第一方向延伸的信号线，所述第一子连接线与所述信号线之间无交叠。
9.根据权利要求1所述的显示面板，其特征在于，
所述第一像素电路和所述第二像素电路沿第一方向排列，所述显示面板还包括沿所述第一方向延伸的初始化信号线，用于为所述初始化晶体管提供所述初始化信号；其中，
所述初始化信号线与所述第一连接线之间至少部分交叠。
10.根据权利要求1所述的显示面板，其特征在于，
所述第一像素电路和所述第二像素电路沿第一方向排列，所述第一连接线沿所述第一方向延伸；其中，
所述显示面板还包括沿第二方向延伸的初始化信号线，用于为所述初始化晶体管提供初始化信号，所述第一方向和所述第二方向相交。
11.根据权利要求1所述的显示面板，其特征在于，
所述预设节点为所述驱动晶体管的栅极；
所述驱动晶体管为PMOS型晶体管，所述第一连接线与所述像素电路中的硅晶体管的有源层之间无交叠；
所述驱动晶体管为NMOS型晶体管，所述第一连接线与所述像素电路中的氧化物半导体晶体管的有源层之间无交叠。
12.根据权利要求1所述的显示面板，其特征在于，
所述预设节点为所述发光元件的阳极；
所述第一连接线与所述像素电路中的硅晶体管的有源层之间无交叠。
13.根据权利要求1所述的显示面板，其特征在于，
所述第一初始化晶体管和所述第二初始化晶体管的有源层与所述第一连接线连接的部分沿第三方向延伸，所述第一连接线沿第四方向延伸，所述第三方向与所述第四方向相交。
14.根据权利要求1所述的显示面板，其特征在于，
所述像素电路包括沿第五方向重复排列的像素电路组，所述像素电路组包括相邻设置的所述第一像素电路和所述第二像素电路；
沿所述第五方向，相邻两像素电路组之间的初始化晶体管的有源层之间的间距大于所述像素电路组内的所述第一像素电路和所述第二像素电路中的初始化晶体管的有源层之间的间距；其中，
相邻两像素电路组的所述像素电路的初始化晶体管的有源层之间不通过所述第一连接线连接。
15.根据权利要求1所述的显示面板，其特征在于，
所述显示面板包括第一电压信号线和数据信号线，所述第一电压信号线用于为所述像素电路提供第一电压信号，所述数据信号线用于为所述像素电路提供数据信号；其中，
所述第一连接线与所述第一电压信号线和所述数据信号线沿相同的方向延伸，所述第一连接线与所述第一电压信号线和所述数据信号线之间均无交叠，或者，所述第一连接线与所述第一电压信号线之间的交叠面积S1大于所述第一连接线与所述数据信号线之间的交叠面积S2，S2≥0。
16.根据权利要求1所述的显示面板，其特征在于，
所述第一连接线包括第一子线段和第二子线段，所述第一子线段直接与所述第一初始化晶体管的有源层连接，所述第二子线段位于所述第一子线段背离所述第一初始化晶体管的有源层的一侧；其中，
所述第二子线段的宽度大于所述第一子线段的宽度。
17.根据权利要求1所述的显示面板，其特征在于，
所述像素电路还包括第一导电层，所述第一导电层位于所述硅晶体管的有源层朝向所述显示面板的衬底基板的一侧；其中，
所述第一连接线与所述第一导电层相互连接。
18.根据权利要求1所述的显示面板，其特征在于，
所述显示面板包括第一显示区和第二显示区，所述第二显示区对应设置有摄像元件或者光感指纹识别元件；其中，
所述第一像素电路和所述第二像素电路位于所述第二显示区。
19.根据权利要求18所述的显示面板，其特征在于，
所述第一显示区包括为所述初始化晶体管提供初始化信号的初始化信号线，所述初始化信号线连接于所述第一初始化晶体管的有源层，且所述第一初始化晶体管的有源层通过所述第一连接线连接至所述第二初始化晶体管的有源层。
20.一种显示装置，其特征在于，包括权利要求1-19任意一项所述的显示面板。
CN202111075596.8A 2021-09-14 2021-09-14 显示面板及显示装置 Pending CN113690259A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111075596.8A CN113690259A (zh) 2021-09-14 2021-09-14 显示面板及显示装置
US17/646,626 US20230080838A1 (en) 2021-09-14 2021-12-30 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111075596.8A CN113690259A (zh) 2021-09-14 2021-09-14 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN113690259A true CN113690259A (zh) 2021-11-23

Family

ID=78586509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111075596.8A Pending CN113690259A (zh) 2021-09-14 2021-09-14 显示面板及显示装置

Country Status (2)

Country Link
US (1) US20230080838A1 (zh)
CN (1) CN113690259A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치

Also Published As

Publication number Publication date
US20230080838A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
CN112117320B (zh) 一种显示面板和显示装置
CN112885850B (zh) 显示面板、显示装置
US9761578B2 (en) Display device including electrostatic discharge circuit
CN113078174B (zh) 阵列基板、显示面板及显示装置
CN115843201A (zh) 一种显示面板及显示装置
CN114495835B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN114784077A (zh) 显示面板及显示装置
JP2024517197A (ja) 表示パネル及び表示装置
CN111403460A (zh) Oled显示面板及显示装置
CN115152030B (zh) 显示面板及显示装置
KR20210022216A (ko) 표시 장치
CN113690259A (zh) 显示面板及显示装置
CN112864199B (zh) 触控显示面板及显示装置
CN115064115A (zh) 显示面板和显示装置
KR20210113531A (ko) 표시 장치
US20240074266A1 (en) Display panel and display device
US20240065057A1 (en) Fanout Lines with Shielding in an Active Area
WO2023193181A1 (zh) 像素驱动电路、显示基板和显示装置
CN115050340A (zh) 一种显示面板及显示装置
KR20210149275A (ko) 표시 패널 및 이를 포함하는 표시 장치
CN116190388A (zh) 一种显示面板及显示装置
CN117577040A (zh) 一种显示面板及显示装置
CN117642804A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
KR20240048030A (ko) 표시 장치
CN113611713A (zh) 阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination