CN115101005B - 像素电路及显示面板 - Google Patents

像素电路及显示面板 Download PDF

Info

Publication number
CN115101005B
CN115101005B CN202210789649.0A CN202210789649A CN115101005B CN 115101005 B CN115101005 B CN 115101005B CN 202210789649 A CN202210789649 A CN 202210789649A CN 115101005 B CN115101005 B CN 115101005B
Authority
CN
China
Prior art keywords
transistor
potential
electrically connected
pixel circuit
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210789649.0A
Other languages
English (en)
Other versions
CN115101005A (zh
Inventor
谢少朋
胡亮
霍雯雪
徐凤超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210789649.0A priority Critical patent/CN115101005B/zh
Publication of CN115101005A publication Critical patent/CN115101005A/zh
Application granted granted Critical
Publication of CN115101005B publication Critical patent/CN115101005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种像素电路及显示面板，属于显示技术领域，该像素电路包括驱动晶体管、初始化晶体管以及电位调整模块，初始化晶体管的源极/漏极中的一个与驱动晶体管的源极电性连接，初始化晶体管的源极/漏极中的另一个与参考电压传输线电性连接，初始化晶体管的栅极与读取控制线电性连接，电位调整模块与驱动晶体管的源极电性连接，通过电位调整模块进一步降低驱动晶体管的源极电位，驱动晶体管的阈值电压的可侦测范围的正向极限值得以提高，进而扩大了驱动晶体管的阈值电压的可侦测范围。

Description

像素电路及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种像素电路及显示面板。
背景技术
随着使用时间的增加，像素电路中晶体管的阈值电压、发光器件的稳定性会发生变化，这会导致显示亮度的衰退，严重影响显示效果。因此，一般对显示面板进行补偿以改善显示效果。根据补偿信号的来源，像素电路的补偿方式可以分为内部补偿与外部补偿。
相对内部补偿型像素电路，外部补偿型像素电路虽然对驱动晶体管的阈值电压(Vth)的侦测、补偿范围大，但存在侦测时间长的问题即无法进行实时补偿，只能在开关机时刻进行补偿，同时外部补偿型像素电路需要额外的集成电路进行Vth的存储、计算，这提高了各方面的成本。
因此，有必要提供一种扩大阈值电压可侦测范围的内部补偿型像素电路。
发明内容
本申请提供一种像素电路及显示面板，以缓解阈值电压侦测范围较小的技术问题。
第一方面，本申请提供一种像素电路，该像素电路包括驱动晶体管、初始化晶体管以及电位调整模块，初始化晶体管的源极/漏极中的一个与驱动晶体管的源极电性连接，初始化晶体管的源极/漏极中的另一个与参考电压传输线电性连接，初始化晶体管的栅极与读取控制线电性连接；电位调整模块与驱动晶体管的源极电性连接，用于降低驱动晶体管的源极电位。
在其中一些实施方式中，在一帧中，初始化晶体管的导通时段早于电位调整模块的工作时段，工作时段为电位调整模块降低驱动晶体管的源极电位的时间段。
在其中一些实施方式中，电位调整模块包括电位调整晶体管，电位调整晶体管的源极/漏极中的一个与驱动晶体管的源极电性连接，电位调整晶体管的源极/漏极中的另一个电位调整线电性连接，电位调整晶体管的栅极与电位控制线电性连接。
在其中一些实施方式中，在一帧中，初始化晶体管、电位调整晶体管先后依次导通。
在其中一些实施方式中，电位调整模块还包括第一电容，第一电容的一端与驱动晶体管的源极电性连接，第一电容的另一端与电位调整晶体管的源极/漏极中的一个电性连接。
在其中一些实施方式中，在一帧的第一时段中，初始化晶体管、电位调整晶体管同时导通；在一帧的第二时段中，初始化晶体管截止，电位调整晶体管保持导通；其中，第一时段早于第二时段。
在其中一些实施方式中，像素电路还包括发光控制晶体管，发光控制晶体管的源极/漏极中的一个与驱动晶体管的漏极电性连接，发光控制晶体管的源极/漏极中的另一个与电源正端电性连接，发光控制晶体管的栅极与发光控制线电性连接；其中，发光控制晶体管处于截止状态时，电位调整模块降低驱动晶体管的源极电位。
在其中一些实施方式中，发光控制晶体管处于截止状态且电位调整晶体管处于导通状态时，电位调整线的电位由高电位切换至低电位。
在其中一些实施方式中，像素电路还包括写入晶体管，写入晶体管的源极/漏极中的一个与驱动晶体管的栅极电性连接，写入晶体管的源极/漏极中的另一个与数据线电性连接，写入晶体管的栅极与写入控制线电性连接；其中，数据线用于传输数据信号；发光控制晶体管处于截止状态且电位调整晶体管处于导通状态时，写入晶体管处于导通状态且数据信号的电位处于低电位。
在其中一些实施方式中，像素电路还包括发光器件、存储电容以及第二电容，发光器件的阳极与驱动晶体管的源极电性连接，发光器件的阴极与电源负端电性连接；存储电容的一端与驱动晶体管的栅极电性连接，存储电容的另一端与驱动晶体管的源极电性连接；第二电容的一端与电源正端电性连接，第二电容的另一端与驱动晶体管的源极电性连接。
在其中一些实施方式中，像素电路在一帧中的工作阶段包括先后依次发生的初始化阶段、电位调整阶段以及阈值电压提取及存储阶段；其中，初始化晶体管在初始化阶段中处于导通状态；电位调整模块在电位调整阶段中降低驱动晶体管的源极电位。
第二方面，本申请提供一种显示面板，该显示面板包括多个上述至少一实施方式中的像素电路。
本申请提供的像素电路及显示面板，通过电位调整模块进一步降低驱动晶体管的源极电位，驱动晶体管的阈值电压的可侦测范围的正向极限值得以提高，进而扩大了驱动晶体管的阈值电压的可侦测范围。
又，相较于传统的像素电路，由于本申请的像素电路具有较大的阈值电压可侦测范围，进而使得本申请的像素电路也具有较大的阈值电压补偿范围，进而使得内部补偿型像素电路在大尺寸显示面板中得以应用提供了一种可能。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为相关技术中像素电路的结构示意图。
图2为图1所示像素电路的时序示意图。
图3为本申请实施例提供的像素电路的结构示意图。
图4为图3所示像素电路的时序示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1为相关技术中像素电路的结构示意图，该像素电路包括写入晶体管T1、驱动晶体管T2、发光控制晶体管T4、初始化晶体管T3、存储电容C1、第二电容C2以及发光器件LED。
其中，发光控制晶体管T4的源极/漏极中的一个与驱动晶体管T2的漏极电性连接，发光控制晶体管T4的源极/漏极中的另一个与电源正端电性连接，发光控制晶体管T4的栅极与发光控制线电性连接。
驱动晶体管T2的栅极与存储电容C1的一端、写入晶体管T1的源极/漏极中的一个电性连接，驱动晶体管T2的源极与存储电容C1的另一端、第二电容C2的一端、发光器件LED的阳极以及初始化晶体管T3的源极/漏极中的一个电性连接。
第二电容C2的另一端与电源正端电性连接。写入晶体管T1的源极/漏极中的另一个与数据线电性连接，写入晶体管T1的栅极与写入控制线电性连接。发光器件LED的阴极与电源负端电性连接。初始化晶体管T3的源极/漏极中的另一个与参考电压传输线电性连接，初始化晶体管T3的栅极与读取控制线电性连接。
其中，发光控制线用于传输发光控制信号EM。写入控制线用于传输写入控制信号WR。读取控制线用于传输读取控制信号RD。数据线用于传输数据信号Data。参考电压传输线用于传输参考电压信号Vref。电源正端用于传输正电源信号VDD，电源负端用于传输负电源信号VSS。
图2为图1所示像素电路的时序示意图，图1所示像素电路的工作阶段包括以下几个阶段：
初始化阶段S1：发光控制信号EM、写入控制信号WR以及读取控制信号RD处于高电位，写入晶体管T1、初始化晶体管T3以及发光控制晶体管T4处于打开/导通状态，驱动晶体管T2的栅极即G点写入数据信号Data的低电位即VData_L，驱动晶体管T2的源极即S点写入参考电压信号Vref的电位，以清空G点、S点的原有电位。
阈值电压提取及存储阶段S2：读取控制信号RD处于低电位，初始化晶体管T3处于关闭/截止状态，写入控制信号WR处于高电位，写入晶体管T1处于打开/导通状态，G点保持VData_L，S点电位被正电源信号VDD经由发光控制晶体管T4、驱动晶体管T2由参考电压信号Vref的电位充电至VData_L-Vth截止，至此探测并存储驱动晶体管T2的阈值电压即Vth。另外，需保证此阶段中发光器件LED不发光即小于发光器件LED的开启电压(Vth_LED)。因此，Vth的可探测范围为：负Vth需要大于(VData_L-VDD)或者(VData_L-Vth_LED-VSS)；正Vth需要小于(VData_L-Vref)。
写入阶段S3：发光控制信号EM处于低电位，发光控制晶体管T4处于关闭/截止状态，写入控制信号WR处于高电位，写入晶体管T1处于打开/导通状态，数据信号Data的电位由VData_L切换至高电位即VData_H，此时初始化晶体管T3处于关闭/截止状态，G点的电位即Vg等于VData_H，S点的电位即Vs为如下所示：
Vs＝(VData_L–Vth)+(VData_H-VData_L)*C1/(C1+C2)
那么G点与S点之间的压差即Vgs为如下所示：
Vgs＝Vg-Vs＝(VData_H-VData_L)*C2/(C1+C2)+Vth
发光显示阶段S4：发光控制信号EM变为高电位，发光控制晶体管T4处于打开/导通状态，写入控制信号WR变为低电位，写入晶体管T1处于关闭/截止状态，发光电流即ILED依次经发光控制晶体管T4、驱动晶体管T2以及发光器件LED，发光器件LED进行发光，此时，ILED＝1/2K(Vgs-Vth)2，如此消去了驱动晶体管T2的阈值电压即Vth对发光亮度的影响。
其中，在上述计算式中，C1用于表征存储电容C1的电容量，C2用于表征第二电容C2的电容量。
综上所述，在图1、图2所示的像素电路中，驱动晶体管T2的Vth的正向极限值需要小于(Data_L-Vref)，这导致了上述提及的阈值电压侦测范围较小的技术问题。
因此，有鉴于上述提及的阈值电压侦测范围较小的技术问题，本实施例提供了一种像素电路，请参阅图3、图4，如图3所示，该像素电路包括驱动晶体管T2、初始化晶体管T3以及电位调整模块100，初始化晶体管T3的源极/漏极中的一个与驱动晶体管T2的源极电性连接，初始化晶体管T3的源极/漏极中的另一个与参考电压传输线电性连接，初始化晶体管T3的栅极与读取控制线电性连接；电位调整模块100与驱动晶体管T2的源极电性连接，用于降低驱动晶体管T2的源极电位。
可以理解的是，本实施例提供的像素电路，通过电位调整模块100进一步降低驱动晶体管T2的源极电位，驱动晶体管T2的阈值电压的可侦测范围的正向极限值得以提高，进而扩大了驱动晶体管T2的阈值电压的可侦测范围。需要进行说明的是，扩大驱动晶体管T2的阈值电压的可侦测范围，对应地，可以扩大驱动晶体管T2的阈值电压的可补偿范围。
又，相较于传统的像素电路，由于本实施例的像素电路具有较大的阈值电压可侦测范围，进而使得实施例的像素电路也具有较大的阈值电压补偿范围，进而使得内部补偿型像素电路在大尺寸显示面板中得以应用提供了一种可能。
在其中一个实施例中，驱动晶体管T2的漏极可以与电源正端直接电性连接，其同样可以扩大驱动晶体管T2的阈值电压的可侦测范围。
在其中一个实施例中，在一帧中，初始化晶体管T3的导通时段早于电位调整模块100的工作时段，工作时段为电位调整模块100降低驱动晶体管T2的源极电位的时间段。
需要进行说明的是，在本实施例中，参考电压传输线通过初始化晶体管T3对S点的电位先进行初始化，然后电位调整模块100再由高至低的降低S点的电位，如此可以提高驱动晶体管T2的阈值电压的可侦测范围的正向极限值。
在其中一个实施例中，电位调整模块100包括电位调整晶体管T5，电位调整晶体管T5的源极/漏极中的一个与驱动晶体管T2的源极电性连接，电位调整晶体管T5的源极/漏极中的另一个电位调整线电性连接，电位调整晶体管T5的栅极与电位控制线电性连接。
需要进行说明的是，在本实施例中，参考电压传输线通过初始化晶体管T3对S点的电位进行初始化，然后电位调整线通过电位调整晶体管T5由高至低的降低S点的电位，如此同样可以提高驱动晶体管T2的阈值电压的可侦测范围的正向极限值。
在其中一个实施例中，在一帧中，初始化晶体管T3、电位调整晶体管T5先后依次导通。
需要进行说明的是，在本实施例中，参考电压传输线通过初始化晶体管T3对S点的电位先进行初始化，然后电位调整线通过电位调整晶体管T5再由高至低的降低S点的电位，如此同样可以提高驱动晶体管T2的阈值电压的可侦测范围的正向极限值。
在其中一个实施例中，电位调整模块100还包括第一电容C3，第一电容C3的一端与驱动晶体管T2的源极电性连接，第一电容C3的另一端与电位调整晶体管T5的源极/漏极中的一个电性连接。
需要进行说明的是，在本实施例中，增加第一电容C3可以延缓电位调整线通过电位调整晶体管T5改变S点电位的时间。
在其中一个实施例中，像素电路还包括发光控制晶体管T4，发光控制晶体管T4的源极/漏极中的一个与驱动晶体管T2的漏极电性连接，发光控制晶体管T4的源极/漏极中的另一个与电源正端电性连接，发光控制晶体管T4的栅极与发光控制线电性连接；其中，发光控制晶体管T4处于截止状态时，电位调整模块100降低驱动晶体管T2的源极电位。
需要进行说明的是，本实施例在发光控制晶体管T4处于截止状态时通过电位调整模块100降低驱动晶体管T2的源极电位，可以进一步截断电源正端对驱动晶体管T2的漏极即D点的电位影响，进而避免联动影响到S点的电位，提高了确定驱动晶体管T2的阈值电压的可侦测范围的正向极限值的精确度。
在其中一个实施例中，发光控制晶体管T4处于截止状态且电位调整晶体管T5处于导通状态时，电位调整线的电位由高电位切换至低电位。
在其中一个实施例中，像素电路还包括写入晶体管T1，写入晶体管T1的源极/漏极中的一个与驱动晶体管T2的栅极电性连接，写入晶体管T1的源极/漏极中的另一个与数据线电性连接，写入晶体管T1的栅极与写入控制线电性连接；其中，数据线用于传输数据信号Data；发光控制晶体管T4处于截止状态且电位调整晶体管T5处于导通状态时，写入晶体管T1处于导通状态且数据信号Data的电位处于低电位。
需要进行说明的是，本实施例可以确保此状态下驱动晶体管T2的栅极电位处于数据信号Data的低电位，以保证发光器件LED的不发光状态。
在其中一个实施例中，像素电路还包括发光器件LED，发光器件LED的阳极与驱动晶体管T2的源极电性连接，发光器件LED的阴极与电源负端电性连接。
需要进行说明的是，发光器件LED可以为有机发光二极管、微发光二极管、迷你发光二极管或者量子点发光二极管中的一种。
在其中一个实施例中，像素电路还包括存储电容C1，存储电容C1的一端与驱动晶体管T2的栅极电性连接，存储电容C1的另一端与驱动晶体管T2的源极电性连接。
在其中一个实施例中，像素电路还包括第二电容C2，第二电容C2的一端与电源正端电性连接，第二电容C2的另一端与驱动晶体管T2的源极电性连接。
需要进行说明的是，上述写入晶体管T1、驱动晶体管T2、初始化晶体管T3、电位调整晶体管T5以及发光控制晶体管T4中的至少一个可以但不限于为N沟道型薄膜晶体管，具体还可以为金属氧化物薄膜晶体管，进一步地也可以为铟镓锌氧化物薄膜晶体管。上述写入晶体管T1、驱动晶体管T2、初始化晶体管T3、电位调整晶体管T5以及发光控制晶体管T4中的至少一个也可以为P沟道型薄膜晶体管，具体还可以为多晶硅薄膜晶体管，进一步地还可以为低温多晶硅薄膜晶体管。
其中，电位控制线用于传输电位控制信号EM2。电位调整线用于传输电位调整信号，该电位调整信号可以为时钟信号CK或者斜坡信号。
图4为图3所示像素电路的时序示意图，图3所示像素电路的工作阶段可以包括以下阶段：
初始化阶段S1：发光控制信号EM、写入控制信号WR、读取控制信号RD以及电位控制信号EM2处于高电位，写入晶体管T1、初始化晶体管T3、发光控制晶体管T4以及电位调整晶体管T5处于打开/导通状态，驱动晶体管T2的栅极即G点写入数据信号Data的低电位即VData_L，驱动晶体管T2的源极即S点写入参考电压信号Vref的电位，以清空G点、S点的原有电位，A点写入时钟信号CK的高电位即CK_H。
电位调整阶段S12：读取控制信号RD、发光控制信号EM处于低电位，写入控制信号WR、电位控制信号EM2处于高电位，初始化晶体管T3、发光控制晶体管T4处于关闭/截止状态，写入晶体管T1、电位调整晶体管T5处于打开/导通状态，时钟信号CK由高电位CK_H变为低电位CK_L，S点的电位即Vs1为如下所示：
Vs1＝Vref–(CK_H–CK_L)*C3/(C1+C2+C3)
阈值电压提取及存储阶段S2：读取控制信号RD、电位控制信号EM2处于低电位，初始化晶体管T3、电位调整晶体管T5处于关闭/截止状态，写入控制信号WR、发光控制信号EM处于高电位，写入晶体管T1、发光控制晶体管T4处于打开/导通状态，G点保持VData_L，S点电位被正电源信号VDD经由发光控制晶体管T4、驱动晶体管T2由参考电压信号Vref的电位充电至Data_L-Vth截止，至此探测并存储驱动晶体管T2的阈值电压即Vth。另外，需保证此阶段中发光器件LED不发光即小于发光器件LED的开启电压(Vth_LED)。因此，Vth的可探测范围为：负Vth需要大于(Data_L-VDD)或者(Data_L-Vth_LED-VSS)；正Vth需要小于(Data_L-Vs1)，代入Vs1的上述计算式得到Vth的正向极限值，也就是说，正Vth需要小于(Data_L-Vref)+(CK_H–CK_L)*C3/(C1+C2+C3)。由此可见，相比于图1所示的像素电路，图3所示像素电路中驱动晶体管T2的阈值电压的正向极限值增大了(CK_H–CK_L)*C3/(C1+C2+C3)。
写入阶段S3：发光控制信号EM、读取控制信号RD以及电位控制信号EM2处于低电位，发光控制晶体管T4、初始化晶体管T3以及电位调整晶体管T5处于关闭/截止状态，写入控制信号WR处于高电位，写入晶体管T1处于打开/导通状态，数据信号Data的电位由VData_L切换至高电位即VData_H，G点的电位即Vg等于VData_H，S点的电位即Vs为如下所示：
Vs＝(VData_L–Vth)+(VData_H-VData_L)*C1/(C1+C2)
那么G点与S点之间的压差即Vgs为如下所示：
Vgs＝Vg-Vs＝(VData_H-VData_L)*C2/(C1+C2)+Vth
发光显示阶段S4：发光控制信号EM变为高电位，发光控制晶体管T4处于打开/导通状态，写入控制信号WR变为低电位，写入晶体管T1处于关闭/截止状态，发光电流即ILED依次经发光控制晶体管T4、驱动晶体管T2以及发光器件LED，发光器件LED进行发光，此时，ILED＝1/2K(Vgs-Vth)2，如此消去了驱动晶体管T2的阈值电压即Vth对发光亮度的影响。
其中，在上述计算式中，C3用于表征第一电容C3的电容量，VDD用于表征正电源信号VDD的电位，VSS用于表征负电源信号VSS的电位。
综上所述，相比于图1所示的像素电路，图3所示像素电路中驱动晶体管T2的阈值电压的正向极限值增大了(CK_H–CK_L)*C3/(C1+C2+C3)。其中，通过调整时钟信号CK的高电位与低电位之间的压差和/或第一电容C3的大小，可将原本个位数的正向极限值增大，甚至可以达到十几伏特，这极大增加了晶体管的阈值电压的可偏移/漂移范围，使得图3所示像素电路被应用在大尺寸显示面板中成为一种可能。
在其中一个实施例中，像素电路在一帧中的工作阶段包括先后依次发生的初始化阶段、电位调整阶段以及阈值电压提取及存储阶段；其中，初始化晶体管T3在初始化阶段中处于导通状态；电位调整模块100在电位调整阶段中降低驱动晶体管T2的源极电位。
在其中一个实施例中，本申请提供一种显示面板，该显示面板包括多个上述至少一实施例中的像素电路。
可以理解的是，本实施例提供的显示面板，通过电位调整模块100进一步降低驱动晶体管T2的源极电位，驱动晶体管T2的阈值电压的可侦测范围的正向极限值得以提高，进而扩大了驱动晶体管T2的阈值电压的可侦测范围。
又，相较于传统的像素电路，由于本实施例的像素电路具有较大的阈值电压可侦测范围，进而使得本实施例的像素电路也具有较大的阈值电压补偿范围，进而使得内部补偿型像素电路在大尺寸显示面板中得以应用提供了一种可能。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的像素电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种像素电路，其特征在于，包括：
驱动晶体管；
初始化晶体管，所述初始化晶体管的源极/漏极中的一个与所述驱动晶体管的源极电性连接，所述初始化晶体管的源极/漏极中的另一个与参考电压传输线电性连接，所述初始化晶体管的栅极与读取控制线电性连接；以及
电位调整模块，所述电位调整模块与所述驱动晶体管的源极电性连接，用于降低所述驱动晶体管的源极电位；
其中，所述电位调整模块包括电位调整晶体管，所述电位调整晶体管的源极/漏极中的一个与所述驱动晶体管的源极电性连接，所述电位调整晶体管的源极/漏极中的另一个与电位调整线电性连接，所述电位调整晶体管的栅极与电位控制线电性连接，所述电位调整线用于传输电位调整信号，所述电位调整信号为时钟信号或者斜坡信号；
所述电位调整模块还包括第一电容，所述第一电容的一端与所述驱动晶体管的源极电性连接，所述第一电容的另一端与所述电位调整晶体管的源极/漏极中的一个电性连接；
在一帧的第一时段中，所述初始化晶体管、所述电位调整晶体管同时导通；在一帧的第二时段中，所述初始化晶体管截止，所述电位调整晶体管保持导通；其中，所述第一时段早于所述第二时段。
2.根据权利要求1所述的像素电路，其特征在于，在一帧中，所述初始化晶体管的导通时段早于所述电位调整模块的工作时段，所述工作时段为所述电位调整模块降低所述驱动晶体管的源极电位的时间段。
3.根据权利要求1所述的像素电路，其特征在于，在一帧中，所述初始化晶体管、所述电位调整晶体管先后依次导通。
4.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括发光控制晶体管，所述发光控制晶体管的源极/漏极中的一个与所述驱动晶体管的漏极电性连接，所述发光控制晶体管的源极/漏极中的另一个与电源正端电性连接，所述发光控制晶体管的栅极与发光控制线电性连接；
其中，所述发光控制晶体管处于截止状态时，所述电位调整模块降低所述驱动晶体管的源极电位。
5.根据权利要求4所述的像素电路，其特征在于，所述发光控制晶体管处于截止状态且所述电位调整晶体管处于导通状态时，所述电位调整线的电位由高电位切换至低电位。
6.根据权利要求5所述的像素电路，其特征在于，所述像素电路还包括写入晶体管，所述写入晶体管的源极/漏极中的一个与所述驱动晶体管的栅极电性连接，所述写入晶体管的源极/漏极中的另一个与数据线电性连接，所述写入晶体管的栅极与写入控制线电性连接；
其中，所述数据线用于传输数据信号；所述发光控制晶体管处于截止状态且所述电位调整晶体管处于导通状态时，所述写入晶体管处于导通状态且所述数据信号的电位处于低电位。
7.根据权利要求6所述的像素电路，其特征在于，所述像素电路还包括：
发光器件，所述发光器件的阳极与所述驱动晶体管的源极电性连接，所述发光器件的阴极与电源负端电性连接；
存储电容，所述存储电容的一端与所述驱动晶体管的栅极电性连接，所述存储电容的另一端与所述驱动晶体管的源极电性连接；以及
第二电容，所述第二电容的一端与所述电源正端电性连接，所述第二电容的另一端与所述驱动晶体管的源极电性连接。
8.根据权利要求1-7任一项所述的像素电路，其特征在于，所述像素电路在一帧中的工作阶段包括先后依次发生的初始化阶段、电位调整阶段以及阈值电压提取及存储阶段；
其中，所述初始化晶体管在所述初始化阶段中处于导通状态；所述电位调整模块在所述电位调整阶段中降低所述驱动晶体管的源极电位。
9.一种显示面板，其特征在于，包括多个如权利要求1至8任一项所述的像素电路。
CN202210789649.0A 2022-07-05 2022-07-05 像素电路及显示面板 Active CN115101005B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210789649.0A CN115101005B (zh) 2022-07-05 2022-07-05 像素电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210789649.0A CN115101005B (zh) 2022-07-05 2022-07-05 像素电路及显示面板

Publications (2)

Publication Number Publication Date
CN115101005A CN115101005A (zh) 2022-09-23
CN115101005B true CN115101005B (zh) 2023-07-25

Family

ID=83296368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210789649.0A Active CN115101005B (zh) 2022-07-05 2022-07-05 像素电路及显示面板

Country Status (1)

Country Link
CN (1) CN115101005B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081190A (zh) * 2019-12-18 2020-04-28 深圳市华星光电半导体显示技术有限公司 Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法
CN113112961A (zh) * 2021-04-12 2021-07-13 深圳市华星光电半导体显示技术有限公司 显示驱动电路及显示驱动电路的驱动方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4259592B2 (ja) * 2006-09-13 2009-04-30 セイコーエプソン株式会社 電気光学装置および電子機器
KR102006702B1 (ko) * 2013-05-06 2019-10-01 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
CN106652912B (zh) * 2016-12-13 2020-05-19 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
KR102477493B1 (ko) * 2017-12-07 2022-12-14 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN111971738B (zh) * 2018-03-28 2022-12-27 夏普株式会社 显示装置及其驱动方法
CN114120910A (zh) * 2021-12-13 2022-03-01 深圳市华星光电半导体显示技术有限公司 像素补偿驱动电路及显示面板
CN114360448A (zh) * 2022-01-12 2022-04-15 深圳市华星光电半导体显示技术有限公司 发光电路及显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081190A (zh) * 2019-12-18 2020-04-28 深圳市华星光电半导体显示技术有限公司 Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法
CN113112961A (zh) * 2021-04-12 2021-07-13 深圳市华星光电半导体显示技术有限公司 显示驱动电路及显示驱动电路的驱动方法

Also Published As

Publication number Publication date
CN115101005A (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
CN109903724B (zh) 一种像素电路、像素电路的驱动方法和显示面板
US20220375395A1 (en) Resetting control signal generation circuitry, method and module, and display device
US11694618B2 (en) Pixel driving circuit and display panel
CN113035133A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN113744683B (zh) 像素电路、驱动方法和显示装置
CN113707089B (zh) 一种像素驱动电路、显示面板及显示装置
CN112885304A (zh) 像素电路、显示面板和像素电路的驱动方法
CN111402789A (zh) 像素驱动电路和显示面板
CN112908267B (zh) 像素电路及驱动方法、显示装置
CN114038413A (zh) 像素驱动方法及显示面板
CN112365844A (zh) 像素驱动电路及显示面板
CN110706654A (zh) 一种oled像素补偿电路及oled像素补偿方法
CN115662356A (zh) 像素电路及显示面板
CN114758612A (zh) 像素补偿电路、显示面板及像素补偿方法
CN113160754B (zh) 一种单电容结构的amoled像素补偿电路及其驱动方法
CN113257194B (zh) 一种有源矩阵有机发光二极管像素补偿电路及其驱动方法
CN210039590U (zh) 像素电路及显示器
CN115101005B (zh) 像素电路及显示面板
US11508301B2 (en) Pixel circuit, display substrate, display panel and pixel driving method
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
CN114882834A (zh) 像素驱动电路、像素驱动方法和显示面板
US11170711B1 (en) Pixel driving circuit and display panel
CN112802429B (zh) 像素驱动电路及显示面板
WO2023245603A1 (zh) 像素电路、驱动方法和显示装置
US11710452B2 (en) Pixel circuit, pixel driving method, display panel, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant