CN114882834A - 像素驱动电路、像素驱动方法和显示面板 - Google Patents

像素驱动电路、像素驱动方法和显示面板 Download PDF

Info

Publication number
CN114882834A
CN114882834A CN202210592364.8A CN202210592364A CN114882834A CN 114882834 A CN114882834 A CN 114882834A CN 202210592364 A CN202210592364 A CN 202210592364A CN 114882834 A CN114882834 A CN 114882834A
Authority
CN
China
Prior art keywords
thin film
film transistor
signal
node
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210592364.8A
Other languages
English (en)
Inventor
刘斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202210592364.8A priority Critical patent/CN114882834A/zh
Priority to PCT/CN2022/097381 priority patent/WO2023226083A1/zh
Priority to US17/790,203 priority patent/US20240185778A1/en
Publication of CN114882834A publication Critical patent/CN114882834A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例提供一种像素驱动电路、像素驱动方法和显示面板，像素驱动电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第一电容、第二电容和发光器件，第一薄膜晶体管用作发光器件的驱动薄膜晶体管。采用7T2C的像素驱动电路，对初始化阶段、阈值电压提取阶段、数据写入阶段以及发光阶段分别控制扫描信号、发光信号和数据信号在不同的电位，从而可以对每一像素中驱动薄膜晶体管的阈值电压进行补偿，进而消除驱动薄膜晶体管的阈值电压对流经发光器件电流的影响，提高显示面板的显示均匀性。此外，在发光阶段还能至少消除部分通讯信号线电压降对显示面板的影响。

Description

像素驱动电路、像素驱动方法和显示面板
技术领域
本申请属于显示技术领域，尤其涉及一种像素驱动电路、像素驱动方法和显示面板。
背景技术
近年来，迷你发光二极管(Mini LED)、微发光二极管(Micro LED)和有机发光二极管(OrganicLight-Emitting Diode，OLED)因为高色域、高对比度等特性逐渐成为人们研究的对象。
随着面板尺寸的增大，传统的无源矩阵驱动方式(Passive Matrix，PM)需要非常大的瞬态电流，对电源及功耗都有很高的要求。有源式矩阵驱动方式(Active Matrix，AM)通过薄膜晶体管(Thin Film Transistor，TFT)开关和电容逐行扫描进行LED点亮，可以有效避免大瞬态电流的问题。
然而，AM驱动方式中，由于长时间工作，驱动薄膜晶体管会发生阈值电压的偏移，从而引起发光器件电流的衰减。
发明内容
本申请实施例提供一种像素驱动电路、像素驱动方法和显示面板，以解决现有的AM驱动方式中，由于长时间工作，驱动薄膜晶体管会发生阈值电压的偏移，从而引起发光器件电流衰减的问题。
第一方面，本申请实施例提供一种像素驱动电路，包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第一电容、第二电容和发光器件，所述第一薄膜晶体管用作所述发光器件的驱动薄膜晶体管；
所述第一薄膜晶体管的栅极电性连接第一节点，漏极电性连接第二节点；
所述第二薄膜晶体管的栅极接入第一扫描信号，源极接入数据信号，漏极电性连接所述第一节点；
所述第三薄膜晶体管的栅极接入发光控制信号，漏极电性连接所述第一薄膜晶体管的源极；
所述第四薄膜晶体管的栅极接入发光控制信号，源极电性连接所述第二节点，漏极接入公共接地电压；
所述第五薄膜晶体管的栅极接入第二扫描信号，源极接入所述第一节点，漏极电性连接所述第三薄膜晶体管的漏极；
所述第六薄膜晶体管的栅极接入第三扫描信号，源极接入电源电压，漏极电性连接第一节点；
所述第七薄膜晶体管的栅极接入第四扫描信号，源极接入参考信号，漏极电性连接所述第二节点；
所述第一电容的一端电性连接所述第一节点，另一端电性连接所述第二节点；
所述第二电容的一端电性连接所述第一节点，另一端电性连接所述第二薄膜晶体管的漏极；
所述发光器件的阳极接入电源电压，阴极与所述第三薄膜晶体管的源极电性连接。
可选的，所述第一扫描信号、所述第二扫描信号、所述第三扫描信号、所述第四扫描信号、所述发光控制信号以及所述数据信号相组合先后对应于一初始化阶段、一阈值电压提取阶段、一数据写入阶段以及一发光阶段。
可选的，在所述初始化阶段，所述第一扫描信号、所述第三扫描信号和所述第四扫描信号均为高电位，所述第二扫描信号、所述发光控制信号和所述数据信号均为低电位，所述第一节点电位为电源电压，所述第二节点电位为参考信号。
可选的，在所述阈值电压提取阶段，所述第一扫描信号、所述第二扫描信号以及所述第四扫描信号均为高电位，所述第三扫描信号、所述发光控制信号和所述数据信号均为低电位，所述第一节点电位为参考信号与阈值电压的和，所述第二节点电位为参考信号。
可选的，在所述数据写入阶段，所述第一扫描信号、所述第四扫描信号和所述数据信号均为高电位，所述第二扫描信号、所述第三扫描信号和所述发光控制信号均为低电位，所述第一节点电位为数据信号高电位与低电位的差值以及参考信号和阈值电压的和，所述第二节点的电位为参考信号。
可选的，在所述发光阶段，所述发光控制信号为高电位，所述第一扫描信号、所述第二扫描信号、所述第三扫描信号、所述第四扫描信号和所述数据信号均为低电位，所述第二节点的电位为接地电压，所述第一节点的电位为数据信号高电位与低电位的差值以及阈值电压和接地电压的和。
可选的，在所述发光阶段，流经所述第一节点和所述第二节点的电流与接地电压无关；
流经所述发光器件的电流与所述第一薄膜晶体管的阈值电压无关。
第二方面，本申请实施例还提供一种像素驱动方法，应用于像素驱动电路，所述像素驱动电路包括：第一薄膜晶体管，栅极电性连接第一节点，漏极电性连接第二节点；第二薄膜晶体管，栅极接入第一扫描信号，源极接入数据信号，漏极电性连接所述第一节点；第三薄膜晶体管，栅极接入发光控制信号，漏极电性连接所述第一薄膜晶体管的源极；第四薄膜晶体管，栅极接入发光控制信号，源极电性连接所述第二节点，漏极接入公共接地电压；第五薄膜晶体管，栅极接入第二扫描信号，源极接入所述第一节点，漏极电性连接所述第三薄膜晶体管的漏极；第六薄膜晶体管，栅极接入第三扫描信号，源极接入电源电压，漏极电性连接所述第一节点；第七薄膜晶体管，栅极接入第四扫描信号，源极接入参考信号，漏极电性连接所述第二节点；第一电容，一端连接所述第一节点，另一端连接所述第二节点；第二电容，一端连接所述第一节点，另一端连接所述第二薄膜晶体管的漏极；以及发光器件，阳极接入电源电压，阴极与所述第三薄膜晶体管的源极连接，所述发光器件被所述第一薄膜晶体管驱动；
所述像素驱动方法包括：
进入初始化阶段，控制所述第一扫描信号、所述第三扫描信号和所述第四扫描信号均为高电位，所述第二扫描信号、所述发光控制信号和所述数据信号均为低电位，以使所述第一节点电位为电源电压，所述第二节点电位为参考信号；
进入阈值电压提取阶段，控制所述第一扫描信号、所述第二扫描信号以及所述第四扫描信号均为高电位，所述第三扫描信号、所述发光控制信号和所述数据信号均为低电位，以使所述第一节点电位为参考信号与阈值电压的和，所述第二节点电位为参考信号；
进入数据写入阶段，控制所述第一扫描信号、所述第四扫描信号和所述数据信号均为高电位，所述第二扫描信号、所述第三扫描信号和所述发光控制信号均为低电位，以使所述第一节点电位为数据信号高电位与低电位的差值以及参考信号和阈值电压的和，所述第二节点的电位为参考信号；
进入发光阶段，控制所述发光控制信号为高电位，所述第一扫描信号、所述第二扫描信号、所述第三扫描信号、所述第四扫描信号和所述数据信号均为低电位，以使所述第二节点的电位为接地电压，所述第一节点的电位为数据信号高电位与低电位的差值以及阈值电压和接地电压的和。
可选的，在所述发光阶段，流经所述第一节点和所述第二节点的电流与接地电压无关；
流经所述发光器件的电流与所述第一薄膜晶体管的阈值电压无关。
第三方面，本申请实施例还提供一种显示面板，包括如上任一项所述的像素驱动电路。
本申请实施例的像素驱动电路、像素驱动方法和显示面板中，采用7T2C的像素驱动电路，对初始化阶段、阈值电压提取阶段、数据写入阶段以及发光阶段分别控制扫描信号、发光信号和数据信号在不同的电位，从而可以对每一像素中驱动薄膜晶体管的阈值电压进行补偿，进而消除驱动薄膜晶体管的阈值电压对流经发光器件电流的影响，提高显示面板的显示均匀性。此外，在发光阶段还能至少消除部分通讯信号线电压降对显示面板的影响。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对本领域技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
为了更完整地理解本申请及其有益效果，下面将结合附图来进行说明。其中，在下面的描述中相同的附图标号表示相同部分。
图1为本申请实施例提供的显示面板的侧面结构示意图。
图2为图1所示的显示面板中像素驱动电路的结构示意图。
图3为本申请实施例提供的像素驱动电路的时序图。
图4为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的初始化阶段的通路示意图。
图5为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的阈值电压提取阶段的通路示意图。
图6为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的数据写入阶段的通路示意图。
图7为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的发光阶段的通路示意图。
图8为本申请实施例提供的像素驱动方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为了解决现有的AM驱动方式中，由于长时间工作，驱动薄膜晶体管会发生阈值电压的偏移，从而引起发光器件电流的衰减问题，本申请实施例提供一种像素驱动电路、像素驱动方法和显示面板，以下将结合附图进行说明。
示例性的，请参阅图1，图1为本申请实施例提供的显示面板的侧面结构示意图。本申请实施例提供一种显示面板1，显示面板1可以包括依次叠设的像素层20、发光层、驱动电路层和阵列基板。驱动电路层设置于阵列基板上。像素层20可以包括多个呈阵列排布的像素，发光层对应每一像素设置有发光器件D。驱动电路层可以包括多个像素驱动电路10，对每一像素均配置有像素驱动电路10，像素驱动电路10用于驱动对应像素的发光器件D的发光。发光器件D可以是有机发光二极管，有机发光二极管又称为有机电激光显示、有机发光半导体，是指有机半导体材料和发光材料在电场驱动下，通过载流子注入和复合导致发光的现象。发光器件D也可以是迷你发光二极管，发光器件D还可以是微发光二极管，本申请实施例以发光器件D为有机发光二极管为例进行说明。
随着显示面板1尺寸的增大，传统的无源矩阵驱动方式需要非常大的瞬态电流，对电源及功耗都有很高的要求。有源式矩阵驱动方式通过薄膜晶体管开关和电容逐行扫描进行LED点亮，可以有效避免大瞬态电流的问题。然而，现有技术中，像素驱动电路通常为2T1C的结构，即两个薄膜晶体管加一个电容的结构。根据计算流经驱动薄膜晶体管及发光器件D电流的公式为：ID＝K×(Vgs-Vth)。其中，ID代表流经驱动薄膜晶体管及发光器件D的电流，K为驱动薄膜晶体管的本征导因子，Vgs表示驱动薄膜晶体管的栅极与源极之间的电压差，Vth表示驱动薄膜晶体管的阈值电压。可见，ID的大小与驱动薄膜晶体管的阈值电压Vth有关。由于长时间工作，驱动发光器件D发光的驱动薄膜晶体管会发生阈值电压的偏移，从而引起发光器件电流的衰减。此外，显示面板内信号线的电压降同样会造成显示面板的发光器件间电流差异，宏观上产生肉眼可见的云纹或称不均匀。
为了解决上述问题，本申请实施例对像素驱动电路10进行了改进，以下将结合附图对像素驱动电路10进行说明。
示例性的，请结合图1并参阅图2，图2为图1所示的显示面板中像素驱动电路的结构示意图。本申请实施例的像素驱动电路10包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第一电容C1、第二电容C2和发光器件D。第一薄膜晶体管T1可以用作发光器件D的驱动薄膜晶体管。第二薄膜晶体管T2为数据写入薄膜晶体管。第三薄膜晶体管T3和第四薄膜晶体管T4可以用于发光。第五薄膜晶体管T5和第六薄膜晶体管T6可以用于第一薄膜晶体管T1的阈值电压Vth的侦测阶段。第七薄膜晶体管T7可以用于第二节点S电荷清空。第一电容C1可以为存储电容，第二电容C2可以用于将数据电压写入。其中，第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7均为氧化物半导体薄膜晶体管、低温多晶硅薄膜晶体管或者非晶硅薄膜晶体管，也即薄膜晶体管T1至T7的类型均可以为铟镓锌氧化物(Indium GalliumZinc Oxide，IGZO)、低温多晶硅(Low Temperature Poly-silicon，LTPS)或者非晶硅(A-Si)类型。当然，也可以对薄膜晶体管T1至T7分别采用不同类型的薄膜晶体管，组合方式有多种，这里不再赘述。例如，对于LTPS类型的薄膜晶体管，其可以分为N型和P型两种结构，其中的N型TFT会利用低掺杂型漏极(Lightly Doped Drain，LDD)来降低元件的漏电流。因此，对于第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7可以均为N型TFT。
第一薄膜晶体管T1的栅极电性连接第一节点G，漏极电性连接第二节点S。
第二薄膜晶体管T2的栅极接入第一扫描信号SCAN1，源极接入数据信号DATA，漏极电性连接第一节点G。
第三薄膜晶体管T3的栅极接入发光控制信号EM，漏极电性连接第一薄膜晶体管T1的源极。
第四薄膜晶体管T4的栅极接入发光控制信号EM，源极电性连接第二节点S，漏极接入公共接地电压VSS。
第五薄膜晶体管T5的栅极接入第二扫描信号SCAN2，源极接入第一节点G，漏极电性连接第三薄膜晶体管T3的漏极。
第六薄膜晶体管T6的栅极接入第三扫描信号SCAN3，源极接入电源电压VDD，漏极电性连接第一节点G。
第七薄膜晶体管T7的栅极接入第四扫描信号SCAN4，源极接入参考信号Ref，漏极电性连接第二节点S。
第一电容C1的一端电性连接第一节点G，另一端电性连接第二节点S。
第二电容C2的一端电性连接第一节点G，另一端电性连接第二薄膜晶体管T2的漏极。将第二电容C2直接连接数据信号DATA，在数据信号DATA高电位时可以通过耦合的方式写入数据信号，并且不会影响阈值电压的数据存储，比如可以防止丢失已经存储的阈值电压信息。
发光器件D的阳极接入电源电压VDD，阴极与第三薄膜晶体管T3的源极电性连接。将发光器件D设置在电源电压VDD处，利用发光器件D分压可以降低扫描信号电压值，从而降低像素驱动电路10的功耗。
本申请实施例采用7T2C的像素驱动电路10，对初始化阶段、阈值电压提取阶段、数据写入阶段以及发光阶段分别控制扫描信号、发光信号和数据信号在不同的电位，从而可以对每一像素中驱动薄膜晶体管的阈值电压进行补偿，进而消除驱动薄膜晶体管的阈值电压对流经发光器件D电流的影响，提高显示面板1的显示均匀性。此外，在发光阶段还能至少消除部分通讯信号线电压降对显示面板1的影响。
示例性的，请结合图1和图2并参阅图3，图3为本申请实施例提供的像素驱动电路的时序图。第一扫描信号SCAN1、第二扫描信号SCAN2、第三扫描信号SCAN3、第四扫描信号SCAN4、发光控制信号EM以及数据信号DATA相组合先后对应于一初始化阶段ST1、一阈值电压提取阶段ST2、一数据写入阶段ST3以及一发光阶段ST4。
请结合图1至图3并参阅图4，图4为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的初始化阶段的通路示意图。在初始化阶段ST1，第一扫描信号SCAN1、第三扫描信号SCAN3和第四扫描信号SCAN4均为高电位，第二扫描信号SCAN2、发光控制信号EM以及数据信号DATA均为低电位。第一节点G电位为电源电压VDD，第二节点S电位为参考信号Ref。可以理解的是，在这个阶段，第一扫描信号SCAN1、第三扫描信号SCAN3和第四扫描信号SCAN4高电位分别打开第二薄膜晶体管T2、第六薄膜晶体管T6和第七薄膜晶体管T7。第二扫描信号SCAN2、发光控制信号EM以及数据信号DATA均为低电位，也即第五薄膜晶体管T5、第三薄膜晶体管T3以及第四薄膜晶体管T4均关断。
请结合图1至图3并参阅图5，图5为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的阈值电压提取阶段的通路示意图。在阈值电压提取阶段ST2，第一扫描信号SCAN1、第二扫描信号SCAN2以及第四扫描信号SCAN4均为高电位，第三扫描信号SCAN3、发光控制信号EM和数据信号DATA为低电位。第一节点G电位为参考信号Ref与阈值电压Vth的和，也即第一节点G的电位为Ref+Vth。第二节点S电位为参考信号Ref。可以理解的是，在ST2这个阶段，第三扫描信号SCAN3为低电位关断第六薄膜晶体管T6，第一扫描信号SCAN1、第二扫描信号SCAN2以及第四扫描信号SCAN4均为高电位打开第二薄膜晶体管T2、第五薄膜晶体管T5和第七薄膜晶体管T7，从而形成二极管(diode)结构。发光控制信号EM以及数据信号DATA均为低电位，也即第三薄膜晶体管T3以及第四薄膜晶体管T4均关断。第一节点G的电位由电源电压VDD变为参考信号Ref与阈值电压Vth的和Ref+Vth，第二节点S的电位仍为参考信号Ref。
请结合图1至图3并参阅图6，图6为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的数据写入阶段的通路示意图。在数据写入阶段ST3，第二扫描信号SCAN2、第三扫描信号SCAN3和发光控制信号EM均为低电位，第一扫描信号SCAN1和第四扫描信号SCAN4为高电位，数据信号DATA为高电位，第一节点G电位为数据信号高电位DATA_H与低电位DATA_L的差值以及参考信号Ref和阈值电压Vth的和DATA_H-DATA_L+Ref+Vth，第二节点S的电位为参考信号Ref。可以理解的是，在数据写入阶段ST3，第二扫描信号SCAN2由高电位变为低电位，第五薄膜晶体管T5关断。第一扫描信号SCAN1和第四扫描信号SCAN4为高电位，第二薄膜晶体管T2和第七薄膜晶体管T7打开，数据信号DATA由低电位DATA_L变为高电位DATA_H，由此第一节点G电位变为DATA_H-DATA_L+Ref+Vth，第二节点S的电位仍为参考信号Ref。
请结合图1至图3并参阅图7，图7为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的发光阶段的通路示意图。在发光阶段ST4，发光控制信号EM为高电位，仅第三薄膜晶体管T3和第四薄膜晶体管T4打开。第一扫描信号SCAN1、第二扫描信号SCAN2、第三扫描信号SCAN3、第四扫描信号SCAN4和数据信号DATA均为低电位，也即第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7均关断，第二节点S的电位为接地电压VSS，第一节点G的电位为数据信号高电位DATA_H与低电位DATA_L的差值以及阈值电压Vth和接地电压VSS的和DATA_H-DATA_L+Vth+VSS。可以理解的是，发光阶段ST4仅发光控制信号EM高电位打开第三薄膜晶体管T3和第四薄膜晶体管T4，其他薄膜晶体管均关断，第二节点S的电位由参考信号Ref变为接地电压VSS，第一节点G的电位由DATA_H-DATA_L+Ref+Vth变为DATA_H-DATA_L+Vth+VSS。由于Vgs-Vth＝DATA_H-DATA_L，Vgs是指第一薄膜晶体管T1栅极和源极的电压差。因此在发光阶段ST4，第一节点G的电位为Vgs+VSS，也即是说，发光阶段ST4流经发光器件D的电流与第一薄膜晶体管T1的阈值电压Vth无关，从而实现了对阈值电压Vth的补偿，进而消除了第一薄膜晶体管T1的阈值电压偏移对流经发光器件D的电流的影响。此外，流经第一节点G和第二节点S的电位变为Vgs，也即流经第一节点G和第二节点S的电流与接地电压VSS无关，从而实现了对电压降的补偿，消除了由于通讯信号线电压降对显示面板1的影响，进而可以提高显示面板1的显示均匀性。
需要说明的是，本申请实施例中，对于阈值电压的探测方式为二极管接法(diodeconnect)，但是并不是像二极管一样具有整流特性，它具有的特性只是二极管正向导通时候的样子，就表现出一个小电阻似的小信号特性。而现有技术中，对于阈值电压的探测方式通常为源极追踪法(source follow)。
需要说明的是，第一扫描信号SCAN1、第二扫描信号SCAN2、第三扫描信号SCAN3、第四扫描信号SCAN4、发光控制信号EM和数据信号DATA均通过外部时序控制器产生。
为了更清楚的说明本申请实施例像素驱动电路10的作用方法，以下将从像素驱动方法的角度进行说明。
请结合图1至图7并参阅图8，图8为本申请实施例提供的像素驱动方法的流程示意图。像素驱动方法应用于像素驱动电路10中，像素驱动电路10可以参照上述说明，这里不再赘述。像素驱动方法包括：
101、进入初始化阶段，控制第一扫描信号、第三扫描信号和第四扫描信号均为高电位，第二扫描信号、发光控制信号和数据信号均为低电位，以使第一节点电位为电源电压，第二节点电位为参考信号。
需要说明的是，第一扫描信号SCAN1、第二扫描信号SCAN2、第三扫描信号SCAN3、第四扫描信号SCAN4、发光控制信号EM以及数据信号DATA相组合先后对应于一初始化阶段ST1、一阈值电压提取阶段ST2、一数据写入阶段ST3以及一发光阶段ST4。
在初始化阶段ST1，第一扫描信号SCAN1、第三扫描信号SCAN3和第四扫描信号SCAN4均为高电位，第二扫描信号SCAN2、发光控制信号EM以及数据信号DATA均为低电位。第一节点G电位为电源电压VDD，第二节点S电位为参考信号Ref。可以理解的是，在这个阶段，第一扫描信号SCAN1、第三扫描信号SCAN3和第四扫描信号SCAN4高电位分别打开第二薄膜晶体管T2、第六薄膜晶体管T6和第七薄膜晶体管T7。第二扫描信号SCAN2、发光控制信号EM以及数据信号DATA均为低电位，也即第五薄膜晶体管T5、第三薄膜晶体管T3以及第四薄膜晶体管T4均关断。
102、进入阈值电压提取阶段，控制第一扫描信号、第二扫描信号以及第四扫描信号均为高电位，第三扫描信号、发光控制信号和数据信号均为低电位，以使第一节点电位为参考信号与阈值电压的和，第二节点电位为参考信号。
在阈值电压提取阶段ST2，第一扫描信号SCAN1、第二扫描信号SCAN2以及第四扫描信号SCAN4均为高电位，第三扫描信号SCAN3、发光控制信号EM和数据信号DATA为低电位。第一节点G电位为参考信号Ref与阈值电压Vth的和，也即第一节点G的电位为Ref+Vth。第二节点S电位为参考信号Ref。可以理解的是，在ST2这个阶段，第三扫描信号SCAN3为低电位关断第六薄膜晶体管T6，第一扫描信号SCAN1、第二扫描信号SCAN2以及第四扫描信号SCAN4均为高电位打开第二薄膜晶体管T2、第五薄膜晶体管T5和第七薄膜晶体管T7，从而形成二极管(diode)结构。发光控制信号EM以及数据信号DATA均为低电位，也即第三薄膜晶体管T3以及第四薄膜晶体管T4均关断。第一节点G的电位由电源电压VDD变为参考信号Ref与阈值电压Vth的和Ref+Vth，第二节点S的电位仍为参考信号Ref。
103、进入数据写入阶段，控制第一扫描信号、第四扫描信号和数据信号均为高电位，第二扫描信号、第三扫描信号和发光控制信号均为低电位，以使第一节点电位为数据信号高电位与低电位的差值以及参考信号和阈值电压的和，第二节点的电位为参考信号。
在数据写入阶段ST3，第二扫描信号SCAN2、第三扫描信号SCAN3和发光控制信号EM均为低电位，第一扫描信号SCAN1和第四扫描信号SCAN4为高电位，数据信号DATA为高电位，第一节点G电位为数据信号高电位DATA_H与低电位DATA_L的差值以及参考信号Ref和阈值电压Vth的和DATA_H-DATA_L+Ref+Vth，第二节点S的电位为参考信号Ref。可以理解的是，在数据写入阶段ST3，第二扫描信号SCAN2由高电位变为低电位，第五薄膜晶体管T5关断。第一扫描信号SCAN1和第四扫描信号SCAN4为高电位，第二薄膜晶体管T2和第七薄膜晶体管T7打开，数据信号DATA由低电位DATA_L变为高电位DATA_H，由此第一节点G电位变为DATA_H-DATA_L+Ref+Vth，第二节点S的电位仍为参考信号Ref。
104、进入发光阶段，控制发光控制信号为高电位，第一扫描信号、第二扫描信号、第三扫描信号、第四扫描信号和数据信号均为低电位，以使第二节点的电位为接地电压，第一节点的电位为数据信号高电位与低电位的差值以及阈值电压和接地电压的和。
在发光阶段ST4，发光控制信号EM为高电位，仅第三薄膜晶体管T3和第四薄膜晶体管T4打开。第一扫描信号SCAN1、第二扫描信号SCAN2、第三扫描信号SCAN3、第四扫描信号SCAN4和数据信号DATA均为低电位，也即第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7均关断，第二节点S的电位为接地电压VSS，第一节点G的电位为数据信号高电位DATA_H与低电位DATA_L的差值以及阈值电压Vth和接地电压VSS的和DATA_H-DATA_L+Vth+VSS。可以理解的是，发光阶段ST4仅发光控制信号EM高电位打开第三薄膜晶体管T3和第四薄膜晶体管T4，其他薄膜晶体管均关断，第二节点S的电位由参考信号Ref变为接地电压VSS，第一节点G的电位由DATA_H-DATA_L+Ref+Vth变为
DATA_H-DATA_L+Vth+VSS。由于Vgs-Vth＝DATA_H-DATA_L，Vgs是指第一薄膜晶体管T1栅极和源极的电压差。因此在发光阶段ST4，第一节点G的电位为Vgs+VSS，也即是说，发光阶段ST4流经发光器件D的电流与第一薄膜晶体管T1的阈值电压Vth无关，从而实现了对阈值电压Vth的补偿，进而消除了第一薄膜晶体管T1的阈值电压偏移对流经发光器件D的电流的影响。此外，流经第一节点G和第二节点S的电位变为Vgs，也即流经第一节点G和第二节点S的电流与接地电压VSS无关，从而实现了对电压降的补偿，消除了由于通讯信号线电压降对显示面板1的影响，进而可以提高显示面板1的显示均匀性。
本申请实施例提供的像素驱动电路10、像素驱动方法和显示面板1中，采用7T2C的像素驱动电路10，对初始化阶段、阈值电压提取阶段、数据写入阶段以及发光阶段分别控制扫描信号、发光信号和数据信号在不同的电位，从而可以对每一像素中驱动薄膜晶体管的阈值电压进行补偿，进而消除驱动薄膜晶体管的阈值电压对流经发光器件D电流的影响，提高显示面板1的显示均匀性。此外，在发光阶段还能至少消除部分通讯信号线电压降对显示面板1的影响。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。
以上对本申请实施例所提供的像素驱动电路、像素驱动方法和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种像素驱动电路，其特征在于，包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第一电容、第二电容和发光器件，所述第一薄膜晶体管用作所述发光器件的驱动薄膜晶体管；
所述第一薄膜晶体管的栅极电性连接第一节点，漏极电性连接第二节点；
所述第二薄膜晶体管的栅极接入第一扫描信号，源极接入数据信号，漏极电性连接所述第一节点；
所述第三薄膜晶体管的栅极接入发光控制信号，漏极电性连接所述第一薄膜晶体管的源极；
所述第四薄膜晶体管的栅极接入发光控制信号，源极电性连接所述第二节点，漏极接入公共接地电压；
所述第五薄膜晶体管的栅极接入第二扫描信号，源极接入所述第一节点，漏极电性连接所述第三薄膜晶体管的漏极；
所述第六薄膜晶体管的栅极接入第三扫描信号，源极接入电源电压，漏极电性连接第一节点；
所述第七薄膜晶体管的栅极接入第四扫描信号，源极接入参考信号，漏极电性连接所述第二节点；
所述第一电容的一端电性连接所述第一节点，另一端电性连接所述第二节点；
所述第二电容的一端电性连接所述第一节点，另一端电性连接所述第二薄膜晶体管的漏极；
所述发光器件的阳极接入电源电压，阴极与所述第三薄膜晶体管的源极电性连接。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一扫描信号、所述第二扫描信号、所述第三扫描信号、所述第四扫描信号、所述发光控制信号以及所述数据信号相组合先后对应于一初始化阶段、一阈值电压提取阶段、一数据写入阶段以及一发光阶段。
3.根据权利要求2所述的像素驱动电路，其特征在于，在所述初始化阶段，所述第一扫描信号、所述第三扫描信号和所述第四扫描信号均为高电位，所述第二扫描信号、所述发光控制信号和所述数据信号均为低电位，所述第一节点电位为电源电压，所述第二节点电位为参考信号。
4.根据权利要求2所述的像素驱动电路，其特征在于，在所述阈值电压提取阶段，所述第一扫描信号、所述第二扫描信号以及所述第四扫描信号均为高电位，所述第三扫描信号、所述发光控制信号和所述数据信号均为低电位，所述第一节点电位为参考信号与阈值电压的和，所述第二节点电位为参考信号。
5.根据权利要求2所述的像素驱动电路，其特征在于，在所述数据写入阶段，所述第一扫描信号、所述第四扫描信号和所述数据信号均为高电位，所述第二扫描信号、所述第三扫描信号和所述发光控制信号均为低电位，所述第一节点电位为数据信号高电位与低电位的差值以及参考信号和阈值电压的和，所述第二节点的电位为参考信号。
6.根据权利要求2所述的像素驱动电路，其特征在于，在所述发光阶段，所述发光控制信号为高电位，所述第一扫描信号、所述第二扫描信号、所述第三扫描信号、所述第四扫描信号和所述数据信号均为低电位，所述第二节点的电位为接地电压，所述第一节点的电位为数据信号高电位与低电位的差值以及阈值电压和接地电压的和。
7.根据权利要求6所述的像素驱动电路，其特征在于，在所述发光阶段，流经所述第一节点和所述第二节点的电流与接地电压无关；
流经所述发光器件的电流与所述第一薄膜晶体管的阈值电压无关。
8.一种像素驱动方法，其特征在于，应用于像素驱动电路，所述像素驱动电路包括：第一薄膜晶体管，栅极电性连接第一节点，漏极电性连接第二节点；第二薄膜晶体管，栅极接入第一扫描信号，源极接入数据信号，漏极电性连接所述第一节点；第三薄膜晶体管，栅极接入发光控制信号，漏极电性连接所述第一薄膜晶体管的源极；第四薄膜晶体管，栅极接入发光控制信号，源极电性连接所述第二节点，漏极接入公共接地电压；第五薄膜晶体管，栅极接入第二扫描信号，源极接入所述第一节点，漏极电性连接所述第三薄膜晶体管的漏极；第六薄膜晶体管，栅极接入第三扫描信号，源极接入电源电压，漏极电性连接所述第一节点；第七薄膜晶体管，栅极接入第四扫描信号，源极接入参考信号，漏极电性连接所述第二节点；第一电容，一端连接所述第一节点，另一端连接所述第二节点；第二电容，一端连接所述第一节点，另一端连接所述第二薄膜晶体管的漏极；以及发光器件，阳极接入电源电压，阴极与所述第三薄膜晶体管的源极连接，所述发光器件被所述第一薄膜晶体管驱动；
所述像素驱动方法包括：
进入初始化阶段，控制所述第一扫描信号、所述第三扫描信号和所述第四扫描信号均为高电位，所述第二扫描信号、所述发光控制信号和所述数据信号均为低电位，以使所述第一节点电位为电源电压，所述第二节点电位为参考信号；
进入阈值电压提取阶段，控制所述第一扫描信号、所述第二扫描信号以及所述第四扫描信号均为高电位，所述第三扫描信号、所述发光控制信号和所述数据信号均为低电位，以使所述第一节点电位为参考信号与阈值电压的和，所述第二节点电位为参考信号；
进入数据写入阶段，控制所述第一扫描信号、所述第四扫描信号和所述数据信号均为高电位，所述第二扫描信号、所述第三扫描信号和所述发光控制信号均为低电位，以使所述第一节点电位为数据信号高电位与低电位的差值以及参考信号和阈值电压的和，所述第二节点的电位为参考信号；
进入发光阶段，控制所述发光控制信号为高电位，所述第一扫描信号、所述第二扫描信号、所述第三扫描信号、所述第四扫描信号和所述数据信号均为低电位，以使所述第二节点的电位为接地电压，所述第一节点的电位为数据信号高电位与低电位的差值以及阈值电压和接地电压的和。
9.根据权利要求8所述的像素驱动方法，其特征在于，在所述发光阶段，流经所述第一节点和所述第二节点的电流与接地电压无关；
流经所述发光器件的电流与所述第一薄膜晶体管的阈值电压无关。
10.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的像素驱动电路。
CN202210592364.8A 2022-05-27 2022-05-27 像素驱动电路、像素驱动方法和显示面板 Pending CN114882834A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210592364.8A CN114882834A (zh) 2022-05-27 2022-05-27 像素驱动电路、像素驱动方法和显示面板
PCT/CN2022/097381 WO2023226083A1 (zh) 2022-05-27 2022-06-07 像素驱动电路、像素驱动方法和显示面板
US17/790,203 US20240185778A1 (en) 2022-05-27 2022-06-07 Pixel driving circuit, pixel driving method, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210592364.8A CN114882834A (zh) 2022-05-27 2022-05-27 像素驱动电路、像素驱动方法和显示面板

Publications (1)

Publication Number Publication Date
CN114882834A true CN114882834A (zh) 2022-08-09

Family

ID=82677952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210592364.8A Pending CN114882834A (zh) 2022-05-27 2022-05-27 像素驱动电路、像素驱动方法和显示面板

Country Status (3)

Country Link
US (1) US20240185778A1 (zh)
CN (1) CN114882834A (zh)
WO (1) WO2023226083A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024036897A1 (zh) * 2022-08-19 2024-02-22 惠州华星光电显示有限公司 像素补偿电路及显示面板
TWI849991B (zh) * 2023-06-20 2024-07-21 大陸商北京歐錸德微電子技術有限公司 Amoled像素補償電路、oled顯示裝置及資訊處理裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143313A (zh) * 2013-05-06 2014-11-12 乐金显示有限公司 有机发光二极管显示装置及其驱动方法
CN111048044A (zh) * 2019-12-31 2020-04-21 南华大学 电压编程型amoled像素驱动电路及其驱动方法
US20200273406A1 (en) * 2019-02-27 2020-08-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel driving circuit and method for driving the same, display panel, display apparatus
CN112071275A (zh) * 2020-09-28 2020-12-11 成都中电熊猫显示科技有限公司 像素驱动电路及方法、显示面板
CN112767881A (zh) * 2021-02-10 2021-05-07 Tcl华星光电技术有限公司 像素驱动电路及显示面板
CN113241036A (zh) * 2021-05-06 2021-08-10 深圳市华星光电半导体显示技术有限公司 像素驱动电路、像素驱动方法及显示装置
CN114023254A (zh) * 2021-11-18 2022-02-08 Tcl华星光电技术有限公司 发光器件驱动电路、背光模组以及显示面板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501429B2 (ja) * 2004-01-05 2010-07-14 ソニー株式会社 画素回路及び表示装置
US7872620B2 (en) * 2005-04-29 2011-01-18 Seoul National University Industry Foundation Pixel structure using voltage programming-type for active matrix organic light emitting device
KR101368006B1 (ko) * 2007-11-05 2014-03-13 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
KR20100054895A (ko) * 2008-11-15 2010-05-26 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치 및 그 구동방법
CN101996579A (zh) * 2010-10-26 2011-03-30 华南理工大学 有源有机电致发光显示器的像素驱动电路及其驱动方法
CN103035201B (zh) * 2012-12-19 2015-08-26 昆山工研院新型平板显示技术中心有限公司 有机发光二极管像素电路、驱动方法及其显示面板
CN203311818U (zh) * 2013-07-08 2013-11-27 京东方科技集团股份有限公司 发光二极管像素单元电路及显示面板
TWI517125B (zh) * 2014-04-09 2016-01-11 友達光電股份有限公司 畫素驅動電路
CN104318902B (zh) * 2014-11-19 2017-05-31 上海天马有机发光显示技术有限公司 有机发光显示器的像素电路及驱动方法、有机发光显示器
US10665159B2 (en) * 2018-04-18 2020-05-26 Wuhan China Star Optoelectronics Ssemiconductor Display Technology Co., Ltd. Pixel compensating circuit and pixel compensating method
CN108538247A (zh) * 2018-04-23 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示设备
CN110010074B (zh) * 2019-04-28 2021-05-07 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及驱动方法、显示装置
WO2022082764A1 (zh) * 2020-10-23 2022-04-28 京东方科技集团股份有限公司 有机电致发光器件和显示装置
US20220392964A1 (en) * 2021-06-03 2022-12-08 Wuhan Tianma Microelectronics Co., Ltd. Display panel and display device
CN113270067B (zh) * 2021-06-28 2022-05-03 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板
CN116193913A (zh) * 2021-06-30 2023-05-30 武汉天马微电子有限公司 一种显示面板和显示装置
CN113571009B (zh) * 2021-07-22 2023-03-21 深圳市华星光电半导体显示技术有限公司 发光器件驱动电路、背光模组以及显示面板
CN114093321B (zh) * 2021-11-30 2023-11-28 厦门天马微电子有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN114038413A (zh) * 2021-11-30 2022-02-11 Tcl华星光电技术有限公司 像素驱动方法及显示面板
US11996049B2 (en) * 2022-05-16 2024-05-28 Samsung Display Co., Ltd. Pixel and display apparatus including the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143313A (zh) * 2013-05-06 2014-11-12 乐金显示有限公司 有机发光二极管显示装置及其驱动方法
US20200273406A1 (en) * 2019-02-27 2020-08-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel driving circuit and method for driving the same, display panel, display apparatus
CN111048044A (zh) * 2019-12-31 2020-04-21 南华大学 电压编程型amoled像素驱动电路及其驱动方法
CN112071275A (zh) * 2020-09-28 2020-12-11 成都中电熊猫显示科技有限公司 像素驱动电路及方法、显示面板
CN112767881A (zh) * 2021-02-10 2021-05-07 Tcl华星光电技术有限公司 像素驱动电路及显示面板
CN113241036A (zh) * 2021-05-06 2021-08-10 深圳市华星光电半导体显示技术有限公司 像素驱动电路、像素驱动方法及显示装置
CN114023254A (zh) * 2021-11-18 2022-02-08 Tcl华星光电技术有限公司 发光器件驱动电路、背光模组以及显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024036897A1 (zh) * 2022-08-19 2024-02-22 惠州华星光电显示有限公司 像素补偿电路及显示面板
TWI849991B (zh) * 2023-06-20 2024-07-21 大陸商北京歐錸德微電子技術有限公司 Amoled像素補償電路、oled顯示裝置及資訊處理裝置

Also Published As

Publication number Publication date
US20240185778A1 (en) 2024-06-06
WO2023226083A1 (zh) 2023-11-30

Similar Documents

Publication Publication Date Title
CN111445848B (zh) 像素驱动电路及其驱动方法、显示基板
US20210118361A1 (en) Amoled pixel driving circuit, driving method, and display panel
CN113539184B (zh) 像素电路及其驱动方法、显示面板
US20240144884A1 (en) Pixel driving circuit and display panel
CN109559686B (zh) 像素电路、驱动方法、电致发光显示面板及显示装置
CN108538249B (zh) 像素驱动电路及方法、显示装置
CN111179854A (zh) 像素驱动电路及其驱动方法、显示装置
CN113571009B (zh) 发光器件驱动电路、背光模组以及显示面板
US11183120B2 (en) Pixel array substrate having common electrodes distributed in plurality of pixel rows and driving method thereof
CN108777131B (zh) Amoled像素驱动电路及驱动方法
CN113744683B (zh) 像素电路、驱动方法和显示装置
CN111540315A (zh) 像素驱动电路及其驱动方法、显示装置
US10643542B2 (en) Pixel driving circuit and display device with the same
CN112233621B (zh) 一种像素驱动电路、显示面板及电子设备
CN114550653B (zh) 像素驱动电路以及显示装置
CN108172171B (zh) 像素驱动电路及有机发光二极管显示器
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
CN114882834A (zh) 像素驱动电路、像素驱动方法和显示面板
US20190189057A1 (en) Display device, array substrate, pixel circuit and drive method thereof
CN114093320A (zh) 像素电路、像素驱动方法及显示装置
CN113241036B (zh) 像素驱动电路、像素驱动方法及显示装置
CN113160754B (zh) 一种单电容结构的amoled像素补偿电路及其驱动方法
WO2020177258A1 (zh) 像素驱动电路及显示面板
CN114299847B (zh) 发光器件驱动电路及显示面板
CN110910835B (zh) 像素驱动电路及像素驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination