CN108231032B - 移位寄存器、栅极驱动电路、显示装置 - Google Patents

Abstract

本发明公开了移位寄存器、栅极驱动电路以及包括栅极驱动电路的显示装置。移位寄存器，包括输出控制节点(PU)、第一去噪模块和驱动输出端，所述第一去噪模块包括第一去噪节点(PD)，用于在所述脉冲信号的输出结束之后对所述输出控制节点放电，所述移位寄存器还包括第二去噪模块，所述第二去噪模块包括第二去噪节点(PDN)，所述驱动输出端的所述脉冲信号的输出引起对所述第二去噪节点的充电，并且所述第二去噪节点用于在所述脉冲信号的输出结束之后对所述输出控制节点放电。本发明防止GOA电路的多输出，提高了电路稳定性，而且无需在GOA末端设置复位电路，有利于窄边框设计。

Description

移位寄存器、栅极驱动电路、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路以及包括其的显示装置。

背景技术

目前现有LCD面板(panel)技术中，为了实现低成本和窄边框，大部分产品都会采用GOA(Gate driver On Array，又称为栅极驱动电路)技术，即将栅极驱动电路通过薄膜晶体管工艺集成在面板内部，从而实现窄边框和降低IC及装配成本等优势。而通常的GOA电路是设置在有效显示区域的两侧，需要一定宽度的BM遮挡，这样就导致面板本身会有一定宽度的边框，其次GOA的功耗相对Gate-IC也相对较高，此外，GOA电路是由薄膜晶体管工艺制作在面板上，因此设计时还要重点考虑GOA电路内各个薄膜晶体管的栅极偏压时间，防止阈值电压漂移(Vth shift)过大导致GOA电路失效，导致工作寿命不满足设计要求。否则GOA电路容易失效，寿命会降低。从用户的舒适性和操作性等方面考虑，窄边框、低功耗、高稳定性是目前LCD产品的发展趋势。

在a-Si或者氧化物工艺等不能实现COMS器件的GOA电路中，一般采用boot-strapping结构，该种结构中一般会具有2个重要节点，上拉(Pulling up)节点PU和下拉(Pulling down)节点PD，这2个节点一般采用互为反向器(inverter)的设计结构。

图1为一般的移位寄存器(用作GOA单元电路)图，图2为图1所示移位寄存器的工作时序图，图3是它的一个级联方式，从图3中看出，一般的移位寄存器，在本行Gate_out输出完成后，均需要其下的移位寄存器的输出信号，对本行移位寄存器的PU点进行复位(Reset)，以免本行连接的CLK在后续时间再为高时，Gate_out会再输出，从而导致本行对应的像素错充其他Data电压，造成画面显示异常。图4-图6分别是另一种一般的移位寄存器的电路图、工作时序图以及级联方式示意图。

上述移位寄存器设计的不足之处在于，若某行移位寄存器发生异常，不能正常输出时，无法对之其之前的移位寄存器进行复位，会造成不能复位的移位寄存器持续的输出。从而导致画面闪烁等不良，严重时会造成电流过大，模组断电保护等。

同时，该种电路的去噪节点PD和输出控制节点PU是一组反相器关系(互相拉低)，当经过长时间工作后，由于去噪TFT M10、M11的偏压时间比例较长(50％)，TFT开启电流会减小，PD点对PU去噪能力会更快变弱，在PU出现噪声后，可能会较快通过M6拉低PD点，因此会有PD不能正常对PU放电的风险，更容易出现多输出。移位寄存器的多输出指的是一帧之内输出一次以上，导致了错误的输出。

另外，如果GOA电路末端的复位电路发生故障，也会导致由复位电路提供复位信号的最后数行移位寄存器不能被复位，从而发生显示异常。

发明内容

本发明的目的在于提供一种移位寄存器，以至少解决现有技术中存在的GOA电路在长时间工作后PD不能正常对PU放电从而出现多输出的问题。

为此，本发明的一个方面在于提供了一种移位寄存器(以下称移位寄存器)，包括输出控制节点(PU)、第一去噪模块和驱动输出端，所述输出控制节点用于控制所述驱动输出端输出驱动栅线的脉冲信号，所述第一去噪模块包括第一去噪节点(PD)，所述第一去噪节点与所述输出控制节点之间存在反相器关系，所述第一去噪节点用于在所述脉冲信号的输出结束之后对所述输出控制节点放电，所述移位寄存器还包括第二去噪模块，所述第二去噪模块包括第二去噪节点(PDN)，所述驱动输出端的所述脉冲信号的输出引起对所述第二去噪节点的充电，并且所述第二去噪节点用于在所述脉冲信号的输出结束之后对所述输出控制节点放电。

利用该移位寄存器，当移位寄存器的驱动输出端输出的脉冲信号引起对第二去噪节点的充电，并且第二节点在所述脉冲信号的输出结束之后对所述输出控制节点放电，由此增强了第一去噪节点PD的去噪效果。

优选的，移位寄存器，还包括高电位端、低电位端、启动信号输入端、第一时钟信号输入端、第二时钟信号输入端、复位端和第一晶体管(M3)；所述第一时钟信号输入端提供的第一时钟信号与所述第二时钟信号输入端提供的第二时钟信号反向；所述启动信号输入端提供用于启动所述移位寄存器的启动信号；所述第一晶体管的栅极连接至所述输出控制节点，第一极连接至所述驱动输出端，第二极连接至所述第一时钟信号输入端；并且其中，所述第二去噪模块还包括：第二晶体管(M12)、第三晶体管(M14)、第四晶体管(M16)以及电容(C2)；所述第二晶体管的栅极连接至所述驱动输出端，第一极连接至所述高电位端，第二极连接至所述第二去噪节点；所述第三晶体管的栅极连接至所述第二去噪节点，第一极连接至所述第二时钟信号输入端，第二极连接至所述复位端以用于对所述输出控制节点复位；所述第四晶体管的栅极连接至所述启动信号输入端，第一极连接至所述第二去噪节点，第二极连接至所述低电位端；所述电容的一端连接到所述第二去噪节点，另一端连接到所述低电位端。

通过该移位寄存器，在第二去噪节点的控制下，当第三晶体管的第一极所连接的第二时钟信号输入端输入的第二时钟信号为高电平时，第三晶体管的第二极输出高电平信号到复位端以对所述输出控制节点复位，从而实现了自复位的效果。相比于现有技术中移位寄存器由上一级的输出信号对下一级复位的设计，本方案降低了走线复杂度，提高GOA稳定性；并且，无需在GOA末端设置复位电路，有利于窄边框设计。

优选的，所述移位寄存器还可以包括第五晶体管(M1)，所述第五晶体管的栅极和第一极连接至所述启动控制端，第二极连接至所述输出控制节点，使得当由所述启动控制端输入的启动信号为高电平信号时，所述输出控制节点被充电。

优选的，所述移位寄存器还可以包括第六晶体管(M2)，所述第六晶体管的栅极用作复位端，第一极连接到所述输出控制节点，第二极连接到所述低电平端，使得当所述复位端输入高电平信号时，所述输出控制节点被放电。

优选的，所述移位寄存器中，所述第一去噪模块包括第一反相器电路和第七晶体管(M10)；所述第一反相器电路的输入端和输出端分别连接所述输出控制节点和所述第一去噪节点；所述第七晶体管的栅极连接至所述第一去噪节点，第一极连接至所述输出控制节点，第二极连接至所述低电位端，从而使所述第一去噪节点与所述输出控制节点之间形成所述反相器关系。

本发明另一方面提供了一种栅极驱动电路(GOA)，包括多个级联的如上所述的移位寄存器，其中前一级的驱动输出端输出的脉冲信号作为启动信号被输入到后一级的启动信号输入端。

本发明提供的栅极驱动电路不需要后一级GOA电路对前一级GOA电路进行复位，降低了走线复杂度，提高GOA稳定性。并且，由于无需在GOA末端设置复位电路，有利于窄边框设计。

本发明再一方面提供了一种显示装置，包括上述的栅极驱动电路。

优选的，所述显示装置为液晶显示器。

由此可见，本发明的移位寄存器与传统的移位寄存器相比去噪能力增强，确保本行驱动栅线的脉冲信号输出一次后，本帧内不会再有输出，因此防止了移位寄存器的多输出。并且PDN点与PU点不存在反相器关系，只要本行驱动栅线的脉冲信号正常输出后，即可通过第二时钟信号CLKB对PU进行持续放电，不存在长期工作后不能对PU放电的问题,可以有效防止GOA多输出；无需后续行GOA电路对前面的GOA电路进行复位，降低了走线复杂度，提高GOA稳定性；无需在GOA末端设置复位电路，有利于窄边框设计。

附图说明

图1为一般的移位寄存器的示意图；

图2为图1所示移位寄存器的工作时序图；

图3为图1所示移位寄存器的级联方式的示意图；

图4为另一种一般的移位寄存器的示意图；

图5为图4所示移位寄存器的工作时序图；

图6为图4所示移位寄存器的级联方式的示意图；

图7A为本发明实施例所示的移位寄存器的示意图；

图7B为本发明一实施例所示的移位寄存器的示意图；

图8为图7所示移位寄存器的工作时序图；

图9为本发明另一实施例所示的移位寄存器的示意图；

图10为图9所示移位寄存器的工作时序图；

图11为本发明实施例的栅极驱动电路的结构示意图。

具体实施方式

此处参考附图描述本公开的各种方案以及特征。通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本发明的这些和其它特性将会变得显而易见。

本说明书可使用词组“在一种实施例中”、“在另一个实施例中”、“在又一实施例中”或“在其他实施例中”，其均可指代根据本公开的相同或不同实施例中的一个或多个。注意的是，在说明书全文中，相同的附图标记指代相同或相似的元件，并省略不必要的重复描述。此外，具体实施例中，以单数形式出现的元件并不排除可以以多个(复数个)形式出现。

在描述本发明的各具体实施例之前，先简要介绍作为移位寄存器的一个典型应用——GOA电路的原理。GOA电路实现的是移位寄存功能，作用是在一帧内对所有栅线逐行提供一个一定宽度的脉冲信号，其时间宽度一般为每行所分配充电时间的一倍至数倍，波形通常为方波。而源极驱动电路，会配合栅线脉冲产生时间，对各像素逐行提供正确的视频信号电压，从而实现画面的正常显示。

通常地，为了便于设计与生产，GOA电路会有一个最小GOA单元电路(移位寄存器)，对中小尺寸显示产品，如手机，平板电脑等，一般采用单侧驱动方式，既对应每一行的栅线，使用一个移位寄存器进行驱动，一侧驱动奇数行栅线，另一侧驱动偶数行栅线，两侧交替开启。对中大尺寸显示产品，如笔记本电脑(Note Book)、监视器(Monitor)、电视机(TV)等，一般采用双边驱动方式，既对一行栅线，使用左右各一个移位寄存器对其进行驱动，两侧移位寄存器同时对栅线输出完全一样的脉冲信号，以减小输出的延迟时间。

由上，在工作过程中，每一个移位寄存器，会在每一帧内向其对应的栅线输出一个脉冲信号。

移位寄存器的控制信号，通常有启动信号(INPUT)，时钟信号(CLK)，低电平信号(VGL)，复位信号(RESET)，以及可选的高电平(VGH)信号等其他信号，启动信号一般由本行GOA前面某行GOA产生，对最开始一个或数个移位寄存器，系统会对其提供专用的方波信号作为INPUT信号，用于每帧开始时对其提供脉冲启动信号，一般称为STV信号。

移位寄存器的输出信号一般为对栅线提供的输出信号(OUTPUT)，以及对其下移位寄存器的启动信号，其可以共用栅线输出信号OUTPUT，也可以是单独产生的启动信号(最后一个移位寄存器无需输出INPUT信号，其复位信号也由系统提供，或者会制作专用的复位电路对其提供复位信号，该电路一般由数个晶体管组成，占用面积小于一个移位寄存器的面积)。

下面，参照图7A，描述本发明一个实施例的移位寄存器。

如图7A所示，提供了本发明一个实施例的移位寄存器700。移位寄存器700包括输出控制节点PU、第一去噪模块71、第二去噪模块72和驱动输出端(Gate Output输出端)。

输出控制节点PU用于控制驱动输出端(Gate Output输出端)输出驱动栅线的脉冲信号，从而源极驱动电路配合栅线脉冲产生时间，对各像素逐行提供正确的视频信号，以实现画面的正常显示。

第一去噪模块71包括第一去噪节点PD，第一去噪节点PD与输出控制节点PU之间存在反相器关系，即相互拉低的关系。具体来说，输出控制节点PU为高时，拉低第一去噪节点PD；反之亦然。第一去噪节点PD与输出控制节点PU之间存在反相器关系，因此第一去噪节点PD可用于在驱动栅线的脉冲信号的输出结束之后拉低输出控制节点PU的电位(即，去噪)。

第一去噪模块的第一去噪节点PD存在在长时间工作环境下去噪能力变弱的问题，第二去噪模块72被设计为用于增强移位寄存器700的去噪能力。第二去噪模块72包括第二去噪节点PDN，第二去噪节点PDN不被设计为与输出控制节点PU之间存在反相器关系，以弥补第一去噪模块的第一去噪节点PD的不足。第二去噪节点PDN被设计为利用驱动栅线的脉冲信号的输出引起对第二去噪节点PDN的充电，然后在该脉冲信号的输出结束之后对输出控制节点放电(即，去噪)。

由于通过第二去噪模块中的第二去噪节点PDN，弥补了第一去噪模块的第一去噪节点PD的不足，因此本实施例实现了增强对GOA电路中的输出控制节点PU去噪的效果，防止了GOA电路多输出的问题。

参照图7B，在本发明的一个实施例中，移位寄存器700还可以包括：高电位端，用于提供高电平信号VGH；低电位端，用于提供低电平信号VGL；启动信号输入端，用于提供启动信号Input或STV；第一时钟信号输入端，用于提供第一时钟信号CLK(或CLK1)；第二时钟信号输入端，用于提供第二时钟信号CLKB(或CLK2)；复位端，用于提供复位信号Reset；等控制端。

启动信号输入端接收上一级(从与每一行栅线对应的角度，文中“上一级”也可被理解为“上一行”)移位寄存器700的驱动输出端(Gate Output输出端)输出的脉冲信号，以启动本级(同样地，可称为“本行”)的移位寄存器。

复位端Reset接收复位信号，用于对输出控制节点PU复位。在现有的移位寄存器的级联方式中，本级移位寄存器的复位端Reset通过接收上一级移位寄存器驱动输出端(GateOutput输出端)输出的脉冲信号作为复位信号。但是在本发明实施例中，省去了此种连接方式，因为第二去噪模块还可用于本级移位寄存器的复位，即，实现了自复位功能。如下将详细描述第二去噪模块72以及相关的电路的具体结构。

如图7B-图8所示，第一晶体管M3的栅极连接至输出控制节点PU，第一极连接至驱动输出端(Gate Output输出端)，第二极连接至第一时钟信号输入端CLK；当输出控制节点PU为高时，第一晶体管M3在第一时钟信号CLK(图8中对应CLK1)的上升沿来临时，驱动输出端(Gate Output输出端)输出脉冲信号。

第二去噪模块72中，还包括：第二晶体管M12、第三晶体管M14、第四晶体管M16以及电容C2。

第二晶体管M12的栅极连接至驱动输出端(Gate Output输出端)，第一极连接至高电位端，第二极连接至第二去噪节点PDN。

第三晶体管M14的栅极连接至第二去噪节点PDN，第一极连接至第二时钟信号输入端CLKB(图8中对应CLK2)，第二极连接至复位端Reset以用于对输出控制节点PU复位。

第四晶体管M16的栅极连接至启动信号输入端以接收启动信号Input(图中对应STV)，第一极连接至第二去噪节点PDN，第二极连接至低电位端VGL。

电容C2的一端连接到第二去噪节点PDN，另一端连接到低电位端VGL。

上述电路的工作过程如下：在一帧开始时(STV为高)，STV信号通过M16将PDN信号拉低，确保PU可以被正常充电，Gate Output正常输出。在该行Gate_out输出(此时STV为低电平)时，Gate_out通过M12对M14的栅极PDN点(discharge noise)进行充电，由于电容C2存储电荷的作用，PDN点可保持较长时间高电平，在Gate_out输出结束后，CLKB随后出现的第一个方波会通过M14传递到M2的栅极(Reset点)，从而通过M2对PU进行放电，实现自复位功能。此后，PDN点会一直保持高电位，在CLKB方波电压为高电平时，就会通过M14对PU进行一次去噪，从而确保PU点可以被顺利拉低，因此可确保在Gate Output正常输出后，在本帧内不会再输出高电位，因此GOA电路稳定性进一步得到提高。

在本发明的一个实施例中，移位寄存器700还可以包括第五晶体管M1，第五晶体管M1的栅极和第一极连接至启动控制端(Input信号输入端)，第二极连接至输出控制节点PU，使得当由启动控制端输入的启动信号Input为高电平信号时，输出控制节点PU被充电。

在本实施例中，除了第五晶体管M1之外，移位寄存器700还可以包括第六晶体管(M2)，第六晶体管的栅极用作复位端(Reset信号输入端)，第一极连接到输出控制节点PU，第二极连接到低电平端VGL(VGL信号输入端)，使得当复位端输入高电平信号时，输出控制节点PU被放电。

在本实施例中，第一去噪模块71可以包括第一反相器电路和第七晶体管M10。

第一反相器电路可以是由M5和M6(图7B)串联形成的反相器电路，该反相器电路的输入端连接输出控制节点PU，输出端连接第一去噪节点PD；从而当输入端所连的输出控制节点PU为低时，第一去噪节点PD输出为高电位。

并且，第七晶体管M10的栅极连接至第一去噪节点PD，第一极连接至输出控制节点PU，第二极连接至低电位端(VGL信号输入端)，从而第一去噪节点PD为高时，进一步通过第五晶体管M1和第七晶体管M10串联形成的第二反相器电路拉低输出控制节点PU(即，对PU去噪)。

根据这种设置，第一去噪节点PD与输出控制节点PU之间形成反相器关系。

在一些实施例中，第一去噪模块71还可以包括晶体管M9、M8，M9的栅极和第一极连接到高电位端(VGH信号输入端)，第二极连接到M5的栅极，M8的栅极连接M6的栅极，第一极连接M5的栅极，第二极连接低电位端(VGL信号输入端)。

通过设置M9和M8的宽长比、M5和M6的宽长比，使得下拉节点PD的电位被下拉为第一电压端VGL的低电平。

本文中所描述的电路，如无特别指明，可以指TFT电路或MOS管电路。本文提到的晶体管可以均为N型晶体管，在此情况下，高电平信号为有效信号；或者均为P型晶体管，在此情况下，低电平信号为有效信号。此外，上述任意一种晶体管的第一极为源极，第二极为漏极；或者，第一极为漏极，第二极为源极。所描述的晶体管可以通过非晶硅(a-Si)工艺、氧化物(Qxide)工艺、低温多晶硅(LTPS)工艺、高温多晶硅(HTPS)工艺等制备。

图9-图10示出了本发明另一实施例的移位寄存器的示意图和工作时序图。由于其工作原理与前述的各实施例是类似的，因此不再赘述。

图11是本发明实施例提供的一种栅极驱动电路的结构示意图。如图所示，实施例的栅极驱动电路1100包括多个级联的移位寄存器11。移位寄存器11的电路结构可参照前述各实施例的移位寄存器的结构。每一移位寄存器11具有低电位端VGL、高电位端VGH、启动信号输入端INPUT、第一时钟信号输入端CLK、第二时钟信号输入端CLKB。低电位端VGL、高电位端VGH、启动信号输入端INPUT分别输入VGL、VGH、启动信号，其中，对于第一行(级)的移位寄存器11，启动信号为STV信号，而此后各行(级)的移位寄存器11的启动信号均由上一行(级)移位寄存器11的输出信号Output1、Output2、…、或Output N-1作为启动信号输入到启动信号输入端INPUT。第一时钟信号输入端CLK、第二时钟信号输入端CLKB分别输入第一时钟信号CLK1和第二时钟信号CLK2。最后一级移位寄存器11的输出信号Output N直接输出，而不再作为启动信号。

与图3和图6中所示的现有技术的GOA电路相比，本实施例的GOA电路无需后续行GOA电路对前面的GOA电路进行复位，降低了走线复杂度，提高了GOA稳定性；并且，从图11中可以看出，无需在GOA末端设置复位电路，因此有利于窄边框设计。

本发明再一实施例提供了一种显示装置，其包括了上述的栅极驱动电路。因此本实施例的显示装置具有上述的栅极驱动电路的优点，比如，GOA稳定性高、能够实现窄边框设计。显示装置具体至少可以包括液晶显示装置和有机发光二极管显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。

本实施例的显示装置可适用于各种尺寸的面板设计，还可用于大尺寸拼接屏(DID)，车载显示等各个领域。

以上实施例仅为本发明的示例性实施例，不用于限制本发明，本发明的保护范围由权利要求书限定。本领域技术人员可以在本发明的实质和保护范围内，对本发明做出各种修改或等同替换，这种修改或等同替换也应视为落在本发明的保护范围内。

Claims (8)

1.一种移位寄存器，包括输出控制节点(PU)、第一去噪模块和驱动输出端，所述输出控制节点用于控制所述驱动输出端输出驱动栅线的脉冲信号，所述第一去噪模块包括第一去噪节点(PD)，所述第一去噪节点与所述输出控制节点之间存在反相器关系，所述第一去噪节点用于在所述脉冲信号的输出结束之后对所述输出控制节点放电，其特征在于，

所述移位寄存器还包括第二去噪模块、高电位端、低电位端、启动信号输入端、第二时钟信号输入端和复位端，所述第二去噪模块包括第二去噪节点(PDN)，所述驱动输出端的所述脉冲信号的输出引起对所述第二去噪节点的充电，并且所述第二去噪节点用于在所述脉冲信号的输出结束之后对所述输出控制节点放电；

其中，所述第二去噪模块还包括：第二晶体管(M12)、第三晶体管(M14)、第四晶体管(M16)以及电容(C2)；

所述第二晶体管的栅极连接至所述驱动输出端，第一极连接至所述高电位端，第二极连接至所述第二去噪节点；

所述第三晶体管的栅极连接至所述第二去噪节点，第一极连接至所述第二时钟信号输入端，第二极连接至所述复位端以用于对所述输出控制节点复位；

所述第四晶体管的栅极连接至所述启动信号输入端，第一极连接至所述第二去噪节点，第二极连接至所述低电位端；

所述电容的一端连接到所述第二去噪节点，另一端连接到所述低电位端。

2.如权利要求1所述的移位寄存器，还包括第一时钟信号输入端和第一晶体管(M3)；

所述第一时钟信号输入端提供的第一时钟信号与所述第二时钟信号输入端提供的第二时钟信号反向；所述启动信号输入端提供用于启动所述移位寄存器的启动信号；

所述第一晶体管的栅极连接至所述输出控制节点，第一极连接至所述驱动输出端，第二极连接至所述第一时钟信号输入端。

3.如权利要求2所述的移位寄存器，还包括第五晶体管(M1)，所述第五晶体管的栅极和第一极连接至启动控制端，第二极连接至所述输出控制节点，使得当由所述启动控制端输入的启动信号为高电平信号时，所述输出控制节点被充电。

4.如权利要求3所述的移位寄存器，还包括第六晶体管(M2)，所述第六晶体管的栅极用作复位端，第一极连接到所述输出控制节点，第二极连接到低电平端，使得当所述复位端输入高电平信号时，所述输出控制节点被放电。

5.如权利要求3所述的移位寄存器，其中所述第一去噪模块包括第一反相器电路和第七晶体管(M10)；

所述第一反相器电路的输入端和输出端分别连接所述输出控制节点和所述第一去噪节点；

所述第七晶体管的栅极连接至所述第一去噪节点，第一极连接至所述输出控制节点，第二极连接至所述低电位端，从而使所述第一去噪节点与所述输出控制节点之间形成所述反相器关系。

6.一种栅极驱动电路，包括多个级联的如权利要求2～5中任一项所述的移位寄存器，其中前一级的驱动输出端输出的脉冲信号作为启动信号被输入到后一级的启动信号输入端。

7.一种显示装置，其特征在于，包括如权利要求6所述的栅极驱动电路。

8.如权利要求7所述的显示装置，其中所述显示装置为液晶显示器或液晶电视。

Images